JP4373463B2 - 符号化装置及び復号化装置 - Google Patents
符号化装置及び復号化装置 Download PDFInfo
- Publication number
- JP4373463B2 JP4373463B2 JP2007225940A JP2007225940A JP4373463B2 JP 4373463 B2 JP4373463 B2 JP 4373463B2 JP 2007225940 A JP2007225940 A JP 2007225940A JP 2007225940 A JP2007225940 A JP 2007225940A JP 4373463 B2 JP4373463 B2 JP 4373463B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- reference pixel
- output
- probability
- specific reference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compression Of Band Width Or Redundancy In Fax (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
a.「予測符号化装置および予測復号化装置」(特開平10−210302)
[構成]
注目画素の周辺に位置する複数の画素から参照画素を選択し、参照画素の状態から注目画素を予測し予測符号化する予測符号化装置において、
1.予測メモリを初期化する手段と、
2.予測メモリを符号化状態により書き換える予測メモリ書換手段と、
3.予測メモリ書換手段を任意に選択する手段と、
4.予測メモリのクリア済アドレスを検出する手段と、
5.前記検出結果により符号化処理開始を制御する手段と、
6.書き換え発生を検知する手段と、
7.前記検知結果により予測メモリ初期化を停止する手段と、
8.予測メモリへのアドレス入力を任意にビット入替えできる手段とを具備する。
あらかじめ1.の予測メモリを初期化する手段により予測メモリの初期化を開始し、4.の予測メモリのクリア済アドレスを検出する手段により1ライン目の符号化で使用する予測メモリのアドレスが初期化されていれば、5.の符号化処理開始を制御する手段により符号化を開始する。
その後は初期化と符号化が同時に実施されるが4.の予測メモリのクリア済アドレスを検出する手段により予測メモリの初期化が2ライン目、および3ライン目の符号化で使用する予測メモリのアドレスが初期化されれば、その都度その事を示す信号を出力する。
符号化処理は、2ライン目、3ライン目の符号化が行われる際、前記の信号が出力されていればそのまま処理を進め、出力されていなければ処理を停止する。初期化と符号化が同時に実施される際、2.の予測メモリを符号化状態により書き換える予測メモリ書換手段により、予測メモリ書換えが行われると、6.の書き換え発生を検知する手段と、7.の検知結果により予測メモリ初期化を停止する手段とにより、予測メモリの初期化が停止される。
[構成]
学習機能を有する符号化及び復号装置において、
1.学習内容を記憶する第1の記憶手段と、
2.符号化を複数のシーケンスに分割して、現在のシーケンス番号に対応するデータを記憶する第2の記憶手段と、
3.前記第2の記憶手段に記憶されたシーケンス番号と処理中の符号化のシーケンス番号とが異なる場合に、前記第1の記憶手段から読み出された学習内容の符号化への使用を禁止する制御手段とを備え、前記第1の記憶手段を初期化することなく、シーケンスの進行毎に前記第1の記憶手段の学習内容の初期化機能を実現する。
4.前記第2の記憶手段に記憶されるデータは、シーケンスの進行毎に反転するデータである。
5.前記符号化及び復号装置は画像処理装置に適用され、1ページの画像を複数のバンドに分割して処理する場合に、前記状態の切り換え又はシーケンスの進行は、バンドからバンドへの処理の移行に対応する。
(1)連続する複数回のバンド処理を行う場合でも、実際のメモリクリア処理は最初の1回行うだけで、その後はクリア処理をしない。
(2)見かけ上のクリア処理は、第2の記憶手段の出力によりマスク回路で学習RAM(第1の記憶手段)からの出力をゼロにマスクすることで行う。
(3)処理するバンドが変わってから初めてアクセスされるアドレスでは、該アドレスで読み出されるシーケンス番号と、現在処理中のシーケンスが異なるで、検出回路の出力はゼロとなり、上記(2)のように処理される。
(4)n番目のバンドのあるアドレスで1度学習RAMの更新が行なわれると、該アドレスにおけるバンドシーケンス格納メモリ(第2の記憶手段)の内容が現在処理中のシーケンス番号の値に書き換えられるので、それ以降における該アドレスの学習RAMの出力はマスクされずに有効となる。
(5)処理するバンドの数が、用意されているシーケンスの数(2^n)より大きい場合、主走査ライン間の若干の休止期間に、前記学習RAMの読み出しと書き込みを少しずつ行ない、2^nバンド期間内にすべてのアドレスを一通りアクセスし、前記バンドシーケンス格納メモリを書き換えることにより、学習RAMを見かけ上クリアする。
周辺の参照画素の状態より注目画素の画素値を予測し、その当り・外れの結果によって順次符号化を行い、かつその参照画素の状態における予測値を適宜更新していく予測符号化装置において、
参照画素の全状態を複数の等しい大きさのバンクに分割し、そのバンクに属する各参照画素の状態における注目画素の画素値予測を行うため、確率情報を保持し、符号化が開始されると、その特定の参照画素状態における確率状態を出力する複数の大きさの等しい記憶手段と、
バンクの情報より、前記複数の記憶手段より出力される複数の確率状態から、現在の参照画素の状態に対応する確率状態を選択する第1の選択手段と、
特定の参照画素状態において前記第1の選択手段が出力する確率情報が有効かどうかを示すフラグを出力するため、1つのバンクの記憶手段のアドレス数と同数のレジスタで構成され、符号化開始時に一斉にリセットされ、符号化動作中は、特定の参照画素状態に対応するフラグを選択的に出力し、更新データ・更新要求の信号がデコーダを介して前記レジスタに入力されるレジスタ群と、
前記レジスタ群の出力が、特定の参照画素状態における確率情報が無効である事を示している場合、あらかじめ決められた初期の確率状態を出力し、特定の参照画素状態における確率情報が有効である事を示している場合、前記第1の選択手段から出力される確率状態を出力する第2のデータ選択回路と、
符号化動作中、ある特定の参照画素状態における確率情報が無効であることを、前記レジスタ群の対応するレジスタのフラグの出力が示している場合、その特定の参照画素状態における確率情報が更新されると、それ以降の同じ参照画素状態では前記複数の記憶手段の内容が有効であることを示すため、実際に書換えが発生したバンクに対応する前記記憶手段に対しては対応するアドレスに更新値を書きこみ、書換えが発生していない他の複数のバンクの前記記憶手段の同じアドレスに対しては初期値を書きこみ、同時に前記レジスタ群の対応する1つのレジスタのフラグをセットする書込み制御装置であって、特定の参照画素状態の内容の上位ビット領域に基づいて選択信号を出力するデコーダ回路を有し、前記選択信号は、特定の参照画素状態に対応する前記レジスタ群の中のレジスタのフラグの状態、及び更新要求の信号とが入力される論理素子を介して、前記記憶手段への書き込みを制御する書込み制御装置と
を備えることを特徴とする。
また、本発明に係る復号化装置は、
復号された結果である周辺の参照画素の状態より注目画素の画素値を予測し、その当り・外れの結果と、あらかじめ符号化された符号データより順次復号化を行い、かつその参照画素の状態における予測値を適宜更新していく予測符号復号化装置において、
参照画素の全状態を複数の等しい大きさのバンクに分割し、そのバンクに属する各参照画素の状態における注目画素の画素値予測を行うため、確率情報を保持し、復号化が開始されると、その特定の参照画素状態における確率状態を出力する複数の大きさの等しい記憶手段と、
バンクの情報より、前記複数の記憶手段より出力される複数の確率状態から、現在の参照画素の状態に対応する確率状態を選択する第1の選択手段と、
特定の参照画素状態において前記第1の選択手段が出力する確率情報が有効かどうかを示すフラグを出力するため、1つのバンクの記憶手段のアドレス数と同数のレジスタで構成され、復号化開始時に一斉にリセットされ、復号化動作中は、特定の参照画素状態に対応するフラグを選択的に出力し、更新データ・更新要求の信号がデコーダを介して前記レジスタに入力されるレジスタ群と、
前記レジスタ群の出力が、特定の参照画素状態における確率情報が無効である事を示している場合、あらかじめ決められた初期の確率状態を出力し、特定の参照画素状態における確率情報が有効である事を示している場合、前記第1の選択手段から出力される確率状態を出力する第2のデータ選択回路と、
復号化動作中、ある特定の参照画素状態における確率情報が無効であることを、前記レジスタ群の対応するレジスタのフラグの出力が示している場合、その特定の参照画素状態における確率情報が更新されると、それ以降の同じ参照画素状態では前記複数の記憶手段の内容が有効であることを示すため、実際に書換えが発生したバンクに対応する前記記憶手段に対しては対応するアドレスに更新値を書きこみ、書換えが発生していない他の複数のバンクの前記記憶手段の同じアドレスに対しては初期値を書きこみ、同時に前記レジスタ群の対応する1つのレジスタのフラグをセットする書込み制御装置であって、特定の参照画素状態の内容の上位ビット領域に基づいて選択信号を出力するデコーダ回路を有し、前記選択信号は、特定の参照画素状態に対応する前記レジスタ群の中のレジスタのフラグの状態、及び更新要求の信号とが入力される論理素子を介して、前記記憶手段への書き込みを制御する書込み制御装置と
を備えることを特徴とする。
本第1発明の第2の実施形態の符号化装置においては、の符号化装置においては、請求項1の特徴に加え、コンテキストの領域を幾つかのバンクに分けて処理しているのでレジスタ群を構成するレジスタの個数を減らし、回路規模の増大を最小に抑えることができる。
本第2発明の第1の実施形態の復号化装置においては、予測メモリの初期化ではなく、レジスタ群をリセットを行うだけで初期化を完了させるようにしたので、処理する画像の種類によらず常に予測メモリの初期化時間を最小にする事ことができる。
本第2発明の第2の実施形態の復号化装置においては、第2発明の特徴に加え、コンテキストの領域を幾つかのバンクに分けて処理しているのでレジスタ群を構成するレジスタの個数を減らし、回路規模の増大を最小に抑えることができる。
入力される画像データより、注目画素の周辺情報を生成するコンテキスト生成部11と、
周辺画素の状態(コンテキスト)における注目画素の確率状態を保持する予測メモリ(RAM)12と、
予測メモリ12のアドレス数(コンテキストの状態数)と同数のレジスタで構成され、ある特定のコンテキストにおいて予測メモリ12が出力する確率状態のデータが有効か無効かを示すフラグを出力するレジスタ群13と、
レジスタ群13の出力結果により、予測メモリ12の出力が有効か無効かを判断して有効であるなら予測メモリの出力結果をそのまま出力し、無効であれば、確率状態の初期値を出力するデータ選択回路14と、
注目画素の確率状態および実際の注目画素値より符号化を行う符号化器15とよりなる。
例えば図2のように、注目画素Xに対してa9〜a0の10ビットのテンプレートを参照画素として用いる場合を考える。この時、コンテキスト生成部11では、各注目画素に対してa9〜a0に位置する10個の画素データをコンテキストとして順次出力する。この210通りのデータが、RAMなどで構成される予測メモリ12のアドレスなり、各アドレスには各コンテキストの状態における注目画素の確率状態が保持されている。符号化器15では、この確率状態と実際の注目画素の値により符号を生成すると同時に、必要な際に、確率状態値の更新要求を出力し、この信号により各コンテキストの状態における注目画素の確率状態値、すなわち、予測メモリ12に保持されているデータが適宜更新される。
12,52:予測メモリ
13,53:レジスタ群
14,54,55:データ選択回路
15,56:符号化器
33:デコーダ
57:メモリライト制御部
71,81:復号化器
Claims (2)
- 周辺の参照画素の状態より注目画素の画素値を予測し、その当り・外れの結果によって順次符号化を行い、かつその参照画素の状態における予測値を適宜更新していく予測符号化装置において、
参照画素の全状態を複数の等しい大きさのバンクに分割し、そのバンクに属する各参照画素の状態における注目画素の画素値予測を行うため、確率情報を保持し、符号化が開始されると、その特定の参照画素状態における確率状態を出力する複数の大きさの等しい記憶手段と、
バンクの情報より、前記複数の記憶手段より出力される複数の確率状態から、現在の参照画素の状態に対応する確率状態を選択する第1の選択手段と、
特定の参照画素状態において前記第1の選択手段が出力する確率情報が有効かどうかを示すフラグを出力するため、1つのバンクの記憶手段のアドレス数と同数のレジスタで構成され、符号化開始時に一斉にリセットされ、符号化動作中は、特定の参照画素状態に対応するフラグを選択的に出力し、更新データ・更新要求の信号がデコーダを介して前記レジスタに入力されるレジスタ群と、
前記レジスタ群の出力が、特定の参照画素状態における確率情報が無効である事を示している場合、あらかじめ決められた初期の確率状態を出力し、特定の参照画素状態における確率情報が有効である事を示している場合、前記第1の選択手段から出力される確率状態を出力する第2のデータ選択回路と、
符号化動作中、ある特定の参照画素状態における確率情報が無効であることを、前記レジスタ群の対応するレジスタのフラグの出力が示している場合、その特定の参照画素状態における確率情報が更新されると、それ以降の同じ参照画素状態では前記複数の記憶手段の内容が有効であることを示すため、実際に書換えが発生したバンクに対応する前記記憶手段に対しては対応するアドレスに更新値を書きこみ、書換えが発生していない他の複数のバンクの前記記憶手段の同じアドレスに対しては初期値を書きこみ、同時に前記レジスタ群の対応する1つのレジスタのフラグをセットする書込み制御装置であって、特定の参照画素状態の内容の上位ビット領域に基づいて選択信号を出力するデコーダ回路を有し、前記選択信号は、特定の参照画素状態に対応する前記レジスタ群の中のレジスタのフラグの状態、及び更新要求の信号とが入力される論理素子を介して、前記記憶手段への書き込みを制御する書込み制御装置と
を備えることを特徴とする符号化装置。 - 復号された結果である周辺の参照画素の状態より注目画素の画素値を予測し、その当り・外れの結果と、あらかじめ符号化された符号データより順次復号化を行い、かつその参照画素の状態における予測値を適宜更新していく予測符号復号化装置において、
参照画素の全状態を複数の等しい大きさのバンクに分割し、そのバンクに属する各参照画素の状態における注目画素の画素値予測を行うため、確率情報を保持し、復号化が開始されると、その特定の参照画素状態における確率状態を出力する複数の大きさの等しい記憶手段と、
バンクの情報より、前記複数の記憶手段より出力される複数の確率状態から、現在の参照画素の状態に対応する確率状態を選択する第1の選択手段と、
特定の参照画素状態において前記第1の選択手段が出力する確率情報が有効かどうかを示すフラグを出力するため、1つのバンクの記憶手段のアドレス数と同数のレジスタで構成され、復号化開始時に一斉にリセットされ、復号化動作中は、特定の参照画素状態に対応するフラグを選択的に出力し、更新データ・更新要求の信号がデコーダを介して前記レジスタに入力されるレジスタ群と、
前記レジスタ群の出力が、特定の参照画素状態における確率情報が無効である事を示している場合、あらかじめ決められた初期の確率状態を出力し、特定の参照画素状態における確率情報が有効である事を示している場合、前記第1の選択手段から出力される確率状態を出力する第2のデータ選択回路と、
復号化動作中、ある特定の参照画素状態における確率情報が無効であることを、前記レジスタ群の対応するレジスタのフラグの出力が示している場合、その特定の参照画素状態における確率情報が更新されると、それ以降の同じ参照画素状態では前記複数の記憶手段の内容が有効であることを示すため、実際に書換えが発生したバンクに対応する前記記憶手段に対しては対応するアドレスに更新値を書きこみ、書換えが発生していない他の複数のバンクの前記記憶手段の同じアドレスに対しては初期値を書きこみ、同時に前記レジスタ群の対応する1つのレジスタのフラグをセットする書込み制御装置であって、特定の参照画素状態の内容の上位ビット領域に基づいて選択信号を出力するデコーダ回路を有し、前記選択信号は、特定の参照画素状態に対応する前記レジスタ群の中のレジスタのフラグの状態、及び更新要求の信号とが入力される論理素子を介して、前記記憶手段への書き込みを制御する書込み制御装置と
を備えることを特徴とする復号化装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007225940A JP4373463B2 (ja) | 2007-08-31 | 2007-08-31 | 符号化装置及び復号化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007225940A JP4373463B2 (ja) | 2007-08-31 | 2007-08-31 | 符号化装置及び復号化装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000300454A Division JP2002112043A (ja) | 2000-09-29 | 2000-09-29 | 符号化装置及び復号化装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007325317A JP2007325317A (ja) | 2007-12-13 |
JP4373463B2 true JP4373463B2 (ja) | 2009-11-25 |
Family
ID=38857638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007225940A Expired - Fee Related JP4373463B2 (ja) | 2007-08-31 | 2007-08-31 | 符号化装置及び復号化装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4373463B2 (ja) |
-
2007
- 2007-08-31 JP JP2007225940A patent/JP4373463B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2007325317A (ja) | 2007-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU634354B2 (en) | Method and apparatus for predictive caching | |
US5848194A (en) | Coding/decoding apparatus and coding/decoding method | |
JP2005102144A (ja) | Mpegのデータ処理装置 | |
JP4373463B2 (ja) | 符号化装置及び復号化装置 | |
JP3589485B2 (ja) | セットアソシアティブ方式のメモリ装置およびプロセッサ | |
KR100356884B1 (ko) | 투과기록제어를위한투과레지스터를구비한데이터프로세서 | |
US4337510A (en) | Read control system for a control storage device | |
JP5083170B2 (ja) | 符号化装置、復号装置、画像形成装置、及びプログラム。 | |
JP2002112043A (ja) | 符号化装置及び復号化装置 | |
US6763150B1 (en) | Image processing system with multiple processing units | |
US20070153133A1 (en) | Address generation for video processing | |
JP3213200B2 (ja) | 復号化装置および方法 | |
JPH11187276A (ja) | 符号化及び復号装置とそれを適用した画像処理装置 | |
JP3644892B2 (ja) | 複数組の命令組を実行するためのデータ処理装置 | |
JP2001292328A (ja) | 予測符号・復号化装置 | |
JP3066219B2 (ja) | 予測復号化装置 | |
JP4135605B2 (ja) | 画像処理装置 | |
JPH08179983A (ja) | Ramインターフェース装置 | |
JPS6226548A (ja) | メモリ制御装置 | |
JPH09233346A (ja) | 符号化/復号化装置 | |
JPH0458675A (ja) | 2値イメージ伸張方式 | |
JP5402210B2 (ja) | 画像処理装置 | |
JP3481284B2 (ja) | 画像圧縮データ復号装置 | |
JP3782882B2 (ja) | ラインバッファ制御装置 | |
JPS59168539A (ja) | 情報記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090903 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |