JP4370647B2 - Ｓｉｍｏｘ基板及びその製造方法 - Google Patents
Ｓｉｍｏｘ基板及びその製造方法 Download PDFInfo
- Publication number
- JP4370647B2 JP4370647B2 JP28764399A JP28764399A JP4370647B2 JP 4370647 B2 JP4370647 B2 JP 4370647B2 JP 28764399 A JP28764399 A JP 28764399A JP 28764399 A JP28764399 A JP 28764399A JP 4370647 B2 JP4370647 B2 JP 4370647B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxygen
- heat treatment
- ions
- simox
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Element Separation (AREA)
Description
【発明の属する技術分野】
本発明は、ＳＩＭＯＸ基板及びその製造方法に係り、特に低エネルギー条件かつ低ドーズ条件で酸素イオンを注入して形成する、高品質なＳＩＭＯＸ基板及びその製造方法に関する。
【従来の技術】
従来、二枚の半導体基板の間に酸化膜（ＳｉＯ２）を介在させて貼り合わせた後、活性側となる半導体基板を薄膜化して形成する、ＳＯＩ（Silicon on Insulator） 基板が知られている。ＳＯＩ基板は、高耐圧性及び高速性等の効果を有する半導体デバイス用の基板として用いられている。
【０００１】
ＳＯＩ基板の一つにＳＩＭＯＸ基板がある。ＳＩＭＯＸ（separation by implanted oxygen）基板とは、シリコン基板中に酸素の高濃度イオンを注入して、シリコン基板中に酸化膜（ＳｉＯ２）を形成したＳＯＩ基板である。
【０００２】
ＳＩＭＯＸ基板の製造方法は、通常、単結晶シリコン基板を５００℃乃至６００℃に加熱し、加熱した状態で高濃度の酸素原子イオン又は酸素分子イオンを前記単結晶シリコン基板に注入して、所定深さの高濃度酸素イオン注入層を形成する。その後、前記シリコン基板は、１１００℃以上１４００℃以下の微量酸素含有不活性ガス雰囲気下で、数時間熱処理を行い、前記酸素イオン注入層を埋め込み酸化膜（以下、埋め込み酸化膜を「ＢＯＸ」という。）とし、表面にシリコン単結晶の活性層を有するＳＩＭＯＸ基板とする。ＳＩＭＯＸ基板は、二枚のシリコン基板の貼り合わされたＳＯＩ基板と比較して、表面の研磨加工を必要とせず、表面の活性層領域の膜厚均一性に優れ、かつ、ＳＯＩ基板のように二枚の半導体を貼り合わせて形成する必要がないという利点を有する。
【０００３】
また、特開平７−２６３５３８号公報のＳＩＭＯＸ基板の製造方法においては、前記熱処理を施した後、更に酸素含有率を高くしたガス雰囲気下で、再度熱処理を施し、ＢＯＸを厚膜化する方法や、ＢＯＸ内のピンホールを低減させる方法（以下「ＩＴＯＸ処理」という。）が開示されている。
【０００４】
更に前記公報においては、酸素イオン注入後に熱処理を行い、予め埋め込み酸化膜を形成したＳＩＭＯＸ基板に、酸素イオン注入量により計算される理論的膜厚となる熱処理を行った後、前記基板を高温酸素雰囲気中で酸化処理を施し、表面シリコン層の結晶欠陥を発生させず、また、埋め込み酸化膜に発生するピンホールを閉塞している。また、高温酸化処理の前後に犠牲酸化処理を行い、表面活性層を所望の厚さまで薄膜化している。
【０００５】
【発明が解決しようとする課題】
従来において、ＳＩＭＯＸ基板は、高エネルギー条件、かつ、高ドーズ条件によってイオンを注入してＳＩＭＯＸ基板を製造していた。例えば、酸素原子イオンをシリコン単結晶基板に注入する際には、注入エネルギーとして、１８０〜２００ＫｅＶ必要であり、ドーズ量は、１.０×１０１８／cm− 2〜２．０×１０１８／cm− 2必要である。
【０００６】
前記高ドーズ条件を必要とする製造方法では、ＳＩＭＯＸ基板の活性層に高密度の貫通転位や積層欠陥を誘発するという問題がある。
【０００７】
そこで、生産性の点を考慮し、ＳＩＭＯＸ基板の製造方法において、イオン注入の条件として、高エネルギー条件かつ低ドーズ条件が、現在のＳＩＭＯＸ基板の製造の主流となっている。
【０００８】
酸素イオンを低ドーズ条件で注入する場合、酸素ドーズ量が低いため、ＢＯＸの信頼性を向上するためには、前述したように、酸素イオン注入量により計算される理論的膜厚となる熱処理を行うＩＴＯＸ処理を実施する必要がある。
【０００９】
また、低エネルギー条件かつ低ドーズ条件で製造し、活性層をより薄膜化したＳＩＭＯＸ基板も要求されている。例えば、低エネルギー条件かつ低ドーズ条件として、酸素原子イオンの注入エネルギーは、３０ＫｅＶ程度、かつ、ドーズ量は、２×１０１７ｃｍ−２〜４×１０１７ｃｍ−２の条件でＳＩＭＯＸ基板の製造が行われる場合もある。
【００１０】
しかし、前述のような低エネルギー条件、かつ、低ドーズ条件でＳＩＭＯＸ基板を製造した場合は、基板の活性層が薄膜化されるため、理論的膜厚となっている埋め込み酸化膜の上に、更に酸化膜を形成し、埋め込み酸化膜を厚膜化するＩＴＯＸ処理を行うことができず、ＢＯＸの信頼性に疑問が残るという問題がある。
【００１１】
そこで、本発明は前記問題点に鑑みて、低エネルギー条件、かつ、低ドーズ条件でＳＩＭＯＸ基板を製造し、従来品よりも高品質である活性層及びＢＯＸを備えたＳＩＭＯＸ基板、及びＢＯＸの膜厚制御も可能とするＳＩＭＯＸ基板の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本願第１請求項に記載した発明は、シリコン半導体のＳＩＭＯＸ基板の製造方法において、シリコン半導体基板表面に酸素イオンを注入する工程と、単結晶として残った表面にシリコンエピタキシャル成長を行う工程と、その後、１１００℃以上１４００℃以下の酸化雰囲気下で高温熱処理を行う工程を備えたＳＩＭＯＸ基板の製造方法である。
【００１３】
イオン注入時のシリコン半導体基板の最表面は、注入したイオンのイオン加速エネルギーが高いため、単結晶構造を有する。このため基板表面に単結晶成長層となる良好なエピタキシャル成長を行うことが可能となり、所望の厚さのエピタキシャル層を形成し、埋め込み酸化膜（ＢＯＸ）形成後は、所望の膜厚の活性層となる。その後、半導体基板に注入されたイオンは、酸化性雰囲気下の高温熱処理工程において、基板中に埋め込み酸化膜（ＢＯＸ）を形成し、ＳＩＭＯＸ基板となる。注入イオンにより形成する埋め込み酸化膜（ＢＯＸ）は、エピタキシャル成長により形成されたエピタキシャル層下の活性層側領域である、貫通転位や積層欠陥の存在するシリコンを消費して所望の厚さに制御できる。このため、イオン注入を低エネルギー条件かつ低ドーズ条件としてＳＩＭＯＸ基板を製造した場合であっても、所望の厚さの活性層及び埋め込み酸化膜を備え、欠陥の少ない高品質なＳＩＭＯＸ基板を提供することが可能となる。
【００１４】
本願第２請求項に記載した発明は、前記請求項１記載の前記高温熱処理を行う工程において、酸化性雰囲気中の酸素分圧が０．０５％以上であるＳＩＭＯＸ基板の製造方法である。
【００１５】
酸素分圧０．０５％以上の酸化雰囲気下で、１１００℃以上１４００℃以下の温度範囲で熱処理を行うと、シリコン半導体基板表面の熱酸化膜が成長し、同時に、前記基板内部にも雰囲気中の酸素が前記基板へ内方拡散され、基板内部の埋め込み酸化膜（ＢＯＸ）も成長する。また、１１００℃以上の熱処理では、熱処理初期に高酸素分圧下だと、活性層側に欠陥を誘発しやすくなる。また、酸素分圧が低すぎるとＢＯＸ成長が起こらないので下限として０．０５％とした。
【００１６】
本願第３請求項に記載した発明は、前記請求項１記載の前記高温熱処理工程において、埋め込み酸化膜を形成する際に、内部酸化によって、高温熱処理工程前に形成したエピタキシャル層下の領域を埋め込み酸化膜として消費し、活性層と、埋め込み酸化膜と、支持基板の三層構造を備えたＳＩＭＯＸ基板となす製造方法である。
【００１７】
注入された酸素イオンによる内部酸化によって形成する埋め込み酸化膜は、シリコン半導体基板において、あらかじめ形成したエピタキシャル膜下の活性層側領域の消費を意味するため、基板は最終的に活性層、埋め込み酸化膜（ＢＯＸ）、支持基板の三層構造となる。埋め込み酸化膜は、貫通転位や積層欠陥の存在する活性層側のシリコンを埋め込み酸化膜として消費して成長し、膜厚が制御されるため、貫通転位や積層欠陥の存在しない信頼性の高い三層構造のＳＩＭＯＸ基板となすことができる。
【００１８】
本願第４請求項に記載した発明は、前記請求項１乃至３いずれか記載の前記酸素イオンを注入する工程において、ソース源として、酸素原子イオン又は酸素分子イオンを用いている。
【００１９】
本願第５請求項に記載した発明は、前記請求項１乃至４いずれか記載の前記酸素イオンを注入する工程において、酸素原子イオンをソース源とする場合は、注入エネルギーを４０ＫｅＶ以下で注入し、酸素分子イオンをソース源とする場合は、注入エネルギーを８０ＫｅＶ以下で注入する。
【００２０】
酸素原子イオンの注入エネルギーを４０ＫｅＶ、酸素分子イオンの注入エネルギーを８０ＫｅＶの低エネルギー条件であっても、エピタキシャル膜下の活性層側領域を効率良く消費して、埋め込み酸化膜（ＢＯＸ）の膜厚を所望の厚さとすることが可能となる。
【００２１】
本願第６請求項に記載した発明は、前記請求項３乃至５の発明において、前記酸素イオンを注入する工程後、前記エピタキシャル成長処理工程前に、１０５０℃以上の水素ガス雰囲気で１秒以上の熱処理する工程を設けたＳＩＭＯＸ基板の製造方法である。
【００２２】
エピタキシャル成長を行う工程の前処理として、１０５０℃以上の高温で短時間、水素ガスのみの雰囲気下で熱処理を行うと、半導体基板の欠陥密度の低減が可能となり、高品質なＳＩＭＯＸ基板の製造が可能となる。
【００２３】
本願第７請求項に記載した発明は、シリコン半導体のＳＩＭＯＸ基板において、
ＳＩＭＯＸ基板は、酸素イオンを注入する手段と、エピタキシャル成長手段と、１１００℃以上１４００℃以下の酸化雰囲気下の高温熱処理手段によって、活性層と、エピタキシャル成長手段によって形成されたエピタキシャル層下の領域を酸化膜として消費した埋め込み酸化膜層と、支持基板の三層構造となる。
【００２４】
本願のＳＩＭＯＸ基板は、所望の厚さのエピタキシャル層を形成し、エピタキシャル層下の貫通転位や積層欠陥の存在する活性領域側のシリコンを消費して埋め込み酸化膜を形成し、埋め込み酸化膜も所望の厚さとすることができるため、低エネルギー条件、かつ低ドーズ条件であっても、信頼性の高い、高品質なＳＩＭＯＸ基板を提供することが可能となる。
【００２５】
【発明の実施の形態】
以下、本発明の具体例を図面に基づいて詳細に説明する。
【００２６】
８”φ、ボロンドープ、初期酸素濃度１．４×１０１７ｃｍ−３［old ASTM］のシリコン単結晶基板に、２．４×１０１７ｃｍ−２の酸素分子イオンを注入エネルギー４０ＫｅＶで注入したサンプルＡと、同様に２．４×１０１７ｃｍ−２の酸素分子イオンを注入エネルギー８０ＫｅＶで注入したサンプルＢを準備した。
【００２７】
なお、内部酸化を促進させるため、ベースとなるシリコン単結晶基板は、高酸素濃度の酸素を含有するシリコン基板を用いることが望ましい。
【００２８】
図１（２）に示すようにシリコン単結晶基板１に、各注入エネルギー条件で、前記所定のドーズ量の酸素イオンを注入する。
【００２９】
サンプルＡ及びサンプルＢをそれぞれ複数枚用意し、各サンプルＡ及びサンプルＢをエピタキシャル成長炉に導入した後、前処理として、水素ガス雰囲気下で１秒から５分間、９５０℃、１０００℃、１０５０℃、１１００℃、及び１１５０℃の各温度で熱処理を施した。
【００３０】
次に、１０５０℃で、各サンプルの基板表面に約０．２μｍの厚さのエピタキシャル成長膜を形成したサンプルＡe、サンプルＢeを製造した。
【００３１】
図１（３）は、サンプルである酸素イオン注入後のシリコン単結晶基板１に、エピタキシャル成長膜ｅを形成した模式図である。
【００３２】
ここで、各サンプルＡe、サンプルＢeについて，スポットライト下にて、基板表面の観察を行った。
【００３３】
前記観察の結果、エピタキシャル成長膜を形成したサンプルＡe及びＢeのうち、１０５０℃以上の温度で前処理を行ったサンプルについては、サンプルＡe及びサンプルＢeとも、ヘイズ及びパーティクルの低減が確認できた。
【００３４】
従って、エピタキシャル処理前に水素ガス雰囲気下において施す熱処理は、１０５０℃以上で行うことが望ましい。
【００３５】
次に、前記エピタキシャル成長膜を形成した各サンプルＡe及びサンプルＢeを拡散炉にて、酸素分圧０．０５％の酸化雰囲気下で、１３５０℃、４時間の熱処理を施し，サンプルＡeo、及びサンプルＢeoを製造した。
【００３６】
図１（４）は、エピタキシャル成長膜ｅを形成した基板１に、前記酸素分圧０．０５％の酸化雰囲気下で、１３５０℃、4時間の熱処理を施し、基板１に、エピタキシャル成長膜ｅ、埋め込み酸化膜（ＢＯＸ）ｏ及びエピタキシャル成長膜ｅとＢＯＸｏとの間の活性層側シリコンｓの四層構造からなるＳＩＭＯＸ基板２を示す図である。
【００３７】
酸素分圧０．０５％以上の酸化性雰囲気下で、１１００℃以上１４００℃以下の温度範囲で熱処理を行うと、シリコン半導体基板表面に熱酸化膜が成長するとともに、基板１内部に雰囲気中の酸素が内方拡散し、基板内部の埋め込み酸化膜ＢＯＸｏが成長する。ＢＯＸｏは、エピタキシャル成長膜ｅ下の領域の貫通転位や、積層欠陥の存在するシリコンｓを消費して成長する。
従って、図１（５）に示すように、最終的には、エピタキシャル層（活性層）ｅ、ＢＯＸｏ、支持基板１の三層構造となるＳＩＭＯＸ基板３を形成し、貫通転位や積層欠陥の存在しない信頼性の高い三層構造のＳＩＭＯＸ基板となすことができる。
【００３８】
前記サンプルＡeo及びサンプルＢeoを劈開し、電子顕微鏡にて、各サンプルＡeo、及びサンプルＢeoのＳＯＩ構造の観察を行った。
【００３９】
その結果、いずれのサンプルについても活性層、ＢＯＸ及び支持基板からなる三層構造であるＳＯＩ構造が確認された。
【００４０】
サンプルＡeoについては、活性層の厚みが約０．２２μｍであり、ＢＯＸ膜厚は、約３０ｎｍであった。
【００４１】
サンプルＢeoについては、活性層の厚みが約０．２６μｍであり、ＢＯＸ膜厚は、約４０ｎｍであることが確認できた。
【００４２】
次に、比較例として、エピタキシャル成長処理をしないサンプルＡについて、拡散炉にて酸素分圧０．０５％のガス雰囲気で、１３５０℃、４時間の熱処理を施したサンプルＡoを製造した。その後、前記サンプルＡoを劈開して、電子顕微鏡にて、ＳＯＩ構造の観察を行った。この結果、エピタキシャル成長処理を施さずに、酸素分圧０．０５％の酸化雰囲気で、１３５０℃、4時間の熱処理を施したサンプルＡoの活性層の厚さは、約２０ｎｍであり、ＢＯＸ膜厚は、約３０ｎｍであることが確認できた。
【００４３】
従って、前述した結果から、低エネルギー条件、かつ低ドーズ条件で、イオン注入した場合であっても、エピタキシャル処理した後、所定の酸素分圧下において所定の熱処理を施すことにより、所望の膜厚を備えた活性層及びＢＯＸを備え、欠陥の少ない信頼性の高いＳＩＭＯＸ基板を得ることができた。
【００４４】
次に、シリコン単結晶基板を加速エネルギー４０ＫｅＶで酸素イオン分子２．４×１０１７ｃｍ−２で注入したサンプルＡを酸素分圧２０％にて、１３５０℃で4時間熱処理を施したサンプルＡo'を形成した。同様にサンプルＡについて、水素ガス雰囲気下で各温度の熱処理を施した後、１０５０℃の温度で、約０．２μｍの厚みのエピタキシャル成長膜を形成し、更に、酸素分圧２０％にて、１３５０℃の4時間の熱処理を施したサンプルＡeo'を形成した。
【００４５】
サンプルＡo'とサンプルＡeo'を劈開し、電子顕微鏡にて、各サンプルのＳＯＩ構造の観察を行った。
【００４６】
サンプルＡo'については、熱処理工程中、酸素分圧が０．０５％から２０％に増加したため、表面酸化によって、サンプルＡo'の活性層は、完全に消滅していた。
【００４７】
一方、エピタキシャル成長膜を形成した後、熱処理を行ったサンプルＡeo'については、活性層が約０．１８μｍ、ＢＯＸ膜厚さが約４０ｎｍとなっていることが確認できた。
【００４８】
以上のことから、酸化雰囲気で熱処理する前にエピタキシャル成長を行う処理を施すことにより、活性層を消滅させることなく、所望の膜厚の活性層、ＢＯＸ、支持基板の三層構造を備えたＳＩＭＯＸ基板を製造することが可能となる。
【００４９】
また、エピタキシャル成長処理を行った後、酸素分圧０．０５％以上の酸化雰囲気下で熱処理を行うことにより、薄膜化した活性層、所望のＢＯＸ膜厚となるＳＩＭＯＸ基板を得ることが確認できた。
【００５０】
次に、８”φ、ボロンドープ、初期酸素濃度１．４×１０１７ｃｍ−３［old ASTM］のシリコン単結晶基板に、２．４×１０１７ｃｍ−２の酸素分子イオンを注入エネルギー４０ＫｅＶで注入したサンプルＡをエピタキシャル成長炉に導入した後、前処理として、水素ガス雰囲気中に塩酸ガスを微量導入し、基板表面をわずかにエッチング・オフさせたサンプルＡoffを形成した。
【００５１】
次に、前記サンプルＡoffに１０５０℃で、基板表面に約０．２μｍの厚さのエピタキシャル成長膜を形成したサンプルＡoffeを製造した。
【００５２】
その後、 前記エピタキシャル成長膜を形成したサンプルＡoffeを拡散炉にて、酸素分圧０．０５％のガス雰囲気下で、１３５０℃、４時間の熱処理を施し，サンプルＡoffeoを製造した。
【００５３】
その後、サンプルＡoffeoを劈開し、電子顕微鏡にてＳＯＩ構造の観察を行ったところ、ＳＯＩ構造は確認できるものの、本例のサンプルＡoffeoと、水素ガスのみの雰囲気中で、同温度にて前処理を施した前記サンプルＡeoの欠陥密度を比較すると、サンプルＡeoに存在する欠陥密度の方が明らかに少なく、水素ガス雰囲気中のみの前処理を施すことにより、欠陥密度の少ないＳＩＭＯＸ基板の製造が可能となることが確認できた。
【００５４】
次に、８”φ、ボロンドープ、初期酸素濃度１．４×１０１７ｃｍ−３［old ASTM］のシリコン単結晶基板に、２．４×１０１７ｃｍ−２の酸素分子イオンを注入エネルギー４０ＫｅＶで注入したサンプルＡに、水素雰囲気下で、1秒から5分間、１０５０℃以上の温度で熱処理を施し、基板表面に約０．２μｍの厚さのエピタキシャル成長膜を形成したサンプルＡeを、拡散炉にて、酸素分圧１００％の雰囲気下で、１３５０℃、6時間の熱処理を施し、サンプルＡeo''を製造した。
【００５５】
その後、サンプルＡeo''を劈開し、電子顕微鏡にてＳＯＩ構造の観察を行ったところ、サンプルＡeo''について、ＳＯＩ構造が確認された。
【００５６】
このサンプルＡeo''は、ＢＯＸの成長により、活性層側のシリコン単結晶領域が消費されており、消費したシリコン単結晶領域には、貫通転位や積層欠陥等の欠陥部位が存在する活性層側領域のシリコンを消費して、所望の厚さのＢＯＸとなっており、所望の厚さを備えた活性層、ＢＯＸ、及びシリコン基板の三層構造を備えたＳＩＭＯＸ基板が得られた。
【００５７】
従って、低エネルギー条件、かつ低ドーズ条件にて、イオン注入した後、エピタキシャル成長処理を行い、１０５０℃以上、酸素分圧０．０５％以上の酸化雰囲気において、熱処理を施すと、所望の膜厚の活性層、所望の厚さのＢＯＸ及びシリコン基板の三層構造を備えたＳＩＭＯＸ基板を得ることができる。
【００５８】
【発明の効果】
以上説明したように、本発明は、シリコン半導体のＳＩＭＯＸ基板の製造方法において、シリコン半導体基板表面に酸素イオンを注入する工程と、単結晶として残った表面にシリコンエピタキシャル成長を行う工程と、その後、１１００℃以上１４００℃以下の酸化雰囲気下で高温熱処理を行う工程を備えたＳＩＭＯＸ基板の製造方法である。
【００５９】
前記高温熱処理工程は、酸化雰囲気中の酸素分圧が０．０５％以上となる条件にて行う。また、酸素イオンを注入する工程において、ソース源となる酸素イオンは、酸素原子イオンまたは酸素分子イオンを用い、酸素原子イオンをソース源として用いる場合は、注入エネルギー４０ＫｅＶ以下で注入し、酸素分子イオンをソース源として用いる場合は、注入エネルギー８０ＫｅＶ以下で注入する。
【００６０】
更に、酸素イオンを注入する工程後、前記エピタキシャル成長処理工程前に、１０５０℃以上の水素ガス雰囲気で１秒以上の熱処理する工程を備えている。
【００６１】
イオン注入時のシリコン半導体基板の最表面は、注入したイオンのイオン加速エネルギーが高く、単結晶構造を有し、基板表面に単結晶層となる良好なエピタキシャル成長を行うことが可能となり、所望の厚さのエピタキシャル層が形成される。
【００６２】
前記高温熱処理を行う工程において、酸素分圧が０．０５％以上の酸化雰囲気下で、１１００℃以上１４００℃以下の温度範囲で熱処理を行うと、シリコン半導体基板表面の熱酸化膜が成長し、同時に、前記基板内部にも、雰囲気中の酸素が前記基板へ内方拡散され、基板内部の埋め込み酸化膜（ＢＯＸ）も成長する。
【００６３】
埋め込み酸化膜の成長は、シリコン半導体基板において、あらかじめ形成したエピタキシャル膜下の活性層側領域の消費を意味するため、基板は、最終的に活性層、埋め込み酸化膜（ＢＯＸ）、支持基板の三層構造となり、貫通転位や積層欠陥の存在する活性層側のシリコンを埋め込み酸化膜として消費する。
【００６４】
酸素原子イオンの注入エネルギーを４０ＫｅＶ、酸素分子イオンの注入エネルギーを８０ＫｅＶの低エネルギー条件、かつ低ドーズ条件であっても、エピタキシャル膜下の活性層側領域を効率良く消費して、埋め込み酸化膜（ＢＯＸ）の膜厚を所望の厚さとすることが可能となる。
【００６５】
また、エピタキシャル成長を行う工程の前処理として、１０５０℃以上の高温で短時間、水素ガスのみの雰囲気下で熱処理を行うと、半導体基板の欠陥密度の低減が可能となり、高品質なＳＩＭＯＸ基板の製造が可能となる。
【００６６】
以上のように、本願のＳＩＭＯＸ基板及びその製造方法によれば、低エネルギー、かつ低ドーズ条件において、所望の厚みの活性層であるエピタキシャル層、所望の厚みのＢＯＸ、支持基板の三層構造を形成し、貫通転位や，積層欠陥の存在しない信頼性の高い、高品質なＳＩＭＯＸ基板を提供できる。
【図面の簡単な説明】
【図１】 本発明の具体例に係り、ＳＩＭＯＸ基板の各製造工程を示す工程図である。
【符号の説明】
１ シリコン半導体基板
２ 四層構造のＳＩＭＯＸ基板
３ 三層構造のＳＩＭＯＸ基板
ｅ エピタキシャル成長膜
ｓ 活性層側領域のシリコン
ｏ ＢＯＸ
本発明は、ＳＩＭＯＸ基板及びその製造方法に係り、特に低エネルギー条件かつ低ドーズ条件で酸素イオンを注入して形成する、高品質なＳＩＭＯＸ基板及びその製造方法に関する。
【従来の技術】
従来、二枚の半導体基板の間に酸化膜（ＳｉＯ２）を介在させて貼り合わせた後、活性側となる半導体基板を薄膜化して形成する、ＳＯＩ（Silicon on Insulator） 基板が知られている。ＳＯＩ基板は、高耐圧性及び高速性等の効果を有する半導体デバイス用の基板として用いられている。
【０００１】
ＳＯＩ基板の一つにＳＩＭＯＸ基板がある。ＳＩＭＯＸ（separation by implanted oxygen）基板とは、シリコン基板中に酸素の高濃度イオンを注入して、シリコン基板中に酸化膜（ＳｉＯ２）を形成したＳＯＩ基板である。
【０００２】
ＳＩＭＯＸ基板の製造方法は、通常、単結晶シリコン基板を５００℃乃至６００℃に加熱し、加熱した状態で高濃度の酸素原子イオン又は酸素分子イオンを前記単結晶シリコン基板に注入して、所定深さの高濃度酸素イオン注入層を形成する。その後、前記シリコン基板は、１１００℃以上１４００℃以下の微量酸素含有不活性ガス雰囲気下で、数時間熱処理を行い、前記酸素イオン注入層を埋め込み酸化膜（以下、埋め込み酸化膜を「ＢＯＸ」という。）とし、表面にシリコン単結晶の活性層を有するＳＩＭＯＸ基板とする。ＳＩＭＯＸ基板は、二枚のシリコン基板の貼り合わされたＳＯＩ基板と比較して、表面の研磨加工を必要とせず、表面の活性層領域の膜厚均一性に優れ、かつ、ＳＯＩ基板のように二枚の半導体を貼り合わせて形成する必要がないという利点を有する。
【０００３】
また、特開平７−２６３５３８号公報のＳＩＭＯＸ基板の製造方法においては、前記熱処理を施した後、更に酸素含有率を高くしたガス雰囲気下で、再度熱処理を施し、ＢＯＸを厚膜化する方法や、ＢＯＸ内のピンホールを低減させる方法（以下「ＩＴＯＸ処理」という。）が開示されている。
【０００４】
更に前記公報においては、酸素イオン注入後に熱処理を行い、予め埋め込み酸化膜を形成したＳＩＭＯＸ基板に、酸素イオン注入量により計算される理論的膜厚となる熱処理を行った後、前記基板を高温酸素雰囲気中で酸化処理を施し、表面シリコン層の結晶欠陥を発生させず、また、埋め込み酸化膜に発生するピンホールを閉塞している。また、高温酸化処理の前後に犠牲酸化処理を行い、表面活性層を所望の厚さまで薄膜化している。
【０００５】
【発明が解決しようとする課題】
従来において、ＳＩＭＯＸ基板は、高エネルギー条件、かつ、高ドーズ条件によってイオンを注入してＳＩＭＯＸ基板を製造していた。例えば、酸素原子イオンをシリコン単結晶基板に注入する際には、注入エネルギーとして、１８０〜２００ＫｅＶ必要であり、ドーズ量は、１.０×１０１８／cm− 2〜２．０×１０１８／cm− 2必要である。
【０００６】
前記高ドーズ条件を必要とする製造方法では、ＳＩＭＯＸ基板の活性層に高密度の貫通転位や積層欠陥を誘発するという問題がある。
【０００７】
そこで、生産性の点を考慮し、ＳＩＭＯＸ基板の製造方法において、イオン注入の条件として、高エネルギー条件かつ低ドーズ条件が、現在のＳＩＭＯＸ基板の製造の主流となっている。
【０００８】
酸素イオンを低ドーズ条件で注入する場合、酸素ドーズ量が低いため、ＢＯＸの信頼性を向上するためには、前述したように、酸素イオン注入量により計算される理論的膜厚となる熱処理を行うＩＴＯＸ処理を実施する必要がある。
【０００９】
また、低エネルギー条件かつ低ドーズ条件で製造し、活性層をより薄膜化したＳＩＭＯＸ基板も要求されている。例えば、低エネルギー条件かつ低ドーズ条件として、酸素原子イオンの注入エネルギーは、３０ＫｅＶ程度、かつ、ドーズ量は、２×１０１７ｃｍ−２〜４×１０１７ｃｍ−２の条件でＳＩＭＯＸ基板の製造が行われる場合もある。
【００１０】
しかし、前述のような低エネルギー条件、かつ、低ドーズ条件でＳＩＭＯＸ基板を製造した場合は、基板の活性層が薄膜化されるため、理論的膜厚となっている埋め込み酸化膜の上に、更に酸化膜を形成し、埋め込み酸化膜を厚膜化するＩＴＯＸ処理を行うことができず、ＢＯＸの信頼性に疑問が残るという問題がある。
【００１１】
そこで、本発明は前記問題点に鑑みて、低エネルギー条件、かつ、低ドーズ条件でＳＩＭＯＸ基板を製造し、従来品よりも高品質である活性層及びＢＯＸを備えたＳＩＭＯＸ基板、及びＢＯＸの膜厚制御も可能とするＳＩＭＯＸ基板の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本願第１請求項に記載した発明は、シリコン半導体のＳＩＭＯＸ基板の製造方法において、シリコン半導体基板表面に酸素イオンを注入する工程と、単結晶として残った表面にシリコンエピタキシャル成長を行う工程と、その後、１１００℃以上１４００℃以下の酸化雰囲気下で高温熱処理を行う工程を備えたＳＩＭＯＸ基板の製造方法である。
【００１３】
イオン注入時のシリコン半導体基板の最表面は、注入したイオンのイオン加速エネルギーが高いため、単結晶構造を有する。このため基板表面に単結晶成長層となる良好なエピタキシャル成長を行うことが可能となり、所望の厚さのエピタキシャル層を形成し、埋め込み酸化膜（ＢＯＸ）形成後は、所望の膜厚の活性層となる。その後、半導体基板に注入されたイオンは、酸化性雰囲気下の高温熱処理工程において、基板中に埋め込み酸化膜（ＢＯＸ）を形成し、ＳＩＭＯＸ基板となる。注入イオンにより形成する埋め込み酸化膜（ＢＯＸ）は、エピタキシャル成長により形成されたエピタキシャル層下の活性層側領域である、貫通転位や積層欠陥の存在するシリコンを消費して所望の厚さに制御できる。このため、イオン注入を低エネルギー条件かつ低ドーズ条件としてＳＩＭＯＸ基板を製造した場合であっても、所望の厚さの活性層及び埋め込み酸化膜を備え、欠陥の少ない高品質なＳＩＭＯＸ基板を提供することが可能となる。
【００１４】
本願第２請求項に記載した発明は、前記請求項１記載の前記高温熱処理を行う工程において、酸化性雰囲気中の酸素分圧が０．０５％以上であるＳＩＭＯＸ基板の製造方法である。
【００１５】
酸素分圧０．０５％以上の酸化雰囲気下で、１１００℃以上１４００℃以下の温度範囲で熱処理を行うと、シリコン半導体基板表面の熱酸化膜が成長し、同時に、前記基板内部にも雰囲気中の酸素が前記基板へ内方拡散され、基板内部の埋め込み酸化膜（ＢＯＸ）も成長する。また、１１００℃以上の熱処理では、熱処理初期に高酸素分圧下だと、活性層側に欠陥を誘発しやすくなる。また、酸素分圧が低すぎるとＢＯＸ成長が起こらないので下限として０．０５％とした。
【００１６】
本願第３請求項に記載した発明は、前記請求項１記載の前記高温熱処理工程において、埋め込み酸化膜を形成する際に、内部酸化によって、高温熱処理工程前に形成したエピタキシャル層下の領域を埋め込み酸化膜として消費し、活性層と、埋め込み酸化膜と、支持基板の三層構造を備えたＳＩＭＯＸ基板となす製造方法である。
【００１７】
注入された酸素イオンによる内部酸化によって形成する埋め込み酸化膜は、シリコン半導体基板において、あらかじめ形成したエピタキシャル膜下の活性層側領域の消費を意味するため、基板は最終的に活性層、埋め込み酸化膜（ＢＯＸ）、支持基板の三層構造となる。埋め込み酸化膜は、貫通転位や積層欠陥の存在する活性層側のシリコンを埋め込み酸化膜として消費して成長し、膜厚が制御されるため、貫通転位や積層欠陥の存在しない信頼性の高い三層構造のＳＩＭＯＸ基板となすことができる。
【００１８】
本願第４請求項に記載した発明は、前記請求項１乃至３いずれか記載の前記酸素イオンを注入する工程において、ソース源として、酸素原子イオン又は酸素分子イオンを用いている。
【００１９】
本願第５請求項に記載した発明は、前記請求項１乃至４いずれか記載の前記酸素イオンを注入する工程において、酸素原子イオンをソース源とする場合は、注入エネルギーを４０ＫｅＶ以下で注入し、酸素分子イオンをソース源とする場合は、注入エネルギーを８０ＫｅＶ以下で注入する。
【００２０】
酸素原子イオンの注入エネルギーを４０ＫｅＶ、酸素分子イオンの注入エネルギーを８０ＫｅＶの低エネルギー条件であっても、エピタキシャル膜下の活性層側領域を効率良く消費して、埋め込み酸化膜（ＢＯＸ）の膜厚を所望の厚さとすることが可能となる。
【００２１】
本願第６請求項に記載した発明は、前記請求項３乃至５の発明において、前記酸素イオンを注入する工程後、前記エピタキシャル成長処理工程前に、１０５０℃以上の水素ガス雰囲気で１秒以上の熱処理する工程を設けたＳＩＭＯＸ基板の製造方法である。
【００２２】
エピタキシャル成長を行う工程の前処理として、１０５０℃以上の高温で短時間、水素ガスのみの雰囲気下で熱処理を行うと、半導体基板の欠陥密度の低減が可能となり、高品質なＳＩＭＯＸ基板の製造が可能となる。
【００２３】
本願第７請求項に記載した発明は、シリコン半導体のＳＩＭＯＸ基板において、
ＳＩＭＯＸ基板は、酸素イオンを注入する手段と、エピタキシャル成長手段と、１１００℃以上１４００℃以下の酸化雰囲気下の高温熱処理手段によって、活性層と、エピタキシャル成長手段によって形成されたエピタキシャル層下の領域を酸化膜として消費した埋め込み酸化膜層と、支持基板の三層構造となる。
【００２４】
本願のＳＩＭＯＸ基板は、所望の厚さのエピタキシャル層を形成し、エピタキシャル層下の貫通転位や積層欠陥の存在する活性領域側のシリコンを消費して埋め込み酸化膜を形成し、埋め込み酸化膜も所望の厚さとすることができるため、低エネルギー条件、かつ低ドーズ条件であっても、信頼性の高い、高品質なＳＩＭＯＸ基板を提供することが可能となる。
【００２５】
【発明の実施の形態】
以下、本発明の具体例を図面に基づいて詳細に説明する。
【００２６】
８”φ、ボロンドープ、初期酸素濃度１．４×１０１７ｃｍ−３［old ASTM］のシリコン単結晶基板に、２．４×１０１７ｃｍ−２の酸素分子イオンを注入エネルギー４０ＫｅＶで注入したサンプルＡと、同様に２．４×１０１７ｃｍ−２の酸素分子イオンを注入エネルギー８０ＫｅＶで注入したサンプルＢを準備した。
【００２７】
なお、内部酸化を促進させるため、ベースとなるシリコン単結晶基板は、高酸素濃度の酸素を含有するシリコン基板を用いることが望ましい。
【００２８】
図１（２）に示すようにシリコン単結晶基板１に、各注入エネルギー条件で、前記所定のドーズ量の酸素イオンを注入する。
【００２９】
サンプルＡ及びサンプルＢをそれぞれ複数枚用意し、各サンプルＡ及びサンプルＢをエピタキシャル成長炉に導入した後、前処理として、水素ガス雰囲気下で１秒から５分間、９５０℃、１０００℃、１０５０℃、１１００℃、及び１１５０℃の各温度で熱処理を施した。
【００３０】
次に、１０５０℃で、各サンプルの基板表面に約０．２μｍの厚さのエピタキシャル成長膜を形成したサンプルＡe、サンプルＢeを製造した。
【００３１】
図１（３）は、サンプルである酸素イオン注入後のシリコン単結晶基板１に、エピタキシャル成長膜ｅを形成した模式図である。
【００３２】
ここで、各サンプルＡe、サンプルＢeについて，スポットライト下にて、基板表面の観察を行った。
【００３３】
前記観察の結果、エピタキシャル成長膜を形成したサンプルＡe及びＢeのうち、１０５０℃以上の温度で前処理を行ったサンプルについては、サンプルＡe及びサンプルＢeとも、ヘイズ及びパーティクルの低減が確認できた。
【００３４】
従って、エピタキシャル処理前に水素ガス雰囲気下において施す熱処理は、１０５０℃以上で行うことが望ましい。
【００３５】
次に、前記エピタキシャル成長膜を形成した各サンプルＡe及びサンプルＢeを拡散炉にて、酸素分圧０．０５％の酸化雰囲気下で、１３５０℃、４時間の熱処理を施し，サンプルＡeo、及びサンプルＢeoを製造した。
【００３６】
図１（４）は、エピタキシャル成長膜ｅを形成した基板１に、前記酸素分圧０．０５％の酸化雰囲気下で、１３５０℃、4時間の熱処理を施し、基板１に、エピタキシャル成長膜ｅ、埋め込み酸化膜（ＢＯＸ）ｏ及びエピタキシャル成長膜ｅとＢＯＸｏとの間の活性層側シリコンｓの四層構造からなるＳＩＭＯＸ基板２を示す図である。
【００３７】
酸素分圧０．０５％以上の酸化性雰囲気下で、１１００℃以上１４００℃以下の温度範囲で熱処理を行うと、シリコン半導体基板表面に熱酸化膜が成長するとともに、基板１内部に雰囲気中の酸素が内方拡散し、基板内部の埋め込み酸化膜ＢＯＸｏが成長する。ＢＯＸｏは、エピタキシャル成長膜ｅ下の領域の貫通転位や、積層欠陥の存在するシリコンｓを消費して成長する。
従って、図１（５）に示すように、最終的には、エピタキシャル層（活性層）ｅ、ＢＯＸｏ、支持基板１の三層構造となるＳＩＭＯＸ基板３を形成し、貫通転位や積層欠陥の存在しない信頼性の高い三層構造のＳＩＭＯＸ基板となすことができる。
【００３８】
前記サンプルＡeo及びサンプルＢeoを劈開し、電子顕微鏡にて、各サンプルＡeo、及びサンプルＢeoのＳＯＩ構造の観察を行った。
【００３９】
その結果、いずれのサンプルについても活性層、ＢＯＸ及び支持基板からなる三層構造であるＳＯＩ構造が確認された。
【００４０】
サンプルＡeoについては、活性層の厚みが約０．２２μｍであり、ＢＯＸ膜厚は、約３０ｎｍであった。
【００４１】
サンプルＢeoについては、活性層の厚みが約０．２６μｍであり、ＢＯＸ膜厚は、約４０ｎｍであることが確認できた。
【００４２】
次に、比較例として、エピタキシャル成長処理をしないサンプルＡについて、拡散炉にて酸素分圧０．０５％のガス雰囲気で、１３５０℃、４時間の熱処理を施したサンプルＡoを製造した。その後、前記サンプルＡoを劈開して、電子顕微鏡にて、ＳＯＩ構造の観察を行った。この結果、エピタキシャル成長処理を施さずに、酸素分圧０．０５％の酸化雰囲気で、１３５０℃、4時間の熱処理を施したサンプルＡoの活性層の厚さは、約２０ｎｍであり、ＢＯＸ膜厚は、約３０ｎｍであることが確認できた。
【００４３】
従って、前述した結果から、低エネルギー条件、かつ低ドーズ条件で、イオン注入した場合であっても、エピタキシャル処理した後、所定の酸素分圧下において所定の熱処理を施すことにより、所望の膜厚を備えた活性層及びＢＯＸを備え、欠陥の少ない信頼性の高いＳＩＭＯＸ基板を得ることができた。
【００４４】
次に、シリコン単結晶基板を加速エネルギー４０ＫｅＶで酸素イオン分子２．４×１０１７ｃｍ−２で注入したサンプルＡを酸素分圧２０％にて、１３５０℃で4時間熱処理を施したサンプルＡo'を形成した。同様にサンプルＡについて、水素ガス雰囲気下で各温度の熱処理を施した後、１０５０℃の温度で、約０．２μｍの厚みのエピタキシャル成長膜を形成し、更に、酸素分圧２０％にて、１３５０℃の4時間の熱処理を施したサンプルＡeo'を形成した。
【００４５】
サンプルＡo'とサンプルＡeo'を劈開し、電子顕微鏡にて、各サンプルのＳＯＩ構造の観察を行った。
【００４６】
サンプルＡo'については、熱処理工程中、酸素分圧が０．０５％から２０％に増加したため、表面酸化によって、サンプルＡo'の活性層は、完全に消滅していた。
【００４７】
一方、エピタキシャル成長膜を形成した後、熱処理を行ったサンプルＡeo'については、活性層が約０．１８μｍ、ＢＯＸ膜厚さが約４０ｎｍとなっていることが確認できた。
【００４８】
以上のことから、酸化雰囲気で熱処理する前にエピタキシャル成長を行う処理を施すことにより、活性層を消滅させることなく、所望の膜厚の活性層、ＢＯＸ、支持基板の三層構造を備えたＳＩＭＯＸ基板を製造することが可能となる。
【００４９】
また、エピタキシャル成長処理を行った後、酸素分圧０．０５％以上の酸化雰囲気下で熱処理を行うことにより、薄膜化した活性層、所望のＢＯＸ膜厚となるＳＩＭＯＸ基板を得ることが確認できた。
【００５０】
次に、８”φ、ボロンドープ、初期酸素濃度１．４×１０１７ｃｍ−３［old ASTM］のシリコン単結晶基板に、２．４×１０１７ｃｍ−２の酸素分子イオンを注入エネルギー４０ＫｅＶで注入したサンプルＡをエピタキシャル成長炉に導入した後、前処理として、水素ガス雰囲気中に塩酸ガスを微量導入し、基板表面をわずかにエッチング・オフさせたサンプルＡoffを形成した。
【００５１】
次に、前記サンプルＡoffに１０５０℃で、基板表面に約０．２μｍの厚さのエピタキシャル成長膜を形成したサンプルＡoffeを製造した。
【００５２】
その後、 前記エピタキシャル成長膜を形成したサンプルＡoffeを拡散炉にて、酸素分圧０．０５％のガス雰囲気下で、１３５０℃、４時間の熱処理を施し，サンプルＡoffeoを製造した。
【００５３】
その後、サンプルＡoffeoを劈開し、電子顕微鏡にてＳＯＩ構造の観察を行ったところ、ＳＯＩ構造は確認できるものの、本例のサンプルＡoffeoと、水素ガスのみの雰囲気中で、同温度にて前処理を施した前記サンプルＡeoの欠陥密度を比較すると、サンプルＡeoに存在する欠陥密度の方が明らかに少なく、水素ガス雰囲気中のみの前処理を施すことにより、欠陥密度の少ないＳＩＭＯＸ基板の製造が可能となることが確認できた。
【００５４】
次に、８”φ、ボロンドープ、初期酸素濃度１．４×１０１７ｃｍ−３［old ASTM］のシリコン単結晶基板に、２．４×１０１７ｃｍ−２の酸素分子イオンを注入エネルギー４０ＫｅＶで注入したサンプルＡに、水素雰囲気下で、1秒から5分間、１０５０℃以上の温度で熱処理を施し、基板表面に約０．２μｍの厚さのエピタキシャル成長膜を形成したサンプルＡeを、拡散炉にて、酸素分圧１００％の雰囲気下で、１３５０℃、6時間の熱処理を施し、サンプルＡeo''を製造した。
【００５５】
その後、サンプルＡeo''を劈開し、電子顕微鏡にてＳＯＩ構造の観察を行ったところ、サンプルＡeo''について、ＳＯＩ構造が確認された。
【００５６】
このサンプルＡeo''は、ＢＯＸの成長により、活性層側のシリコン単結晶領域が消費されており、消費したシリコン単結晶領域には、貫通転位や積層欠陥等の欠陥部位が存在する活性層側領域のシリコンを消費して、所望の厚さのＢＯＸとなっており、所望の厚さを備えた活性層、ＢＯＸ、及びシリコン基板の三層構造を備えたＳＩＭＯＸ基板が得られた。
【００５７】
従って、低エネルギー条件、かつ低ドーズ条件にて、イオン注入した後、エピタキシャル成長処理を行い、１０５０℃以上、酸素分圧０．０５％以上の酸化雰囲気において、熱処理を施すと、所望の膜厚の活性層、所望の厚さのＢＯＸ及びシリコン基板の三層構造を備えたＳＩＭＯＸ基板を得ることができる。
【００５８】
【発明の効果】
以上説明したように、本発明は、シリコン半導体のＳＩＭＯＸ基板の製造方法において、シリコン半導体基板表面に酸素イオンを注入する工程と、単結晶として残った表面にシリコンエピタキシャル成長を行う工程と、その後、１１００℃以上１４００℃以下の酸化雰囲気下で高温熱処理を行う工程を備えたＳＩＭＯＸ基板の製造方法である。
【００５９】
前記高温熱処理工程は、酸化雰囲気中の酸素分圧が０．０５％以上となる条件にて行う。また、酸素イオンを注入する工程において、ソース源となる酸素イオンは、酸素原子イオンまたは酸素分子イオンを用い、酸素原子イオンをソース源として用いる場合は、注入エネルギー４０ＫｅＶ以下で注入し、酸素分子イオンをソース源として用いる場合は、注入エネルギー８０ＫｅＶ以下で注入する。
【００６０】
更に、酸素イオンを注入する工程後、前記エピタキシャル成長処理工程前に、１０５０℃以上の水素ガス雰囲気で１秒以上の熱処理する工程を備えている。
【００６１】
イオン注入時のシリコン半導体基板の最表面は、注入したイオンのイオン加速エネルギーが高く、単結晶構造を有し、基板表面に単結晶層となる良好なエピタキシャル成長を行うことが可能となり、所望の厚さのエピタキシャル層が形成される。
【００６２】
前記高温熱処理を行う工程において、酸素分圧が０．０５％以上の酸化雰囲気下で、１１００℃以上１４００℃以下の温度範囲で熱処理を行うと、シリコン半導体基板表面の熱酸化膜が成長し、同時に、前記基板内部にも、雰囲気中の酸素が前記基板へ内方拡散され、基板内部の埋め込み酸化膜（ＢＯＸ）も成長する。
【００６３】
埋め込み酸化膜の成長は、シリコン半導体基板において、あらかじめ形成したエピタキシャル膜下の活性層側領域の消費を意味するため、基板は、最終的に活性層、埋め込み酸化膜（ＢＯＸ）、支持基板の三層構造となり、貫通転位や積層欠陥の存在する活性層側のシリコンを埋め込み酸化膜として消費する。
【００６４】
酸素原子イオンの注入エネルギーを４０ＫｅＶ、酸素分子イオンの注入エネルギーを８０ＫｅＶの低エネルギー条件、かつ低ドーズ条件であっても、エピタキシャル膜下の活性層側領域を効率良く消費して、埋め込み酸化膜（ＢＯＸ）の膜厚を所望の厚さとすることが可能となる。
【００６５】
また、エピタキシャル成長を行う工程の前処理として、１０５０℃以上の高温で短時間、水素ガスのみの雰囲気下で熱処理を行うと、半導体基板の欠陥密度の低減が可能となり、高品質なＳＩＭＯＸ基板の製造が可能となる。
【００６６】
以上のように、本願のＳＩＭＯＸ基板及びその製造方法によれば、低エネルギー、かつ低ドーズ条件において、所望の厚みの活性層であるエピタキシャル層、所望の厚みのＢＯＸ、支持基板の三層構造を形成し、貫通転位や，積層欠陥の存在しない信頼性の高い、高品質なＳＩＭＯＸ基板を提供できる。
【図面の簡単な説明】
【図１】 本発明の具体例に係り、ＳＩＭＯＸ基板の各製造工程を示す工程図である。
【符号の説明】
１ シリコン半導体基板
２ 四層構造のＳＩＭＯＸ基板
３ 三層構造のＳＩＭＯＸ基板
ｅ エピタキシャル成長膜
ｓ 活性層側領域のシリコン
ｏ ＢＯＸ
Claims (5)
- シリコン半導体のＳＩＭＯＸ基板の製造方法において、シリコン半導体基板表面に酸素イオンを注入する工程と、単結晶として残った基板表面にエピタキシャル成長を行う工程とその後、１１００℃以上１４００℃以下の酸化雰囲気下で高温熱処理を行う工程を備え、前記高温熱処理工程において埋め込み酸化膜を形成する際に、内部酸化によって、高温熱処理工程前に形成したエピタキシャル層下の前記単結晶として残った基板表面のシリコンを全て酸化膜として消費し、活性層と、埋め込み酸化膜と、支持基板の三層構造を備えたＳＩＭＯＸ基板となすことを特徴とするＳＩＭＯＸ基板の製造方法。
- 前記１１００℃以上１４００℃以下の酸化雰囲気で高温熱処理を行う工程において、酸化雰囲気中の酸素分圧が０．０５％以上であることを特徴とする前記請求項１記載のＳＩＭＯＸ基板の製造方法。
- 前記酸素イオンを注入する工程において、ソース源として、酸素原子イオン又は酸素分子イオンを用いることを特徴とする前記請求項１又は２に記載のＳＩＭＯＸ基板の製造方法。
- 前記酸素イオンを注入する工程において、酸素原子イオンをソース源とする場合は、注入エネルギーを４０ＫｅＶ以下で注入し、酸素分子イオンをソース源とする場合は、注入エネルギーを８０ＫｅＶ以下で注入することを特徴とする前記請求項１乃至３いずれか記載のＳＩＭＯＸ基板の製造方法。
- 前記酸素イオンを注入する工程後、前記エピタキシャル成長処理工程前に、１０５０℃以上の水素ガス雰囲気で１秒以上の熱処理する工程を設けたことを特徴とする前記請求項１乃至４いずれか記載のＳＩＭＯＸ基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28764399A JP4370647B2 (ja) | 1999-10-08 | 1999-10-08 | Ｓｉｍｏｘ基板及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28764399A JP4370647B2 (ja) | 1999-10-08 | 1999-10-08 | Ｓｉｍｏｘ基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001110739A JP2001110739A (ja) | 2001-04-20 |
| JP4370647B2 true JP4370647B2 (ja) | 2009-11-25 |
Family
ID=17719888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28764399A Expired - Fee Related JP4370647B2 (ja) | 1999-10-08 | 1999-10-08 | Ｓｉｍｏｘ基板及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4370647B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100342492C (zh) * | 2003-03-14 | 2007-10-10 | 中国科学院上海微***与信息技术研究所 | 一种厚膜绝缘层上硅材料的制备方法 |
| US7045432B2 (en) * | 2004-02-04 | 2006-05-16 | Freescale Semiconductor, Inc. | Method for forming a semiconductor device with local semiconductor-on-insulator (SOI) |
| JP5487565B2 (ja) * | 2008-06-19 | 2014-05-07 | 株式会社Ｓｕｍｃｏ | エピタキシャルウェーハおよびその製造方法 |
| CN116053192B (zh) * | 2022-12-21 | 2024-02-09 | 中环领先半导体科技股份有限公司 | 一种半导体材料、制备方法和半导体器件 |
-
1999
- 1999-10-08 JP JP28764399A patent/JP4370647B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001110739A (ja) | 2001-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3237888B2 (ja) | 半導体基体及びその作製方法 | |
| JP4928932B2 (ja) | 複合材料ウェハの製造方法および使用済みドナー基板のリサイクル方法 | |
| CN100418194C (zh) | Soi晶片的制造方法及soi晶片 | |
| JP4826475B2 (ja) | 半導体ウェーハの製造方法 | |
| JP4820801B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JPH07263538A (ja) | Ｓｏｉ基板の製造方法およびｓｏｉ基板 | |
| KR100890792B1 (ko) | 결합 계면 안정화를 위한 열처리 | |
| JP4817342B2 (ja) | Ｓｏｉタイプのウェハの製造方法 | |
| JP3204855B2 (ja) | 半導体基板の製造方法 | |
| JP2007208023A (ja) | Ｓｉｍｏｘウェーハの製造方法 | |
| JP5113182B2 (ja) | 欠陥クラスタを有する基板内に形成された薄層の転写のための改善された方法 | |
| JP4370647B2 (ja) | Ｓｉｍｏｘ基板及びその製造方法 | |
| JPH10223551A (ja) | Ｓｏｉ基板の製造方法 | |
| JPS63198334A (ja) | 半導体シリコンウエ−ハの製造方法 | |
| JP2000031079A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2002231651A (ja) | Ｓｉｍｏｘ基板およびその製造方法 | |
| JP2001085649A (ja) | Ｓｏｉウェーハおよびその製造方法 | |
| US20040187769A1 (en) | Method of producing SOI wafer | |
| CN117790402A (zh) | 一种双埋氧绝缘体上硅晶圆及其制备方法 | |
| JP4531339B2 (ja) | 半導体基板の製造方法 | |
| JPH1197377A (ja) | Ｓｏｉ基板の製造方法 | |
| JP2008244261A (ja) | Ｓｏｉ基板の製造方法 | |
| JPH1140512A (ja) | 半導体基板の製造方法 | |
| JP3996732B2 (ja) | Ｓｉｍｏｘ基板およびその製造方法 | |
| JPH02102520A (ja) | 気相エピタキシヤル成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20040806 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081112 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090811 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090824 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120911 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130911 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |