JP4369422B2 - 2点位相変調器のトリミング - Google Patents
2点位相変調器のトリミング Download PDFInfo
- Publication number
- JP4369422B2 JP4369422B2 JP2005500975A JP2005500975A JP4369422B2 JP 4369422 B2 JP4369422 B2 JP 4369422B2 JP 2005500975 A JP2005500975 A JP 2005500975A JP 2005500975 A JP2005500975 A JP 2005500975A JP 4369422 B2 JP4369422 B2 JP 4369422B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain
- controlled oscillator
- error signal
- modulation input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000009966 trimming Methods 0.000 title claims description 29
- 238000000034 method Methods 0.000 claims abstract description 31
- 230000004044 response Effects 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 claims description 3
- 238000001914 filtration Methods 0.000 claims description 2
- 238000006243 chemical reaction Methods 0.000 claims 1
- 230000011664 signaling Effects 0.000 claims 1
- 230000002194 synthesizing effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 7
- 230000006641 stabilisation Effects 0.000 description 5
- 238000011105 stabilization Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000001228 spectrum Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0991—Modifications of modulator for regulating the mean frequency using a phase locked loop including calibration means or calibration methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Optical Communication System (AREA)
Description
Claims (22)
- 位相周波数検出器(80)、該位相周波数検出器(80)に接続されたローパス変調入力、電圧制御発振器(116)、及び該電圧制御発振器(116)に接続されたハイパス変調入力を有する位相ロックループと、
前記位相周波数検出器(80)と前記電圧制御発振器(116)とに接続され、前記位相周波数検出器(80)からの誤差信号を受信し、前記ハイパス変調入力のゲインを制御するように構成されたトリミング回路と、
を備えており、
前記トリミング回路が更に、前記ハイパス変調入力に供給される変調信号に前記電圧制御発振器(116)のゲインの推定値の逆数を乗算したものを前記電圧制御発振器(116)に供給するように構成されており、
前記トリミング回路が、
前記誤差信号をフィルタするように構成されたローパスフィルタ(900)と、フィルタされた誤差信号を増幅するように構成された差動増幅器(902)とを含み、スタート信号の受信に応じて前記誤差信号(810)を増幅するように構成されたループ電圧増幅器(802)と、
前記ハイパス変調入力に供給される変調信号を遅延させ制限するように構成された遅延及び制限部(804)と、
増幅された誤差信号を遅延され制限された変調信号と混合するように構成されたミキサ(806)と、
混合された信号を積分するように構成された積分器(808)とを備え、積分された混合信号は、前記ハイパス変調入力に供給される前記変調信号のゲインを制御するのに使用される
ことを特徴とする2点位相変調器。 - 前記位相周波数検出器(80)が、第1のチャージポンプ(402)と第2のチャージポンプ(404)とを含み、前記誤差信号が、前記第1のチャージポンプからのフィードバック成分(60)と、前記第2のチャージポンプからのゲイン制御成分(62)とを含むことを特徴とする請求項1に記載の2点位相変調器。
- 前記トリミング回路内に、該トリミング回路の動的動作を制御するように構成された整合フィルタ(70)を更に備えることを特徴とする請求項1に記載の2点位相変調器。
- 前記トリミング回路とローパスフィルタ(65)とが、前記位相周波数検出器(80)と前記電圧制御発振器(116)との間で並列に配置されていることを特徴とする請求項1に記載の2点位相変調器。
- 前記トリミング回路が、前記位相周波数検出器(80)に接続されたローパスフィルタの後に配置されていることを特徴とする請求項1に記載の2点位相変調器。
- 前記ハイパス変調入力と前記電圧制御発振器との間に接続された可変増幅器(75,175)を更に備えることを特徴とする請求項1に記載の2点位相変調器。
- 前記電圧制御発振器(116)が、前記可変増幅器の出力を受信する独立した変調入力(90)を有することを特徴とする請求項6に記載の2点位相変調器。
- 前記ローパス変調入力と前記ハイパス変調入力とを組み合わせる加算器(11)を更に備えることを特徴とする請求項1に記載の2点位相変調器。
- 前記ループ電圧増幅器(802)が、前記差動増幅器(902)のフィードバック経路にトランスコンダクタンス・セル(906)を更に含み、前記トランスコンダクタンス・セルのトランスコンダクタンス(906)の高い値と低い値との間の切り換えが、前記差動増幅器(902)をバンドパス増幅器に変換させることを特徴とする請求項1に記載の2点位相変調器。
- データ強化型GSM環境の通信システムで使用されるように構成されていることを特徴とする請求項1に記載の2点位相変調器。
- 符号分割多重アクセスの通信システムで使用されるように構成されていることを特徴とする請求項1に記載の2点位相変調器。
- 位相周波数検出器(80)、該位相周波数検出器(80)に接続されたローパス変調入力、電圧制御発振器(116)、及び該電圧制御発振器(116)に接続されたハイパス変調入力を有する位相ロックループと、前記位相周波数検出器(80)に接続されたトリミング回路とを有する2点位相変調器において、前記電圧制御発振器(116)のゲインを制御する方法であって、
前記位相周波数検出器(80)からの誤差信号を前記トリミング回路で受信するステップと、
前記トリミング回路及び前記誤差信号を用いて、前記ハイパス変調入力のゲインを制御するステップと、
前記ハイパス変調入力に供給される変調信号に前記電圧制御発振器(116)のゲインの推定値の逆数を乗算したものを前記電圧制御発振器(116)に供給するステップと、
を備え、
前記ハイパス変調入力のゲインを制御するステップが、
前記誤差信号をローパスフィルタする(900)ステップと、前記誤差信号を差動増幅する(902)ステップとを含む、スタート信号の受信に応じて前記誤差信号を増幅する(802)ステップと、
前記ハイパス変調入力に供給される変調信号を遅延させ制限する(804)ステップと、
増幅された誤差信号を遅延され制限された変調信号と混合する(806)ステップと、
混合された信号を積分する(808)ステップと
を備え、積分された混合信号は、前記ハイパス変調入力に供給される前記変調信号のゲインを制御するのに使用される
ことを特徴とする方法。 - 前記誤差信号を受信するステップが、前記誤差信号のフィードバック成分(60)と、前記誤差信号のゲイン制御成分(62)とを受信するステップを含むことを特徴とする請求項12に記載の方法。
- 前記トリミング回路の動的動作を制御するように、受信した前記誤差信号をフィルタする(70)ステップを更に備えることを特徴とする請求項12に記載の方法。
- 前記誤差信号が、前記位相周波数検出器(80)に接続されたローパスフィルタ(65)の後に前記トリミング回路によって受信されることを特徴とする請求項12に記載の方法。
- 前記誤差信号が、前記位相周波数検出器(80)に接続されたローパスフィルタ(65)の前に前記トリミング回路によって受信されることを特徴とする請求項12に記載の方法。
- 前記ハイパス変調入力と前記電圧制御発振器との間に接続された可変増幅器(75,175)により、前記ハイパス変調入力のゲインを制御するステップを更に備えることを特徴とする請求項12に記載の方法。
- 前記電圧制御発振器(116)が、該電圧制御発振器(116)のゲインの前記推定値を受信する独立した変調入力(90)を有することを特徴とする請求項17に記載の方法。
- 前記ローパス変調入力と前記ハイパス変調入力とを組み合わせるステップを更に備えることを特徴とする請求項12に記載の方法。
- 前記誤差信号を増幅するステップが、前記誤差信号をバンドパス信号に変換する(906)ステップを更に含むことを特徴とする請求項14に記載の方法。
- データ強化型GSM環境の通信システムで使用されることを特徴とする請求項12に記載の方法。
- 符号分割多重アクセスの通信システムで使用されることを特徴とする請求項12に記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/236,648 US6700447B1 (en) | 2002-09-06 | 2002-09-06 | Trimming of a two point phase modulator |
US47802303P | 2003-06-11 | 2003-06-11 | |
US65529103A | 2003-09-04 | 2003-09-04 | |
PCT/EP2003/009948 WO2004034564A2 (en) | 2002-09-06 | 2003-09-08 | Trimming of a two point phase modulator |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005538667A JP2005538667A (ja) | 2005-12-15 |
JP4369422B2 true JP4369422B2 (ja) | 2009-11-18 |
Family
ID=32096810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005500975A Expired - Fee Related JP4369422B2 (ja) | 2002-09-06 | 2003-09-08 | 2点位相変調器のトリミング |
Country Status (9)
Country | Link |
---|---|
US (1) | US7053727B2 (ja) |
EP (1) | EP1535390B1 (ja) |
JP (1) | JP4369422B2 (ja) |
KR (1) | KR100976375B1 (ja) |
CN (1) | CN100578915C (ja) |
AT (1) | ATE323966T1 (ja) |
AU (1) | AU2003293300A1 (ja) |
DE (1) | DE60304716D1 (ja) |
WO (1) | WO2004034564A2 (ja) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1535390B1 (en) * | 2002-09-06 | 2006-04-19 | Telefonaktiebolaget LM Ericsson (publ) | Trimming of a two point phase modulator |
KR100614654B1 (ko) * | 2005-01-04 | 2006-08-22 | 삼성전자주식회사 | 온도와 공정에 따른 출력 변화에 대해 효과적 전력보상을하는 무선 송신기 |
US20070018699A1 (en) * | 2005-07-20 | 2007-01-25 | M/A-Com, Inc. | Partial cascode phase locked loop architecture |
US7636386B2 (en) * | 2005-11-15 | 2009-12-22 | Panasonic Corporation | Method of continuously calibrating the gain for a multi-path angle modulator |
US20080007365A1 (en) * | 2006-06-15 | 2008-01-10 | Jeff Venuti | Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer |
US8222962B2 (en) * | 2007-09-28 | 2012-07-17 | Realtek Semiconductor Corp. | High-resolution digitally controlled oscillator and method thereof |
EP2083514A3 (en) | 2008-01-22 | 2012-10-31 | Nxp B.V. | Signal generation |
US7868672B2 (en) * | 2008-12-09 | 2011-01-11 | Qualcomm Incorporated | Digital phase-locked loop with two-point modulation and adaptive delay matching |
US8076960B2 (en) * | 2009-04-29 | 2011-12-13 | Qualcomm Incorporated | Digital phase-locked loop with two-point modulation using an accumulator and a phase-to-digital converter |
US8339165B2 (en) | 2009-12-07 | 2012-12-25 | Qualcomm Incorporated | Configurable digital-analog phase locked loop |
US8446191B2 (en) | 2009-12-07 | 2013-05-21 | Qualcomm Incorporated | Phase locked loop with digital compensation for analog integration |
US8634512B2 (en) * | 2011-02-08 | 2014-01-21 | Qualcomm Incorporated | Two point modulation digital phase locked loop |
US8368437B2 (en) * | 2011-03-02 | 2013-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase locked loop with charge pump |
US20140106681A1 (en) * | 2012-10-12 | 2014-04-17 | Qualcomm Incorporated | Ku ADAPTATION FOR PHASE-LOCKED LOOP WITH TWO-POINT MODULATION |
JPWO2015114836A1 (ja) * | 2014-02-03 | 2017-03-23 | 富士通株式会社 | 送信機,送受信回路および無線送受信システム |
US9459292B2 (en) | 2014-03-20 | 2016-10-04 | Qualcomm Incorporated | VCO gain estimation by capacitive measurement |
KR102158859B1 (ko) | 2014-05-21 | 2020-09-22 | 삼성전자주식회사 | 전압 발생기 및 이를 포함하는 반도체 메모리 장치 |
US9350296B1 (en) | 2015-01-23 | 2016-05-24 | Freescale Semiconductor, Inc. | Systems and methods for calibrating a dual port phase locked loop |
CN104677967B (zh) * | 2015-02-06 | 2017-05-31 | 中国科学院微电子研究所 | 离子敏感场效应管传感器及其电压模式读出电路 |
CN104614431B (zh) * | 2015-02-06 | 2017-05-10 | 中国科学院微电子研究所 | 离子敏感场效应管传感器及其电流模式读出电路 |
US9485085B2 (en) * | 2015-03-10 | 2016-11-01 | Qualcomm Incorporated | Phase locked loop (PLL) architecture |
CN105553441A (zh) * | 2015-08-26 | 2016-05-04 | 深圳清华大学研究院 | 两点调制器及其延迟失配校准电路及相位顺序校准模块 |
US10291389B1 (en) * | 2018-03-16 | 2019-05-14 | Stmicroelectronics International N.V. | Two-point modulator with matching gain calibration |
JP7388240B2 (ja) * | 2020-02-27 | 2023-11-29 | セイコーエプソン株式会社 | チャージポンプ回路、pll回路および発振器 |
CN116660668B (zh) * | 2023-07-26 | 2023-10-20 | 中山香山微波科技有限公司 | 射频振荡器、液体电参数检测电路及sar测试设备 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US43950A (en) * | 1864-08-23 | Improvement in piston-packings | ||
DE2941049C2 (de) | 1979-10-10 | 1987-01-15 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Verfahren zur Frequenznachregelung und Modulation eines Schwingungserzeugers |
DE3447118A1 (de) | 1984-12-22 | 1986-07-10 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Pll-frequenzmodulator |
US4743867A (en) * | 1987-08-03 | 1988-05-10 | Motorola, Inc. | Compensation circuitry for dual port phase-locked loops |
DE69026151T2 (de) | 1989-07-08 | 1996-08-22 | Plessey Semiconductors Ltd | Frequenzsynthesizer |
US5207491A (en) * | 1991-01-31 | 1993-05-04 | Motorola Inc. | Fast-switching frequency synthesizer |
US5386314A (en) * | 1993-09-10 | 1995-01-31 | At&T Corp. | Polarization-insensitive optical four-photon mixer with orthogonally-polarized pump signals |
US5483203A (en) * | 1994-11-01 | 1996-01-09 | Motorola, Inc. | Frequency synthesizer having modulation deviation correction via presteering stimulus |
US5834987A (en) | 1997-07-30 | 1998-11-10 | Ercisson Inc. | Frequency synthesizer systems and methods for three-point modulation with a DC response |
US5952895A (en) | 1998-02-23 | 1999-09-14 | Tropian, Inc. | Direct digital synthesis of precise, stable angle modulated RF signal |
GB2337884B (en) * | 1998-05-26 | 2000-06-07 | Motorola Ltd | Voltage controlled oscillator |
EP0961412B1 (en) * | 1998-05-29 | 2004-10-06 | Motorola Semiconducteurs S.A. | Frequency synthesiser |
DE19929167A1 (de) * | 1999-06-25 | 2000-12-28 | Siemens Ag | Modulator und Verfahren zur Phasen- oder Frequenzmodulation mit einer PLL-Schaltung |
FR2798019B1 (fr) * | 1999-08-26 | 2002-08-16 | Cit Alcatel | Synthetiseur de frequences a boucle de phase |
US6229400B1 (en) * | 1999-10-22 | 2001-05-08 | Motorola Inc. | Method and apparatus for a calibrated frequency modulation phase locked loop |
SE517967C2 (sv) * | 2000-03-23 | 2002-08-06 | Ericsson Telefon Ab L M | System och förfarande för klocksignalgenerering |
US6353370B1 (en) * | 2000-10-04 | 2002-03-05 | Micro Linear Corporation | Method and apparatus for modulation of a voltage controlled oscillator |
DE10100113A1 (de) * | 2001-01-03 | 2002-07-18 | Infineon Technologies Ag | Spannungsgesteuerter Oszillator zur Frequenzmodulation |
DE10108636A1 (de) * | 2001-02-22 | 2002-09-19 | Infineon Technologies Ag | Abgleichverfahren und Abgleicheinrichtung für PLL-Schaltung zur Zwei-Punkt-Modulation |
DE10127612A1 (de) * | 2001-06-07 | 2003-01-02 | Infineon Technologies Ag | Zwei-Punkt-Modulator mit PLL-Schaltung und vereinfachter digitaler Vorfilterung |
US20030043950A1 (en) | 2001-09-04 | 2003-03-06 | Hansen Eric J. | Phase-locked loop frequency synthesizer with two-point modulation |
DE10213525A1 (de) * | 2002-03-26 | 2003-10-23 | Infineon Technologies Ag | Zweipunkt-Modulatoranordnung |
US6892057B2 (en) * | 2002-08-08 | 2005-05-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for reducing dynamic range of a power amplifier |
EP1535390B1 (en) * | 2002-09-06 | 2006-04-19 | Telefonaktiebolaget LM Ericsson (publ) | Trimming of a two point phase modulator |
-
2003
- 2003-09-08 EP EP03788893A patent/EP1535390B1/en not_active Expired - Lifetime
- 2003-09-08 WO PCT/EP2003/009948 patent/WO2004034564A2/en active IP Right Grant
- 2003-09-08 JP JP2005500975A patent/JP4369422B2/ja not_active Expired - Fee Related
- 2003-09-08 AT AT03788893T patent/ATE323966T1/de not_active IP Right Cessation
- 2003-09-08 DE DE60304716T patent/DE60304716D1/de not_active Expired - Lifetime
- 2003-09-08 KR KR1020057003787A patent/KR100976375B1/ko active IP Right Grant
- 2003-09-08 AU AU2003293300A patent/AU2003293300A1/en not_active Abandoned
- 2003-09-08 CN CN03821212A patent/CN100578915C/zh not_active Expired - Fee Related
- 2003-09-12 US US10/661,902 patent/US7053727B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE60304716D1 (de) | 2006-05-24 |
WO2004034564A3 (en) | 2004-11-11 |
EP1535390B1 (en) | 2006-04-19 |
ATE323966T1 (de) | 2006-05-15 |
AU2003293300A8 (en) | 2004-05-04 |
US7053727B2 (en) | 2006-05-30 |
US20040124938A1 (en) | 2004-07-01 |
JP2005538667A (ja) | 2005-12-15 |
CN1682435A (zh) | 2005-10-12 |
KR20050042172A (ko) | 2005-05-04 |
CN100578915C (zh) | 2010-01-06 |
EP1535390A2 (en) | 2005-06-01 |
WO2004034564A2 (en) | 2004-04-22 |
AU2003293300A1 (en) | 2004-05-04 |
KR100976375B1 (ko) | 2010-08-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4369422B2 (ja) | 2点位相変調器のトリミング | |
US7002417B2 (en) | RC and SC filter compensation in a radio transceiver | |
US20060055466A1 (en) | Modulator and correction method thereof | |
US6700447B1 (en) | Trimming of a two point phase modulator | |
CN108736886A (zh) | 追踪与保持充电泵 | |
KR100871516B1 (ko) | 송신기 회로의 출력 전압 변조 방법 및 송신기 회로 | |
US7218178B2 (en) | Frequency generator with a phase locked loop | |
CN1677821B (zh) | 具有整流子的电荷泵电路 | |
US7171183B2 (en) | Linearized fractional-N synthesizer having a current offset charge pump | |
US7026874B2 (en) | Methods and apparatus for improving the operation of a variable gain amplifier (VGA) | |
US5281930A (en) | Frequency modulator | |
US7944318B2 (en) | Voltage controlled oscillator, and PLL circuit and radio communication device each including the same | |
US7501907B1 (en) | Self-biased active VCO level shifter | |
US7205849B2 (en) | Phase locked loop including an integrator-free loop filter | |
US6545557B2 (en) | FM signal oscillator circuit and modulation level control method | |
JP4323425B2 (ja) | 位相ロックループ回路、位相ロックループ回路を含む電子装置、及び周期信号を生成する方法 | |
KR100338643B1 (ko) | 위상동기루프에서 위상잡음을 감소시키기 위한 장치 | |
WO2006072540A1 (en) | Controlled oscillator | |
JPH0722841A (ja) | 電圧制御発振器 | |
JPH10256904A (ja) | Pll回路 | |
JPH07283726A (ja) | Pll発振回路 | |
WO2001011779A2 (en) | Fast acquisition phase locked loop using a current dac |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081107 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090121 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090731 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090827 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4369422 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130904 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |