CN100578915C - 双点相位调制器和在调制器中控制压控振荡器增益的方法 - Google Patents
双点相位调制器和在调制器中控制压控振荡器增益的方法 Download PDFInfo
- Publication number
- CN100578915C CN100578915C CN03821212A CN03821212A CN100578915C CN 100578915 C CN100578915 C CN 100578915C CN 03821212 A CN03821212 A CN 03821212A CN 03821212 A CN03821212 A CN 03821212A CN 100578915 C CN100578915 C CN 100578915C
- Authority
- CN
- China
- Prior art keywords
- controlled oscillator
- gain
- signal
- voltage controlled
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000009966 trimming Methods 0.000 claims description 17
- 230000010354 integration Effects 0.000 claims description 8
- 238000001914 filtration Methods 0.000 claims description 7
- 238000004891 communication Methods 0.000 claims description 5
- 238000005728 strengthening Methods 0.000 claims description 3
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 230000002194 synthesizing effect Effects 0.000 abstract 1
- 230000008859 change Effects 0.000 description 20
- 238000010586 diagram Methods 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000004044 response Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- 230000001276 controlling effect Effects 0.000 description 2
- 230000000875 corresponding effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000006386 neutralization reaction Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001915 proofreading effect Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000010189 synthetic method Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0991—Modifications of modulator for regulating the mean frequency using a phase locked loop including calibration means or calibration methods
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
- H03C3/0933—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop using fractional frequency division in the feedback loop of the phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/20—Modulator circuits; Transmitter circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Optical Communication System (AREA)
Abstract
公开了用于自动校准相位调制器中的VCO增益的方法和***。本发明的方法及***包括在相位调制器中采用具有频率控制输入、调制输入和反馈回路的受控振荡器来合成具有给定输出频率的信号。频率控制信号施加到频率控制输入,以及经由调制输入在反馈回路外部对受控振荡器的增益变化进行补偿。本发明的方法及***可用于任何采用相位及幅度调制的电信***,包括EDGE和WCDMA***。
Description
技术领域
本发明涉及射频信号的直接调制,具体来说,涉及采用双点相位调制器的射频信号的直接调制。
背景技术
所有频谱效率高的数字窄带无线电发射机原则上都要求执行两种操作:(1)基带数据必须经过滤波以限制其频谱宽度,以及(2)所得基带信号必须转换到预期射频频带。现有许多技术用于将基带信号转换成射频信号。一种技术涉及将基带信号直接馈入频率合成器、如PLL(锁相环)的输入端。这种技术的实例可见于美国专利6229400、5483203和5207491;欧洲公布的申请1079514和0961412;以及英国公布的申请2337884。
PLL的操作是本领域的技术人员熟知的,因此这里不再进行描述。只需要指出,PLL的分割因子N可以是整数值,也可以是非整数值、即分数N PLL。分数N PLL通常由S-Δ(sigma delta)调制器控制。S-Δ调制器在不同整数值之间转换PLL的分割因子,使得PLL输出信号的所得平均值可成为其参考信号的分数倍。
将基带信号施加到S-Δ调制器产生对分数N PLL的直接调制。通常,把基带信号的滤波形式提供给S-Δ调制器,然后S-Δ调制器采用基带信号的瞬时频率来改变分频器的频率分割因子。通过采用S-Δ调制器控制频率分割因子,可产生具有恒定包络的调制(即频率和相位调制)。而且由于S-Δ调制器取代了复杂的模拟电路,因此可为恒定包络***(例如全球移动通信***(GSM)或数字通信***(DCS))开发极紧凑的体系结构。
目前,完整的无线电发射机可采用直接调制方法集成到单个ASIC(专用集成电路)中。
但是,恒定包络***不是带宽效率高的,因此一些所提出的***除相位及频率调制之外还采用幅度调制。这些***的实例包括EDGE(增强数据GSM环境)和WCDMA(宽带码分多址)。在这些***中,调制信号被分为相位部分和幅度部分。相位部分被引入分数NPLL,以及幅度部分被加入(有效相乘)后置PLL功率放大器。这样,在整个调制器上可使用开关块,这极具功率效率。
但是,把信号分为幅度和相位部分时,相位和幅度部分的相应带宽变得比组合信号的带宽大得多。而且由于幅度和相位部分在PLL之后的乘法器中组合,因此对幅度和相位部分的动态范围和带宽、以及还对幅度和相位部分之间的定时提出严格的要求。
避免PLL环路带宽限制的一种方法是对PLL增加另一个调制点,因而得到术语“双点调制”。在双点调制中,第二调制信号在环路滤波器之后被***PLL。双点相位调制器的一个实例如图1所示。双点相位调制器包括相位频率检测器25、环路滤波器65(这是低通(LP)滤波器)、加法器11、压控振荡器(VCO)16、反馈回路中的分频器8、以及S-Δ调制器9。还提供后置PLL功率放大器14用于加上幅度部分。在题为“具有DC响应的三点调制的频率合成器***及方法”的美国专利第5834987号中描述了一种相似的调制方案。
在操作中,基带信号的瞬时频率finst在两点施加到PLL 15:点10(在S-Δ调制器上)和点12(在加法器上)。参考频率θref施加到相位频率检测器25,以及幅度部分“A”施加到功率放大器14。从调制输入到VCO 16的输出的传递函数可导出为:
可以看到,双点调制器的传递函数与PLL环路带宽无关。这消除了PLL环路带宽与调制带宽之间的折衷。然而,由于传递函数与VCO增益Kvco相关,因此该方案导致引入新的未知数,即VCO增益的估算K’vco。如果K’vco出错,则频谱增长可能产生,这可能损害***的ACPR(相邻信道功率比)要求。
标准VCO配置如图2所示。可以看到,VCO包括由电感器L1、L2(20,22)和变容二极管Cv(30,32)组成的谐振器。寄生电容Cpar(24)表示从谐振器看到的所有电容负载和所有寄生电容。还提供了由耦合电容器Cc(26,28)和Rgnd(34,36)(变容二极管的接地参考)组成的调谐网络,用于将变容二极管Cv松耦合到谐振器。图2的下部表示负责保持振荡的有源元件(例如晶体管38、40)。在带有板载VCO的射频(RF)ASIC中,VCO增益与电感器的大小、输出频率以及变容二极管的偏置点相关。
VCO的调谐灵敏度(VCO增益)通过取VCO中心频率wo对调谐电压的导数来得出,如下式所示:
从式(2)可以看出,调谐灵敏度与许多参数相关。例如,VCO片上电感器(例如L1、L2)为大金属结构,并且本质上是稳定的。变容二极管电容和变容二极管电容的斜率与调谐电压Vtune(42)相关。调谐电压Vtune又与VCO中心频率相关。但是,通过进行仔细设计以及记住上述等式,总VCO增益变化可被减小。
包含所测量VCO增益与频率的表可补偿VCO增益的变化。但是,这个解决方案的主要问题在于,当制造电路时,谐振器的寄生电容(Cpar)变化,因此需要不同的调谐电压来得到正确的输出频率。VCO增益从一个样本到另一个样本可能变化高达50%。这意味着必须对每个VCO芯片测量VCO增益以获得稳定的性能。
在美国专利第5834987号中描述了另一个解决方案,它是一种改进的VCO电路配置,其中,VCO具有两个独立输入,一个用于PLL调谐电压,一个用于调制输入。这种电路配置如图3所示。可以看到,图3的电路类似于图2的电路,只不过增加了独立的调谐输入Vmod(50)和调制变容二极管Cv1(30-1,32-1)用于调制。还提供了耦合电容CC1(26-1,28-1)以及接地电阻器Rgnd1(34-1,36-1)。Vmod调谐输入与Vtune调谐输入(42)相似,但施加了一个DC电压来设置变容二极管Cv1的工作点。这允许调制变容二极管Cv1被偏置在适当的DC电平。另外,可为调制而优化输入带宽和调谐灵敏度。如果施加到变容二极管Cv1的DC电平是恒定的,则等式(2)中唯一改变的是中心频率。换言之,改进的VCO解决方案与寄生电容变化无关,因为这些变化在调谐电压中得到补偿。这意味着逐个样本间的VCO增益变化主要取决于特定偏置点处的变容二极管的分散以及耦合电容的分散。但通过仔细设计,VCO增益变化可变为小于10%(主要通过选择大尺寸元件)。
虽然上述设计有优点,但对于对VCO增益估算有严格要求的一些***、如EDGE和WCDMA***,它们可能有所欠缺。此外,对于具有更复杂调制方案的未来***(如16QAM),VCO增益估算的要求甚至会更高。因此,需要VCO增益的某种自动校准或微调。
发明内容
本发明针对用于相位调制器中的VCO增益的自动校准的方法及***。本发明的方法及***包括在相位调制器中采用具有频率控制输入、调制输入和反馈回路的受控振荡器来合成具有给定输出频率的信号。频率控制信号施加到频率控制输入,以及经由调制输入在反馈回路外部对受控振荡器的增益变化进行补偿。本发明的方法及***可用于任何采用相位和幅度调制的电信***中,包括EDGE和WCDMA***。
一般来说,在一个方面,本发明针对相位调制器。相位调制器包括锁相环,其中具有相位频率检测器、耦合到相位频率检测器的低通调制输入、压控振荡器以及耦合到压控振荡器的高通调制输入。微调电路连接在相位频率检测器与压控振荡器之间。微调电路配置成接收来自相位频率检测器的误差信号以及控制高通调制输入的增益,使得高通调制输入和低通调制输入共同构成到压控振荡器的全通调制输入。
一般来说,在另一方面,本发明针对一种控制相位调制器中的压控振荡器的增益的方法,相位调制器具有锁相环,其中包括相位频率检测器、耦合到相位频率检测器的低通调制输入、压控振荡器、耦合到压控振荡器的高通调制输入、以及微调电路。该方法包括以下步骤:在微调电路中从相位频率检测器接收误差信号,以及利用微调电路和误差信号来控制高通调制输入的增益,使得高通调制输入和低通调制输入共同构成到压控振荡器的全通调制输入。
一般来说,在又一个方面,本发明针对锁相环。锁相环包括相位频率检测器、压控振荡器以及连接在相位频率检测器与压控振荡器之间的微调电路。微调电路配置成从相位频率检测器接收误差信号,以及根据误差信号和压控振荡器的增益的估算来控制压控振荡器的增益。
一般来说,在又一个方面,本发明针对频率合成器。频率合成器包括:压控振荡器,其中具有响应频率控制输入信号而产生输出频率的调谐输入以及具有反馈回路;以及补偿电路,用于在反馈回路外部补偿受控振荡器的增益变化。
一般来说,在又一个方面,本发明针对合成具有给定输出频率的信号的方法。该方法包括:响应施加到具有反馈回路的受控振荡器的频率控制输入的频率控制信号而产生输出频率,以及在反馈回路外部补偿受控振荡器的增益变化。
一般来说,在又一个方面,本发明针对双点相位调制器,它具有用于自动VCO增益补偿的补偿环路。调制器包括:受控振荡器,其中具有响应频率控制输入信号而产生输出频率的调谐输入以及具有反馈回路;补偿电路,用于在反馈回路外部补偿受控振荡器的增益变化。
应当强调,在本说明中使用的术语“包括”用来指明存在所述特征、整数、步骤或元件;但并不排除存在或附加一个或多个其它特征、整数、步骤、元件或上述各项的集合。
附图说明
通过结合附图参照以下详细说明,可以更好地理解本发明,其中:
图1是先前部分描述过的框图,表示双点调制;
图2是先前部分描述过的典型差动片上VCO的简化示意图;
图3是先前部分描述过的为调制优化的改进VCO的简化示意图;
图4是框图,表示根据本发明的实施例、具有额外电荷泵的改进相位频率检测器;
图5是根据本发明的实施例、利用双点相位调制和反馈来设置VCO增益估算的调制器的框图;
图6是根据本发明的实施例、利用双点相位调制和反馈来设置VCO增益估算的调制器的另一个实施例的框图;
图7是根据本发明的实施例、与图6相似的调制器的框图,它经过修改以测量环路电压而不是电荷泵输出;
图8是根据本发明的实施例、经过修改以测量环路电压而不是电荷泵输出的另一个调制器的框图;
图9是用于图8的调制器的环路电压放大器的示范实现的框图;
图10是用于图8的调制器的VCO微调环路的示范实现的示意图;
图11是图8所示的环路电压放大器的示范实现的示意图;
图12是图8所示的限制/延迟块的示范实现的示意图;
图13是图8所示的混频器的示范实现的示意图;以及
图14是图8所示的可变增益块的示范实现的示意图。
具体实施方式
下面是参照附图对本发明的实施例的详细描述,其中类似元件的数字和标号一直使用。
如前面所述,利用上述调制方案,某些***、如EDGE和WCDMA以及具有更复杂调制方案的未来***(例如16QAM)要求更严格的VCO增益估算。因此,本发明针对用于VCO增益的自动校准的方法及***。另外,采用自动校准可能得到制造方面更高的产量以及更稳定的工作。
再参照图3的改进VCO,对VCO增益变化的补偿可通过改变调制输入变容二极管Cv1上的DC电平来施加。通过在数模转换器(DAC)(没有明确示出)之后应用VCO增益估算K’VCO,DAC的动态范围要求没有受到影响;其中,数模转换器用于在VCO输入处(即图1的点12)施加调制。这些一般考虑事项也适用于以下所述的反馈***。
重新参照图1的双点调制器,施加在VCO输入(点12)处的调制信号引起VCO输出频率的变化。因此,中和输出由相位频率检测器25产生,以尝试校正VCO输出频率。但是,当同样的调制信号施加在前置换算器(即分频器)8输入时,来自相位频率检测器输出的误差信号为零。图1中的方案对相位频率检测器25产生以下传递函数:
从等式(3)中可以看出,来自相位频率检测器的输出可用于对VCO增益估算进行微调。例如,在本发明的一些实施例中,额外的电荷泵可添加到相位频率检测器,与当前现有的电荷泵并联。图4表示根据本发明的实施例的相位频率检测器80的示范实现。相位频率检测器80与传统相位频率检测器的相似之处在于,参考信号和前置换算器(分频器)信号分别提供给触发器406和408。触发器406和408控制电荷泵402,使它输出与参考和前置换算器输入之间的相位差成比例的电荷。“与”门410用于使触发器复位,延迟单元412用于静带补偿。
根据本发明的实施例,相位频率检测器80包括与第一电荷泵402并联的第二电荷泵404,如图所示。两个电荷泵产生具有大致相同占空度的两个误差信号,即输出电流60和62。第一输出60如本领域一般的作法那样用于PLL环路滤波器,而第二输出62则向VCO提供反馈,用于对VCO增益估算进行微调。
图5说明根据本发明的实施例、利用相位频率检测器80的示范双点相位调制器500。图5中的方案与图4中的方案的相似之处在于,第一误差信号60被提供给环路滤波器65。调制器500包括微调或控制环路,它包括匹配滤波器70和可变增益放大器75。来自第二电荷泵404的第二误差信号62则被提供给匹配滤波器70,它用于测量因VCO增益估算误差产生的调制误差,以及还设置微调环路的调节的动态特性(例如稳定时间以及稳定过程中的减幅振荡)。滤波器70应当能够检测误差信号62的极性,以便产生校正信号。这个极性可通过将误差信号62与原始调制信号finst相关来测量。
图6说明双点相位调制器600的另一个实施例,其中增加了对于因中心频率变化而引起的VCO增益变化的补偿。图6的调制器600类似于图5的调制器500,但增加了可变增益放大器175,作为第二调制信号的输入。这允许使用对来自DAC(没有明确示出)的VCO增益变化的粗略估算(根据中心频率wo),这减小反馈通路的增益范围。另外,加法器11已经删去,以及增加了具有独立调制输入90的VCO116。采用这个VCO 116,放大器75和175可用来改变施加到变容二极管(参见图3)的DC电平。由于VCO增益变化的频率相关部分(参见等式(2))是已知的,因此可在反馈回路外部进行补偿。在反馈回路外部对部分VCO增益估算误差的补偿允许更短的稳定时间,因为控制环路中的可变放大器75的范围可由于初始误差更小而被减小。
在上述方案的一个示范实现中,小测试信号可施加到两个调制点。如果VCO增益估算是正确的,则没有输出来自相位频率检测器80。否则,如果积分后的PLL输出信号以测试信号频率被连续抽样,则产生对应于失配的DC电压。这个电压可用来设置包括放大器175、75在内的第二调制通路中的增益。结果是用于控制VCO增益估算的反馈***。可应用某个附加滤波(例如经由匹配滤波器70)来获得补偿环路中的正确动态特性。
测试信号出现在PLL输出处,因此必须被选择为足够低,使得不会破坏在施加到发送信道外部时的相邻信道功率比(ACPR)范围,或者在信号施加到发送信道内时的EVM(误差向量大小)。测试信号在PLL(参见图1)之后与幅度信号混频,因而将不会作为支线(spur)出现在调制器输出处。
另外,当采用双电荷泵解决方案时,所测量的误差信号表示相位误差信号的高通(HP)滤波形式。由于误差信号的主要能量包含在低频(LF)部分,因此这可能意味着误差信号的质量不是最理想的。
如果误差信号反而是在环路滤波器之后测量的,则产生频率误差的低通(LP)滤波形式,它可用于自动调谐。误差信号则变为:
这要求两个频率***点为DC耦合的。这个解决方案的框图如图7所示。可以看出,图7的调制器700与图6的调制器600的不同之处在于,匹配滤波器70已经重新设置到环路滤波器65之后。这使环路电压可被测量并用来控制VCO增益。
图8表示根据本发明的一些实施例的另一个双点相位调制器800,它采用环路电压来控制VCO增益。双点相位调制器800包括图7所示的调制器700的大多数元件。另外,双点相位调制器800还包括环路电压放大器802、限制/延迟块804以及混频器806。信号“Trimstart”用来启动增益微调过程,并在PLL开始其锁相过程之后的一定量时间之内被触发。为了对VCO增益进行微调,误差信号810在环路滤波器65之后、但在加法器11之前的环路中被测量。然后,误差信号810由环路电压放大器802进行放大和滤波,然后在混频器806中与调制信号的延迟/限制形式混频。积分器808对来自混频器806的混频信号进行积分,以及可变增益放大器75在VCO调制信号经由加法器11与误差信号810结合之前调整其增益。第二可变增益放大器175允许使用对于因中心频率wo而引起的VCO增益变化的粗略估算,它减小反馈通路的增益范围。如上所述,放大器75和175可用来改变施加到变容二极管(参见图3)的DC电平。现在描述这些块的每个的示范实现。
图9说明环路电压放大器802的示范实现。这个放大器的目的是放大误差信号810,使得它较少受到调制器中的后续电路的匹配和噪声要求的限制。误差信号810与VCO增益成反比。假定60MHz/V的最大VCO增益和60kHz的平均频率偏差,则VCO输入处的信号电平大约为1mV。还假定最大残留误差约为百分之五,则误差信号310的最小电平约为50μV。由于环路电压根据发射机输出频率和参数分散可能变化高达2V,因此调制器的动态范围要求变得大于90dB(201og(2V/50μV)=92dB)。
另外,由于环路电压为DC分量,因此也可通过***在放大器902之前的高通滤波器来消除。但是,移动电话***、如GSM(全球移动通信***)和EDGE(增强数据GSM环境)基于TDMA(时分多址),对于它们来说,因PLL锁定而不存在每个时隙的环路电压的瞬变。但是,这可通过实现具有可变高通截止频率的反馈放大器来解决。那么,在PLL锁定期间,截止频率高,以及在PLL被锁定之后,增益微调环路由Trimstart启动,它降低了高通滤波器截止频率。
在一个示范实现中,PLL锁定时间可能大约75μS。Trimstart信号在这个时间之后例如采用计数器来触发,从而开始增益微调过程。增益微调环路稳定时间也可约为75μS,这导致大约150μS的总校准时间,即对GSM/EDGE***来说足够的值。
在图9中,Vloop表示误差信号810。低通滤波器900抑制来自误差信号810的任何高频噪声。这种高频噪声可能由PLL环路带宽处的峰化和群延迟波动产生。低通滤波器的截止频率应当低于PLL环路带宽。例如,如果PLL 3dB环路带宽为150kHz,则低通滤波器截止频率应当约为60kHz。
低通滤波器的输出被提供给差动放大器902。在一些实施例中,差动放大器902具有大约20的增益。差动放大器902的输出被提供给跨导单元904。对于双极型晶体管,跨导被定义为:
其中ic为集电极电流,vbe为基极-发射极电压,以及Vcb为集电极-基极电压。跨导单元904的输出则被提供给混频器806。
差动放大器902的输出还被提供给第二跨导单元906。这个单元906的跨导值可用来设置放大器802的带宽(放大器802具有结合低通滤波器900构成带通滤波器的高通特性),如下所示:
在接收Trimstart信号之前,跨导单元906的跨导值约为200μA/V,电容C约为500pF,差动放大器增益约为20,它转换为大约1.3MHz的3dB带宽。注意,阶跃响应在这种情况下为转换速率有限的,其中转换速率限制被定义为:
因此,根据转换速率限制,1V阶跃将占用大约45μS。
在接收到Trimstart信号之后,单元906的跨导值变为1μA/V,以及3dB带宽变为60kHz。因此,环路电压放大器802这时为具有大约6-60kHz带宽的带通放大器。
对于混频器806,重新参照图8,这个元件用来把原始输入信号finst与误差信号810相关,以便达到反馈信号的适当符号。在一些实施例中,普通的吉尔伯特混频器可用来实现混频器806。
通过补偿PLL的群延迟,限制/延迟块804使混频器806可以正确工作。在本发明的一些实施例中,限制/延迟块804可通过接入/断开一个或多个RC网络来实现。
积分器808用来对来自混频器806的输出进行积分。混频器806的平均输出信号为对应于VCO增益设定中的误差的电压。在本发明的一些实施例中,这个电压在积分器808的跨导单元中被转换成电流,然后由积分器808的电容器进行积分。这个电容器上的电压则用来控制放大器75的增益。在一些实施例中,积分器808的跨导可以是可编程的,以便优化环路稳定时间。在任何情况下,由于误差信号810与VCO增益成反比,因此跨导应当与VCO增益成比例。
图10是图8所示的VCO微调环路的示范实现的高级示意图。在图10中,左下部分表示环路电压放大器802,左上部分表示限制/延迟块804,中部表示混频器806和跨导单元808的组合,以及右部表示可变增益放大器75和175。标记为“f_mom”和“f mom_bar”的信号表示finst/K’VCO的差分形式,以及“LOn”和“LOp”分别表示f_mom和f_mom_bar的延迟以及限制形式。Imixern和Imixerp表示来自进入混频器806的差动放大器802的差动输出电流。“Sbt”表示到片上衬底的连接。“Vfb”表示差动放大器802中的反馈节点,以及“Vbgr”表示来自设置整个电路的偏置点的片上带隙参考的参考电压。“Vcc”和“Gnd”分别表示电源电压和地。下面描述这些块中每个的示范实现。
现在参照图11,表示图9的环路电压放大器802的示范实现。在此图中,R0和C2提供低通滤波器900的示范实现。M1、M2、R21和R22提供差动放大器902的示范实现。Q2和Q3用于电压电平移动。Q17、R15和M3-M6用来设置DC偏置点。Q4和Q5提供驱动混频器的跨导(由Q18和R5进行DC偏置)。Q12-Q15、Q6、Q7、Q26和Q27提供驱动反馈通路的跨导。C7为积分电容器。通过采用Trimstart信号连接Q20、R8、M7或者Q19、R23、M0,跨导是可转换的。
图12说明限制/延迟块804的示范实现。在此图中,Q18、Q19、R18和R19提供限制器,以及RC组合R18、R20和C1、C2提供延迟。偏置点由Q17和R15设置。
图13说明混频器806的示范实现。在此图中,Q6-Q9提供标准的吉尔伯特混频器,以及R1和R2为混频器负载电阻。Q22和Q23(由Q23、Q26和R9、R11进行DC偏置)用于DC电平移动。驱动积分电容器C1的跨导由Q3、Q4、Q10和Q11(由Q25和R0进行DC偏置)组成。C1上的电压则控制频率通路的增益。
图14说明可变增益放大器75和175的示范实现。这个块将差动频率信号转换为可驱动Vmod(参见图3)的单端信号。电阻器R34两端的电压调制VCO的Vmod。晶体管M3和M4组成电流反射镜。晶体管Q35和电阻器R44用来设置通过电阻器R34的DC电流/电压。这使频率输入为负。晶体管Q18、Q19、M1和M2与电阻器R43共同构成发射极退化跨导(由晶体管Q32和Q33以及电阻器R40和R41进行DC偏置),它向晶体管M3和M4组成的电流反射镜输出电流。这个电路组成固定增益部分。
可变增益部分由另一个跨导组成,它包括晶体管Q12、Q13、M1和M2以及电阻器R42(由晶体管Q30和Q31、电阻器R38和R39进行DC偏置)。为了允许增益变化,吉尔伯特增益放大器通过晶体管Q14-Q17、Q36和Q37构成。吉尔伯特增益放大器是采用由晶体管M23和M24以及电阻器R18(由晶体管Q27和Q28以及电阻器R15和R16进行DC偏置)构成的跨导受到电流控制。
晶体管M24的栅极DC电平由晶体管Q29和电阻器R17、R45和晶体管Q0来设置。在Trimstart信号之前(即在PLL锁定期间),可变增益部分采用MOS开关M10被设置成最大值的一半。这允许在发出Trimstart信号之后增益向下及向上对称变化。
以上参照在VCO以及分频器输入处的两个调制点描述了本发明的实施例。但是,本发明可同样适用于具有一个低通通路和一个高通通路的任何双点调制器。例如,低通通路可通过PLL参考信号提供。
虽然已经说明和描述了本发明的具体实施例和应用,但要理解,本发明不限于本文所公开的确切构造和组成,通过以上描述,各种修改、变更及变化会是十分明显的,未背离所附权利要求中定义的本发明的精神和范围。
Claims (19)
1.一种双点相位调制器,其特征在于:
锁相环,具有相位频率检测器(80)、耦合到所述相位频率检测器(80)的低通调制输入、压控振荡器(16)以及耦合到所述压控振荡器(16)的高通调制输入;以及
连接到所述相位频率检测器(80)和所述压控振荡器(16)之间、位于连接到所述相位频率检测器(80)的低通滤波器(65)之后的微调电路,所述微调电路配置成接收来自所述相位频率检测器(80)的误差信号以及控制所述高通调制输入的增益,使得所述高通调制输入和所述低通调制输入共同构成到所述压控振荡器(16)的全通调制输入,其中所述微调电路还配置成将所述压控振荡器(16)的增益的估算值应用于所述压控振荡器(16),所述微调电路包括:
环路电压放大器(802),配置成在接收到开始信号时放大所述误差信号;
延迟和限制块(804),配置成延迟和限制提供给所述高通调制输入的调制信号;
混频器(806),配置成将已放大的误差信号与已延迟和限制的调制信号进行混频;以及
积分器(808),配置成对已混频信号进行积分,其中已积分混频信号用来控制提供给所述高通调制输入的调制信号的增益。
2.如权利要求1所述的双点相位调制器,其特征在于,所述相位频率检测器(80)包括第一电荷泵(402)和第二电荷泵(404),以及所述误差信号包括来自所述第一电荷泵的反馈分量(60)以及来自所述第二电荷泵(404)的增益控制分量(62)。
3.如权利要求1所述的双点相位调制器,其特征在于,在所述微调电路中还包括匹配滤波器(70),配置成控制所述微调电路的动态特性。
4.如权利要求1所述的双点相位调制器,其特征还在于耦合到所述压控振荡器(16)的可变放大器(75,175),用于根据所述压控振荡器(16)的预期输出信号的中心频率将所述压控振荡器(16)的增益的估算引入所述压控振荡器(16)。
5.如权利要求1所述的双点相位调制器,其特征还在于加法器(11),用于结合所述低通调制输入和所述高通调制输入。
6.如权利要求1所述的双点相位调制器,其特征在于,所述环路电压放大器(802)包括配置成对所述误差信号滤波的低通滤波器(900)以及配置成放大已滤波误差信号的差动放大器(902)。
7.如权利要求6所述的双点相位调制器,其特征在于,所述环路电压放大器(802)还包括所述差动放大器(902)的反馈通路中的跨导单元(906),以及所述跨导单元(906)的跨导在高值与低值之间的交换将所述差动放大器(902)转换成带通放大器。
8.如权利要求1所述的双点相位调制器,其特征在于,所述相位调制器配置成用于增强数据GSM环境通信***。
9.如权利要求1所述的双点相位调制器,其特征在于,所述相位调制器配置成用于宽带码分多址通信***。
10.一种在双点相位调制器中控制压控振荡器(16)的增益的方法,所述双点相位调制器具有锁相环,所述锁相环包括相位频率检测器(80)、耦合到所述相位频率检测器(80)的低通调制输入、压控振荡器(16)、耦合到所述压控振荡器(16)的高通调制输入、以及连接在所述相位频率检测器(80)和所述压控振荡器(16)之间、在连接到所述相位频率检测器(80)的低通滤波器(65)之后的微调电路,所述方法的特征在于以下步骤:
在所述微调电路中从所述相位频率检测器(80)接收误差信号;
采用所述微调电路和所述误差信号来控制所述高通调制输入的增益,使得所述高通调制输入和所述低通调制输入共同构成到所述压控振荡器(16)的全通调制输入;以及
把所述压控振荡器(16)的增益的估算值应用于所述压控振荡器(16);
其中控制所述高通调制输入的增益的步骤包括:
在接收到开始信号时放大所述误差信号;
延迟和限制提供给所述高通调制输入的调制信号;
将已放大的误差信号与已延迟和限制的调制信号进行混频;以及
对已混频信号进行积分,其中已积分混频信号用来控制提供给所述高通调制输入的调制信号的增益。
11.如权利要求10所述的方法,其特征在于,接收误差信号的步骤包括接收所述误差信号的反馈分量(60)以及所述误差信号的增益控制分量(62)。
12.如权利要求1O所述的方法,其特征还在于对所接收的误差信号进行滤波以控制所述微调电路的动态特性的步骤。
13.如权利要求10所述的方法,其特征还在于根据所述压控振荡器(16)的预期输出信号的中心频率将所述压控振荡器的增益的估算结果引入所述压控振荡器(16)的步骤。
14.如权利要求13所述的方法,其特征在于,所述压控振荡器(16)具有分开的调制输入(90),用于接收所述压控振荡器(16)的增益的估算结果。
15.如权利要求10所述的方法,其特征还在于结合所述低通调制输入和所述高通调制输入的步骤。
16.如权利要求10所述的方法,其特征在于,放大所述误差信号的步骤包括对所述误差信号进行低通滤波以及对所述误差信号进行差动放大。
17.如权利要求16所述的方法,其特征在于,放大所述误差信号的步骤还包括将所述误差信号转换成带通信号。
18.如权利要求10所述的方法,其特征在于,所述方法用于增强数据GSM环境通信***。
19.如权利要求10所述的方法,其特征在于,所述方法用于宽带码分多址通信***。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/236,648 | 2002-09-06 | ||
US10/236,648 US6700447B1 (en) | 2002-09-06 | 2002-09-06 | Trimming of a two point phase modulator |
US47802303P | 2003-06-11 | 2003-06-11 | |
US60/478,023 | 2003-06-11 | ||
US65529103A | 2003-09-04 | 2003-09-04 | |
US10/655,291 | 2003-09-04 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1682435A CN1682435A (zh) | 2005-10-12 |
CN100578915C true CN100578915C (zh) | 2010-01-06 |
Family
ID=32096810
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN03821212A Expired - Fee Related CN100578915C (zh) | 2002-09-06 | 2003-09-08 | 双点相位调制器和在调制器中控制压控振荡器增益的方法 |
Country Status (9)
Country | Link |
---|---|
US (1) | US7053727B2 (zh) |
EP (1) | EP1535390B1 (zh) |
JP (1) | JP4369422B2 (zh) |
KR (1) | KR100976375B1 (zh) |
CN (1) | CN100578915C (zh) |
AT (1) | ATE323966T1 (zh) |
AU (1) | AU2003293300A1 (zh) |
DE (1) | DE60304716D1 (zh) |
WO (1) | WO2004034564A2 (zh) |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1535390B1 (en) * | 2002-09-06 | 2006-04-19 | Telefonaktiebolaget LM Ericsson (publ) | Trimming of a two point phase modulator |
KR100614654B1 (ko) * | 2005-01-04 | 2006-08-22 | 삼성전자주식회사 | 온도와 공정에 따른 출력 변화에 대해 효과적 전력보상을하는 무선 송신기 |
US20070018699A1 (en) * | 2005-07-20 | 2007-01-25 | M/A-Com, Inc. | Partial cascode phase locked loop architecture |
US7636386B2 (en) * | 2005-11-15 | 2009-12-22 | Panasonic Corporation | Method of continuously calibrating the gain for a multi-path angle modulator |
US20080007365A1 (en) * | 2006-06-15 | 2008-01-10 | Jeff Venuti | Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer |
US8222962B2 (en) * | 2007-09-28 | 2012-07-17 | Realtek Semiconductor Corp. | High-resolution digitally controlled oscillator and method thereof |
EP2083514A3 (en) | 2008-01-22 | 2012-10-31 | Nxp B.V. | Signal generation |
US7868672B2 (en) * | 2008-12-09 | 2011-01-11 | Qualcomm Incorporated | Digital phase-locked loop with two-point modulation and adaptive delay matching |
US8076960B2 (en) * | 2009-04-29 | 2011-12-13 | Qualcomm Incorporated | Digital phase-locked loop with two-point modulation using an accumulator and a phase-to-digital converter |
US8339165B2 (en) | 2009-12-07 | 2012-12-25 | Qualcomm Incorporated | Configurable digital-analog phase locked loop |
US8446191B2 (en) | 2009-12-07 | 2013-05-21 | Qualcomm Incorporated | Phase locked loop with digital compensation for analog integration |
US8634512B2 (en) * | 2011-02-08 | 2014-01-21 | Qualcomm Incorporated | Two point modulation digital phase locked loop |
US8368437B2 (en) * | 2011-03-02 | 2013-02-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Phase locked loop with charge pump |
US20140106681A1 (en) * | 2012-10-12 | 2014-04-17 | Qualcomm Incorporated | Ku ADAPTATION FOR PHASE-LOCKED LOOP WITH TWO-POINT MODULATION |
JPWO2015114836A1 (ja) * | 2014-02-03 | 2017-03-23 | 富士通株式会社 | 送信機,送受信回路および無線送受信システム |
US9459292B2 (en) | 2014-03-20 | 2016-10-04 | Qualcomm Incorporated | VCO gain estimation by capacitive measurement |
KR102158859B1 (ko) | 2014-05-21 | 2020-09-22 | 삼성전자주식회사 | 전압 발생기 및 이를 포함하는 반도체 메모리 장치 |
US9350296B1 (en) | 2015-01-23 | 2016-05-24 | Freescale Semiconductor, Inc. | Systems and methods for calibrating a dual port phase locked loop |
CN104677967B (zh) * | 2015-02-06 | 2017-05-31 | 中国科学院微电子研究所 | 离子敏感场效应管传感器及其电压模式读出电路 |
CN104614431B (zh) * | 2015-02-06 | 2017-05-10 | 中国科学院微电子研究所 | 离子敏感场效应管传感器及其电流模式读出电路 |
US9485085B2 (en) * | 2015-03-10 | 2016-11-01 | Qualcomm Incorporated | Phase locked loop (PLL) architecture |
CN105553441A (zh) * | 2015-08-26 | 2016-05-04 | 深圳清华大学研究院 | 两点调制器及其延迟失配校准电路及相位顺序校准模块 |
US10291389B1 (en) * | 2018-03-16 | 2019-05-14 | Stmicroelectronics International N.V. | Two-point modulator with matching gain calibration |
JP7388240B2 (ja) * | 2020-02-27 | 2023-11-29 | セイコーエプソン株式会社 | チャージポンプ回路、pll回路および発振器 |
CN116660668B (zh) * | 2023-07-26 | 2023-10-20 | 中山香山微波科技有限公司 | 射频振荡器、液体电参数检测电路及sar测试设备 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US43950A (en) * | 1864-08-23 | Improvement in piston-packings | ||
DE2941049C2 (de) | 1979-10-10 | 1987-01-15 | ANT Nachrichtentechnik GmbH, 7150 Backnang | Verfahren zur Frequenznachregelung und Modulation eines Schwingungserzeugers |
DE3447118A1 (de) | 1984-12-22 | 1986-07-10 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Pll-frequenzmodulator |
US4743867A (en) * | 1987-08-03 | 1988-05-10 | Motorola, Inc. | Compensation circuitry for dual port phase-locked loops |
DE69026151T2 (de) | 1989-07-08 | 1996-08-22 | Plessey Semiconductors Ltd | Frequenzsynthesizer |
US5207491A (en) * | 1991-01-31 | 1993-05-04 | Motorola Inc. | Fast-switching frequency synthesizer |
US5386314A (en) * | 1993-09-10 | 1995-01-31 | At&T Corp. | Polarization-insensitive optical four-photon mixer with orthogonally-polarized pump signals |
US5483203A (en) * | 1994-11-01 | 1996-01-09 | Motorola, Inc. | Frequency synthesizer having modulation deviation correction via presteering stimulus |
US5834987A (en) | 1997-07-30 | 1998-11-10 | Ercisson Inc. | Frequency synthesizer systems and methods for three-point modulation with a DC response |
US5952895A (en) | 1998-02-23 | 1999-09-14 | Tropian, Inc. | Direct digital synthesis of precise, stable angle modulated RF signal |
GB2337884B (en) * | 1998-05-26 | 2000-06-07 | Motorola Ltd | Voltage controlled oscillator |
EP0961412B1 (en) * | 1998-05-29 | 2004-10-06 | Motorola Semiconducteurs S.A. | Frequency synthesiser |
DE19929167A1 (de) * | 1999-06-25 | 2000-12-28 | Siemens Ag | Modulator und Verfahren zur Phasen- oder Frequenzmodulation mit einer PLL-Schaltung |
FR2798019B1 (fr) * | 1999-08-26 | 2002-08-16 | Cit Alcatel | Synthetiseur de frequences a boucle de phase |
US6229400B1 (en) * | 1999-10-22 | 2001-05-08 | Motorola Inc. | Method and apparatus for a calibrated frequency modulation phase locked loop |
SE517967C2 (sv) * | 2000-03-23 | 2002-08-06 | Ericsson Telefon Ab L M | System och förfarande för klocksignalgenerering |
US6353370B1 (en) * | 2000-10-04 | 2002-03-05 | Micro Linear Corporation | Method and apparatus for modulation of a voltage controlled oscillator |
DE10100113A1 (de) * | 2001-01-03 | 2002-07-18 | Infineon Technologies Ag | Spannungsgesteuerter Oszillator zur Frequenzmodulation |
DE10108636A1 (de) * | 2001-02-22 | 2002-09-19 | Infineon Technologies Ag | Abgleichverfahren und Abgleicheinrichtung für PLL-Schaltung zur Zwei-Punkt-Modulation |
DE10127612A1 (de) * | 2001-06-07 | 2003-01-02 | Infineon Technologies Ag | Zwei-Punkt-Modulator mit PLL-Schaltung und vereinfachter digitaler Vorfilterung |
US20030043950A1 (en) | 2001-09-04 | 2003-03-06 | Hansen Eric J. | Phase-locked loop frequency synthesizer with two-point modulation |
DE10213525A1 (de) * | 2002-03-26 | 2003-10-23 | Infineon Technologies Ag | Zweipunkt-Modulatoranordnung |
US6892057B2 (en) * | 2002-08-08 | 2005-05-10 | Telefonaktiebolaget Lm Ericsson (Publ) | Method and apparatus for reducing dynamic range of a power amplifier |
EP1535390B1 (en) * | 2002-09-06 | 2006-04-19 | Telefonaktiebolaget LM Ericsson (publ) | Trimming of a two point phase modulator |
-
2003
- 2003-09-08 EP EP03788893A patent/EP1535390B1/en not_active Expired - Lifetime
- 2003-09-08 WO PCT/EP2003/009948 patent/WO2004034564A2/en active IP Right Grant
- 2003-09-08 JP JP2005500975A patent/JP4369422B2/ja not_active Expired - Fee Related
- 2003-09-08 AT AT03788893T patent/ATE323966T1/de not_active IP Right Cessation
- 2003-09-08 DE DE60304716T patent/DE60304716D1/de not_active Expired - Lifetime
- 2003-09-08 KR KR1020057003787A patent/KR100976375B1/ko active IP Right Grant
- 2003-09-08 AU AU2003293300A patent/AU2003293300A1/en not_active Abandoned
- 2003-09-08 CN CN03821212A patent/CN100578915C/zh not_active Expired - Fee Related
- 2003-09-12 US US10/661,902 patent/US7053727B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE60304716D1 (de) | 2006-05-24 |
WO2004034564A3 (en) | 2004-11-11 |
EP1535390B1 (en) | 2006-04-19 |
ATE323966T1 (de) | 2006-05-15 |
AU2003293300A8 (en) | 2004-05-04 |
US7053727B2 (en) | 2006-05-30 |
US20040124938A1 (en) | 2004-07-01 |
JP2005538667A (ja) | 2005-12-15 |
CN1682435A (zh) | 2005-10-12 |
KR20050042172A (ko) | 2005-05-04 |
EP1535390A2 (en) | 2005-06-01 |
WO2004034564A2 (en) | 2004-04-22 |
AU2003293300A1 (en) | 2004-05-04 |
KR100976375B1 (ko) | 2010-08-18 |
JP4369422B2 (ja) | 2009-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100578915C (zh) | 双点相位调制器和在调制器中控制压控振荡器增益的方法 | |
USRE35829E (en) | Binary phase shift keying modulation system and/or frequency multiplier | |
US7212791B2 (en) | Transmission device and delay time adjustment method thereof | |
US6255889B1 (en) | Mixer using four quadrant multiplier with reactive feedback elements | |
Razavi | RF transmitter architectures and circuits | |
US7805115B1 (en) | Variable filter systems and methods for enhanced data rate communication systems | |
US7224237B2 (en) | Modulator and correction method thereof | |
US5265120A (en) | Binary phase shift keying modulation system and/or frequency multiplier | |
US7728690B2 (en) | Method and apparatus for compensating for tuning nonlinearity of an oscillator | |
US8055215B2 (en) | Transmission circuit and communication device | |
US20090189697A1 (en) | Auto-tuning amplifier | |
US4737968A (en) | QPSK transmission system having phaselocked tracking filter for spectrum shaping | |
US7421252B2 (en) | Center frequency control of an integrated phase rotator band-pass filter using VCO coarse trim bits | |
US5483195A (en) | Second generation low noise microwave voltage controlled oscillator | |
US4710970A (en) | Method of and apparatus for generating a frequency modulated ultrahigh frequency radio transmission signal | |
US4117422A (en) | Circuit for compensating vco nonlinearities in frequency modulated phase-locked loops and method thereof | |
US7755444B2 (en) | Polar modulation apparatus and method using FM modulation | |
CN100550873C (zh) | 使用偏移锁相环的通信发射机 | |
KR100871516B1 (ko) | 송신기 회로의 출력 전압 변조 방법 및 송신기 회로 | |
CN1677821B (zh) | 具有整流子的电荷泵电路 | |
US6825729B2 (en) | Frequency synthesizer with sigma-delta modulation | |
Vintola et al. | Variable-gain power amplifier for mobile WCDMA applications | |
US5281930A (en) | Frequency modulator | |
KR20000069397A (ko) | 전력 증폭기의 선형화 루프에서의 지연에 대한 보상 | |
Thanachayanont et al. | A current-mode phase-locked loop using a log-domain oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20100106 Termination date: 20160908 |