JP4364688B2 - 信号伝送回路 - Google Patents
信号伝送回路 Download PDFInfo
- Publication number
- JP4364688B2 JP4364688B2 JP2004080172A JP2004080172A JP4364688B2 JP 4364688 B2 JP4364688 B2 JP 4364688B2 JP 2004080172 A JP2004080172 A JP 2004080172A JP 2004080172 A JP2004080172 A JP 2004080172A JP 4364688 B2 JP4364688 B2 JP 4364688B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- current
- transmission
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0282—Provision for current-mode coupling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Logic Circuits (AREA)
Description
そして、この電流I1は、伝送遅延時間τを経て伝送線路21の受信端ND21に伝送される。ここで、受信端ND21において、次の式で表せる反射電流IR1が発生する。
なお、SLは、受信端ND21における電流の反射係数であり、次の式となる。
そして、この反射電流IR1は、伝送遅延時間τを経て伝送線路21の送信端ND20に伝送される。ここで、送信端ND20での反射係数をSSとすると、本来ならば、この送信端ND20において、次の式で表せる再反射電流IR2が発生する。
SS=−(RS−Z0)/(RS+Z0) (5)
そこで、この再反射電流IR2を受け消す補正電流ICANを流せば、電流の再反射を防止することができ、その値は次の式となる。
したがって、電流量/タイミング制御部201aにおいては、例えば、電流量制御信号を用いて式(6)の電流量を設定すればよい。
11,21 伝送線路
12,22 信号受信回路
200 信号出力部
201 補正電流生成部
201b 電流源
201a 電流量/タイミング制御部
40,42,50,52 補正電流量設定部
40a NAND回路
41,51 タイミング設定部
41a セレクタ
41b 遅延経路
42a AND回路
43,53 補正電流出力部
43a PMOSトランジスタ
43b NMOSトランジスタ
50a,52a 可変電流源
51a 遅延回路
51b 電流方向設定回路
60,68 伝送路
61 サスペンション
62 プリアンプIC
63 リードチャネルIC
64 ディスク
65 ハードディスクコントローラ
66 モータ制御IC
67 サーボ機構
69 磁気ヘッド
ND20,ND40,ND50 送信端
ND21 受信端
MP500〜502 PMOSトランジスタ
MN500〜502 NMOSトランジスタ
Claims (2)
- 伝送線路と、前記伝送線路の送信端に接続された信号出力回路と、前記伝送線路の受信端に接続された信号受信回路とを有する信号伝送回路であって、
前記受信端で反射した前記信号出力回路の出力信号が前記送信端で再反射するのを防止するため、
前記信号出力回路が前記出力信号を発生したタイミングで第1の信号が入力される第1の入力端子と、
第1および第2の設定端子と、
前記第1の信号を、前記第2の設定端子から入力された設定値に応じて、前記出力信号が発生してから前記受信端で反射し前記送信端で再反射するまでに要する伝送遅延時間に対応する時間だけ遅延させる遅延回路と、
前記第1の設定端子から入力された設定値に応じた電流量の補正信号を生成し、前記遅延回路の出力をトリガとして前記補正信号を前記送信端に出力する補正電流出力部とを有することを特徴とする信号伝送回路。 - 請求項1記載の信号伝送回路において、
前記信号伝送回路は、磁気記憶装置の書き込み回路に適用されることを特徴とする信号伝送回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004080172A JP4364688B2 (ja) | 2004-03-19 | 2004-03-19 | 信号伝送回路 |
US11/030,063 US7373114B2 (en) | 2004-03-19 | 2005-01-07 | Signal transmission circuit, signal output circuit and termination method of signal transmission circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004080172A JP4364688B2 (ja) | 2004-03-19 | 2004-03-19 | 信号伝送回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005269336A JP2005269336A (ja) | 2005-09-29 |
JP2005269336A5 JP2005269336A5 (ja) | 2007-03-08 |
JP4364688B2 true JP4364688B2 (ja) | 2009-11-18 |
Family
ID=34986989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004080172A Expired - Fee Related JP4364688B2 (ja) | 2004-03-19 | 2004-03-19 | 信号伝送回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7373114B2 (ja) |
JP (1) | JP4364688B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006252687A (ja) | 2005-03-11 | 2006-09-21 | Hitachi Ltd | 磁気記録装置 |
JP4669513B2 (ja) * | 2005-06-30 | 2011-04-13 | パナソニック株式会社 | 送信回路及び通信機器 |
JP4747976B2 (ja) * | 2006-07-18 | 2011-08-17 | 株式会社デンソー | 車載通信機 |
JP4631825B2 (ja) | 2006-07-31 | 2011-02-16 | 株式会社デンソー | 通信システム |
US8391806B2 (en) | 2011-01-04 | 2013-03-05 | Research In Motion Limited | Wireless communications device with an adjustable impedance matching network and associated methods |
US8737492B1 (en) * | 2011-07-13 | 2014-05-27 | Netlogic Microsystems, Inc. | Methods, systems and circuits for cancelling reflections on a channel |
US8643973B2 (en) * | 2011-10-25 | 2014-02-04 | Texas Instruments Incorporated | Method and apparatus for reflection cancellation |
US9274155B2 (en) | 2012-09-25 | 2016-03-01 | International Business Machines Corporation | Cancellation of secondary reverse reflections in a very-fast transmission line pulse system |
US10528515B2 (en) * | 2017-06-27 | 2020-01-07 | Intel Corporation | Memory channel driver with echo cancellation |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3718762A (en) * | 1970-07-16 | 1973-02-27 | Yokogawa Electric Works Ltd | Pulse transmitting apparatus |
JPH02177722A (ja) | 1988-12-28 | 1990-07-10 | Nec Corp | 出力回路 |
JP2981280B2 (ja) | 1990-11-29 | 1999-11-22 | 株式会社東芝 | 出力回路 |
JPH05276004A (ja) | 1992-03-30 | 1993-10-22 | Mitsubishi Electric Corp | 出力回路 |
DE4233850C1 (de) * | 1992-10-08 | 1994-06-23 | Itt Ind Gmbh Deutsche | Schaltungsanordnung zur Stromeinstellung eines monolithisch integrierten Padtreibers |
US5534812A (en) * | 1995-04-21 | 1996-07-09 | International Business Machines Corporation | Communication between chips having different voltage levels |
US5999041A (en) * | 1996-05-17 | 1999-12-07 | Denso Corporation | Load actuation circuit |
JP3629346B2 (ja) * | 1996-12-25 | 2005-03-16 | 株式会社アドバンテスト | 信号伝送方式及び伝送線路駆動回路 |
US6822267B1 (en) * | 1997-08-20 | 2004-11-23 | Advantest Corporation | Signal transmission circuit, CMOS semiconductor device, and circuit board |
TW381385B (en) * | 1997-08-20 | 2000-02-01 | Advantest Corp | Signal transmission circuit, CMOS semiconductor device and circuit board |
US6160423A (en) * | 1998-03-16 | 2000-12-12 | Jazio, Inc. | High speed source synchronous signaling for interfacing VLSI CMOS circuits to transmission lines |
JP3986161B2 (ja) | 1998-06-02 | 2007-10-03 | 富士通株式会社 | 信号伝送用ドライバ回路 |
US6009000A (en) * | 1999-02-05 | 1999-12-28 | The Aerospace Corporation | Shared-bus current sharing parallel connected current-mode DC to DC converters |
US6486697B1 (en) * | 1999-03-22 | 2002-11-26 | University Of Southern California | Line reflection reduction with energy-recovery driver |
US6449308B1 (en) * | 1999-05-25 | 2002-09-10 | Intel Corporation | High-speed digital distribution system |
US6845126B2 (en) * | 2001-01-26 | 2005-01-18 | Telefonaktiebolaget L.M. Ericsson (Publ) | System and method for adaptive antenna impedance matching |
JP2003008423A (ja) | 2001-06-22 | 2003-01-10 | Mitsubishi Electric Corp | バスインターフェイス回路 |
-
2004
- 2004-03-19 JP JP2004080172A patent/JP4364688B2/ja not_active Expired - Fee Related
-
2005
- 2005-01-07 US US11/030,063 patent/US7373114B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005269336A (ja) | 2005-09-29 |
US7373114B2 (en) | 2008-05-13 |
US20050208902A1 (en) | 2005-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3573701B2 (ja) | 出力バッファ回路 | |
US7373114B2 (en) | Signal transmission circuit, signal output circuit and termination method of signal transmission circuit | |
US7508232B2 (en) | Data output driver | |
US7863927B2 (en) | Semiconductor device | |
JPH1185345A (ja) | 入出力インターフェース回路及び半導体システム | |
KR100453760B1 (ko) | 다중 반사의 발생을 방지할 수 있는 반도체 장치, 이장치의 구동 방법 및 세팅 방법 | |
KR100454796B1 (ko) | 반도체 집적 회로 | |
JPH0962423A (ja) | 入力バッファ回路 | |
US20070205819A1 (en) | Delay circuit with constant delay time regardless of process condition or voltage variation and pulse generator using the same | |
US7276939B2 (en) | Semiconductor integrated circuit | |
US6801054B2 (en) | Output buffer circuit | |
JP2665184B2 (ja) | 出力バッファ回路及びこの出力バッファ回路を用いた伝送装置 | |
JP2006140548A (ja) | 半導体集積回路装置 | |
JP3783699B2 (ja) | 出力バッファ回路 | |
US6847235B2 (en) | Bus driver | |
US6288962B1 (en) | Semiconductor device allowing fast signal transfer and system employing the same | |
JP2021034909A (ja) | リンギング抑制回路 | |
US7301375B2 (en) | Off-chip driver circuit and data output circuit using the same | |
US6172539B1 (en) | Synchronous buffer circuit and data transmission circuit having the synchronous buffer circuit | |
JP5757888B2 (ja) | 半導体装置 | |
JP3036475B2 (ja) | 高速インタフェース回路 | |
KR20230114092A (ko) | 출력 신호의 스윙폭 조절이 용이한 출력 버퍼 회로 | |
JP2002208969A (ja) | 半導体装置 | |
JPH0720975A (ja) | 信号伝送方式 | |
KR100231601B1 (ko) | 데이터 출력 버퍼 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070123 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070123 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090728 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090819 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |