JP4360801B2 - トランジスタおよびそれを用いた表示装置 - Google Patents

トランジスタおよびそれを用いた表示装置 Download PDF

Info

Publication number
JP4360801B2
JP4360801B2 JP2002369218A JP2002369218A JP4360801B2 JP 4360801 B2 JP4360801 B2 JP 4360801B2 JP 2002369218 A JP2002369218 A JP 2002369218A JP 2002369218 A JP2002369218 A JP 2002369218A JP 4360801 B2 JP4360801 B2 JP 4360801B2
Authority
JP
Japan
Prior art keywords
polymer
electrode
forming
organic layer
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002369218A
Other languages
English (en)
Other versions
JP2003298067A (ja
Inventor
真伸 水崎
基裕 山原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2002369218A priority Critical patent/JP4360801B2/ja
Publication of JP2003298067A publication Critical patent/JP2003298067A/ja
Application granted granted Critical
Publication of JP4360801B2 publication Critical patent/JP4360801B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/114Poly-phenylenevinylene; Derivatives thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/761Biomolecules or bio-macromolecules, e.g. proteins, chlorophyl, lipids or enzymes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60Organic compounds having low molecular weight
    • H10K85/615Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Molecular Biology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Biophysics (AREA)
  • Biochemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、トランジスタおよびそれを用いた表示装置に関し、特に半導体層として導電性高分子を含む有機層を有するトランジスタおよびそれを用いた表示装置に関する。なお、本明細書において、導電性高分子とは、導体または半導体の性質を有する高分子をいう。
【0002】
【従来の技術】
近年、薄膜トランジスタ(TFT)に代表されるアクティブ素子を用いたアクティブマトリクス液晶表示装置は、CRTと同等以上の高画質、CRTよりも低消費電力で省スペースといった点からノート型パソコン、デスクトップ型パソコン、ワークステーション等のモニターや液晶テレビ等としても使用されている。しかし、アクティブマトリクス液晶表示装置は、CRTと比較して、価格が高く、さらに普及していくためには、一層の低価格化が求められている。
【0003】
また、最近では有機エレクトロルミネッセンス(有機EL、OLED)の発光素子についてもアクティブ素子を用いて駆動させるアクティブマトリクス有機ELの開発が盛んであり、有機ELのアクティブ素子においても低価格化が求められている。
【0004】
低価格化の手法の1つとして、簡便に作製できる有機薄膜半導体を用いた電界効果型トランジスタ(有機FET、有機TFT)をアクティブ素子に適用することが考えられている。
【0005】
現行のアモルファスシリコンやポリシリコンTFTの絶縁層や半導体層を作製するプラズマ化学気相成長(CVD)装置や、電極形成に使用するスパッタ装置は高額である。また、CVD法による成膜温度は230℃〜350℃と高く、また、クリーニング等の保守を頻繁に行う必要があり、スルートップが低い。一方、有機FET等を作製する塗布装置、インクジェット装置等はCVD装置やスパッタ装置と比較して安価であり、成膜温度が低く、メンテナンスが簡単である。従って、液晶表示装置や有機EL等の表示装置に有機FETを適用した場合は、大幅な低コスト化が期待できる。
【0006】
一般的な有機TFTは、ガラス等の透明基板、ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、および有機半導体膜の構成からなる。ゲート電極への印加電圧を変化させることで、ゲート絶縁層と有機半導体膜の界面の電荷量を調節し、ソース電極−有機半導体膜−ドレイン電極間を流れる電流値を変化させ、スイッチングを行う(有機FET)。
【0007】
例えば、非特許文献1には、ペンタセンを用いて有機TFTを作製することが開示されている。
【0008】
上記ペンタセンを用いた場合、蒸着法を用いなければならず、特性を向上するためには高結晶化等の課題がある。また、加工性を向上するためにペンタセン誘導体を用いて、可溶性にしたものも検討させている。ペンタセンのような低分子系有機半導体材料は、一般に、薄膜形成の過程において蒸着法を用いなければならず、製造効率が低く、また結晶化が不充分であるため高い特性が得られていない。
【0009】
また、特許文献1は、有機半導体膜としてポリチオフェンやポリチオフェン誘導体の膜を用いて有機TFTを作製することを開示している。
【0010】
ポリチオフェンやポリチオフェン誘導体、チオフェンオリゴマーを用いた有機半導体は、電解重合法や溶液塗布法等で、容易に薄膜を形成できるなど成形性に優れることから、応用開発が進められているが、未だ充分な特性は得られていない。
【0011】
【特許文献1】
特開昭63−76378号公報
【特許文献2】
特開平4−133351号公報
【特許文献3】
特開平5−110069号公報
【特許文献4】
特開平7−206599号公報
【非特許文献1】
Yen−Yi Lin、David J.Gundlach、ShelbyF.Nelson、and Thomas N.Jackson、IEEE Transaction on Electron Device、Vol.44、No.8 p.1325(1997)
【非特許文献2】
「ポリアニリンと分子ナノチューブによる分子導線の構造と物性」、阿部ら、Polymer Preprints、Japan、Vol.50、No.13、2980(2001)
【非特許文献3】
「導電性高分子と分子ナノチューブからなる分子被覆導線」、下村らPolymer Preprints、Japan、Vol.50、No.13、3265(2001)
【0012】
【発明が解決しようとする課題】
従来の導電性高分子は、一般に、剛直で、不溶不融性のものが多い。そこで、溶融性や溶解性の付与または向上のために側鎖を導入したポリマー誘導体やオリゴマーが用いられている(例えば、特許文献1、特許文献2、および特許文献3参照)。しかしながら、側鎖を導入すると高分子鎖の柔軟性が高くなり、使用温度範囲にガラス転移点が発現し、その結果、ミクロブラウン運動によるサーモクロミズムが生じ、π電子の共役長が短くなり、温度に対する特性の安定性が低下するという問題が発生する。
【0013】
また、オリゴマーを用いると、信頼性が低下するなど問題が生じる。また、オリゴマーを利用した系では充分な移動度が得られておらず、重合度を上げるか、あるいは、特許文献4等に記載されている様に配向膜を用いて導電性有機化合物の配向性を高める等の対策が必要である。
【0014】
さらに、π共役系高分子は、酸素や水分の影響を受け易く、劣化し易いという問題がある。
【0015】
上述したように、従来の有機TFT素子は、十分な電気特性が得られておらず、安定性に乏しく、かつ、寿命が短いという課題がある。
【0016】
近年、異種高分子同士あるいは高分子と低分子との非共有結合性相互作用により複合した高分子コンプレックス(高分子錯体)が新規機能性材料として着目されている。例えば、導電性高分子をゲスト分子とし、絶縁性の環状分子であるシクロデキストリン(CD)またはシクロデキストリンから合成された分子ナノチューブをホスト分子とした高分子包接錯体は、分子導線として有力視されている(例えば、非特許文献2および非特許文献3)。しかしながら、高分子包接錯体からなる半導体層を用いて有機TFTを形成した例は報告されていない。
【0017】
本発明は、上記の諸点に鑑みてなされたものであり、その目的は、導電性高分子を用いたトランジスタの特性および/または信頼性を改善すること、およびそのようなトランジスタを用いた表示装置を提供することにある。
【0018】
【課題を解決するための手段】
本発明によるトランジスタは、第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられた有機層と、前記有機層に電界を印加するための第3電極とを備え、前記有機層は高分子包接錯体を含むことを特徴とする。
【0019】
ある実施形態において、前記高分子包接錯体は、ホスト分子に包接された導電性を有するゲスト高分子を有する。
【0020】
ある実施形態において、前記ホスト分子は架橋構造を有する高分子を含む。
【0021】
ある実施形態において、前記ゲスト高分子は嵩高い末端基を少なくとも1方の末端に有しており、それによって、前記ゲスト高分子が前記ホスト分子に包接された状態が安定化されている。
【0022】
ある実施形態において、前記ゲスト高分子は反応性の末端基を有し、前記末端基同士が結合している。
【0023】
ある実施形態において、前記ゲスト高分子はπ共役系高分子であって、前記末端基は前記ゲスト高分子とπ共役系を形成している。
【0024】
ある実施形態において、前記ゲスト分子は、線状高分子である。
【0025】
ある実施形態において、前記ホスト分子は筒状分子である。
【0026】
ある実施形態において、前記ホスト分子は、低分子量分子または高分子量分子のいずれかである。
【0027】
ある実施形態において、前記ゲスト分子の重合度が少なくとも10以上200以下である。
【0028】
ある実施形態において、電界効果型トランジスタである。
【0029】
ある実施形態において、前記電界効果型トランジスタは、ボトムゲート型、トップゲート型、および平面型の内のいずれかである。
【0030】
ある実施形態において、ナノメータスケールの有機トランジスタである。
【0031】
本発明の表示装置は、上記のいずれかのトランジスタと、前記トランジスタに接続された画素とを備えることを特徴とする。
【0032】
本発明の表示装置は、基板と、前記基板上に形成された薄膜トランジスタとを有し、前記薄膜トランジスタは高分子包接錯体を含む有機層を備えることを特徴とする。
【0033】
ある実施形態において、ゲート電極、ソース電極およびドレイン電極と、前記ゲート電極、前記ソース電極および前記ドレイン電極の間に設けられたゲート絶縁層とをさらに有し、前記有機層は前記ソース電極および前記ドレイン電極上に設けられている。
【0034】
ある実施形態において、前記有機層は、前記ソース電極および前記ドレイン電極と直接接触している。
【0035】
ある実施形態において、ゲート電極、ソース電極およびドレイン電極をさらに有し、前記有機層と前記ゲート電極、前記ソース電極および前記ドレイン電極とのいずれの間にも絶縁層が設けられていない。
【0036】
ある実施形態において、前記有機層は、前記ゲート電極、前記ソース電極および前記ドレイン電極のそれぞれと直接接触している。
【0037】
本発明の薄膜トランジスタの形成方法は、基板を用意する工程と、前記基板上に薄膜トランジスタを形成する工程であって、高分子包接錯体を含む有機層を形成する工程を含む工程とを包含することを特徴とする。
【0038】
ある実施形態において、ゲート電極を形成する工程、ソース電極を形成する工程、およびドレイン電極を形成する工程、および前記ゲート電極上にゲート絶縁層を形成する工程を更に含み、前記有機層は前記ソース電極および前記ドレイン電極上に形成される。
【0039】
ある実施形態において、ゲート電極を形成する工程、ソース電極を形成する工程、およびドレイン電極を形成する工程を更に含み、前記ゲート電極、前記ソース電極および前記ドレイン電極の間に絶縁層が形成されない。
【0040】
ある実施形態において、前記有機層が、前記ゲート電極、前記ソース電極および前記ドレイン電極のそれぞれと直接接触している。
【0041】
ある実施形態において、前記有機層は前記ゲート電極を覆い、前記ソース電極および前記ドレイン電極は前記有機層上に形成されている。
【0042】
ある実施形態において、前記有機層を形成する工程は、スピンコート法、ディップコート法、キャスティング法、印刷法、マイクロパターニング法およびインクジェット法の内のいずれかの方法を用いて、前記高分子包接錯体の溶液を前記基板上に付与または印刷することによって、前記高分子包接錯体の膜を形成する工程を包含する。
【0043】
本発明の表示装置の製造方法は、上記のいずれかの薄膜トランジスタの形成方法によってトランジスタを形成する工程と、前記トランジスタの接続されるように画素を形成する工程とを包含することを特徴とする。
【0044】
ある実施形態の表示装置は、液晶表示装置や有機EL表示装置などの薄型表示装置である。
【0045】
【発明の実施の形態】
以下、図面を参照しながら本発明による実施形態のトランジスタを説明する。まず、トランジスタの有機層を構成する高分子包接錯体について説明する。高分子包接錯体を含む有機層は半導体層として機能することもできるし、半導体層として機能するとともにゲート絶縁層として機能することもできる。
【0046】
一般に「高分子コンプレックス」とは、阿部康次著、高分子コンプレックス、高分子学会−編集、共立出版、p.2〜p.3に掲載されているように、異種高分子同士、あるいは高分子と低分子(金属錯体を含む)が特定の分子間力(静電相互作用、水素結合、電荷移動相互作用、ファンデアワールス力、疎水性相互作用、配位結合等)を介して形成された分子集合体であり、特定の組成、性質を示す集合体のことである。そして高分子コンプレックスはその形状により、種々の錯体に分類されるが、包接錯体はその代表的な例である。
【0047】
包接錯体とは、ホスト分子が形成する空隙(以下、「内空」という。)中にゲスト分子を捕捉した錯体を意味し、それは、ホスト分子の内空の形状から、筒形およびかご型に分類される。本発明では、導電性を有するゲスト高分子として線状高分子が好適に用いられ、ホスト分子としては筒型ホスト分子が好適に用いられる。なお、他のタイプの高分子をゲスト分子として用いることも可能で、バスケットタイプの内空を有する分子をホスト分子として利用することもできる。
【0048】
導電性ゲスト高分子としては、キャリア伝導性の線状のπ共役系高分子が好ましい。π共役系高分子のなかでも、ポリ(p−フェニレン)、ポリ−p(フェニレンビニレン)、ポリチオフェン、ポリ(メトキシ−(エチル−ヘキソキシ)−フェニレンビニレン)、ポリ(ジアルコキシ−フェニレンビニレン)、ポリ(ナフタレンビニレン)等が好適に用いられる。例示したこれらのπ共役系高分子は、ポリアニリンで代表される導電性高分子と異なり、プロトンの脱離や付加が起こり難いという特徴があり、その結果、電解液のphやその他の外的要因によって容易に導電体から絶縁体に転移を起こすことがないという利点を有している。
【0049】
また、π共役系高分子以外の高分子としては、ポリスチレンスルホン酸塩やポリ(N−メチル−4−ビニルピリジニウム塩)を好適に用いることができる。これらの高分子は、π共役系導電性高分子(例えばポリチオフェン)に対してドーピング剤として機能し、また溶解性を向上することができる。ポリスチレンスルホン酸塩などは電荷が過多あるいは過少であるため、π共役系高分子と電荷を授受することによって、π共役系高分子に導電性を付与あるいは増大させることができる。
【0050】
導電性ゲスト高分子の重合度は、10以上であることが好ましく、20以上であることがさらに好ましい。一般に、重合度が高いほど安定性に優れ、また、導電性にも優れる。但し、重合度が200を超えると溶解性が低下するなどするので好ましくない。他の好ましい高分子材料を用いることもできる。
【0051】
筒型のホスト分子は、低分子であっても、高分子であってもよい。例えば、シクロデキストリン、クラウンエーテル、カリックスアレン、環状シラザン、環状ヘミアセタールエステルならびにこれらの誘導体が好適に用いられる。もちろん、これらの重合体(高分子)も好適に用いられる。この中でも、シクロデキストリンおよびその誘導体ならびにこれらが架橋された高分子が好適に用いられる。
【0052】
線状の導電性ゲスト分子が、非共有結合的な相互作用によって、筒型のホスト分子の内空に包接されるように、ゲスト分子およびホスト分子を選択する。詳細なメカニズムは未解明な点も多く残されているが、例えば、シクロデキストリンのように、分子の外側に極性基を有し、内空が疎水性の筒型ホスト分子は、内空に種々の線状導電性高分子を自発的に包接することが実験的に確かめられている。すなわち、筒型ホスト分子と線状導電性高分子は一種の自己組織化構造を形成する。ホスト分子に包接される線状導電性高分子の分子鎖の数は典型的には1本または2本であるが、これに限られない。
【0053】
線状導電性高分子が筒型ホスト分子の内空に包接されると、線状導電性高分子の運動が束縛される結果、コンフォメーションが限定される。その結果、線状導電性高分子の分子鎖に沿った方向のキャリア移動度が大きくなる。また、コンフォメーションが限定されるため、ミクロブラウン運動によるサーモクロミズムの発生も抑制されるので、熱に対する安定性も向上する。
【0054】
また、筒型ホスト分子間の相互作用によって高分子包接錯体同士が互いに実質的に平行または平行に配列し、その内空に包接された線状導電性高分子はその分子鎖に沿って実質的に平行または平行に配列されることになる。従って、高分子包接錯体で形成された半導体層の線状導電性高分子の分子鎖に沿った方向のキャリア移動度がさらに向上する。
【0055】
さらに、筒型ホスト分子は一般に絶縁性を有しているので、線状導電性高分子間(分子鎖に垂直方向に隣接する分子間)のホッピング伝導が抑制され、線状高分子の分子鎖に沿った方向のキャリア移動度が向上する。一般に従来の導電性高分子のキャリア移動度がa−Siやp−Siに比べて低いのは、導電性高分子のホッピングサイトによるホッピング伝導が起こるためである。導電性高分子と筒型ホスト分子とで高分子包接錯体を形成させることにより、分子鎖に直交する方向のホッピング伝導を抑制することによって、分子鎖に沿った方向のキャリア移動度が向上するとともに、導電性は顕著な異方性を呈するようになる。すなわち、キャリアの利用効率が向上する。なお、高分子包接錯体の配向方向は、例えば配向処理を施した基板の表面を利用することによって制御することができる。配向処理としては、例えば、ポリイミドあるいはポリフェニレンビニレンにラビング処理を施せばよい。なお、他の公知の配向処理を行ってもよい。
【0056】
筒型ホスト分子は、低分子であってもよいし、高分子であってもよい。高分子量の筒型ホスト分子を用いることによって、キャリア移動度や安定性を向上することができる。例えば、低分子量の筒型ホスト分子の内空に線状導電性高分子を包接させてから、低分子量の筒型ホスト分子を重合することによって高分子量の筒型ホスト分子の内空に線状導電性高分子が包接された高分子包接錯体が得られる。
【0057】
分子の外側の極性基を有する筒型ホスト分子や分子の外側に極性基を導入することによって極性溶媒に対する溶解性を改善することができる。すなわち、線状導電性高分子をそのまま用いると溶媒に溶解できないものであっても、筒型ホスト分子と高分子包接錯体を形成させることによって、溶媒に対する溶解性を向上することができる。筒型ホスト分子の外側の極性は化学的に修飾することによって調節することができる。また、線状導電性高分子と筒型ホスト分子の内空との親和性もそれぞれを化学的に修飾することによって調節することができる。但し、線状導電性高分子としてπ共役系高分子を用いる場合、高分子鎖は本質的に疎水性であるので、π共役系高分子を化学修飾することなく疎水性の内空を有するホスト分子を用いることが好ましい。π共役系高分子を化学修飾すると分子鎖が大きくなり、筒型ホスト分子の内空に包接され難くなったり、高分子包接錯体に対する機能性部分の体積割合が小さくなる。
【0058】
また、線状導電性高分子を筒型ホスト分子の内空に包接させることによって、線状導電性高分子を外界から保護することができる。すなわち、疎水性の内空に包接された導電性高分子は、空気中の水分や酸素から保護されるので、酸化などによる劣化が抑制され、寿命が著しく長くなる。
【0059】
線状導電性高分子の末端に嵩高い末端基を導入することが好ましい。線状導電性高分子が筒型ホスト分子の内空に包接される反応は、一種の平衡反応であり、ホスト分子の内空に一旦包接された線状導電性高分子が内空から離脱することがある。線状導電性高分子の末端に嵩高い末端基を導入することによってこの離脱を防止し、高分子包接錯体を安定化することができる。末端基は、線状高分子の両方の末端に導入することが好ましいが、一方の末端であっても十分な効果を得ることができる。
【0060】
ここでいう「嵩高い」末端基とは、線状導電性高分子がホスト分子の内空から離脱するのを抑制・防止する効果が得られる程度の大きさを有する末端基を指し、内空の大きさや線状導電性高分子の構造にも依存する。例えば、ホスト分子としてシクロデキストリンを用いる場合、最も内空サイズの小さいα−シクロデキストリンの場合、ベンゼン環を1つ有する末端基であれば、キャップとして機能する。また、最も内空サイズの大きいγ−シクロデキストリンの場合には、ベンゼン環を3つ以上有する末端基であればキャップとして機能する。
【0061】
嵩高い末端基としては、例えば不飽和結合を有する化合物として、ペリレン誘導体>ペリレン>ピレン誘導体>ピレン>フェナントレン誘導体、アントラセン誘導体>フェナントレン、アントラセン>ナフタレン誘導体>ナフタレンを挙げることができる(>は体積の大小関係を示す)。また、飽和化合物としては、シクロオクタデカン>シクロテトラデカン>シクロドデカン>シクロデカン、アダマンタンを挙げることができる。
【0062】
また、末端基は反応性を有し、互いに結合するものが好ましい。特に、線状高分子としてπ共役系高分子を用いる場合には、不飽和結合を有する化合物を末端基として導入し、末端基同士を結合させることによって、π共役長が長くなるとともに、導電性高分子の末端の数が減少することによってホッピング伝導のサイトがさらに減少するので、導電性高分子の分子鎖方向に沿ったキャリア移動度をさらに向上させることができる。また、不飽和結合を有する末端基を導入すると、末端基同士を結合させる反応として光反応を利用できるという利点もある。なお、末端に導入した反応性基を互いに結合させ、線状導電性高分子を高分子量化することによって得られる効果は、嵩高い末端基に限られない。
【0063】
以下に例示する実施形態のトランジスタにおいては、シクロデキストリン系化合物(誘導体および架橋体を含む)をホスト分子として用い、導電性のゲスト高分子としてπ共役系高分子を用いる。
【0064】
まず、有機半導体層に好適に用いられる高分子包接錯体について説明する。
【0065】
代表的なシクロデキストリンは、下記の(化1)で示されるように、グルコースの環状オリゴマーである。シクロデキストリンは、グルコースの数(4〜10個)によって内空の大きさを選択できる。また、シクロデキストリンは、純度の高い化合物を大量に入手することが容易であり、様々な化学的修飾が容易であるという利点も有している。
【0066】
【化1】
Figure 0004360801
【0067】
シクロデキストリンは、内空のサイズにより、α−シクロデキストリン、β−シクロデキストリン、γ−シクロデキストリンに分けられ、α−シクロデキストリンの内空が最も小さく、γ−シクロデキストリンの内空が最も大きい。これらのサイズの異なるシクロデキストリンは目的、用途に合わせて使い分ければよい。
【0068】
シクロデキストリンは、分子の外側にヒドロキシル基等の極性が高い官能基を有するので、内空は極性が低く疎水性の高い状態になっている。そのため、π共役系高分子などの疎水性の高い化合物を内空に容易に取り込み、包接錯体を形成し易い。
【0069】
また、高分子包接錯体は、シクロデキストリン分子の外側の極性基の作用によって、極性溶媒に溶解し易い。また、シクロデキストリンの内空に取り込まれたゲスト分子は、運動が束縛されコンフォメーションが限定されるので、上述したように、キャリア移動度や安定性が向上する。また、導電性高分子間のホッピング伝導が抑制されることによってキャリア移動度が上昇する。 シクロデキストリンは、図1(a)および(b)に模式的に示すように、π共役系導電性高分子を包接する。図1(a)および(b)では、シクロデキストリンを筒として示している。
【0070】
図1(a)に示した高分子包接錯体は、1本の線状導電性高分子が複数のシクロデキストリンの内空を貫通した構造を有している。図1(a)の高分子包接錯体は、複数の低分子シクロデキストリンを有しているが、図1(b)に示したように、隣接するシクロデキストリンが互いに架橋した高分子シクロデキストリン(シクロデキストリン架橋体)を有する高分子包接錯体としてもよい。このような架橋構造を有するシクロデキストリンは、例えば、特開平10−195108号公報に開示されている方法で合成することができる。高分子包接錯体を形成することによるキャリア移動度の上昇および安定性の向上効果は、架橋構造を有するシクロデキストリンを用いた場合の方が大きい。もちろん、低分子シクロデキストリンと架橋シクロデキストリンとを組み合わせて用いてもよい。
【0071】
シクロデキストリンの内空の大きさは、グルコースの数によって異なるので、図2(a)および(b)に示すように、線状導電性高分子の2本の分子鎖がシクロデキストリンの内空を貫通する構造を有する高分子包接錯体を形成することもできる。シクロデキストリンに包接される導電性高分子は典型的には同種であるが、異種の高分子であってもよい。
【0072】
また、図3に示すように、導電性線状高分子の末端に光反応性官能基(ここではアントラセン)を導入し、線状高分子の末端同士を光反応等により結合させることにより、よりホッピングサイトの数を少なくすることができる。従って末端基の導入により、より高いキャリア移動度が得られる。光反応性官能基としては、光二量化反応性を示すアントラセンやナフタレン等が好適に用いられる。
【0073】
また、ここでは嵩高い末端基を導入しているので、導電性線状高分子がシクロデキストリンの内空から離脱するのを防止することもできる。末端基の大きさは、シクロデキストリンの内空の大きさに応じて適宜選択され得る。
【0074】
キャリア伝導性の線状のπ共役系高分子材料としては、ポリ−p−フェニレンビニレンを例示したが、これ以外に、ポリ(p−フェニレン)、ポリチオフェン、ポリ(メトキシ−(エチル−ヘキソキシ)−フェニレンビニレン)、ポリ(ジアルコキシ−フェニレンビニレン)、ポリ(ナフタレンビニレン)等が好適に用いられ、その重合度は10以上が好ましく、20以上がさらに好ましい。
【0075】
上述した高分子包接錯体を用いて半導体層として機能する有機層を形成する方法には、公知の成膜方法を広く適用することができる。高分子包接錯体は、導電性高分子そのものに比べて溶媒に対する溶解性に優れるので、種々の溶媒を用いて溶液を調製することができる。この溶液をスピンコーティング法、ディップコーティング法、キャスティング法、印刷法およびインクジェット法等の方法により基板上に塗布または印刷し、乾燥後、必要に応じて加熱処理することにより、高分子包接錯体の膜を形成することができる。また、半導体層を支持体上に形成し、支持体から基板に転写してもよい。
【0076】
次に、高分子包接錯体からなる有機層を備えるトランジスタの構成を説明する。以下では、アクティブ駆動型の表示装置のアクティブ素子として好適に用いられる電界効果型トランジスタ(以下、FETという。)を例示する。本発明はFETに限られず、ボトムゲート型、トップゲート型や平面型(ゲート電極、ソース電極およびドレイン電極が共通の面内に隣接して配置された非積層型)を含む他のFETやトランジスタにも適用される。
【0077】
本発明によるFET10の模式な断面図を図4に示す。FET10は、ボトムゲート型のトランジスタであり、絶縁性基板1上に形成されたゲート電極2と、ゲート電極2を覆うように形成されたゲート絶縁層3と、ゲート絶縁層3上に形成されたソース電極4およびドレイン電極5と、ソース電極4とドレイン電極5との間に設けられた半導体層(有機層)6をと有している。また、半導体層6は、ソース電極4およびドレイン電極5のそれぞれの一部を覆うように形成されている。
【0078】
FET10は、例えば、以下のようにして製造される。
【0079】
まず、絶縁性基板1上にゲート電極2を形成する。ゲート電極2の材料としては、Cr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、Ni、Ndやこれらの合金、ポリシリコン、非晶質シリコン、錫酸化物、酸化インジウム、インジウム錫酸化物(ITO;Indiumu Tin Oxide)等の無機材料や、ドープされた導電性高分子(例えば、ポリエチレンジオキシチオフェン(PEDOT)とポリスチレンスルホン酸ナトリウムとの混合物等)等の有機材料が挙げられる。また、2層以上の膜を積層しても良い。蒸着法やスパッタリング法、塗布法または印刷法など材料に応じた公知の成膜方法を用いて導電性の膜を堆積した後、フォトリソグラフィー工程およびエッチング工程によって、この導電性膜をゲート電極2の所定の形状に加工する。
【0080】
次に、ゲート電極2を覆うように、ゲート絶縁層3を形成する。ゲート絶縁層3の材料としては、SiO2、SiN、Al23、等の無機材料や、ポリクロロピレンポリエチレンテレフタレート、ポリオキシメチレン、ポリビニルクロライド、ポリフッ化ビニリデン、ポリメチルメタクリレート、ポリカーボネート、ポリイミド、ポリサルフォン、ポリオルガノシロキサンなどの高分子材料が挙げられる。また、2層以上の膜を積層しても良い。ゲート絶縁層3も公知の成膜方法で堆積され、必要に応じてパターニングされる。
【0081】
ゲート絶縁層3上にソース電極4およびドレイン電極5を形成する。ソース電極4およびドレイン電極5の材料としては、ゲート電極2と同様の材料を用いて、同様の方法で形成され得る。もちろん、ゲート電極2の材料とソース電極4およびドレイン電極5の材料とは異なっても良いし、同じでも良い。2層以上の膜を積層しても良い。
【0082】
次いで、高分子包接錯体を含む有機半導体層を形成する。例えば、高分子包接錯体を含む半導体層は、上述したように、高分子包接錯体の溶液を調製し、この溶液を用いて種々の塗布方法および印刷法で形成することができる。乾燥後、必要に応じて加熱処理することにより、高分子包接錯体の膜を形成することができる。
【0083】
以上の工程により、本発明によるFET10を製造することができる。本発明によるFETの構造は、上記の例に限られず、トップゲート型であってもよく、さらに、ドレイン電極/ゲート電極/ソース電極が同じ層に並んで配置された平面型などの非積層型構造でも構わない。
【0084】
本発明による有機FETが有する半導体層は、上述したように、高分子包接錯体を有するので、高いキャリア移動度を有する。さらに、空気中の酸素や水分の影響を受け難いので安定性が高く、高信頼性、高耐久性を有する。また、高分子包接錯体は、互いに平行に配向するので導電異方性の半導体層となる。半導体層を形成する過程で、下地層に配向処理を行い、高分子包接錯体をゲート長方向に平行に配向させると、半導体層のキャリア移動度を実質的に向上させることができる。
【0085】
また、この半導体層は、単に高分子包接錯体を含む溶液を塗布または印刷するだけで形成することができるとともに、半導体膜の形成に高い温度を必要としないので、プラスチック基板上にも容易に形成できる。
【0086】
また、高分子包接錯体の導電性高分子の種類や不純物のドープ量を多くすることによって、電極として利用可能なレベルの導電性を有する膜を形成することもできるので、ゲート電極2、ソース電極4およびドレイン電極5を全て、高分子包接錯体を含む膜で形成することもできる。
【0087】
なお、電極材料として用いられる従来の導電性高分子としては、例えば、ポリスチレン鎖、ポリシロキサン鎖、ポリエーテル鎖、ポリエステル鎖、ポリアミド鎖やポリイミド鎖等の主鎖に、フタロシアニン系誘導体、アゾ化合物系誘導体、ペリレン系誘導体、キナクリドン系誘導体、多環キノン系誘導体、シアニン系誘導体、フラーレン誘導体、インドール、カルバゾール等の含窒素環式化合物誘導体、ヒドラゾン誘導体、トリフェニルアミン誘導体、多環芳香族化合物誘導体等の側鎖が導入されたものが挙げられる。さらに、共役系高分子鎖である、ポリ(p−フェニレン)等の芳香族系共役系高分子、ポリアセチレン等の脂肪族系共役系高分子、ポリピロールやポリチオフェン等の複素環式共役系高分子、ポリアニリン類やポリフェニレンサルファイド等の含ヘテロ原子共役系高分子、ポリ(フェニレンビニレン)やポリ(アリーレンビニレン)や、ポリ(チエニレンビニレン)等の上記共役系高分子の構成単位が交互に結合した構造を有する複合型共役系高分子等の炭素型共役系高分子や、ポリシラン類や、ジシラニレンポリマー類、ジシラニレンー炭素系共役性ポリマー構造などが挙げられる。
【0088】
本発明によるFETは、液晶表示装置や有機EL表示装置や、トランジスタを含む他の表示装置に好適に用いられる。例えば、表示装置を作製する際には、FET10のドレイン電極5に接続された画素電極を形成する必要がある。画素電極は、透過型液晶表示装置の場合、錫酸化物、酸化インジウム、ITO等の透明導電膜を用いて形成される。反射型液晶表示装置の場合、AlやAg等の金属膜を用いて形成される。また、有機EL表示装置を作製する際には、Mg、Ca、Al、Au等の金属膜を用いる。画素電極にドレイン電極やソース電極と同じ材料を用いると、画素電極をドレイン電極やソース電極と同じ工程で形成することができる。また、異なる材料を用いる場合は、ドレイン電極やソース電極を形成する前あるいは後に画素電極を形成する。
【0089】
本発明によるFETを用いることによって、液晶表示装置や有機EL表示装置などのアクティブ駆動型の表示装置を安価に製造することができる。もちろん、本発明によるトランジスタは、他の種々の電子機器に用いることができる。
【0090】
以下、本発明によるトランジスタの半導体層に好適に用いられる高分子包接錯体の合成例を示す。
【0091】
シクロデキストリンを用いて導電性線状高分子を包接するためには、慣用的な方法を利用することができる。シクロデキストリンを所定の溶媒に溶解させて攪拌し、そこに導電性線状高分子を添加するだけで、包接錯体を形成することができる。攪拌は、好ましくは室温〜70℃、より好ましくは20℃〜40℃において行う。種々のシクロデキストリン系化合物が市販されており、架橋シクロデキストリンは、例えば上述の特開10−195108号公報に記載されている方法に従って合成することができる。
【0092】
次に、図5を参照しながら、導電性線状高分子の末端に光反応性官能基を導入した高分子包接錯体の合成方法を説明する。ここでは、導電性高分子として、ポリチオフェンを用いて説明する。
【0093】
まず、(化2)で示されるポリチオフェンをビルスマイヤー反応によりホルミル化(またはアルデヒド化)させると(化3)の化合物が得られる。(化3)をトーレンス試薬(銀アンモニウムイオン)を用いて酸化させると、(化4)で示される、末端がカルボキシル基で修飾されたポリチオフェンが得られる。
【0094】
さらに(化4)のカルボキシル基を塩化チオニル等の試薬を用いて、(化5)で示される酸塩化物が得られる。(化5)で示されるポリチオフェンの酸塩化物をシクロデキストリンで包接した後、アントラセンメタノールと反応させることにより、(化6)で示される末端にアントラセンを導入したポリチオフェンが得られる。
【0095】
(化6)で示される高分子包接錯体に特定波長の光を照射することにより、アントラセンの光二量化反応が起こり、より共役長の長い筒型状の高分子包接錯体が得られる(図3参照)。
【0096】
本合成例は、導電性高分子としてポリチオフェンを用いたが、他の導電性高分子(ポリフェニレン系、ポリフェニレンビニレン系、ポリフルオレン系等)についても同様の合成経路を用いて末端を修飾することができる。
【0097】
図4に示した逆スタガー構造の有機薄膜トランジスタ10を作製する。ゲート電極2はTaを、ソース電極4およびドレイン電極5はアルミニウムを用いて形成する。有機半導体層6は、ポリチオフェンをシクロデキストリン化合物で包接した種々の高分子包接錯体を用いる。
【0098】
トランジスタ10は、例えば、以下の手順で好適に作製される。
【0099】
(1)マスクを用いた蒸着法でTaを基板1上に堆積することによって、ゲート電極2を形成する。
【0100】
(2)ゲート電極2の表面を酸化することによって、ゲート絶縁層3を形成する。
【0101】
(3)マスクを用いた蒸着法でアルミニウムを堆積することによって、ソース電極4およびドレイン電極5を形成する。このとき、チャネル長が例えば約12μmとなるように、ソース電極4とドレイン電極5との間隔を設定した。
【0102】
(4)高分子包接錯体を含む溶液をインクジェット法により所定の位置に付与し、乾燥することによって、有機半導体層6を形成する。有機半導体層6は単分子層以上であればよく、100nm以上1000nm以下の範囲にあることが好ましい。
【0103】
高分子包接錯体として、ポリチオフェン(化2)をシクロデキストリン(化1:n=7)で包接した高分子包接錯体を用いると、有機薄膜FET10のキャリア移動度として、0.3cm2-1-1を得ることができる。キャリア移動度は、例えばタイムオブフライト法によって測定され得る。また、電流―電圧特性としては、およそ7桁のオン/オフ電流比を得ることができる。キャリア移動度、オン/オフ電流比の両結果は共に現行のa−Siの性能に匹敵するものである。また、この有機薄膜FET10の寿命は、ポリチオフェン(化2)だけを用いて半導体層を形成した場合の5倍以上(例えば1万時間を越える)を有し得る。なお、ポリチオフェン(化2)だけを用いて半導体層を形成した場合のキャリア移動度は8.5x10-5cm2-1-1であり、またオン/オフ電流比はおよそ3桁程度である。
【0104】
上記の高分子包接錯体のシクロデキストリンに代えて、架橋シクロデキストリン(図1(b)参照)を用いることによって、キャリア移動度をさらに向上(例えば0.8cm2-1-1程度)させることができる。
【0105】
上記の高分子包接錯体のポリチオフェンの末端をアントラセンでキャップすることによって、キャリア移動度をさらに向上(例えば1.3cm2-1-1程度)させることができる。さらに、このアントラセンを光二量化することによって、キャリア移動度をさらに向上(例えば8.5cm2-1-1程度)させることができる。
【0106】
次に、本発明によるトランジスタを用いた液晶表示装置100の模式的な断面図を図6に示す。この液晶表示装置100は典型的なTNモードのTFT型液晶表示装置であり、TFTとして高分子包接錯体から形成された半導体層を有するFET10を用いた点以外は公知の構成を有しており、公知の方法で製造できる。
【0107】
ガラス基板11上に、ゲート電極12、ゲート絶縁層13、ソース電極14、ドレイン電極15および有機半導体層16を有するFET10が形成されている。FET10のドレイン電極15には、ITOから形成された画素電極17が接続されている。対向基板のガラス基板11には、ITOから形成された対向電極19が設けられている。一対の基板11の液晶層20側の表面は、配向膜18を全面に設けられている。液晶層20の液晶分子は、配向膜18によってTN配向されている。液晶材料として正の誘電率異方性を持つネマティック液晶を用い、プレチルト角が約2°のポリイミド配向膜を用いる。
【0108】
この液晶表示装置100は4Vで駆動することができる。本発明によるトランジスタは従来のa−SiTFTに比べ高いキャリア移動度を有し、さらにオン/オフ電流比が大きいことから、より小型化することができる。従って開口率を従来のa−SiTFTを用いた場合の65%を85%まで向上することができる。その結果、冷陰管バックライトを用いたときの輝度は、従来の300Cdから500Cdに向上することができる。さらに、オン/オフ電流比がa−SiTFTより高いため、正面コントラスト比を従来の300:1から500:1に向上することができる。さらに、正面コントラスト比が向上することによって、視野角特性も改善され得る。コントラスト比が10:1以上となる視野角は上下、左右共80°以上となり得る。
【0109】
このように、本発明のFETを用いることによって、液晶表示装置を高性能化することができる。また、FETの製造プロセスを簡略化することができるので、液晶表示装置を安価に製造することができる。本発明によるFETは、例示した液晶表示装置に限られず、種々のタイプの液晶表示装置に用いることができる。
【0110】
次に、本発明によるトランジスタを用いた有機EL表示装置200の模式的な断面図を図7に示す。この有機EL表示装置200は典型的なTFT型有機EL表示装置であり、TFTとして高分子包接錯体から形成された半導体層を有するFET10を用いた点以外は公知の構成を有しており、公知の方法で製造できる。上述したように、TFT10は、ゲート電極102、ゲート絶縁層103、ソース電極104、ドレイン電極105および有機半導体層106を有している。
【0111】
有機EL表示装置200は、透明電極(ITO)107が被覆された透明基板101上に有機薄膜からなる電界発光層111および正孔輸送層112が積層され、その上にマトリックス状に分離された画素電極113が形成されており、各画素電極113上には、ドレイン電極105を介してFET10が配置されている。
【0112】
この有機EL表示装置200は、発光面をFET10の大きさに依存せずに配置することができるのでの発光面の開口率が高い。また、層間絶縁層114は平坦化層として機能するので、フルカラー表示装置を構成する場合、各画素のFET10は平坦な層の上に構成することができる。
【0113】
有機EL表示装置200は、例えば、ソース電圧5V、ゲート電圧5Vで駆動することができ、従来の2000Cd/m2〜3000Cd/m2の発光輝度を7000Cd/m2まで向上することができる。また、動画表示も可能である。
【0114】
さらに、電界発光層111として、赤色発光層、緑色発光層、青色発光層をストライプ状に並べて形成することによってカラー表示装置を構成することができる。このカラー表示装置で例えばソース電圧5V、ゲート電圧5Vで、動画表示すると、従来の1000〜1500Cd/m2の発光輝度を3000Cd/m2まで向上することができる。さらに、オン/オフ電流比がa−SiTFTより高いため、正面コントラスト比を従来の300:1から550:1に向上することができる。
【0115】
このように、本発明のFETを用いることによって、有機EL表示装置を高性能化することができる。また、FETの製造プロセスを簡略化することができるので、有機EL表示装置を安価に製造することができる。本発明によるFETは、例示した有機EL表示装置に限られず、種々のタイプの有機EL表示装置に用いることができる。
【0116】
なお、逆スタガー型のFET10を用いた例を説明したが、プレーナ型のFETを用いることもできる。
【0117】
上述した種々の構造を有する実施形態の表示装置に限られず、高分子包接錯体を含む有機層を備えた他の構成のトランジスタを例えば表示装置に用いることができる。
【0118】
図8Aは、本発明の他の実施形態によるボトムゲート型のFET300の断面構造を模式的に示す図である。もちろん、これに限られず、トップゲート型を含む他のトランジスタに適用することができる。
【0119】
図8Aに示したように、FET300は、絶縁性基板301上にゲート電極302を有している。従来のFETや上述の実施形態のFETと異なり、FET300は、ゲート電極302を覆うゲート絶縁層を有していない。その代わりに、高分子包接錯体を含む有機層306がゲート電極302を覆うように形成されている。ソース電極304およびドレイン電極305は、有機層306上に形成されている。有機層306は、半導体層とゲート絶縁層との機能を有している。有機層306は、高分子包接錯体の単分子層でも良いし、単分子であってもよい。
【0120】
FET300は、例えば、以下の様にして製造することができる。
【0121】
まず、ゲート電極302を絶縁性基板301上に形成する。ゲート電極302の好ましい材料として、ゲート電極2の材料としては、Cr、Al、Ta、Mo、Nb、Cu、Ag、Au、Pt、Pd、In、Ni、Ndやこれらの合金、ポリシリコン、非晶質シリコン、錫酸化物、酸化インジウム、インジウム錫酸化物(ITO;Indiumu Tin Oxide)等の無機材料や、ドープされた導電性高分子(例えば、ポリエチレンジオキシチオフェン(PEDOT)とポリスチレンスルホン酸ナトリウムとの混合物等)等の有機材料が挙げられる。また、2層以上の膜を積層しても良い。蒸着法やスパッタリング法、塗布法または印刷法など材料に応じた公知の成膜方法を用いて導電性の膜を堆積した後、フォトリソグラフィー工程およびエッチング工程によって、この導電性膜をゲート電極2の所定の形状に加工する。
【0122】
次に、ゲート電極302を覆うように、有機層306を形成する。例えば、高分子包接錯体を含む有機層は、上述したように、高分子包接錯体の溶液を調製し、この溶液を用いて種々の塗布方法および印刷法で形成することができる。乾燥後、必要に応じて加熱処理することにより、高分子包接錯体の膜を形成することができる。
【0123】
上記高分子包接錯体の溶液の調製に際しては、図8Bに示すように、ホスト分子(例えば、CD)を過剰にゲスト分子と混合することが好ましい。絶縁性を有するホスト分子を過剰に含む上記溶液を用いることによって、ゲスト分子をより完全に覆うことができる。さらに、上記溶液に過剰に含まれたホスト分子は、ゲート絶縁層として機能することができる層を形成することもできる。従って、半導体層およびゲート絶縁層として機能する有機層を形成する場合には、ホスト分子を過剰に含む溶液を用いることが好ましい。
【0124】
次に、有機層306上にソース電極304およびドレイン電極305を形成する。ソース電極304およびドレイン電極305の材料としては、ゲート電極302と同様の材料を用いて、同様の方法で形成され得る。もちろん、ゲート電極302の材料とソース電極304およびドレイン電極305の材料とは異なっても良いし、同じでも良い。2層以上の膜を積層しても良い。
【0125】
図8Aに示した構造および配置は、本願明細書に開示した表示装置や他の適当な表示装置に用いられる他のトランジスタに適用することができる。
【0126】
高分子包接錯体を含む有機層、ゲート電極、ソース電極およびドレイン電極の他の構成も可能である。
【0127】
図9Aは、本発明の実施形態によるFET400の高分子包接錯体の他の構成を含む部分を模式的に示す図である。
【0128】
図9Aにおいて、高分子包接錯体を含む有機層406、ゲート電極402、ソース電極404、ドレイン電極405の配置およびこれを形成するプロセスは、例えば、図8Aに示したのと同様であることが好ましい。但し、高分子包接錯体を含む有機層406の絶縁性の包接化合物が部分的に除去されており、導電性高分子がその上に直接形成されたソース電極404およびドレイン電極405と電気的に接触している点において、図8Aに示した構成と異なっている。
【0129】
この有機層406の形成方法の例を図9Bを参照しながら説明する。ここでは、導電性高分子として、ポリチオフェンを用いて説明する。
【0130】
まず、(化7)で示されるポリチオフェンをビルスマイヤー反応によりジホルミル化(またはジアルデヒド化)させると(化8)の化合物が得られる。(化38)をトーレンス試薬(銀アンモニウムイオン)を用いて酸化させると、末端がカルボキシル基で修飾されたポリチオフェンが得られる。さらに、このカルボキシル基を塩化チオニル等の試薬を用いて、(化9)で示される酸塩化物が得られる。
【0131】
次に、(化9)で示されるポリチオフェンの酸塩化物をシクロデキストリンで包接することによって、(化10)で示される抱接錯体が得られる。この包接錯体(化10)をアントラセンメタノールと反応させることにより、(化11)で示される末端にアントラセンを導入したポリチオフェンが得られる。
【0132】
(化11)で示される高分子包接錯体と(化12)で示される末端にアントラセンを有するポリチオフェンとの混合物に特定波長の光を照射すると、アントラセンの光二量化反応が起こる。その結果、図9Bにおいて(化13)で示す、共役鎖の両端末が露出された筒状の高分子包接錯体が得られる。
【0133】
図10は、本発明の実施形態によるFET500の高分子包接錯体の他の構成を含む部分を模式的に示す図である。
【0134】
図10に示した構成は、高分子包接錯体を含む有機層506の導電性高分子と電気的な接続を形成するソース電極504およびドレイン電極505の配置が、図8Aに示した構成と異なっている。ゲート電極502、ソース電極504およびドレイン電極505は、金属結晶から形成されている。ソース電極504およびドレイン電極505は、有機層506の両端部において、高分子包接錯体のゲスト分子である導電性高分子と電気的に接続されている。ゲート電極502と導電性高分子とは絶縁性ホスト分子(CD)によって絶縁されている。高分子包接錯体としては、図9Bに化学式13で示した両端において導電性高分子が絶縁性のホスト分子(CD)から露出されたものを用いることが好ましい。
【0135】
図10に示したトップゲート型の構成は、例えば、基板(不図示)にソース電極504およびドレイン電極505を公知の成膜プロセスおよびパターニングプロセスによって形成し、図8Aを参照しながら説明したのと同様の方法で高分子包接錯体を含む有機層506を形成した後、有機層506上に、例えばインクジェット法を用いてゲート電極502を形成することによって、作製することができる。勿論、トップゲート型に限られず、高分子包接錯体を含む有機層506、ゲート電極502、ソース電極504、ドレイン電極505の配置およびこれを形成するプロセスは、例えば、図8Aに示したのと同様であってもよい。
【0136】
図11は、本発明の実施形態によるFET600の高分子包接錯体の他の構成を含む部分を模式的に示す図である。
【0137】
図11に示した構成は、高分子包接錯体を含む有機層606の導電性高分子と電気的な接続を形成するソース電極604およびドレイン電極605の配置が、図8Aに示した構成と異なっている。また、ゲート電極602、ソース電極604およびドレイン電極605は、従来の導電性高分子(π共役系高分子とドーパント高分子との混合物)から形成されている。ソース電極604およびドレイン電極605は、有機層606の両端部において、高分子包接錯体のゲスト分子である導電性高分子と電気的に接続されている。ゲート電極602と導電性高分子とは絶縁性ホスト分子(CD)によって絶縁されている。高分子包接錯体としては、図9Bに化学式13で示した両端において導電性高分子が絶縁性のホスト分子(CD)から露出されたものを用いることが好ましい。
【0138】
図11に示したトップゲート型の構成は、例えば、基板(不図示)にソース電極604およびドレイン電極605を公知の成膜プロセスおよびパターニングプロセスによって形成し、図8Aを参照しながら説明したのと同様の方法で高分子包接錯体を含む有機層606を形成した後、有機層606上に、例えばインクジェット法を用いてゲート電極602を形成することによって、作製することができる。勿論、トップゲート型に限られず、高分子包接錯体を含む有機層506、ゲート電極502、ソース電極504、ドレイン電極505の配置およびこれを形成するプロセスは、例えば、図8Aに示したのと同様であってもよい。
【0139】
図8A、図9A、図10および図11に示した好ましい実施形態の構成によって、以下に説明する利点を得ることができる。上記の説明から明らかなように、図8A、図9A、図10および図11に示した実施形態のトランジスタは、ゲート絶縁層を有していない。これは、高分子包接錯体を含む有機層は、導電性高分子を抱接する絶縁性の包接化合物を有しており、有機層をゲート電極を覆うように、且つ、ソース電極とドレイン電極との間に形成できることによる。その結果、製造工程は簡略化され、且つ、トランジスタのコストを低減することができる。
【0140】
さらに、図8A、図9A、図10および図11に示した好ましい実施形態のトランジスタにおいては、従来のトランジスタのように、ゲート絶縁層と半導体層との厚さの比や表面状態を制御する必要が無く、その結果、電流−電圧特性およびオン−オフ比を有している。例えば、図9Bに示したように、ポリフェニレンビニレンを架橋していないCD分子で抱接した高分子包接錯体を用いると、104オーダのオン−オフ比が得られる。さらに、架橋したCD分子で抱接した高分子包接錯体を用いると、オン−オフ比は106オーダまで向上する。
【0141】
さらに、図8A、図9A、図10および図11に示した好ましい実施形態のトランジスタは、ナノメータスケールの大きさを有し得るので、従来のトランジスタに比べて非常に優れた特性を有するのナノメータスケールが得られる。例えば、図8A、図9A、図10および図11に示した好ましい実施形態のトランジスタの有機層は、好ましくは、0.5nm以上10nm以下の厚さを有し、長さ(チャネ長に相当)は1nm以上20nm以下である。
【0142】
図8A、図9A、図10および図11に示した好ましい実施形態のトランジスタの構成は、他のトランジスタに適用することが可能で、そのようなトランジスタは、例示した表示装置や他の表示装置に用いることができる。
【0143】
本発明の実施形態によるトランジスタを表示装置に用いることによって、以下に示すような利点を得ることができる。表示装置の画素開口率を著しく向上することができ、表示装置の輝度を向上することができる。また、表示装置の画素サイズを小さくすることができ、表示装置の解像度を向上することができる。特に、液晶表示装置よりも薄い有機EL表示装置を実現することが可能になる。さらに、従来のトランジスタを有するフレキシブル表示装置(例えば液晶表示装置や有機EL表示装置)よりも、変形(例えば曲げや延伸)に対する耐性に優れ、良好な特性を維持することが可能なフレキシブル表示装置が得られる。
【0144】
【発明の効果】
本発明によると、従来の導電性高分子を用いたトランジスタよりも特性および/または信頼性が改善された有機トランジスタが提供される。本発明によるトランジスタは、アクティブ駆動型表示装置のアクティブ素子として好適に用いられ、従来のa−SiTFTと同程度またはそれ以上の特性を有しつつ、安価に製造することが可能である。
【図面の簡単な説明】
【図1】(a)および(b)本発明によるトランジスタに用いられる高分子包接錯体の構造を模式的に示す図である。
【図2】(a)および(b)本発明によるトランジスタに用いられる他の高分子包接錯体の構造を模式的に示す図である。
【図3】本発明によるトランジスタに用いられる高分子包接錯体の末端基の反応を利用した二量化反応を模式的に示す図である。
【図4】本発明による実施形態の電界効果型トランジスタ10の模式的な断面図である。
【図5】本発明によるトランジスタに用いられる、末端基でキャップされた高分子包接錯体の合性反応を説明するための図である。
【図6】本発明による実施形態の液晶表示装置100の模式的な断面図である。
【図7】本発明による実施形態の有機EL表示装置200の模式的な断面図である。
【図8A】本発明の他の実施形態によるボトムゲート型のFET300の断面構造を模式的に示す図である。
【図8B】図8Aに示したFET300の有機層の好ましい形成方法を説明するための図である。
【図9A】本発明の実施形態によるFET400の高分子包接錯体の他の構成を含む部分を模式的に示す図である。
【図9B】図9Aに示したFET400の有機層の好ましい形成方法を説明するための図である。
【図10】本発明の実施形態によるFET500の高分子包接錯体の他の構成を含む部分を模式的に示す図である。
【図11】本発明の実施形態によるFET600の高分子包接錯体の他の構成を含む部分を模式的に示す図である。
【符号の説明】
1、11、101 絶縁性基板、ガラス基板、透明性基板
2、12、102 ゲート電極
3、13、103 ゲート絶縁層
4、14、104 ソース電極
5、15、105 ドレイン電極
6、16、106 有機層

Claims (26)

  1. 第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられた有機層と、前記有機層に電界を印加するための第3電極とを備え、
    前記有機層は高分子包接錯体を含む、トランジスタ。
  2. 前記高分子包接錯体は、ホスト分子に包接された導電性を有するゲスト高分子を有する、請求項1に記載のトランジスタ。
  3. 前記ホスト分子は架橋構造を有する高分子を含む、請求項に記載のトランジスタ。
  4. 前記ゲスト高分子は嵩高い末端基を少なくとも1方の末端に有しており、それによって、前記ゲスト高分子が前記ホスト分子に包接された状態が安定化されている、請求項2または3に記載のトランジスタ。
  5. 前記ゲスト高分子は反応性の末端基を有し、前記末端基同士が結合している、請求項2または3に記載のトランジスタ。
  6. 前記ゲスト高分子はπ共役系高分子であって末端基を有し、前記末端基は前記ゲスト高分子とπ共役系を形成している、請求項2または3に記載のトランジスタ。
  7. 前記ゲスト分子は、線状高分子である、請求項2から5のいずれかに記載のトランジスタ。
  8. 前記ホスト分子は筒状分子である、請求項2から7のいずれかに記載のトランジスタ。
  9. 前記ホスト分子は、低分子量分子または高分子量分子のいずれかである、請求項8に記載のトランジスタ。
  10. 前記ゲスト分子の重合度が少なくとも10以上200以下である、請求項2から9のいずれかに記載のトランジスタ。
  11. 電界効果型トランジスタである、請求項1から10のいずれかに記載のトランジスタ。
  12. 前記電界効果型トランジスタは、ボトムゲート型、トップゲート型、および平面型の内のいずれかである、請求項11に記載のトランジスタ。
  13. ナノメータスケールの有機トランジスタである、請求項1から12のいずれかに記載のトランジスタ。
  14. 請求項1から13のいずれかに記載のトランジスタと、前記トランジスタに接続された画素とを備える表示装置。
  15. 基板と、前記基板上に形成された薄膜トランジスタとを有し、
    前記薄膜トランジスタは、ゲート電極と、ソース電極と、ドレイン電極と、前記ソース電極と前記ドレイン電極との間に設けられた高分子包接錯体を含む有機層を備える表示装置。
  16. 記ゲート電極、前記ソース電極および前記ドレイン電極の間に設けられたゲート絶縁層をさらに有し、
    前記有機層は、前記ゲート絶縁層、前記ソース電極および前記ドレイン電極上に設けられている、請求項15に記載の表示装置。
  17. 前記有機層は、前記ソース電極および前記ドレイン電極と直接接触している、請求項16に記載の表示装置。
  18. 記有機層と前記ゲート電極、前記ソース電極および前記ドレイン電極のいずれの間にも絶縁層が設けられていない、請求項15に記載の表示装置。
  19. 前記有機層は、前記ゲート電極、前記ソース電極および前記ドレイン電極のそれぞれと直接接触している、請求項18に記載の表示装置。
  20. 基板を用意する工程と、
    前記基板上に薄膜トランジスタを形成する工程であって、
    ゲート電極を形成する工程と、ソース電極を形成する工程と、ドレイン電極を形成する工程と、前記ソース電極と前記ドレイン電極との間に設けられた高分子包接錯体を含む有機層を形成する工程を含む工程と、
    を包含する、薄膜トランジスタの形成方法。
  21. 前記薄膜トランジスタを形成する工程は、前記ゲート電極と、前記ソース電極および前記ドレイン電極との間にゲート絶縁層を形成する工程を更に含み、
    前記有機層は、前記ゲート絶縁層、前記ソース電極および前記ドレイン電極上に形成される、請求項20に記載の薄膜トランジスタの形成方法。
  22. 記ゲート電極、前記ソース電極および前記ドレイン電極の間に絶縁層が形成されない、請求項20に記載の薄膜トランジスタの形成方法。
  23. 前記有機層が、前記ゲート電極、前記ソース電極および前記ドレイン電極のそれぞれと直接接触している、請求項22に記載の薄膜トランジスタの形成方法。
  24. 前記有機層は前記ゲート電極を覆い、前記ソース電極および前記ドレイン電極は前記有機層上に形成されている、請求項22に記載の薄膜トランジスタの形成方法。
  25. 前記有機層を形成する工程は、スピンコート法、ディップコート法、キャスティング法、印刷法、マイクロパターニング法およびインクジェット法の内のいずれかの方法を用いて、前記高分子包接錯体の溶液を前記基板上に付与または印刷することによって、前記高分子包接錯体の膜を形成する工程を包含する、請求項20から24のいずれかに記載の薄膜トランジスタの形成方法。
  26. 請求項20から25のいずれかに記載の薄膜トランジスタの形成方法によってトランジスタを形成する工程と、
    前記トランジスタ接続されるように画素を形成する工程と、
    を包含する表示装置の製造方法。
JP2002369218A 2001-12-25 2002-12-20 トランジスタおよびそれを用いた表示装置 Expired - Fee Related JP4360801B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002369218A JP4360801B2 (ja) 2001-12-25 2002-12-20 トランジスタおよびそれを用いた表示装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001391526 2001-12-25
JP2001-391526 2001-12-25
JP2002369218A JP4360801B2 (ja) 2001-12-25 2002-12-20 トランジスタおよびそれを用いた表示装置

Publications (2)

Publication Number Publication Date
JP2003298067A JP2003298067A (ja) 2003-10-17
JP4360801B2 true JP4360801B2 (ja) 2009-11-11

Family

ID=19188532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002369218A Expired - Fee Related JP4360801B2 (ja) 2001-12-25 2002-12-20 トランジスタおよびそれを用いた表示装置

Country Status (8)

Country Link
US (1) US7432525B2 (ja)
EP (1) EP1459395B1 (ja)
JP (1) JP4360801B2 (ja)
KR (1) KR100600687B1 (ja)
CN (1) CN100356609C (ja)
AU (1) AU2002351437A1 (ja)
TW (1) TWI222223B (ja)
WO (1) WO2003056640A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7383401B2 (ja) 2019-05-27 2023-11-20 株式会社Egサイクル 任意染色植物の製造方法及び任意染色植物の製造装置並びに真空チャンバ

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005514729A (ja) * 2001-12-20 2005-05-19 アド−ビジョン・インコーポレイテッド 有機発光デバイスのためのスクリーン印刷可能な電極
US7186380B2 (en) * 2002-07-01 2007-03-06 Hewlett-Packard Development Company, L.P. Transistor and sensors made from molecular materials with electric dipoles
US7105462B2 (en) * 2003-07-22 2006-09-12 E. I. Du Pont De Nemours And Company Lamination of organic semiconductor
DE10340926A1 (de) * 2003-09-03 2005-03-31 Technische Universität Ilmenau Abteilung Forschungsförderung und Technologietransfer Verfahren zur Herstellung von elektronischen Bauelementen
JP4652718B2 (ja) * 2004-04-30 2011-03-16 ミクロ技研株式会社 液晶ディスプレイの製造方法
DE102004021989A1 (de) * 2004-05-04 2005-12-15 Covion Organic Semiconductors Gmbh Organische elektronische Vorrichtungen
KR100592270B1 (ko) * 2004-05-18 2006-06-21 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100544145B1 (ko) * 2004-05-24 2006-01-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
JP2006005036A (ja) * 2004-06-16 2006-01-05 Sony Corp 有機化合物結晶及び電界効果型トランジスタ
US8241467B2 (en) * 2004-08-10 2012-08-14 Global Oled Technology Llc Making a cathode structure for OLEDs
CN1738069A (zh) 2004-08-17 2006-02-22 国际商业机器公司 其电极具有增强注入特性的电子器件制造方法和电子器件
JP4653441B2 (ja) * 2004-08-19 2011-03-16 リコー光学株式会社 積層構造体、光学素子、及び光学製品
CN100451779C (zh) * 2004-09-01 2009-01-14 财团法人工业技术研究院 一种有机薄膜晶体管的多重保护层方法及装置
WO2006046521A1 (ja) * 2004-10-25 2006-05-04 Matsushita Electric Industrial Co., Ltd. 電子デバイスおよびその製造方法、ならびにそれを用いた電子機器
JP4883898B2 (ja) * 2004-11-18 2012-02-22 パナソニック株式会社 電子デバイスおよびそれを用いた電子機器
JP4999461B2 (ja) * 2004-11-19 2012-08-15 パナソニック株式会社 電界効果トランジスタおよびその製造方法、ならびにそれを用いた電子機器
KR100659103B1 (ko) * 2005-10-24 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR101219035B1 (ko) * 2005-05-03 2013-01-07 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP4708861B2 (ja) 2005-05-25 2011-06-22 キヤノン株式会社 電界効果型トランジスタの製造方法
US7960040B2 (en) * 2006-02-28 2011-06-14 Fujifilm Corporation Organic electroluminescence device
JP4289385B2 (ja) 2006-05-18 2009-07-01 ソニー株式会社 有機電子デバイス及びその製造方法
US7923718B2 (en) * 2006-11-29 2011-04-12 Xerox Corporation Organic thin film transistor with dual layer electrodes
JP5138927B2 (ja) * 2006-12-25 2013-02-06 共同印刷株式会社 フレキシブルtft基板及びその製造方法とフレキシブルディスプレイ
US8563380B2 (en) * 2008-01-07 2013-10-22 Shachar Richter Electric nanodevice and method of manufacturing same
JP5401812B2 (ja) * 2008-03-19 2014-01-29 住友化学株式会社 電子素子
JP5598822B2 (ja) * 2009-04-30 2014-10-01 株式会社ダイセル 光学異性体用分離剤
CN102779785A (zh) * 2012-07-25 2012-11-14 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制备方法和显示装置
US10128441B2 (en) * 2012-09-07 2018-11-13 The Regents Of The University Of California Field-effect transistors based on macroscopically oriented polymers

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376378A (ja) 1986-09-18 1988-04-06 Mitsubishi Electric Corp 電界効果型トランジスタ
JPS63130164A (ja) * 1986-11-20 1988-06-02 Toshiba Corp 有機薄膜
EP0418504B1 (en) * 1989-07-25 1995-04-05 Matsushita Electric Industrial Co., Ltd. Organic semiconductor memory device having a MISFET structure and its control method
JP2813428B2 (ja) * 1989-08-17 1998-10-22 三菱電機株式会社 電界効果トランジスタ及び該電界効果トランジスタを用いた液晶表示装置
JP3006718B2 (ja) 1990-09-25 2000-02-07 科学技術振興事業団 オリゴチオフェンを用いた電子素子
US5556706A (en) 1993-10-06 1996-09-17 Matsushita Electric Industrial Co., Ltd. Conductive layered product and method of manufacturing the same
KR100248392B1 (ko) 1997-05-15 2000-09-01 정선종 유기물전계효과트랜지스터와결합된유기물능동구동전기발광소자및그소자의제작방법
US6011274A (en) * 1997-10-20 2000-01-04 Ois Optical Imaging Systems, Inc. X-ray imager or LCD with bus lines overlapped by pixel electrodes and dual insulating layers therebetween
EP0975027A2 (en) * 1998-07-23 2000-01-26 Sony Corporation Light emitting device and process for producing the same
US6830828B2 (en) * 1998-09-14 2004-12-14 The Trustees Of Princeton University Organometallic complexes as phosphorescent emitters in organic LEDs
US6097147A (en) * 1998-09-14 2000-08-01 The Trustees Of Princeton University Structure for high efficiency electroluminescent device
TW465152B (en) * 1999-03-29 2001-11-21 Sony Corp Light emitting device, production method thereof, and light emitting apparatus and display unit using the same
CN101312235B (zh) * 1999-05-13 2010-06-09 普林斯顿大学理事会 基于电致磷光的极高效有机发光器件
US6720572B1 (en) * 1999-06-25 2004-04-13 The Penn State Research Foundation Organic light emitters with improved carrier injection
AU2001285220A1 (en) * 2000-08-21 2002-03-04 Massachusetts Institute Of Technology Polymers with high internal free volume

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7383401B2 (ja) 2019-05-27 2023-11-20 株式会社Egサイクル 任意染色植物の製造方法及び任意染色植物の製造装置並びに真空チャンバ

Also Published As

Publication number Publication date
CN100356609C (zh) 2007-12-19
KR100600687B1 (ko) 2006-07-19
CN1526173A (zh) 2004-09-01
TW200400639A (en) 2004-01-01
US7432525B2 (en) 2008-10-07
AU2002351437A1 (en) 2003-07-15
EP1459395B1 (en) 2013-04-24
US20040238814A1 (en) 2004-12-02
JP2003298067A (ja) 2003-10-17
KR20040000462A (ko) 2004-01-03
EP1459395A1 (en) 2004-09-22
WO2003056640A1 (en) 2003-07-10
TWI222223B (en) 2004-10-11

Similar Documents

Publication Publication Date Title
JP4360801B2 (ja) トランジスタおよびそれを用いた表示装置
US7498084B2 (en) Macromolecular structure, functional device having the same, transistor, and display apparatus using the same
EP1679752B1 (en) Conductive thin film and thin-film transistor
US7605396B2 (en) Field effect type organic transistor and process for production t hereof
JP2004006782A (ja) 有機半導体材料、これを用いた有機トランジスタ、電界効果トランジスタ及びスイッチング素子
WO2007088768A1 (ja) 有機薄膜トランジスタ、有機半導体材料、有機半導体膜、及び有機半導体デバイス
JP4139096B2 (ja) トランジスタ及びそれを用いた表示装置
JP2003324203A (ja) 静電誘導型トランジスタ
JPWO2006129718A1 (ja) 有機薄膜トランジスタ
JP4408030B2 (ja) トランジスタ、表示装置、トランジスタの製造方法、および、表示装置の製造方法
JP4419425B2 (ja) 有機薄膜トランジスタ素子
JP5481893B2 (ja) 有機トランジスタアクティブ基板、有機トランジスタアクティブ基板の製造方法および有機トランジスタアクティブ基板を用いた電気泳動ディスプレイ
JP4570341B2 (ja) 薄膜トランジスタおよびそれを用いた表示素子、ならびに液晶表示素子
JP2004006747A (ja) 有機半導体材料、これを用いた有機トランジスタ、電界効果トランジスタ及びスイッチング素子
JP2004335932A (ja) 有機薄膜トランジスタ及びその製造方法
JP5104428B2 (ja) 有機半導体材料、これを用いた電界効果トランジスタ
JP2008283104A (ja) 有機半導体材料、有機薄膜トランジスタ及びその製造方法
JP2004273678A (ja) 有機薄膜トランジスタ
JP2013089760A (ja) 積層構造、有機半導体素子、配線および表示装置、並びに有機半導体素子の製造方法
JP5426274B2 (ja) トランジスタおよびそれを用いた表示素子、ならびに液晶表示素子
JP2005075962A (ja) 超分岐高分子、超分岐高分子組成物、超分岐高分子構造体および電子デバイス素子
CN112117333A (zh) 一种薄膜晶体管及其制备方法、显示基板、显示装置
JP2005322787A (ja) 有機薄膜トランジスタ
JP2004273676A (ja) 有機薄膜トランジスタ及びその製造方法
JP2008159666A (ja) 有機電子デバイス、有機薄膜トランジスタ、及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090811

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090811

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4360801

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees