JP4358125B2 - クロストークノイズ低減回路を備えた半導体装置 - Google Patents

Description

本発明は、固体撮像素子等の半導体装置における信号線同士のクロストークノイズを低減する技術に関するものでる。

半導体装置には、固体撮像素子、液晶表示素子、半導体メモリなどのように複数のドライバ回路と、該ドライバ回路に接続され制御信号を伝達する複数種の制御信号線と、当該複数種の制御信号線に接続され、ドライバ回路により駆動される素子群からなるものがある。

このような半導体装置においては、信号線間のクロストークとそれによる誤動作が常に問題になる。この問題について、固体撮像素子を例として説明する。
CMOSイメージセンサ等の固体撮像素子は、本発明に関連する先行技術文献である下記特許文献１及び特許文献２に記載されているように、フォトダイオードと複数個のトランジスタからなる画素（ピクセル）がアレイ状に配置され、その周辺に読み出す画素を指定するためのシフトレジスタや各画素のトランジスタを制御するドライバ回路等が配置されており、アレイ内には制御信号線が配線されている。

半導体集積回路技術の発展に伴い、固体撮像素子のピクセルが小さくなってきており、またアレイサイズがメガピクセル以上に大きくなって（つまりアレイの1辺が長くなって）きている。すると、ピクセル内の制御信号同士のクロストークが起こりやすくなる。

ピクセル内の第１の制御信号線の制御信号が変化するとき、隣接して設けられている第２の制御信号線にクロストークノイズが発生し、第２の制御信号が意図しない変化をすることがある。

例えば、第１の制御信号が電荷転送制御信号、第２の制御信号が画素リセット信号であるとすると、蓄積した信号を画素リセット信号によって意図せずにリセットをしてしまい、出力画像を劣化させてしまう。この現象は、ピクセルアレイ上でドライバからの距離にしたがって度合いが変わるので、出力画像がシェーディング特性をもってしまう。

以下に、本発明に関連する先行技術文献である、特許文献１乃至３を紹介する。
下記特許文献１、２には、上述したように、固体撮像素子が記載されている。そのうち特許文献１は、固体撮像装置におけるセンサのダイナミックレンジを高照度側へ拡大する技術等に関するものであり、イメージセンサにおけるノイズについては、信号電荷を初期化する際に発生するリセットノイズについての記載はあるが、ピクセル内の制御信号同士のクロストークについては記載されていない。

特許文献２には、固体撮像装置において、配線本数を削減することが記載されている。特許文献２に記載された固体撮像装置には、垂直方向の画素を選択するシフトレジスタが、ピクセルアレイの両側に設けられている。特許文献２においても、ピクセル内の制御信号同士のクロストークについては記載されていない。

特許文献３は、液晶表示装置に関するものであり、画面に表示むら（クロストーク）が発生する問題を解決するために、液晶表示素子をはさんで信号ドライバと反対側に補償電圧印加回路が設けられたものが記載されている。特許文献３においても画素がアレイ状に配置されており、信号線が配線されてはいるが、信号線間のクロストークに関する記載はない。
特開２００４−１５９２７４号公報 特開２００３−１３４３９９号公報 特開平０８−１２９１５８号公報

以上述べた信号線間のクロストークの低減策としては、従来、設計段階で信号線間の距離を充分保つようにすることや、半導体装置内の各素子でクロストークによる誤動作防止が考えられていた。しかし、このような対策は、チップ面積を増加させ半導体装置のサイズを大きくするものであり、好ましくない。

また、クロストークの低減策が、半導体装置内部の配線数を増やしたり、半導体装置内の各素子を駆動する論理と干渉し合い、それらの駆動論理に制限を与えることは避けることが望ましい。

そこで、本発明の解決しようとする課題は、複数のドライバ回路と、前記複数のドライバ回路にそれぞれ接続され、それぞれの前記ドライバ回路からの制御信号を伝達する複数の制御信号線と、前記複数の制御信号線に接続され、前記ドライバ回路からの制御信号が与えられて動作する複数の素子を含む半導体装置において、半導体装置のサイズを大きくすることなく、半導体装置内部の制御信号線間で生じるクロストークノイズの影響を軽減することである。

クロストークノイズの影響を低減しようとする制御信号線の前記ドライバ回路が接続された側と反対側に、当該制御信号線上の論理が前記素子を動作させる論理である場合には当該制御信号線と固定電位間のインピーダンスを大きくするように、当該制御信号線上の論理が前記素子を動作させる論理と反対の論理である場合には当該制御信号線と固定電位間のインピーダンスを小さくするように、制御するノイズガード回路を備える。

本発明によれば、クロストークノイズによる誤動作を防ぐことができ、また、チップ面積の増加も防ぐことができる。

以下、本発明を、半導体装置の例として固体撮像素子を、制御信号線の例として蓄積されていた画素をリセットするリセット信号線と画素に蓄積された電荷の転送制御を行うトランスファゲート信号線を挙げて説明する。

図１は、本発明の基本概念を説明する図である。ピクセルアレイ１０の一方の側に垂直方向の画素選択のためのＶシフトレジスタ１１と制御信号線のドライバ１２が配置され、他方にノイズガード１３が配置されている。制御信号線は、トランスファゲート（ＴＧ）信号線１４、リセット（ＲＳＴ）信号線１５及び選択（ＳＥＬ）信号線１６が記載されている。ノイズガード１３には、リセット信号線１５のみが接続されている。

リセット信号線１５が、ドライバ側からの矢印線とノイズガード側からの矢印線に分かれているのは、本発明においては、上記他方の側であるドライバから遠いノイズガード側であっても、リセット信号が十分に与えられることを示している。

以下、図２乃至図５を参照して、本発明の実施例を説明する。

図２は、本発明の固体撮像素子の１つのピクセルとそのピクセルが属する行に設けられたノイズガードの第１の実施例の回路構成を示すものである。図３は、第１の実施例における画素読み出し時の各制御信号線の動作タイミングを示す図である。

図２に記載されたノイズガード２３は、リセット信号線１５の論理を反転するインバータ２３１とインバータ２３１の出力がゲートに供給され、ドレインがリセット信号線１５に、ソースがグランドに接続されたＮチャネルＭＯＳトランジスタ２３２で構成される。

画素読み出し時には、図３に示すように、先ず選択信号ＳＥＬが立ち上がり、読み出しトランジスタ２６がオンになる。次にリセット信号がハイになるとリセットトランジスタ２５がオンとなり、残留していた電荷が除かれる。リセット信号がロウに戻った所定時間後に、トランスファゲート信号がハイになり、電荷転送トランジスタ２４がオンとなってフォトダイオード２７に蓄積された信号電荷が取り出され、増幅トランジスタ２８で増幅されて読み出しトランジスタ２６を経由して出力信号線２９に出力される。符号２１が付与されたラインは電源線である。

ノイズガード１３は、リセット信号の論理を利用しており、リセット信号のない時にはトランジスタ２３１がオンであるため低インピーダンス状態であるから、トランスファゲート信号が立ち上がったときでもクロストーク雑音を軽減することができる。

また、リセット信号が立ち上がったときには、トランジスタ２３１がオフとなり、ドライバ１２の反対側からもリセット信号が与えられた場合と同様の効果を得ることができる。

図４は、本発明の第２の実施例の回路構成を示すものである。第１の実施例と同じ部分には、同じ符号が付与されている。ピクセルの部分は図２に示したものと同じであり、ノイズガード３３の構成が図２のものと異なる。図５Ａ及び図５Ｂは、それぞれ第２の実施例における画素読み出し時の各制御信号線の動作タイミング例を示す図である。

第２の実施例のノイズガード３３においては、リセット信号線の論理はノア回路３３１を介してトランジスタ３３２のゲートに与えられる。ノア回路３３１のもう一方の入力には、ディスエネーブル端子の信号が与えられる。

すなわち、第２の実施例のノイズガード３３は、第１の実施例のノイズガード２３のインバータ２３１をノア回路３３１に置き換え、外部から制御信号を入力可能としたものである。

図５Ａ及び図５Ｂに示す画素読み出し時の各制御信号線の動作タイミングは、選択（ＳＥＬ）信号、リセット信号及びトランスファゲート信号については図３に示す第１の実施例の場合と同じであり、ディスエネーブル端子に与えられるリセットホールド（ＲＳＴＨＬＤ）信号が加わっていることが異なる。

図５Ａに示すリセットホールド信号は、リセット信号線を長時間ガードした場合のものであり、リセット信号が立ち上がる直前に立ち上がり、リセット信号がたち下がった直後に立ち下がる。したがって、リセット期間にはリセット信号線とグランドの間が高インピーダンスとなり、その他の期間は低インピーダンスとなり、確実にリセット動作を行うことができるとともに、トランスファゲート信号線からのクロストークやその他の雑音の影響を避けることができる。

図５Ｂに示すリセットホールド信号は、リセット信号線を短時間のみガードした場合のものであり、リセット信号が立ち下がった後、トランスファゲート信号が立ち上がる前にハイからロウに立ち下がり、トランスファゲート信号が立ち下がった後にハイに戻る。したがって、トランスファゲート信号が立ち上がる前にリセット信号線とグランドの間を確実に低インピーダンスに保てるため、トランスファゲート信号によるクロストークを防ぐことができる。

なお、図４に示したディスエイブル端子には、図５Ａ、図５Ｂに示されたリセットホールド信号に限らず、例えばトランジスタ３３２を常にオフとする等、アプリケーションに応じて様々な信号入力に利用することができる。

以上、固体撮像素子のリセット信号線とトランスファゲート線の間のクロストークノイズ低減について例示して詳細に説明したが、本発明の対象が、固体撮像素子のリセット信号線とトランスファゲート線の間のクロストークノイズに限らないことは、当業者に明らかである。

本発明のノイズガードは、ノイズガード対象となる制御信号線のドライバ側とは反対側の端子に設けられるものであり、また最小構成では１つのトランジスタと１つのインバータで実現できるので、チップ面積を格別増加させるものではない。また、本発明のノイズガードは、基本的にはその制御信号線の論理に基づいて動作するものであるから、そのための制御信号を必要としないので配線数を増やさず、他の制御論理と干渉することもないので両立することができる。

また、制御信号線のインピーダンスを低下させる前記１つのトランジスタは、よりインピーダンスを低下させるためにサイズの大きいものを採用することができる。
そして、本発明を固体撮像素子のリセット信号線とトランスファゲート線の間のクロストークノイズ低減に適用すると、さらに次のような効果が得られる。
（１）意図しないリセットを防ぐことができるので、出力画像のピクセル位置依存性（シェーディング）を軽減できる。
（２）ノイズゲートはピクセルの外側に設けられるから、ピクセルの開口率（FILFACTOR)を減らすことがない。
（３）ピクセルの開口率や配線数を変えないため、感度を劣化させない。
（４）ブルーミング対策などのピクセル走査に関する論理が必要なものとの両立ができる。

（付記１）複数のドライバ回路と、前記複数のドライバ回路にそれぞれ接続され、それぞれの前記ドライバ回路からの制御信号を伝達する複数の制御信号線と、前記複数の制御信号線に接続され、前記ドライバ回路からの制御信号が与えられて動作する複数の素子を含む半導体装置において、
少なくとも１つの前記制御信号線の前記ドライバ回路が接続された側と反対側に、当該制御信号線上の論理により当該制御信号線と固定電位間のインピーダンスを制御するノイズガード回路を備えたことを特徴とする半導体装置。

（付記２）前記ノイズガード回路は、前記少なくとも１つの制御信号線上の論理が前記素子を動作させる論理である場合には当該制御信号線と固定電位間のインピーダンスを大きくするように、前記少なくとも１つの制御信号線上の論理が前記素子を動作させる論理と反対の論理である場合には当該制御信号線と固定電位間のインピーダンスを小さくするように、制御することを特徴とする付記１に記載の半導体装置。

（付記３）前記ノイズガード回路は、前記少なくとも１つの制御信号線の論理を反転するインバータ回路と、前記インバータ回路の出力がそのゲートに接続され、ドレインが前記制御信号線に、ソースが固定電位に接続されたトランジスタとからなることを特徴とする付記２に記載の半導体装置。

（付記４）前記ノイズガード回路は、一方の入力が前記少なくとも１つの制御信号線に接続され、他方の入力が外部端子に接続されたノア回路と、前記ノア回路の出力がそのゲートに接続され、ドレインが前記制御信号線に、ソースが固定電位に接続されたトランジスタとからなることを特徴とする付記２に記載の半導体装置。

（付記５）前記外部端子には、前記少なくとも１つの制御信号線の制御信号が立ち上がっているときには前記トランジスタをオフとし、前記少なくとも１つの制御信号線に対してクロストークノイズの影響を与える制御信号線上に当該制御信号が立ち上がる以前に前記トランジスタをオンにする信号が与えられることを特徴とする付記４に記載の半導体装置。

（付記６）ピクセルアレイの片側にのみ制御信号線を介してピクセルアレイ内のピクセルを動作させるドライバ回路を備えた固体撮像素子において、
少なくとも１つの前記制御信号線の前記ドライバ回路が接続された側と反対側に、当該制御信号線上の論理により当該制御信号線と固定電位間のインピーダンスを制御するノイズガード回路を備えたことを特徴とする固体撮像素子。

（付記７）前記ノイズガード回路は、前記少なくとも１つの制御信号線上の論理が前記ピクセルを動作させる論理である場合には当該制御信号線と固定電位間のインピーダンスを大きくするように、前記少なくとも１つの制御信号線上の論理が前記素子を動作させる論理と反対の論理である場合には当該制御信号線と固定電位間のインピーダンスを小さくするように、制御することを特徴とする付記６に記載の固体撮像素子。

（付記８）前記ノイズガード回路は、前記少なくとも１つの制御信号線の論理を反転するインバータ回路と、前記インバータ回路の出力がそのゲートに接続され、ドレインが前記制御信号線に、ソースが固定電位に接続されたトランジスタとからなることを特徴とする付記７に記載の固体撮像素子。

（付記９）前記ノイズガード回路は、一方の入力が前記少なくとも１つの制御信号線に接続され、他方の入力が外部端子に接続されたノア回路と、前記ノア回路の出力がそのゲートに接続され、ドレインが前記制御信号線に、ソースが固定電位に接続されたトランジスタとからなることを特徴とする付記７に記載の固体撮像素子。

（付記１０）前記外部端子には、前記少なくとも１つの制御信号線の制御信号が立ち上がっているときには前記トランジスタをオフとし、前記少なくとも１つの制御信号線に対してクロストークノイズの影響を与える制御信号線上に当該制御信号が立ち上がる以前に前記トランジスタをオンにする信号が与えられることを特徴とする付記９に記載の固体撮像素子。

（付記１１）前記少なくとも１つの制御信号線がリセット信号線であり、前記クロストークノイズの影響を与える制御信号線がトランスファゲート信号線であることを特徴とする付記１０記載の固体撮像素子。

本発明の基本概念を説明する図である。 本発明の第１の実施例の回路構成を説明する図である。 本発明の第１の実施例における制御信号線の動作タイミングを説明する図である。 本発明の第２の実施例の回路構成を説明する図である。 本発明の第２の実施例における制御信号線の第１の動作タイミング例を説明する図である。 本発明の第２の実施例における制御信号線の第２の動作タイミング例を説明する図である。

符号の説明

１０ ピクセルアレイ
１１ Ｖシフトレジスタ
１２ ドライバ
１３ ノイズガード
１４ トランスファゲート信号線
１５ リセット信号線
１６ 選択信号線
２１ 電源線
２３ ノイズガード
２３１ インバータ回路
２３２ トランジスタ
２４ 電荷転送トランジスタ
２５ リセットトランジスタ
２６ 読み出しトランジスタ
２７ フォトダイオード
２８ 増幅トランジスタ
２９ 出力信号線
３３ ノイズガード
３３１ ノア回路
３３２ トランジスタ

Claims (2)

1. 複数のドライバ回路と、前記複数のドライバ回路にそれぞれ接続され、それぞれの前記ドライバ回路からの制御信号を伝達する複数の第１の制御信号線と、前記複数の第１の制御信号線に接続され、前記ドライバ回路からの制御信号が与えられて動作する複数の素子を含む半導体装置において、
   少なくとも１つの前記第１の制御信号線の前記ドライバ回路が接続された側と反対側に、前記少なくとも１つの第１の制御信号線上の論理が前記素子を動作させる論理である場合には当該第１の制御信号線と固定電位間のインピーダンスを大きくするように、前記少なくとも１つの第１の制御信号線上の論理が前記素子を動作させる論理と反対の論理である場合には当該第１の制御信号線と固定電位間のインピーダンスを小さくするように、制御するノイズガード回路を備え、
   前記ノイズガード回路は、一方の入力が前記少なくとも１つの第１の制御信号線に接続され、他方の入力が外部端子に接続されたノア回路と、前記ノア回路の出力がそのゲートに接続され、ドレインが前記第１の制御信号線に、ソースが固定電位に接続されたトランジスタとからなり、
   前記外部端子には、前記少なくとも１つの第１の制御信号線の制御信号が立ち上がっているときには前記トランジスタをオフとし、前記少なくとも１つの第１の制御信号線に対してクロストークノイズの影響を与える第２の制御信号線上に当該制御信号が立ち上がる以前に前記トランジスタをオンにする信号が与えられ、
   前記半導体装置は固体撮像素子であり、前記複数の素子の各々はピクセルアレイ内のピクセルであり、
   前記少なくとも１つの第１の制御信号線がリセット信号線であり、前記クロストークノイズの影響を与える第２の制御信号線がトランスファゲート信号線であることを特徴とする半導体装置。
2. 前記少なくとも１つの第１の制御信号線の本数は複数であり、当該複数の第１の制御信号線の各々に対応して前記ノイズガード回路をそれぞれ備えることを特徴とする請求項１に記載の半導体装置。

Images