JP4353275B2 - アナログフロントエンド回路及び電子機器 - Google Patents

Description

本発明は、アナログフロントエンド回路及び電子機器に関する。

画像読み取り装置などの電子機器に用いられているＣＣＤ、ＣＭＯＳセンサなどのイメージセンサでは、イメージセンサにより読み取られた原稿等のアナログの画像信号は、Ａ／Ｄ変換器によりデジタルの画像データに変換される。このようなＡ／Ｄ変換器を有するアナログフロントエンド回路（画像処理プロセッサ）の従来技術として特許文献１がある。

このようなアナログフロントエンド回路では、イメージセンサから出力されるアナログの画像信号には、ＤＣオフセット成分が含まれており、このＤＣオフセット成分が原因で、画像信号の電圧レベルがアナログフロントエンド回路の入力許容範囲を超えてしまう場合がある。従って、ＤＣオフセット成分を除去して、画像信号の電圧レベルを適正な電圧レベルに設定するために、イメージセンサの出力とアナログフロントエンド回路の入力との間にＡＣカップリング用のキャパシタを設けると共に、アナログフロントエンド回路にクランプ回路を設けることが望ましい。

このようなクランプ回路によるクランプ動作には、ビットクランプとラインクランプがある。ビットクランプは、相関二重サンプリング（Correlated Double Sampling）などに使用されるが、高速なＡ／Ｄ変換処理が要求されるアプリケーションには不向きである。一方、ラインクランプは、オフィス機器などの高速なＡ／Ｄ変換処理が要求されるアプリケーションには向いている。しかしながら、クランプレベルに引き込まれた黒レベルに誤差が発生すると、原稿の急激な濃度変化等が発生した場合に、正確なＡ／Ｄ変換を実現できないという問題があることが判明した。
特開２００４−２９７１４６号公報

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、ラインクランプにおけるクランプレベルの誤差補正を実現できるアナログフロントエンド回路、及びこれを含む電子機器を提供することにある。

本発明は、イメージセンサからアナログの入力画像信号を受け、前記入力画像信号に対して所与の処理を行ってアナログの画像信号を出力するアナログ処理回路と、前記アナログ処理回路から入力される画像信号のＡ／Ｄ変換を行うＡ／Ｄ変換器と、黒レベルターゲット値が設定されるターゲットレジスタと、前記Ａ／Ｄ変換器から出力されるＡ／Ｄ変換値をモニタして、演算処理を行う演算回路とを含み、前記アナログ処理回路は、前記イメージセンサからの入力画像信号に対するラインクランプを行うクランプ回路と、オフセット調整レジスタを有し、前記オフセット調整レジスタに設定されたオフセット調整値に基づいて画像信号のオフセット調整を行うオフセット調整回路を含み、前記演算回路は、前記クランプ回路によるラインクランプ期間の後であって有効画素出力期間の前の期間である黒レベルモニタ期間において、ラインクランプ後の黒基準画素のＡ／Ｄ変換値をモニタし、Ａ／Ｄ変換値を前記ターゲットレジスタの前記黒レベルターゲット値に設定するためのオフセット調整値を、前記オフセット調整レジスタに書き込んで、ラインクランプにおける黒レベルの誤差補正処理を行うアナログフロントエンド回路に関係する。

本発明によれば、クランプ回路によりラインクランプが行われる。そしてラインクランプ期間の後であって有効画素出力期間の前の期間である黒レベルモニタ期間において、Ａ／Ｄ変換値がモニタされる。そしてＡ／Ｄ変換値を黒レベルターゲット値に設定するためのオフセット調整値が、オフセット調整レジスタに書き込まれることで、ラインクランプにおける黒レベルの誤差補正処理が実現される。このようにすれば、黒レベルターゲット値（又は黒レベルターゲット値により設定される値）が補正目標になるように、オフセット調整値が書き込まれて、黒レベルの誤差が補正されるため、黒レベルの誤差に起因する不具合を解消できる。また本発明では、有効画素出力期間の前の黒レベルモニタ期間において黒レベルの誤差補正が行われる。従って、有効画素出力期間においては、黒レベルが黒レベルターゲット値に設定されるようになるため、黒レベルの誤差に起因する不具合の発生を効果的に防止できる。

また本発明では、前記アナログ処理回路は、ゲイン調整レジスタを有し、前記ゲイン調整レジスタに設定された前記ゲイン調整値に基づいて画像信号のゲイン調整を行うゲイン調整回路を含み、前記オフセット調整レジスタの前記オフセット調整値を１ＬＳＢだけ変化させた時のＡ／Ｄ変換値の変化量に相当する量であって、前記ゲイン調整レジスタの前記ゲイン調整値によってその量が変化する補正量が設定される補正量レジスタを含み、前記演算回路は、前記補正量レジスタに設定された前記補正量と、前記黒レベルモニタ期間においてモニタされたＡ／Ｄ変換値と、前記ターゲットレジスタに設定された前記黒レベルターゲット値に基づいて、黒レベルの誤差補正処理を行ってもよい。

このようにすれば、ゲイン調整値の設定が変化した場合に、それに応じて補正量も変化するようになる。従って、ゲイン調整値が反映された補正量を用いて、誤差補正処理が実現されるようになり、回路の簡素化や小規模化を図れる。

また本発明では、前記演算回路は、前記黒レベルモニタ期間においてモニタされたＡ／Ｄ変換値と前記黒レベルターゲット値との差分値を求め、求められた差分値から前記補正量を減算する処理を、減算結果が０以下になるまで繰り返してもよい。

このようにすれば、割り算回路等を用いなくても誤差補正処理を実現でき、回路の更なる簡素化や小規模化を図れる。

また本発明では、Ａ／Ｄ変換値を１だけ変化させるオフセット調整値に相当する量であって、前記ゲイン調整レジスタの前記ゲイン調整値によってその量が変化する調整量が設定される調整量レジスタを含み、前記演算回路は、前記調整量レジスタに設定された前記調整量と、前記補正量レジスタに設定された前記補正量と、前記黒レベルモニタ期間においてモニタされたＡ／Ｄ変換値と、前記黒レベルターゲットレジスタに設定された前記黒レベルターゲット値に基づいて、黒レベルの誤差補正処理を行ってもよい。

このようにすれば、ゲイン調整値の設定が変化した場合に、それに応じて調整量も変化するようになる。従って、ゲイン調整値が反映された調整量を用いて、オフセット調整値が設定されて、誤差補正処理が実現されるようになり、回路の簡素化や小規模化を図れる。

また本発明では、前記黒レベルモニタ期間においてモニタされたＡ／Ｄ変換値と前記黒レベルターゲット値との差分値を求め、前記調整量の分だけ前記オフセット調整レジスタの前記オフセット調整値を変化させると共に前記差分値から前記補正量を減算する処理を、減算結果が０以下になるまで繰り返してもよい。

このようにすれば、割り算回路等を用いなくても誤差補正処理を実現でき、回路の更なる簡素化や小規模化を図れる。

また本発明では、前記演算回路は、過補正モードにおいては、前記オフセット調整レジスタの前記オフセット調整値を、前記調整量のｍ倍（ｍは２以上の整数）だけ変化させる過補正の誤差補正処理を行ってもよい。

このようにすれば、黒レベルが特定の変動方向に変動する場合に、その変動をキャンセルする誤差補正処理が先駆けて行われるようになるため、高速な誤差補正を実現できる。

また本発明では、前記ゲイン調整回路により設定されるゲインＧが所与の値よりも大きい場合には、前記補正量が１よりも大きな値に設定されると共に、前記調整量が１に設定され、前記ゲインＧが所与の値よりも小さい場合には、前記補正量が１に設定されると共に、前記調整量が１よりも大きな値に設定されてもよい。

このようにすれば、ゲインが所与の値よりも小さく、オフセット調整値を１ＬＳＢだけ変化させてもＡ／Ｄ変換値が変化しない場合にも、オフセット調整値の調整量の方を１よりも大きな値に設定して、誤差補正処理を実現できるようになる。

また本発明では、前記オフセット調整レジスタの前記オフセット調整値を１ＬＳＢだけ変化させた時の電圧変化をＶＦとし、前記Ａ／Ｄ変換器のビット数をｋとし、前記Ａ／Ｄ変換器のＡ／Ｄ変換範囲をＡＤＲとした場合に、前記ゲインＧが所与の値よりも大きい場合には、前記補正量ＡがＡ＝［｛ＶＦ×Ｇ×（２^ｋ−１）｝／ＡＤＲ］に設定されると共に、前記調整量ＢがＢ＝１に設定され、前記ゲインＧが所与の値よりも小さい場合には、前記補正量ＡがＡ＝１に設定されると共に、前記調整量ＢがＢ＝［ＡＤＲ／｛ＶＦ×Ｇ×（２^ｋ−１）｝］に設定されてもよい。

このようにすれば、ゲイン調整値が変化した場合にも、誤差補正処理の内容は変化しないようになるため、回路の簡素化や小規模化を図れる。

また本発明では、前記演算回路は、第１の検出モードでは、前記黒レベルモニタ期間におけるＡ／Ｄ変換値が、前記ターゲットレジスタの前記黒レベルターゲット値からずれた場合に、黒レベルの誤差補正処理を行い、第２の検出モードでは、前記黒レベルモニタ期間におけるＡ／Ｄ変換値が、前記黒レベルターゲット値に対して前記補正量を加算した上限値と前記補正量を減算した下限値との間の検出範囲から外れた場合に、黒レベルの誤差補正処理を行ってもよい。

このような第２の検出モードを設ければ、黒レベルが変動したときに、その変動範囲が検出範囲内である場合には誤差補正は行われないようになるため、振動モード現象の発生等を低減できる。

また本発明では、前記演算回路は、第１の補正目標モードでは、Ａ／Ｄ変換値を、前記ターゲットレジスタの前記黒レベルターゲット値に一致させる黒レベルの誤差補正処理を行い、第２の補正目標モードでは、前記黒レベルターゲット値に前記補正量を加算した上限値又は前記補正量を減算した下限値に、Ａ／Ｄ変換値を一致させる黒レベルの誤差補正処理を行ってもよい。

このようにすれば、黒レベルが特定の変動方向に変動する場合に、その変動をキャンセルする誤差補正処理が先駆けて行われるようになるため、高速な誤差補正を実現できる。

また本発明では、前記演算回路は、第１の検出ライン数設定モードでは、前記イメージセンサの各ライン毎に黒レベルの誤差補正処理を行い、第２の検出ライン数設定モードでは、前記イメージセンサの連続する複数ラインにおいて同じ変動方向の黒レベル変動が検出された場合に、黒レベルの誤差補正処理を行ってもよい。

このようにすれば、黒レベルが変動した場合に、直ぐには誤差が補正されないようになるため、振動モード現象の発生等を低減できる。

また本発明は、上記のいずれかに記載のアナログフロントエンド回路と、前記イメージセンサとを含む電子機器に関係する。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．イメージセンサ
図１（Ａ）にイメージセンサ１０の構成例を示す。このイメージセンサ１０（例えばＣＣＤラインセンサ）は、受光部２０２、転送ゲート２０４、転送部２０６（シフトレジスタ）を含む。また、受光部２０２は、光電変換を行う複数の受光素子（フォトダイオード、画素）を含む。

受光部２０２の各受光素子（画素）は受光量に応じた電荷を生成して蓄積する。そして電荷蓄積に必要な所定の時間が経過した後にシフト信号ＳＨがアクティブになり、転送ゲート２０４がオンになる。これにより、蓄積電荷が、転送ゲート２０４を介して転送部２０６のシフトレジスタ（各受光素子に対応して設けられたシフトレジスタ）に転送される。そして、各シフトレジスタに転送された蓄積電荷（画像信号）は２相の駆動クロックであるφ１、φ２に基づいて、隣接するシフトレジスタ間を転送されて行く。これによりイメージセンサ１０のＣＣＱ端子から、各受光素子の蓄積電荷に対応する画像信号がシリアルに出力される。

なお、イメージセンサ１０の構成は図１（Ａ）に限定されず、種々の変形実施が可能である。例えば図１（Ｂ）のように、奇数番目の画素用の転送ゲート２０４−１、転送部２０６−１と偶数番目の画素用の転送ゲート２０４−２、転送部２０６−２を設けることが望ましい。また、図１（Ａ）、図１（Ｂ）の構成において、Ｒ（赤）、Ｇ（緑）、Ｂ（青）画像の読み取り用の受光部、転送ゲート、転送部を設けることが望ましい。なお図１（Ｃ）には転送部２０６のシフトレジスタの構成例を示す。

２．アナログフロントエンド回路の構成
図２に本実施形態のアナログフロントエンド回路（画像処理プロセッサ、画像処理コントローラ）の構成例を示す。このアナログフロントエンド回路（ＡＦＥ）は、アナログ処理回路２０、Ａ／Ｄ変換器４０を含む。また演算回路５０、ターゲットレジスタ１００を含む。なお本実施形態のアナログフロントエンド回路は図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素（例えばタイミングジェネレータ、外部インターフェース、画像データの送信回路、ＰＬＬ回路等）を追加するなどの種々の変形実施が可能である。

アナログ処理回路２０（アナログ信号処理回路）は、ＣＣＤ等のイメージセンサ１０（ラインセンサ）からアナログの入力画像信号ＩＭ１を受ける。そして入力画像信号ＩＭ１に対して所与の処理（Ａ／Ｄ変換前の前処理）を行ってアナログの画像信号ＩＭ２を出力する。具体的にはアナログ処理回路２０は、所与の処理として、例えば画像信号ＩＭ１のオフセット調整やゲイン調整を行う。或いは、画像信号ＩＭ１を所与のクランプレベルに設定するクランプ処理や、相関二重サンプリング（ＣＤＳ）や、画像信号のサンプル・ホールド処理などを行う。

アナログ処理回路２０はクランプ回路２１、オフセット調整回路２３、ゲイン調整回路２５を含む。なおこれらの構成要素の一部（例えばゲイン調整回路）を省略する構成としてもよい。

クランプ回路２１は、イメージセンサ１０からの入力画像信号ＩＭ１に対するクランプ処理を行う。具体的には画像信号ＩＭ１に対するラインクランプを行う。即ち有効画素出力期間の前のラインクランプ期間において、画像信号ＩＭ１の黒基準画素のレベルである黒レベルを、クランプレベルに引き込む（クランプレベルに設定する）。そして有効画素出力期間では、有効画素の画像信号レベルと、クランプレベルに引き込まれた黒レベルとの差分電圧のＡ／Ｄ変換が行われ、得られたＡ／Ｄ変換値がＡ／Ｄ変換器４０から出力される。この場合、ラインクランプはイメージセンサ１０（ラインセンサ）の各ライン毎に行われる。なお、クランプ回路２１は、モード設定に応じて画像信号ＩＭ１に対するビットクランプなどを行うことも可能である。ビットクランプの場合には、いわゆる相関二重サンプリングが行われる。

オフセット調整回路２３は、オフセット調整レジスタ２４を有し、オフセット調整レジスタ２４に設定されたオフセット調整値に基づいて画像信号のオフセット調整を行う。ゲイン調整回路２５は、ゲイン調整レジスタ２６を有し、ゲイン調整レジスタ２６に設定されたゲイン調整値に基づいて画像信号のゲイン調整を行う。具体的には例えばオフセット調整後の画像信号に対してゲイン調整を行う。なお、イメージセンサ１０がカラーの画像信号を出力する場合には、オフセット調整レジスタ２４に例えばＲ用、Ｇ用、Ｂ用のオフセット調整値を設定し、ゲイン調整レジスタ２６に例えばＲ用、Ｇ用、Ｂ用のゲイン調整値を設定すればよい。

Ａ／Ｄ変換器４０は、アナログ処理回路２０からの画像信号ＩＭ２のＡ／Ｄ変換を行う。そしてデジタルの画像データであるＡ／Ｄ変換値ＡＤＶを出力する。このＡ／Ｄ変換器４０としては、例えば縦続接続された複数のパイプラインステージを有するパイプライン型Ａ／Ｄ変換器を用いることができる。このパイプライン型Ａ／Ｄ変換器では、その各パイプラインステージは、入力画像信号をサブＡ／Ｄ変換器で量子化してデジタルデータに変換し、このデジタルデータをサブＤ／Ａ変換器によりＤ／Ａ変換する。そして入力画像信号とサブＤ／Ａ変換器で得られたアナログ信号の減算処理を行い、得られた信号を増幅して、次のパイプラインステージに出力する。なおＡ／Ｄ変換器４０はパイプライン型に限定されず、公知の他の方式のＡ／Ｄ変換器であってもよい。

ターゲットレジスタ１００には、黒レベルのターゲット値が設定される。この黒レベルターゲット値の設定は、例えば外部のＣＰＵ（ＣＰＵ上で動作するファームウェア）等により行うことができる。

演算回路５０（補正処理回路）は、Ａ／Ｄ変換器４０から出力されるＡ／Ｄ変換値ＡＤＶをモニタして、演算処理（補正処理）を行う。具体的には、クランプ回路２１によるラインクランプ期間の後であって有効画素出力期間の前の黒レベルモニタ期間において、ラインクランプ後の黒基準画素のＡ／Ｄ変換値ＡＤＶをモニタする。なお黒基準画素は、イメージセンサ１０の光シールド領域の画素であってもよいし、原稿のランプを消したときの画素であってもよい。

そして演算回路５０は、Ａ／Ｄ変換値ＡＤＶ（ＡＤＶの平均値）をターゲットレジスタ１００の黒レベルターゲット値ＴＡＶに設定するためのオフセット調整値（ＡＤＶをＴＡＶに一致させるためのオフセット調整値）を、オフセット調整レジスタ２４に書き込む。これにより、ラインクランプにおける黒レベルの誤差補正処理が実現される。即ちラインクランプによりクランプレベルに引き込んだはずの画像信号の黒レベルが、クランプレベルからずれた場合に、黒レベルのＡ／Ｄ変換値ＡＤＶを黒レベルターゲット値に一致させるためのオフセット調整値をオフセット調整レジスタ２４に書き込む。これにより、黒レベルとクランプレベルのずれの誤差を無くす補正処理が実現される。

なお演算回路５０は、初期オフセット調整や初期ゲイン調整のための演算処理も行う。具体的にはＡ／Ｄ変換器４０から入力範囲の下限値（最小値）に対応するＡ／Ｄ変換値が出力される下限値出力期間（狭義には黒基準画素出力期間）において、Ａ／Ｄ変換値ＡＤＶをモニタ（監視）して取り出す。そしてＡ／Ｄ変換値ＡＤＶ（ＡＤＶの平均値）を下限ターゲット値に近づけるオフセット調整値（下限ターゲット値に一致させるオフセット調整値）を、オフセット調整レジスタ２４に設定するオフセット設定処理（下限値設定処理）を行う。或いはＡ／Ｄ変換器４０から入力範囲の上限値（最大値）に対応するＡ／Ｄ変換値が出力される上限値出力期間（狭義には白画素出力期間）において、Ａ／Ｄ変換値ＡＤＶをモニタ（監視）して取り出す。そしてＡ／Ｄ変換値ＡＤＶ（ＡＤＶの平均値）を上限ターゲット値に近づけるゲイン調整値（上限ターゲット値に一致させるゲイン調整値）を、ゲイン調整レジスタ２６に設定するゲイン設定処理（上限値設定処理）を行う。

図３（Ａ）にオフセット調整回路２３におけるオフセット調整値とオフセット電圧の関係の一例を示す。例えば１０ビット幅（広義にはｎビット幅）のオフセット調整レジスタ２４に０ｘ２００のオフセット調整値を設定すると、オフセット調整回路２３において画像信号に対して加算されるオフセット電圧は０Ｖになる。一方、０ｘ０００、０ｘ３ＦＦのオフセット調整値を設定すると、画像信号に加算されるオフセット電圧は、各々、−３００ｍＶ、＋３００ｍｖになる。このように図３（Ａ）では、オフセット調整値に対してオフセット電圧は単調増加の関数になっている。

また図３（Ｂ）にゲイン調整回路２５におけるゲイン調整値とゲインの関係の一例を示す。例えば８ビット幅のゲイン調整レジスタ２６に０ｘ０８０のゲイン調整値を設定すると、ゲイン調整回路２５（プログラマブルゲインアンプＰＧＡ）でのゲインは４程度になり、０ｘ０ＦＦのゲイン調整値を設定するとゲインは１６程度になる。このように図３（Ｂ）では、ゲイン調整値に対してゲインは単調増加の関数になっている。

図３（Ａ）、図３（Ｂ）のようなオフセット調整、ゲイン調整を行うことで、Ａ／Ｄ変換器４０の変換範囲をフルに発揮するための調整を実現できる。

例えば図４において１０ビットのＡ／Ｄ変換器４０のＡ／Ｄ変換範囲は、０〜１０２３（０〜１０２３ＬＳＢ）になっており、アナログの電圧範囲としては例えば０〜２Ｖになっている。なおＡ／Ｄ変換器４０のＬＳＢを１と表している。一方、イメージセンサ１０からの入力画像信号ＩＭ１の入力範囲は、１００〜５１２（１００〜５１２ＬＳＢ）になっており、Ａ／Ｄ変換範囲０〜１０２３に比べて狭く、Ａ／Ｄ変換器４０の変換特性をフルに発揮していない。

この点、図４では、Ａ／Ｄ変換器４０に入力される画像信号ＩＭ２の入力範囲の下限ターゲット値を例えば０に設定して、−１００（−１００ＬＳＢ）のオフセット調整を行っている。これにより画像信号ＩＭ２の入力範囲の最小値（下限値）はオフセット調整により１００から０にシフトする。この時、入力範囲の最大値（上限値）も５１２から４１２にシフトする。

次に図４では、Ａ／Ｄ変換器４０に入力される画像信号ＩＭ２の入力範囲の上限ターゲット値を例えば８２４に設定して、２倍のゲイン調整を行っている。これにより画像信号ＩＭ２の入力範囲の最大値（上限値）はゲイン調整により４１２から８２４にシフトする。

このようにすれば、画像信号ＩＭ２の入力範囲が１００〜５１２から０〜８２４に拡大し、Ａ／Ｄ変換範囲０〜１０２３とほぼ同程度になるため、Ａ／Ｄ変換器４０の変換特性をフルに発揮できるようになる。

３．黒レベルの誤差補正
図５（Ａ）にクランプ回路２１の構成例を示し、図５（Ｂ）にラインクランプを説明するための信号波形例を示す。

クランプ回路２１はアンド回路ＡＮＤ１とスイッチング素子ＳＡ１を含む。アンド回路ＡＮＤ１は、図５（Ｂ）に示すような波形のクランプ信号ＣＬＭＰ、サンプリングクロックＣＫ１が入力され、図５（Ｂ）に示すような波形のクランプタイミング信号ＣＬＭＰＴＩＭを出力する。スイッチング素子ＳＡ１は信号ＣＬＭＰＴＩＭによりオン・オフ制御される。即ち信号ＣＬＭＰがアクティブ（Ｈレベル）になるラインクランプ期間において、信号ＣＬＭＰＴＩＭがアクティブになり、スイッチング素子ＳＡ１がオンになる。これにより、イメージセンサ１０からの画像信号の黒レベルが、クランプレベルＣＬＭＰＬＶに引き込まれる。

サンプル・ホールド回路２８は、イメージセンサ１０からの画像信号のサンプル・ホールドを行う。具体的には、画像信号のレベルと、クランプレベルに引き込まれた黒レベル（クランプレベルに設定された黒レベル）との差分電圧をサンプル・ホールドする。このサンプル・ホールド回路２８は、実際にはオフセット調整回路２３の後段側に設けることができるが、図５（Ａ）では説明を簡単にするためにクランプ回路２１の後段側に設けている。このサンプル・ホールド回路２８は、オペアンプＯＰＢ１と、サンプル・ホールド用のスイッチング素子ＳＢ１、ＳＢ２、ＳＢ３、ＳＢ４と、サンプル・ホールド用のキャパシタＣＢ１、ＣＢ２を含む。

図５（Ａ）では、アナログフロントエンド回路が内蔵するクランプレベル設定回路により生成されたクランプレベルが、ＣＬＭＰＬＶとしてスイッチング素子ＳＡ２を介して入力され、ノードＮＡ２に保持される。なおキャパシタＣＡ２はクランプレベルＣＬＭＰＬＶを安定化するための外付けのキャパシタである。またクランプレベルを外部から入力する場合には、信号ＣＬＭＰＥＮによりスイッチング素子ＳＡ２をオフにすると共に、キャパシタＣＡ２の一端側のノードからクランプレベルを入力すればよい。

イメージセンサ１０から出力される画像信号は、外付けのＡＣカップリング用のキャパシタＣＡ１を介して、そのＡＣ成分が信号ＩＮＰとしてノードＮＡ１に入力される。サンプル・ホールド回路２８は、ノードＮＡ１の画像信号のレベルと、クランプレベルＣＬＭＰＬＶに引き込まれた黒レベルの差分電圧を、サンプル・ホールドする。

即ち、イメージセンサ１０から出力されるアナログの画像信号には、ＤＣオフセット成分が含まれている。そして画像信号の電圧レベルがアナログフロントエンド回路の入力許容範囲を超えないように、このＤＣオフセット成分を除去して、画像信号の電圧レベルを適正な電圧レベルに設定する必要がある。このために図５（Ａ）では、イメージセンサ１０の出力とアナログフロントエンド回路の入力の間にＡＣカップリング用のキャパシタＣＡ１が設けられると共に、クランプ回路２１により、画像信号の黒レベルをクランプレベルＣＬＭＰＬＶに引き込むラインクランプが行われる。

例えば図６のＥ１では、クランプレベルＣＬＭＰＬＶへの引き込み動作は行われていないが、Ｅ２、Ｅ３に示すようにクランプ信号ＣＬＭＰ、サンプリングクロックＣＫ１がアクティブになると、スイッチング素子ＳＡ１がオンになり、ラインクランプが行われる。そしてＥ４に示すように、画像信号の黒レベルがクランプレベルＣＬＭＰＬＶに引き込まれて一致するようになり、ラインクランプが実現される。そして、ラインクランプ期間の後の有効画素出力期間では、サンプル・ホールド回路２８により、画像信号のレベルと、クランプレベルＣＬＭＰＬＶに引き込まれた黒レベルの差分電圧が、サンプル・ホールドされて、Ａ／Ｄ変換器４０によりその差分電圧のＡ／Ｄ変換値が求められる。これにより黒レベルを基準とした画像信号のレベルのＡ／Ｄ変換値を求めることが可能になる。

ここで、画像信号の黒レベルをクランプレベルＣＬＭＰＬＶに引き込むことが可能になるのは、ラインクランプ期間の後、スイッチング素子ＳＡ１がオフになり、図５（Ａ）のノードＮＡ１がハイインピーダンス状態に設定されるからである。

ところが、このノードＮＡ１に対して、例えばスイッチング素子ＳＢ２等を介してリーク電流が流れ込むと、図６のＥ４に示すようにクランプレベルＣＬＭＰＬＶに引き込んだはずの黒レベルが、ずれてしまい、黒レベルとクランプレベルＣＬＭＰＬＶの間に誤差が生じる。この結果、画像読み取りの際に原稿の急激な濃度変化（例えば白から黒への変化）が発生した場合等に、残像が残ってしまう不具合が生じる。

そこで本実施形態では、図８のＧ１に示すラインクランプ期間の後であって、Ｇ２に示す有効画素出力期間（有効画素期間）の前の期間であるＧ３に示す黒レベルモニタ期間において、ラインクランプ後の黒基準画素のＡ／Ｄ変換値をモニタする。そして黒レベルモニタ期間でのＡ／Ｄ変換値を黒レベルターゲット値ＴＡＶに設定するためのオフセット調整値を、オフセット調整レジスタ２４に書き込む。即ち黒レベルターゲット値ＴＡＶ又はＴＡＶにより設定される値（下限値、上限値）が、Ａ／Ｄ変換値の補正目標となるように、オフセット調整値をオフセット調整レジスタ２４に書き込み、図７のＦ１に示すラインクランプにおける黒レベルの誤差を補正する。このようにすれば、画像読み取りの際に原稿の急激な濃度変化が発生した場合に残像が残るという不具合の発生等を防止できる。

特に本実施形態は、図８のＧ１に示すラインクランプ期間において図６のＥ４に示すようにクランプレベルＣＬＭＰＬＶに引き込まれる黒レベルの誤差を、有効画素出力期間の前の黒レベルモニタ期間において、補正している点に特徴がある。即ち黒レベルモニタ期間において、黒レベルを黒レベルターゲット値ＴＡＶに一致させるための誤差補正を行っている点に特徴がある。このように有効画素出力期間の前の黒レベルモニタ期間において黒レベルの誤差補正を行えば、有効画素出力期間においては、黒レベルが黒レベルターゲット値ＴＡＶに適正に一致するようになるため、黒レベルの誤差に起因する画像読み取りの不具合の発生を効果的に防止できる。

４．詳細な構成例
図９にアナログフロントエンド回路の詳細な構成例を示す。なおアナログフロントエンド回路は図９の構成に限定されず、その構成要素の一部（例えば外部インターフェース等）を省略したり、他の構成要素を追加するなどの種々の変形実施が可能である。

図９では、図２に対して補正量レジスタ１０２、調整量レジスタ１０４が更に設けられている。

補正量レジスタ１０２は、黒レベルの誤差補正処理のための補正量（Ａ）が設定されるレジスタである。ここで補正量は、オフセット調整レジスタ２４のオフセット調整値を１ＬＳＢだけ変化させた時のＡ／Ｄ変換値の変化量に相当する量である。そしてアナログ処理回路２０にゲイン調整回路２５を設けた場合には、この補正量は、ゲイン調整レジスタ２６のゲイン調整値によってその量が変化する。

なおゲイン調整値により設定されるゲインが小さい場合には、オフセット調整値を１ＬＳＢだけ変化させた場合にも、Ａ／Ｄ変換値の変化量が１以下になる場合があり、この場合には補正量は例えば１に設定される。

調整レジスタ１０４は、黒レベルの誤差補正処理のための調整量（Ｂ）が設定されるレジスタである。この調整量は、Ａ／Ｄ変換器４０のＡ／Ｄ変換値を１だけ変化させるオフセット調整値に相当する量である。そしてアナログ処理回路２０にゲイン調整回路２５を設けた場合には、この調整量は、ゲイン調整レジスタ２６のゲイン調整値によってその量が変化する。なおゲイン調整値により設定されるゲインが大きい場合には、Ａ／Ｄ変換値を１だけ変化させるオフセット調整値が１よりも小さくなる場合があり、この場合には調整量は例えば１に設定される。

また図９では、外部インターフェース１１０（ＣＰＵインターフェース、ホストインターフェース）が設けられている。ＣＰＵ（ホストプロセッサ、ファームウェア）は、この外部インターフェース１１０を介してターゲットレジスタ１００や補正量レジスタ１０２や調整量レジスタ１０４にアクセスすることができる。そしてＣＰＵは、ターゲットレジスタ１００に対して黒レベルターゲット値を設定したり、補正量レジスタ１０２や調整量レジスタ１０４に設定された補正量や調整量を確認することができる。

演算回路５０は、監視回路５１、解析回路５４を含む。監視回路５１はＡ／Ｄ変換器４０から出力されるＡ／Ｄ変換値ＡＤＶのモニタ処理を行う。具体的には監視回路５１は平均化回路５２を含む。平均化回路５２は、図８のＧ３に示す黒レベルモニタ期間において、黒基準画素のＡ／Ｄ変換値をモニタする。そして例えばイメージセンサ１０の各処理ラインにおける複数の画素の画像信号のＡ／Ｄ変換値を取り出して平均化する。そして複数の画素についての平均化されたＡ／Ｄ変換値と、ターゲットレジスタ１００に設定された黒レベルターゲット値との比較処理が行われるようになる。

解析回路５４（演算回路５０）は、Ａ／Ｄ変換値を解析して、黒レベルの誤差補正処理を行う。例えば、補正量レジスタ１０２に設定された補正量と、黒レベルモニタ期間において監視回路５１によりモニタされたＡ／Ｄ変換値（平均値）と、ターゲットレジスタ１００に設定された黒レベルターゲット値ＴＡＶとに基づいて、黒レベルの誤差補正処理を行う。なお調整量レジスタ１０４を設けた場合には、調整量レジスタ１０４に設定された調整量と、補正量と、Ａ／Ｄ変換値と、黒レベルターゲット値ＴＡＶとに基づいて、誤差補正処理を行う。

具体的には解析回路５４は、黒レベルモニタ期間においてモニタされたＡ／Ｄ変換値（平均値）と黒レベルターゲット値ＴＡＶとの差分値（差分値の絶対値）を求める。そして求められた差分値から、補正量レジスタ１０２の補正量を減算する処理を、減算結果（差分値から補正量を減算した結果）が０以下になるまで繰り返す。即ち減算結果が０以下になるまで、差分値から補正量を順次減算して行く。なお調整量レジスタ１０４を設けた場合には、Ａ／Ｄ変換値と黒レベルターゲット値ＴＡＶとの差分値を求め、調整量の分だけオフセット調整レジスタ２４のオフセット調整値を変化させると共に差分値から補正量を減算する処理を、減算結果が０以下になるまで繰り返す。

解析回路５４（演算回路５０）は、補正量レジスタ１０２への補正量の設定処理や、調整量レジスタ１０４への調整量の設定処理も行う。具体的には、解析回路５４は、ゲイン調整レジスタ２６に設定されたゲイン調整値を受ける。そして解析回路５４に設けられたデコーダ（テーブル）に基づいて、設定されたゲイン調整値に応じた補正量、調整量を求めて、補正量レジスタ１０２、調整量レジスタ１０４に書き込む。

なお、Ａ／Ｄ変換値をモニタし、モニタされたＡ／Ｄ変換値とゲイン調整値に基づいて、補正量、調整量を設定してもよい。例えばＡ／Ｄ変換値をモニタし、オフセット調整レジスタ２４のオフセット調整値を１ＬＳＢだけ変化させた時のＡ／Ｄ変換値の変化量に相当する量を、補正量として検出し、検出された補正量を補正量レジスタ１０２に設定する。更に具体的には、オフセット調整値を１ＬＳＢだけ変化させた時のＡ／Ｄ変換値と、オフセット調整値を変化させる前のＡ／Ｄ変換値の差分値を求め、求められた差分値を補正量として検出して、補正量レジスタ１０２に設定する。

５．動作
図１０に誤差補正処理における本実施形態の動作を説明するためのフローチャートを示す。まず黒レベルモニタ期間になった否かを判断する（ステップＳ１）。この判断は、黒基準画素出力期間や黒基準画素出力期間での黒レベルモニタ期間を指定するためのレジスタ情報（画素番号、画素数情報）に基づいて判断できる。そして黒レベルモニタ期間になると、演算回路５０（監視回路５１）は、黒レベルモニタ期間における黒基準画素のＡ／Ｄ変換値をモニタして、その平均値を求める（ステップＳ２）。

次に、ステップＳ２で得られたＡ／Ｄ変換値の平均値と黒レベルターゲット値の差分値ＤＦＡを求める（ステップＳ３）。例えばＡ／Ｄ変換値の平均値から黒レベルターゲット値を減算し、その絶対値を求める。そしてオフセット調整レジスタ２４のオフセット調整値を、調整量レジスタ１０４の調整量Ｂだけ変化させると共に、ステップＳ３で得られた差分値ＤＦＡから、補正量レジスタ１０２の補正量Ａを減算する処理を行う（ステップＳ４）。

次に、減算結果ＤＦＡ−Ａが０以下になったか判断し（ステップＳ５）、０以下ではない場合には、減算結果ＤＦＡ−ＡをＤＦＡに設定して（ステップＳ６）、ステップＳ４に戻り、ステップＳ４の処理を繰り返す。一方、０以下になった場合には処理を終了する。

例えば図１１（Ａ）では、黒レベルモニタ期間でのＡ／Ｄ変換値が０ｘ４０（ヘキサ表示）であり、黒レベルターゲット値が０ｘ２０になっている。従って、差分値はＤＦＡ＝０ｘ４０−０ｘ２０＝０ｘ２０になる。また図１１（Ａ）では、補正量がＡ＝８に設定され、調整量がＢ＝１に設定されている。

この場合には図１１（Ｂ）に示すように、１回目の処理では、オフセット調整レジスタ２４のオフセット調整値を調整量Ｂ＝１だけ変化させる。また差分値ＤＦＡ＝０ｘ２０から補正量Ａ＝８を減算し、減算結果は０ｘ１８になる。そして減算結果が０以下ではないため、２回目の処理を行う。

２回目の処理では、オフセット調整値を調整量Ｂ＝１だけ変化させると共に、１回目の減算結果が設定された差分値ＤＦＡ＝０ｘ１８から補正量Ａ＝８を減算し、減算結果は０ｘ１０になる。そして減算結果が０以下ではないため、３回目の処理を行う。そして３回目の処理が終わり、４回目の処理になると、減算結果が０ｘ０８−８＝０ｘ００になり、０以下になるため、処理を終了する。なお、この時、例えば減算結果がマイナスになった場合にも、処理を終了することになる。

このように本実施形態によれば、差分値を求めたり、差分値から補正量を減算する処理を行うだけで、黒レベルの誤差補正処理を実現できるため、演算回路５０の処理を簡素化でき、回路を小規模化できる。例えば割り算回路を設けて、誤差補正処理を実現しようとすると、処理が複雑化したり、回路が大規模化するなど事態が生じるが、本実施形態によればこのような事態を防止できる。

また本実施形態によれば、ゲイン調整値が反映された補正量や調整量を用いて、誤差補正処理を実現しているため、図４の初期ゲイン調整によりゲイン調整値の設定が変化した場合にも、図１０の処理内容は変化しない。従って更に回路を簡素化でき、回路の小規模化を図れる。

６．補正量、調整量
図１２に本実施形態の補正量Ａ、調整量Ｂの設定例を示す。図１２では、ゲインがＧ＞２である場合（広義にはゲインが所与の値よりも大きい場合）には、補正量Ａが１よりも大きな値に設定されると共に、調整量Ｂが１に設定される。一方、ゲインがＧ＜２である場合（広義にはゲインが所与の値よりも小さい場合）には、補正量Ａが１に設定されると共に、調整量Ｂが１よりも大きな値に設定される。

具体的には、オフセット調整レジスタ２４のオフセット調整値を１ＬＳＢだけ変化させた時の電圧変化をＶＦとし、Ａ／Ｄ変換器４０のビット数をｋとし、Ａ／Ｄ変換器４０のＡ／Ｄ変換範囲をＡＤＲとしたとする。この場合、ゲインがＧ＞２である場合には、補正量がＡ＝［｛ＶＦ×Ｇ×（２^ｋ−１）｝／ＡＤＲ］に設定されると共に、調整量がＢ＝１に設定される。例えばＶＦ＝０．５８６ｍＶ、Ｇ＝４、ｋ＝１０、ＡＤＲ＝１．２Ｖp-pの場合には、Ａ＝２になる。

一方、ゲインがＧ＜２である場合には、補正量がＡ＝１に設定されると共に、調整量がＢ＝［ＡＤＲ／｛ＶＦ×Ｇ×（２^ｋ−１）｝］に設定される。例えばＶＦ＝０．５８６ｍＶ、Ｇ＝０．５、ｋ＝１０、ＡＤＲ＝１．２Ｖp-pの場合には、Ｂ＝４になる。

即ちゲインＧが大きい場合（Ｇ＞２）には、オフセット調整値を１ＬＳＢだけ変化させることで、Ａ／Ｄ変換値も変化する。従ってこの場合には調整量がＢ＝１に設定され、図１０のステップＳ４において、オフセット調整値をＢ＝１だけ変化させると共に差分値ＤＦＡから補正量Ａ＝［｛ＶＦ×Ｇ×（２^ｋ−１）｝／ＡＤＲ］を減算する処理を繰り返すことで、誤差補正処理を実現する。

一方、ゲインＧが小さい場合（Ｇ＜２）には、オフセット調整値を１ＬＳＢだけ変化させても、Ａ／Ｄ変換値が変化しなくなる。そこで、この場合には、オフセット調整値の調整量Ｂが、１よりも大きな値であるＢ＝［ＡＤＲ／｛ＶＦ×Ｇ×（２^ｋ−１）｝］に設定される。そして図１０のステップＳ４において、オフセット調整値をＢ＝［ＡＤＲ／｛ＶＦ×Ｇ×（２^ｋ−１）｝］だけ変化させると共に差分値ＤＦＡから補正量Ａ＝１を減算する処理を繰り返すことで、誤差補正処理を実現する。

このようにすれば、図４に示す初期ゲイン調整によりゲイン調整値が変化した場合にも、図１０の処理内容は変化しないようになる。従って、解析回路５４（演算回路５０）の構成を簡素化でき、回路の小規模化を図れる。

７．黒レベル変動検出の各種モード
本実施形態では黒レベル変動検出のモードとして、種々のモードを用意している。これらのモードは、アナログフロントエンド回路が有するレジスタの設定を変更することで、切り替えることができる。

例えば図１３（Ａ）、図１３（Ｂ）に検出ライン数についての設定モードの例を示す。図１３（Ａ）に示すように、第１の検出ライン数設定モードでは、イメージセンサ１０の各ライン毎に黒レベルの誤差補正処理を行う。

例えば第１のラインでの黒レベルモニタ期間（図８のＧ３）において、黒レベルの変動（図６のＥ４、図７のＦ１）が検出されると、黒レベルの誤差補正処理（図１０）が行われる。そして第１のラインの有効画素出力期間（図８のＧ２）では、誤差補正された黒レベルを基準とした画像信号のレベルが求められる。即ち画像信号のレベルと、誤差補正された黒レベルの差分電圧のＡ／Ｄ変換が行われる。

同様に、次の第２のラインでの黒レベルモニタ期間において、黒レベルの変動が検出されると、黒レベルの誤差補正処理が行われる。そして第２のラインの有効画素出力期間では、誤差補正された黒レベルを基準とした画像信号のレベルが求められる。それ以降の第３のライン、第４のライン・・・も同様である。

一方、第２の検出ライン数設定モードでは、図１３（Ｂ）に示すようにイメージセンサ１０の連続する複数ラインにおいて同じ変動方向の黒レベル変動が検出された場合に、黒レベルの誤差補正処理を行う。

例えば第１のラインでの黒レベルの変動方向がプラス方向であり、第２のラインでの黒レベルの変動方向もプラス方向であった場合には、黒レベルの誤差補正処理が行われる。そして第２のラインの有効画素出力期間では、誤差補正された黒レベルを基準とした画像信号のレベルが求められる。一方、この場合に、第２のラインでの黒レベルの変動方向がマイナス方向であった場合には、誤差補正処理は行われない。

また第１のラインでの黒レベルの変動方向がマイナス方向であり、第２のラインでの黒レベルの変動方向もマイナス方向であった場合には、黒レベルの誤差補正処理が行われる。そして第２のラインの有効画素出力期間では、誤差補正された黒レベルを基準とした画像信号のレベルが求められる。一方、この場合に、第２のラインでの黒レベルの変動方向がプラス方向であった場合には、誤差補正処理は行われない。なお、変動方向がプラス方向であるとは、例えばＡ／Ｄ変換値から黒レベルターゲット値を減算した値がプラスである場合であり、変動方向がマイナス方向であるとは、Ａ／Ｄ変換値から黒レベルターゲット値を減算した値がマイナスである場合である。

例えば雑音等に起因して黒レベルが変動した場合に、直ぐに誤差を補正してしまうと、誤差補正により振動モード現象が発生する可能性がある。このような場合には、図１３（Ｂ）の第２の検出ライン数設定モードにすることで、このような振動モード現象の発生を低減できる。

特に本実施形態では図１０に示すように減算だけを用いた簡素な処理で誤差補正処理を実現している。このため例えば第１のラインに対する図１０のステップＳ５の処理で、減算結果がマイナスであった場合にも、処理が終了してしまう。従って、第２のラインにおいては、第１のラインと逆方向の補正処理が行われて、振動モード現象が発生してしまうおそれがある。

この点、図１３（Ｂ）のような第２の検出ライン数設定モードに設定すれば、このような振動モード現象の発生を低減できる。

なお図１３（Ｂ）では、２ライン連続して変動方向が同じである場合に誤差補正処理を行っているが、例えば３ライン以上連続して変動方向が同じである場合に誤差補正処理を行うようにしてもよい。

図１４（Ａ）、図１４（Ｂ）に検出範囲についての設定モードの例を示す。例えば図１４（Ａ）では、Ａ／Ｄ変換値（平均値）が黒レベルターゲット値ＴＡＶよりも大きくなっている。そして第１の検出モードでは、黒レベルモニタ期間におけるＡ／Ｄ変換値が、黒レベルターゲット値ＴＡＶからずれた場合に、黒レベルの誤差補正処理を行う。即ちＡ／Ｄ変換値が、黒レベルターゲット値ＴＡＶとは異なる値になった場合に、その誤差を補正する。

一方、第２の検出モードでは、Ａ／Ｄ変換値が、ＴＡＶ＋Ａ〜ＴＡＶ−Ａの検出範囲から外れた場合に黒レベルの誤差補正処理を行う。ここでＴＡＶ＋Ａは、黒レベルターゲット値ＴＡＶに対して補正量Ａを加算した検出範囲の上限値である。またＴＡＶ−Ａは、黒レベルターゲット値ＴＡＶから補正量Ａを減算した検出範囲の下限値である。

即ち第２の検出モードでは、Ａ／Ｄ変換値が、ＴＡＶ＋Ａ〜ＴＡＶ−Ａの検出範囲から外れた場合に、誤差補正処理を行い、ＴＡＶ＋Ａ〜ＴＡＶ−Ａの検出範囲内である場合には、誤差補正処理は行わない。別の言い方をすれば、ＴＡＶ＋Ａ〜ＴＡＶ−Ａの検出範囲を、誤差補正の不感帯に設定する。

なお図１２で説明したようにＧ＜２である場合には補正量はＡ＝１に設定される。従って、Ｇ＜２である場合には図１４（Ｂ）に示すように、検出範囲はＴＡＶ＋１〜ＴＡＶ−１に設定されることになる。

このような第２の検出モードによれば、雑音等に起因して黒レベルが変動したときに、その変動範囲が検出範囲内である場合には、誤差補正は行われないようになる。従って、誤差補正による振動モード現象の発生を低減できる。

特に本実施形態では図１０に示すように減算だけを用いた簡素な処理で誤差補正処理を実現しているため、図１０のステップＳ５の処理で、減算結果がマイナスであった場合にも、処理が終了してしまう。従って、次のラインなどにおいて逆方向の補正処理が行われて、振動モード現象が発生してしまう可能性がある。

この点、図１４（Ａ）、図１４（Ｂ）の第２の検出モードに設定すれば、このような振動モード現象の発生を低減できる。

８．黒レベル補正の各種モード
本実施形態では黒レベル補正のモードとして、種々のモードを用意している。これらのモードは、アナログフロントエンド回路が有するレジスタの設定を変更することで、切り替えることができる。

図１５（Ａ）に補正目標についての設定モードの例を示す。例えば第１の補正目標モードでは、Ａ／Ｄ変換値を、黒レベルターゲット値ＴＡＶに一致させる黒レベルの誤差補正処理が行われる。即ち黒レベルターゲット値ＴＡＶを補正目標とする誤差補正処理が行われる。

一方、第２の補正目標モードでは、黒レベルターゲット値ＴＡＶに補正量Ａを加算した上限値ＴＡＶ＋Ａ又は補正量Ａを減算した下限値ＴＡＶ−Ａに、Ａ／Ｄ変換値を一致させる黒レベルの誤差補正処理が行われる。

例えばＡ／Ｄ変換値（平均値）が黒レベルターゲット値ＴＡＶよりも大きい場合には、下限値ＴＡＶ−ＡにＡ／Ｄ変換値を一致させる誤差補正処理が行われる。一方、Ａ／Ｄ変換値が黒レベルターゲット値ＴＡＶよりも小さい場合には、上限値ＴＡＶ＋ＡにＡ／Ｄ変換値を一致させる誤差補正処理が行われる。

例えば特定の原因によって黒レベルに変動が生じている場合には、その変動方向が常に特定の変動方向（プラス方向又はマイナス方向）になる場合がある。このような場合には、第２の補正目標モードに設定することで、その特定の変動方向での変動をキャンセルする誤差補正処理が先駆けて行われるようになるため、高速な誤差補正を実現できる。

図１５（Ｂ）に過補正についての設定モードの例を示す。例えば通常の補正モードでは、オフセット調整レジスタ２４のオフセット調整値を、調整量Ｂだけ変化させる誤差補正処理が行われる。例えば調整量がＢ＝１である場合には、ＬＳＢ分の補正が行われる。

一方、過補正モードでは、調整量Ｂの２倍（広義にはｍ倍。ｍは２以上の整数）だけ変化させる過補正の誤差補正処理が行われる。例えば調整量がＢ＝１である場合には、２×ＬＳＢ分の補正が行われる。

このような過補正モードに設定すれば、特定の変動方向での変動をキャンセルする誤差補正処理が先駆けて行われるようになるため、高速な誤差補正を実現できる。

９．アナログ処理回路
図１６にアナログ処理回路２０の構成例を示す。なおアナログ処理回路２０は図１６の構成に限定されず、その構成要素の一部を省略するなどの種々の変形実施が可能である。

アナログ処理回路２０は、Ｒ用、Ｇ用、Ｂ用のクランプ回路ＣＬＰＲ、ＣＬＰＧ、ＣＬＰＢを含む。これらのクランプ回路ＣＬＰＲ、ＣＬＰＧ、ＣＬＰＢは、Ｒ、Ｇ、Ｂの画像信号のレベルを、クランプレベル設定回路２２により設定されたクランプレベルにクランプするための回路である。

またアナログ処理回路２０は、Ｒ用、Ｇ用、Ｂ用のオフセット調整回路ＯＦＳＲ、ＯＦＳＧ、ＯＦＳＢを含む。これらの各オフセット調整回路ＯＦＳＲ、ＯＦＳＧ、ＯＦＳＢは、Ｒ用、Ｇ用、Ｂ用のＤ／Ａ変換器ＤＡＣＲ、ＤＡＣＧ、ＤＡＣＢや、アナログの加算回路ＡＤＤＲ、ＡＤＤＧ、ＡＤＤＢを含む。そしてオフセット調整レジスタ２４に設定されたオフセット調整データに基づいて、オフセット調整を行う。

またアナログ処理回路２０は、Ｒ用、Ｇ用、Ｂ用のサンプル・ホールド回路ＳＨＲ、ＳＨＧ、ＳＨＢを含む。これらのサンプル・ホールド回路ＳＨＲ、ＳＨＧ、ＳＨＢは、オフセット調整後の画像信号のサンプル・ホールドを行う。

またアナログ処理回路２０は、Ｒ用、Ｇ用、Ｂ用のゲイン調整アンプＰＧＡＲ、ＰＧＡＧ、ＰＧＡＢを含む。これらのゲイン調整アンプＰＧＡＲ、ＰＧＡＧ、ＰＧＡＢは、ゲイン調整レジスタ２６に設定されたゲイン調整データに基づいて、ゲイン調整を行う。そしてゲイン調整アンプＰＧＡＲ、ＰＧＡＧ、ＰＧＡＢからのゲイン調整後の画像信号が、Ｒ用、Ｇ用、Ｂ用のＡ／Ｄ変換器ＡＤＣＲ、ＡＤＣＧ、ＡＤＣＢに入力されて、Ａ／Ｄ変換が行われる。なおＡ／Ｄ変換後のデジタルの画像データは、ＬＶＤＳなどの差動信号により外部に出力するようにしてもよい。

１０．電子機器
図１７は、本実施形態のアナログフロントエンド回路（ＡＦＥ）３２４を含む電子機器３１０の構成例を示す。なお電子機器３１０は、図１７の全ての構成要素を含む必要はなく、その一部を省略する等の種々の変形実施が可能である。

電子機器３１０（例えばフラットベッド型イメージスキャナ）は読み取り対象物３１２（例えば原稿）を載せるための載置台３１４と、載置台３１４を支持するフレーム３１５（例えば支持部材、ハウジング）を含む。矩形状の載置台３１４は光透過性部材であるガラス等により形成され、この光透過性の載置台３１４の例えば上部に読み取り対象物３１２が載せられる。

電子機器３１０は、イメージセンサ３２２及びアナログフロントエンド回路３２４が搭載されるヘッド側基板（キャリッジ）３２０を含む。イメージセンサ３２２としてはＣＣＤ（Charge Coupled Device）、ＣＩＳ（Contact Image Sensor）、又はＢＢＤ（Bucket Brigade Device）などを使用できる。ヘッド側基板３２０には、読み取り対象物３１２（原稿）を照明するための光源３２６や、読み取り対象物３１２で反射された光源３２６からの光をイメージセンサ３２２に集光するレンズ３２８（集光部）などの光学系（光学ヘッド）も搭載される。

電子機器３１０は、ヘッド側基板３２０を駆動して移動させる駆動装置３３０（駆動機構）を含み、駆動装置３３０は、モータ３３２（動力源）や、モータ３３２を駆動するモータドライバ３３４を含む。イメージセンサ３２２は、その長手方向が主走査方向と一致するように配置される。そして他方側がプーリ３３８に掛けられた駆動ベルトをモータ３３２により駆動することで、駆動ベルトに固定されたヘッド側基板３２０が副走査方向（主走査方向に直交する方向）に移動する。なお、ヘッド側基板３２０の移動方式としは種々の変形実施が考えられる。

電子機器３１０はメイン基板３５０を含む。メイン基板３５０は電子機器３１０の各ブロックを制御するものである。具体的には、画像データの取得処理の制御や、ヘッド側基板３２０のサーボ制御や、アナログフロントエンド回路３２４の制御などを行う。

メイン基板３５０は画像処理部３６０を含む。画像処理部３６０は、アナログフロントエンド回路３２４で取得された画像データの画像処理を行う。またメイン基板５０はサーボコントローラ３８０を含む。サーボコントローラ３８０は、ヘッド側基板３２０を駆動（移動）する駆動装置３３０（モータ３２）のサーボ制御（フィードバック制御）を行う。メイン基板３５０はＣＰＵ３９６（プロセッサ）やメモリ３９８（ＲＯＭ、ＲＡＭ）を含む。ＣＰＵ３９６はメイン基板３５０の全体的な制御を行ったり、外部との情報のやり取りをする。またメモリ３９８は、プログラムや各種データを記憶したり、画像処理部３６０やサーボコントローラ３８０やＣＰＵ３９６の作業領域として機能する。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。またアナログフロントエンド回路、電子機器の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。

図１（Ａ）〜図１（Ｃ）はイメージセンサの説明図。 本実施形態のアナログフロントエンド回路の構成例。 図３（Ａ）、図３（Ｂ）はオフセット調整値−オフセット電圧、ゲイン調整値−ゲインの関係を示す図 Ａ／Ｄ変換器の変換範囲の有効活用についての説明図。 図５（Ａ）、図５（Ｂ）はクランプ回路についての構成例や信号波形例。 ラインクランプを説明するための信号波形例。 ラインクランプにおいて発生する黒レベルの誤差の説明図。 本実施形態の黒レベルの誤差補正処理の説明図。 本実施形態のアナログフロントエンド回路の詳細な構成例。 誤差補正処理における本実施形態の動作を説明するためのフローチャート。 図１１（Ａ）、図１１（Ｂ）は本実施形態の動作を説明するための図。 補正量、調整量の設定手法の説明図。 図１３（Ａ）、図１３（Ｂ）は第１、第２の検出ライン数設定モードの説明図。 図１４（Ａ）、図１４（Ｂ）は第１、第２の検出モードの説明図。 図１５（Ａ）、図１５（Ｂ）は第１、第２の補正目標モードや過補正モードの説明図。 アナログ処理回路の構成例。 電子機器の構成例。

符号の説明

１０ イメージセンサ、２０ アナログ処理回路、２１ クランプ回路、
２２ クランプレベル設定回路、２３ オフセット調整回路、
２４ オフセット調整レジスタ、２５ ゲイン調整回路、２６ ゲイン調整レジスタ、
２８ サンプル・ホールド回路、４０ Ａ／Ｄ変換器、５０ 演算回路、
５１ 監視回路、５２ 平均化回路、５４ 解析回路、１００ ターゲットレジスタ、
１０２ 補正量レジスタ、１０４ 調整量レジスタ、１１０ 外部インターフェース

Claims (10)

1. イメージセンサからアナログの入力画像信号を受け、前記入力画像信号に対して所与の処理を行ってアナログの画像信号を出力するアナログ処理回路と、
   前記アナログ処理回路から入力される画像信号のＡ／Ｄ変換を行うＡ／Ｄ変換器と、
   黒レベルターゲット値が設定されるターゲットレジスタと、
   補正量が設定される補正量レジスタと、
   前記Ａ／Ｄ変換器から出力されるＡ／Ｄ変換値をモニタして、演算処理を行う演算回路とを含み、
   前記アナログ処理回路は、
   前記イメージセンサからの入力画像信号に対するラインクランプを行うクランプ回路と、
   オフセット調整レジスタを有し、前記オフセット調整レジスタに設定されたオフセット調整値に基づいて画像信号のオフセット調整を行うオフセット調整回路と、
   ゲイン調整レジスタを有し、前記ゲイン調整レジスタに設定された前記ゲイン調整値に基づいて画像信号のゲイン調整を行うゲイン調整回路を含み、
   前記補正量レジスタには、
   前記オフセット調整レジスタの前記オフセット調整値を１ＬＳＢだけ変化させた時のＡ／Ｄ変換値の変化量に相当する量であって、前記ゲイン調整レジスタの前記ゲイン調整値によってその量が変化する前記補正量が設定され、
   前記演算回路は、
   前記クランプ回路によるラインクランプ期間の後であって有効画素出力期間の前の期間である黒レベルモニタ期間において、ラインクランプ後の黒基準画素のＡ／Ｄ変換値をモニタし、モニタされたＡ／Ｄ変換値と前記黒レベルターゲット値との差分値を求め、求められた差分値から前記補正量を減算する処理を、減算結果が０以下になるまで繰り返すことで、ラインクランプにおける黒レベルの誤差補正処理を行うことを特徴とするアナログフロントエンド回路。
2. イメージセンサからアナログの入力画像信号を受け、前記入力画像信号に対して所与の処理を行ってアナログの画像信号を出力するアナログ処理回路と、
   前記アナログ処理回路から入力される画像信号のＡ／Ｄ変換を行うＡ／Ｄ変換器と、
   黒レベルターゲット値が設定されるターゲットレジスタと、
   補正量が設定される補正量レジスタと、
   調整量が設定される調整量レジスタと、
   前記Ａ／Ｄ変換器から出力されるＡ／Ｄ変換値をモニタして、演算処理を行う演算回路とを含み、
   前記アナログ処理回路は、
   前記イメージセンサからの入力画像信号に対するラインクランプを行うクランプ回路と、
   オフセット調整レジスタを有し、前記オフセット調整レジスタに設定されたオフセット調整値に基づいて画像信号のオフセット調整を行うオフセット調整回路と、
   ゲイン調整レジスタを有し、前記ゲイン調整レジスタに設定された前記ゲイン調整値に基づいて画像信号のゲイン調整を行うゲイン調整回路を含み、
   前記補正量レジスタには、
   前記オフセット調整レジスタの前記オフセット調整値を１ＬＳＢだけ変化させた時のＡ／Ｄ変換値の変化量に相当する量であって、前記ゲイン調整レジスタの前記ゲイン調整値によってその量が変化する前記補正量が設定され、
   前記調整量レジスタには、
   Ａ／Ｄ変換値を１だけ変化させるオフセット調整値に相当する量であって、前記ゲイン調整レジスタの前記ゲイン調整値によってその量が変化する前記調整量が設定され、
   前記演算回路は、
   前記クランプ回路によるラインクランプ期間の後であって有効画素出力期間の前の期間である黒レベルモニタ期間において、ラインクランプ後の黒基準画素のＡ／Ｄ変換値をモニタし、前記調整量レジスタに設定された前記調整量と、前記補正量レジスタに設定された前記補正量と、前記黒レベルモニタ期間においてモニタされたＡ／Ｄ変換値と、前記黒レベルターゲットレジスタに設定された前記黒レベルターゲット値に基づいて、ラインクランプにおける黒レベルの誤差補正処理を行うことを特徴とするアナログフロントエンド回路。
3. 請求項２において、
   前記黒レベルモニタ期間においてモニタされたＡ／Ｄ変換値と前記黒レベルターゲット値との差分値を求め、前記調整量の分だけ前記オフセット調整レジスタの前記オフセット調整値を変化させると共に前記差分値から前記補正量を減算する処理を、減算結果が０以下になるまで繰り返すことを特徴とするアナログフロントエンド回路。
4. 請求項３において、
   前記演算回路は、
   過補正モードにおいては、前記オフセット調整レジスタの前記オフセット調整値を、前記調整量のｍ倍（ｍは２以上の整数）だけ変化させる過補正の誤差補正処理を行うことを特徴とするアナログフロントエンド回路。
5. 請求項２乃至４のいずれかにおいて、
   前記ゲイン調整回路により設定されるゲインＧが所与の値よりも大きい場合には、前記補正量が１よりも大きな値に設定されると共に、前記調整量が１に設定され、
   前記ゲインＧが所与の値よりも小さい場合には、前記補正量が１に設定されると共に、前記調整量が１よりも大きな値に設定されることを特徴とするアナログフロントエンド回路。
6. 請求項５において、
   前記オフセット調整レジスタの前記オフセット調整値を１ＬＳＢだけ変化させた時の電圧変化をＶＦとし、前記Ａ／Ｄ変換器のビット数をｋとし、前記Ａ／Ｄ変換器のＡ／Ｄ変換範囲をＡＤＲとした場合に、前記ゲインＧが所与の値よりも大きい場合には、前記補正量ＡがＡ＝［｛ＶＦ×Ｇ×（２ｋ−１）｝／ＡＤＲ］に設定されると共に、前記調整量ＢがＢ＝１に設定され、
   前記ゲインＧが所与の値よりも小さい場合には、前記補正量ＡがＡ＝１に設定されると共に、前記調整量ＢがＢ＝［ＡＤＲ／｛ＶＦ×Ｇ×（２ｋ−１）｝］に設定されることを特徴とするアナログフロントエンド回路。
7. イメージセンサからアナログの入力画像信号を受け、前記入力画像信号に対して所与の処理を行ってアナログの画像信号を出力するアナログ処理回路と、
   前記アナログ処理回路から入力される画像信号のＡ／Ｄ変換を行うＡ／Ｄ変換器と、
   黒レベルターゲット値が設定されるターゲットレジスタと、
   補正量が設定される補正量レジスタと、
   前記Ａ／Ｄ変換器から出力されるＡ／Ｄ変換値をモニタして、演算処理を行う演算回路とを含み、
   前記アナログ処理回路は、
   前記イメージセンサからの入力画像信号に対するラインクランプを行うクランプ回路と、
   オフセット調整レジスタを有し、前記オフセット調整レジスタに設定されたオフセット調整値に基づいて画像信号のオフセット調整を行うオフセット調整回路と、
   ゲイン調整レジスタを有し、前記ゲイン調整レジスタに設定された前記ゲイン調整値に基づいて画像信号のゲイン調整を行うゲイン調整回路を含み、
   前記補正量レジスタには、
   前記オフセット調整レジスタの前記オフセット調整値を１ＬＳＢだけ変化させた時のＡ／Ｄ変換値の変化量に相当する量であって、前記ゲイン調整レジスタの前記ゲイン調整値によってその量が変化する前記補正量が設定され、
   前記演算回路は、
   前記クランプ回路によるラインクランプ期間の後であって有効画素出力期間の前の期間である黒レベルモニタ期間において、ラインクランプ後の黒基準画素のＡ／Ｄ変換値をモニタし、前記補正量レジスタに設定された前記補正量と、前記黒レベルモニタ期間においてモニタされたＡ／Ｄ変換値と、前記ターゲットレジスタに設定された前記黒レベルターゲット値に基づいて、ラインクランプにおける黒レベルの誤差補正処理を行うと共に、
   第１の検出モードでは、前記黒レベルモニタ期間におけるＡ／Ｄ変換値が、前記ターゲットレジスタの前記黒レベルターゲット値からずれた場合に、黒レベルの誤差補正処理を行い、
   第２の検出モードでは、前記黒レベルモニタ期間におけるＡ／Ｄ変換値が、前記黒レベルターゲット値に対して前記補正量を加算した上限値と前記補正量を減算した下限値との間の検出範囲から外れた場合に、黒レベルの誤差補正処理を行うことを特徴とするアナログフロントエンド回路。
8. イメージセンサからアナログの入力画像信号を受け、前記入力画像信号に対して所与の処理を行ってアナログの画像信号を出力するアナログ処理回路と、
   前記アナログ処理回路から入力される画像信号のＡ／Ｄ変換を行うＡ／Ｄ変換器と、
   黒レベルターゲット値が設定されるターゲットレジスタと、
   補正量が設定される補正量レジスタと、
   前記Ａ／Ｄ変換器から出力されるＡ／Ｄ変換値をモニタして、演算処理を行う演算回路とを含み、
   前記アナログ処理回路は、
   前記イメージセンサからの入力画像信号に対するラインクランプを行うクランプ回路と、
   オフセット調整レジスタを有し、前記オフセット調整レジスタに設定されたオフセット調整値に基づいて画像信号のオフセット調整を行うオフセット調整回路と、
   ゲイン調整レジスタを有し、前記ゲイン調整レジスタに設定された前記ゲイン調整値に基づいて画像信号のゲイン調整を行うゲイン調整回路を含み、
   前記補正量レジスタには、
   前記オフセット調整レジスタの前記オフセット調整値を１ＬＳＢだけ変化させた時のＡ／Ｄ変換値の変化量に相当する量であって、前記ゲイン調整レジスタの前記ゲイン調整値によってその量が変化する前記補正量が設定され、
   前記演算回路は、
   前記クランプ回路によるラインクランプ期間の後であって有効画素出力期間の前の期間である黒レベルモニタ期間において、ラインクランプ後の黒基準画素のＡ／Ｄ変換値をモニタし、前記補正量レジスタに設定された前記補正量と、前記黒レベルモニタ期間においてモニタされたＡ／Ｄ変換値と、前記ターゲットレジスタに設定された前記黒レベルターゲット値に基づいて、ラインクランプにおける黒レベルの誤差補正処理を行うと共に、
   第１の補正目標モードでは、Ａ／Ｄ変換値を、前記ターゲットレジスタの前記黒レベルターゲット値に一致させる黒レベルの誤差補正処理を行い、
   第２の補正目標モードでは、前記黒レベルターゲット値に前記補正量を加算した上限値又は前記補正量を減算した下限値に、Ａ／Ｄ変換値を一致させる黒レベルの誤差補正処理を行うことを特徴とするアナログフロントエンド回路。
9. イメージセンサからアナログの入力画像信号を受け、前記入力画像信号に対して所与の処理を行ってアナログの画像信号を出力するアナログ処理回路と、
   前記アナログ処理回路から入力される画像信号のＡ／Ｄ変換を行うＡ／Ｄ変換器と、
   黒レベルターゲット値が設定されるターゲットレジスタと、
   前記Ａ／Ｄ変換器から出力されるＡ／Ｄ変換値をモニタして、演算処理を行う演算回路とを含み、
   前記アナログ処理回路は、
   前記イメージセンサからの入力画像信号に対するラインクランプを行うクランプ回路と、
   オフセット調整レジスタを有し、前記オフセット調整レジスタに設定されたオフセット調整値に基づいて画像信号のオフセット調整を行うオフセット調整回路を含み、
   前記演算回路は、
   前記クランプ回路によるラインクランプ期間の後であって有効画素出力期間の前の期間である黒レベルモニタ期間において、ラインクランプ後の黒基準画素のＡ／Ｄ変換値をモニタし、Ａ／Ｄ変換値を前記ターゲットレジスタの前記黒レベルターゲット値に設定するためのオフセット調整値を、前記オフセット調整レジスタに書き込んで、ラインクランプにおける黒レベルの誤差補正処理を行うと共に、
   第１の検出ライン数設定モードでは、前記イメージセンサの各ライン毎に黒レベルの誤差補正処理を行い、
   第２の検出ライン数設定モードでは、前記イメージセンサの連続する複数ラインにおいて同じ変動方向の黒レベル変動が検出された場合に、黒レベルの誤差補正処理を行うことを特徴とするアナログフロントエンド回路。
10. 請求項１乃至９のいずれかに記載のアナログフロントエンド回路と、
    前記イメージセンサと、
    を含むことを特徴とする電子機器。

Images