JPH11214676A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11214676A JPH11214676A JP1075698A JP1075698A JPH11214676A JP H11214676 A JPH11214676 A JP H11214676A JP 1075698 A JP1075698 A JP 1075698A JP 1075698 A JP1075698 A JP 1075698A JP H11214676 A JPH11214676 A JP H11214676A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- carrier supply
- doped
- impurity
- supply layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 半導体基板上に設けられた電極とキャリアの
移動経路を形成するチャネル層との間に形成されるヘテ
ロバリアを低くしてソース抵抗の積層方向の抵抗成分が
低減された半導体装置を得る。 【解決手段】 半絶縁性GaAs基板10上にアンドー
プGaAsバッファ層12と、アンドープInGaAs
チャネル供給層14と、アンドープAlGaAsスペー
サ層16と、n型AlGaAs第1キャリア供給層18
a、Siプレーナードープ層28と、n型AlGaAs
第2キャリア供給層18b、n型GaAsキャップ層2
0順に積層して形成した後に、底部に第1キャリア供給
層18aの一部が露出する深さのリセス30を形成し、
このリセス30内にゲート電極26を設けると共に、リ
セス30の左右のキャップ層20上にオーミック接触で
接続するソース電極22とドレイン電極24とを備え
る。
移動経路を形成するチャネル層との間に形成されるヘテ
ロバリアを低くしてソース抵抗の積層方向の抵抗成分が
低減された半導体装置を得る。 【解決手段】 半絶縁性GaAs基板10上にアンドー
プGaAsバッファ層12と、アンドープInGaAs
チャネル供給層14と、アンドープAlGaAsスペー
サ層16と、n型AlGaAs第1キャリア供給層18
a、Siプレーナードープ層28と、n型AlGaAs
第2キャリア供給層18b、n型GaAsキャップ層2
0順に積層して形成した後に、底部に第1キャリア供給
層18aの一部が露出する深さのリセス30を形成し、
このリセス30内にゲート電極26を設けると共に、リ
セス30の左右のキャップ層20上にオーミック接触で
接続するソース電極22とドレイン電極24とを備え
る。
Description
【0001】
【発明の属する技術分野】本発明は、ヘテロ接合を有す
る半導体装置に関し、特に、高速移動度トランジスタ
(HEMT)に関するものである。
る半導体装置に関し、特に、高速移動度トランジスタ
(HEMT)に関するものである。
【0002】
【従来の技術】一般に、Si等の不純物をドーピングし
たAlGaAsと不純物を添加しないGaAsとを接合
すると、AlGaAs中のSiから供給された電子が電
子親和力の大きいGaAsに引き付けられ、GaAs側
のGaAs/AlGaAsヘテロ接合の界面近傍に高密
度の二次元伝導電子ガス(以後、2DEG(2 dimensia
l electron gas)と称す。)を形成する。この2DEG
は、GaAs中に形成されるため、イオン化不純物によ
る散乱が少なく高速で移動可能であることからこの2D
EGを利用した高電子移動度トランジスタ(以後、HE
MT(high electron mobility transistor )と称
す。)が提案されている。
たAlGaAsと不純物を添加しないGaAsとを接合
すると、AlGaAs中のSiから供給された電子が電
子親和力の大きいGaAsに引き付けられ、GaAs側
のGaAs/AlGaAsヘテロ接合の界面近傍に高密
度の二次元伝導電子ガス(以後、2DEG(2 dimensia
l electron gas)と称す。)を形成する。この2DEG
は、GaAs中に形成されるため、イオン化不純物によ
る散乱が少なく高速で移動可能であることからこの2D
EGを利用した高電子移動度トランジスタ(以後、HE
MT(high electron mobility transistor )と称
す。)が提案されている。
【0003】HEMTは、半絶縁性GaAs基板上に高
純度のGaAsよりなるチャネル層と、Siをドープし
てn型にしたAlGaAsよりなるキャリア供給層と、
Siをドープしてn型にしたGaAsよりなるキャップ
層とを順に形成した後に、底部にキャリア供給層の一部
が露出するようにリセスを形成し、このリセス内にゲー
ト電極を設けると共に、リセスの左右のn型GaAsキ
ャップ層上にオーミック接触で接続するソース電極とド
レイン電極とを形成したものである。
純度のGaAsよりなるチャネル層と、Siをドープし
てn型にしたAlGaAsよりなるキャリア供給層と、
Siをドープしてn型にしたGaAsよりなるキャップ
層とを順に形成した後に、底部にキャリア供給層の一部
が露出するようにリセスを形成し、このリセス内にゲー
ト電極を設けると共に、リセスの左右のn型GaAsキ
ャップ層上にオーミック接触で接続するソース電極とド
レイン電極とを形成したものである。
【0004】このような構成のHEMTに電圧を印加す
ると、キャリア供給層から供給されたキャリアである電
子が電子親和力の大きいGaAsチャネル層に引き付け
られて不純物のないGaAsチャネル層内に2DEGを
形成し、GaAsチャネル層を高速でドレイン電極側に
移動することとなる。
ると、キャリア供給層から供給されたキャリアである電
子が電子親和力の大きいGaAsチャネル層に引き付け
られて不純物のないGaAsチャネル層内に2DEGを
形成し、GaAsチャネル層を高速でドレイン電極側に
移動することとなる。
【0005】すなわち、キャリアである電子を供給する
キャリア供給層と、電子がソース側からドレイン側に向
かって移動するときの移動経路となるチャネル層とを異
なる層で構成したため、移動中に電子が不純物のクーロ
ン力により散乱されて移動速度が低下する等の不純物と
の干渉による悪影響がない。そのため、電子が高速で移
動可能となるので、超低雑音特性等の優れた高周波特性
を備えたものとなる。もちろん、不純物の濃度を高めて
も電子の移動を阻止することがないので不純物の濃度を
高めて高出力特性を備えたものとできる。
キャリア供給層と、電子がソース側からドレイン側に向
かって移動するときの移動経路となるチャネル層とを異
なる層で構成したため、移動中に電子が不純物のクーロ
ン力により散乱されて移動速度が低下する等の不純物と
の干渉による悪影響がない。そのため、電子が高速で移
動可能となるので、超低雑音特性等の優れた高周波特性
を備えたものとなる。もちろん、不純物の濃度を高めて
も電子の移動を阻止することがないので不純物の濃度を
高めて高出力特性を備えたものとできる。
【0006】そのようなHEMTの1つとして、GaA
s基板上の歪みInGaAs量子井戸層をチャネルとす
るHEMT、いわゆるP−HEMT(Pseudomorphic H
EMT)が挙げられる。このP−HEMTは、電子情報
通信学会技術研究報告書Vol93、No.417、ED93-175、第4
8〜49頁、に開示されている。以下、このP−HEM
Tについて図5を参照して簡単に説明する。図5(a)
は、P−HEMTの概略構成を示した断面図である。
s基板上の歪みInGaAs量子井戸層をチャネルとす
るHEMT、いわゆるP−HEMT(Pseudomorphic H
EMT)が挙げられる。このP−HEMTは、電子情報
通信学会技術研究報告書Vol93、No.417、ED93-175、第4
8〜49頁、に開示されている。以下、このP−HEM
Tについて図5を参照して簡単に説明する。図5(a)
は、P−HEMTの概略構成を示した断面図である。
【0007】図5(a)に示したP−HEMTは、半絶
縁性GaAs基板60上に、膜厚800nmのGaAs
バッファ層62(以後、バッファ層62と称す。)と、
膜厚10nmのアンドープInGaAsチャネル層64
(以後、チャネル層64と称す。)と、膜厚2nmのア
ンドープAlGaAsスペーサ層66(以後、スペーサ
層66と称す。)と、Siを2×1018cm-3の濃度と
なるようにドーピングした膜厚50nmのn型AlGa
Asキャリア供給層68(以後、キャリア供給層68と
称す。)と、Siを3×1018cm-3の濃度となるよう
にドーピングした膜厚100nmのn型GaAsキャッ
プ層70(以後、キャップ層70と称す。)とを順に積
層形成した後に、底部にキャリア供給層68の一部が露
出するようにリセス80を形成し、このリセス80内に
ゲート電極76を設けると共に、リセス80の左右のn
型GaAsキャップ層70上にオーミック接触で接続す
るソース電極72とドレイン電極74とを形成して得た
ものである。
縁性GaAs基板60上に、膜厚800nmのGaAs
バッファ層62(以後、バッファ層62と称す。)と、
膜厚10nmのアンドープInGaAsチャネル層64
(以後、チャネル層64と称す。)と、膜厚2nmのア
ンドープAlGaAsスペーサ層66(以後、スペーサ
層66と称す。)と、Siを2×1018cm-3の濃度と
なるようにドーピングした膜厚50nmのn型AlGa
Asキャリア供給層68(以後、キャリア供給層68と
称す。)と、Siを3×1018cm-3の濃度となるよう
にドーピングした膜厚100nmのn型GaAsキャッ
プ層70(以後、キャップ層70と称す。)とを順に積
層形成した後に、底部にキャリア供給層68の一部が露
出するようにリセス80を形成し、このリセス80内に
ゲート電極76を設けると共に、リセス80の左右のn
型GaAsキャップ層70上にオーミック接触で接続す
るソース電極72とドレイン電極74とを形成して得た
ものである。
【0008】このような構成のP−HEMTにおけるソ
ース電極72からドレイン電極74に向かう電子の主な
流れeは、ソース電極72、キャップ層70、キャリア
供給層68、スペーサ層66、を順に通ってチャネル層
64に達し、このチャネル層64内をドレイン電極側に
向かって高速で移動した後、再び、スペーサ層66、キ
ャリア供給層68、キャップ層70を順に通過して、ド
レイン電極74に達する。
ース電極72からドレイン電極74に向かう電子の主な
流れeは、ソース電極72、キャップ層70、キャリア
供給層68、スペーサ層66、を順に通ってチャネル層
64に達し、このチャネル層64内をドレイン電極側に
向かって高速で移動した後、再び、スペーサ層66、キ
ャリア供給層68、キャップ層70を順に通過して、ド
レイン電極74に達する。
【0009】このようなP−HEMTにおいて、低雑音
特性などの高周波特性をさらに改善するためにソース側
の抵抗(以後、ソース抵抗と称す。)を低減することが
重要である。ソース抵抗は、ソース電極が形成された側
におけるキャップ層70表面からチャネル層64に向か
う方向(すなわち、積層方向)の成分と、それぞれの層
に沿った方向の成分とにおける電子の流れにくさであ
り、電子がチャネル層64を移動するように構成された
P−HEMTのようなヘテロ接合を有する半導体装置の
場合では、キャップ層70表面からチャネル層64に向
かう積層方向におけるソース抵抗成分が問題となる。
特性などの高周波特性をさらに改善するためにソース側
の抵抗(以後、ソース抵抗と称す。)を低減することが
重要である。ソース抵抗は、ソース電極が形成された側
におけるキャップ層70表面からチャネル層64に向か
う方向(すなわち、積層方向)の成分と、それぞれの層
に沿った方向の成分とにおける電子の流れにくさであ
り、電子がチャネル層64を移動するように構成された
P−HEMTのようなヘテロ接合を有する半導体装置の
場合では、キャップ層70表面からチャネル層64に向
かう積層方向におけるソース抵抗成分が問題となる。
【0010】この積層方向におけるソース抵抗は、図5
(b)に示したようなエネルギーバンド図により示すこ
とができる。図5(b)は図5(a)に示した従来のP
−HEMTの積層方向におけるエネルギーバンドの模式
図である。図5(b)において、縦軸はエネルギー(e
v)、横軸はn型GaAsキャップ層表面からの距離
(nm)であり、アンドープInGaAsチャネル層が
量子井戸となっていることがわかる。すなわち、n型G
aAsキャップ層の表面に設けられたソース電極からの
電子は、n型GaAsキャップ層の表面から量子井戸が
形成されたアンドープInGaAsチャネル層に向かっ
て移動し、アンドープInGaAsチャネル層において
層内を高速で移動してドレイン電極側に達することとな
る。
(b)に示したようなエネルギーバンド図により示すこ
とができる。図5(b)は図5(a)に示した従来のP
−HEMTの積層方向におけるエネルギーバンドの模式
図である。図5(b)において、縦軸はエネルギー(e
v)、横軸はn型GaAsキャップ層表面からの距離
(nm)であり、アンドープInGaAsチャネル層が
量子井戸となっていることがわかる。すなわち、n型G
aAsキャップ層の表面に設けられたソース電極からの
電子は、n型GaAsキャップ層の表面から量子井戸が
形成されたアンドープInGaAsチャネル層に向かっ
て移動し、アンドープInGaAsチャネル層において
層内を高速で移動してドレイン電極側に達することとな
る。
【0011】
【発明が解決しようとする課題】ソース抵抗を低減する
ためには、半導体装置の積層方向における抵抗成分を低
減するのが有効であるが、積層方向における抵抗成分
は、電子親和力の小さいキャリア供給層とキャリア供給
層に接合する電子親和力の大きい層とを積層した場合に
界面において生じるエネルギーの飛び(伝導帯下端のエ
ネルギーの不連続量)に大きく影響される。
ためには、半導体装置の積層方向における抵抗成分を低
減するのが有効であるが、積層方向における抵抗成分
は、電子親和力の小さいキャリア供給層とキャリア供給
層に接合する電子親和力の大きい層とを積層した場合に
界面において生じるエネルギーの飛び(伝導帯下端のエ
ネルギーの不連続量)に大きく影響される。
【0012】この伝導帯下端のエネルギーの不連続量に
起因して、キャリア供給層に接合する電子親和力の大き
い層側の界面近傍には、電子が溜まりやすく、キャリア
供給層からの電子が流れ込んで2DEGが形成されてい
る。また、電子親和力の小さいキャリア供給層側の界面
近傍には、伝導帯下端のエネルギーの高い空乏層が形成
されており、この空乏層は障壁(ヘテロバリア)となっ
て電子の積層方向の移動を妨げている。
起因して、キャリア供給層に接合する電子親和力の大き
い層側の界面近傍には、電子が溜まりやすく、キャリア
供給層からの電子が流れ込んで2DEGが形成されてい
る。また、電子親和力の小さいキャリア供給層側の界面
近傍には、伝導帯下端のエネルギーの高い空乏層が形成
されており、この空乏層は障壁(ヘテロバリア)となっ
て電子の積層方向の移動を妨げている。
【0013】例えば、図5(b)に示したように、P−
HEMTでは、ソース電極72とチャネル層64との間
に、キャップ層70と、キャリア供給層68と、スペー
サ層66とを配置した構成となっており、キャップ層7
0とキャリア供給層68との界面、およびスペーサ層6
6とチャネル層64との界面において、それぞれ伝導帯
下端のエネルギーの低い領域が形成されるため、キャリ
ア供給層内のキャップ層70側の界面近傍領域とスペー
サ層66側の界面近傍領域とに伝導帯下端のエネルギー
の高い空乏層が形成されている。したがって、P−HE
MTでは、キャリアがソース電極72からチャネル層6
4に移動する際に、キャップ層70からキャリア供給層
68に移動するときと、スペーサ層66からチャネル層
64に移動するときとの2回にわたってエネルギーの高
い領域を通過しなければならないため、これが障壁(ヘ
テロバリア)となって積層方向へのスムーズな移動を妨
げている。このヘテロバリアは、上述したようなキャリ
アを電子とする場合のみならず、キャリアをホールとし
た構成の半導体装置においても同様に発生する。
HEMTでは、ソース電極72とチャネル層64との間
に、キャップ層70と、キャリア供給層68と、スペー
サ層66とを配置した構成となっており、キャップ層7
0とキャリア供給層68との界面、およびスペーサ層6
6とチャネル層64との界面において、それぞれ伝導帯
下端のエネルギーの低い領域が形成されるため、キャリ
ア供給層内のキャップ層70側の界面近傍領域とスペー
サ層66側の界面近傍領域とに伝導帯下端のエネルギー
の高い空乏層が形成されている。したがって、P−HE
MTでは、キャリアがソース電極72からチャネル層6
4に移動する際に、キャップ層70からキャリア供給層
68に移動するときと、スペーサ層66からチャネル層
64に移動するときとの2回にわたってエネルギーの高
い領域を通過しなければならないため、これが障壁(ヘ
テロバリア)となって積層方向へのスムーズな移動を妨
げている。このヘテロバリアは、上述したようなキャリ
アを電子とする場合のみならず、キャリアをホールとし
た構成の半導体装置においても同様に発生する。
【0014】本発明は、上記に説明したような、半導体
基板上に設けられた電極とキャリアの移動経路を形成す
るチャネル層との間に形成されるヘテロバリアを低くし
てソース抵抗の積層方向の抵抗成分を低減することを目
的としている。
基板上に設けられた電極とキャリアの移動経路を形成す
るチャネル層との間に形成されるヘテロバリアを低くし
てソース抵抗の積層方向の抵抗成分を低減することを目
的としている。
【0015】
【課題を解決するための手段】上記目的を達成するため
に、請求項1に記載の発明では、半導体基板上に形成さ
れたヘテロ接合を含む多数の層の最上層とオーミック接
触で接続するオーミック電極と、該オーミック電極より
も下層に設けられキャリアの移動経路を形成するチャネ
ル層と、上面側または下面側の少なくとも一方にヘテロ
接合を有して前記オーミック電極と前記チャネル層との
間に設けられ、不純物がドーピングされたキャリア供給
層と、を備え、前記キャリア供給層側のヘテロ界面近傍
に、該キャリア供給層と同じ多数キャリアを形成させる
不純物をキャリア供給層よりも高濃度にドーピングした
不純物ドープ層を備えたことを特徴としている。
に、請求項1に記載の発明では、半導体基板上に形成さ
れたヘテロ接合を含む多数の層の最上層とオーミック接
触で接続するオーミック電極と、該オーミック電極より
も下層に設けられキャリアの移動経路を形成するチャネ
ル層と、上面側または下面側の少なくとも一方にヘテロ
接合を有して前記オーミック電極と前記チャネル層との
間に設けられ、不純物がドーピングされたキャリア供給
層と、を備え、前記キャリア供給層側のヘテロ界面近傍
に、該キャリア供給層と同じ多数キャリアを形成させる
不純物をキャリア供給層よりも高濃度にドーピングした
不純物ドープ層を備えたことを特徴としている。
【0016】すなわち、請求項1の発明では、キャリア
供給層がn型で多数キャリアが電子である場合は、キャ
リア供給層側のヘテロ界面近傍に、n型の不純物をキャ
リア供給層よりも高濃度にドーピングした不純物ドープ
層を備えるため、キャリア供給層内の空乏層におけるエ
ネルギーが下がってヘテロバリアを低くすることかでき
る。また、キャリア供給層がp型で多数キャリアがホー
ルである場合は、キャリア供給層側のヘテロ界面近傍
に、p型の不純物をキャリア供給層よりも高濃度にドー
ピングした不純物ドープ層を備えるため、キャリア供給
層内のヘテロ界面における価電子帯上端のエネルギーが
上がってヘテロバリアが低くなる。どちらにしろ、キャ
リアが積層方向に移動し易くなるので、半導体装置にお
ける積層方向の抵抗成分を低減できる。
供給層がn型で多数キャリアが電子である場合は、キャ
リア供給層側のヘテロ界面近傍に、n型の不純物をキャ
リア供給層よりも高濃度にドーピングした不純物ドープ
層を備えるため、キャリア供給層内の空乏層におけるエ
ネルギーが下がってヘテロバリアを低くすることかでき
る。また、キャリア供給層がp型で多数キャリアがホー
ルである場合は、キャリア供給層側のヘテロ界面近傍
に、p型の不純物をキャリア供給層よりも高濃度にドー
ピングした不純物ドープ層を備えるため、キャリア供給
層内のヘテロ界面における価電子帯上端のエネルギーが
上がってヘテロバリアが低くなる。どちらにしろ、キャ
リアが積層方向に移動し易くなるので、半導体装置にお
ける積層方向の抵抗成分を低減できる。
【0017】この不純物ドープ層の不純物濃度は、不純
物がドープされる層、すなわち、キャリア供給層よりも
高い濃度とすればよいが、不純物ドープ層の厚膜が大き
くなると抵抗増大の原因となってしまうため、できるだ
け薄く形成することが好ましい。
物がドープされる層、すなわち、キャリア供給層よりも
高い濃度とすればよいが、不純物ドープ層の厚膜が大き
くなると抵抗増大の原因となってしまうため、できるだ
け薄く形成することが好ましい。
【0018】さらに、ヘテロ界面における伝導帯下端の
エネルギーを効率的に下げる又はヘテロ界面における価
電子帯上端のエネルギーを効率的に上げるためには、で
きるだけ不純物濃度の高いものとすることが好ましい。
例えば、前者のヘテロ界面における伝導帯下端のエネル
ギーを効率的に下げる場合では、Siなどのn型不純物
のごく薄い膜であるプレーナードープ層や、Siなどの
n型不純物濃度を厚さ1nm程度の範囲内に濃度が1×
1019cm-3程度となるようにドーピングした高濃度ド
ープ層とすることなどが挙げられ、後者のヘテロ界面に
おける価電子帯上端のエネルギーを効率的に上げるため
には、Beなどのp型不純物のごく薄い膜であるプレー
ナードープ層や、Beなどのp型不純物を厚さ1nm程
度の範囲内に高濃度にドーピングした高濃度ドープ層と
することなどが挙げられる。
エネルギーを効率的に下げる又はヘテロ界面における価
電子帯上端のエネルギーを効率的に上げるためには、で
きるだけ不純物濃度の高いものとすることが好ましい。
例えば、前者のヘテロ界面における伝導帯下端のエネル
ギーを効率的に下げる場合では、Siなどのn型不純物
のごく薄い膜であるプレーナードープ層や、Siなどの
n型不純物濃度を厚さ1nm程度の範囲内に濃度が1×
1019cm-3程度となるようにドーピングした高濃度ド
ープ層とすることなどが挙げられ、後者のヘテロ界面に
おける価電子帯上端のエネルギーを効率的に上げるため
には、Beなどのp型不純物のごく薄い膜であるプレー
ナードープ層や、Beなどのp型不純物を厚さ1nm程
度の範囲内に高濃度にドーピングした高濃度ドープ層と
することなどが挙げられる。
【0019】また、不純物ドープ層が形成される位置で
あるキャリア供給層側のヘテロ界面近傍は、その位置に
不純物ドープ層が形成されると不純物ドープ層を形成す
る前と比べてヘテロバリアが低くなるすべての位置を含
んでいる。
あるキャリア供給層側のヘテロ界面近傍は、その位置に
不純物ドープ層が形成されると不純物ドープ層を形成す
る前と比べてヘテロバリアが低くなるすべての位置を含
んでいる。
【0020】また、請求項2の発明は、請求項1に記載
の半導体装置において、前記不純物はn型不純物であ
り、前記キャリア供給層は、前記n型不純物がドーピン
グされた電子親和力の小さい層よりなり、前記不純物ド
ープ層は、電子親和力の小さいキャリア供給層側のヘテ
ロ界面近傍にヘテロ接合により形成された空乏層領域内
に設けられていることを特徴としている。
の半導体装置において、前記不純物はn型不純物であ
り、前記キャリア供給層は、前記n型不純物がドーピン
グされた電子親和力の小さい層よりなり、前記不純物ド
ープ層は、電子親和力の小さいキャリア供給層側のヘテ
ロ界面近傍にヘテロ接合により形成された空乏層領域内
に設けられていることを特徴としている。
【0021】すなわち、請求項2の発明では、電子親和
力の小さいn型のキャリア供給層と、このキャリア供給
層にヘテロ接合する電子親和力の大きい他の層とを含む
構成の半導体装置において、キャリア供給層側のヘテロ
界面近傍に形成される空乏層領域内にn型不純物がキャ
リア供給層よりも高濃度にドーピングされた不純物ドー
プ層を設けることでその位置における伝導帯下端のエネ
ルギーを下げている。このとき、伝導帯下端のエネルギ
ーの不連続量の大きさは変わらないため、空乏層のエネ
ルギーの低下と共にキャリア供給層のヘテロ界面におけ
るエネルギーも下がる。これにより、ヘテロバリアが低
くなり、キャリアが積層方向に移動し易くなるので半導
体装置における積層方向の抵抗成分を低減できる。
力の小さいn型のキャリア供給層と、このキャリア供給
層にヘテロ接合する電子親和力の大きい他の層とを含む
構成の半導体装置において、キャリア供給層側のヘテロ
界面近傍に形成される空乏層領域内にn型不純物がキャ
リア供給層よりも高濃度にドーピングされた不純物ドー
プ層を設けることでその位置における伝導帯下端のエネ
ルギーを下げている。このとき、伝導帯下端のエネルギ
ーの不連続量の大きさは変わらないため、空乏層のエネ
ルギーの低下と共にキャリア供給層のヘテロ界面におけ
るエネルギーも下がる。これにより、ヘテロバリアが低
くなり、キャリアが積層方向に移動し易くなるので半導
体装置における積層方向の抵抗成分を低減できる。
【0022】また、請求項3の発明は、請求項1または
2に記載の半導体装置において、前記不純物ドープ層
は、単一種類の不純物より形成されたプレーナードープ
層であることを特徴としている。
2に記載の半導体装置において、前記不純物ドープ層
は、単一種類の不純物より形成されたプレーナードープ
層であることを特徴としている。
【0023】請求項3の発明では、不純物ドープ層をプ
レーナードープ層とすることにより、不純物をドーピン
グして不純物ドープ層とした場合よりも界面と不純物ド
ープ層との間にトンネル効果を発生し易くしている。ト
ンネル効果の発生により、キャリアの持つエネルギー以
上の障壁でも通り抜けることができるようになるので、
キャリアが積層方向により一層移動し易くなる。そのた
め、半導体装置における積層方向の抵抗成分がより一層
低減できることとなる。
レーナードープ層とすることにより、不純物をドーピン
グして不純物ドープ層とした場合よりも界面と不純物ド
ープ層との間にトンネル効果を発生し易くしている。ト
ンネル効果の発生により、キャリアの持つエネルギー以
上の障壁でも通り抜けることができるようになるので、
キャリアが積層方向により一層移動し易くなる。そのた
め、半導体装置における積層方向の抵抗成分がより一層
低減できることとなる。
【0024】また、請求項4の発明は、半導体基板上に
形成されたヘテロ接合を含む多数の層の最上層とオーミ
ック接触で接続するオーミック電極と、該オーミック電
極よりも下層に設けられキャリアの移動経路を形成する
チャネル層と、上面側または下面側の少なくとも一方に
ヘテロ接合を有して前記オーミック電極と前記チャネル
層との間に設けられ、不純物がドーピングされたキャリ
ア供給層と、を備え、前記キャリア供給層とヘテロ接合
する層側のヘテロ界面またはヘテロ界面近傍に、前記キ
ャリア供給層と同じ多数キャリアを形成させる不純物
を、前記キャリア供給層とヘテロ接合する層よりも高濃
度にドーピングした不純物ドープ層を備えたことを特徴
としている。
形成されたヘテロ接合を含む多数の層の最上層とオーミ
ック接触で接続するオーミック電極と、該オーミック電
極よりも下層に設けられキャリアの移動経路を形成する
チャネル層と、上面側または下面側の少なくとも一方に
ヘテロ接合を有して前記オーミック電極と前記チャネル
層との間に設けられ、不純物がドーピングされたキャリ
ア供給層と、を備え、前記キャリア供給層とヘテロ接合
する層側のヘテロ界面またはヘテロ界面近傍に、前記キ
ャリア供給層と同じ多数キャリアを形成させる不純物
を、前記キャリア供給層とヘテロ接合する層よりも高濃
度にドーピングした不純物ドープ層を備えたことを特徴
としている。
【0025】すなわち、請求項1で述べたように、ヘテ
ロ接合する2つの層の間に形成されるヘテロ界面におい
てエネルギーの飛び(伝導帯下端のエネルギーの不連続
量)が生じて、電子親和力の小さい層側に空乏層が形成
されると共に、電子親和力の大きい層側に2DEGが形
成された領域(伝導帯下端のエネルギーの低い領域)が
形成される。
ロ接合する2つの層の間に形成されるヘテロ界面におい
てエネルギーの飛び(伝導帯下端のエネルギーの不連続
量)が生じて、電子親和力の小さい層側に空乏層が形成
されると共に、電子親和力の大きい層側に2DEGが形
成された領域(伝導帯下端のエネルギーの低い領域)が
形成される。
【0026】伝導帯下端のエネルギーの不連続量の大き
さは変わらないことから、請求項4の発明では上記構成
とすることにより、キャリア供給層がn型で多数キャリ
アが電子である場合では、2DEGが形成された領域の
不純物ドープ層が形成された位置における伝導帯下端の
エネルギーの低下と共にキャリア供給層のエネルギーが
下がってヘテロバリアが低くなり、キャリアが積層方向
に移動し易くなる。また、キャリア供給層がp型で多数
キャリアがホールである場合では、価電子帯上端のエネ
ルギーの不連続量に起因して、キャリア供給層に接合す
る層側の界面近傍に二次元ホールガスが形成されるが、
この二次元ホールガスが形成された領域の不純物ドープ
層が形成された位置における価電子帯上端のエネルギー
が上がってヘテロバリアが低くなり、キャリアが積層方
向に移動し易くなる。どちらにしろ、キャリアが積層方
向に移動し易くなるので、半導体装置における積層方向
の抵抗成分を低減できる。
さは変わらないことから、請求項4の発明では上記構成
とすることにより、キャリア供給層がn型で多数キャリ
アが電子である場合では、2DEGが形成された領域の
不純物ドープ層が形成された位置における伝導帯下端の
エネルギーの低下と共にキャリア供給層のエネルギーが
下がってヘテロバリアが低くなり、キャリアが積層方向
に移動し易くなる。また、キャリア供給層がp型で多数
キャリアがホールである場合では、価電子帯上端のエネ
ルギーの不連続量に起因して、キャリア供給層に接合す
る層側の界面近傍に二次元ホールガスが形成されるが、
この二次元ホールガスが形成された領域の不純物ドープ
層が形成された位置における価電子帯上端のエネルギー
が上がってヘテロバリアが低くなり、キャリアが積層方
向に移動し易くなる。どちらにしろ、キャリアが積層方
向に移動し易くなるので、半導体装置における積層方向
の抵抗成分を低減できる。
【0027】この不純物ドープ層は、不純物ドープ層を
形成させる層、すなわち、キャリア供給層とヘテロ接合
する層よりも高い不純物濃度を備えたものであればよい
が、不純物ドープ層の厚膜が大きくなると抵抗増大の原
因となってしまうため、できるだけ薄く形成することが
好ましい。
形成させる層、すなわち、キャリア供給層とヘテロ接合
する層よりも高い不純物濃度を備えたものであればよい
が、不純物ドープ層の厚膜が大きくなると抵抗増大の原
因となってしまうため、できるだけ薄く形成することが
好ましい。
【0028】さらに、不純物ドープ層としては上述した
請求項1で述べた構成と同様の構成によりヘテロ界面に
おける伝導帯下端のエネルギーを効率的に下げる又はヘ
テロ界面における価電子帯上端のエネルギーを効率的に
上げることができる。
請求項1で述べた構成と同様の構成によりヘテロ界面に
おける伝導帯下端のエネルギーを効率的に下げる又はヘ
テロ界面における価電子帯上端のエネルギーを効率的に
上げることができる。
【0029】また、不純物ドープ層が形成される位置で
あるキャリア供給層と接合する層側のヘテロ界面近傍と
は、キャリア供給層がn型で多数キャリアが電子である
場合では2DEGが形成される領域内であり、キャリア
供給層がp型で多数キャリアがホールである場合では二
次元ホールガスが形成される領域内、というように不純
物ドープ層を形成する前と比べてヘテロバリアが低くな
る全ての位置を含んでいる。
あるキャリア供給層と接合する層側のヘテロ界面近傍と
は、キャリア供給層がn型で多数キャリアが電子である
場合では2DEGが形成される領域内であり、キャリア
供給層がp型で多数キャリアがホールである場合では二
次元ホールガスが形成される領域内、というように不純
物ドープ層を形成する前と比べてヘテロバリアが低くな
る全ての位置を含んでいる。
【0030】また、請求項5の発明は、請求項4に記載
の半導体装置において、前記不純物はn型不純物であ
り、前記キャリア供給層は、前記n型不純物がドーピン
グされた電子親和力の小さい層よりなり、前記不純物ド
ープ層は、前記キャリア供給層とヘテロ接合する層側の
ヘテロ界面またはヘテロ界面近傍の前記キャリア供給層
の伝導帯下端のエネルギーを低下させる領域内に設けら
れていることを特徴としている。
の半導体装置において、前記不純物はn型不純物であ
り、前記キャリア供給層は、前記n型不純物がドーピン
グされた電子親和力の小さい層よりなり、前記不純物ド
ープ層は、前記キャリア供給層とヘテロ接合する層側の
ヘテロ界面またはヘテロ界面近傍の前記キャリア供給層
の伝導帯下端のエネルギーを低下させる領域内に設けら
れていることを特徴としている。
【0031】すなわち、請求項5の発明では、電子親和
力の小さいn型のキャリア供給層と、このキャリア供給
層にヘテロ接合する電子親和力の大きい他の層とを含む
構成の半導体装置において、キャリア供給層にヘテロ接
合する前記他の層側のヘテロ界面又はヘテロ界面近傍の
前記キャリア供給層の伝導帯下端のエネルギーを低下さ
せる領域内に不純物ドープ層を設けることでその位置に
おける伝導帯下端のエネルギーを下げている。
力の小さいn型のキャリア供給層と、このキャリア供給
層にヘテロ接合する電子親和力の大きい他の層とを含む
構成の半導体装置において、キャリア供給層にヘテロ接
合する前記他の層側のヘテロ界面又はヘテロ界面近傍の
前記キャリア供給層の伝導帯下端のエネルギーを低下さ
せる領域内に不純物ドープ層を設けることでその位置に
おける伝導帯下端のエネルギーを下げている。
【0032】このとき、伝導帯下端のエネルギーの不連
続量の大きさは変わらないため、伝導帯下端のエネルギ
ーの低下と共にキャリア供給層側の空乏層のエネルギー
も下がる。これにより、ヘテロバリアが低くなり、キャ
リアが積層方向に移動し易くなるので半導体装置におけ
る積層方向の抵抗成分を低減できる。
続量の大きさは変わらないため、伝導帯下端のエネルギ
ーの低下と共にキャリア供給層側の空乏層のエネルギー
も下がる。これにより、ヘテロバリアが低くなり、キャ
リアが積層方向に移動し易くなるので半導体装置におけ
る積層方向の抵抗成分を低減できる。
【0033】なお、以上述べた請求項1から5の発明に
おいて、不純物ドープ層の二次元方向(すなわち、層に
沿った方向)における形成領域については特に限定しな
い。例えば、ソース側からドレイン側にわたる領域全面
に設ける他にソース電極が設けられたソース側またはド
レイン側の層のみに不純物ドープ層を設ける場合が挙げ
られる。すなわち、本発明はソース抵抗とドレイン抵抗
とを低減する構成としたり、ソース抵抗のみ又はドレイ
ン抵抗のみを低減する構成とすることもできる。
おいて、不純物ドープ層の二次元方向(すなわち、層に
沿った方向)における形成領域については特に限定しな
い。例えば、ソース側からドレイン側にわたる領域全面
に設ける他にソース電極が設けられたソース側またはド
レイン側の層のみに不純物ドープ層を設ける場合が挙げ
られる。すなわち、本発明はソース抵抗とドレイン抵抗
とを低減する構成としたり、ソース抵抗のみ又はドレイ
ン抵抗のみを低減する構成とすることもできる。
【0034】
【発明の実施の形態】以下、本発明の実施形態を図1か
ら図4を参照して説明する。なお、全ての図において同
一又は相当する個所には同一の符号を付している。
ら図4を参照して説明する。なお、全ての図において同
一又は相当する個所には同一の符号を付している。
【0035】(第1の実施形態)図1は、第1の実施形
態のP−HEMTの構成と、ソース抵抗の特性をエネル
ギーバンドで示した説明図である。図1(a)は、第1
の実施形態のP−HEMTの断面説明図である。図1
(a)に示したP−HEMTは、半絶縁性GaAs基板
10上に、膜厚800nmのアンドープGaAsバッフ
ァ層12(以後、バッファ層12と称す。)と、膜厚1
0nmのアンドープInGaAsチャネル層14(以
後、チャネル層14と称す。)と、膜厚2nmのアンド
ープAlGaAsスペーサ層16(以後、スペーサ層1
6と称す。)と、Siを2×1018cm -3の濃度となる
ようにドーピングした膜厚45nmのn型AlGaAs
第1キャリア供給層18a(以後、第1キャリア供給層
18aと称す。)と、Siを5×1012cm-2の濃度と
なるようにプレーナードープしたSiプレーナードープ
層28と、Siを2×1018cm-3の濃度となるように
ドーピングした膜厚5nmのn型AlGaAs第2キャ
リア供給層18b(以後、第2キャリア供給層18bと
称す。)と、Siを3×1018cm-3の濃度となるよう
にドーピングした膜厚100nmのn型GaAsキャッ
プ層20(以後、キャップ層20と称す。)とをエピタ
キシャル成長により順に積層して形成した後に、底部に
第1キャリア供給層18aの一部が露出する深さのリセ
ス30を形成し、このリセス30内にゲート電極26を
設けると共に、リセス30の左右のキャップ層20上に
オーミック接触で接続するソース電極22とドレイン電
極24とを形成したものである。
態のP−HEMTの構成と、ソース抵抗の特性をエネル
ギーバンドで示した説明図である。図1(a)は、第1
の実施形態のP−HEMTの断面説明図である。図1
(a)に示したP−HEMTは、半絶縁性GaAs基板
10上に、膜厚800nmのアンドープGaAsバッフ
ァ層12(以後、バッファ層12と称す。)と、膜厚1
0nmのアンドープInGaAsチャネル層14(以
後、チャネル層14と称す。)と、膜厚2nmのアンド
ープAlGaAsスペーサ層16(以後、スペーサ層1
6と称す。)と、Siを2×1018cm -3の濃度となる
ようにドーピングした膜厚45nmのn型AlGaAs
第1キャリア供給層18a(以後、第1キャリア供給層
18aと称す。)と、Siを5×1012cm-2の濃度と
なるようにプレーナードープしたSiプレーナードープ
層28と、Siを2×1018cm-3の濃度となるように
ドーピングした膜厚5nmのn型AlGaAs第2キャ
リア供給層18b(以後、第2キャリア供給層18bと
称す。)と、Siを3×1018cm-3の濃度となるよう
にドーピングした膜厚100nmのn型GaAsキャッ
プ層20(以後、キャップ層20と称す。)とをエピタ
キシャル成長により順に積層して形成した後に、底部に
第1キャリア供給層18aの一部が露出する深さのリセ
ス30を形成し、このリセス30内にゲート電極26を
設けると共に、リセス30の左右のキャップ層20上に
オーミック接触で接続するソース電極22とドレイン電
極24とを形成したものである。
【0036】すなわち、このP−HEMTは、ソース電
極22とチャネル層14との間にキャップ層20と、第
1キャリア供給層18aと第2キャリア供給層18bと
で構成されキャリアである電子を供給するキャリア供給
層18と、チャネル層14に対して散乱の影響を防ぐた
めのスペーサ層16とを含む構成であり、さらに、キャ
リア供給層18とキャップ層20との界面近傍における
キャリア供給層18側、具体的には、第1キャリア供給
層と第2キャリア供給層18bとの間に、伝導帯下端の
エネルギーを低下させる不純物ドープ層であるSiプレ
ーナードープ層28を備えている。
極22とチャネル層14との間にキャップ層20と、第
1キャリア供給層18aと第2キャリア供給層18bと
で構成されキャリアである電子を供給するキャリア供給
層18と、チャネル層14に対して散乱の影響を防ぐた
めのスペーサ層16とを含む構成であり、さらに、キャ
リア供給層18とキャップ層20との界面近傍における
キャリア供給層18側、具体的には、第1キャリア供給
層と第2キャリア供給層18bとの間に、伝導帯下端の
エネルギーを低下させる不純物ドープ層であるSiプレ
ーナードープ層28を備えている。
【0037】このP−HEMT内において電子は、主
に、ソース電極22、キャップ層20、第2キャリア供
給層18b、Siプレーナードープ層28、第1キャリ
ア供給層18a、スペーサ層16、を順に通ってチャネ
ル層14に達し、このチャネル層14内をドレイン電極
側に向かって高速で移動した後、再び、スペーサ層1
6、第1キャリア供給層18a、Siプレーナードープ
層28、第2キャリア供給層18b、キャップ層20を
順に通過してドレイン電極24に達するように移動す
る。
に、ソース電極22、キャップ層20、第2キャリア供
給層18b、Siプレーナードープ層28、第1キャリ
ア供給層18a、スペーサ層16、を順に通ってチャネ
ル層14に達し、このチャネル層14内をドレイン電極
側に向かって高速で移動した後、再び、スペーサ層1
6、第1キャリア供給層18a、Siプレーナードープ
層28、第2キャリア供給層18b、キャップ層20を
順に通過してドレイン電極24に達するように移動す
る。
【0038】ここで、本第1実施形態のP−HEMTの
積層方向におけるエネルギーバンドの模式図を図1
(b)に示す。図1(b)において縦軸はエネルギー
(ev)、横軸はn型GaAsキャップ層20の表面か
らの距離(nm)である。
積層方向におけるエネルギーバンドの模式図を図1
(b)に示す。図1(b)において縦軸はエネルギー
(ev)、横軸はn型GaAsキャップ層20の表面か
らの距離(nm)である。
【0039】図1(b)からもわかるように、本第1の
実施形態では、伝導帯下端のエネルギーの不連続量が生
じる界面(すなわち、n型GaAsキャップ層とn型A
lGaAs第1キャリア供給層とで形成されるヘテロ界
面)から5nm離れたn型AlGaAsキャリア供給層
側の位置に、言い換えると、n型GaAsキャップ層と
n型AlGaAs第1キャリア供給層とのヘテロ接合に
よりキャリア供給層側の界面近傍の領域に形成される空
乏層位置に、Siプレーナードープ層を設けている。そ
のため、この空乏層内のSiプレーナードープ層が設け
られた位置において伝導帯下端のエネルギーがSiプレ
ーナードープ層を設けない場合よりも低下し、この低下
と共にキャリア供給層のヘテロ界面におけるエネルギー
も下がる。さらに、この場合、Siプレーナードープ層
が伝導帯下端のエネルギーを下げることにより、n型G
aAsキャップ層とキャリア供給層との界面に形成され
る2DEGが形成されている領域と、Siプレーナード
ープ層により形成される低エネルギー領域との間にトン
ネル効果が発生するため、伝導帯下端のエネルギーの不
連続量により電子の持つエネルギー以上のヘテロバリア
が形成されていてもトンネル効果により通り抜けること
ができるので、キャリアである電子がn型GaAsキャ
ップ層からn型AlGaAsキャリア供給層に移動し易
くなる。すなわち、積層方向の抵抗成分が低減されるの
で、低雑音性などの高周波特性が向上したP−HEMT
が得られる。
実施形態では、伝導帯下端のエネルギーの不連続量が生
じる界面(すなわち、n型GaAsキャップ層とn型A
lGaAs第1キャリア供給層とで形成されるヘテロ界
面)から5nm離れたn型AlGaAsキャリア供給層
側の位置に、言い換えると、n型GaAsキャップ層と
n型AlGaAs第1キャリア供給層とのヘテロ接合に
よりキャリア供給層側の界面近傍の領域に形成される空
乏層位置に、Siプレーナードープ層を設けている。そ
のため、この空乏層内のSiプレーナードープ層が設け
られた位置において伝導帯下端のエネルギーがSiプレ
ーナードープ層を設けない場合よりも低下し、この低下
と共にキャリア供給層のヘテロ界面におけるエネルギー
も下がる。さらに、この場合、Siプレーナードープ層
が伝導帯下端のエネルギーを下げることにより、n型G
aAsキャップ層とキャリア供給層との界面に形成され
る2DEGが形成されている領域と、Siプレーナード
ープ層により形成される低エネルギー領域との間にトン
ネル効果が発生するため、伝導帯下端のエネルギーの不
連続量により電子の持つエネルギー以上のヘテロバリア
が形成されていてもトンネル効果により通り抜けること
ができるので、キャリアである電子がn型GaAsキャ
ップ層からn型AlGaAsキャリア供給層に移動し易
くなる。すなわち、積層方向の抵抗成分が低減されるの
で、低雑音性などの高周波特性が向上したP−HEMT
が得られる。
【0040】(第2の実施形態)図2は、第2の実施形
態のP−HEMTの構成と、ソース抵抗の特性をエネル
ギーバンドで示した説明図である。図2(a)は、第2
の実施形態のP−HEMTの断面説明図である。
態のP−HEMTの構成と、ソース抵抗の特性をエネル
ギーバンドで示した説明図である。図2(a)は、第2
の実施形態のP−HEMTの断面説明図である。
【0041】図2(a)に示したP−HEMTは、半絶
縁性GaAs基板10上に、膜厚800nmのアンドー
プGaAsバッファ層12(以後、バッファ層12と称
す。)と、膜厚10nmのアンドープInGaAsチャ
ネル層14(以後、チャネル層14と称す。)と、膜厚
2nmのアンドープAlGaAsスペーサ層16(以
後、スペーサ層16と称す。)と、Siを2×1018c
m-3の濃度となるようにドーピングした膜厚3nmのn
型AlGaAs第1キャリア供給層18a(以後、第1
キャリア供給層18aと称す。)と、Siを5×1012
cm-2の濃度となるようにプレーナードープしたSiプ
レーナードープ層28と、Siを2×10 18cm-3の濃
度となるようにドーピングした膜厚47nmのn型Al
GaAs第2キャリア供給層18b(以後、第2キャリ
ア供給層18bと称す。)と、Siを3×1018cm-3
の濃度となるようにドーピングした膜厚100nmのn
型GaAsキャップ層20(以後、キャップ層20と称
す。)とをエピタキシャル成長により順に積層して形成
した後に、底部に第1キャリア供給層18aの一部が露
出する深さのリセス30を形成し、このリセス30内に
ゲート電極26を設けると共に、リセス30の左右のキ
ャップ層20上にオーミック接触で接続するソース電極
22とドレイン電極24とを形成したものである。
縁性GaAs基板10上に、膜厚800nmのアンドー
プGaAsバッファ層12(以後、バッファ層12と称
す。)と、膜厚10nmのアンドープInGaAsチャ
ネル層14(以後、チャネル層14と称す。)と、膜厚
2nmのアンドープAlGaAsスペーサ層16(以
後、スペーサ層16と称す。)と、Siを2×1018c
m-3の濃度となるようにドーピングした膜厚3nmのn
型AlGaAs第1キャリア供給層18a(以後、第1
キャリア供給層18aと称す。)と、Siを5×1012
cm-2の濃度となるようにプレーナードープしたSiプ
レーナードープ層28と、Siを2×10 18cm-3の濃
度となるようにドーピングした膜厚47nmのn型Al
GaAs第2キャリア供給層18b(以後、第2キャリ
ア供給層18bと称す。)と、Siを3×1018cm-3
の濃度となるようにドーピングした膜厚100nmのn
型GaAsキャップ層20(以後、キャップ層20と称
す。)とをエピタキシャル成長により順に積層して形成
した後に、底部に第1キャリア供給層18aの一部が露
出する深さのリセス30を形成し、このリセス30内に
ゲート電極26を設けると共に、リセス30の左右のキ
ャップ層20上にオーミック接触で接続するソース電極
22とドレイン電極24とを形成したものである。
【0042】すなわち、このP−HEMTは、ソース電
極22とチャネル層14との間にキャップ層20と、第
1キャリア供給層18aと第2キャリア供給層18bと
で構成されキャリアである電子を供給するキャリア供給
層18と、チャネル層14に対して散乱の影響を防ぐた
めのスペーサ層16とを含む構成であり、さらに、キャ
リア供給層18とチャネル層14との界面近傍における
キャリア供給層18側、具体的には、第1キャリア供給
層18aと第2キャリア供給層18bとの間に、伝導帯
下端のエネルギーを低下させる不純物ドープ層であるS
iプレーナードープ層28を備えている。
極22とチャネル層14との間にキャップ層20と、第
1キャリア供給層18aと第2キャリア供給層18bと
で構成されキャリアである電子を供給するキャリア供給
層18と、チャネル層14に対して散乱の影響を防ぐた
めのスペーサ層16とを含む構成であり、さらに、キャ
リア供給層18とチャネル層14との界面近傍における
キャリア供給層18側、具体的には、第1キャリア供給
層18aと第2キャリア供給層18bとの間に、伝導帯
下端のエネルギーを低下させる不純物ドープ層であるS
iプレーナードープ層28を備えている。
【0043】従って、このP−HEMT内において電子
は、主に、ソース電極22、キャップ層20、第2キャ
リア供給層18b、Siプレーナードープ層28、第1
キャリア供給層18a、スペーサ層16、を順に通って
チャネル層14に達し、このチャネル層14内をドレイ
ン電極側に向かって高速で移動した後、再び、スペーサ
層16、第1キャリア供給層18a、Siプレーナード
ープ層28、第2キャリア供給層18a、キャップ層2
0を順に通過してドレイン電極24に達するように移動
する。
は、主に、ソース電極22、キャップ層20、第2キャ
リア供給層18b、Siプレーナードープ層28、第1
キャリア供給層18a、スペーサ層16、を順に通って
チャネル層14に達し、このチャネル層14内をドレイ
ン電極側に向かって高速で移動した後、再び、スペーサ
層16、第1キャリア供給層18a、Siプレーナード
ープ層28、第2キャリア供給層18a、キャップ層2
0を順に通過してドレイン電極24に達するように移動
する。
【0044】ここで、本第2実施形態のP−HEMTの
積層方向におけるエネルギーバンドの模式図を図2
(b)に示す。図2(b)において縦軸はエネルギー
(ev)、横軸はn型GaAsキャップ層の表面からの
距離(nm)である。
積層方向におけるエネルギーバンドの模式図を図2
(b)に示す。図2(b)において縦軸はエネルギー
(ev)、横軸はn型GaAsキャップ層の表面からの
距離(nm)である。
【0045】図2(b)からもわかるように、本第2の
実施形態では、伝導帯下端のエネルギーの不連続量が生
じる界面(すなわち、AlGaAsスペーサ層とInG
aAsチャネル層とで形成されるヘテロ界面)から5n
m離れたn型AlGaAsキャリア供給層内の位置、言
い換えると、AlGaAsスペーサ層とInGaAsチ
ャネル層とのヘテロ接合によりキャリア供給層側の界面
近傍の領域に形成される空乏層位置に、Siプレーナー
ドープ層を設けている。そのため、この空乏層内のSi
プレーナードープ層が設けられた位置において伝導帯下
端のエネルギーがSiプレーナードープ層を設けない場
合よりも低下し、この低下と共にヘテロ界面におけるエ
ネルギーも下がる。
実施形態では、伝導帯下端のエネルギーの不連続量が生
じる界面(すなわち、AlGaAsスペーサ層とInG
aAsチャネル層とで形成されるヘテロ界面)から5n
m離れたn型AlGaAsキャリア供給層内の位置、言
い換えると、AlGaAsスペーサ層とInGaAsチ
ャネル層とのヘテロ接合によりキャリア供給層側の界面
近傍の領域に形成される空乏層位置に、Siプレーナー
ドープ層を設けている。そのため、この空乏層内のSi
プレーナードープ層が設けられた位置において伝導帯下
端のエネルギーがSiプレーナードープ層を設けない場
合よりも低下し、この低下と共にヘテロ界面におけるエ
ネルギーも下がる。
【0046】さらに、この場合、Siプレーナードープ
層が伝導帯下端のエネルギーを下げることにより、Al
GaAsスペーサ層とInGaAsチャネル層との界面
に形成される2DEGが形成されている領域と、Siプ
レーナードープ層により形成される低エネルギー領域と
の間にトンネル効果が発生するため、伝導帯下端のエネ
ルギーの不連続量により電子の持つエネルギー以上のヘ
テロバリアが形成されていてもトンネル効果により通り
抜けることができるので、キャリアである電子がAlG
aAsスペーサ層からInGaAsチャネル層に移動し
易くなる。すなわち、積層方向の抵抗成分が低減される
ので、低雑音性などの高周波特性が向上したP−HEM
Tが得られる。
層が伝導帯下端のエネルギーを下げることにより、Al
GaAsスペーサ層とInGaAsチャネル層との界面
に形成される2DEGが形成されている領域と、Siプ
レーナードープ層により形成される低エネルギー領域と
の間にトンネル効果が発生するため、伝導帯下端のエネ
ルギーの不連続量により電子の持つエネルギー以上のヘ
テロバリアが形成されていてもトンネル効果により通り
抜けることができるので、キャリアである電子がAlG
aAsスペーサ層からInGaAsチャネル層に移動し
易くなる。すなわち、積層方向の抵抗成分が低減される
ので、低雑音性などの高周波特性が向上したP−HEM
Tが得られる。
【0047】(第3の実施形態)図3は、第3の実施形
態のP−HEMTの構成と、ソース抵抗の特性をエネル
ギーバンドで示した説明図である。図3(a)は、第3
の実施形態のP−HEMTの断面説明図である。図3
(a)に示したP−HEMTは、半絶縁性GaAs基板
10上に、膜厚800nmのアンドープGaAsバッフ
ァ層12(以後、バッファ層12と称す。)と、膜厚1
0nmのアンドープInGaAsチャネル層14(以
後、チャネル層14と称す。)と、膜厚2nmのアンド
ープAlGaAsスペーサ層16(以後、スペーサ層1
6と称す。)と、Siを2×1018cm -3の濃度となる
ようにドーピングした膜厚50nmのn型AlGaAs
キャリア供給層18(以後、キャリア供給層と称す。)
と、Siを5×1012cm-2の濃度となるようにプレー
ナードープしたSiプレーナードープ層28と、Siを
3×1018cm-3の濃度となるようにドーピングした膜
厚100nmのn型GaAsキャップ層20(以後、キ
ャップ層20と称す。)とをエピタキシャル成長により
順に積層して形成した後に、底部にキャリア供給層18
の一部が露出する深さのリセス30を形成し、このリセ
ス30内にゲート電極26を設けると共に、リセス30
の左右のキャップ層20上にオーミック接触で接続する
ソース電極22とドレイン電極24とを形成して得たも
のである。
態のP−HEMTの構成と、ソース抵抗の特性をエネル
ギーバンドで示した説明図である。図3(a)は、第3
の実施形態のP−HEMTの断面説明図である。図3
(a)に示したP−HEMTは、半絶縁性GaAs基板
10上に、膜厚800nmのアンドープGaAsバッフ
ァ層12(以後、バッファ層12と称す。)と、膜厚1
0nmのアンドープInGaAsチャネル層14(以
後、チャネル層14と称す。)と、膜厚2nmのアンド
ープAlGaAsスペーサ層16(以後、スペーサ層1
6と称す。)と、Siを2×1018cm -3の濃度となる
ようにドーピングした膜厚50nmのn型AlGaAs
キャリア供給層18(以後、キャリア供給層と称す。)
と、Siを5×1012cm-2の濃度となるようにプレー
ナードープしたSiプレーナードープ層28と、Siを
3×1018cm-3の濃度となるようにドーピングした膜
厚100nmのn型GaAsキャップ層20(以後、キ
ャップ層20と称す。)とをエピタキシャル成長により
順に積層して形成した後に、底部にキャリア供給層18
の一部が露出する深さのリセス30を形成し、このリセ
ス30内にゲート電極26を設けると共に、リセス30
の左右のキャップ層20上にオーミック接触で接続する
ソース電極22とドレイン電極24とを形成して得たも
のである。
【0048】すなわち、このP−HEMTは、ソース電
極22とチャネル層14との間にキャップ層20と、キ
ャリアである電子を供給するキャリア供給層18と、チ
ャネル層14に対して散乱の影響を防ぐためのスペーサ
層16とを含む構成であり、さらに、キャップ層20と
キャリア供給層18との界面に伝導帯下端のエネルギー
を低下させる不純物ドープ層であるSiプレーナードー
プ層28を備えている。
極22とチャネル層14との間にキャップ層20と、キ
ャリアである電子を供給するキャリア供給層18と、チ
ャネル層14に対して散乱の影響を防ぐためのスペーサ
層16とを含む構成であり、さらに、キャップ層20と
キャリア供給層18との界面に伝導帯下端のエネルギー
を低下させる不純物ドープ層であるSiプレーナードー
プ層28を備えている。
【0049】従って、このP−HEMT内において電子
は、主に、ソース電極22、キャップ層20、Siプレ
ーナードープ層28、キャリア供給層18、スペーサ層
16、を順に通ってチャネル層14に達し、このチャネ
ル層14内をドレイン電極側に向かって高速で移動した
後、再び、スペーサ層16、キャリア供給層18、Si
プレーナードープ層28、キャップ層20を順に通過し
てドレイン電極24に達するように移動する。
は、主に、ソース電極22、キャップ層20、Siプレ
ーナードープ層28、キャリア供給層18、スペーサ層
16、を順に通ってチャネル層14に達し、このチャネ
ル層14内をドレイン電極側に向かって高速で移動した
後、再び、スペーサ層16、キャリア供給層18、Si
プレーナードープ層28、キャップ層20を順に通過し
てドレイン電極24に達するように移動する。
【0050】ここで、本第3実施形態のP−HEMTの
積層方向におけるエネルギーバンドの模式図を図3
(b)に示す。図3(b)において縦軸はエネルギー
(ev)、横軸はn型GaAsキャップ層20の表面か
らの距離(nm)である。
積層方向におけるエネルギーバンドの模式図を図3
(b)に示す。図3(b)において縦軸はエネルギー
(ev)、横軸はn型GaAsキャップ層20の表面か
らの距離(nm)である。
【0051】図3(b)からもわかるように、本第3の
実施形態では、伝導帯下端のエネルギーの不連続量が生
じる界面(すなわち、n型GaAsキャップ層とn型A
lGaAsキャリア供給層とで形成されるヘテロ界面)
に不純物ドープ層であるSiプレーナードープ層を設
け、その位置における伝導帯下端のエネルギーを下げて
いる。このとき、伝導帯下端のエネルギーの不連続量の
大きさは変わらないため、伝導帯下端のエネルギーの低
下と共にn型AlGaAsキャリア供給層側の空乏層の
エネルギーも下がる。これにより、ヘテロバリアが低く
なり、キャリアである電子がn型GaAsキャップ層か
らn型AlGaAsキャリア供給層に向かって移動し易
くなる。すなわち、積層方向の抵抗成分が低減されるの
で、低雑音性などの高周波特性が向上したP−HEMT
が得られる。
実施形態では、伝導帯下端のエネルギーの不連続量が生
じる界面(すなわち、n型GaAsキャップ層とn型A
lGaAsキャリア供給層とで形成されるヘテロ界面)
に不純物ドープ層であるSiプレーナードープ層を設
け、その位置における伝導帯下端のエネルギーを下げて
いる。このとき、伝導帯下端のエネルギーの不連続量の
大きさは変わらないため、伝導帯下端のエネルギーの低
下と共にn型AlGaAsキャリア供給層側の空乏層の
エネルギーも下がる。これにより、ヘテロバリアが低く
なり、キャリアである電子がn型GaAsキャップ層か
らn型AlGaAsキャリア供給層に向かって移動し易
くなる。すなわち、積層方向の抵抗成分が低減されるの
で、低雑音性などの高周波特性が向上したP−HEMT
が得られる。
【0052】なお、キャリア供給層18とSiプレーナ
ードープ層28との間に、例えば、ショットキー障壁層
を設けて良好なショットキー特性を得るというように、
半導体装置の特性を向上させる新たな層を設けることも
できる。
ードープ層28との間に、例えば、ショットキー障壁層
を設けて良好なショットキー特性を得るというように、
半導体装置の特性を向上させる新たな層を設けることも
できる。
【0053】また、上記第3の実施形態では、不純物ド
ープ層としてSiプレーナードープ層28を用いた場合
を挙げているが、別の構成として、n型GaAs層又は
n型AlGaAs層に高濃度にSiをドーピングした高
濃度Siドープ層を用いることもできる。
ープ層としてSiプレーナードープ層28を用いた場合
を挙げているが、別の構成として、n型GaAs層又は
n型AlGaAs層に高濃度にSiをドーピングした高
濃度Siドープ層を用いることもできる。
【0054】(第4の実施形態)図4は、第4の実施形
態のP−HEMTの構成と、ソース抵抗の特性をエネル
ギーバンドで示した説明図である。図4(a)は、第4
の実施形態のP−HEMTの断面説明図である。図4
(a)に示したP−HEMTは、半絶縁性GaAs基板
10上に、膜厚800nmのアンドープGaAsバッフ
ァ層12(以後、バッファ層12と称す。)と、膜厚1
0nmのアンドープInGaAsチャネル層14(以
後、チャネル層14と称す。)と、膜厚2nmのアンド
ープAlGaAsスペーサ層16(以後、スペーサ層1
6と称す。)と、Siを2×1018cm -3の濃度となる
ようにドーピングした膜厚50nmのn型AlGaAs
キャリア供給層18(以後、キャリア供給層と称す。)
と、Siを3×1018cm-3の濃度となるようにドーピ
ングした膜厚5nmのn型GaAs第1キャップ層20
a(以後、第1キャップ層20aと称す。)と、Siを
5×1012cm-2の濃度となるようにプレーナードープ
したSiプレーナードープ層28と、Siを3×1018
cm-3の濃度となるようにドーピングした膜厚95nm
のn型GaAs第2キャップ層20b(以後、第2キャ
ップ層20bと称す。)とをエピタキシャル成長により
順に積層して形成した後に、底部にキャリア供給層18
の一部が露出する深さのリセス30を形成し、このリセ
ス30内にゲート電極26を設けると共に、リセス30
の左右のキャップ層20上にオーミック接触で接続する
ソース電極22とドレイン電極24とを形成して得たも
のである。
態のP−HEMTの構成と、ソース抵抗の特性をエネル
ギーバンドで示した説明図である。図4(a)は、第4
の実施形態のP−HEMTの断面説明図である。図4
(a)に示したP−HEMTは、半絶縁性GaAs基板
10上に、膜厚800nmのアンドープGaAsバッフ
ァ層12(以後、バッファ層12と称す。)と、膜厚1
0nmのアンドープInGaAsチャネル層14(以
後、チャネル層14と称す。)と、膜厚2nmのアンド
ープAlGaAsスペーサ層16(以後、スペーサ層1
6と称す。)と、Siを2×1018cm -3の濃度となる
ようにドーピングした膜厚50nmのn型AlGaAs
キャリア供給層18(以後、キャリア供給層と称す。)
と、Siを3×1018cm-3の濃度となるようにドーピ
ングした膜厚5nmのn型GaAs第1キャップ層20
a(以後、第1キャップ層20aと称す。)と、Siを
5×1012cm-2の濃度となるようにプレーナードープ
したSiプレーナードープ層28と、Siを3×1018
cm-3の濃度となるようにドーピングした膜厚95nm
のn型GaAs第2キャップ層20b(以後、第2キャ
ップ層20bと称す。)とをエピタキシャル成長により
順に積層して形成した後に、底部にキャリア供給層18
の一部が露出する深さのリセス30を形成し、このリセ
ス30内にゲート電極26を設けると共に、リセス30
の左右のキャップ層20上にオーミック接触で接続する
ソース電極22とドレイン電極24とを形成して得たも
のである。
【0055】すなわち、このP−HEMTは、ソース電
極22とチャネル層14との間に第1キャップ層20a
と第2キャップ層20bとからなるキャップ層20と、
キャリアである電子を供給するキャリア供給層18と、
チャネル層14に対して散乱の影響を防ぐためのスペー
サ層16とを含む構成であり、さらに、キャップ層20
とキャリア供給層18との界面近傍におけるキャップ層
20側、具体的には、第1キャップ層20aと第2キャ
ップ層20bとの間に、伝導帯下端のエネルギーを低下
させる不純物ドープ層であるSiプレーナードープ層2
8を備えている。
極22とチャネル層14との間に第1キャップ層20a
と第2キャップ層20bとからなるキャップ層20と、
キャリアである電子を供給するキャリア供給層18と、
チャネル層14に対して散乱の影響を防ぐためのスペー
サ層16とを含む構成であり、さらに、キャップ層20
とキャリア供給層18との界面近傍におけるキャップ層
20側、具体的には、第1キャップ層20aと第2キャ
ップ層20bとの間に、伝導帯下端のエネルギーを低下
させる不純物ドープ層であるSiプレーナードープ層2
8を備えている。
【0056】このP−HEMT内において電子は、主
に、ソース電極22、第2キャップ層20b、Siプレ
ーナードープ層28、第1キャップ層20a、キャリア
供給層18、スペーサ層16、を順に通ってチャネル層
14に達し、このチャネル層14内をドレイン電極側に
向かって高速で移動した後、再び、スペーサ層16、キ
ャリア供給層18、第1キャップ層20a、Siプレー
ナードープ層28、第2キャップ層20bを順に通過し
てドレイン電極24に達するように移動する。
に、ソース電極22、第2キャップ層20b、Siプレ
ーナードープ層28、第1キャップ層20a、キャリア
供給層18、スペーサ層16、を順に通ってチャネル層
14に達し、このチャネル層14内をドレイン電極側に
向かって高速で移動した後、再び、スペーサ層16、キ
ャリア供給層18、第1キャップ層20a、Siプレー
ナードープ層28、第2キャップ層20bを順に通過し
てドレイン電極24に達するように移動する。
【0057】ここで、本第4実施形態のP−HEMTの
積層方向におけるエネルギーバンドの模式図を図4
(b)に示す。図4(b)において縦軸はエネルギー
(ev)、横軸はn型GaAsキャップ層20の表面か
らの距離(nm)である。
積層方向におけるエネルギーバンドの模式図を図4
(b)に示す。図4(b)において縦軸はエネルギー
(ev)、横軸はn型GaAsキャップ層20の表面か
らの距離(nm)である。
【0058】図4(b)からもわかるように、本第4の
実施形態では、伝導帯下端のエネルギーの不連続量が生
じる界面(すなわち、n型GaAsキャップ層とn型A
lGaAsキャリア供給層とで形成されるヘテロ界面)
から5nm離れたn型GaAsキャップ層内の位置に、
言い換えると、n型GaAsキャップ層とn型AlGa
As第1キャリア供給層とのヘテロ接合によりn型Ga
Asキャップ層側の2DEGが形成される領域内(すな
わち、第1キャップ層と第2キャップ層との間)にSi
プレーナードープ層を設けている。
実施形態では、伝導帯下端のエネルギーの不連続量が生
じる界面(すなわち、n型GaAsキャップ層とn型A
lGaAsキャリア供給層とで形成されるヘテロ界面)
から5nm離れたn型GaAsキャップ層内の位置に、
言い換えると、n型GaAsキャップ層とn型AlGa
As第1キャリア供給層とのヘテロ接合によりn型Ga
Asキャップ層側の2DEGが形成される領域内(すな
わち、第1キャップ層と第2キャップ層との間)にSi
プレーナードープ層を設けている。
【0059】このとき、2DEGが形成されている領域
における伝導帯下端のエネルギーがSiプレーナードー
プ層を設けない場合よりも低下し、伝導帯下端のエネル
ギーの不連続量の大きさは変わらないため、伝導帯下端
のエネルギーの低下と共にキャリア供給層側の空乏層の
ヘテロ界面におけるエネルギーも下がる。
における伝導帯下端のエネルギーがSiプレーナードー
プ層を設けない場合よりも低下し、伝導帯下端のエネル
ギーの不連続量の大きさは変わらないため、伝導帯下端
のエネルギーの低下と共にキャリア供給層側の空乏層の
ヘテロ界面におけるエネルギーも下がる。
【0060】これにより、ヘテロバリアが低くなり、キ
ャリアである電子がn型GaAsキャップ層からn型A
lGaAsキャリア供給層に向かって移動し易くなる。
すなわち、積層方向の抵抗成分が低減されるので、低雑
音性などの高周波特性が向上したP−HEMTが得られ
る。
ャリアである電子がn型GaAsキャップ層からn型A
lGaAsキャリア供給層に向かって移動し易くなる。
すなわち、積層方向の抵抗成分が低減されるので、低雑
音性などの高周波特性が向上したP−HEMTが得られ
る。
【0061】また、本第4実施例では、不純物の混入し
にくいGaAs層にSiプレーナードープ層を設けてい
るため、GaAs層の成長途中でSiプレーナー層を形
成して再びGaAs層を形成する際に不純物がGaAs
中に混入するのを抑えられる。そのため、不純物混入に
起因する膜質の劣化を防ぐことができる。
にくいGaAs層にSiプレーナードープ層を設けてい
るため、GaAs層の成長途中でSiプレーナー層を形
成して再びGaAs層を形成する際に不純物がGaAs
中に混入するのを抑えられる。そのため、不純物混入に
起因する膜質の劣化を防ぐことができる。
【0062】なお、以上説明した全ての実施形態では、
GaAs層とAlGaAs層との接合により生じるヘテ
ロバリアを低減するものとしているが、本発明では、こ
れに限らず、例えば、InGaAs層とInAlAs層
との接合などのように、ヘテロバリアを生じる全ての接
合に対して適用できる。この場合の半導体装置の構成と
しては、例えば、半絶縁性InP基板上に、アンドープ
InAlAsバッファ層と、アンドープInGaAsチ
ャネル層と、アンドープInAlAsスペーサ層と、n
型InAlAsキャリア供給層と、アンドープInAl
Asショットキー障壁層と、n型InGaAsキャップ
層と、を順に積層した構成などが挙げられる。
GaAs層とAlGaAs層との接合により生じるヘテ
ロバリアを低減するものとしているが、本発明では、こ
れに限らず、例えば、InGaAs層とInAlAs層
との接合などのように、ヘテロバリアを生じる全ての接
合に対して適用できる。この場合の半導体装置の構成と
しては、例えば、半絶縁性InP基板上に、アンドープ
InAlAsバッファ層と、アンドープInGaAsチ
ャネル層と、アンドープInAlAsスペーサ層と、n
型InAlAsキャリア供給層と、アンドープInAl
Asショットキー障壁層と、n型InGaAsキャップ
層と、を順に積層した構成などが挙げられる。
【0063】また、全ての実施形態では、不純物として
Siなどのドナーを用いキャリアを電子とした場合のみ
を挙げたが、これに限らず、不純物としてBeなどのア
クセプターを用い、キャリアをホールとする構成とする
こともできる。
Siなどのドナーを用いキャリアを電子とした場合のみ
を挙げたが、これに限らず、不純物としてBeなどのア
クセプターを用い、キャリアをホールとする構成とする
こともできる。
【0064】なお、全ての実施形態においてさらにソー
ス電極とドレイン電極との間の距離を短くすることによ
ってより一層ヘテロバリアを低減できる。
ス電極とドレイン電極との間の距離を短くすることによ
ってより一層ヘテロバリアを低減できる。
【0065】
【発明の効果】以上説明したように、請求項1〜請求項
5の発明によれば、半導体基板上に設けられた電極とキ
ャリアの移動経路を形成するチャネル層との間に形成さ
れるヘテロバリアを低くしてソース抵抗の積層方向の抵
抗成分を低減することができる、という効果が得られ
る。
5の発明によれば、半導体基板上に設けられた電極とキ
ャリアの移動経路を形成するチャネル層との間に形成さ
れるヘテロバリアを低くしてソース抵抗の積層方向の抵
抗成分を低減することができる、という効果が得られ
る。
【図面の簡単な説明】
【図1】本発明の半導体装置の第1の実施形態を示す説
明図である。
明図である。
【図2】本発明の半導体装置の第2の実施形態を示す説
明図である。
明図である。
【図3】本発明の半導体装置の第3の実施形態を示す説
明図である。
明図である。
【図4】本発明の半導体装置の第4の実施形態を示す説
明図である。
明図である。
【図5】従来の半導体装置の説明図である。
10 半絶縁性GaAs基板 12 アンドープGaAsバッファ層 14 アンドープInGaAsチャネル層 16 アンドープAlGaAsスペーサ層 18a n型AlGaAs第1キャリア供給層 18b n型AlGaAs第2キャリア供給層 20 n型GaAsキャップ層 22 ソース電極 24 ドレイン電極 26 ゲート電極 28 Siプレーナードープ層 30 リセス
Claims (5)
- 【請求項1】 半導体基板上に形成されたヘテロ接合を
含む多数の層の最上層とオーミック接触で接続するオー
ミック電極と、 該オーミック電極よりも下層に設けられキャリアの移動
経路を形成するチャネル層と、 上面側または下面側の少なくとも一方にヘテロ接合を有
して前記オーミック電極と前記チャネル層との間に設け
られ、不純物がドーピングされたキャリア供給層と、 を備え、 前記キャリア供給層側のヘテロ界面近傍に、該キャリア
供給層と同じ多数キャリアを形成させる不純物をキャリ
ア供給層よりも高濃度にドーピングした不純物ドープ層
を備えたことを特徴とする半導体装置。 - 【請求項2】 前記不純物はn型不純物であり、 前記キャリア供給層は、前記n型不純物がドーピングさ
れた電子親和力の小さい層よりなり、 前記不純物ドープ層は、電子親和力の小さいキャリア供
給層側のヘテロ界面近傍にヘテロ接合により形成された
空乏層領域内に設けられていることを特徴とする請求項
1に記載の半導体装置。 - 【請求項3】 前記不純物ドープ層は、単一種類の不純
物より形成されたプレーナードープ層であることを特徴
とする請求項1または2に記載の半導体装置。 - 【請求項4】 半導体基板上に形成されたヘテロ接合を
含む多数の層の最上層とオーミック接触で接続するオー
ミック電極と、 該オーミック電極よりも下層に設けられキャリアの移動
経路を形成するチャネル層と、 上面側または下面側の少なくとも一方にヘテロ接合を有
して前記オーミック電極と前記チャネル層との間に設け
られ、不純物がドーピングされたキャリア供給層と、 を備え、 前記キャリア供給層とヘテロ接合する層側のヘテロ界面
またはヘテロ界面近傍に、前記キャリア供給層と同じ多
数キャリアを形成させる不純物を、前記キャリア供給層
とヘテロ接合する層よりも高濃度にドーピングした不純
物ドープ層を備えたことを特徴とする半導体装置。 - 【請求項5】 前記不純物はn型不純物であり、 前記キャリア供給層は、前記n型不純物がドーピングさ
れた電子親和力の小さい層よりなり、 前記不純物ドープ層は、前記キャリア供給層とヘテロ接
合する層側のヘテロ界面またはヘテロ界面近傍の前記キ
ャリア供給層の伝導帯下端のエネルギーを低下させる領
域内に設けられていることを特徴とする請求項4に記載
の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1075698A JPH11214676A (ja) | 1998-01-22 | 1998-01-22 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1075698A JPH11214676A (ja) | 1998-01-22 | 1998-01-22 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH11214676A true JPH11214676A (ja) | 1999-08-06 |
Family
ID=11759179
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1075698A Pending JPH11214676A (ja) | 1998-01-22 | 1998-01-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH11214676A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6627473B1 (en) | 1999-11-16 | 2003-09-30 | Nec Compound Semiconductor Devices, Ltd. | Compound semiconductor device with delta doped layer under etching stopper layer for decreasing resistance between active layer and ohmic electrode and process of fabrication thereof |
US7855402B2 (en) | 2006-11-29 | 2010-12-21 | Fujitsu Limited | Compound semiconductor device and method for fabricating the same |
US20120043587A1 (en) * | 2010-08-19 | 2012-02-23 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
JP2013098440A (ja) * | 2011-11-02 | 2013-05-20 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
EP2608270A3 (en) * | 2011-12-21 | 2014-07-23 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
EP2706574A3 (en) * | 2012-09-06 | 2016-08-24 | Fujitsu Limited | Semiconductor device |
-
1998
- 1998-01-22 JP JP1075698A patent/JPH11214676A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6627473B1 (en) | 1999-11-16 | 2003-09-30 | Nec Compound Semiconductor Devices, Ltd. | Compound semiconductor device with delta doped layer under etching stopper layer for decreasing resistance between active layer and ohmic electrode and process of fabrication thereof |
US7855402B2 (en) | 2006-11-29 | 2010-12-21 | Fujitsu Limited | Compound semiconductor device and method for fabricating the same |
US20120043587A1 (en) * | 2010-08-19 | 2012-02-23 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
JP2012043965A (ja) * | 2010-08-19 | 2012-03-01 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
US8669576B2 (en) * | 2010-08-19 | 2014-03-11 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
JP2013098440A (ja) * | 2011-11-02 | 2013-05-20 | Fujitsu Ltd | 化合物半導体装置及びその製造方法 |
EP2608270A3 (en) * | 2011-12-21 | 2014-07-23 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
EP2706574A3 (en) * | 2012-09-06 | 2016-08-24 | Fujitsu Limited | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0477515B1 (en) | Heterojunction field effect transistor with monolayer in channel region | |
US5023674A (en) | Field effect transistor | |
JPH0812916B2 (ja) | 電界効果トランジスタ | |
US4605945A (en) | Semiconductor device | |
JP3058262B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
US5351128A (en) | Semiconductor device having reduced contact resistance between a channel or base layer and a contact layer | |
JP2001085671A (ja) | 電界効果型半導体装置 | |
JPH11214676A (ja) | 半導体装置 | |
JP2804041B2 (ja) | 電界効果型トランジスタ | |
CA2225844C (en) | Field effect transistor | |
KR100286093B1 (ko) | 화합물반도체장치 | |
JPS63278277A (ja) | 化合物半導体装置 | |
JP2994863B2 (ja) | ヘテロ接合半導体装置 | |
JP2500459B2 (ja) | ヘテロ接合電界効果トランジスタ | |
JP3054216B2 (ja) | 半導体装置 | |
JP2679127B2 (ja) | 電界効果トランジスタ | |
JP2001085672A (ja) | 電界効果型半導体装置 | |
JP2567730B2 (ja) | ヘテロ接合電界効果トランジスタ | |
JPH06244218A (ja) | 化合物半導体装置 | |
JP2728765B2 (ja) | 化合物半導体電界効果トランジスタ | |
JPH06252175A (ja) | 高電子移動度トランジスタ | |
JPH06295926A (ja) | 電界効果トランジスタを含む半導体装置 | |
JP2000208722A (ja) | 半導体装置およびその製造方法 | |
JPS6317563A (ja) | 半導体装置 | |
JPS6386575A (ja) | ヘテロ接合電界効果トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20041215 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070129 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070206 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070717 |