JP4335818B2 - 半導体メモリ装置及びこの装置のデータのライト及びリード方法 - Google Patents

半導体メモリ装置及びこの装置のデータのライト及びリード方法 Download PDF

Info

Publication number
JP4335818B2
JP4335818B2 JP2005002990A JP2005002990A JP4335818B2 JP 4335818 B2 JP4335818 B2 JP 4335818B2 JP 2005002990 A JP2005002990 A JP 2005002990A JP 2005002990 A JP2005002990 A JP 2005002990A JP 4335818 B2 JP4335818 B2 JP 4335818B2
Authority
JP
Japan
Prior art keywords
data line
line pair
global data
semiconductor memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005002990A
Other languages
English (en)
Other versions
JP2005196961A (ja
Inventor
李煕春
李月鎭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2005196961A publication Critical patent/JP2005196961A/ja
Application granted granted Critical
Publication of JP4335818B2 publication Critical patent/JP4335818B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q7/00—Arrangements for handling work specially combined with or arranged in, or specially adapted for use in connection with, machine tools, e.g. for conveying, loading, positioning, discharging, sorting
    • B23Q7/14—Arrangements for handling work specially combined with or arranged in, or specially adapted for use in connection with, machine tools, e.g. for conveying, loading, positioning, discharging, sorting co-ordinated in production lines
    • B23Q7/1426—Arrangements for handling work specially combined with or arranged in, or specially adapted for use in connection with, machine tools, e.g. for conveying, loading, positioning, discharging, sorting co-ordinated in production lines with work holders not rigidly fixed to the transport devices
    • B23Q7/1494—Arrangements for handling work specially combined with or arranged in, or specially adapted for use in connection with, machine tools, e.g. for conveying, loading, positioning, discharging, sorting co-ordinated in production lines with work holders not rigidly fixed to the transport devices using grippers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23Q—DETAILS, COMPONENTS, OR ACCESSORIES FOR MACHINE TOOLS, e.g. ARRANGEMENTS FOR COPYING OR CONTROLLING; MACHINE TOOLS IN GENERAL CHARACTERISED BY THE CONSTRUCTION OF PARTICULAR DETAILS OR COMPONENTS; COMBINATIONS OR ASSOCIATIONS OF METAL-WORKING MACHINES, NOT DIRECTED TO A PARTICULAR RESULT
    • B23Q7/00—Arrangements for handling work specially combined with or arranged in, or specially adapted for use in connection with, machine tools, e.g. for conveying, loading, positioning, discharging, sorting
    • B23Q7/16—Loading work on to conveyors; Arranging work on conveyors, e.g. varying spacing between individual workpieces
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/002—Isolation gates, i.e. gates coupling bit lines to the sense amplifier
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/229—Timing of a write operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Description

本発明は、半導体メモリ装置に関するもので、特に、ローカルデータライン対とグローバルデータライン対を備える半導体メモリ装置及びこの装置のデータのライト及びリード方法（Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｍｅｍｏｒｙ ｄｅｖｉｃｅ ａｎｄ ｄａｔａ ｗｒｉｔｅ ａｎｄ ｒｅａｄ ｍｅｔｈｏｄ ｏｆ ｔｈｅ ｓａｍｅ）に関する。
従来の半導体メモリ装置は、ローカルデータライン対とグローバルデータライン対を備えることによって、入出力されるデータの数を増やしていた。
一般的に、半導体メモリ装置は、データのライト及びリード動作を実行する前に、ローカルデータライン対とグローバルデータライン対をプリチャージした後、データをライト及びリードすることによって、データ転送速度を増加していた。また、半導体メモリ装置は、グローバルデータライン対にセンスアンプを備え、リード動作時にローカルデータライン対からグローバルデータライン対に出力されるデータを増幅して出力する。
図１は、従来の半導体メモリ装置に係るメモリセルアレイの一形態の信号ライン配置を示すものである。
図１で、ＷＬはメモリセルアレイの一つの代表的なワードラインを示し、ＢＬはメモリセルアレイの一つの代表的なビットラインを示す。
図１で、ｎ個のメモリセルアレイブロックＢＬＫ１〜ｎそれぞれは、ｍ個のサブメモリセルアレイブロックｂｌｋ１〜ｍを備えて構成される。ワードラインＷＬは、メモリセルアレイブロックＢＬＫ１〜ｎそれぞれの横方向に並んで配置され、ビットラインＢＬは、ｎ個のメモリセルアレイブロックＢＬＫ１〜ｎ、それぞれの縦方向に並んで配置される。そして、ローカルデータライン対（Ｌ／Ｂ１１〜１ｋ）〜（Ｌ／Ｂｎ１〜ｎｋ）それぞれは、ｎ個のメモリセルアレイブロックＢＬＫ１〜ｎの間に互いに分離されて横方向に並んで配置され、グローバルデータライン対Ｇ／Ｂ１〜ｋそれぞれは、ｎ個のメモリセルアレイブロックＢＬＫ１〜ｎのローカルデータライン対（Ｌ／Ｂ１１〜ｎ１）〜（Ｌ／Ｂ１ｋ〜ｎｋ）を接続するために縦方向に並んで配置されている。
図１に示されたような配置を有する半導体メモリ装置は、ローカルデータライン対（Ｌ／Ｂ１１〜１ｋ）〜（Ｌ／Ｂｎ１〜ｎｋ）が、分離されて選択されたメモリセルアレイブロックのｍ個グループのサブメモリセルアレイブロックＢＬＫ１〜ｍにデータを入出力する。そしてグローバルデータライン対Ｇ／Ｂ１〜ｋは、ローカルデータライン対（Ｌ／Ｂ１１〜１ｋ）〜（Ｌ／Ｂｎ１〜Ｌ／Ｂｎｋ）とデータを入出力する。
上述のような配置を有する半導体メモリ装置は、同時に多数のデータを入出力することができる。
図２は、図１に示された半導体メモリ装置に係る一形態のデータ入出力回路の構成を示したもので、１つのローカルデータライン対（Ｌ，ＬＢ）と１つのグローバルデータライン対（Ｇ，ＧＢ）との間に接続されるデータ入出力回路の構成を示すものである。
図２で、半導体メモリ装置は、メモリセルＭＣを備えるメモリセルアレイブロックＢＬＫ、コラム選択ゲート１２、ローカルデータラインプリチャージ回路１４、ブロック選択ゲート１６、グローバルデータラインプリチャージ回路１８、センスアンプ２０、及びライトドライバ２２で構成されている。
図２に示された構成のそれぞれの機能を次に説明する。
メモリセルアレイブロックＢＬＫは、ワードラインＷＬとビットライン対ＢＬ、ＢＬＢとの間に接続された複数のメモリセルＭＣを備え、データをライトしたり、またはリードする。コラム選択ゲート１２は、ＮＭＯＳトランジスタＮ１１、Ｎ１２で構成され、コラム選択信号ＣＳＬに応答してビットライン対ＢＬ、ＢＬＢとローカルデータライン（Ｌ，ＬＢ）対との間でデータを転送する。ローカルデータラインプリチャージ回路１４は、ＮＭＯＳトランジスタＮ３１、Ｎ３２、Ｎ３３で構成され、プリチャージ制御信号（ＰＲＥ）に応答してローカルデータライン対（Ｌ，ＬＢ）をプリチャージする。ブロック選択ゲート１６は、ＮＭＯＳトランジスタＮ２１、Ｎ２２で構成され、ブロック選択信号ＢＳに応答してローカルデータライン対（Ｌ，ＬＢ）とグローバルデータライン対（Ｇ，ＧＢ）との間でデータを転送する。グローバルデータラインプリチャージ回路１８は、ＰＭＯＳトランジスタＰ１１、Ｐ１２、Ｐ１３で構成され、プリチャージ制御信号ＰＲＥの反転された信号に応答してグローバルデータライン対（Ｇ，ＧＢ）をプリチャージする。センスアンプ２０は、リード動作時にセンスアンプの制御信号ＩＯＳＡに応答してグローバルデータライン対（Ｇ，ＧＢ）のデータを増幅してデータライン対Ｄ、ＤＢに出力する。ライトドライバ２２は、ライト動作時にライト制御信号ＷＥに応答してデータライン対Ｄ、ＤＢのデータを駆動してグローバルデータライン対（Ｇ，ＧＢ）に転送する。
図２に示された従来の半導体メモリ装置は、プリチャージ動作時にローカルデータライン対（Ｌ，ＬＢ）はＮＭＯＳトランジスタＮ３１、Ｎ３２、Ｎ３３によって電源電圧からＮＭＯＳトランジスタのスレッショルド電圧Ｖｔｈを差し引いた電圧レベルにプリチャージし、グローバルデータライン対（Ｇ，ＧＢ）はＰＭＯＳトランジスタＰ１１、Ｐ１２、Ｐ１３によって電源電圧レベルにプリチャージする。
従って、従来の半導体メモリ装置は、プリチャージ動作時に、グローバルデータライン対（Ｇ，ＧＢ）が電源電圧レベルにプリチャージされるために、電流消耗が増え、またライト動作時に「ロー」レベルのデータが転送される場合に、プリチャージレベルから「ロー」レベルに下がるまでかかる時間が長引き、ライト速度が遅延されることになる。
上記理由から、従来の半導体メモリ装置のグローバルデータラインプリチャージ回路１８を、ローカルデータラインプリチャージ回路１４と同様に、ＮＭＯＳトランジスタで構成する方法を考えることもできる。この場合に、グローバルデータラインプリチャージ回路１８をＮＭＯＳトランジスタで構成することで、ライト速度が改善される効果がある。しかしながら、グローバルデータライン対を、電源電圧からＮＭＯＳトランジスタのスレッショルド電圧Ｖｔｈを差し引いた電圧レベルにプリチャージすると、リード動作時にグローバルデータライン対間の電圧差が小さくなり、センスアンプ２０のメリットが少なくなるので、グローバルデータライン対のデータを素早く、十分に増幅して出力することができなくなる。
従って、一般的に従来の半導体メモリ装置は、図２に示されたように、ローカルデータライン対はＮＭＯＳトランジスタを用いて構成し、グローバルデータライン対はＰＭＯＳトランジスタを用いて構成する。
本発明の目的は、ライト速度を改善するためにプリチャージ動作時にグローバルデータライン対のプリチャージレベルを低くしてもリード動作に良くない影響を与えることのない半導体メモリ装置を提供することにある。
本発明の他の目的は、上述の目的を達成するための半導体メモリ装置におけるデータのライト及びリード方法を提供することにある。
上述の目的を達成するための本発明の半導体メモリ装置の第１の形態は、ローカル所定のスイッチング手段によってビットライン対に接続されたローカルデータライン対、該ローカルデータライン対に接続された第１及び第２のグローバルデータライン対、該第１のグローバルデータライン対を第１の電圧レベルにプリチャージするために第１のグローバルデータラインプリチャージ回路、該該第２のグローバルデータライン対を第２の電圧レベルにプリチャージするための第２のグローバルデータラインプリチャージ回路、前記ローカルデータライン対と前記第１のグローバルデータライン対との間に接続された第１のスイッチング回路、前記第１のグローバルデータライン対と前記第２のグローバルデータライン対との間に接続された第２のスイッチング回路、前記第２のグローバルデータライン対のデータを増幅してデータラインに出力するセンスアンプ、及びライト動作時に前記データラインのデータを前記第１のグローバルデータライン対に出力するデータ入力回路を備え、前記第１の電圧レベルは、前記第２の電圧レベルよりも低いことを特徴とする。
前記半導体メモリ装置は、前記グローバルデータライン対を前記第１の電圧レベルにプリチャージするためのローカルデータラインプリチャージ回路をさらに備えることを特徴とする。
上述の目的を達成するための本発明の半導体メモリ装置の第２形態は、所定のスイッチング手段によってビットラインに接続されたローカルデータライン対、該ローカルデータライン対に接続された第１及び第２のグローバルデータライン対、該第１のグローバルデータライン対を第１の電圧レベルにプリチャージするための第１のグローバルデータラインプリチャージ回路、該第２のグローバルデータライン対を第２の電圧レベルにプリチャージするための第２のグローバルデータラインプリチャージ回路、前記ローカルデータライン対と前記第１のグローバルデータライン対との間を接続する第１のスイッチング回路、前記ローカルデータライン対のデータを増幅して前記第１のグローバルデータライン対に出力するローカルセンスアンプ、前記第１のグローバルデータライン対と前記第２のグローバルデータライン対との間を接続する第２のスイッチング回路、前記第２のローカルデータライン対のデータを増幅してデータラインに出力するグローバルセンスアンプ、及びライト動作時に前記データラインのデータを前記第１のグローバルデータライン対に出力するデータ入力回路を備え、前記第１の電圧レベルは、前記第２の電圧レベルよりも低いことを特徴とする。
前記半導体メモリ装置は、前記ローカルデータライン対を等価するための等価トランジスタを備えることを特徴とする。
前記第１及び第２形態の半導体メモリ装置における前記第１のグローバルデータラインプリチャージ回路は、プリチャージ動作時に前記第１のグローバルデータライン対を等価するための等価トランジスタを備えることを特徴とする。
前記第１及び第２の形態の半導体メモリ装置における前記第２のグローバルデータラインプリチャージ回路は、前記第２のグローバルデータライン対間に直列で連結され、プリチャージ動作時に前記第２の電圧レベルにプリチャージする第４及び第５のＭＯＳトランジスタを備えることを特徴とする。
前記第２のグローバルデータラインプリチャージ回路は、プリチャージ動作時に前記第２のグローバルデータライン対を等価するための等価トランジスタをさらに備えることを特徴とする。
前記第１及び第２の形態の半導体メモリ装置は、前記第１のグローバルデータライン対における前記第１の電圧レベルの上昇を防止するためのレベル上昇防止素子、及び前記第２のグローバルデータライン対における前記第２の電圧レベルの降下を防止するためのレベル降下防止素子をさらに備えることを特徴とする。
前記他の目的を達成するための本発明における半導体メモリ装置のデータのライト及びリード方法は、プリチャージ動作時にローカルデータライン対及び第１のグローバルデータライン対を第１の電圧レベルに、第２のグローバルデータライン対を第２の電圧レベルにプリチャージするプリチャージ段階、ライト動作時に前記第１のグローバルデータライン対と第２のグローバルデータライン対を分離し、データを前記第１のグローバルデータライン対及び前記ローカルデータライン対によって転送する段階、及びリード動作時に前記第１のグローバルデータライン対と第２のグローバルデータライン対との間にデータ転送を可能とし、データを前記ローカルデータライン対、前記第１のグローバルデータライン対、及び第２のグローバルデータライン対によって転送する段階を備えることを特徴とし、前記第１の電圧レベルが前記第２の電圧レベルよりも低いことを特徴とする。
従って、本発明における半導体メモリ装置及びこの装置のデータのライト及びリード方法は、プリチャージ動作時に消耗となる電流を少なくさせると共に、ライト速度も改善することができる。
また、本発明における半導体メモリ装置及びこの装置のデータのライト及びリード方法は、リード動作時に、グローバルデータライン対の電圧差が減少されないためにリード速度に良くない影響を与えることを防ぐことができる。
以下、添付した図面を参考して、本発明における実施形態の半導体メモリ装置及びこの装置のデータのライト及びリード方法を説明する。
図３は、本発明の半導体メモリ装置に係る第１の実施形態の構成を示すもので、図１に示したグローバルデータラインプリチャージ回路１８を第１のグローバルデータラインプリチャージ回路１８′に代替し、転送ゲート３０、及び第２のグローバルデータラインプリチャージ回路３２を追加して構成されている。また、グローバルデータライン対（Ｇ，ＧＢ）を第１のグローバルデータライン対（１Ｇ，１ＧＢ）と第２のグローバルデータライン対（２Ｇ，２ＧＢ）に分離して構成し、ライトドライバ２２が第１のグローバルデータライン対（１Ｇ，１ＧＢ）と接続されている。
図３に示されたブロックの中から、図１に示されたブロックを代替したり、また図１に示されたブロックに追加されるブロックのそれぞれの機能を次に説明する。
第１のグローバルデータラインプリチャージ回路１８′は、第１のグローバルデータライン対（１Ｇ，１ＧＢ）間に接続されたＮＭＯＳトランジスタＮ４１、Ｎ４２で構成され、プリチャージ制御信号ＰＲＥに応答して第１のグローバルデータライン対（１Ｇ，１ＧＢ）を電源電圧からＮＭＯＳトランジスタのスレッショルド電圧Ｖｔｈを差し引いた電圧レベルにプリチャージする。スイッチングゲート３０は、第１のグローバルデータライン対（１Ｇ，１ＧＢ）と第２のグローバルデータライン対（２Ｇ，２ＧＢ）との間に接続されたＮＭＯＳトランジスタＮ５１、Ｎ５２で構成され、スイッチング制御信号ＰＲＤに応答して第１のグローバルデータライン対（１Ｇ，１ＧＢ）と第２のグローバルデータライン対（２Ｇ，２ＧＢ）との間でデータを転送する。スイッチング制御信号ＰＲＤは、リード動作時にのみ、あるいは、リード及びプリチャージ動作時に活性化される。第２のグローバルデータラインプリチャージ回路３２は、第２のグローバルデータライン対（２Ｇ，２ＧＢ）との間に接続されたＰＭＯＳトランジスタＰ２１、Ｐ２２、Ｐ２３で構成され、反転されたプリチャージ制御信号ＰＲＥに応答して第２のグローバルデータライン対（２Ｇ，２ＧＢ）を電源電圧レベルにプリチャージする。
図３に示された本実施形態の半導体メモリ装置の動作を次に説明する。
アクティブ動作時に、ブロック選択信号ＢＳが活性化され、ブロック選択ゲート１６がオンになる。そうすると、ローカルデータライン対（Ｌ，ＬＢ）と第１のグローバルデータライン対（１Ｇ，１ＧＢ）が接続される。
プリチャージ動作時に、プリチャージ制御信号ＰＲＥが活性化されてローカルデータラインプリチャージ回路１４、第１のグローバルデータラインプリチャージ回路１８′、及び第２のグローバルデータラインプリチャージ回路３２の動作がイネーブルされる。そして、ライト制御信号ＷＥ及びセンスアンプ制御信号ＩＯＳＡが全て不活性化されて、ライトドライバ２２及びセンスアンプ２０の動作がディセーブルされる。スイッチング制御信号ＰＲＤは、不活性化されてスイッチングゲート３０をオフしたり、活性化されてスイッチングゲート３０をオンにする。
スイッチングゲート３０がオフされた場合であると、第１のグローバルデータライン対（１Ｇ，１ＧＢ）と第２のグローバルデータライン対（２Ｇ，２ＧＢ）とが接続されい。ローカルデータラインプリチャージ回路１４及び第１グローバルデータラインプリチャージ回路１８′は、プリチャージ制御信号ＰＲＥに応答してローカルデータライン対（Ｌ，ＬＢ）及び第１のグローバルデータライン対（１Ｇ，１ＧＢ）を、電源電圧からＮＭＯＳトランジスタのスレッショルド電圧Ｖｔｈを差し引いた電圧レベルにプリチャージする。第２のグローバルデータラインプリチャージ回路３２は、第２のグローバルデータライン対（２Ｇ，２ＧＢ）を電源電圧レベルにプリチャージする。
反面、スイッチングゲート３０がオンになった場合であると、第１のグローバルデータライン対（１Ｇ，１ＧＢ）と第２のグローバルデータライン対（２Ｇ，２ＧＢ）とが接続され、ローカルデータライン対（１Ｇ，１ＧＢ）と第１のグローバルデータライン対（１Ｇ，１ＧＢ）は、電源電圧からスレッショルドＶｔｈを差し引いた電圧レベルにプリチャージされ、第２のグローバルデータライン対（２Ｇ，２ＧＢ）は電源電圧レベルにプリチャージされる。
この場合、スイッチングゲート３０がオンになっているが、ＮＭＯＳトランジスタＮ５１、Ｎ５２のソースとドレインとの間の電圧の差がスレッショルド電圧Ｖｔｈよりも大きくないために、第１のグローバルデータライン対（１Ｇ，１ＧＢ）と第２のグローバルデータライン対（２Ｇ，２ＧＢ）との間に電荷の共有動作が起こらない。従って、第１のグローバルデータライン対（１Ｇ，１ＧＢ）は、電源電圧からスレッショルド電圧Ｖｔｈを差し引いた電圧レベルを維持し、第２のグローバルデータライン対（２Ｇ，２ＧＢ）は電源電圧レベルを維持する。
結果的に、プリチャージ動作時にローカルデータライン対（Ｌ，ＬＢ）と第１のグローバルデータライン対（１Ｇ，１ＧＢ）が電源電圧レベルまでプリチャージされないので、プリチャージ動作時に消耗される電流が少なくなる。
そして、ライト動作時には、ライト制御信号ＷＥが活性化されてライトドライバ２２の動作がイネーブルされ、センスアンプの制御信号ＩＯＳＡが不活性化されてセンスアンプ２０の動作がディセーブルされる。また、スイッチング制御信号ＰＲＤが不活性化されてスイッチングゲート３０がオフとなる。従って、第１のグローバルデータライン対（１Ｇ，１ＧＢ）と第２のグローバルデータライン対（２Ｇ，２ＧＢ）が分離される。
ライトドライバ２２は、データライン対Ｄ、ＤＢのデータを駆動して第１のグローバルデータライン対（１Ｇ，１ＧＢ）に転送する。このとき、第１のグローバルデータライン対（１Ｇ，１ＧＢ）が、電源電圧からＮＭＯＳトランジスタのスレッショルド電圧Ｖｔｈを差し引いた電圧レベルにプリチャージされているので、第１のグローバルデータライン対（１Ｇ，１ＧＢ）に転送された「ハイ」レベルのデータは、電源電圧からスレッショルド電圧Ｖｔｈを差し引いた電圧レベルを維持し、「ロー」レベルのデータは、電源電圧からスレッショルド電圧Ｖｔｈを差し引いた電圧レベルから接地電圧レベルに下がるようになる。従って、「ロー」レベルのデータが、電源電圧レベルからではなく、電源電圧からスレッショルド電圧（Ｖｔｈ）を差し引いた電圧レベルから接地電圧レベルに下がるので、接地電圧レベルに下がるまでの時間が短くなりライト速度が改善できる。
この後、第１のグローバルデータライン対（１Ｇ，１ＧＢ）のデータは、ブロック選択ゲート１６によってローカルデータライン対（Ｌ，ＬＢ）に転送され、ローカルデータライン対（Ｌ，ＬＢ）に転送されたデータは、コラム選択ゲート１２によってビットライン対ＢＬ、ＢＬＢに転送されて選択されたメモリセルＭＣにデータがライトされる。
そして、リード動作時には、センスアンプ制御信号ＩＯＳＡが活性化されてセンスアンプ２０の動作がイネーブルされ、ライト制御信号ＷＥが不活性化されてライトドライバ２２の動作がディセーブルされる。そして、スイッチング制御信号ＰＲＤが活性化されスイッチングゲート３０がオンとなる。従って、第１のグローバルデータライン対（１Ｇ，１ＧＢ）と第２のグローバルデータライン対（２Ｇ，２ＧＢ）が接続される。選択されたメモリセルＭＣに記録されたデータは、ビットライン対ＢＬ、ＢＬＢ、コラム選択ゲート１２、ローカルデータライン対（Ｌ，ＬＢ）、及びブロック選択ゲート１６によって、第１のグローバルデータライン対（１Ｇ，１ＧＢ）に転送される。
例えば、選択されたメモリセルＭＣで「ハイ」レベルのデータを出力する場合に、第１のグローバルデータライン対（１Ｇ，１ＧＢ）のデータライン１Ｇは、電源電圧からスレッショルド電圧Ｖｔｈを差し引いた電圧レベルを維持し、データライン１ＧＢはデータライン１Ｇの電圧よりも△Ｖ１ほどの低い電圧を維持することによって、第１のグローバルデータライン対（１Ｇ，１ＧＢ）間の電圧の差は△Ｖ１となる。「ハイ」レベルのデータが第２のグローバルデータライン対（２Ｇ，２ＧＢ）に転送される場合、第２のグローバルデータライン対（２Ｇ，２ＧＢ）のデータライン２Ｇは電源電圧レベルを維持し、データライン２ＧＢは電源電圧から△Ｖ２ほどの低い電圧レベルを有するようになる。このとき、第２のグローバルデータライン対（２Ｇ，２ＧＢ）間の電圧の差は、△Ｖ１よりも大きい△Ｖ２となる。第２のグローバルデータライン対（２Ｇ，２ＧＢ）間の電圧の差△Ｖ２が第１のグローバルデータライン対（１Ｇ，１ＧＢ）間の電圧の差△Ｖ１よりも大きい理由は、スイッチングゲート３０を構成するＮＭＯＳトランジスタのソースとドレインとの間の電圧差、及びソースとゲート間との間の電圧差がそれぞれ互いに異なるために、第２のグローバルデータライン対を構成するそれぞれの第２のグローバルデータラインに流れる電流Ｉｄｓの差が大きくなり、これにより２次の増幅現象が発生するからである。従って、△Ｖ２が△Ｖ１よりも大きくなる。
これにより、第２のグローバルデータライン対（２Ｇ，２ＧＢ）間の電圧差が大きいため、センスアンプ２０のゲインが減少しないので、センスアンプ２０は第２のグローバルデータライン対（２Ｇ，２ＧＢ）の電圧差△Ｖ２を増幅して、増幅されたデータをデータライン対Ｄ、ＤＢに出力する。従って、センスアンプ２０が第２のグローバルデータライン対（２Ｇ，２ＧＢ）のデータを速く、且つ充分に増幅して出力することができる。
図４は、本発明の半導体メモリ装置に係る第２の実施形態の構成を示すものであり、図３に示されたローカルデータラインプリチャージ回路１４を等価回路１４′に、第１のグローバルデータラインプリチャージ回路１８′を第１のグローバルデータラインプリチャージ回路１８″に代替して構成されている。また、図３に示されたインバータＩをインバータＩ１に代替し、インバータＩ２を追加し構成されている。
図４に示したブロックの中で、図３に示したブロックを代替するブロックそれぞれの機能を次に説明する。
第１のグローバルデータラインプリチャージ回路１８″は、第１のグローバルデータライン対（１Ｇ，１ＧＢ）間に連結されたＮＭＯＳトランジスタＮ４１、Ｎ４２とＰＭＯＳトランジスタＰ３１で構成され、プリチャージ制御信号ＰＲＥに応答して、第１のグローバルデータライン対（１Ｇ，１ＧＢ）及びローカルデータライン対（Ｌ，ＬＢ）を電源電圧からＮＭＯＳトランジスタのスレッショルド電圧Ｖｔｈを差し引いた電圧レベルにプリチャージし、等価する。すなわち、第１のグローバルデータラインプリチャージ回路１８″は、図３に示した第１のグローバルデータラインプリチャージ回路１８′にＰＭＯＳトランジスタＰ３１による等価機能が追加されたものである。
ローカルデータライン等価回路１４′は、ＮＭＯＳトランジスタＮ６１で構成され、ブロック選択信号ＢＳに応答してオフされ、反転されたブロック選択信号ＢＳに応答してオンされて、ローカルデータライン対（Ｌ，ＬＢ）を等価する。すなわち、ローカルデータラインプリチャージ回路１４′は、メモリセルアレイブロックＢＬＫが選択されない場合に、ローカルデータライン対（Ｌ，ＬＢ）を等価する機能を実行する。
図４に示された本実施形態の半導体メモリ装置は、ローカルデータラインプリチャージ回路１４′によってローカルデータライン対（Ｌ，ＬＢ）をプリチャージし、等価するのではなく、第１のグローバルデータラインプリチャージ回路１８″によってローカルデータライン対（Ｌ，ＬＢ）をプリチャージし、等価する。従って、ローカルデータライン対（Ｌ，ＬＢ）に連結されたローカルデータラインプリチャージ回路１４′が備えられていなくとも構わず、単に、メモリセルアレイブロックＢＬＫが選択されない場合に、ローカルデータライン対（Ｌ，ＬＢ）を等価するための等価回路１４′を備えるよう構成したものである。
図４に示された本実施形態の半導体メモリ装置のライト及びリード動作は、図３の説明を参考にすると容易に理解できるはずであり、ここではアクティブ及びプリチャージ動作について説明する。
アクティブ動作時には、ブロック選択信号ＢＳが活性化されてブロック選択ゲート１６がオンとなる。すると、ローカルデータライン対（Ｌ，ＬＢ）と第１のグローバルデータライン対（１Ｇ，１ＧＢ）が接続され、ローカルデータライン等価回路１４′の動作がディセーブルされる。
プリチャージ動作時には、プリチャージ制御信号ＰＲＥが活性化されて、第１のグローバルデータラインプリチャージ回路１８″及び第２のグローバルデータラインプリチャージ回路３２の動作がイネーブルされる。そして、ライト制御信号ＷＥ、及びセンスアンプ制御信号ＩＯＳＡがすべて不活性化されてライトドライバー２２、及びセンスアンプ２０の動作がディセーブルされ、スイッチング制御信号ＰＲＤが不活性化されてスイッチングゲート３０がオープンされる。
従って、第１のグローバルデータライン対（１Ｇ，１ＧＢ）と第２のグローバルデータライン対（２Ｇ，２ＧＢ）が分離される。第１のグローバルデータラインプリチャージ回路１８″は、プリチャージ制御信号ＰＲＥに応答しローカルデータライン対（Ｌ，ＬＢ）及び第１のグローバルデータライン対（１Ｇ，１ＧＢ）を、電源電圧からＮＭＯＳトランジスタのスレッショルド電圧Ｖｔｈを差し引いた電圧レベルにプリチャージする。第２のグローバルデータラインプリチャージ回路３２は、第２のグローバルデータライン対（２Ｇ，２ＧＢ）を電源電圧レベルにプリチャージする。
スイッチング制御信号ＰＲＤが活性化されてスイッチングゲート３０がオンされる場合にも、ローカルデータライン対（Ｌ，ＬＢ）及び第１のグローバルデータライン対（１Ｇ，１ＧＢ）が電源電圧からスレッショルド電圧Ｖｔｈを差し引いた電圧にプリチャージされ、第２のグローバルデータライン対（２Ｇ，２ＧＢ）が電源電圧レベルにプリチャージされる。結果的に、プリチャージ動作時にローカルデータライン対（Ｌ，ＬＢ）と第１のグローバルデータライン対（１Ｇ，１ＧＢ）とが電源電圧レベルまでにプリチャージされないので、プリチャージ動作時の電流が減ることになる。
すなわち、図４に示された本実施形態の半導体メモリ装置は、図３に示された半導体メモリ装置と異なる回路構成を有するが、同様な動作を実行する。
図５は、本発明の半導体メモリ装置に係る第３の実施形態の構成を示すものであり、図４の構成の第１のグローバルデータラインプリチャージ回路１８″を第１のグローバルデータラインプリチャージ回路１８'''に代替して構成している。
図５で、第１のグローバルデータラインプリチャージ回路１８'''は、図４の第１のグローバルデータラインプリチャージ回路１８″のＰＭＯＳトランジスタＰ３１をＣＭＯＳ転送ゲートＣに代替して構成している。
図５に示された本実施形態の半導体メモリ装置は、図４に示された半導体メモリ装置と異なる構成を有するが、同様な動作を実行する。
図６は、本発明の半導体メモリ装置に係る第４の実施形態の構成を示すものであり、図５の構成に抵抗Ｒ１、Ｒ２を追加し構成している。
図６で、抵抗Ｒ１は、第１のグローバルデータライン１Ｇと接地電圧との間に接続され、抵抗Ｒ２は反転した第１のグローバルデータライン１ＧＢと接地電圧との間に接続されている。また、抵抗Ｒ１、Ｒ２の抵抗値は比較的大きい。
図６に示されたブロックそれぞれの機能は、図５の機能と同様であり、ここでは追加された構成の機能について説明する。
抵抗Ｒ１、Ｒ２は、プリチャージ動作時に第１のグローバルデータライン対（１Ｇ，１ＧＢ）の「ハイ」レベルのデータが電源電圧からＮＭＯＳトランジスタのスレッショルド電圧Ｖｔｈを差し引いた電圧レベル以上に上昇するのを防ぐためのものである。すなわち、抵抗Ｒ１、Ｒ２は、プリチャージ動作時に第１のグローバルデータライン対（１Ｇ，１ＧＢ）のプリチャージレベルを電源電圧からスレッショルド電圧を差し引いた電圧レベルに維持するためのものである。
図６に示された本実施形態の半導体メモリ装置は、図５の半導体メモリ装置と異なる構成を有するが、より安定した動作を実行する。
図７は、本発明の半導体メモリ装置に係る第５の実施形態の構成を示すものであり、第２のグローバルデータライン対に抵抗Ｒ３、Ｒ４を追加して構成されている。
図７で、抵抗Ｒ３は、第２のグローバルデータライン２Ｇと電源電圧との間に接続され、抵抗Ｒ４は反転した第２のグローバルデータライン２ＧＢと電源電圧との間に連結されている。抵抗Ｒ３、Ｒ４の抵抗値は比較的小さい。
図７に示されたブロックそれぞれの機能は、図６の機能と同様であり、ここでは追加される構成の機能に対して説明する。
抵抗Ｒ３、Ｒ４は、プリチャージ及びリード動作時に第２のグローバルデータライン対（２Ｇ，２ＧＢ）のレベルが下がるのを防ぐ。従って、リード動作時にセンスアンプ２０のゲインが減少するのを防ぐ。
リード動作時に万が一、抵抗Ｒ３、Ｒ４がないとしたら、第２のグローバルデータライン対（２Ｇ，２ＧＢ）の電圧レベルが下がるようになり、これにより、第２のグローバルデータライン対（２Ｇ，２ＧＢ）の「ハイ」レベルのデータが電源電圧レベルよりも低いレベルに下がることになる。そして、これによりスイッチングゲート３０を構成するＮＭＯＳトランジスタのソースとドレインとの間の電圧の差が小さくなり、第２のグローバルデータライン対（２Ｇ，２ＧＢ）から第１のグローバルデータライン対（１Ｇ，１ＧＢ）に流れる電流が減るようになって、第２のグローバルデータライン対（２Ｇ，２ＧＢ）のレベルが十分に下がらなくなる。従って、第２のグローバルデータライン対（２Ｇ，２ＧＢ）の間の電圧差が小さくなる。これにより、センスアンプ２０のゲインが減少するようになり、データを速く十分に増幅して出力することができない。
図７に示された本実施形態の半導体メモリ装置は、図６に示された半導体メモリ装置と互いに異なる構成を有するが、同様により安定した動作を実行する。
図８は、本発明の半導体メモリ装置に係る第６実施形態の構成を示したものであり、図５の構成に抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４を追加して構成されている。
図８で、抵抗Ｒ１、Ｒ２は、図６に示された抵抗Ｒ１、Ｒ２と同様な機能を実行し、抵抗Ｒ３、Ｒ４は図７に示された抵抗Ｒ３、Ｒ４と同様な機能を実行する。
従って、図８に示された半導体メモリ装置は、図６及び図７に示された半導体メモリ装置と比べて、より安定的な動作を実行することができる。
図９は、本発明の半導体メモリ装置に係る第７実施形態の構成を示すものであり、図８の構成にローカルセンスアンプ４０及びインバータＩ３を追加して構成されている。
図９で、ローカルセンスアンプ４０は、反転した制御信号ＢＳＲに応答してイネーブルされ、ブロック選択ゲート１６は制御信号ＢＳＲに応答してオンとなる。
制御信号ＢＳＲは、ブロック選択信号ＢＳが活性化され、プリチャージ制御信号ＰＲＥまたはライト制御信号ＷＥが活性化される場合にのみ活性化される信号である。
図９に示された本実施形態の半導体メモリ装置は、ローカルセンスアンプ４０を備えてリード動作時にローカルデータライン対（Ｌ，ＬＢ）に転送されたデータを、ブロック選択ゲート１６によって第１のグローバルデータライン対（１Ｇ，１ＧＢ）に転送するのではなく、ローカルセンスアンプ４０によってローカルデータライン対（Ｌ，ＬＢ）のデータを増幅して第１のグローバルデータライン対（１Ｇ，１ＧＢ）に出力する。従って、この場合に、ブロック選択ゲート１６は、リード動作時に制御信号ＢＳＲに応答してオフとなる。
結果的に、図９に示された本実施形態の半導体メモリ装置は、リード動作時にローカルデータライン対（Ｌ，ＬＢ）のデータをローカルセンスアンプ４０によって増幅して第１のグローバルデータライン対（１Ｇ，１ＧＢ）に出力するのが、図８に示された半導体メモリ装置の動作と相異する。
図９のローカルセンスアンプは、図３ないし図８に示された半導体メモリ装置の構成にすべて適用できる。
図１０は、図９に示されたローカルセンスアンプの実施形態の構成を示すものであり、ローカルセンスアンプ４０はＮＭＯＳトランジスタＮ７１〜Ｎ７５で構成されている。
図１０で、制御信号ＢＳＲＢは、制御信号ＢＳＲをインバータＩ３によって反転した信号である。
図１０に示すローカルセンスアンプの動作を次に説明する。
制御信号ＢＳＲＢが活性化されて「ハイ」レベルに遷移すると、ＮＭＯＳトランジスタＮ７１、Ｎ７４、Ｎ７５がすべてオンとなり、ローカルセンスアンプ４０の動作がイネーブルされる。
この状態で、ローカルデータライン対（Ｌ，ＬＢ）間に電圧の差が発生すると、ＮＭＯＳトランジスタＮ７２、Ｎ７３それぞれを介して第１のグローバルデータライン対（１Ｇ，１ＧＢ）からローカルデータライン対（Ｌ，ＬＢ）に電流が流れるようになる。このとき、ＮＭＯＳトランジスタＮ７２、Ｎ７３それぞれに印加される電圧が大きいと大量の電流を流し、小さいと少量の電流を流す。これにより第１のグローバルデータライン対（１Ｇ，１ＧＢ）のデータが増幅されて掛け離れるようになる。
前述のような方法で、図１０に示したローカルセンスアンプはローカルデータライン対（Ｌ，ＬＢ）のデータを増幅して第１のグローバルデータライン対（１Ｇ，１ＧＢ）に転送する。
図１１Ａは、従来の半導体メモリ装置に係るリード動作時のローカルデータライン対（Ｌ，ＬＢ）とグローバルデータライン対（Ｇ，ＧＢ）とのデータを示す波形であり、図１１Ｂは本実施形態の半導体メモリ装置に係るリード動作時のローカルデータライン対（Ｌ，ＬＢ）、第１のグローバルデータライン対（１Ｇ，１ＧＢ）、及び第２のグローバルデータライン対（２Ｇ，２ＧＢ）のデータを示す波形であり、横軸は時間、縦軸は電圧を示す。
そして、図１１Ａ及び図１１Ｂの波形図は、１つのワードラインが選択された後、互いに異なるビットライン対から連続的にデータがリードされる場合の波形図を示すものである。
図１１Ａから、従来の半導体メモリ装置は、ローカルデータライン対（Ｌ，ＬＢ）間の電圧の差とグローバルデータライン対間の電圧差に差異がなく、ほとんど同一であることが理解できる。一方、図１１Ｂから、時間の間隔ｔ１〜ｔ２、ｔ３〜ｔ４、及びｔ５〜ｔ６で、本実施形態の半導体メモリ装置は、第１のグローバルデータライン対（１Ｇ，１ＧＢ）間の電圧差と比べて第２のグローバルデータライン対（２Ｇ，２ＧＢ）間の電圧差が大きくなったことがわかる。
図１１Ｃは、従来の半導体メモリ装置に係るグローバルデータライン対（Ｇ，ＧＢ）間の電圧差△Ｇ及び本実施形態の半導体メモリ装置に係る第２のグローバルデータライン対（２Ｇ，２ＧＢ）間の電圧差△２Ｇを示す波形図であり、図１１Ｃから、時間の間隔ｔ１〜ｔ２、ｔ３〜ｔ４、及びｔ５〜ｔ６で、本実施形態の半導体メモリ装置に係る電圧差△２Ｇが従来の半導体メモリ装置に係る電圧差△Ｇと比べて増加されたことがわかる。
従って、本実施形態の半導体メモリ装置におけるリード動作時に、センスアンプのゲインが増加されてデータを速く十分に増幅して出力することができる。
また、本実施形態の半導体メモリ装置は、プリチャージ動作時に、グローバルデータライン対の一部である第１のグローバルデータライン対を電源電圧からスレッショルド電圧を差し引いた電圧レベルにプリチャージし、第２のグローバルデータライン対を電源電圧レベルにプリチャージすることによって、プリチャージ動作時に消耗される電流を減らすことができる。
また、ライト動作時に、第１のグローバルデータライン対を介してデータをライトすることによってデータのスイング幅が小さくなりライト速度を改善することができる。
また、リード動作時に、第２のグローバルデータライン対の電圧差が小さくならないので、センスアンプのゲインが減らないために、データを速く、そして十分に増幅して出力することができる。
上述では、本発明の好ましい実施の形態を参照しながら説明したが、当該技術分野の熟練した当業者は、添付の特許請求範囲に記載された本発明の思想及び領域から逸脱しなし範囲で、本発明を多様に修正及び変更することができる。
従来の半導体メモリ装置に係るメモリセルアレイの一形態の信号ライン配置を示す図である。 図１に示された半導体メモリ装置に係る一形態の構成を示す図である． 本発明の半導体メモリ装置に係る第１の実施形態の構成を示す図である。 本発明の半導体メモリ装置に係る第２の実施形態の構成を示す図である。 本発明の半導体メモリ装置に係る第３の実施形態の構成を示す図である。 本発明の半導体メモリ装置に係る第４の実施形態の構成を示す図である。 本発明の半導体メモリ装置に係る第５の実施形態の構成を示す図である。 本発明の半導体メモリ装置に係る第６の実施形態の構成を示す図である。 本発明の半導体メモリ装置に係る第７の実施形態の構成を示す図である。 図９に示されたローカルセンスアンプに係る実施形態の構成を示す図である。 本実施形態の半導体メモリ装置及び従来の半導体メモリ装置がリード動作時に、各一対信号ラインの波形及び電圧の差を示す波形図である。 本実施形態の半導体メモリ装置及び従来の半導体メモリ装置がリード動作時に、各一対信号ラインの波形及び電圧の差を示す波形図である。 本実施形態の半導体メモリ装置及び従来の半導体メモリ装置がリード動作時に、各一対信号ラインの波形及び電圧の差を示す波形図である。

Claims (30)

  1. 所定のスイッチング手段によってビットライン対に接続されたローカルデータライン対と、
    前記ローカルデータライン対に接続された第１及び第２のグローバルデータライン対と、
    前記第１のグローバルデータライン対を第１の電圧レベルにプリチャージするための第１のグローバルデータラインプリチャージ回路と、
    前記第２のグローバルデータライン対を第２の電圧レベルにプリチャージするための第
    ２のグローバルデータラインプリチャージ回路と、
    前記ローカルデータライン対と前記第１のグローバルデータライン対との間に接続された第１のスイッチング回路と、
    前記第１のグローバルデータライン対と前記第２のグローバルデータライン対との間に接続された第２のスイッチング回路と、
    前記第２のグローバルデータライン対のデータを増幅してデータラインに出力するセンスアンプと、
    ライト動作時に前記データラインのデータを前記第１のグローバルデータライン対に出力するデータ入力回路と、
    を備え、
    前記第１の電圧レベルは、前記第２の電圧レベルよりも低いことを特徴とする半導体メモリ装置。
  2. 前記第１のグローバルデータラインプリチャージ回路は、
    プリチャージ動作の間、前記第１の電圧レベルにプリチャージするために前記第１のグローバルデータライ対の間に直列で連結された第４及び第５のＮＭＯＳトランジスタを備えることを特徴とする請求項１に記載の半導体メモリ装置。
  3. 前記第２のスイッチング回路は、前記第１のグローバルデータライン対と前記第２のグローバルデータライン対との間に接続された第２及び第３のＮＭＯＳトランジスタを備えることを特徴とする請求項１に記載の半導体メモリ装置。
  4. 前記半導体メモリ装置は、前記ローカルデータライン対を前記第１の電圧レベルにプリチャージするためのローカルデータラインプリチャージ回路をさらに備えることを特徴とする請求項１に記載の半導体メモリ装置。
  5. 前記ローカルデータラインプリチャージ回路は、
    前記ローカルデータライン対の間に直列で接続されて、プリチャージ動作時に前記第１の電圧レベルにプリチャージする第１及び第２のＮＭＯＳトランジスタと、
    前記ローカルデータライン対の間に接続されて、前記ローカルデータライン対を等価する第３のＮＭＯＳトランジスタと、
    を備えることを特徴とする請求項４に記載の半導体メモリ装置。
  6. 前記第１のグローバルデータラインプリチャージ回路は、
    プリチャージ動作の間、前記第１のグローバルデータライン対を等価するための等価トランジスタを備えることを特徴とする請求項２に記載の半導体メモリ装置。
  7. 前記第２のグローバルデータラインプリチャージ回路は、
    プリチャージ動作の間、前記第２のグローバルデータライン対を前記第２の電圧レベルにプリチャージするために、前記第２のグローバルデータライン対の間に接続された第６、第７及び第８のＰＭＯＳトランジスタを備えることを特徴とする請求項２に記載の半導体メモリ装置。
  8. 前記半導体メモリ装置は、前記第１のグローバルデータライン対における前記第１の電圧のレベル上昇を防止するためのレベル上昇防止素子をさらに備えることを特徴とする請求項２に記載の半導体メモリ装置。
  9. 前記等価トランジスタは、第１のＰＭＯＳトランジスタを備えることを特徴とする請求項６に記載の半導体メモリ装置。
  10. 前記等価トランジスタは、第１のＮＭＯＳトランジスタをさらに備えることを特徴とする請求項９に記載の半導体メモリ装置。
  11. 前記第２のグローバルデータラインプリチャージ回路は、
    プリチャージ動作時に、前記第２のグローバルデータライン対を等価するための等価トランジスタを備えることを特徴とする請求項７に記載の半導体メモリ装置。
  12. 前記半導体メモリ装置は、前記第２のグローバルデータライン対における前記第２の電圧のレベル降下を防止するためのレベル降下防止素子をさらに備えることを特徴とする請求項７に記載の半導体メモリ装置。
  13. 前記等価トランジスタは、第２のＰＭＯＳトランジスタを備えることを特徴とする請求項１１に記載の半導体メモリ装置。
  14. 前記レベル上昇防止素子は、前記第１のグローバルデータライン対それぞれと接地電圧との間に接続された第１及び第２の抵抗を備えることを特徴とする請求項８に記載の半導体メモリ装置。
  15. 前記レベル降下防止素子は、前記第２のグローバルデータライン対それぞれと接地電圧との間に接続された第３及び第４の抵抗を備えることを特徴とする請求項１２に記載の半導体メモリ装置。
  16. 所定のスイッチング手段によってビットラインに接続されたローカルデータライン対と、
    前記ローカルデータライン対に接続された第１及び第２のグローバルデータライン対と、
    前記第１のグローバルデータライン対を第１の電圧レベルにプリチャージするための第１のグローバルデータラインプリチャージ回路と、
    前記第２のグローバルデータライン対を第２の電圧レベルにプリチャージするための第
    ２のグローバルデータラインプリチャージ回路と、
    前記ローカルデータライン対と前記第１のグローバルデータライン対を接続する第１のスイッチング回路と、
    前記ローカルデータライン対のデータを増幅して前記第１のグローバルデータライン対に出力するローカルセンスアンプと、
    前記第１のグローバルデータライン対と前記第２のグローバルデータライン対を接続する第２のスイッチング回路と、
    前記第２のグローバルデータライン対のデータを増幅してデータラインに出力するグローバルセンスアンプと、
    ライト動作時に前記データラインのデータを前記第１のグローバルデータライン対に出力するデータ入力回路と、
    を備え、
    前記第１の電圧レベルは、前記第２の電圧レベルよりも低いことを特徴とする半導体メモリ装置。
  17. 前記半導体メモリ装置は、前記ローカルデータライン対を等価するための等価トランジスタをさらに備えることを特徴とする請求項１６に記載の半導体メモリ装置。
  18. 前記第１のグローバルデータラインプリチャージ回路は、
    前記第１のグローバルデータライン対の間に直列で接続されて、プリチャージ動作時に前記第１の電圧レベルにプリチャージする第２及び第３のＭＯＳトランジスタを備えることを特徴とする請求項１６に記載の半導体メモリ装置。
  19. 前記等価トランジスタは、第１のＭＯＳトランジスタを備えることを特徴とする請求項１７に記載の半導体メモリ装置。
  20. 前記第１のグローバルデータラインプリチャージ回路は、
    プリチャージ動作時に、前記第１のグローバルデータライン対を等価するための等価トランジスタをさらに備えることを特徴とする請求項１８に記載の半導体メモリ装置。
  21. 前記第２のグローバルデータラインプリチャージ回路は、
    前記第２のグローバルデータライン対の間に接続されて、プリチャージ動作時に前記第２の電圧レベルにプリチャージする第４、第５及び第６のＰＭＯＳトランジスタを備えることを特徴とする請求項１８に記載の半導体メモリ装置。
  22. 前記半導体メモリ装置は、前記第１のグローバルデータライン対における前記第１の電圧のレベル上昇を防止するためのレベル上昇防止素子をさらに備えることを特徴とする請求項１８に記載の半導体メモリ装置。
  23. 前記等価トランジスタは、ＰＭＯＳトランジスタを備えることを特徴とする請求項２０に記載の半導体メモリ装置。
  24. 前記等価トランジスタは、ＮＭＯＳトランジスタを備えることを特徴とする請求項２３に記載の半導体メモリ装置。
  25. 前記第２のグローバルデータラインプリチャージ回路は、
    プリチャージ動作時に、前記第２のグローバルデータライン対を等価するための等価トランジスタをさらに備えることを特徴とする請求項２１に記載の半導体メモリ装置。
  26. 前記半導体メモリ装置は、前記第２のグローバルデータライン対における前記第２の電圧のレベル降下を防止するためのレベル降下防止素子をさらに備えることを特徴とする請求項２１に記載の半導体メモリ装置。
  27. 前記等価トランジスタは、第６のＭＯＳトランジスタを備えることを特徴とする請求項２５に記載の半導体メモリ装置。
  28. 前記レベル上昇防止素子は、前記第１のグローバルデータライン対それぞれと接地電圧との間に接続された第１及び第２の抵抗を備えることを特徴とする請求項２２に記載の半導体メモリ装置。
  29. 前記レベル降下防止素子は、前記第２のグローバルデータライン対それぞれと接地電圧との間に接続された第３及び第４の抵抗を備えることを特徴とする請求項２６に記載の半導体メモリ装置。
  30. プリチャージ動作時に、ローカルライン対及び第１のグローバルデータライン対を第１の電圧レベルに、第２のグローバルデータライン対を第２の電圧レベルにプリチャージするプリチャージ段階と、
    ライト動作時に、前記第１のグローバルデータライン対と第２のグローバルデータライン対を分離し、データを前記第１のグローバルデータライン対及び前記ローカルデータライン対によって転送する段階と、
    リード動作時に、前記第１のグローバルデータライン対と第２のグローバルデータライン対との間にデータ転送を可能とし、データを前記ローカルデータライン対、前記第１のグローバルデータライン対及び第２のグローバルデータライン対によって転送する段階と、
    を備え、
    前記第１の電圧レベルは、前記第２の電圧レベルよりも低いことを特徴とする半導体メモリ装置のデータのライト及びリード方法。
JP2005002990A 2004-01-07 2005-01-07 半導体メモリ装置及びこの装置のデータのライト及びリード方法 Expired - Fee Related JP4335818B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040001001A KR100583959B1 (ko) 2004-01-07 2004-01-07 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드방법

Publications (2)

Publication Number Publication Date
JP2005196961A JP2005196961A (ja) 2005-07-21
JP4335818B2 true JP4335818B2 (ja) 2009-09-30

Family

ID=34709335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005002990A Expired - Fee Related JP4335818B2 (ja) 2004-01-07 2005-01-07 半導体メモリ装置及びこの装置のデータのライト及びリード方法

Country Status (7)

Country Link
US (2) US7154796B2 (ja)
JP (1) JP4335818B2 (ja)
KR (1) KR100583959B1 (ja)
CN (1) CN100454437C (ja)
DE (1) DE102005001855A1 (ja)
IT (1) ITMI20050017A1 (ja)
TW (1) TWI258148B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583959B1 (ko) * 2004-01-07 2006-05-26 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드방법
US7136317B1 (en) * 2005-08-10 2006-11-14 International Business Machines Corporation DRAM with self-resetting data path for reduced power consumption
KR100604947B1 (ko) * 2005-08-17 2006-07-31 삼성전자주식회사 고속 메모리 장치에 채용되는 이퀄라이저 및 데이터 라인센스앰프의 배치 방법
DE602006004038D1 (de) * 2006-07-28 2009-01-15 Hynix Semiconductor Inc Nichtflüchtige Speichervorrichtung und Verarbeitungsverfahren der Leseinformation einer Speicherzelle
JP2009009665A (ja) * 2007-06-29 2009-01-15 Elpida Memory Inc 半導体記憶装置
KR101596283B1 (ko) * 2008-12-19 2016-02-23 삼성전자 주식회사 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
JP2010170641A (ja) * 2009-01-26 2010-08-05 Fujitsu Ltd 半導体記憶回路装置、読出制御方法
KR101559910B1 (ko) 2009-03-06 2015-10-15 삼성전자주식회사 반도체 메모리 장치
US9153302B2 (en) 2012-01-31 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Memory and method of operating the same
KR101383104B1 (ko) * 2013-04-19 2014-04-08 (주)피델릭스 센싱 효율이 개선되는 불휘발성 반도체 메모리 장치의 센스 앰프 회로
US9224436B2 (en) * 2013-05-24 2015-12-29 Micron Technology, Inc. Apparatuses including a memory array with separate global read and write lines and/or sense amplifier region column select line and related methods
US9390770B2 (en) 2014-05-16 2016-07-12 Micron Technology, Inc. Apparatuses and methods for accessing memory including sense amplifier sections and coupled sources
US9997250B2 (en) * 2016-03-17 2018-06-12 SK Hynix Inc. Non-volatile memory device with a plurality of cache latches and switches and method for operating non-volatile memory device
US10181344B1 (en) * 2017-12-27 2019-01-15 Micron Technology, Inc. Memory device write circuitry
CN109785881A (zh) * 2018-12-27 2019-05-21 西安紫光国芯半导体有限公司 位线预充电及均衡电路、位线预充电及均衡方法、灵敏放大器
CN113760173A (zh) 2020-06-05 2021-12-07 长鑫存储技术(上海)有限公司 读写转换电路以及存储器
CN113823342A (zh) * 2020-06-19 2021-12-21 长鑫存储技术(上海)有限公司 半导体集成电路以及存储器
EP3971897A4 (en) 2020-06-19 2022-10-19 Changxin Memory Technologies, Inc. MEMORY AND SEMI-CONDUCTOR INTEGRATED CIRCUIT
TWI833273B (zh) * 2022-05-11 2024-02-21 南亞科技股份有限公司 資料接收電路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69107359T2 (de) * 1990-07-19 1995-06-14 Mitsui Petrochemical Ind Flüssigkristall-Racematmischung, Flüssigkristallzusammensetzung und Flüssigkristallelement, Verfahren zur Herstellung und Verwendung.
US5625602A (en) * 1991-11-18 1997-04-29 Kabushiki Kaisha Toshiba NAND-type dynamic RAM having temporary storage register and sense amplifier coupled to multi-open bit lines
JP3579205B2 (ja) * 1996-08-06 2004-10-20 株式会社ルネサステクノロジ 半導体記憶装置、半導体装置、データ処理装置及びコンピュータシステム
US5982693A (en) * 1997-12-10 1999-11-09 Programmable Microelectronics Corporation Sense amplifier with improved bit line initialization
JP3938808B2 (ja) * 1997-12-26 2007-06-27 株式会社ルネサステクノロジ 半導体記憶装置
KR100557969B1 (ko) 1998-09-11 2006-05-17 주식회사 하이닉스반도체 반도체 메모리의 입출력 제어회로
JP2000243085A (ja) * 1999-02-22 2000-09-08 Hitachi Ltd 半導体装置
JP3415502B2 (ja) * 1999-07-30 2003-06-09 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置
JP2001338492A (ja) * 2000-05-26 2001-12-07 Matsushita Electric Ind Co Ltd 半導体装置と制御方法
KR100402243B1 (ko) 2001-09-24 2003-10-17 주식회사 하이닉스반도체 개선된 주변회로를 갖는 반도체 기억장치
KR100583959B1 (ko) * 2004-01-07 2006-05-26 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 라이트 및 리드방법

Also Published As

Publication number Publication date
US7420861B2 (en) 2008-09-02
ITMI20050017A1 (it) 2005-07-08
DE102005001855A1 (de) 2005-08-04
JP2005196961A (ja) 2005-07-21
KR100583959B1 (ko) 2006-05-26
US7154796B2 (en) 2006-12-26
US20070070749A1 (en) 2007-03-29
CN1637947A (zh) 2005-07-13
US20050146957A1 (en) 2005-07-07
KR20050072636A (ko) 2005-07-12
TWI258148B (en) 2006-07-11
TW200527445A (en) 2005-08-16
CN100454437C (zh) 2009-01-21

Similar Documents

Publication Publication Date Title
JP4335818B2 (ja) 半導体メモリ装置及びこの装置のデータのライト及びリード方法
US7764536B2 (en) Method and system for providing a sense amplifier and drive circuit for spin transfer torque magnetic random access memory
JP4901211B2 (ja) センスアンプ及び半導体記憶装置
KR100571648B1 (ko) 반도체 메모리 소자의 오버 드라이버 제어신호 생성회로
JP5112208B2 (ja) レギュレータ及び半導体装置
US20070217260A1 (en) Semiconductor memory device and its operation method
JP2003030987A (ja) 高速メモリ・デバイス用単一ビット線直接感知アーキテクチャ
CN109559771B (zh) 包括恒定地控制感测操作的位线读出放大器的存储器装置
KR20170143125A (ko) 기준전압을 생성하기 위한 메모리 셀을 포함하는 메모리 장치
KR20030026010A (ko) 개선된 주변회로를 갖는 반도체 기억장치
KR100881197B1 (ko) 프리차지 시간을 감소시키는 반도체 메모리 장치
JP2010272148A (ja) ＳＲＡＭ（ＳｔａｔｉｃＲａｎｄｏｍＡｃｃｅｓｓＭｅｍｏｒｙ）、及びＳＲＡＭへのアクセス方法
US7773434B2 (en) Delay circuit and semiconductor memory device having the same
JP4027577B2 (ja) 入出力ライン対等化回路及びこれを備えたメモリ装置
JP4470184B2 (ja) 半導体記憶装置
US20020118577A1 (en) Semiconductor memory device and data read method thereof
KR100753418B1 (ko) 로우 및 컬럼 어드레스를 이용하여 비트라인 감지 증폭동작을 제어하는 반도체 메모리 장치
JP2003100079A (ja) 半導体記憶装置
US7447090B2 (en) Semiconductor memory device
KR20140083363A (ko) 반도체 메모리 장치
KR100574950B1 (ko) 고속 반도체 메모리에서의 빠른 데이터 기록을 위한 감지증폭기 회로
KR100569561B1 (ko) 메모리 장치의 비트 라인 감지 증폭기
US9343146B2 (en) Apparatuses and methods for low power current mode sense amplification
JP4031206B2 (ja) 半導体記憶装置
JP2011090734A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060905

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090526

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090625

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120703

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130703

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees