JP4329941B2 - プラズマ表示装置とその駆動装置及び駆動方法 - Google Patents

Description

本発明は，プラズマ表示装置とその駆動装置及び駆動方法に関する。

プラズマ表示装置は，気体放電によって生成されたプラズマを利用して文字または映像を表示する平面表示装置であって，平面表示装置の大きさによって数十から数百万個以上の画素がマトリックス形態に配列されている。

一般に，プラズマ表示装置の駆動方法は，時間的な動作変化で表現すれば，リセット期間，アドレス期間，及び維持期間からなる。

リセット期間は，それ以前の維持放電によって形成された壁電荷の状態を消去して，次のアドレシング動作が円滑に行われるようにするために各セルの状態を初期化する動作を行う期間である。アドレス期間は，パネルで点灯されるセル及び点灯されないセルを選択して，点灯されるセルに壁電荷を積む動作を行う期間である。維持期間は，点灯されるように選択されたセルに実際に画像を表示するための放電を行う期間である。

従来は，リセット期間に壁電荷の状態を消去するために，ランプ波形を走査電極に印加した技術が提案されている。(たとえば特許文献１を参照。)つまり，走査電極に漸進的に上昇するランプ波形を印加した後に，漸進的に下降するランプ波形を印加した。上記ランプ波形を印加する場合には，壁電荷の状態の消去量がランプ波形の傾きに大きく依存するため，設定された時間内に壁電荷の状態を消去することができないという問題点があった。

米国特許第５，７４５，０８６号明細書

そこで，本発明は，このような問題に鑑みてなされたもので，その目的は，設定された時間内に壁電荷の状態を消去することが可能な，新規かつ改良されたプラズマ表示装置の駆動方法及び駆動装置を提供することにある。

上記課題を解決するために，本発明のある観点によれば，容量性負荷を形成する複数の第１電極及び複数の第２電極を含むプラズマ表示パネル，及び上記第１電極に駆動電圧を印加する駆動部を含むプラズマ表示装置が提供される。

駆動部は，第１トランジスタ，第１キャパシタ，第２トランジスタ，及び第１スイッチ駆動部を含む。第１トランジスタは，第１主端子が第１電極に連結され，第２主端子が第１キャパシタの第１端に連結される。第１キャパシタは，第１電圧を供給する第１電源に第２端が連結されて，第１トランジスタが導通する場合に，容量性負荷を形成する上記第１電極から電荷を受信する。第２トランジスタは，第１キャパシタの第１端と第２電圧を供給する第２電源との間に連結され，第１スイッチ駆動部は，第２トランジスタの制御端子に連結されて，第１電極の電圧が上昇する場合に，第２トランジスタの制御端子の電圧を上昇させる。

本発明の一つの実施形態によれば，第１スイッチ駆動部は，第１電極にカソードが連結される第１ダイオード，第１ダイオードに並列に連結される第１抵抗，第１ダイオードのアノードに第１端が連結され，第２トランジスタの制御端子に第２端が連結される第２キャパシタ，そして第２キャパシタの第２端にカソードが連結され，第２電源にアノードが連結される第２ダイオードを含む。

上記課題を解決するために，本発明の別の観点によれば，容量性負荷を形成する複数の第１電極及び複数の第２電極を含むプラズマ表示装置の駆動装置が提供される。

本発明の駆動装置は，第１トランジスタ，第１キャパシタ，放電経路，第２トランジスタ，及び第２キャパシタを含む。第１トランジスタは，第１電極に第１主端子が連結され，制御端子に第１電圧及び第２電圧を交互に有する駆動信号が印加されて，第１電圧に応答して導通する。第１キャパシタは，第１トランジスタの第２主端子に第１端が連結され，第３電圧を供給する第１電源に第２端が連結される。放電経路は，第１キャパシタの第１端に連結されて，駆動信号が第２電圧である場合に，第１キャパシタに充電された電荷のうちの少なくとも一部を放電させる。第２トランジスタは，第１キャパシタの第１端と第４電圧を供給する第２電源との間に連結され，第２キャパシタは，第２トランジスタの制御端子と第１主電極との間に連結されて，第１主電極の電圧の増加量に対応して制御端子の電圧を増加させる。

上記課題を解決するために，本発明の別の観点によれば，容量性負荷を形成する複数の第１電極及び複数の第２電極を含むプラズマ表示装置の駆動方法が提供される。

本発明の駆動方法によれば，第１レベルの制御信号に応答して第１電極に第１主端子が連結される第１トランジスタが導通する。第１トランジスタの導通に応答して容量性負荷が放電され，第１トランジスタの第２主端子に連結されたキャパシタが充電されて，第１電極と第２電極との間に放電が形成される。そして，キャパシタの電圧の増加に応答して第１トランジスタが遮断され，第１電極と第２電極との間の放電に応答して第１電極の電圧が変更される。第１電極の電圧の変化に応答してキャパシタに連結される第２トランジスタの制御端子の電圧が変更され，第２レベルの制御信号に応答してキャパシタが放電される。

本発明の一つの実施形態によれば，第２トランジスタの制御端子の電圧変化に応答してキャパシタが追加的に放電される。

以上説明したように，本発明によれば，放電セルを形成する電極に印加される電圧を下降させた後，電極をフローティングさせる動作を繰り返すことができる駆動回路の駆動波形によって，設定された時間内に壁電荷の状態を消去することができる。

以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。
なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。

本発明において，ある部分が他の部分と連結されているとする時，直接的に連結されている場合だけでなく，上記それぞれの部分の間に他の素子を置いて電気的に連結されている場合も含む。

本発明で言及される壁電荷とは，セルの壁（例えば誘電体層）上で各電極近くに形成される電荷をいう。そして，壁電荷は，実際には電極そのものに接触しないが，ここでは，電極に“形成される”，“蓄積される”，または“積まれる”と説明する。また，壁電圧は，壁電荷によってセルの壁に形成される電位差をいう。

図１は本発明の実施形態によるプラズマ表示装置の概略的な図面である。
図１に示したように，本発明の実施形態によるプラズマ表示装置は，プラズマ表示パネル１００，制御部２００，アドレス電極駆動部３００，維持電極駆動部４００，及び走査電極駆動部５００を含む。

プラズマ表示パネル１００は，列方向にのびている複数のアドレス電極（以下，“Ａ電極”とする；Ａ１-Ａｍ），そして行方向にのびている複数の維持電極（以下，“Ｘ電極”とする；Ｘ１-Ｘｎ）及び走査電極（以下，“Ｙ電極”とする；Ｙ１-Ｙｎ）を含む。

Ｘ電極（Ｘ１-Ｘｎ）は各Ｙ電極（Ｙ１-Ｙｎ）に対応して形成され，一般に，Ｘ電極またはＹ電極の一端がそれぞれの駆動部に共通に連結されている。この時，Ａ電極（Ａ１-Ａｍ）とＸ電極（Ｘ１-Ｘｎ）及びＹ電極（Ｙ１-Ｙｎ）との交差部にある放電空間が放電セルを形成する。

制御部２００は，外部から映像信号を受信して，Ａ電極，Ｘ電極，及びＹ電極の駆動部５００を駆動する制御信号を出力する。そして，制御部２００は，１フレームを各々の輝度加重値を有する複数のサブフィールドに分割して駆動し，各サブフィールドは，時間的な動作変化で表現すれば，リセット期間，アドレス期間，維持期間からなる。

Ｙ電極駆動部５００は，アドレス期間に順次にＹ電極に走査パルスを印加し，Ａ電極駆動部３００は，各Ｙ電極に走査パルスが印加される時ごとに点灯される放電セルを選択するためのアドレス電圧を各Ａ電極に印加する。つまり，アドレス期間に走査パルスが印加されたＹ電極及び上記Ｙ電極に走査パルスが印加される時にアドレス電圧が印加されたＡ電極によって形成される放電セルが点灯される放電セルとして選択される。そして，Ｘ電極駆動部４００及びＹ電極駆動部５００は，維持期間にＸ電極及びＹ電極に維持放電パルスを交互に印加して，アドレス期間に選択された放電セルに対して表示動作を行う。

以下，図２及び図３を参照して，各サブフィールドでＡ電極（Ａ１-Ａｍ），Ｘ電極（Ｘ１-Ｘｎ），及びＹ電極（Ｙ１-Ｙｎ）に印加される駆動波形について説明する。以下では，一つのＡ電極，Ｘ電極，及びＹ電極によって形成される放電セルを基準にして説明する。

図２は本発明の実施形態によるプラズマ表示装置の駆動波形図であり，図３は本発明の実施形態による駆動波形によるＸ電極，及びＹ電極の電圧及び放電電流を示す図面である。

図２を参照すれば，一つのサブフィールドは，リセット期間（Ｐｒ），アドレス期間（Ｐａ），及び維持期間（Ｐｓ）からなり，リセット期間（Ｐｒ）は，上昇期間（Ｐｒ１）及び下降期間（Ｐｒ２）を含む。

リセット期間（Ｐｒ）の上昇期間（Ｐｒ１）では，Ｘ電極を０Ｖに維持した状態で，Ｙ電極にＶｓ電圧からＶｓｅｔ電圧まで漸進的に上昇する波形を印加する。そうすると，Ｙ電極からＡ電極及びＸ電極に各々微弱なリセット放電が起こって，Ｙ電極に（−）壁電荷が積まれ，Ａ電極及びＸ電極に（＋）壁電荷が積まれる。

図２及び図３に示したように，リセット期間（Ｐｒ）の下降期間（Ｐｒ２）では，Ｘ電極をＶ_ｅ電圧に維持した状態で，Ｙ電極に印加される電圧を一定の量だけ減少させた後，Ｙ電極に供給される電圧を遮断して，Ｙ電極を一定の期間（Ｔｆ）の間フローティングさせる。そして，Ｙ電極の電圧を一定の量だけ減少させて，Ｙ電極を一定の期間（Ｔｆ）の間フローティングさせる動作を繰り返す。

この動作を繰り返す間に，Ｘ電極の電圧（Ｖ_ｘ）とＹ電極の電圧（Ｖ_ｙ）との間の電圧差が放電開始電圧（Ｖ_ｆ）以上になれば，Ｘ電極とＹ電極との間では放電が起こる。つまり，放電空間に放電電流（Ｉｄ）が流れるようになる。そして，Ｘ電極とＹ電極との間で放電が開始された後，Ｙ電極がフローティングされる状態になれば，外部電源から流入される電荷がないので，Ｙ電極の電圧が壁電荷の量によって変化する。

つまり，Ｘ電極とＹ電極との間の放電によって，Ｘ電極及びＹ電極に形成された壁電荷が消去されて，放電空間内部の電圧が急激に減少する。それにより，Ｙ電極とＸ電極との間の電圧が放電開始電圧以下になって，放電が急激に消滅する。

そして，放電空間内部の電圧が減少する時に，Ｘ電極はＶ_ｅ電圧に固定されているので，フローティングされているＹ電極の電圧が図３に示したように一定の量だけ増加する。したがって，壁電荷の変化量が放電空間内部の電圧を直接減少させて，少量の壁電荷の変化だけでも放電が消滅する。

その後，再びＹ電極の電圧を減少させて放電を形成させた後，Ｙ電極をフローティングさせた状態にすれば，上記と同様に，壁電荷が減少すると同時に放電空間の内部に強い放電が消滅する。そして，Ｙ電極の電圧を減少させて，Ｙ電極をフローティングさせる動作が所定の回数だけ繰り返されれば，Ｘ電極及びＹ電極の壁電荷が消去された状態になる。

上記のように，少量の壁電荷の変化だけでも放電が消滅するため，壁電荷の制御が可能である。また，従来のランプ波形では，Ｙ電極の電圧をなだらかに下降させて強い放電を防止して壁電荷を制御したため，ランプ波形の傾きによって，リセット期間の下降期間（Ｐｒ２）が長くなければならなかった。

ところが，本発明の実施形態では，フローティングによる強い放電の消滅を利用するので，Ｙ電極の電圧を急激に下降させてもよく，これにより，リセット期間を短縮させることができる。

本発明の実施形態では，リセット期間（Ｐｒ）の下降期間（Ｐｒ２）についてのみ説明したが，本発明はこれに限定されず，下降ランプを使用して壁電荷を制御する全ての場合に適用することができる。

そして，本発明の実施形態では，電極の電圧が下降する波形について説明したが，電極の電圧が上昇する波形にも，上記放電の急激な消滅のメカニズムを適用することができる。

つまり，Ｙ電極またはＸ電極に上昇ランプ電圧を印加する代わりに，電極の電圧を一定の量だけ上昇させた後に，上記電極をフローティングさせる動作を繰り返すこともできる。

以下では，Ｙ電極に印加される電圧を下降させた後に，フローティングさせる動作を繰り返すことができる駆動回路について，図４及び図５を参照して説明する。

上記駆動回路は，図２の駆動波形では，Ｙ電極に連結されるＹ電極駆動部５００に形成されることができる。

（第１の実施形態）
図４は本発明の第１実施形態にかかる駆動回路の概略的な回路図であり，図５は図４の駆動回路に対する駆動波形図である。図４のパネルキャパシタ（Ｃｐ）は，Ｙ電極とＸ電極との間に形成される容量性負荷である。そして，説明の便宜上，パネルキャパシタ（Ｃｐ）の第２端であるＸ電極には接地電圧が印加されていると仮定し，パネルキャパシタ（Ｃｐ）は一定の量の電荷に充電されていると仮定する。

図４に示したように，本発明の第１実施形態による駆動回路は，トランジスタ（Ｍ１），キャパシタ（Ｃｄ），抵抗（Ｒ１），ダイオード（Ｄ１），及びスイッチ駆動部５１０を含む。図４では，トランジスタ（Ｍ１）をｎチャンネル電界効果トランジスタで示したが，下記で説明するトランジスタ（Ｍ１）の機能と同一または類似した機能をする他のスイッチを代わりに使用してもよい。

トランジスタ（Ｍ１）の一つの主端子であるドレーンは，パネルキャパシタ（Ｃｐ）の第１端であるＹ電極に連結され，他の一つの主端子であるソースは，キャパシタ（Ｃｄ）の第１端に連結されている。キャパシタ（Ｃｄ）の第２端は，Ｖ_ｎｆ電圧を供給する電源に連結されている。

スイッチ駆動部５１０の正極性端子は，トランジスタ（Ｍ１）の制御端子であるゲートに連結され，スイッチ駆動部５１０の負極性端子は電源（Ｖ_ｎｆ）に連結される。スイッチ駆動部５１０は入力される制御信号（ＩＮ１）によってトランジスタ（Ｍ１）を駆動するための駆動信号を正極性端子で出力する。この駆動信号は，制御信号（ＩＮ１）がハイレベルである場合（Ｔ_ＯＮ）には，Ｖ_ｎｆ電圧よりＶ_ｃｃ電圧だけ高い電圧を有し，制御信号（ＩＮ１）がローレベルである場合（Ｔ_ＯＦＦ）には，Ｖ_ｎｆ電圧を有する。そして，スイッチ駆動部５１０の正極性端子とトランジスタ（Ｍ１）のゲートとの間には抵抗（Ｒ２）が連結されることもできる。

そして，ダイオード（Ｄ１）及び抵抗（Ｒ１）は，キャパシタ（Ｃｄ）の第１端とスイッチ駆動部５１０との間に連結されて，キャパシタ（Ｃｄ）が放電できる放電経路を形成する。

次に，図５を参照して，図４の駆動回路の動作について詳細に説明する。図５で実線で示された駆動波形（１）は，一定の時間後（領域II，III）にＹ電極とＸ電極との間で放電が起こることを示し，点線で示された駆動波形（２）は，Ｙ電極とＸ電極との間で放電が起こらないことを示す。

図５に示したように，制御信号（ＩＮ１）がハイレベルである場合には，トランジスタ（Ｍ１）のゲート電圧がトランジスタ（Ｍ１）のソース電圧に比べてＶ_ｃｃ電圧だけ高くなって，トランジスタ（Ｍ１）が導通する。そうすると，パネルキャパシタ（Ｃｐ）に充電されている電荷がキャパシタ（Ｃｄ）に移動する。キャパシタ（Ｃｄ）に電荷が充電されれば，キャパシタ（Ｃｄ）の第１端の電圧が上昇して，トランジスタ（Ｍ１）のソース電圧が増加する。

ところが，トランジスタ（Ｍ１）のゲート電圧はトランジスタ（Ｍ１）を導通する時の電圧に維持される反面，キャパシタ（Ｃｄ）の第１端の電圧が増加するので，トランジスタ（Ｍ１）のソース電圧が相対的に増加する。この時，トランジスタ（Ｍ１）のソース電圧が一定の電圧まで増加すれば，トランジスタ（Ｍ１）のゲート／ソース電圧がトランジスタ（Ｍ１）のしきい電圧（Ｖ_ｔ）より小さくなって，トランジスタ（Ｍ１）は遮断される。

このように，トランジスタ（Ｍ１）が遮断されれば，パネルキャパシタ（Ｃｐ）に供給される電圧が遮断されるので，パネルキャパシタ（Ｃｐ）のＹ電極はフローティング状態になる。そして，トランジスタ（Ｍ１）が遮断される時にキャパシタ（Ｃｄ）に蓄積される電荷の量（ΔＱ_ｉ）は，数式１のようになる。この時，パネルキャパシタ（Ｃｐ）からキャパシタ（Ｃｄ）への電荷の移動は瞬間的に行われるため，パネルキャパシタ（Ｃｐ）のＹ電極の電圧（Ｖ_ｙ）は瞬間的に一定の量だけ減少する。つまり，制御信号（ＩＮ１）のレベル制御によってパネルキャパシタ（Ｃｐ）がフローティングされるより速くフローティングされる。

ここで，Ｃｄはキャパシタ（Ｃｄ）のキャパシタンスである。

次に，制御信号（ＩＮ１）がローレベルになれば，スイッチ駆動部５１０の出力電圧がキャパシタ（Ｃｄ）の第１端の電圧より低くなるので，キャパシタ（Ｃｄ），ダイオード（Ｄ１），抵抗（Ｒ１），及びスイッチ駆動部５１０の経路を通じてキャパシタ（Ｃｄ）は放電される。

この時，キャパシタ（Ｃｄ）は，（Ｖ_ｃｃ−Ｖ_ｔ）の電圧が充電された状態で放電するので，キャパシタ（Ｃｄ）の電圧が減少する量（ΔＶ_ｄ）は，数式２のようになる。そして，制御信号（ＩＮ１）がローレベルである場合にも，トランジスタ（Ｍ１）は遮断された状態を維持する。

ここで，Ｒ１は抵抗（Ｒ１）の抵抗値である。

そして，キャパシタ（Ｃｄ）で放電される電荷の量（ΔＱ_ｄ）は，制御信号がローレベルに維持される時間（Ｔ_ｏｆｆ）によって数式３のようになり，キャパシタ（Ｃｄ）に残っている電荷の量（Ｑ_ｄ）は数式４のようになる。

次に，制御信号（ＩＮ１）が再びハイレベルになれば，トランジスタ（Ｍ１）が導通して，パネルキャパシタ（Ｃｐ）からキャパシタ（Ｃｄ）に電荷が移動する。上記のようにパネルキャパシタ（Ｃｐ）からΔＱ_ｄだけの電荷が再びキャパシタ（Ｃｄ）に移動すれば，トランジスタ（Ｍ１）は遮断される。

この時，リセット期間の初期（領域I）のように放電が起こらなければ，Ｙ電極のフローティング時にＹ電極の電圧を下降した状態にそのまま維持する。そして，Ｙ電極の電圧が漸進的に下降することによって放電が起これば（領域II，IIIの（１）），Ｙ電極のフローティング時にＹ電極の電圧は一定の電圧だけ増加する。

このように，制御信号（ＩＮ１）のハイレベルに応答してトランジスタ（Ｍ１）が導通すれば，Ｙ電極の電圧（Ｖ_ｙ）が一定の電圧だけ減少し，キャパシタ（Ｃｄ）の電圧が一定の電圧だけ増加して，トランジスタは遮断される。

そして，制御信号（ＩＮ１）がローレベルになれば，トランジスタ（Ｍ１）が遮断，つまりＹ電極がフローティングされた状態でキャパシタ（Ｃｄ）が放電される。したがって，制御信号（ＩＮ１）がハイレベル及びローレベルを交互に有する場合，電極の電圧を下降させて，電極をフローティングさせる動作が繰り返される波形が生成される。

そして，図４で，放電経路は，スイッチ駆動部５１０に連結されずに他の経路に形成されることができる。例えば，キャパシタ（Ｃｄ）の第１端と電源（Ｖ_ｎｆ）との間にスイッチを連結して，放電経路として使用してもよい。

上記方法では，キャパシタ（Ｃｄ）を放電させる期間に，このスイッチを導通すればよい。また，パネルキャパシタ（Ｃｐ）で放電される電流の大きさを制限するために，パネルキャパシタ（Ｃｐ）とトランジスタ（Ｍ１）との間に抵抗（Ｒ３）を連結することができ，またはインダクタなどの電流の大きさを制限することができる素子を連結してもよい。

一般に，リセット期間（下降期間）の後半（領域III）では，放電が進められることによって，１回の放電の量が大きくなる場合が多い。１回の放電の量が大きくなれば，図５に示したように，フローティングによる電圧の変化が大きく発生して，Ｙ電極の電圧（Ｖ_ｙ）の平均下降速度が遅くなる。そうすると，放電が大きく発生する場合及び放電が発生しない場合のＹ電極の電圧（Ｖ_ｙ）の下降速度の差が著しくなるので，放電が大きく発生する場合に備えてリセット期間を長く設定しなければならない。

以下では，リセット期間の後半で放電が大きくなる場合にＹ電極の電圧（Ｖ_ｙ）の下降速度を急速にすることができる実施形態について，図６〜図９を参照して説明する。

（第２の実施形態）
図６は本発明の第２実施形態による駆動回路の概略的な回路図であり，図７は図６の駆動回路に対する駆動波形図である。

図６に示したように，本発明の第２実施形態による駆動回路は，第１実施形態に比べてトランジスタ（Ｑ１）及びスイッチ駆動部５２０をさらに含む。そして，図６では，トランジスタ（Ｑ１）をｎｐｎ型二極式トランジスタで示したが，下記で説明するトランジスタ（Ｑ１）の機能と同一または類似した機能をする他のスイッチを代わりに使用することもできる。

トランジスタ（Ｑ１）の主端子であるコレクターは，抵抗（Ｒ１）及びダイオード（Ｄ１）の接続点に連結され，他の主端子であるエミッタは，キャパシタ（Ｃｄ）の第２端の電源（Ｖ_ｎｆ）に連結されている。この時，トランジスタ（Ｑ１）のコレクターは，キャパシタ（Ｃｄ）の第１端に連結してもよい。

スイッチ駆動部５２０の正極性端子は，トランジスタ（Ｑ１）の制御端子であるベースに連結され，スイッチ駆動部５２０の負極性端子は，電源（Ｖ_ｎｆ）に連結される。スイッチ駆動部５２０は入力される制御信号（ＩＮ２）によってトランジスタ（Ｑ１）を駆動するための駆動信号を正極性端子で出力する。

この駆動信号は，制御信号（ＩＮ２）がハイレベルである場合には，トランジスタ（Ｑ１）を導通させることができるレベルを有し，制御信号（ＩＮ２）がローレベルである場合には，トランジスタ（Ｑ１）を遮断させることができるレベルを有する。トランジスタ（Ｑ１）のベースとスイッチ駆動部５２０の正極性端子との間には抵抗（Ｒ４）を連結してもよい。

次に，図７を参照して，図６の駆動回路の動作について詳細に説明する。図７で，領域I及びIIは図５と同一なので，以下では領域IIIについてのみ説明する。

図７に示したように，リセット期間の後半（領域III）で放電が大きく発生して，Ｙ電極のフローティング時にＹ電極の電圧（Ｖ_ｙ）が大幅に上昇すれば，制御信号（ＩＮ２）がハイレベル及びローレベルを交互に有する。そして，制御信号（ＩＮ２）は，制御信号（ＩＮ１）がローレベルである時にハイレベルを有する。

まず，制御信号（ＩＮ１）がローレベルである状態で制御信号（ＩＮ２）がハイレベルになれば，キャパシタ（Ｃｄ）に蓄積された電荷がダイオード（Ｄ１）によって形成される放電経路以外に，トランジスタ（Ｑ１）によって形成される放電経路にも放電される。

そうすると，キャパシタ（Ｃｄ）で第１実施形態の例より多量の電荷が放電されて，キャパシタ（Ｃｄ）に残った電荷の量が数式３の電荷の量（Ｑ_ｄ）より少なくなる。

次に，制御信号（ＩＮ２）がローレベルになって制御信号（ＩＮ１）がハイレベルになれば，トランジスタ（Ｑ１）が遮断されて，トランジスタ（Ｍ１）が導通する。キャパシタ（Ｃｄ）で多量の電荷が放電されたので，パネルキャパシタ（Ｃｐ）からキャパシタ（Ｃｄ）に放電される電荷の量が領域IIより多くなる。したがって，パネルキャパシタ（Ｃｐ）のＹ電極の電圧（Ｖ_ｙ）が領域IIより大幅に減少する。

上記動作が繰り返されれば，領域IIIでは，大きな放電によってフローティング時に電圧の上昇量が増加するだけ，トランジスタ（Ｍ１）の導通時にＹ電極の電圧（Ｖ_ｙ）が急激に減少するので，領域IIIでＹ電極の電圧（Ｖ_ｙ）が減少する速度が遅くなる問題点を解決することができる。

しかし，図６の駆動回路では，トランジスタ（Ｑ１）を駆動するために，制御信号（ＩＮ２）によって制御されるスイッチ駆動部５２０が追加的に形成される。以下では，このようなスイッチ駆動部５２０なしでトランジスタ（Ｑ１）を制御することができる駆動回路について，図８を参照して説明する。

（第３の実施形態）
図８は本発明の第３実施形態による駆動回路の概略的な回路図であり，図９は図８の駆動回路に対する駆動波形図である。
図８に示したように，本発明の第３実施形態の例による駆動回路は，第２実施形態例とは異なって，制御信号（ＩＮ２）によって駆動されないスイッチ駆動部５３０を含む。

スイッチング駆動部５３０は，二つのダイオード（Ｄ２，Ｄ３），抵抗（Ｒ５），及びキャパシタ（Ｃ１）を含む。ダイオード（Ｄ２）のカソードは，パネルキャパシタ（Ｃｐ）の第１端，つまりＹ電極に連結され，ダイオード（Ｄ２）のアノードは，キャパシタ（Ｃ１）の第１端に連結されている。抵抗（Ｒ５）は，ダイオード（Ｄ２）に並列に連結され，キャパシタ（Ｃ１）の第２端は，トランジスタ（Ｑ１）のベースに連結されている。そして，キャパシタ（Ｃ１）の第２端は，ダイオード（Ｄ３）のカソードに連結され，ダイオード（Ｄ３）のアノードは，電源（Ｖ_ｎｆ）に連結されている。

まず，制御信号（ＩＮ１）がハイレベルになる前に，キャパシタ（Ｃ１）の第１端の電圧（Ｖ１）がパネルキャパシタ（Ｃｐ）のＹ電極の電圧（Ｖ_ｙ）と同一であり，キャパシタ（Ｃ１）の第２端の電圧（Ｖ２）がＶ_ｎｆ電圧と同一であると仮定する。

この時，ハイレベルの制御信号（ＩＮ１）によってトランジスタ（Ｍ１）が導通して，パネルキャパシタ（Ｃｐ）の電圧（Ｖ_ｙ）が下降すれば，ダイオード（Ｄ２，Ｄ３）は順方向に連結される。そうすれば，図９のように，キャパシタ（Ｃ１）の両端の電圧がパネルキャパシタ（Ｃｐ）の電圧の減少量だけ減少する。

次に，トランジスタ（Ｍ１）が遮断された状態で，放電によってパネルキャパシタ（Ｃｐ）のＹ電極の電圧（Ｖ_ｙ）が一定の電圧だけ増加すれば，ダイオード（Ｄ２，Ｄ３）は逆方向に連結される。そうすれば，図９のように，抵抗（Ｒ５）を通じて電流が流れて，キャパシタ（Ｃ１）の電圧（Ｖ１，Ｖ２）が上昇する。

この時，図９の領域IIIのようにパネルキャパシタ（Ｃｐ）の電圧の増加量が一定の電圧以上に大きくなれば，キャパシタ（Ｃ１）の第２端の電圧（Ｖ２）の増加量がトランジスタ（Ｑ１）を導通させることができるしきい電圧（Ｖ_ｔｈ）以上に大きくなる。そうすれば，トランジスタ（Ｑ１）が導通して，キャパシタ（Ｃｄ）を追加的に放電させることができる。

つまり，スイッチ駆動部５３０は，図６及び図７で説明したスイッチ駆動部５２０の機能をすることができるので，制御信号（ＩＮ２）を使用する駆動部を使用しなくてよい。
そして，スイッチ駆動部５１０にハイレベル及びローレベルを交互に有する制御信号（ＩＮ１）が印加されない場合に，パネルキャパシタ（Ｃｐ）の急激な電圧の変化がある時に，トランジスタ（Ｑ１）のベース電圧を保護するために，ダイオード（Ｄ３）は図８のようにツェナーダイオードで形成されることができる。

以上で，本発明の実施形態として，Ｙ電極をフローティングさせる方法を中心に説明したが，これとは異なって，本発明はＹ電極，Ｘ電極，及びＡ電極からなる放電セルでいずれか一つの電極をフローティングさせる全ての方法に適用することができる。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は，プラズマ表示装置とその駆動装置及び駆動方法に適用可能である。

本発明の実施形態によるプラズマ表示装置の概略的な図面である。 本発明の実施形態によるプラズマ表示装置の駆動波形図である。 本発明の実施形態の駆動波形による電極の電圧及び放電電流を示す図面である。 本発明の第１実施形態による駆動回路の概略的な回路図である。 図４の駆動回路に対する駆動波形図である。 本発明の第２実施形態による駆動回路の概略的な回路図である。 図６の駆動回路に対する駆動波形図である。 本発明の第３実施形態による駆動回路の概略的な回路図である。 図８の駆動回路に対する駆動波形図である。

符号の説明

１００ プラズマ表示パネル
１１０ 放電セル
２００ 制御部
３００ アドレス電極駆動部
４００ 維持電極駆動部
５００ 走査電極駆動部
５１０，５２０，５３０ スイッチ駆動部

Claims (10)

1. 容量性負荷を形成する複数の第１電極及び複数の第２電極を含むプラズマ表示パネル，及び前記第１電極に駆動電圧を印加する駆動部を含むプラズマ表示装置において：
   前記駆動部は，
   前記第１電極にドレーンが連結されるｎチャンネル型の第１トランジスタと；
   前記第１トランジスタのソースに第１端が連結され，第１電圧を供給する第１電源に第２端が連結される第１キャパシタと；
   前記第１トランジスタのゲートに正極性端子が連結され，前記第１電源に負極性端子が連結される第１スイッチ駆動部と；
   前記第１キャパシタの第１端にコレクターが連結され，前記第１電源にエミッタが連結されるｎｐｎ型の第２トランジスタと；
   前記第２トランジスタのベースに連結されて，前記第２トランジスタの前記ベースへの電圧の印加を制御する第２スイッチ駆動部と；
   を含み，
   前記第１スイッチ駆動部は，リセット期間に前記第１電極に印加された電圧を下降させる際に，前記第１電圧よりも高く，かつ前記第１トランジスタを導通させることができるレベルの第２電圧と，前記第２電圧よりも低く，かつ前記第１トランジスタの導通を遮断するための第３電圧と，を交互に前記第１トランジスタのゲートに印加し，
   前記第２スイッチ駆動部は，前記第１電極の電圧が所定の電圧値以上に増加する場合に，前記第２トランジスタの前記ベースへ印加する電圧を前記第２トランジスタを導通させることができるレベルまで大きくすることを特徴とする，プラズマ表示装置。
2. 前記第２スイッチ駆動部は，
   前記第１電極にカソードが連結される第１ダイオードと；
   前記第１ダイオードに並列に連結される第１抵抗と；
   前記第１ダイオードのアノードに第１端が連結され，前記第２トランジスタのベースに第２端が連結される第２キャパシタと；
   前記第２キャパシタの第２端にカソードが連結され，前記第１電源にアノードが連結される第２ダイオードと；
   を含むことを特徴とする，請求項１に記載のプラズマ表示装置。
3. 前記第２ダイオードはツェナーダイオードであることを特徴とする，請求項１または請求項２に記載のプラズマ表示装置。
4. 前記駆動部は，前記第１スイッチ駆動部が前記第１トランジスタの前記ゲートに前記第３電圧を印加する場合に，前記第１キャパシタに充電された電荷のうちの少なくとも一部を放電させる放電経路をさらに含み，
   該放電経路は，前記第１キャパシタの前記第１端と，前記第１スイッチ駆動部の正極性端子と，を連結して形成されることを特徴とする，請求項１〜３のいずれかに記載のプラズマ表示装置。
5. 前記放電経路は，第２抵抗及び前記第１キャパシタを充電させる方向の電流を遮断する第３ダイオードを含むことを特徴とする，請求項４に記載のプラズマ表示装置。
6. 容量性負荷を形成する複数の第１電極及び複数の第２電極を含むプラズマ表示装置の駆動装置において：
   前記第１電極にドレーンが連結されるｎチャンネル型の第１トランジスタと；
   前記第１トランジスタのソースに第１端が連結され，第１電圧を供給する第１電源に第２端が連結される第１キャパシタと；
   前記第１トランジスタのゲートに正極性端子が連結され，前記第１電源に負極性端子が連結される第１スイッチ駆動部と；
   前記第１キャパシタの前記第１端と，前記第１スイッチ駆動部の正極性端子と，を連結して形成される放電経路と；
   前記第１キャパシタの第１端にコレクターが連結され，前記第１電源にエミッタが連結されるｎｐｎ型の第２トランジスタと；
   前記第２トランジスタのベースに連結されて，前記第２トランジスタの前記ベースへの電圧の印加を制御する第２スイッチ駆動部と；
   を含み，
   前記第１スイッチ駆動部は，リセット期間に前記第１電極に印加された電圧を下降させる際に，前記第１電圧よりも高く，かつ前記第１トランジスタを導通させることができるレベルの第２電圧と，前記第２電圧よりも低く，かつ前記第１トランジスタの導通を遮断するための第３電圧と，を交互に前記第１トランジスタのゲートに印加し，
   前記第２スイッチ駆動部は，前記第１電極の電圧が所定の電圧値以上に増加する場合に，前記第２トランジスタの前記ベースへ印加する電圧を前記第２トランジスタを導通させることができるレベルまで大きくし，
   前記第１スイッチ駆動部が前記第１トランジスタの前記ゲートに前記第３電圧を印加する場合に，前記第１キャパシタに充電された電荷のうちの少なくとも一部が前記放電経路により放電されることを特徴とするプラズマ表示装置の駆動装置。
7. 前記第２スイッチ駆動部は，
   前記第１電極にカソードが連結される第１ダイオードと；
   前記第１ダイオードに並列に連結される第１抵抗と；
   前記第１ダイオードのアノードに第１端が連結され，前記第２トランジスタのベースに第２端が連結される第２キャパシタと；
   前記第２キャパシタの第２端にカソードが連結され，前記第１電源にアノードが連結される第２ダイオードと；
   を含むことを特徴とする，請求項６に記載のプラズマ表示装置の駆動装置。
8. 前記第２ダイオードはツェナーダイオードであることを特徴とする，請求項７に記載のプラズマ表示装置の駆動装置。
9. 容量性負荷を形成する複数の第１電極及び複数の第２電極を含むプラズマ表示パネル，及び前記第１電極に駆動電圧を印加する駆動部を含み，
   前記駆動部は，
   前記第１電極にドレーンが連結されるｎチャンネル型の第１トランジスタと；
   前記第１トランジスタのソースに第１端が連結され，第１電圧を供給する第１電源に第２端が連結される第１キャパシタと；
   前記第１トランジスタのゲートに正極性端子が連結され，前記第１電源に負極性端子が連結される第１スイッチ駆動部と；
   前記第１キャパシタの第１端にコレクターが連結され，前記第１電源にエミッタが連結されるｎｐｎ型の第２トランジスタと；
   前記第２トランジスタのベースに連結されて，前記第２トランジスタの前記ベースへの電圧の印加を制御する第２スイッチ駆動部と；
   を含んで構成されるプラズマ表示装置の駆動方法において，
   リセット期間に前記第１電極に印加された電圧を下降させる際に，前記第１スイッチ駆動部が前記第１電圧よりも高い第２電圧を前記第１トランジスタのゲートに印加して前記第１トランジスタを導通させる段階と；
   前記第１トランジスタの導通に応答して，前記容量性負荷を放電させて前記第１トランジスタのソースに連結された前記第１キャパシタを充電して，前記第１電極と前記第２電極との間に放電を形成する段階と；
   前記第１キャパシタの電圧の増加に応答して，前記第１スイッチ駆動部が前記第２電圧よりも低い第３電圧を前記第１トランジスタのゲートに印加して前記第１トランジスタの導通を遮断する段階と；
   前記第１トランジスタの導通の遮断に応答して，前記第２スイッチ駆動部により前記第２トランジスタの前記ベースの電圧を増加させて，前記第２トランジスタを導通させ，前記第１キャパシタに充電された電荷のうち少なくとも一部を，前記第１キャパシタの前記第１端と前記第１スイッチ駆動部の正極性端子とを連結して形成される第１放電経路,および前記第２トランジスタが導通されることによって形成される第２放電経路により放電させる段階と；
   を含むことを特徴とする，プラズマ表示装置の駆動方法。
10. 前記第１トランジスタを導通させる段階と，前記第１トランジスタの導通を遮断する段階と，が交互に行われることを特徴とする，請求項９に記載のプラズマ表示装置の駆動方法。

Images