JP2008294110A

JP2008294110A - 電子デバイス用基板およびその製造方法

Info

Publication number: JP2008294110A
Application number: JP2007136262A
Authority: JP
Inventors: Tetsuyoshi Ishii; 哲好石井; Toru Yamaguchi; 徹山口
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 2007-05-23
Filing date: 2007-05-23
Publication date: 2008-12-04

Abstract

【課題】単純な工程で製造でき、グラファイト膜と基板との接着力を向上させた電子デバイス用基板の製造方法を提供することにある。
【解決手段】シリコン基板１の表面にシラノール基を形成するシラノール基形成工程と、グラファイト膜１４の表面に水酸基を形成する水酸基形成工程と、シラノール基が形成されたシリコン基板１に水酸基が形成されたグラファイト膜１４を加圧しながら熱処理しシリコンカーバイト結合を生じさせてシリコン基板１とグラファイト膜１４と接合する接合工程とを有するようにした。
【選択図】図１

Description

本発明は、電子デバイス用基板およびその製造方法に関し、詳細には超ＬＳＩ製造用の電界効果トランジスタ用基板およびその製造方法に関する。

超ＬＳＩ（大規模集積回路：Large Scale Integration）の高集積化・高機能化にともない超ＬＳＩを構成するトランジスタの微細化が進展している。非特許文献１の記載によれば、今後１０数年、トランジスタの微細化は３年で約７０％の縮小率で推移していくものと報告されている。現在、マイクロプロセッサユニット（ＭＰＵ）やダイナミックランダムアクセスメモリ（ＤＲＡＭ）に代表される超ＬＳＩの最小線幅は６５ｎｍ〜９０ｎｍが主流であるが、２０１０年には３０ｎｍ〜４５ｎｍとなり、さらに、２０２０年には１０ｎｍレベルになるものと予測されている。

従来の超ＬＳＩは、高速・低消費電力で高集積化に適している電界効果型のトランジスタで構成されており、シリコン基板を用いて製造されている。しかし、シリコン電界効果トランジスタはゲート長が５ｎｍ近傍で物理的な性能限界に達するとみられている（非特許文献１参照）。

シリコンに代わる電界効果トランジスタ用基板としてグラファイト膜を用いた基板は、近年、精力的に研究開発が進められているカーボンナノチューブと同様に高伝導特性を有しており、グラファイト膜を用いることにより、電界効果トランジスタの性能指標の一つであるスイッチング速度の増大が実現可能である。

今後、グラファイト膜を用いた基板を利用することにより、トランジスタのより一層の微細化による超ＬＳＩの飛躍的な高集積化・高機能化が期待されている。

このグラファイト膜の特性を最大限に利用するためには、グラファイト膜の薄膜化が必要である。通常、基板の上に薄膜の物質を形成する場合には、基板と薄膜の物質として格子定数が一致する同種材料を用いれば接合性が良く、また格子不整合による欠陥などが発生しないため薄膜物質の品質が保たれるという利点がある。一方、基板にガラス、アモルファス物質、サファイア、シリコン（Ｓｉ）などの異種材料を用いれば安価であるという利点がある。

また、通常の物質の薄膜を形成するためには、基板の上に気相などの材料物質から固相の物質を堆積させる方法による場合が多いが、品質の良いグラファイトの薄膜を堆積させることは困難であった。

一方、基板の表面に薄膜物質を接着する方法もある。この場合、基板と薄膜物質が異種材料でも薄膜物質の品質が維持できるという利点がある。

我々は、接着型グラファイト膜電子デバイス用基板３０として、図７に示すように、接着用の酸化シリコン膜３ａを介して、表層に酸化シリコン２ａを有すシリコン基板１ａ上にグラファイト膜４ａを接着させた構造の基板を開発した。

"ITRS 2005 Edition（国際半導体技術ロードマップ２００５年度版）の概要",JEITA Review,2006年2月,p.22-25 Novoselov et al. ,"Electric Field Effect in Atomically Thin Carbon Films",SCIENCE，第306巻，2004年，p.666-669 藤永茂著，「分子軌道法」，株式会社岩波書店発行，第１版，1980年9月18日，p.195 古川静二郎著、「集積回路プロセス技術シリーズＳＯＩ構造形成技術」、産業図書株式会社発行，昭和62年10月23日,p.198 Robert O.Lussow ,"The Influence of Thermal SiO2 Surface Constitution on the Adherence of Photoresists ",J.Electrochem.Soc.; SOLID STATE SCIENCE,vol.155,No.6，1968年6月，p.660-664 井原辰彦他著，「低温酸素プラズマによるカーボンブラックの酸化処理」，色材協会誌，Vol.54,No 9，1981年，p.531-536 日本化学会編，「有機合成Ｖ −酸化反応−」，実験化学講座、丸善株式会社，第4版，第23巻，457頁持田勲著，「炭素材の化学と工学」，現代応用科学シリーズ，第3巻，第１版，株式会社朝倉書店，1990年9月10日，39頁

しかしながら、基板の表面に薄膜物質を接着する場合には、以下のような問題が生じる可能性があった。
（１）グラファイト膜を基板と接着するために、両者の間に接着用の膜を形成するための塗布や熱処理が必要となり工程が複雑になってしまう。
（２）前記接着用の膜の接着力が弱く、トランジスタを製造中にグラファイト膜が基板から剥離してしまう。

そこで、本発明の目的は、前述した問題に鑑み提案されたもので、単純な工程で製造でき、グラファイト膜と基板との接着力を向上させた電子デバイス用基板およびその製造方法を提供することである。

上述した課題を解決する本発明に係る電子デバイス用基板の製造方法は、シリコン基板の表面にシラノール基を形成するシラノール基形成工程と、グラファイト膜の表面に水酸基を形成する水酸基形成工程と、シラノール基が形成されたシリコン基板に水酸基が形成されたグラファイト膜を加圧しながら熱処理しシリコンカーバイト結合を生じさせて当該シリコン基板と当該グラファイト膜とを接合する接合工程とを有することを特徴とする。

本発明に係る電子デバイス用基板の製造方法は、上記電子デバイス用基板の製造方法であって、前記接合工程における熱処理が、脱水反応を生じさせる熱処理と、脱酸素反応を生じさせる熱処理とを含むことを特徴とする。

本発明に係る電子デバイス用基板の製造方法は、上記電子デバイス用基板の製造方法であって、前記シラノール基形成工程が、前記シリコン基板の表面を酸化する工程と、表面が酸化されたシリコン基板を、水蒸気雰囲気下あるいは水蒸気を含んだ窒素ガス雰囲気下で熱処理する工程とを含むことを特徴とする。

本発明に係る電子デバイス用基板の製造方法は、上記電子デバイス用基板の製造方法であって、前記水酸基形成工程が、前記グラファイト膜を酸素プラズマで処理する工程を含むことを特徴とする。

本発明に係る電子デバイス用基板の製造方法は、上記電子デバイス用基板の製造方法であって、前記接合工程の後に前記グラファイト膜を薄膜化する薄膜化工程を行うことを特徴とする。

本発明に係る電子デバイス用基板の製造方法は、上記電子デバイス用基板の製造方法であって、前記薄膜化工程が、オゾンを含むガスを用いた化学反応によるエッチングにより行われることを特徴とする。

本発明に係る電子デバイス用基板の製造方法は、上記電子デバイス用基板の製造方法であって、前記薄膜化工程が、酸素プラズマを用いたエッチングにより行われることを特徴とする。

本発明に係る電子デバイス用基板の製造方法は、上記電子デバイス用基板の製造方法であって、前記薄膜化工程が、酸素ガスを用いた酸化反応によるエッチングにより行われることを特徴とする。

本発明に係る電子デバイス用基板の製造方法は、上記電子デバイス用基板の製造方法であって、前記薄膜化工程が、粘着シートを用いた、前記グラファイト膜を構成するグラフェン膜を一層あるいは複数層ずつの剥離により行われることを特徴とする。

本発明に係る電子デバイス用基板の製造方法は、上記電子デバイス用基板の製造方法であって、前記薄膜化工程が、ケミカルメカニカルポリッシングにより行われることを特徴とする。

上述した課題を解決する本発明に係る電子デバイス用基板は、上記電子デバイス用基板の製造方法により製造された電子デバイス用基板であることを特徴とする。

本発明に係る電子デバイス用基板は、上記電子デバイス用基板であって、前記グラファイト膜が、グラフェン膜であることを特徴とする。

本発明に係る電子デバイス用基板は、上記電子デバイス用基板であって、前記グラファイト膜の厚さが、０．１５ｎｍ以上１ｎｍ以下であることを特徴とする。

本発明に係る電子デバイス用基板の製造方法によれば、基板と薄膜物質との間に接着用の膜を形成するための塗布を行う塗布工程を含む電子デバイス用基板の製造方法と比べて、前記塗布工程が無いため、単純な工程で製造できる。また、シリコンカーバイト結合にてシリコン基板とグラファイト膜とが直接接合するため、シリコン基板とグラファイト膜との間に接着用の膜を介在させた電子デバイス用基板と比べて接合力を向上させることができる。

以下に、本発明の最良の実施形態に係る電子デバイス用基板およびその製造方法について、実施例に基づき具体的に説明する。

以下に、本発明の第１の実施例に係る電子デバイス用基板の製造方法について、図面を参照して具体的に説明する。
図１は、本発明の第１の実施例に係る電子デバイス用基板の製造方法を説明するための図であり、図２は、その方法により製造された電子デバイス用基板の模式図である。

本実施例では、最初に、直径５０ｍｍのシリコン基板１を熱酸化して、表層に酸化シリコン膜２が形成されたシリコン基板１を得た（図１（ａ）参照）。熱酸化は、現在のシリコン超ＬＳＩの製造に使用されている方法・プロセス条件（例えば、１０００℃，１時間）を適用した。

続いて、酸化シリコン膜２が表層に形成されたシリコン基板１の表面、すなわち酸化シリコン膜２の表面にシラノール基（Ｓｉ−ＯＨ基）を形成した（シラノール基形成工程）。具体的には、純水を通気した窒素ガスからなる窒素ガス雰囲気下、すなわち水蒸気を含んだ窒素ガス雰囲気下にて酸化シリコン膜２を５００℃で１時間熱処理することにより酸化シリコン膜２の表面にシラノール基を形成した（例えば、非特許文献５参照）。

一方、本実施例では、グラファイト膜１４として市販のもの（例えば、日本カーボン社製、ＦＬ３００ＳＨ（直径が約５０ｍｍであり、厚さが４００μｍである膜）を使用した。このグラファイト膜１４の表面に水酸基（ＯＨ基）を形成した（水酸基形成工程）。具体的には、グラファイト膜１４の表面は炭素原子で覆われているが、高周波（１３．５６ＭＨｚ）発生器を備えたプラズマ処理装置（図示せず）内にグラファイト膜１４を入れ、酸素ガスを導入後、高周波を印加して発生させた酸素プラズマ中で２時間処理することにより水酸基をグラファイト膜１４の表面に形成した（非特許文献６参照）。

なお、前記シラノール基形成工程および前記水酸基形成工程における処理は、一実施例であり、他の条件（処理時間、処理温度）で行っても良い。

続いて、図１（ｂ）に示すように、酸化シリコン膜２を介して表面にシラノール基（図示せず）が形成されたシリコン基板１の上に、水酸基（図示せず）が形成されたグラファイト膜１４を接触させて配置した後、加圧しながら、段階的に熱９を加え（熱処理し）シリコンカーバイト結合を生じさせてシリコン基板１の酸化シリコン膜２とグラファイト膜１４とを接合させた（接合工程）。

前記接合工程にあたっては、シリコン基板同士の直接接合法の適用が可能である。例えば、シリコン・オン・インシュレータ（Silicon On Insulator、以下、SOIと称す）基板製造のためのシリコンウェハ直接接合法において、それぞれのシリコン基板表面に形成されたシラノール基（Ｓｉ−ＯＨ）同士が、段階的な熱処理により、水素結合、Ｓｉ−Ｏ−Ｓｉ結合を経て、最終的にＳｉ−Ｓｉ結合を形成しシリコン基板同士が直接接合することが知られている（例えば、非特許文献４参照）。この接合法を適用することにより、シリコンカーバイト結合を生じさせ、酸化シリコン膜２とグラファイト膜１４とを直接接合することができる。前記シラノール基を有する酸化シリコン膜２と前記水酸基を有するグラファイト膜１４とに対して、前記シリコンウェハ直接接合法に従って加圧しながら段階的に熱処理することにより、両膜の直接接合（Ｓｉ−Ｃ結合の生成）が可能となる。前記熱処理は、シリコン基板１のシラノール基とグラファイト膜１４の水酸基から脱水反応を生じさせる熱処理（例えば２００℃で１時間の熱処理）と、脱酸素反応を生じさせる熱処理（例えば１０００℃で１時間の熱処理）とが含まれる。なお、前記接合工程における熱処理温度は、一実施例であり、他の温度で行っても構わない。

このように、本実施例によれば、従来実現できなかったシリコン基板上に接着剤を用いずに直接形成したグラファイト薄膜を実現できる。本実施例においては、グラファイト薄膜を形成する基板にシリコンを用いることを特徴とする。グラファイトが炭素の多結晶あるいは単結晶であり、炭素と基板のシリコンとの間には微視的に見れば共有結合が形成される。この炭素とシリコンとの結合は極めて強いものである。したがって、炭素とシリコンが正常に結合すれば、グラファイト膜とシリコン基板との密着性は良好なものとなる。

ここで、シリコンと炭素が結合して高品質の結晶であるＳｉＣとなるためには、通常、熱などの高いエネルギーを要するので容易ではない。本実施例では、シリコンと炭素の各表面状態に水酸基を形成して中間状態であるＳｉ−ＯＨとＣ−ＯＨを導入することにより、通常良好な結合の形成が容易ではないＳｉ−Ｃ結合を形成することができる。すなわち、水酸基を有す中間体の生成反応を介在させることで容易にシリコンと炭素との結合を有す電子デバイス用基板を得ることができる。

つぎに、グラファイト膜１４が接合されたシリコン基板１を、オゾン発生器と基板加熱用ヒータを備えた装置（図示せず）内に入れ、図１（ｃ）に示すように、オゾン５の雰囲気中で加熱しながらグラファイト膜１４をエッチングした（薄膜化工程）。この工程において、オゾン５に酸素ガスを混入させてもよい。この場合、グラファイト（炭素）に対する活性反応種である酸素ラジカルを発生させるために紫外線を照射しても良い。

オゾンは強力な酸化剤であり、一般に有機化合物を酸化するが、とくに炭素二重結合およびベンゼン環と反応して、これらを開裂させる作用がある（例えば、非特許文献７参照）。グラファイト膜１４はベンゼン環から構成されており、したがって、オゾンとの化学反応により分解されエッチングされる。

オゾンを含むガスを用いた化学反応によるエッチング工程において、エッチレートは、オゾンの濃度と反応温度に依存し、エッチング量（薄膜化）はエッチング時間で制御することができる。グラファイト膜の残存膜厚の精度は、エッチレートで制御でき、エッチレートを小さくすれば、サブナノメータの精度でグラファイト膜を薄膜化することが可能である。例えば、エッチレートを仮に１ｎｍ／分とできれば、エッチング時間を０．３分（１８秒）に設定することにより、グラフェン膜１層分ずつエッチングすることが技術的に可能となる。

グラファイト膜１４の残存膜厚は、前述したように、エッチング時間によりサブナノメートルレベルでの制御が可能であり、上記エッチング工程において、グラファイト膜４の超薄膜を得ることができた（図１（ｄ）参照）。

前記グラファイト膜４は、複数の炭素原子が結合して構成されており、亀の甲状の平面層状物質である。グラファイト膜４は、材料的には半金属の物性を示す。半金属の場合、シリコンなどの半導体とは異なり、電界効果トランジスタの動作を可能とする電界効果は、１ｎｍ以下という極めて短い距離で遮蔽されてしまう（例えば、非特許文献２参照）。したがって、電界効果トランジスタを製造するためには、グラファイト膜の厚さは、少なくとも１ｎｍ以下にする必要がある。

ここで、グラフェン膜は、グラファイト膜４の究極の形態であり、炭素原子１層からなるグラファイト膜である（グラファイト膜は、グラフェン膜が約０．３ｎｍの間隔で積層された膜である）。グラフェン膜の厚さは、量子化学的計算により求められた炭素原子の電子雲の広がりから、約０．１５ｎｍと見積もられる（非特許文献３参照）。したがって、厚さが１ｎｍ以下なので、電界効果が作用し、電界効果トランジスタを製造することが可能である。

得られたグラファイト膜４の膜厚は約１ｎｍであり、これはグラフェン膜３層分に相当するものである。前述したように、グラファイト膜が１ｎｍ以下であれば、電界効果が作用し、電界効果トランジスタが製造可能となる。したがって、本実施例によりグラファイト膜４を有する直接接合型グラファイト膜電子デバイス用基板（電子デバイス用基板）が製造された。

具体的には、図２に示すように、表層に酸化シリコン膜２が形成されたシリコン基板１と、シリコン基板１の一方の側面にシリコンカーバイト結合により接合されたグラファイト膜４とを有する電子デバイス用基板２０を得た。

本実施例では、膜厚約１ｎｍのグラファイト膜４を有する電子デバイス用基板２０が得られたが、電界効果トランジスタが製造可能であれば、他の膜厚のグラファイト膜を有する基板であっても良い。

また、エッチング工程をさらに精密に進めることにより、グラフェン膜１層の基板を製造することも技術的に可能である。

さらに、本実施例では、シリコン基板１に直径５０ｍｍのものを使用したが、本実施例を、現在超ＬＳＩ製造で主流となっている３００ｍｍのシリコン基板にも適用可能である。

本実施例で製造された膜厚１ｎｍのグラファイト膜を用いてゲート長２０ｎｍの電界効果トランジスタを作製したところ、同じ２０ｎｍのゲート長を有するシリコン電界効果トランジスタと比較して、約２倍のスイッチング速度が得られた。

よって、本実施例に係る電子デバイス用基板の製造方法によれば、基板と薄膜物質との間に接着用の膜を形成するための塗布を行う塗布工程を含む電子デバイス用基板の製造方法と比べて、前記塗布工程が無いため、単純な工程で製造できる。また、上述したようにシリコンカーバイト結合にてシリコン基板１とグラファイト膜４とが直接接合するため、シリコン基板とグラファイト膜との間に接着用の膜を介在させた電子デバイス用基板と比べて接合力を向上させることができる。

なお、上記では、シリコン基板１の表面に酸化シリコン膜２を形成する方法として熱酸化法を用いて説明したが、シリコン基板に酸素プラズマを照射する方法を用いても良い。このような方法を用いてもシリコン基板の表面に酸化シリコン膜を形成することが可能である。

また、上記では、シリコン基板１の表面にシラノール基を形成するために、表面に酸化シリコン膜２を有すシリコン基板１を、水蒸気を含んだ窒素ガス雰囲気下で熱処理する方法を用いて説明したが、シリコン基板を水蒸気雰囲気下にて熱処理する方法やシリコン基板に酸素プラズマを照射する方法を用いても良い。このような方法を用いてもシリコン基板の表面にシラノール基を形成することが可能である。

また、上記では、シリコン基板１の表面にシラノール基を形成するために、シリコン基板１の表面に酸化シリコン膜２を形成する工程と、酸化シリコン膜２が形成されたシリコン基板１を、水蒸気を含んだ窒素ガス雰囲気下で熱処理する工程の２工程を行う方法を用いて説明したが、この２工程からなるシラノール基形成工程の代わりに、酸素と水蒸気を含んだ窒素雰囲気中でシリコン基板を熱処理する工程を行う方法を用いても良い。このような方法を用いてもシリコン基板の表面にシラノール基を形成することが可能である。

以下に、本発明の第２の実施例に係る電子デバイス用基板の製造方法について、図面を参照して具体的に説明する。
図３は、本発明の第２の実施例に係る電子デバイス用基板の製造方法を説明するための図である。
グラファイト膜１４をシリコン基板１に接合するまでの工程（図３（ａ）〜図３（ｂ））は、上述した本発明の第１の実施例に係る電子デバイス用基板の製造方法における工程（図１（ａ）〜図１（ｂ））と同一であり、その説明を省略する。

接合工程後、グラファイト膜１４が接合されたシリコン基板１を市販の酸素プラズマエッチング装置（図示せず）内に入れ、酸素ガスを導入後、図３（ｃ）に示すように、高周波を印加して酸素プラズマ６を発生させてグラファイト膜１４をエッチングした（薄膜化工程）。

前記薄膜化工程においては、エッチレートは酸素ガスの流量とガス圧、印加する高周波のパワー、基板温度に依存し、エッチング量（薄膜化）はエッチング時間で制御することができる。また、グラファイト膜の残存膜厚の精度は、上述した第１の実施例に係る電子デバイス用基板の製造方法と同様に、エッチレートで制御でき、エッチレートを小さくすれば、サブナノメータの精度でグラファイト膜を薄膜化することが可能である。

グラファイト膜１４の残存膜厚は、上述した第１の実施例に係る電子デバイス用基板の製造方法と同様に、前述したようにエッチング時間によりサブナノメータレベルでの制御が可能であり、前記エッチング工程において、グラファイト膜４の超薄膜を得ることができた（図３（ｄ）参照）。

得られたグラファイト膜４の膜厚は約１ｎｍであり、これはグラフェン膜３層分に相当するものである。前述したように、グラファイト膜が１ｎｍ以下であれば、電界効果が作用し、電界効果トランジスタが製造可能となる。したがって、本実施例によりグラファイト膜を有する電子デバイス用基板が製造された。

本実施例では、膜厚約１ｎｍのグラファイト膜４を有する基板が得られたが、電界効果トランジスタが製造可能であれば、他の膜厚のグラファイト膜を有する基板であっても良い。

また、前記薄膜化工程におけるエッチングをさらに精密に進めることにより、グラフェン膜１層の基板を製造することも技術的に可能である。

さらに、本実施例では、シリコン基板１に直径５０ｍｍのものを使用したが、本実施例を、現在超ＬＳＩ製造で主流となっている直径３００ｍｍのシリコン基板にも適用可能である。

以下に、本発明の第３の実施例に係る電子デバイス用基板の製造方法について、図面を参照して具体的に説明する。
図４は、本発明の第３の実施例に係る電子デバイス用基板の製造方法を説明するための図である。
グラファイト膜１４をシリコン基板１に接合するまでの工程（図４（ａ）〜図４（ｂ））は、上述した本発明の第１の実施例に係る電子デバイス用基板の製造方法における工程（図１（ａ）〜図１（ｂ））と同一であり、その説明を省略する。

接合工程後、グラファイト膜１４の接合されたシリコン基板１に酸素ガス７の雰囲気中で、４５０℃の熱１９を加えることにより、図４（ｃ）に示すように、グラファイト膜１４を酸素ガス７でエッチングした（薄膜化工程）。

前記薄膜化工程におけるエッチングにおいては、エッチレートは酸素ガスの流量と圧力、反応温度に依存し、エッチング量（薄膜化）はエッチング時間で制御することができる。また、グラファイト膜は、酸素雰囲気中では４００℃まで耐性があるが、４００℃以上に加熱されると、酸化されエッチングされる。また、グラファイト膜の残存膜厚の精度は、上述した第１の実施例に係る電子デバイス用基板の製造方法と同様に、エッチレートで制御でき、エッチレートを小さくすれば、サブナノメータの精度でグラファイト膜を薄膜化することが可能である。なお、グラファイト膜は酸化反応により二酸化炭素（ＣＯ₂）として除去される。

グラファイト膜１４の残存膜厚は、上述した第１の実施例に係る電子デバイス用基板の製造方法と同様に、前述したようにエッチング時間によりサブナノメータレベルでの制御が可能であり、前記エッチング工程において、グラファイト膜４の超薄膜を得ることができた（図４（ｄ）参照）。なお、グラファイト膜１４は二酸化炭素８として除去される。

以下に、本発明の第４の実施例に係る電子デバイス用基板の製造方法について、図面を参照して具体的に説明する。
図５は、本発明の第４の実施例に係る電子デバイス用基板の製造方法を説明するための図である。
グラファイト膜１４をシリコン基板１に接合するまでの工程（図５（ａ）〜図５（ｂ））は、上述した本発明の第１の実施例に係る電子デバイス用基板の製造方法における工程（図１（ａ）〜図１（ｂ））と同一であり、その説明を省略する。

接合工程後、グラファイト膜１４にグラファイト膜１４の形状（直径５０ｍｍの円）と同形状の粘着シート１０を粘着した後、図５（ｃ）に示すように、シリコン基板１を固定しながら粘着シート１０を上方に引き上げた（薄膜化工程）。

粘着シートによる剥離工程（薄膜化工程）においては、粘着シートの剥離力（粘着力）がグラファイト膜の層間の結合力より大きくなればグラファイト膜は剥離される。グラファイト膜の剥離に必要な最小応力は約０．４ＭＰａと報告されている（例えば、非特許文献８参照）。したがって、０．４ＭＰａ以上の粘着力を有する粘着シートを使用することによりグラファイト膜を剥離することが可能となる。

この際、前述したように、粘着シート１０のグラファイト膜１４に対する粘着力はグラファイト膜１４の層間の結合力よりも大きいので、図に示されているように、粘着シート１０にグラファイト膜１４ｂが付着してグラファイト膜１４ａが剥離された。この剥離工程を繰り返すことにより、グラファイト膜４を薄膜化することができた（図５（ｄ）参照）。この場合、剥離される単位がグラフェン膜１層ずつでは効率が悪いので、実際には、剥離開始を促すための切込みをグラファイト膜１４ａの厚さ方向の所望の位置に入れ、複数層のグラフェン膜を一度に剥離した。

また、前記薄膜化工程における剥離をさらに精密に進めることにより、グラフェン膜１層の基板を製造することも技術的に可能である。

以下に、本発明の第５の実施例に係る電子デバイス用基板の製造方法について、図面を参照して具体的に説明する。
図６は、本発明の第５の実施例に係る電子デバイス用基板の製造方法を説明するための図である。
グラファイト膜１４をシリコン基板１に接合するまでの工程（図６（ａ）〜図６（ｂ））は、上述した本発明の第１の実施例に係る電子デバイス用基板の製造方法における工程（図１（ａ）〜図１（ｂ））と同一であり、その説明を省略する。

接合工程後、研磨パッド１２上に研磨剤１１を適量滴下し、図６（ｃ）に示すように、シリコン基板１に接着されたグラファイト膜１４を研磨パッド１２上に押付けながら、研磨パッド１２を回転させることにより、グラファイト膜１４を研磨した（ケミカルメカニカルポリッシング（化学・機械的な研磨加工（ＣＭＰ）：薄膜化工程）。

前記薄膜化工程においては、ポリッシングレートは、研磨剤の種類、グラファイト膜の研磨パッドに対する圧力、研磨パッドの回転数に依存し、ポリッシング量（薄膜化）はポリッシング時間（研磨時間）で制御することができる。ＣＭＰ技術は、現在、サブナノメータレベルの研磨が可能であり、したがって、グラファイト膜をサブナノメータレベルの精度で薄膜化することが可能である。ＣＭＰは、現在、シリコンウェハの製造や超ＬＳＩ製造プロセスでの平坦化プロセスに広く使用されている汎用技術であり、本発明に容易に適用が可能である。

グラファイト膜１４の残膜の膜厚精度は、前述したように、サブナノメートルレベルでの制御が可能であり、前記研磨工程において、グラファイト膜４の超薄膜を得ることができた（図６（ｄ）参照）。

また、前記薄膜化工程における研磨をさらに精密に進めることにより、グラフェン膜１層の基板を製造することも技術的に可能である。

さらに、本実施例では、シリコン基板１に直径５０ｍｍのものを使用したが、本実施例を、現在超ＬＳＩ製造で主流となっている直径３００ｍｍのシリコン基板にも適用可能である。この場合、ウェハ製造プロセスや超ＬＳＩ製造プロセスで使用されているＣＭＰ製造装置の利用が可能である。

以上、本発明に関して、第１の実施例から第５の実施例まで５つの実施例について述べたが、本発明に係る電子デバイス用基板の製造方法は、個々の実施例を単独に行っても良いし、あるいは、複数の実施例を組み合わせて行っても良い。

本発明の第１の実施例に係る電子デバイス用基板の製造方法を説明するための図である。本発明の第１の実施例に係る電子デバイス用基板の模式図である。本発明の第２の実施例に係る電子デバイス用基板の製造方法を説明するための図である。本発明の第３の実施例に係る電子デバイス用基板の製造方法を説明するための図である。本発明の第４の実施例に係る電子デバイス用基板の製造方法を説明するための図である。本発明の第５の実施例に係る電子デバイス用基板の製造方法を説明するための図である。従来のグラファイト膜を用いた電子デバイス用基板の模式図である。

符号の説明

１シリコン基板
２酸化シリコン膜
４，１４，１４ａ，１４ｂグラファイト膜
５オゾン
６酸素プラズマ
７酸素ガス
８二酸化炭素
９，１９熱
１０粘着シート
１１研磨剤
１２研磨パッド
２０直接接合型グラファイト膜電子デバイス用基板
３０接着型グラファイト膜電子デバイス用基板

Claims

シリコン基板の表面にシラノール基を形成するシラノール基形成工程と、
グラファイト膜の表面に水酸基を形成する水酸基形成工程と、
シラノール基が形成されたシリコン基板に水酸基が形成されたグラファイト膜を加圧しながら熱処理しシリコンカーバイト結合を生じさせて当該シリコン基板と当該グラファイト膜とを接合する接合工程とを有する
ことを特徴とする電子デバイス用基板の製造方法。
請求項１に記載された電子デバイス用基板の製造方法であって、
前記接合工程における熱処理は、脱水反応を生じさせる熱処理と、脱酸素反応を生じさせる熱処理とを含む
ことを特徴とする電子デバイス用基板の製造方法。
請求項１または請求項２に記載された電子デバイス用基板の製造方法であって、
前記シラノール基形成工程は、前記シリコン基板の表面を酸化する工程と、表面が酸化されたシリコン基板を、水蒸気雰囲気下あるいは水蒸気を含んだ窒素ガス雰囲気下で熱処理する工程とを含む
ことを特徴とする電子デバイス用基板の製造方法。
請求項１乃至請求項３の何れか１項に記載された電子デバイス用基板の製造方法であって、
前記水酸基形成工程は、前記グラファイト膜を酸素プラズマで処理する工程を含む
ことを特徴とする電子デバイス用基板の製造方法。
請求項１乃至請求項４の何れか１項に記載された電子デバイス用基板の製造方法であって、
前記接合工程の後に前記グラファイト膜を薄膜化する薄膜化工程を行う
ことを特徴とする電子デバイス用基板の製造方法。
請求項５に記載された電子デバイス用基板の製造方法であって、
前記薄膜化工程は、オゾンを含むガスを用いた化学反応によるエッチングにより行われる
ことを特徴とする電子デバイス用基板の製造方法。
請求項５に記載された電子デバイス用基板の製造方法であって、
前記薄膜化工程は、酸素プラズマを用いたエッチングにより行われる
ことを特徴とする電子デバイス用基板の製造方法。
請求項５に記載された電子デバイス用基板の製造方法であって、
前記薄膜化工程は、酸素ガスを用いた酸化反応によるエッチングにより行われる
ことを特徴とする電子デバイス用基板の製造方法。
請求項５に記載された電子デバイス用基板の製造方法であって、
前記薄膜化工程は、粘着シートを用いた、前記グラファイト膜を構成するグラフェン膜を一層あるいは複数層ずつの剥離により行われる
ことを特徴とする電子デバイス用基板の製造方法。
請求項５に記載された電子デバイス用基板の製造方法であって、
前記薄膜化工程は、ケミカルメカニカルポリッシングにより行われる
ことを特徴とする電子デバイス用基板の製造方法。
請求項１乃至請求項１０の何れか１項に記載の電子デバイス用基板の製造方法により製造された電子デバイス用基板である
ことを特徴とする電子デバイス用基板。
請求項１１に記載された電子デバイス用基板であって、
前記グラファイト膜は、グラフェン膜である
ことを特徴とする電子デバイス用基板。
請求項１１または請求項１２に記載された電子デバイス用基板であって、
前記グラファイト膜の厚さは、０．１５ｎｍ以上１ｎｍ以下である
ことを特徴とする電子デバイス用基板。