JP2008294110A - 電子デバイス用基板およびその製造方法 - Google Patents
電子デバイス用基板およびその製造方法 Download PDFInfo
- Publication number
- JP2008294110A JP2008294110A JP2007136262A JP2007136262A JP2008294110A JP 2008294110 A JP2008294110 A JP 2008294110A JP 2007136262 A JP2007136262 A JP 2007136262A JP 2007136262 A JP2007136262 A JP 2007136262A JP 2008294110 A JP2008294110 A JP 2008294110A
- Authority
- JP
- Japan
- Prior art keywords
- electronic device
- manufacturing
- substrate
- graphite film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Carbon And Carbon Compounds (AREA)
Abstract
【課題】単純な工程で製造でき、グラファイト膜と基板との接着力を向上させた電子デバイス用基板の製造方法を提供することにある。
【解決手段】シリコン基板1の表面にシラノール基を形成するシラノール基形成工程と、グラファイト膜14の表面に水酸基を形成する水酸基形成工程と、シラノール基が形成されたシリコン基板1に水酸基が形成されたグラファイト膜14を加圧しながら熱処理しシリコンカーバイト結合を生じさせてシリコン基板1とグラファイト膜14と接合する接合工程とを有するようにした。
【選択図】図1
【解決手段】シリコン基板1の表面にシラノール基を形成するシラノール基形成工程と、グラファイト膜14の表面に水酸基を形成する水酸基形成工程と、シラノール基が形成されたシリコン基板1に水酸基が形成されたグラファイト膜14を加圧しながら熱処理しシリコンカーバイト結合を生じさせてシリコン基板1とグラファイト膜14と接合する接合工程とを有するようにした。
【選択図】図1
Description
本発明は、電子デバイス用基板およびその製造方法に関し、詳細には超LSI製造用の電界効果トランジスタ用基板およびその製造方法に関する。
超LSI(大規模集積回路:Large Scale Integration)の高集積化・高機能化にともない超LSIを構成するトランジスタの微細化が進展している。非特許文献1の記載によれば、今後10数年、トランジスタの微細化は3年で約70%の縮小率で推移していくものと報告されている。現在、マイクロプロセッサユニット(MPU)やダイナミックランダムアクセスメモリ(DRAM)に代表される超LSIの最小線幅は65nm〜90nmが主流であるが、2010年には30nm〜45nmとなり、さらに、2020年には10nmレベルになるものと予測されている。
従来の超LSIは、高速・低消費電力で高集積化に適している電界効果型のトランジスタで構成されており、シリコン基板を用いて製造されている。しかし、シリコン電界効果トランジスタはゲート長が5nm近傍で物理的な性能限界に達するとみられている(非特許文献1参照)。
シリコンに代わる電界効果トランジスタ用基板としてグラファイト膜を用いた基板は、近年、精力的に研究開発が進められているカーボンナノチューブと同様に高伝導特性を有しており、グラファイト膜を用いることにより、電界効果トランジスタの性能指標の一つであるスイッチング速度の増大が実現可能である。
今後、グラファイト膜を用いた基板を利用することにより、トランジスタのより一層の微細化による超LSIの飛躍的な高集積化・高機能化が期待されている。
このグラファイト膜の特性を最大限に利用するためには、グラファイト膜の薄膜化が必要である。通常、基板の上に薄膜の物質を形成する場合には、基板と薄膜の物質として格子定数が一致する同種材料を用いれば接合性が良く、また格子不整合による欠陥などが発生しないため薄膜物質の品質が保たれるという利点がある。一方、基板にガラス、アモルファス物質、サファイア、シリコン(Si)などの異種材料を用いれば安価であるという利点がある。
また、通常の物質の薄膜を形成するためには、基板の上に気相などの材料物質から固相の物質を堆積させる方法による場合が多いが、品質の良いグラファイトの薄膜を堆積させることは困難であった。
一方、基板の表面に薄膜物質を接着する方法もある。この場合、基板と薄膜物質が異種材料でも薄膜物質の品質が維持できるという利点がある。
我々は、接着型グラファイト膜電子デバイス用基板30として、図7に示すように、接着用の酸化シリコン膜3aを介して、表層に酸化シリコン2aを有すシリコン基板1a上にグラファイト膜4aを接着させた構造の基板を開発した。
"ITRS 2005 Edition(国際半導体技術ロードマップ2005年度版)の概要",JEITA Review,2006年2月,p.22-25
Novoselov et al. ,"Electric Field Effect in Atomically Thin Carbon Films",SCIENCE,第306巻,2004年,p.666-669
藤永 茂著,「分子軌道法」,株式会社 岩波書店発行,第1版,1980年9月18日,p.195
古川 静二郎著、「集積回路プロセス技術シリーズ SOI構造形成技術」、産業図書株式会社発行,昭和62年10月23日,p.198
Robert O.Lussow ,"The Influence of Thermal SiO2 Surface Constitution on the Adherence of Photoresists ",J.Electrochem.Soc.; SOLID STATE SCIENCE,vol.155,No.6,1968年6月,p.660-664
井原 辰彦 他著,「低温酸素プラズマによるカーボンブラックの酸化処理」,色材協会誌,Vol.54,No 9,1981年,p.531-536
日本化学会編,「有機合成 V −酸化反応−」,実験化学講座、丸善株式会社,第4版,第23巻,457頁
持田 勲著,「炭素材の化学と工学」,現代応用科学シリーズ,第3巻,第1版,株式会社 朝倉書店,1990年9月10日,39頁
しかしながら、基板の表面に薄膜物質を接着する場合には、以下のような問題が生じる可能性があった。
(1)グラファイト膜を基板と接着するために、両者の間に接着用の膜を形成するための塗布や熱処理が必要となり工程が複雑になってしまう。
(2)前記接着用の膜の接着力が弱く、トランジスタを製造中にグラファイト膜が基板から剥離してしまう。
(1)グラファイト膜を基板と接着するために、両者の間に接着用の膜を形成するための塗布や熱処理が必要となり工程が複雑になってしまう。
(2)前記接着用の膜の接着力が弱く、トランジスタを製造中にグラファイト膜が基板から剥離してしまう。
そこで、本発明の目的は、前述した問題に鑑み提案されたもので、単純な工程で製造でき、グラファイト膜と基板との接着力を向上させた電子デバイス用基板およびその製造方法を提供することである。
上述した課題を解決する本発明に係る電子デバイス用基板の製造方法は、シリコン基板の表面にシラノール基を形成するシラノール基形成工程と、グラファイト膜の表面に水酸基を形成する水酸基形成工程と、シラノール基が形成されたシリコン基板に水酸基が形成されたグラファイト膜を加圧しながら熱処理しシリコンカーバイト結合を生じさせて当該シリコン基板と当該グラファイト膜とを接合する接合工程とを有することを特徴とする。
本発明に係る電子デバイス用基板の製造方法は、上記電子デバイス用基板の製造方法であって、前記接合工程における熱処理が、脱水反応を生じさせる熱処理と、脱酸素反応を生じさせる熱処理とを含むことを特徴とする。
本発明に係る電子デバイス用基板の製造方法は、上記電子デバイス用基板の製造方法であって、前記シラノール基形成工程が、前記シリコン基板の表面を酸化する工程と、表面が酸化されたシリコン基板を、水蒸気雰囲気下あるいは水蒸気を含んだ窒素ガス雰囲気下で熱処理する工程とを含むことを特徴とする。
本発明に係る電子デバイス用基板の製造方法は、上記電子デバイス用基板の製造方法であって、前記水酸基形成工程が、前記グラファイト膜を酸素プラズマで処理する工程を含むことを特徴とする。
本発明に係る電子デバイス用基板の製造方法は、上記電子デバイス用基板の製造方法であって、前記接合工程の後に前記グラファイト膜を薄膜化する薄膜化工程を行うことを特徴とする。
本発明に係る電子デバイス用基板の製造方法は、上記電子デバイス用基板の製造方法であって、前記薄膜化工程が、オゾンを含むガスを用いた化学反応によるエッチングにより行われることを特徴とする。
本発明に係る電子デバイス用基板の製造方法は、上記電子デバイス用基板の製造方法であって、前記薄膜化工程が、酸素プラズマを用いたエッチングにより行われることを特徴とする。
本発明に係る電子デバイス用基板の製造方法は、上記電子デバイス用基板の製造方法であって、前記薄膜化工程が、酸素ガスを用いた酸化反応によるエッチングにより行われることを特徴とする。
本発明に係る電子デバイス用基板の製造方法は、上記電子デバイス用基板の製造方法であって、前記薄膜化工程が、粘着シートを用いた、前記グラファイト膜を構成するグラフェン膜を一層あるいは複数層ずつの剥離により行われることを特徴とする。
本発明に係る電子デバイス用基板の製造方法は、上記電子デバイス用基板の製造方法であって、前記薄膜化工程が、ケミカルメカニカルポリッシングにより行われることを特徴とする。
上述した課題を解決する本発明に係る電子デバイス用基板は、上記電子デバイス用基板の製造方法により製造された電子デバイス用基板であることを特徴とする。
本発明に係る電子デバイス用基板は、上記電子デバイス用基板であって、前記グラファイト膜が、グラフェン膜であることを特徴とする。
本発明に係る電子デバイス用基板は、上記電子デバイス用基板であって、前記グラファイト膜の厚さが、0.15nm以上1nm以下であることを特徴とする。
本発明に係る電子デバイス用基板の製造方法によれば、基板と薄膜物質との間に接着用の膜を形成するための塗布を行う塗布工程を含む電子デバイス用基板の製造方法と比べて、前記塗布工程が無いため、単純な工程で製造できる。また、シリコンカーバイト結合にてシリコン基板とグラファイト膜とが直接接合するため、シリコン基板とグラファイト膜との間に接着用の膜を介在させた電子デバイス用基板と比べて接合力を向上させることができる。
以下に、本発明の最良の実施形態に係る電子デバイス用基板およびその製造方法について、実施例に基づき具体的に説明する。
以下に、本発明の第1の実施例に係る電子デバイス用基板の製造方法について、図面を参照して具体的に説明する。
図1は、本発明の第1の実施例に係る電子デバイス用基板の製造方法を説明するための図であり、図2は、その方法により製造された電子デバイス用基板の模式図である。
図1は、本発明の第1の実施例に係る電子デバイス用基板の製造方法を説明するための図であり、図2は、その方法により製造された電子デバイス用基板の模式図である。
本実施例では、最初に、直径50mmのシリコン基板1を熱酸化して、表層に酸化シリコン膜2が形成されたシリコン基板1を得た(図1(a)参照)。熱酸化は、現在のシリコン超LSIの製造に使用されている方法・プロセス条件(例えば、1000℃,1時間)を適用した。
続いて、酸化シリコン膜2が表層に形成されたシリコン基板1の表面、すなわち酸化シリコン膜2の表面にシラノール基(Si−OH基)を形成した(シラノール基形成工程)。具体的には、純水を通気した窒素ガスからなる窒素ガス雰囲気下、すなわち水蒸気を含んだ窒素ガス雰囲気下にて酸化シリコン膜2を500℃で1時間熱処理することにより酸化シリコン膜2の表面にシラノール基を形成した(例えば、非特許文献5参照)。
一方、本実施例では、グラファイト膜14として市販のもの(例えば、日本カーボン社製、FL300SH(直径が約50mmであり、厚さが400μmである膜)を使用した。このグラファイト膜14の表面に水酸基(OH基)を形成した(水酸基形成工程)。具体的には、グラファイト膜14の表面は炭素原子で覆われているが、高周波(13.56MHz)発生器を備えたプラズマ処理装置(図示せず)内にグラファイト膜14を入れ、酸素ガスを導入後、高周波を印加して発生させた酸素プラズマ中で2時間処理することにより水酸基をグラファイト膜14の表面に形成した(非特許文献6参照)。
なお、前記シラノール基形成工程および前記水酸基形成工程における処理は、一実施例であり、他の条件(処理時間、処理温度)で行っても良い。
続いて、図1(b)に示すように、酸化シリコン膜2を介して表面にシラノール基(図示せず)が形成されたシリコン基板1の上に、水酸基(図示せず)が形成されたグラファイト膜14を接触させて配置した後、加圧しながら、段階的に熱9を加え(熱処理し)シリコンカーバイト結合を生じさせてシリコン基板1の酸化シリコン膜2とグラファイト膜14とを接合させた(接合工程)。
前記接合工程にあたっては、シリコン基板同士の直接接合法の適用が可能である。例えば、シリコン・オン・インシュレータ(Silicon On Insulator、以下、SOIと称す)基板製造のためのシリコンウェハ直接接合法において、それぞれのシリコン基板表面に形成されたシラノール基(Si−OH)同士が、段階的な熱処理により、水素結合、Si−O−Si結合を経て、最終的にSi−Si結合を形成しシリコン基板同士が直接接合することが知られている(例えば、非特許文献4参照)。この接合法を適用することにより、シリコンカーバイト結合を生じさせ、酸化シリコン膜2とグラファイト膜14とを直接接合することができる。前記シラノール基を有する酸化シリコン膜2と前記水酸基を有するグラファイト膜14とに対して、前記シリコンウェハ直接接合法に従って加圧しながら段階的に熱処理することにより、両膜の直接接合(Si−C結合の生成)が可能となる。前記熱処理は、シリコン基板1のシラノール基とグラファイト膜14の水酸基から脱水反応を生じさせる熱処理(例えば200℃で1時間の熱処理)と、脱酸素反応を生じさせる熱処理(例えば1000℃で1時間の熱処理)とが含まれる。なお、前記接合工程における熱処理温度は、一実施例であり、他の温度で行っても構わない。
このように、本実施例によれば、従来実現できなかったシリコン基板上に接着剤を用いずに直接形成したグラファイト薄膜を実現できる。本実施例においては、グラファイト薄膜を形成する基板にシリコンを用いることを特徴とする。グラファイトが炭素の多結晶あるいは単結晶であり、炭素と基板のシリコンとの間には微視的に見れば共有結合が形成される。この炭素とシリコンとの結合は極めて強いものである。したがって、炭素とシリコンが正常に結合すれば、グラファイト膜とシリコン基板との密着性は良好なものとなる。
ここで、シリコンと炭素が結合して高品質の結晶であるSiCとなるためには、通常、熱などの高いエネルギーを要するので容易ではない。本実施例では、シリコンと炭素の各表面状態に水酸基を形成して中間状態であるSi−OHとC−OHを導入することにより、通常良好な結合の形成が容易ではないSi−C結合を形成することができる。すなわち、水酸基を有す中間体の生成反応を介在させることで容易にシリコンと炭素との結合を有す電子デバイス用基板を得ることができる。
つぎに、グラファイト膜14が接合されたシリコン基板1を、オゾン発生器と基板加熱用ヒータを備えた装置(図示せず)内に入れ、図1(c)に示すように、オゾン5の雰囲気中で加熱しながらグラファイト膜14をエッチングした(薄膜化工程)。この工程において、オゾン5に酸素ガスを混入させてもよい。この場合、グラファイト(炭素)に対する活性反応種である酸素ラジカルを発生させるために紫外線を照射しても良い。
オゾンは強力な酸化剤であり、一般に有機化合物を酸化するが、とくに炭素二重結合およびベンゼン環と反応して、これらを開裂させる作用がある(例えば、非特許文献7参照)。グラファイト膜14はベンゼン環から構成されており、したがって、オゾンとの化学反応により分解されエッチングされる。
オゾンを含むガスを用いた化学反応によるエッチング工程において、エッチレートは、オゾンの濃度と反応温度に依存し、エッチング量(薄膜化)はエッチング時間で制御することができる。グラファイト膜の残存膜厚の精度は、エッチレートで制御でき、エッチレートを小さくすれば、サブナノメータの精度でグラファイト膜を薄膜化することが可能である。例えば、エッチレートを仮に1nm/分とできれば、エッチング時間を0.3分(18秒)に設定することにより、グラフェン膜1層分ずつエッチングすることが技術的に可能となる。
グラファイト膜14の残存膜厚は、前述したように、エッチング時間によりサブナノメートルレベルでの制御が可能であり、上記エッチング工程において、グラファイト膜4の超薄膜を得ることができた(図1(d)参照)。
前記グラファイト膜4は、複数の炭素原子が結合して構成されており、亀の甲状の平面層状物質である。グラファイト膜4は、材料的には半金属の物性を示す。半金属の場合、シリコンなどの半導体とは異なり、電界効果トランジスタの動作を可能とする電界効果は、1nm以下という極めて短い距離で遮蔽されてしまう(例えば、非特許文献2参照)。したがって、電界効果トランジスタを製造するためには、グラファイト膜の厚さは、少なくとも1nm以下にする必要がある。
ここで、グラフェン膜は、グラファイト膜4の究極の形態であり、炭素原子1層からなるグラファイト膜である(グラファイト膜は、グラフェン膜が約0.3nmの間隔で積層された膜である)。グラフェン膜の厚さは、量子化学的計算により求められた炭素原子の電子雲の広がりから、約0.15nmと見積もられる(非特許文献3参照)。したがって、厚さが1nm以下なので、電界効果が作用し、電界効果トランジスタを製造することが可能である。
得られたグラファイト膜4の膜厚は約1nmであり、これはグラフェン膜3層分に相当するものである。前述したように、グラファイト膜が1nm以下であれば、電界効果が作用し、電界効果トランジスタが製造可能となる。したがって、本実施例によりグラファイト膜4を有する直接接合型グラファイト膜電子デバイス用基板(電子デバイス用基板)が製造された。
具体的には、図2に示すように、表層に酸化シリコン膜2が形成されたシリコン基板1と、シリコン基板1の一方の側面にシリコンカーバイト結合により接合されたグラファイト膜4とを有する電子デバイス用基板20を得た。
本実施例では、膜厚約1nmのグラファイト膜4を有する電子デバイス用基板20が得られたが、電界効果トランジスタが製造可能であれば、他の膜厚のグラファイト膜を有する基板であっても良い。
また、エッチング工程をさらに精密に進めることにより、グラフェン膜1層の基板を製造することも技術的に可能である。
さらに、本実施例では、シリコン基板1に直径50mmのものを使用したが、本実施例を、現在超LSI製造で主流となっている300mmのシリコン基板にも適用可能である。
本実施例で製造された膜厚1nmのグラファイト膜を用いてゲート長20nmの電界効果トランジスタを作製したところ、同じ20nmのゲート長を有するシリコン電界効果トランジスタと比較して、約2倍のスイッチング速度が得られた。
よって、本実施例に係る電子デバイス用基板の製造方法によれば、基板と薄膜物質との間に接着用の膜を形成するための塗布を行う塗布工程を含む電子デバイス用基板の製造方法と比べて、前記塗布工程が無いため、単純な工程で製造できる。また、上述したようにシリコンカーバイト結合にてシリコン基板1とグラファイト膜4とが直接接合するため、シリコン基板とグラファイト膜との間に接着用の膜を介在させた電子デバイス用基板と比べて接合力を向上させることができる。
なお、上記では、シリコン基板1の表面に酸化シリコン膜2を形成する方法として熱酸化法を用いて説明したが、シリコン基板に酸素プラズマを照射する方法を用いても良い。このような方法を用いてもシリコン基板の表面に酸化シリコン膜を形成することが可能である。
また、上記では、シリコン基板1の表面にシラノール基を形成するために、表面に酸化シリコン膜2を有すシリコン基板1を、水蒸気を含んだ窒素ガス雰囲気下で熱処理する方法を用いて説明したが、シリコン基板を水蒸気雰囲気下にて熱処理する方法やシリコン基板に酸素プラズマを照射する方法を用いても良い。このような方法を用いてもシリコン基板の表面にシラノール基を形成することが可能である。
また、上記では、シリコン基板1の表面にシラノール基を形成するために、シリコン基板1の表面に酸化シリコン膜2を形成する工程と、酸化シリコン膜2が形成されたシリコン基板1を、水蒸気を含んだ窒素ガス雰囲気下で熱処理する工程の2工程を行う方法を用いて説明したが、この2工程からなるシラノール基形成工程の代わりに、酸素と水蒸気を含んだ窒素雰囲気中でシリコン基板を熱処理する工程を行う方法を用いても良い。このような方法を用いてもシリコン基板の表面にシラノール基を形成することが可能である。
以下に、本発明の第2の実施例に係る電子デバイス用基板の製造方法について、図面を参照して具体的に説明する。
図3は、本発明の第2の実施例に係る電子デバイス用基板の製造方法を説明するための図である。
グラファイト膜14をシリコン基板1に接合するまでの工程(図3(a)〜図3(b))は、上述した本発明の第1の実施例に係る電子デバイス用基板の製造方法における工程(図1(a)〜図1(b))と同一であり、その説明を省略する。
図3は、本発明の第2の実施例に係る電子デバイス用基板の製造方法を説明するための図である。
グラファイト膜14をシリコン基板1に接合するまでの工程(図3(a)〜図3(b))は、上述した本発明の第1の実施例に係る電子デバイス用基板の製造方法における工程(図1(a)〜図1(b))と同一であり、その説明を省略する。
接合工程後、グラファイト膜14が接合されたシリコン基板1を市販の酸素プラズマエッチング装置(図示せず)内に入れ、酸素ガスを導入後、図3(c)に示すように、高周波を印加して酸素プラズマ6を発生させてグラファイト膜14をエッチングした(薄膜化工程)。
前記薄膜化工程においては、エッチレートは酸素ガスの流量とガス圧、印加する高周波のパワー、基板温度に依存し、エッチング量(薄膜化)はエッチング時間で制御することができる。また、グラファイト膜の残存膜厚の精度は、上述した第1の実施例に係る電子デバイス用基板の製造方法と同様に、エッチレートで制御でき、エッチレートを小さくすれば、サブナノメータの精度でグラファイト膜を薄膜化することが可能である。
グラファイト膜14の残存膜厚は、上述した第1の実施例に係る電子デバイス用基板の製造方法と同様に、前述したようにエッチング時間によりサブナノメータレベルでの制御が可能であり、前記エッチング工程において、グラファイト膜4の超薄膜を得ることができた(図3(d)参照)。
得られたグラファイト膜4の膜厚は約1nmであり、これはグラフェン膜3層分に相当するものである。前述したように、グラファイト膜が1nm以下であれば、電界効果が作用し、電界効果トランジスタが製造可能となる。したがって、本実施例によりグラファイト膜を有する電子デバイス用基板が製造された。
本実施例では、膜厚約1nmのグラファイト膜4を有する基板が得られたが、電界効果トランジスタが製造可能であれば、他の膜厚のグラファイト膜を有する基板であっても良い。
また、前記薄膜化工程におけるエッチングをさらに精密に進めることにより、グラフェン膜1層の基板を製造することも技術的に可能である。
さらに、本実施例では、シリコン基板1に直径50mmのものを使用したが、本実施例を、現在超LSI製造で主流となっている直径300mmのシリコン基板にも適用可能である。
よって、本実施例に係る電子デバイス用基板の製造方法によれば、基板と薄膜物質との間に接着用の膜を形成するための塗布を行う塗布工程を含む電子デバイス用基板の製造方法と比べて、前記塗布工程が無いため、単純な工程で製造できる。また、上述したようにシリコンカーバイト結合にてシリコン基板1とグラファイト膜4とが直接接合するため、シリコン基板とグラファイト膜との間に接着用の膜を介在させた電子デバイス用基板と比べて接合力を向上させることができる。
以下に、本発明の第3の実施例に係る電子デバイス用基板の製造方法について、図面を参照して具体的に説明する。
図4は、本発明の第3の実施例に係る電子デバイス用基板の製造方法を説明するための図である。
グラファイト膜14をシリコン基板1に接合するまでの工程(図4(a)〜図4(b))は、上述した本発明の第1の実施例に係る電子デバイス用基板の製造方法における工程(図1(a)〜図1(b))と同一であり、その説明を省略する。
図4は、本発明の第3の実施例に係る電子デバイス用基板の製造方法を説明するための図である。
グラファイト膜14をシリコン基板1に接合するまでの工程(図4(a)〜図4(b))は、上述した本発明の第1の実施例に係る電子デバイス用基板の製造方法における工程(図1(a)〜図1(b))と同一であり、その説明を省略する。
接合工程後、グラファイト膜14の接合されたシリコン基板1に酸素ガス7の雰囲気中で、450℃の熱19を加えることにより、図4(c)に示すように、グラファイト膜14を酸素ガス7でエッチングした(薄膜化工程)。
前記薄膜化工程におけるエッチングにおいては、エッチレートは酸素ガスの流量と圧力、反応温度に依存し、エッチング量(薄膜化)はエッチング時間で制御することができる。また、グラファイト膜は、酸素雰囲気中では400℃まで耐性があるが、400℃以上に加熱されると、酸化されエッチングされる。また、グラファイト膜の残存膜厚の精度は、上述した第1の実施例に係る電子デバイス用基板の製造方法と同様に、エッチレートで制御でき、エッチレートを小さくすれば、サブナノメータの精度でグラファイト膜を薄膜化することが可能である。なお、グラファイト膜は酸化反応により二酸化炭素(CO2)として除去される。
グラファイト膜14の残存膜厚は、上述した第1の実施例に係る電子デバイス用基板の製造方法と同様に、前述したようにエッチング時間によりサブナノメータレベルでの制御が可能であり、前記エッチング工程において、グラファイト膜4の超薄膜を得ることができた(図4(d)参照)。なお、グラファイト膜14は二酸化炭素8として除去される。
得られたグラファイト膜4の膜厚は約1nmであり、これはグラフェン膜3層分に相当するものである。前述したように、グラファイト膜が1nm以下であれば、電界効果が作用し、電界効果トランジスタが製造可能となる。したがって、本実施例によりグラファイト膜を有する電子デバイス用基板が製造された。
本実施例では、膜厚約1nmのグラファイト膜4を有する基板が得られたが、電界効果トランジスタが製造可能であれば、他の膜厚のグラファイト膜を有する基板であっても良い。
また、前記薄膜化工程におけるエッチングをさらに精密に進めることにより、グラフェン膜1層の基板を製造することも技術的に可能である。
さらに、本実施例では、シリコン基板1に直径50mmのものを使用したが、本実施例を、現在超LSI製造で主流となっている直径300mmのシリコン基板にも適用可能である。
よって、本実施例に係る電子デバイス用基板の製造方法によれば、基板と薄膜物質との間に接着用の膜を形成するための塗布を行う塗布工程を含む電子デバイス用基板の製造方法と比べて、前記塗布工程が無いため、単純な工程で製造できる。また、上述したようにシリコンカーバイト結合にてシリコン基板1とグラファイト膜4とが直接接合するため、シリコン基板とグラファイト膜との間に接着用の膜を介在させた電子デバイス用基板と比べて接合力を向上させることができる。
以下に、本発明の第4の実施例に係る電子デバイス用基板の製造方法について、図面を参照して具体的に説明する。
図5は、本発明の第4の実施例に係る電子デバイス用基板の製造方法を説明するための図である。
グラファイト膜14をシリコン基板1に接合するまでの工程(図5(a)〜図5(b))は、上述した本発明の第1の実施例に係る電子デバイス用基板の製造方法における工程(図1(a)〜図1(b))と同一であり、その説明を省略する。
図5は、本発明の第4の実施例に係る電子デバイス用基板の製造方法を説明するための図である。
グラファイト膜14をシリコン基板1に接合するまでの工程(図5(a)〜図5(b))は、上述した本発明の第1の実施例に係る電子デバイス用基板の製造方法における工程(図1(a)〜図1(b))と同一であり、その説明を省略する。
接合工程後、グラファイト膜14にグラファイト膜14の形状(直径50mmの円)と同形状の粘着シート10を粘着した後、図5(c)に示すように、シリコン基板1を固定しながら粘着シート10を上方に引き上げた(薄膜化工程)。
粘着シートによる剥離工程(薄膜化工程)においては、粘着シートの剥離力(粘着力)がグラファイト膜の層間の結合力より大きくなればグラファイト膜は剥離される。グラファイト膜の剥離に必要な最小応力は約0.4MPaと報告されている(例えば、非特許文献8参照)。したがって、0.4MPa以上の粘着力を有する粘着シートを使用することによりグラファイト膜を剥離することが可能となる。
この際、前述したように、粘着シート10のグラファイト膜14に対する粘着力はグラファイト膜14の層間の結合力よりも大きいので、図に示されているように、粘着シート10にグラファイト膜14bが付着してグラファイト膜14aが剥離された。この剥離工程を繰り返すことにより、グラファイト膜4を薄膜化することができた(図5(d)参照)。この場合、剥離される単位がグラフェン膜1層ずつでは効率が悪いので、実際には、剥離開始を促すための切込みをグラファイト膜14aの厚さ方向の所望の位置に入れ、複数層のグラフェン膜を一度に剥離した。
得られたグラファイト膜4の膜厚は約1nmであり、これはグラフェン膜3層分に相当するものである。前述したように、グラファイト膜が1nm以下であれば、電界効果が作用し、電界効果トランジスタが製造可能となる。したがって、本実施例によりグラファイト膜を有する電子デバイス用基板が製造された。
本実施例では、膜厚約1nmのグラファイト膜4を有する基板が得られたが、電界効果トランジスタが製造可能であれば、他の膜厚のグラファイト膜を有する基板であっても良い。
また、前記薄膜化工程における剥離をさらに精密に進めることにより、グラフェン膜1層の基板を製造することも技術的に可能である。
さらに、本実施例では、シリコン基板1に直径50mmのものを使用したが、本実施例を、現在超LSI製造で主流となっている直径300mmのシリコン基板にも適用可能である。
よって、本実施例に係る電子デバイス用基板の製造方法によれば、基板と薄膜物質との間に接着用の膜を形成するための塗布を行う塗布工程を含む電子デバイス用基板の製造方法と比べて、前記塗布工程が無いため、単純な工程で製造できる。また、上述したようにシリコンカーバイト結合にてシリコン基板1とグラファイト膜4とが直接接合するため、シリコン基板とグラファイト膜との間に接着用の膜を介在させた電子デバイス用基板と比べて接合力を向上させることができる。
以下に、本発明の第5の実施例に係る電子デバイス用基板の製造方法について、図面を参照して具体的に説明する。
図6は、本発明の第5の実施例に係る電子デバイス用基板の製造方法を説明するための図である。
グラファイト膜14をシリコン基板1に接合するまでの工程(図6(a)〜図6(b))は、上述した本発明の第1の実施例に係る電子デバイス用基板の製造方法における工程(図1(a)〜図1(b))と同一であり、その説明を省略する。
図6は、本発明の第5の実施例に係る電子デバイス用基板の製造方法を説明するための図である。
グラファイト膜14をシリコン基板1に接合するまでの工程(図6(a)〜図6(b))は、上述した本発明の第1の実施例に係る電子デバイス用基板の製造方法における工程(図1(a)〜図1(b))と同一であり、その説明を省略する。
接合工程後、研磨パッド12上に研磨剤11を適量滴下し、図6(c)に示すように、シリコン基板1に接着されたグラファイト膜14を研磨パッド12上に押付けながら、研磨パッド12を回転させることにより、グラファイト膜14を研磨した(ケミカルメカニカルポリッシング(化学・機械的な研磨加工(CMP):薄膜化工程)。
前記薄膜化工程においては、ポリッシングレートは、研磨剤の種類、グラファイト膜の研磨パッドに対する圧力、研磨パッドの回転数に依存し、ポリッシング量(薄膜化)はポリッシング時間(研磨時間)で制御することができる。CMP技術は、現在、サブナノメータレベルの研磨が可能であり、したがって、グラファイト膜をサブナノメータレベルの精度で薄膜化することが可能である。CMPは、現在、シリコンウェハの製造や超LSI製造プロセスでの平坦化プロセスに広く使用されている汎用技術であり、本発明に容易に適用が可能である。
グラファイト膜14の残膜の膜厚精度は、前述したように、サブナノメートルレベルでの制御が可能であり、前記研磨工程において、グラファイト膜4の超薄膜を得ることができた(図6(d)参照)。
得られたグラファイト膜4の膜厚は約1nmであり、これはグラフェン膜3層分に相当するものである。前述したように、グラファイト膜が1nm以下であれば、電界効果が作用し、電界効果トランジスタが製造可能となる。したがって、本実施例によりグラファイト膜を有する電子デバイス用基板が製造された。
本実施例では、膜厚約1nmのグラファイト膜4を有する基板が得られたが、電界効果トランジスタが製造可能であれば、他の膜厚のグラファイト膜を有する基板であっても良い。
また、前記薄膜化工程における研磨をさらに精密に進めることにより、グラフェン膜1層の基板を製造することも技術的に可能である。
さらに、本実施例では、シリコン基板1に直径50mmのものを使用したが、本実施例を、現在超LSI製造で主流となっている直径300mmのシリコン基板にも適用可能である。この場合、ウェハ製造プロセスや超LSI製造プロセスで使用されているCMP製造装置の利用が可能である。
よって、本実施例に係る電子デバイス用基板の製造方法によれば、基板と薄膜物質との間に接着用の膜を形成するための塗布を行う塗布工程を含む電子デバイス用基板の製造方法と比べて、前記塗布工程が無いため、単純な工程で製造できる。また、上述したようにシリコンカーバイト結合にてシリコン基板1とグラファイト膜4とが直接接合するため、シリコン基板とグラファイト膜との間に接着用の膜を介在させた電子デバイス用基板と比べて接合力を向上させることができる。
以上、本発明に関して、第1の実施例から第5の実施例まで5つの実施例について述べたが、本発明に係る電子デバイス用基板の製造方法は、個々の実施例を単独に行っても良いし、あるいは、複数の実施例を組み合わせて行っても良い。
1 シリコン基板
2 酸化シリコン膜
4,14,14a,14b グラファイト膜
5 オゾン
6 酸素プラズマ
7 酸素ガス
8 二酸化炭素
9,19 熱
10 粘着シート
11 研磨剤
12 研磨パッド
20 直接接合型グラファイト膜電子デバイス用基板
30 接着型グラファイト膜電子デバイス用基板
2 酸化シリコン膜
4,14,14a,14b グラファイト膜
5 オゾン
6 酸素プラズマ
7 酸素ガス
8 二酸化炭素
9,19 熱
10 粘着シート
11 研磨剤
12 研磨パッド
20 直接接合型グラファイト膜電子デバイス用基板
30 接着型グラファイト膜電子デバイス用基板
Claims (13)
- シリコン基板の表面にシラノール基を形成するシラノール基形成工程と、
グラファイト膜の表面に水酸基を形成する水酸基形成工程と、
シラノール基が形成されたシリコン基板に水酸基が形成されたグラファイト膜を加圧しながら熱処理しシリコンカーバイト結合を生じさせて当該シリコン基板と当該グラファイト膜とを接合する接合工程とを有する
ことを特徴とする電子デバイス用基板の製造方法。 - 請求項1に記載された電子デバイス用基板の製造方法であって、
前記接合工程における熱処理は、脱水反応を生じさせる熱処理と、脱酸素反応を生じさせる熱処理とを含む
ことを特徴とする電子デバイス用基板の製造方法。 - 請求項1または請求項2に記載された電子デバイス用基板の製造方法であって、
前記シラノール基形成工程は、前記シリコン基板の表面を酸化する工程と、表面が酸化されたシリコン基板を、水蒸気雰囲気下あるいは水蒸気を含んだ窒素ガス雰囲気下で熱処理する工程とを含む
ことを特徴とする電子デバイス用基板の製造方法。 - 請求項1乃至請求項3の何れか1項に記載された電子デバイス用基板の製造方法であって、
前記水酸基形成工程は、前記グラファイト膜を酸素プラズマで処理する工程を含む
ことを特徴とする電子デバイス用基板の製造方法。 - 請求項1乃至請求項4の何れか1項に記載された電子デバイス用基板の製造方法であって、
前記接合工程の後に前記グラファイト膜を薄膜化する薄膜化工程を行う
ことを特徴とする電子デバイス用基板の製造方法。 - 請求項5に記載された電子デバイス用基板の製造方法であって、
前記薄膜化工程は、オゾンを含むガスを用いた化学反応によるエッチングにより行われる
ことを特徴とする電子デバイス用基板の製造方法。 - 請求項5に記載された電子デバイス用基板の製造方法であって、
前記薄膜化工程は、酸素プラズマを用いたエッチングにより行われる
ことを特徴とする電子デバイス用基板の製造方法。 - 請求項5に記載された電子デバイス用基板の製造方法であって、
前記薄膜化工程は、酸素ガスを用いた酸化反応によるエッチングにより行われる
ことを特徴とする電子デバイス用基板の製造方法。 - 請求項5に記載された電子デバイス用基板の製造方法であって、
前記薄膜化工程は、粘着シートを用いた、前記グラファイト膜を構成するグラフェン膜を一層あるいは複数層ずつの剥離により行われる
ことを特徴とする電子デバイス用基板の製造方法。 - 請求項5に記載された電子デバイス用基板の製造方法であって、
前記薄膜化工程は、ケミカルメカニカルポリッシングにより行われる
ことを特徴とする電子デバイス用基板の製造方法。 - 請求項1乃至請求項10の何れか1項に記載の電子デバイス用基板の製造方法により製造された電子デバイス用基板である
ことを特徴とする電子デバイス用基板。 - 請求項11に記載された電子デバイス用基板であって、
前記グラファイト膜は、グラフェン膜である
ことを特徴とする電子デバイス用基板。 - 請求項11または請求項12に記載された電子デバイス用基板であって、
前記グラファイト膜の厚さは、0.15nm以上1nm以下である
ことを特徴とする電子デバイス用基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007136262A JP2008294110A (ja) | 2007-05-23 | 2007-05-23 | 電子デバイス用基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007136262A JP2008294110A (ja) | 2007-05-23 | 2007-05-23 | 電子デバイス用基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008294110A true JP2008294110A (ja) | 2008-12-04 |
Family
ID=40168547
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007136262A Withdrawn JP2008294110A (ja) | 2007-05-23 | 2007-05-23 | 電子デバイス用基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008294110A (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011009268A (ja) * | 2009-06-23 | 2011-01-13 | Oki Data Corp | 窒化物半導体層の剥離方法、半導体装置の製造方法、及び半導体装置 |
JP2011009281A (ja) * | 2009-06-23 | 2011-01-13 | Oki Data Corp | 半導体ウエハの製造方法及び半導体ウエハ |
US8409366B2 (en) | 2009-06-23 | 2013-04-02 | Oki Data Corporation | Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof |
JP2015501544A (ja) * | 2011-10-26 | 2015-01-15 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 材料層の処理及び直接接合の方法 |
CN105428213A (zh) * | 2010-09-30 | 2016-03-23 | 英飞凌科技股份公司 | 具有石墨芯的复合晶片及其制造方法 |
US10357942B2 (en) | 2015-07-16 | 2019-07-23 | Panasonic Intellectual Property Management Co., Ltd. | Graphite-silicon composite and production method thereof |
WO2020138202A1 (ja) * | 2018-12-28 | 2020-07-02 | 国立研究開発法人産業技術総合研究所 | グラファイト薄膜/シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板 |
-
2007
- 2007-05-23 JP JP2007136262A patent/JP2008294110A/ja not_active Withdrawn
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011009268A (ja) * | 2009-06-23 | 2011-01-13 | Oki Data Corp | 窒化物半導体層の剥離方法、半導体装置の製造方法、及び半導体装置 |
JP2011009281A (ja) * | 2009-06-23 | 2011-01-13 | Oki Data Corp | 半導体ウエハの製造方法及び半導体ウエハ |
US8409366B2 (en) | 2009-06-23 | 2013-04-02 | Oki Data Corporation | Separation method of nitride semiconductor layer, semiconductor device, manufacturing method thereof, semiconductor wafer, and manufacturing method thereof |
CN105428213A (zh) * | 2010-09-30 | 2016-03-23 | 英飞凌科技股份公司 | 具有石墨芯的复合晶片及其制造方法 |
JP2015501544A (ja) * | 2011-10-26 | 2015-01-15 | コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ | 材料層の処理及び直接接合の方法 |
US10357942B2 (en) | 2015-07-16 | 2019-07-23 | Panasonic Intellectual Property Management Co., Ltd. | Graphite-silicon composite and production method thereof |
WO2020138202A1 (ja) * | 2018-12-28 | 2020-07-02 | 国立研究開発法人産業技術総合研究所 | グラファイト薄膜/シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板 |
JPWO2020138202A1 (ja) * | 2018-12-28 | 2021-11-04 | 国立研究開発法人産業技術総合研究所 | グラファイト薄膜/シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板 |
JP7199743B2 (ja) | 2018-12-28 | 2023-01-06 | 国立研究開発法人産業技術総合研究所 | グラファイト薄膜/シリコン基板積層体、及びその製造方法、高排熱型電子デバイス用基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008294110A (ja) | 電子デバイス用基板およびその製造方法 | |
JP5138244B2 (ja) | 電子デバイス用基板の製造方法 | |
JP4927080B2 (ja) | 厚い絶縁層の粗さを減少させるための方法 | |
US7892951B2 (en) | SOI substrates with a fine buried insulating layer | |
WO2007094232A1 (ja) | Soi基板の製造方法 | |
TW200416813A (en) | Method of producing SOI wafer and SOI wafer | |
JP2004179649A5 (ja) | ||
JPWO2014061337A1 (ja) | ナノカーボン膜の作製方法 | |
JP2008277552A (ja) | 貼り合わせ基板の製造方法 | |
JP2012218967A (ja) | グラフェン膜の形成方法 | |
JP2005347302A (ja) | 基板の製造方法 | |
TW200814161A (en) | Method of producing bonded wafer | |
WO2016104291A1 (ja) | 複合基板、ナノカーボン膜の作製方法及びナノカーボン膜 | |
JP2018093222A (ja) | 亜鉛金属及び過酸化亜鉛の反応接合により形成される層状の接合構造 | |
TW200818255A (en) | Method of producing bonded wafer | |
TWI437644B (zh) | Semiconductor substrate manufacturing method | |
US7361574B1 (en) | Single-crystal silicon-on-glass from film transfer | |
JP5205840B2 (ja) | 半導体基板の製造方法 | |
JP2007300115A (ja) | 層構造の製造方法 | |
JP5424445B2 (ja) | 半導体基板の製造方法および半導体基板 | |
CN114503241A (zh) | 改进金刚石膜的摩擦学特性 | |
KR20120054252A (ko) | 웨이퍼 접합방법 | |
JP2011192764A (ja) | 膜の除去方法及び膜除去用装置 | |
JP5656212B2 (ja) | グラフェン膜を有する基板の製造方法 | |
JP2007194345A (ja) | はり合わせ基板の製造方法、及びはり合わせ基板の製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100803 |