JP4312631B2 - ウエハレベルパッケージ構造体とその製造方法、及びそのウエハレベルパッケージ構造体から分割された素子 - Google Patents
ウエハレベルパッケージ構造体とその製造方法、及びそのウエハレベルパッケージ構造体から分割された素子 Download PDFInfo
- Publication number
- JP4312631B2 JP4312631B2 JP2004058744A JP2004058744A JP4312631B2 JP 4312631 B2 JP4312631 B2 JP 4312631B2 JP 2004058744 A JP2004058744 A JP 2004058744A JP 2004058744 A JP2004058744 A JP 2004058744A JP 4312631 B2 JP4312631 B2 JP 4312631B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductor
- wafer level
- level package
- package structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Micromachines (AREA)
- Wire Bonding (AREA)
Description
また、上記第一導体と上記入出力電極とを上記第一導体より融点の低い第二導体によって接合し、上記各機能素子の周りをそれぞれ取り囲む第一封止用下地金属膜とその第一封止用下地金属膜に対向する第二封止用下地金属膜とを上記第一導体より融点の低い第三導体で接合することにより比較的低い温度で第一基板と第二基板とを接合することが可能となる。また、本発明によれば、貫通孔において良好な気密性が得られる。
実施の形態1.
本発明に係る実施の形態1のウエハレベルパッケージ構造体は、半導体製造技術を用いて複数の素子2が形成された第一基板(ウエハ)1に、第二基板11を貼り合わせることにより、各素子に分離する前にウエハ状態で各素子2をそれぞれに封止したウエハレベルパッケージ構造体であって、その個別パッケージ部においてそれぞれ各素子の入出力端子21,22が、第二基板11に形成された貫通孔を用いて構成されたことを特徴としている。
ここで、本発明に係る構造体は、代表的な例としてシリコン等の半導体ウエハが挙げられるため、ウエハレベルパッケージ構造体と呼ぶが、本発明に係るウエハレベルパッケージ構造体は半導体ウエハを用いたものに限られるものではなく、ガラスなど他の基板を用いた構造体も含まれる。
入出力端子22も、貫通孔11bと、その内部に絶縁膜12b及び導体膜13bを介して充填された第一導体22aにより構成され、素子2の他方の入出力電極である接続用電極4bと対向するようにバンプ状に第二導体22bが形成され、導体膜13bの材料として、気密性及びその信頼性を確保するために、貫通孔11bに充填される第一導体22aに対して半田ぬれ性の良好な材料が選択される。
また、封止用下地金属膜14の材料として、第三導体23に対して半田ぬれ性のよい材料が選択され、封止用下地金属膜14上には、封止材となる第三導体23が形成されている。
また、封止材となる第三導体に代えて、第一導体の融点以下の温度で硬化する熱硬化性樹脂を用いてもよい。この熱硬化性樹脂として、例えば、200℃〜250℃で硬化するBCB(benzocyclobutene)などが挙げられる。
ここで、素子2は、通常の半導体回路が形成された半導体からなる機能素子の他に、マイクロマシニングで作製したMEMS(Micro Electro Mechanical Systems)素子などの機能素子も含み、具体的なMEMS素子としては、慣性力センサー、高周波用制御回路(RF・MEMS素子)、赤外線センサーなどが挙げられる。
第1工程では、第二基板であるシリコン基板11に、凹部11cを形成するためのマスク31を写真製版で形成する(図3A)。
第2工程.
第2工程では、アルカリエッチングなどによって凹部11cを形成する(図3B)。
第3工程では、前記マスク31を除去して、貫通孔11a,11bを形成するためのマスク32を形成し、誘導結合プラズマ(ICP(Inductively Coupled Plasma))エッチングなどによって貫通孔11aと11bを形成する(図3C)。
第4工程.
第4工程では、マスク32を除去し、その後熱酸化と写真製版などによって、絶縁膜12aと12bを形成する(図3D)。
第5工程では、第一導体及び第三導体と濡れ性が良い導体膜13a,13b及び封止用下地金属膜14をスパッタ成膜と写真製版を用いて形成する。導体膜13a,13b及び封止用下地金属膜14は共通の導体で形成することができ、その導体膜としては、例えばクロム/ニッケル/金(Cr/Ni/Au)で形成することができる(図3E)。尚、導体膜13a,13bとして第一導体と半田ぬれ性のよい材料を選択し、封止用下地金属膜14として第三導体と濡れ性が良い材料を選択すれば、導体膜13a,13bと封止用下地金属膜14の材料は異なっていてもよい。
第6工程では、ソルダーシュート法によって第一導体21a,22aを貫通孔11a,11bに埋め込む。この第一導体として、例えば、融点が280℃のAu−Snを選択することができる。尚、ソルダーシュート法とは、インクジェット方式を用いて、半田などの低融点の導体(ここでは、第一導体)を数十μm径の微小粒子(微小滴)にしてノズルヘッド33から吐出させる方法をいう(図3F)。この埋め込みの際、本実施の形態1では、第5工程において貫通孔11a,11b内部にそれぞれ第一導体と半田ぬれ性のよい導体膜13a,13bを形成しているので、第一導体21a,22aを貫通孔11a,11bに緻密に埋め込むことが可能となり、貫通孔11a,11bにおいて良好な気密性が得られる。
第7工程では、第6工程で埋め込んだ第一導体21a,22aの上に、第二導体21b,22bをソルダーシュート法でバンプ状に形成する。第二導体としては、例えば融点が226℃のSn−Cuを選択することができる(図3G)。
第8工程.
第8工程では、封止領域である封止用下地金属膜14の上に、第三導体23をソルダーシュート法でバンプ状に形成する。第三導体としては、例えば第二導体と同じSn−Cuを選択することができる。また、このバンプ状の第3導体は、封止用下地金属膜5と封止用下地金属膜14とを隙間なく接合するために必要な数だけ並べて、封止用下地金属膜14上に形成される(図3H)。
第9工程では、素子2、引き出し電極3a,3b、第二導体21b,22bに対する半田濡れ性を良くするための接続用電極4a,4b、封止用導体膜5が形成された基板1上に、第8工程までを終えたシリコン基板11を凹部11cが素子2に対向するようにフェースダウンに配置し、アライメント装置を用いて、それぞれ半田バンプからなる第二導体21b,22b及び第三導体23がそれぞれ、接続用電極4a,4b及び封止用下地金属膜5に対向するように調整してウエハ接合装置に設置する(図2A)。
第10工程では、位置合わせして重ねられた第一基板1と第二基板11とをウエハ接合装置内において、真空状態あるいは窒素雰囲気状態で、二枚の基板に圧力と温度をかける。温度は、第二導体及び第三導体の融点近傍であってかつ第一導体21a,22aの融点以下とする。これにより、入出力端子21,22部分の気密性を悪化させることなく、第二導体21b、22bは接続用電極4a,4bの上でリフローして引き出し電極3a,3bと電気的に接続され、同様に第三導体23は導体膜5の上でリフローして接着され、第三導体23に囲われた内部を気密封止する(図2B)。
本発明に係る実施の形態2のウエハレベルパッケージ構造体は、図4に示すように、第二導体21b、22bをそれぞれ基板1に形成した接続用電極4a、4bの上に形成し、第三導体23を基板1に形成した封止用下地金属膜5の上に形成して、第一基板1と第二基板11とを接合した以外は、実施の形態1と同様に構成される。
以上のようにしても、図2Bに示す実施の形態1と同様のウエハレベルパッケージ構造体とでき、実施の形態1と同様の作用効果を有する。
本発明に係る実施の形態3のウエハレベルパッケージ構造体は、図5に示すように、第一基板1上に一体で構成された素子2に代えて、第一基板1とは別体で構成された機能素子であるチップ素子6を第一基板1の引き出し電極3a,3b上にフリップチップボンディングした以外は、実施の形態1のウエハレベルパッケージと同様に構成される。尚、実施の形態3では、チップ状の半導体チップ素子6を、基板1にAuバンプ7によりフリップチップ実装している。本実施の形態3は、第一基板1がシリコンで、半導体チップ素子6がガリウム砒素基板を用いて構成されたモノリシックマイクロ波集積回路(MMIC)やアルミナなどの基板を用いて構成されたマイクロ波集積回路である場合に、特に有効である。
本発明に係る実施の形態4のウエハレベルパッケージ構造体は、図7A及び図7Bに示すように、各素子2にそれぞれ半導体チップ素子6を接続して、素子2と半導体チップ素子6を含んで機能素子を構成し、その機能回路を一括して封止した以外は、実施の形態1と同様に構成される。
具体的には、図7A及び図7Bに示すように、素子2の一方の引き出し電極3bを2つに分離し、その間に半導体チップ素子6をフリップチップボンディングしている。図7Aでは、素子2に接続された部分を引き出し電極3dとして表示している。
そして、素子2と半導体チップ素子6を収納できる空間が構成されるように形成された凹部11cにより気密空間が第一基板1と第二基板11の間に形成される。
このようにして、シリコン基板1の同一平面上に素子2とフリップチップ実装された半導体チップ素子6を有し、それらを一括して封止した実施の形態4のウエハレベルパッケージ構造体が構成される。
本発明に係る実施の形態5のウエハレベルパッケージ構造体は、図8A及び図8Bに示すように、第一基板1と第二基板11にさらに第三基板41を張り合わせることにより、複数の素子をウエハレベルでパッケージしたウエハレベルパッケージ構造体であり、機能素子を構成する素子2とチップ素子6とは異なる基板に形成又は実装される。
また、第一基板1の上面には、素子2、引き出し電極3a,3b、貫通配線24及び貫通配線25を内部に含み個別のパッケージ部を画する封止用下地金属膜5aが形成され、第一基板1の下面には、その封止用下地金属膜5aに対向するように、封止用下地金属膜5bが形成される。
貫通配線24は、貫通孔1bと、その内部に絶縁膜12c及び導体膜13cを介して充填された第一導体24aにより構成されている。
貫通配線25は、接続用電極4aの外側に形成され、貫通孔1cと、その内部に絶縁膜12d及び導体膜13dを介して充填された第一導体25aにより構成されている。
また、貫通配線25上には、接続用電極4aとは電気的に分離された接続用電極4bが形成されている。
以上のように、一番上の第二基板11に入出力端子21,22を有し、中間に位置する第一基板1に素子2が一体で形成され、一番下の第三基板41(の凹部41a)にフリップチップ実装素子が配置されてなる実施の形態5のウエハレベルパッケージ構造体は構成される。
さらに、貫通配線を構成する導体を融点の異なる二種類の半田で構成し、融点の低い方の半田を貫通配線の接続、および基板間の接合に用いるため、貫通配線内に埋め込まれた融点の高い方の半田がリフローして溶け出すことがなく、かつ基板内の半導体素子を不活性ガス充填あるいは真空封止することができる。
2 素子、
3a,3b,3d,42a,42b 引き出し電極、
4a,4b,43a,43b 接続用電極、
5,14,44 封止用下地金属膜、
6 チップ素子、
7 Auバンプ、
11 第二基板、
11a,11b 貫通孔、
1c,11c,41a 凹部、
12a,12b,12c,12d 絶縁膜、
13a,13b,13c,13d 導体膜、
21,22 入出力端子、
21a,22a,24a,25a 第一導体、
21b,22b,25b,24b 第二導体、
23,26 第三導体、
31,32 マスク、
41 第三基板、
24,25 貫通配線、
1b,1c 貫通孔、
Claims (14)
- それぞれ入出力電極を有する複数の機能素子が設けられた第一基板と、上記各機能素子をそれぞれ封止するように貼り合わされた第二基板とを備えたウエハレベルパッケージ構造体であって、
上記第二基板は、上記入出力電極にそれぞれ対向する貫通孔と、その貫通孔に充填された第一導体とを有し、上記各機能素子の入出力端子が、上記貫通孔と上記第一導体とを含んで構成されており、
上記第一導体が半田であり該半田が上記貫通孔の内部に絶縁膜を介して充填され、かつ上記第一導体と上記絶縁膜の間に半田と濡れ性のよい導体膜を有することを特徴とするウエハレベルパッケージ構造体。 - 上記第一導体と上記入出力電極とが上記第一導体より融点の低い第二導体によって接合された請求項1記載のウエハレベルパッケージ構造体。
- 上記第一基板は上記各機能素子の周りをそれぞれ取り囲む第一封止用下地金属膜を有し、かつ上記第二基板は上記第一封止用下地金属膜に対向する第二封止用下地金属膜を有しており、
上記第一封止用下地金属膜と上記第二封止用下地金属膜が第三導体で接合されることにより上記各機能素子が気密封止される請求項1又は2記載のウエハレベルパッケージ構造体。 - 上記第三導体は、上記第二導体による上記第一導体と上記入出力電極の接合温度で、上記第一封止用下地金属膜と上記第二封止用下地金属膜とを接合することができる導体からなる請求項3記載のウエハレベルパッケージ構造体。
- 上記第二導体と上記第三導体とが同一の材料からなる請求項4記載のウエハレベルパッケージ構造体。
- 上記第一基板と上記第二基板とは、上記各機能素子の周りをそれぞれ取り囲むように設けられた封止用樹脂によって接合されており、該封止用樹脂は、上記第二導体による上記第一導体と上記入出力電極の接合温度で、上記各素子を封止することが可能な樹脂からなる請求項2記載のウエハレベルパッケージ構造体。
- 上記各機能素子がそれぞれ不活性ガスによる封止又は真空封止された請求項1〜6のうちのいずれか1つに記載のウエハレベルパッケージ構造体。
- 上記第二基板は、上記各機能素子とそれぞれ対向する領域に第二凹部を有する請求項1〜7のうちのいずれか1つに記載のウエハレベルパッケージ構造体。
- 上記各機能素子は、上記第一基板上にフリップチップ実装されたチップ素子を含む請求項1〜8のうちのいずれか1つに記載のウエハレベルパッケージ構造体。
- 上記第一基板は第一凹部を含み、上記各機能素子は上記第一凹部の底面にフリップチップ実装されたチップ素子を含む請求項1〜8のうちのいずれか1つに記載のウエハレベルパッケージ構造体。
- 上記各機能素子はそれぞれ、上記第一基板と一体で構成された第一の素子と、フリップチップ実装された第二の素子を含んでなる請求項1〜8のうちのいずれか1つに記載のウエハレベルパッケージ構造体。
- 上記機能素子の一部を構成する素子が形成された第三基板をさらに含み、上記第三基板がその第三基板に形成された上記素子を封止するように上記第一基板の上記第二基板とは反対側の面に接合された請求項1〜11のうちのいずれか1つに記載のウエハレベルパッケージ構造体。
- 請求項1〜12のうちのいずれか1つに記載のウエハレベルパッケージ構造体から分割されてなる素子。
- それぞれ入出力電極を有する複数の機能素子が設けられた第一基板と、上記各機能素子をそれぞれ封止するように貼り合わされた第二基板とを備えたウエハレベルパッケージ構造体の製造方法であって、
上記第二基板において上記入出力電極に対向する位置にそれぞれ貫通孔を形成することと、
上記貫通孔にそれぞれ第一導体を充填することと、
上記第一基板において、上記機能素子と上記入出力電極を内部に含むようにそれぞれ第一接合用電極を形成することと、
上記第二基板において、上記第一接合用電極にそれぞれ対向する位置に第二接合用電極を形成することと、
上記第一接合用電極と上記第二接合用電極、及び上記第一導体と上記入出力電極を上記第一導体より低い融点を有する金属により接合することとを含み、
上記貫通孔にそれぞれ第一導体を充填する工程は、
上記貫通孔に絶縁膜を形成することと、
上記絶縁膜の上に、溶解した半田と濡れ性のよい導体膜を形成することと、
上記導体膜が形成された貫通孔に、上記第一導体の材料として半田を溶融させた粒子を滴下することを含むことを特徴とするウエハレベルパッケージ構造体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004058744A JP4312631B2 (ja) | 2004-03-03 | 2004-03-03 | ウエハレベルパッケージ構造体とその製造方法、及びそのウエハレベルパッケージ構造体から分割された素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004058744A JP4312631B2 (ja) | 2004-03-03 | 2004-03-03 | ウエハレベルパッケージ構造体とその製造方法、及びそのウエハレベルパッケージ構造体から分割された素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005251898A JP2005251898A (ja) | 2005-09-15 |
JP4312631B2 true JP4312631B2 (ja) | 2009-08-12 |
Family
ID=35032109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004058744A Expired - Fee Related JP4312631B2 (ja) | 2004-03-03 | 2004-03-03 | ウエハレベルパッケージ構造体とその製造方法、及びそのウエハレベルパッケージ構造体から分割された素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4312631B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016033504A (ja) * | 2014-07-31 | 2016-03-10 | セイコーエプソン株式会社 | 物理量センサー、電子機器および移動体 |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7262622B2 (en) * | 2005-03-24 | 2007-08-28 | Memsic, Inc. | Wafer-level package for integrated circuits |
JP4716836B2 (ja) * | 2005-10-05 | 2011-07-06 | パナソニック株式会社 | 半導体装置 |
US7528494B2 (en) * | 2005-11-03 | 2009-05-05 | International Business Machines Corporation | Accessible chip stack and process of manufacturing thereof |
US8026594B2 (en) | 2005-11-25 | 2011-09-27 | Panasonic Electric Works Co., Ltd. | Sensor device and production method therefor |
WO2007061059A1 (ja) * | 2005-11-25 | 2007-05-31 | Matsushita Electric Works, Ltd. | センサ装置およびその製造方法 |
JP4665733B2 (ja) * | 2005-11-25 | 2011-04-06 | パナソニック電工株式会社 | センサエレメント |
TW200733318A (en) | 2005-11-25 | 2007-09-01 | Matsushita Electric Works Ltd | Wafer-level package structure and production method therefor |
US8067769B2 (en) | 2005-11-25 | 2011-11-29 | Panasonic Electric Works Co., Ltd. | Wafer level package structure, and sensor device obtained from the same package structure |
JP5069410B2 (ja) * | 2005-11-25 | 2012-11-07 | パナソニック株式会社 | センサエレメント |
EP1978555B1 (en) | 2005-12-26 | 2016-12-28 | Kyocera Corporation | Microelectronic machine and method for manufacturing same |
JP5168819B2 (ja) | 2006-06-02 | 2013-03-27 | 日産自動車株式会社 | 半導体パッケージおよびその製造方法 |
JP4967537B2 (ja) * | 2006-08-29 | 2012-07-04 | 大日本印刷株式会社 | センサーユニットおよびその製造方法 |
JP5064768B2 (ja) * | 2006-11-22 | 2012-10-31 | 新光電気工業株式会社 | 電子部品および電子部品の製造方法 |
JP4792143B2 (ja) | 2007-02-22 | 2011-10-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
US20100059244A1 (en) * | 2007-03-05 | 2010-03-11 | Kyocera Corporation | Microstructure Apparatus and Method for Manufacturing Microstructure Apparatus |
JP5016383B2 (ja) * | 2007-05-24 | 2012-09-05 | パナソニック株式会社 | センサ装置 |
JP5016382B2 (ja) * | 2007-05-24 | 2012-09-05 | パナソニック株式会社 | センサ装置およびその製造方法 |
JP5260890B2 (ja) * | 2007-05-24 | 2013-08-14 | パナソニック株式会社 | センサ装置およびその製造方法 |
DE102007025992A1 (de) * | 2007-06-04 | 2008-12-11 | Epcos Ag | Verfahren zur Herstellung eines MEMS-Packages |
WO2009048861A2 (en) * | 2007-10-11 | 2009-04-16 | Skyworks Solutions, Inc. | Methods for forming a through via |
US7696064B2 (en) | 2007-10-11 | 2010-04-13 | Skyworks Solutions, Inc. | Methods for forming a through via |
DE102007058951B4 (de) * | 2007-12-07 | 2020-03-26 | Snaptrack, Inc. | MEMS Package |
JP5332439B2 (ja) | 2008-09-18 | 2013-11-06 | 富士通株式会社 | パッケージドマイクロ可動デバイス製造方法 |
WO2010095201A1 (ja) * | 2009-02-20 | 2010-08-26 | パナソニック株式会社 | 半導体装置及び半導体装置の製造方法 |
JP5177015B2 (ja) | 2009-02-27 | 2013-04-03 | 富士通株式会社 | パッケージドデバイスおよびパッケージドデバイス製造方法 |
JP4793496B2 (ja) | 2009-04-06 | 2011-10-12 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP5494038B2 (ja) | 2009-05-21 | 2014-05-14 | 富士通株式会社 | 電子デバイスおよびその製造方法 |
JP5800197B2 (ja) * | 2009-09-01 | 2015-10-28 | 国立大学法人東北大学 | 配線接続方法と機能デバイス |
JP5218497B2 (ja) | 2009-12-04 | 2013-06-26 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP5115618B2 (ja) | 2009-12-17 | 2013-01-09 | 株式会社デンソー | 半導体装置 |
JP5521862B2 (ja) | 2010-07-29 | 2014-06-18 | 三菱電機株式会社 | 半導体装置の製造方法 |
WO2013145287A1 (ja) * | 2012-03-30 | 2013-10-03 | 株式会社日立製作所 | Memsデバイスおよびその製造方法 |
CN105789170A (zh) * | 2014-12-26 | 2016-07-20 | 恒劲科技股份有限公司 | 封装堆栈结构 |
CN113819899B (zh) * | 2021-11-22 | 2022-03-11 | 北京晨晶电子有限公司 | 异质集成表贴陀螺 |
WO2023209926A1 (ja) * | 2022-04-28 | 2023-11-02 | 三菱電機株式会社 | 半導体装置 |
-
2004
- 2004-03-03 JP JP2004058744A patent/JP4312631B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016033504A (ja) * | 2014-07-31 | 2016-03-10 | セイコーエプソン株式会社 | 物理量センサー、電子機器および移動体 |
Also Published As
Publication number | Publication date |
---|---|
JP2005251898A (ja) | 2005-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4312631B2 (ja) | ウエハレベルパッケージ構造体とその製造方法、及びそのウエハレベルパッケージ構造体から分割された素子 | |
US7932594B2 (en) | Electronic component sealing substrate for hermetically sealing a micro electronic mechanical system of an electronic component | |
EP2121511B1 (en) | Method of packaging an electronic or micromechanical component | |
JP4938779B2 (ja) | 微小電子機械機構装置およびその製造方法 | |
US7368808B2 (en) | MEMS packaging using a non-silicon substrate for encapsulation and interconnection | |
US20100087024A1 (en) | Device cavity organic package structures and methods of manufacturing same | |
US20110115036A1 (en) | Device packages and methods of fabricating the same | |
JP4741621B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 | |
WO2008066087A1 (fr) | Dispositif de structure fine pour fabrication du dispositif de structure fine et substrat de scellement | |
JP4268480B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
JP4761713B2 (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
JP2008034515A (ja) | 電子装置およびパッケージ | |
JP4126459B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、並びに電子装置の製造方法 | |
JP2007042786A (ja) | マイクロデバイス及びそのパッケージング方法 | |
JP2005262382A (ja) | 電子装置およびその製造方法 | |
JP4903540B2 (ja) | 微小電子機械部品封止用基板及び複数個取り形態の微小電子機械部品封止用基板、並びに微小電子機械装置及び微小電子機械装置の製造方法 | |
US20090315169A1 (en) | Frame and method of manufacturing assembly | |
JP4556637B2 (ja) | 機能素子体 | |
JP4116954B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置 | |
JP2005212016A (ja) | 電子部品封止用基板および多数個取り用電子部品封止用基板ならびに電子装置の製造方法 | |
JP4731291B2 (ja) | 電子部品封止用基板およびそれを用いた電子装置、電子装置の製造方法 | |
JP4434870B2 (ja) | 多数個取り電子部品封止用基板および電子装置ならびに電子装置の製造方法 | |
JP4404647B2 (ja) | 電子装置および電子部品封止用基板 | |
JP2005153067A (ja) | 電子部品封止用基板およびそれを用いた電子装置の製造方法 | |
JP2006185968A (ja) | 電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061212 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20061212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081031 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090331 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090428 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090513 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |