JP4312451B2 - 静電気保護素子及び半導体装置 - Google Patents
静電気保護素子及び半導体装置 Download PDFInfo
- Publication number
- JP4312451B2 JP4312451B2 JP2002373082A JP2002373082A JP4312451B2 JP 4312451 B2 JP4312451 B2 JP 4312451B2 JP 2002373082 A JP2002373082 A JP 2002373082A JP 2002373082 A JP2002373082 A JP 2002373082A JP 4312451 B2 JP4312451 B2 JP 4312451B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- terminal
- diffusion region
- well
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 253
- 239000000758 substrate Substances 0.000 claims description 48
- 238000002955 isolation Methods 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 239000007772 electrode material Substances 0.000 claims description 5
- 230000002441 reversible effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 34
- 230000003071 parasitic effect Effects 0.000 description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 25
- 229910052710 silicon Inorganic materials 0.000 description 25
- 239000010703 silicon Substances 0.000 description 25
- 238000000034 method Methods 0.000 description 21
- 239000012535 impurity Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 6
- 239000010949 copper Substances 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000000670 limiting effect Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000010410 layer Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置(以下、LSIとする)を静電気放電(Electrostatic Discharge (ESD))から保護する静電気保護素子に関し、特にLSIを高速動作させるために用いられる微細トランジスタ等の破壊耐量が低いデバイスを保護する静電気保護素子に関する。
【0002】
【従来の技術】
近年、LSIの高速化,高集積化の著しい進展に伴い、素子の微細化、特に電界効果トランジスタ(以下、MOSTrとする)のゲート絶縁膜の薄膜化が急速に進んでいるため、被保護デバイスであるMOSTrのゲート絶縁膜が破壊するより低い電圧でESD保護回路が動作する必要がある。しかも、このときLSIの高速動作性能への影響を抑制するために、ESD保護回路により被保護デバイスに付加される浮遊容量を抑制する必要がある。付加される浮遊容量を抑制するには、ESD保護回路を構成する保護素子のサイズを小さくする必要があるが、保護素子のサイズを小さくすると、ESDノイズにより保護素子自身も損傷しやすくなるという問題がある。
【0003】
被保護デバイスの破壊を防止すると共に保護素子自身の損傷も回避できるESD保護回路の従来例として、例えば特許文献1に開示された保護回路がある。図14は特許文献1に開示された保護回路の図である。図14を参照すると特許文献1に開示された保護回路600は、電界効果トランジスタ607のゲート606に接続された入力端子VIN601と高電位側電源端子VDD602との間に、アノードとカソードをそれぞれ入力端子VIN601と電源端子VDD602に接続した第1のダイオード604と電源端子VDD602側から入力端子VIN601側に向けて順方向となるように複数のダイオードを直列に接続した第1のダイオード群608を備え、入力端子VIN601と低電位側電源端子VSS603との間に、アノードとカソードをそれぞれ電源端子VSS603と入力端子VIN601に接続した第2のダイオード605と入力端子VIN601側から電源端子VSS603側に向けて順方向となるように複数のダイオードを直列に接続した第2のダイオード群609を備えて構成されている。
【0004】
又、ESD破壊耐量が低い素子を保護するための低電圧で動作する従来のESD保護回路としては、例えば特許文献2に開示された入力保護回路や特許文献3に開示されたESD保護装置がある。図15は特許文献2に開示された入力保護回路の図で、(a)は回路図、(b)は(a)の模式的な断面構造を示す断面図である。図15を参照すると、特許文献2に開示された入力保護回路700は、nチャネルMOSTr(以下、NMOSとする)711のドレイン(D)が入力端子VINに接続され、そのソース(S)及びゲート(G)は共通接続され、このソース(S)とゲート(G)はグランド(GND)に接続されている。一方、pチャネルMOSTr(以下、PMOSとする)712のドレイン(D)は入力端子VINに接続され、そのソース(S)とゲート(G)は共通接続された状態で電源VDDに接続されている。電源VDDと入力端子VINの間には、ダイオード781がn3+n4個直列接続して順方向に挿入され、これらをn3個とn4個に分割する接続点はPMOS712の基板(SB)に接続されている。更に、入力端子VINとGNDの間には、ダイオード781がn1+n2個直列接続して順方向に挿入され、これらをn1個とn2個に分割する接続点はNMOS711の基板(SB)に接続されている。尚、ダイオードの個数は、例えば、n1個とn2個のダイオード781の使用個数の場合、以下のようにして決定される。即ち、電源電圧がVdd,入力端子VINに印加される入力電圧Vinが0≦Vin≦Vddのとき、1個のダイオードの順方向電圧をVf とすれば、
Vdd/(n1+n2)<Vf ……… (1)
を満たすように設定する。この設定は、n3個とn4個のダイオード781についても同様である。(1)式は、通常動作時にダイオードを通じて流れるリーク電流を抑えるための条件である。通常動作時には、n1+n2個のダイオード781の両端には、最大でVddの電圧が加わるため、各ダイオードに分配された電圧Vdd/(n1+n2)が、各ダイオードの順方向電圧Vf に比べて小さければリークは抑えられることになる。例えば、電源電圧が3.3Vの場合、順方向電圧Vf を0.33Vとすれば、(1)式からVdd/Vf <n1+n2であるので、n1+n2>10(=3.3/0.33)となる。従って、n1を10個、n2を1個にする。この場合、通常動作時の入力電圧Vinは0Vと3.3Vの間にあるため、n1個のダイオード781とn2個のダイオード781の接続点の電位、即ちNMOS711の基板電位(SB電位)は、n1+n2個のダイオード781で分配された0Vと0.3Vの間で変化する。
【0005】
このような構成により、入力端子VINに印加された入力電圧Vinに応じてPMOS712又はNMOS711の基板(SB)が順方向にバイアスされるので、基板(SB)が順方向にバイアスされた側のMOSTrのスナップバックのトリガー電圧Vt1を低下させることができ、過電圧の入力に対して内部素子のゲート酸化膜の破壊を防止できるようにしている。
【0006】
尚、(b)は(a)に示した入力保護回路の断面構造を示す。ここでは、NMOS711とn1個とn2個のダイオード781により構成される回路部分、及びPMOS712とn3個とn4個のダイオード781により構成される回路部分は、MOSTr部分の不純物の導電型、バイアスが異なるのみで、これ以外の構造や動作は対称的な関係にあり、基本的に同じであるため、NMOS711とこれにかかわる回路についてのみ図示している。
【0007】
図16は本発明者による特許文献3に開示されたESD保護装置の図で、(a)は回路図、(b)は(a)の模式的な断面構造を示す断面図である。図16を参照すると、このESD保護装置800は入力バッファ保護回路として動作するもので、半導体集積回路チップの入力端子(入力パッド)806と例えばCMOS(Complemenntary Metal Oxide Semiconductor)トランジスタ880との間に設けられ、入力端子806に印加された過電圧によって導通するダイオード群851,852を有するトリガ素子850と、ダイオード群851,852が導通することによって導通し入力端子806の蓄積電荷を放電する縦型バイポーラトランジスタ821,822を有するESD保護素子820とを備えている。そして、ダイオード群851,852は複数のダイオードが直列に接続されたものであり、過電圧はダイオード群851,852にとって順方向電圧である。尚、ダイオード群851,852は、(a)では4個のダイオードが直列に接続されたものとして示しているが、(b)では2個のダイオードが直列に接続されたものとして便宜上簡略化して示している。
【0008】
ダイオード群851は、初段のカソードが縦型バイポーラトランジスタ821のベースに接続され、最終段のアノードが入力端子806に接続されている。ダイオード群852は、最終段のカソードが縦型バイポーラトランジスタ822のベースに接続され、初段のアノードが電源端子807に接続されている。ダイオード群851の最終段のカソードとグランド端子808との間には、抵抗833が接続されている。ダイオード群852の最終段のカソードと入力端子806との間には、抵抗834が接続されている。
【0009】
縦型バイポーラトランジスタ821,822は、どちらもNPN型である。縦型バイポーラトランジスタ821は、コレクタが入力端子806に接続され、エミッタがグランド端子808に接続されている。縦型バイポーラトランジスタ822は、コレクタが電源端子807に接続され、エミッタが入力端子806に接続されている。抵抗833,834は、同じ半導体集積回路チップ内に形成された単結晶シリコン、多結晶シリコン又は金属等からなる。ダイオード群851,852は、通常のCMOSプロセス時に形成されるN+拡散層801、P+拡散層802及びNウェル805などで形成する。
【0010】
このESD保護装置は、ダイオード群851,852の導通によって流れるトリガ電流が抵抗833,834を流れるときの電圧降下により、縦型バイポーラトランジスタ821,822のベース電位を上昇させて、縦型バイポーラトランジスタ821,822をオンにする。これにより、入力端子806に蓄えられた静電気による大量の電荷を、シリコン基板の縦方向に放電させ、大きなESD耐量を得ている。
【0011】
【特許文献1】
特開昭63−81845号公報(p2、第1図)
【特許文献2】
特開2001−148460号公報(p5,6、図8,9)
【特許文献3】
特開2002−43533号公報(p12,13、図26,27)
【0012】
【発明が解決しようとする課題】
特許文献1に開示された保護回路は、複数のダイオードを直列に接続したダイオード群を用い、被保護端子に印加されたESDノイズをダイオードの順方向電流で高電位側電源端子或いは低電位側電源端子等の放電端子に放電させるようにしているので保護素子の損傷は防止できるが、複数のダイオードを直列に接続したときの順方向オン抵抗がかなりの大きさになり、放電電流の増加に伴って被保護端子と放電端子との間の電位差が急激に大きくなるため、ESD耐量の低下している最近の被保護デバイスの保護に適用するのは問題がある。
【0013】
この問題を解決する手段の一つとして、ダイオード群と並列に他の電流経路が形成されるように静電気保護素子を構成することが考えられる。図17は、その一例として、ダイオード群を構成する各ダイオードを近接して配置し、ダイオード群に順方向電流が流れるときの寄生効果を用いるようにした例を示す図で、(a),(b)はそれぞれ模式的な平面図と,(a)のR−R’線に沿った矢視断面を示す模式的な断面図である。この静電気保護素子900は、いずれもp型シリコン基板903の主面に形成されたnウェル領域910,nウェル領域920及びnウェル領域930と、これら全体を囲繞するpウェル領域940を有し、更にnウェル領域910の内部にはn型拡散領域911及びp型拡散領域915が形成され、nウェル領域920の内部にはn型拡散領域921及びp型拡散領域925が形成され、nウェル領域930の内部にはn型拡散領域931及びp型拡散領域935が形成され、pウェル領域940の内部にはp型拡散領域945が形成されている。そして、p型拡散領域915と第1端子901,n型拡散領域911とp型拡散領域925,n型拡散領域921とp型拡散領域935,及びn型拡散領域931と第2端子902がそれぞれ接続される。従って、この静電気保護素子900は、nウェル領域910とp型拡散領域915で形成される第1ダイオードD1と、nウェル領域920とp型拡散領域925で形成される第2ダイオードD2と、nウェル領域930とp型拡散領域935で形成される第3ダイオードD3を、第1端子901と第2端子902の間に順方向に直列接続した構成となっている。尚、p型拡散領域945は、通常この静電気保護素子900が搭載されるLSIの最低電位電源に接続される。
【0014】
この静電気保護素子900の第1端子901と第2端子902の間の第1端子901側が正となるESDノイズが印加されたときの電圧−電流特性は、図18の「寄生NPNTrが動作した場合」のグラフのようになる。即ち、この場合の放電経路は、最初は3個の直列接続された第1ダイオードD1乃至第3ダイオードD3を介して第2端子902に放電されるのみであるが、第1端子901と第2端子902の間の電圧がある程度まで上昇(この例では、ほぼ1.75V)すると、nウェル領域910,nウェル領域920及びp型シリコン基板903で構成される寄生NPNトランジスタ(以下、寄生NPNTrとする)991とnウェル領域920,nウェル領域930及びp型シリコン基板903で構成される寄生NPNTr993がオンしダイオード群と並列に放電経路が形成されるので両端子間の電圧上昇が抑制されている。しかし、この静電気保護素子900では、ESDノイズによる保護動作が生じると、図18から分かるように第1端子901と第2端子902の間でラッチアップが発生するスナップバック電圧、及びラッチアップの保持電圧が極めて低く(この例では、それぞれ1.75V、及び1.1V程度)、通常動作時の電源電圧が1V程度以上のLSIには適用できない。
【0015】
又、特許文献2の入力保護回路や特許文献3のESD保護装置のように、ESD保護素子と並列にダイオード群を設けて、ダイオード群をトリガ素子として用いる方法がある。即ち、特許文献2の入力保護回路や特許文献3のESD保護装置は、順方向ダイオードを電源電圧以上になるように多段接続したダイオード群を被保護端子と放電端子との間にESD保護素子と並列に挿入し、このダイオード群をESD保護素子のトリガ素子として用いることで低電圧での保護動作を行わせることで、ダイオードの順方向オン抵抗(放電能力)の問題を回避している。しかし、このような構成では、ダイオード群の他にESD保護素子が必要でありESD保護回路の所要面積が大きくなるという問題がある。又、これらのダイオード群は図15(b),16(b)に示されるように各ダイオードがp型基板上に近接して且つ隣り合うダイオードのNウェル間(図15(b)ではNウェル791の間、図16(b)ではNウェル805の間)のp型不純物濃度を変える等の処置を施すことなく配置されているので、静電気保護素子900の場合と同様入力端子VINに印加されるノイズ等によりラッチアップを生じやすくなるという問題もある。
【0016】
従って、本発明の目的は、低電圧で被保護デバイスの保護動作が可能、従ってESD耐量の小さい被保護デバイスをESDノイズから保護することができ、且つ付加される浮遊容量を抑制すると共に実使用状態でラッチアップの発生を抑制できる静電気保護素子を提供することにある。
【0017】
【課題を解決するための手段】
そのため、本発明による静電気保護素子は、いずれも一導電型の半導体基板の一主面側に形成された、前記一導電型に対し逆導電型のM個(但し、Mは2以上の整数)の第1ウェル領域と、隣り合う前記第1ウェル領域の間に形成された前記一導電型の第2ウェル領域とを有し、更に、
M個の前記第1ウェル領域はいずれも各々の内部に形成された前記逆導電型の第1拡散領域及び前記一導電型の第2拡散領域を備えると共に、少なくとも一つの前記第2ウェル領域がその中に形成された前記一導電型の第3拡散領域を備え、j番目(但しjは、1≦j≦(M−1)の整数)の前記第1ウェル領域内の前記第1拡散領域が(j+1)番目の前記第1ウェル領域内の前記第2拡散領域に接続され、1番目の前記第1ウェル領域内の前記第2拡散領域が第1端子に接続され、M番目の前記第1ウェル領域内の前記第1拡散領域が第2端子に接続され、所望の被保護端子と放電端子の一方に前記第1端子が他方に前記第2端子がそれぞれ接続されることを特徴とする。
【0018】
又、本発明の他の静電気保護素子は、いずれも一つのp型半導体領域の一主面側に形成された、n型のM個(但し、Mは2以上の整数)の第1ウェル領域,及び隣り合う前記第1ウェル領域の間に形成されたp型の第2ウェル領域を有し、更に、
M個の前記第1ウェル領域はいずれも各々の内部に形成されたn型の第1拡散領域及びp型の第2拡散領域を備えると共に、少なくとも一つの前記第2ウェル領域がその中に形成されたp型の第3拡散領域を備え、
j番目(但しjは、1≦j≦(M−1)の整数)の前記第1ウェル領域内の前記第1拡散領域が(j+1)番目の前記第1ウェル領域内の前記第2拡散領域に接続され、1番目の前記第1ウェル領域内の前記第2拡散領域が第1端子に接続され、M番目の前記第1ウェル領域内の前記第1拡散領域が第2端子に接続され、通常動作時において所望の被保護端子と放電端子の一方に前記第1端子が,他方に前記第2端子がそれぞれ接続されることを特徴とする。
【0019】
このとき、前記第1端子に接続された前記第2拡散領域を含む1番目の前記第1ウェル領域を最高電位第1ウェル領域として、この最高電位第1ウェル領域と隣り合う前記第1ウェル領域との間に形成された前記第2ウェル領域の内部のみに、前記第3拡散領域が形成されている構成としてもよい。
【0020】
又、前記第2ウェル領域が、隣り合う前記第1ウェル領域の間では単一領域で形成され、前記第3拡散領域は隣り合う前記第1ウェル領域の間で互いに離間した複数の領域に分割されている構成とすることもできる。
【0021】
或いは、前記第2ウェル領域が、隣り合う前記第1ウェル領域の間で互いに離間した複数の領域に分割されている構成としてもよい。
【0022】
又、通常動作時において、所望の被保護端子と放電端子の間に印加される最大電圧及び前記被保護端子と前記放電端子の間で許容される最大リーク電流規格値をそれぞれVx及びIfとし、前記第1ウェル領域と前記第2拡散領域からなるダイオードに電流値Ifの電流を順方向に流したときの前記第1ウェル領域と前記第2拡散領域との間の電位差をVfとし、nを任意の整数としたとき、
前記第1ウェル領域の数Mは、
|Vx|<n×|Vf|
を満足する最小のnとするのが望ましい。
【0023】
【発明の実施の形態】
次に、本発明について図面を参照して説明する。
図1は、本発明の静電気保護素子の一実施形態を示す図で、(a)は模式的な平面図、(b)は(a)におけるP部の模式的な詳細平面図、(c)及び(d)は(a)におけるQ1−Q1’線に沿った矢視断面及び(b)におけるQ2−Q2’線に沿った矢視断面をそれぞれ模式的に示す断面図、(e)は(a)の模式的な等価回路図である。尚、以下では、半導体基板をシリコン基板、一導電型をp型、逆導電型をn型として説明する。又、同一導電型の場合、拡散領域の不純物濃度はウェル領域の不純物濃度よりも十分高いものとする。
【0024】
図1を参照すると、本実施形態の静電気保護素子100は、一導電型の半導体基板であるp型シリコン基板3の素子が形成される主面上で互いに直交する2方向をX方向及びY方向としたとき、例えばX方向の直線に沿って互いに離間して配置・形成されたM(Mは2以上の整数)個の逆導電型の第1ウェル領域であるnウェル領域nWと、隣り合うnウェル領域nWの間に形成された一導電型の第2ウェル領域であるpウェル領域pWとを有し、更に、M個のnウェル領域nWが各々の内部に形成された逆導電型の第1拡散領域であるn型拡散領域nDと一導電型の第2拡散領域であるp型拡散領域pD1を、又pウェル領域pWがその中に形成された一導電型の第3拡散領域であるp型拡散領域pD2を、それぞれ備え、
j番目(但しjは、1≦j≦(M−1)の整数)のnウェル領域nW内のn型拡散領域nDが(j+1)番目のnウェル領域10内のp型拡散領域pD1に接続され、1番目のnウェル領域nW内のp型拡散領域pD1が第1端子1に接続され、M番目のnウェル領域nW内のn型拡散領域nDが第2端子2に接続され、所望の被保護端子(図示せず)と放電端子(図示せず)の一方に第1端子1が,他方に第2端子2がそれぞれ接続される。又、本実施形態では、一つのpウェル領域pW内に複数のp型拡散領域pD2が互いに離間して形成されている。
【0025】
尚、通常は他の素子との相互干渉を避けるため、M個のnウェル領域nWを全て囲繞するpウェル領域pGWとこの内部に形成されたp型拡散領域pGDとを更に備え、p型拡散領域pGDが当該LSIの最低電位電源VSSと接続されている。
【0026】
上記構成により、各nウェル領域nWは内部に形成されたn型拡散領域nD及びp型拡散領域pD1をそれぞれカソード及びアノードとするダイオードを構成しており、等価回路は図1(e)のようになる。即ち、j番目(但しjは、1≦j≦(M−1)の整数)のダイオードDjのカソード(K)が(j+1)番目のダイオードD(j+1)のアノード(A)に接続され、1番目のダイオードD1のアノードが第1端子1に接続され、M番目のダイオードDmのカソードが第2端子2に接続されている。
【0027】
ここで、Mの設定方法について説明する。基本的には、静電気保護素子100が接続される被保護端子と放電端子との間で許容されるリーク電流をIf0、上記各nウェル領域nWで構成されるダイオードに順方向電流If0を流したときの順方向電圧をVf、通常動作時に被保護端子と放電端子との間に生じる最大の電位差をVxとしたとき、
|Vx|<N×|Vf|
を満足する整数Nの中で最小のものをMとすればよい。これにより、各ダイオードに印加される順方向電圧はVf未満となるので、静電気保護素子100を接続しても所定の規格値を超えるリーク電流が流れることはなく、無用の消費電力の増加を防止することができる。
【0028】
又、本実施形態の静電気保護素子100は、隣り合うnウェル領域nWの間に、pウェル領域pW及びその内部に複数の互いに離間したp型拡散領域pD2が設けられているで、隣り合うnウェル領域nWの間の電位差がある程度大きくなると、隣り合うnウェル領域nW及びp型シリコン基板3で構成される寄生NPNTrがオンして電流経路が形成されるが、隣り合うnウェル領域nWの間がp型シリコン基板3のみ或いはpウェル領域pWのみの場合に比べるスナップバック電圧は大きくなっている。図2はこの様子を説明する、静電気保護素子の模式的な電圧−電流特性グラフである。グラフA,B,及びCは、それぞれ各nウェル領域の周囲にガードリングが設けられ低電位側電源VSSに接続されている場合,隣り合うnウェル領域nW間がp型シリコン基板3のみ或いはpウェル領域pWのみの場合,及び隣り合うnウェル領域nWの間にpウェル領域pW及び部分的にp型拡散領域pD2が設けられている場合に対応するグラフである。即ち、グラフAはESDノイズを直列接続されたダイオード群の順方向電流のみで放電させる場合に該当し、グラフB及びCは直列接続されたダイオード群の順方向電流及び寄生効果による電流経路で放電させる場合に該当する。又、グラフBではESDノイズによりラッチアップが生じると、ラッチアップの保持電圧及び保持電流の双方が、制限電圧及び制限電流より小さく、ESDノイズが無くなってもラッチアップ現象が解消されず通常動作に復帰できなかったり、スナップバック電圧が小さいためラッチアップ耐量が小さく、即ち通常動作時のノイズでラッチアップを生じやすく、動作が不安定になる。(尚、前述の制限電圧及び制限電流は、LSIに印加できる最大定格電圧及び最大定格電流を意味する。)
しかし、本実施形態の静電気保護素子100の構成に対応するグラフCは、ESDノイズがある程度大きくなると、上記のとおり隣り合うnウェル領域nW及びp型シリコン基板3で構成される寄生NPNTrがオンしてダイオード群と並列に電流経路が形成されて第1端子1と第2端子2の間の電圧の上昇を抑制するが、隣り合うnウェル領域nWの間にpウェル領域pW及びその内部に設けられたp型拡散領域pD2を備えているので、(a)のように「ラッチアップ動作時の保持電圧が制限電圧より大きい」、又は(b)のように「ラッチアップ動作開始電流が制限電流より大きい」、のいずれか少なくとも一方を満たすようになっているので、通常動作時にラッチアップが生じることはなく、動作の安定性が向上する。
【0029】
尚、寄生NPNTrがラッチアップ動作を起こすスナップバック電圧やラッチアップ動作開始電流、ラッチアップ動作を起こしたときの保持電圧等は、隣り合うnウェル領域nWの間に形成されたpウェル領域pW及びこのpウェル領域pWの内部に形成されたp型拡散領域pD2の形状、大きさ、不純物濃度等により制御されるので、本実施形態の静電気保護素子100が接続される端子の上述した制限電圧値或いは制限電流値に応じて、pウェル領域pW及びその内部に形成されるp型拡散領域pD2の形状、大きさ、不純物濃度等を適宜定めればよい。
【0030】
図3は本実施形態の静電気保護素子100をLSIに適用する具体例を示す接続図で、(a),(b)及び(c)はそれぞれ入力、出力及び電源の保護に適用した場合の接続例を示す。例えば、入力保護の場合、図3(a)を参照すると、被保護端子である入力端子VINと放電端子である高電位側電源VDDとの間に静電気保護素子100a及び静電保護ダイオード120aが静電気保護素子100aの第1端子1a及び静電保護ダイオード120aのカソードをいずれも高電位側電源VDD側にして接続され、被保護端子である入力端子VINと放電端子である低電位側電源VSSとの間に静電気保護素子100b及び静電保護ダイオード120bが静電気保護素子100bの第2端子2b及び静電保護ダイオード120bのアノードをいずれも低電位側電源VSS側にして接続される。又、出力保護の場合、図3(b)を参照すると、被保護端子である出力端子VOUT と放電端子である高電位側電源VDDとの間に静電気保護素子100c及び静電保護ダイオード120cが静電気保護素子100cの第1端子1c及び静電保護ダイオード120cのカソードをいずれも高電位側電源VDD側にして接続され、被保護端子である出力端子VOUT と放電端子である低電位側電源VSSとの間に静電気保護素子100d及び静電保護ダイオード120dが静電気保護素子100dの第2端子2d及び静電保護ダイオード120dのアノードをいずれも低電位側電源VSS側にして接続される。(但し、静電保護ダイオード120c、120dは省略することもできる。)更に、電源保護の場合、図3(c)を参照すると、高電位側電源VDDと低電位側電源VSSとの間に静電気保護素子100e及び静電保護ダイオード120eが静電気保護素子100eの第1端子1e及び静電保護ダイオード120eのカソードをいずれも高電位側電源VDD側に、従って静電気保護素子100eの第2端子2e及び静電保護ダイオード120eのアノードをいずれも低電位側電源VSS側にして接続される。(但し、静電保護ダイオード120eは省略することもできる。)尚、電源保護の場合は、ESDノイズが印加される側の端子が被保護端子となり、他方が放電端子となる。
【0031】
この中で、入力保護の場合を例として上記Mの設定方法を具体的に説明する。尚、入力端子VINと高電位側電源VDD及び低電位側電源VSSの間にそれぞれ接続される静電気保護素子100a及び100bに許容される最大リーク電流はいずれもIf0、静電気保護素子を構成する各ダイオードに順方向電流If0を流したときのダイオード1個の順方向電圧は全てVfとし、低電位側電源VSSの電位は接地電位、即ち0Vとして説明する。通常動作時に入力端子VINに印加される最大電圧及び最小電圧をそれぞれVinmax 及びVinmin 、高電位側電源VDDの推奨動作最大電圧をVddmax とすると、通常動作時における入力端子VINと高電位側電源VDDとの間の最大電位差Vxh及び入力端子VINと低電位側電源VSSとの間の最大電位差Vxsは、それぞれ次のようになる。
Vxh=Vddmax−Vinmin
Vxs=Vinmax
従って、静電気保護素子100a及び静電気保護素子100bをそれぞれ構成するnウェル領域nWの数(従ってダイオードの数)Ma及びMbは、それぞれ次式を満足する整数Na及び整数Nbの最小値とすればよい。
|Vxh|<Na×|Vf|
|Vxs|<Nb×|Vf|
例えば、LSIがCMOSで構成されていれば、
Vinmax =Vddmax
Vinmin =0
となる場合が多いが、高速動作をさせる場合は、
0<Vinmin,Vinmax<Vddmax
と設定されることもあり、この場合は電源保護用の静電気保護素子よりもnウェル領域nWの数、即ちダイオードの数を少なくできる可能性がある。
【0032】
尚、図3は、被保護端子と放電端子との間に静電気保護素子100と逆並列に静電保護ダイオード120を接続した例を示したが、LSIが活線挿抜或いはホットプラグに対応する必要がある場合等は、入力端子VINや出力端子VOUT の電位が高電位側電源VDDの電位よりも高くなることがあるため、静電保護ダイオード120aや静電保護ダイオード120cを使用することができない。この場合には、図19に示すように被保護端子である入力端子VINや出力端子VOUT 等のインターフェイス端子VIFと高電位側電源VDDとの間に、静電気保護素子100a及び静電気保護素子100fが静電気保護素子100aの第1端子1a及び静電気保護素子100fの第2端子2fをいずれも高電位側電源VDD側にして接続され、インターフェイス端子VIFと低電位側電源VSSとの間に静電気保護素子100b及び静電保護ダイオード120bが静電気保護素子100bの第2端子2b及び静電保護ダイオード120bのアノードをいずれも低電位側電源VSS側にして接続される。このとき、静電気保護素子100fを構成するダイオードの数を、活線挿抜或いはホットプラグの際にインターフェイス端子VIFと高電位側電源VDDとの間に印加される最大電圧に応じて定めておけばよい。
【0033】
以下、本実施形態の静電気保護素子につき、M=3の場合を例として、より具体的な実施例で説明する。図4は、第1実施例を説明するための図で、(a)は模式的な平面図、(b)及び(c)はそれぞれ(a)におけるA1−A1’線及びB1−B1’線に沿った矢視断面を模式的に示す断面図である。
【0034】
図4を参照すると、静電気保護素子200は、X方向の直線に沿って互いに離間して配置・形成されたいずれも第1ウェル領域である3個のnウェル領域10,20,30と、隣り合うnウェル領域10とnウェル領域20の間及びnウェル領域20とnウェル領域30の間にそれぞれ形成されたいずれも第2ウェル領域であるpウェル領域50及びpウェル領域60とを有し、更に、nウェル領域10がその内部に形成された第1拡散領域であるn型拡散領域11と第2拡散領域であるp型拡散領域15を、nウェル領域20がその内部に形成された第1拡散領域であるn型拡散領域21と第2拡散領域であるp型拡散領域25を、nウェル領域30がその内部に形成された第1拡散領域であるn型拡散領域31と第2拡散領域であるp型拡散領域35を、pウェル領域50がその中に互いに離間した複数の領域として形成された第3拡散領域であるp型拡散領域55a,55b,55c,55d,55e(以下、総称するときは単にp型拡散領域55とする)を、pウェル領域60がその中に互いに離間した複数の領域として形成された第3拡散領域であるp型拡散領域65a,65b,65c,65d,65e(以下、総称するときは単にp型拡散領域65とする)をそれぞれ備えている。そして、n型拡散領域11がp型拡散領域25と,p型拡散領域15が第1端子1と,n型拡散領域21がp型拡散領域35と,更にn型拡散領域31が第2端子2とそれぞれ金属配線5で接続されている。尚、金属配線5は、アルミニウム(Al)或いは銅(Cu)等を主材料として形成されるのが望ましい。又、この静電気保護素子200が搭載されるLSIの内部素子がCMOS構成であれば、p型拡散領域15,25,35、p型拡散領域55、及びp型拡散領域65の不純物濃度はpMOSTrのソース・ドレイン領域の不純物濃度と同じ濃度に形成され、n型拡散領域11,21,31の不純物濃度はnMOSTrのソース・ドレイン領域の不純物濃度と同じ濃度に形成される。又、p型拡散領域15,25,35、p型拡散領域55、型拡散領域65、及びn型拡散領域11,21,31は、それぞれの領域境界部に領域を画定する浅溝分離領域4が形成されている。
【0035】
又、nウェル領域10,20,30、pウェル領域50及びpウェル領域60、p型拡散領域15,25,35、p型拡散領域55、及びp型拡散領域65の平面形状は、特に限定されないが、いずれも長辺がY方向の矩形状となっている。更に、n型拡散領域11,21及び31の平面形状は、第1の矩形の内部を第1の矩形の各辺と平行な辺からなる第2の矩形でくり抜いたドーナツ状になっている。
【0036】
又、この静電気保護素子200は、3個のnウェル領域10,20,30を全て囲繞するpウェル領域40とこの内部に形成されたp型拡散領域41を備え、このp型拡散領域41は静電気保護素子200が搭載されているLSIの最低電位電源VSSに接続されている。又、静電気保護素子200では、pウェル領域40,50,60が一体で形成されている。
【0037】
次に、この静電気保護素子200の保護動作を説明する。図5は第1実施例の静電気保護素子200の等価回路を示す図で、(a)及び(b)はそれぞれ図4(b)の断面図に模式的な寄生素子を付加して示す図及び寄生効果を含む等価回路図である。この静電気保護素子200では、nウェル領域10とp型拡散領域15が第1ダイオードD1を、nウェル領域20とp型拡散領域25が第2ダイオードD2を、nウェル領域30とp型拡散領域35が第3ダイオードD3を、それぞれ構成している。以下、図5を参照して説明する。
【0038】
第1端子1と第2端子2の間に第1端子1側が正となるESDノイズが印加され、電圧が3×Vfを超えると、まずダイオードの順方向電流が第1端子1から第2端子2へ流れ始める。即ち、p型拡散領域15からnウェル領域10へ、p型拡散領域25からnウェル領域20へ、そしてp型拡散領域35からnウェル領域30へそれぞれ電流が流れる。この電流が増加してくると、p型拡散領域15,nウェル領域10及びp型シリコン基板3で構成される縦方向の寄生PNPトランジスタ(以下、寄生PNPTrとする)Tr、p型拡散領域25,nウェル領域20及びp型シリコン基板3で構成される縦方向の寄生PNPTr及びp型拡散領域15,nウェル領域10及びp型シリコン基板3で構成される縦方向の寄生PNPTrにも電流が流れるようになる。そして、これら寄生PNPTrの電流が増加してくると、pウェル領域50及びpウェル領域60の電位が上昇し、nウェル領域10,p型シリコン基板3及びnウェル領域20で構成される寄生NPNトランジスタ(以下、寄生NPNTrとする)91及びnウェル領域20,p型シリコン基板3及びnウェル領域30で構成される寄生NPNTr93が導通するようになり、直列に接続された第1ダイオードD1、第2ダイオードD2及び第3ダイオードD3の順方向の電流経路と並列に電流経路が構成されるので、第1端子1と第2端子2の間の電圧上昇が抑制される。
【0039】
本実施例の静電気保護素子200は、nウェル領域10とnウェル領域20の間及びnウェル領域20とnウェル領域30の間に、それぞれpウェル領域50及びpウェル領域60が形成され、更にpウェル領域50の内部にはp型拡散領域55が、pウェル領域60の内部にはp型拡散領域65がそれぞれ形成されているので、nウェル領域10とnウェル領域20の間及びnウェル領域20とnウェル領域30の間がp型シリコン基板3のままになっている場合に比べ図5の等価回路における寄生NPNTr91,93の各ベース抵抗となる抵抗R1,R3の抵抗値が実効的に低下して、寄生NPNTr91,93の各ベース電位がより安定している。従って、通常動作時の多少のノイズでラッチアップ動作を生じることはない。
【0040】
尚、本実施例では、この静電気保護素子200が接続される端子の制限電圧値及び制限電流値に応じて、p型拡散領域55及びp型拡散領域65の配置間隔、分割数、不純物濃度等が調整される。
【0041】
次に、静電気保護素子200の製造方法の概要を説明する。図6は、この製造方法の一例を説明するための主要工程毎の断面を示す工程毎断面図である。尚、この工程毎断面図は、図4におけるA1−A1’線に沿った矢視断面を用いて示している。
【0042】
尚、静電気保護素子200の主要サイズは、図5(c)の寸法定義を参照すると、nウェル領域10,20,30のY方向の長さWy1=50μm、p型拡散領域15,25,35のY方向の長さWy2=40μm、隣り合うnウェル領域の間隔(nウェル領域10とnウェル領域20の間隔及びnウェル領域20とnウェル領域30の間隔)Wx4=5μm、pウェル領域50,60のX方向の幅Wx5=3μm、p型拡散領域55,65のX方向及びY方向の長さWx3及びWy3をそれぞれWx3=2μm、Wy3=8μm、p型拡散領域55,65を構成する単位p型拡散領域、即ちp型拡散領域55a,55b,55c,55d,55e及びp型拡散領域65a,65b,65c,65d,65e、のY方向に隣り合うp型拡散領域の間隔(例えば、p型拡散領域55aとp型拡散領域55bとの間隔、p型拡散領域65cとp型拡散領域65b或いはp型拡散領域65dとの間隔等々)d=2.5μmとした。但し、図面は分かり易くするため、上記寸法とは関係なく適宜拡大して示してある。
【0043】
まず、比抵抗が10Ω・cm程度のp型シリコン基板3を準備し、この基板の所望の回路素子が形成される主面側の所定の位置に、例えばイオン注入技術により不純物濃度が5×1017cm-3程度のnウェル領域10,20,30と、不純物濃度が5×1017cm-3程度のpウェル領域40,50,60をそれぞれ形成する。(図6(a))。
【0044】
次に、例えば浅溝分離技術を用いて所定の素子領域を画定する浅溝分離領域4を形成する(図6(b))。
【0045】
次に、所望の内部回路素子等(図示せず)を形成するためゲート絶縁膜を成長させ、更にゲート電極となる例えば多結晶シリコン等を堆積してパターニングし、ゲート領域が形成される(いずれも図示せず)。
【0046】
次に、所望の領域以外をフォトレジスト(以下、PRとする)91等で被覆し、イオン注入技術により例えば砒素(As)を加速電圧10keVで1×1015個/cm2程度注入してn型拡散領域11,21,31を含む所定のn型領域を形成する(図6(c))。
【0047】
次に、所望の領域以外をPR93等で被覆し、イオン注入技術により例えば5keV程度の加速電圧でボロン(B)を1×1015個/cm2程度注入してp型拡散領域15,25,35,45,55,65を含む所定のP型領域を形成する(図6(d))。
【0048】
以後は、公知の方法により、所定の領域にコンタクト孔を開口し、アルミニウム(Al)、銅(Cu)、或いはこれらのいずれかを主材料とする金属等から選択された所定の配線材料を堆積してパターンニングし(図6(e))、多層配線が必要であればこの後、層間絶縁膜の堆積、接続孔の開口、配線材料の堆積及びパターンニングを繰り返して多層配線にして形成すればよいので説明は省略する。尚、p型拡散領域55及びp型拡散領域65は、必要に応じてコンタクト孔が開口され、上述の配線材料を用いて所定の電源(通常は、p型シリコン基板3が接続される電源と同じ電源)に接続される。
【0049】
尚、前述の製造方法の各処理は、通常のCMOS型LSIの製造方法に全て含まれる処理であって静電気保護素子200を搭載するために新たな工程の追加は不要であり、具体的な処理条件やパターン寸法等は静電気保護素子200が搭載されるLSIの製造条件と、静電気保護素子200に求められる保護動作の条件等に合わせて適宜設定すればよい。
【0050】
次に第1実施例の変形例について説明する。図7は第1実施例の変形例を説明する図で、(a)は模式的な平面図、(b)及び(c)はそれぞれ(a)のA2−A2’線及びB2−B2’線に沿った矢視断面の模式的な断面図である。図7を参照すると、この変形例の静電気保護素子200aは、いずれも第1ウェル領域である3個のnウェル領域10a,20a,30aがX方向の直線に沿って互いに離間してこの順序で配置・形成され、nウェル領域10aとnウェル領域20aの間及びnウェル領域20aとnウェル領域30aの間にそれぞれ第2ウェル領域であるpウェル領域50及びpウェル領域60が形成され、更に、nウェル領域10aの内部にn型拡散領域11aとp型拡散領域15が形成され、nウェル領域20aの内部にn型拡散領域21aとp型拡散領域25が形成され、nウェル領域30aの内部にn型拡散領域31aとp型拡散領域35が形成され、pウェル領域50の内部に互いに離間した複数の領域からなるp型拡散領域55が形成され、pウェル領域60の内部に互いに離間した複数の領域からなるp型拡散領域65が形成されている。尚、n型拡散領域11aとp型拡散領域15、n型拡散領域21aとp型拡散領域25、及びn型拡散領域31aとp型拡散領域35は、それぞれが互いにX方向に対向して形成されている。そして、n型拡散領域11aがp型拡散領域25と,p型拡散領域15が第1端子1と,n型拡散領域21aがp型拡散領域35と,更にn型拡散領域31aが第2端子2とそれぞれ金属配線5で接続されている。
【0051】
上記のとおり、静電気保護素子200と変形例の静電気保護素子200aとの差異は、静電気保護素子200ではp型拡散領域15,25,35がn型拡散領域11,21,31によりそれぞれ囲繞されているのに対し、静電気保護素子200aではn型拡散領域11aとp型拡散領域15、n型拡散領域21aとp型拡散領域25、及びn型拡散領域31aとp型拡散領域35は、それぞれが互いにX方向に対向して形成されている点だけで、その他は接続関係、作用効果等も含めて全て同一であり、詳細な説明は省略する。
【0052】
次に第2実施例について説明する。図8は第2実施例を説明するための図で、(a)は模式的な平面図、(b)及び(c)はそれぞれ(a)におけるA3−A3’線及びB3−B3’線に沿った矢視断面を模式的に示す断面図である。図8を参照すると、第2実施例の静電気保護素子210は、X方向の直線に沿って互いに離間して配置・形成されたいずれも第1ウェ領域である3個のnウェル領域10,20,30と、隣り合うnウェル領域10とnウェル領域20の間に互いに離間した複数の領域として形成された第2ウェル領域であるpウェル領域51a,51b,51cと、nウェル領域20とnウェル領域30の間に互いに離間した複数の領域として形成された第2ウェル領域であるpウェル領域61a,61b,61cとを有し、更に、nウェル領域10がその内部に形成されたn型拡散領域11とp型拡散領域15を、nウェル領域20がその内部に形成されたn型拡散領域21とp型拡散領域25を、nウェル領域30がその内部に形成されたn型拡散領域31とp型拡散領域35を、pウェル領域51a,51b,51cがそれぞれの中に形成された第3拡散領域であるp型拡散領域56a,56b,56cを、pウェル領域61a,61b,61cがそれぞれの中に形成された第3拡散領域であるp型拡散領域66a,66b,66cをそれぞれ備えている。そして、n型拡散領域11がp型拡散領域25と,p型拡散領域15が第1端子1と,n型拡散領域21がp型拡散領域35と,更にn型拡散領域31が第2端子2とそれぞれ金属配線5で接続されている。尚、上記以外の構成は、静電気保護素子200の構成と同様であり、同じ構成要素には同じ参照符号を付して詳細な説明は省略する。
【0053】
上記のとおり、静電気保護素子210ではnウェル領域10とnウェル領域20の間及びnウェル領域20とnウェル領域30の間にそれぞれ互いに離間した複数のpウェル領域が設けられ、各pウェル領域内には単一領域のp型拡散領域が形成されるようにした点が静電気保護素子200との違いである。静電気保護素子210においても、ESDノイズが印加されたときの保護動作を含む作用効果は、静電気保護素子200の場合と同様であり、説明は省略する。
【0054】
次に、第3実施例について説明する。図9は第3実施例を説明するための図で、(a)は模式的な平面図、(b)及び(c)はそれぞれ(a)におけるA4−A4’線及びB4−B4’線に沿った矢視断面を模式的に示す断面図である。図9を参照すると、第3実施例の静電気保護素子300は、X方向の直線に沿って互いに離間して配置・形成された3個のnウェル領域10,20,30と、nウェル領域10とnウェル領域20の間に形成されたpウェル領域50と、nウェル領域20とnウェル領域30の間に形成されたpウェル領域60とを有し、更に、nウェル領域10がその内部に形成されたn型拡散領域11とp型拡散領域15を、nウェル領域20がその内部に形成されたn型拡散領域21とp型拡散領域25を、nウェル領域30がその内部に形成されたn型拡散領域31とp型拡散領域35を、それぞれ備えている。又、この静電気保護素子300における最高電位第1ウェル領域であるnウェル領域10とこのnウェル領域10と隣り合うnウェル領域20との間に設けられたpウェル領域50はその内部に形成された第3拡散領域であるp型拡散領域57を備えているが、pウェル領域60の内部にはp型拡散領域は形成されていない。更に、n型拡散領域11がp型拡散領域25と,p型拡散領域15が第1端子1と,n型拡散領域21がp型拡散領域35と,更にn型拡散領域31が第2端子2とそれぞれ金属配線5で接続されている。尚、上記以外の構成は、静電気保護素子200の構成と同様であり、同じ構成要素には同じ参照符号を付けて詳細な説明は省略する。
【0055】
上記のとおり、静電気保護素子300ではnウェル領域10とnウェル領域20の間に設けられたpウェル領域50の内部のみに単一領域のp型拡散領域57が形成された点が静電気保護素子200との違いである。このように静電気保護素子300では、pウェル領域50の内部のみに単一領域のp型拡散領域57が形成されたことにより、より高電圧が印加されるnウェル領域10,p型シリコン基板3及びnウェル領域20で構成される寄生NPNTr91のラッチアップを抑制すると共に、nウェル領域20,p型シリコン基板3及びnウェル領域30で構成される寄生NPNTr93は導通し易くなっている。この静電気保護素子300においても、ESDノイズが印加されたときの保護動作を含む作用効果は、静電気保護素子200の場合と同様の作用効果が得られる。
【0056】
以上説明したとおり、本発明の静電気保護素子は第1端子と第2端子の間に第1端子をアノード側として所定個数のダイオードを順方向に直列接続した構成を有し、且つ各ダイオードは互いに離間して形成された第1ウェル領域であるnウェル領域及びそれぞれの内部に形成されたp型拡散領域で構成され、更に隣り合うnウェル領域の間にpウェル領域を備えると共に最高電位第1ウェル領域となるnウェル領域と隣り合うnウェル領域との間に設けられたpウェル領域の内部には複数の互いに離間したp型拡散領域が形成されている。従って、第1端子と第2端子との間に第1端子側が正(+)となるESDノイズが印加された際には、隣り合うnウェル領域及びその間に設けられたp型拡散領域で構成される寄生NPNTrが導通して、直列接続されたダイオードを順方向に流れる電流経路と並列に寄生NPNTrによる電流経路が形成される。これにより、各ダイオードのサイズを小さくしても、ESDノイズに対する保護動作の際の第1端子と第2端子との間の電圧上昇が抑制される。一方、通常動作時においては、pウェル領域及び最高電位第1ウェル領域となるnウェル領域に隣接するpウェル領域内には少なくとも設けられたp型拡散領域により、第1端子と第2端子との間のラッチアップが抑制される。従って、本発明の静電気保護素子が接続される被保護端子に付加される浮遊容量を抑制すると共に実使用状態でラッチアップの発生を抑制しながら、ESD耐量の小さい被保護デバイスをESDノイズから保護することができるという効果が得られる。
【0057】
尚、本発明は上記実施形態の説明に限定されるものでなく、その要旨の範囲内において種々変更が可能である。
例えば、上記各実施例では、各第1ウェル領域の内部に形成されるn型拡散領域とp型拡散領域との間に浅溝分離領域4を設けた例で説明したが、n型拡散領域とp型拡散領域との間には浅溝分離領域等の半導体基板の内部、即ち当該n型拡散領域及びp型拡散領域の半導体基板表面位置から見て半導体基板の厚さ方向に入り込んだ絶縁膜が形成されないようにすることもできる。図10は、第1ウェル領域内のn型拡散領域とp型拡散領域との間に浅溝分離領域形成しない場合の構造例を説明するために図4(a)のA1−A1’線に沿った矢視断面のnウェル領域10の部分のみを拡大して示す図で、(a)及び(b)はそれぞれMOSTrのゲート部構造を用いた場合及び半導体基板表面に単に絶縁膜を形成しただけの場合の模式的な断面図である。図10(a)の例は、n型拡散領域11とp型拡散領域15との間に浅溝分離領域4を形成せず、この静電気保護素子が搭載されたLSIの内部素子のMOSTrのゲート絶縁膜(通常はシリコン酸化膜)を形成する工程で同時に同じゲート絶縁膜7を形成し、更にMOSTrのゲート電極を形成する工程で、同じゲート電極材料からなるゲート電極材料膜8を形成し、その上に層間絶縁膜(通常は、シリコン酸化膜、シリコン窒化膜等のシリコン系絶縁膜やそれらの多層膜)9を堆積させている。尚、このゲート電極材料膜8には他の配線等を接続せず、フローティングのままとする。図11は、図10(a)の構造を用いる場合の製造方法の主要工程毎の断面を示す工程毎断面図である。尚、この工程毎断面図も図6と同様、図4におけるA1−A1’線に沿った矢視断面を用いて示している。この場合、浅溝分離領域やゲート電極を形成するためのマスクパターンを変更するだけでよく、図6の例の製造方法と全く同じになるので詳細な説明は省略する。
【0058】
又、図10(b)の例は、n型拡散領域11とp型拡散領域15との間のp型シリコン基板3表面にゲート絶縁膜7と層間絶縁膜9が積層された構成になっている。この場合も、図10(a)の場合と同様、浅溝分離領域やゲート電極を形成するためのマスクパターンを変更するだけでよい。尚、各拡散領域のコンタクト部に図10(b)のようにシリサイド部95を形成し、コンタクト抵抗を小さくするようにしてもよい。
【0059】
図10の例のように、第1ウェル領域の内部に形成されるn型拡散領域とp型拡散領域との間から浅溝分離領域を除去した構成とすることにより、各ダイオードの高電流領域における順方向抵抗を低下させることができる。
【0060】
又、上記各実施例では、直線に沿って配置された複数のnウェル領域の端部に配置されたnウェル領域を、最高電位第1ウェル領域となるnウェル領域10或いはnウェル領域10aとしたが、最高電位第1ウェル領域の両側に他の第1ウェル領域が配置されるようにすることもできる。図12,13はM=3の場合を例として、最高電位第1ウェル領域となるnウェル領域10を中央としてX方向の両側にnウェル領域20及びnウェル領域30を配置し、nウェル領域10とnウェル領域20の間及びnウェル領域10とnウェル領域30の間にそれぞれ第2ウェル領域であるpウェル領域及び第3拡散領域であるp型拡散領域を配置したときの模式的な平面図である。尚、これらの図において、上記各実施例と同じ構成要素は同じ参照符号を付けて説明を省力する。
【0061】
図12(a)は、nウェル領域10とnウェル領域20の間に単一領域で且つ孤立したpウェル領域52とその中に単一領域のp型拡散領域57が配置され、nウェル領域10とnウェル領域30の間に単一のpウェル領域60とその中に単一領域のp型拡散領域67が配置され、pウェル領域60はnウェル領域10,20及び30を全て囲繞するpウェル領域40と一体で形成された例である。又、図12(b)は、nウェル領域10とnウェル領域20の間にpウェル領域51a,51b,51cが配置され、nウェル領域10とnウェル領域30の間にpウェル領域61a,61b,61cが配置され、更にpウェル領域51a,51b,51cの中にp型拡散領域56a,56b,56cがそれぞれ配置され、pウェル領域61a,61b,61cの中にp型拡散領域66a,66b,66cがそれぞれ配置された例である。
【0062】
又、図13(a)は、図12(a)の例とほぼ同じ構成であるが、pウェル領域52の中に配置・形成された第3拡散領域が複数のp型拡散領域55a,55b,55c,55d,55eかなっている点が、図12(a)と異なっている。又、図13(b)は、例えば図12(a)の例でnウェル領域10とnウェル領域20の間に配置されていたpウェル領域52及びp型拡散領域57の代わりに、複数のpウェル領域51a,51b,51c及びこれらの中にp型拡散領域56a,56b,56cをそれぞれ配置すれば、他は図12(a)の例と同じ構成である。
【0063】
尚、p型拡散領域57やp型拡散領域67のように単一の第2ウェル領域の中に第3拡散領域が単一領域で形成される場合は、コンタクト孔の大きさ及びその数を調整することで寄生NPNTrの効果とラッチアップ耐量を調整することができる。
【0064】
図12や図13の構成は、静電気保護素子内の接続配線がやや複雑になるが、第1端子1にESDノイズが印加されると、ダイオードの順方向電流経路と、nウェル領域10,nウェル領域20及びp型シリコン基板3で構成される寄生NPNTrを流れる電流経路の他に、nウェル領域10,nウェル領域30及びp型シリコン基板3で構成される寄生NPNTrを流れる電流経路も構成されるので、ESDノイズによる第1端子1と第2端子2との間の電圧上昇をより抑制できる。
【0065】
尚、第2ウェル領域及び第3拡散領域の形状、例えば各領域の数や複数の領域にする場合に各領域の大きさや領域の間隔等、については上記実施例に限定されるものでなく、この静電気保護素子により保護されるデバイスの所望のESD耐量や、第1端子1と第2端子2との間の所望のラッチアップ耐量等に基づいて適宜設定すればよい。このとき、一つの静電気保護素子内であっても、図12(a)や図13の例のように、第2ウェル領域及び第3拡散領域の形状が配置される位置によって異なっていてもよい。
【0066】
【発明の効果】
以上説明したように、本発明の静電気保護素子を用いることにより、低電圧で保護動作が可能であり、且つ付加される浮遊容量を抑制すると共に実使用状態でラッチアップの発生を抑制でき、ESD耐量の小さい被保護デバイスをESDノイズから保護することができるという効果が得られる。従って、例えば入出力部で超高速動作を必要とするLSIでは、ESD耐量の小さいデバイスが外部端子と直接接続され且つ当該端子の浮遊容量をできるだけ抑制しなければならないことが多くなるが、その場合でも当該端子に本発明の静電気保護素子を適用することにより、所望のLSIを容易に実現することができる。
【図面の簡単な説明】
【図1】本発明の静電気保護素子の一実施形態を示す図で、(a)は模式的な平面図、(b)は(a)におけるP部の模式的な詳細平面図、(c)及び(d)は(a)におけるQ1−Q1’線に沿った矢視断面及び(b)におけるQ2−Q2’線に沿った矢視断面をそれぞれ模式的に示す断面図、(e)は(a)の模式的な等価回路図である。
【図2】静電気保護素子の模式的な電圧−電流特性グラフである。
【図3】図1の静電気保護素子をLSIに適用する具体例を示す接続図で、(a),(b)及び(c)はそれぞれ入力、出力及び電源の保護に適用した場合の接続例を示す。
【図4】本発明の静電気保護素子の第1実施例を説明するための図で、(a)は模式的な平面図、(b)及び(c)はそれぞれ(a)におけるA1−A1’線及びB1−B1’線に沿った矢視断面を模式的に示す断面図である。
【図5】第1実施例の静電気保護素子の等価回路を示す図で、(a)及び(b)はそれぞれ図4(b)の断面図に模式的な寄生素子を付加して示す図及び寄生効果を含む等価回路図である。
【図6】第1実施例の静電気保護素子の製造方法の一例を説明するための主要工程毎の断面を示す工程毎断面図である。
【図7】第1実施例の変形例の静電気保護素子を説明する図で、(a)は模式的な平面図、(b)及び(c)はそれぞれ(a)のA2−A2’線及びB2−B2’線に沿った矢視断面の模式的な断面図である。
【図8】第2実施例の静電気保護素子を説明するための図で、(a)は模式的な平面図、(b)及び(c)はそれぞれ(a)におけるA3−A3’線及びB3−B3’線に沿った矢視断面を模式的に示す断面図である。
【図9】第3実施例の静電気保護素子を説明するための図で、(a)は模式的な平面図、(b)及び(c)はそれぞれ(a)におけるA4−A4’線及びB4−B4’線に沿った矢視断面を模式的に示す断面図である。
【図10】第1ウェル領域内のn型拡散領域とp型拡散領域との間に浅溝分離領域を形成しない場合の構造例を説明する図で、(a)及び(b)はそれぞれMOSTrのゲート部構造を用いた場合及び半導体基板表面に単に絶縁膜を形成しただけの場合の模式的な断面図である。
【図11】図10(a)の構造を用いる場合の製造方法の主要工程毎の断面を示す工程毎断面図である。
【図12】M=3の場合を例として、最高電位第1ウェル領域となるnウェル領域を中央としてX方向の両側にnウェル領域を配置したときの模式的な平面図である。
【図13】M=3の場合を例として、最高電位第1ウェル領域となるnウェル領域を中央としてX方向の両側にnウェル領域を配置したときの模式的な平面図である。
【図14】特開昭63−81845号公報に開示された保護回路の図である。
【図15】特開2001−148460号公報に開示された入力保護回路の図で、(a)は回路図、(b)は(a)の模式的な断面構造を示す断面図である。
【図16】特開2002−43533号公報に開示されたESD保護装置の図で、(a)は回路図、(b)は(a)の模式的な断面構造を示す断面図である。
【図17】ダイオード群を構成する複数のダイオードが近接して配置された例を示す図で、(a),(b)はそれぞれ模式的な平面図と,(a)のR−R’線に沿った矢視断面を示す模式的な断面図である。
【図18】図17の静電気保護素子の電圧−電流特性を、順方向に直列接続したダイオード群のみの場合の電圧−電流特性と共に示すグラフである。
【図19】図1の静電気保護素子をLSIに適用する具体例を示す接続図である。
【符号の説明】
1 第1端子
2 第2端子
3 p型シリコン基板
4 浅溝分離領域
5 金属配線
7 ゲート絶縁膜
8 ゲート電極材料膜
9 層間絶縁膜
10,20,30,nW nウェル領域
11,21,31,nD n型拡散領域
15,25,35,45,55 p型拡散領域
56,57,65,66,67,pD1,pD2,pGD p型拡散領域
40,50,51,52,60,61,pW,pGW pウェル領域
91,93 PR
95 シリサイド部
100,200,210,300 静電気保護素子
120 静電保護ダイオード
Claims (13)
- いずれも一導電型の半導体基板の一主面側に形成された、前記一導電型に対し逆導電型のM個(但し、Mは2以上の整数)の第1ウェル領域と、隣り合う前記第1ウェル領域の間に形成された前記一導電型の第2ウェル領域とを有し、更に、
M個の前記第1ウェル領域はいずれも各々の内部に形成された前記逆導電型の第1拡散領域及び前記一導電型の第2拡散領域を備えると共に、少なくとも一つの前記第2ウェル領域がその中に形成された前記一導電型の第3拡散領域を備え、j番目(但しjは、1≦j≦(M−1)の整数)の前記第1ウェル領域内の前記第1拡散領域が(j+1)番目の前記第1ウェル領域内の前記第2拡散領域に接続され、1番目の前記第1ウェル領域内の前記第2拡散領域が第1端子に接続され、M番目の前記第1ウェル領域内の前記第1拡散領域が第2端子に接続され、インターフェイス端子と高電位電源端子の一方に前記第1端子が、前記インターフェイス端子、前記高電位電源端子、及び低電位電源端子の内の一つであって前記第1端子とは異なるものに前記第2端子がそれぞれ接続されることを特徴とする静電気保護素子。 - いずれも一つのp型半導体領域の一主面側に形成された、n型のM個(但し、Mは2以上の整数)の第1ウェル領域,及び隣り合う前記第1ウェル領域の間に形成されたp型の第2ウェル領域を有し、更に、
M個の前記第1ウェル領域はいずれも各々の内部に形成されたn型の第1拡散領域及びp型の第2拡散領域を備えると共に、少なくとも一つの前記第2ウェル領域がその中に形成されたp型の第3拡散領域を備え、
j番目(但しjは、1≦j≦(M−1)の整数)の前記第1ウェル領域内の前記第1拡散領域が(j+1)番目の前記第1ウェル領域内の前記第2拡散領域に接続され、1番目の前記第1ウェル領域内の前記第2拡散領域が第1端子に接続され、M番目の前記第1ウェル領域内の前記第1拡散領域が第2端子に接続され、インターフェイス端子と高電位電源端子の一方に前記第1端子が、前記インターフェイス端子、前記高電位電源端子、及び低電位電源端子の内の一つであって前記第1端子とは異なるものに前記第2端子がそれぞれ接続されることを特徴とする静電気保護素子。 - 前記一導電型がp型である請求項1記載の静電気保護素子。
- 前記第3拡散領域が、前記第1端子に接続された前記第2拡散領域を含む1番目の前記第1ウェル領域である最高電位第1ウェル領域と隣り合う前記第1ウェル領域との間に形成された前記第2ウェル領域の内部のみに形成されている請求項2又は3に記載の静電気保護素子。
- 前記第2ウェル領域が、隣り合う前記第1ウェル領域の間では単一領域で形成され、前記第3拡散領域は隣り合う前記第1ウェル領域の間で互いに離間した複数の領域に分割されている請求項1乃至4いずれか1項に記載の静電気保護素子。
- 前記第2ウェル領域が、隣り合う前記第1ウェル領域の間で互いに離間した複数の領域に分割されている請求項1乃至4いずれか1項に記載の静電気保護素子。
- 前記第2ウェル領域及び前記第3拡散領域が、隣り合う前記第1ウェル領域の間では単一領域で形成されている請求項4記載の静電気保護素子。
- 通常動作時において、前記第1端子と前記第2端子の間に印加される最大電圧及び前記第1端子と前記第2端子の間で許容される最大リーク電流規格値をそれぞれVx及びIfとし、前記第1ウェル領域と前記第2拡散領域からなるダイオードに電流値Ifの電流を順方向に流したときの前記第1ウェル領域と前記第2拡散領域との間の電位差をVfとし、nを任意の整数としたとき、前記Mは、
|Vx|<n×|Vf|
を満足する最小のnである請求項1乃至7いずれか1項に記載の静電気保護素子。 - 前記第1拡散領域と前記第2拡散領域との間に浅溝分離領域を有する請求項1乃至8いずれか1項に記載の静電気保護素子。
- 一つの前記第1ウェル領域内に形成された前記第1拡散領域と前記第2拡散領域との間の前記半導体基板内部領域には、絶縁膜が形成されていない請求項1乃至8いずれか1項に記載の静電気保護素子。
- 一つの前記第1ウェル領域内に形成された前記第1拡散領域と前記第2拡散領域との間の前記半導体基板表面上に、絶縁膜を介して所定の電極材料膜が形成された請求項10記載の静電気保護素子。
- 少なくとも一つの前記第3拡散領域が、金属配線により所定の電位の電源配線と接続された請求項1乃至11いずれか1項に記載の静電気保護素子。
- 請求項1乃至12いずれか1項に記載の静電気保護素子が接続された外部接続端子を少なくとも一つ有することを特徴とする半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002373082A JP4312451B2 (ja) | 2002-12-24 | 2002-12-24 | 静電気保護素子及び半導体装置 |
US10/743,651 US7067884B2 (en) | 2002-12-24 | 2003-12-22 | Electrostatic discharge device |
TW092136541A TWI248193B (en) | 2002-12-24 | 2003-12-23 | Electrostatic discharge device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002373082A JP4312451B2 (ja) | 2002-12-24 | 2002-12-24 | 静電気保護素子及び半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004207398A JP2004207398A (ja) | 2004-07-22 |
JP4312451B2 true JP4312451B2 (ja) | 2009-08-12 |
Family
ID=32811485
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002373082A Expired - Fee Related JP4312451B2 (ja) | 2002-12-24 | 2002-12-24 | 静電気保護素子及び半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7067884B2 (ja) |
JP (1) | JP4312451B2 (ja) |
TW (1) | TWI248193B (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7405445B2 (en) * | 2004-06-18 | 2008-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method for ESD protection |
US7773442B2 (en) * | 2004-06-25 | 2010-08-10 | Cypress Semiconductor Corporation | Memory cell array latchup prevention |
US9842629B2 (en) | 2004-06-25 | 2017-12-12 | Cypress Semiconductor Corporation | Memory cell array latchup prevention |
US7277263B2 (en) * | 2004-09-08 | 2007-10-02 | Texas Instruments Incorporated | Local ESD protection for low-capacitance applications |
US7491584B2 (en) * | 2005-07-22 | 2009-02-17 | Mediatek Inc. | ESD protection device in high voltage and manufacturing method for the same |
JP2007165492A (ja) * | 2005-12-13 | 2007-06-28 | Seiko Instruments Inc | 半導体集積回路装置 |
US7335955B2 (en) * | 2005-12-14 | 2008-02-26 | Freescale Semiconductor, Inc. | ESD protection for passive integrated devices |
JP4938307B2 (ja) * | 2005-12-28 | 2012-05-23 | パナソニック株式会社 | スイッチ回路、ダイオード |
KR100834828B1 (ko) * | 2006-03-17 | 2008-06-04 | 삼성전자주식회사 | 정전방전 특성을 강화한 반도체 장치 |
JP5041760B2 (ja) * | 2006-08-08 | 2012-10-03 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP2008091687A (ja) * | 2006-10-03 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置 |
US7619862B2 (en) * | 2007-02-22 | 2009-11-17 | Smartech Worldwide Limited | Electrostatic discharge protection circuit for high voltage input pad |
DE102007044047B4 (de) * | 2007-09-14 | 2017-08-03 | Infineon Technologies Ag | Schaltungsanordnung mit einem elektronischen Bauelement und einer ESD-Schutzanordnung |
US7940500B2 (en) * | 2008-05-23 | 2011-05-10 | Sae Magnetics (H.K.) Ltd. | Multi-chip module package including external and internal electrostatic discharge protection circuits, and/or method of making the same |
JP2011003693A (ja) | 2009-06-18 | 2011-01-06 | Renesas Electronics Corp | 半導体集積回路装置 |
WO2011052410A1 (en) * | 2009-10-30 | 2011-05-05 | Semiconductor Energy Laboratory Co., Ltd. | Power diode, rectifier, and semiconductor device including the same |
CN102214915A (zh) * | 2010-04-02 | 2011-10-12 | 中芯国际集成电路制造(上海)有限公司 | 静电放电保护电路 |
KR101712629B1 (ko) * | 2010-08-19 | 2017-03-06 | 삼성전자 주식회사 | Esd 보호 소자와 그 제조 방법 및 그 보호 소자를 포함하는 전기전자장치 |
US8304838B1 (en) | 2011-08-23 | 2012-11-06 | Amazing Microelectronics Corp. | Electrostatic discharge protection device structure |
TWI455274B (zh) * | 2011-11-09 | 2014-10-01 | Via Tech Inc | 靜電放電保護裝置 |
TWI653733B (zh) * | 2017-12-28 | 2019-03-11 | 禾瑞亞科技股份有限公司 | 應用於cmos製程中之靜電放電保護元件結構 |
US11282831B2 (en) | 2019-09-18 | 2022-03-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having multiple electrostatic discharge (ESD) paths |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6381845A (ja) | 1986-09-25 | 1988-04-12 | Mitsubishi Electric Corp | 電界効果型トランジスタ集積回路 |
US5181091A (en) * | 1988-04-29 | 1993-01-19 | Dallas Semiconductor Corp. | Integrated circuit with improved protection against negative transients |
JPH0522099A (ja) * | 1991-07-11 | 1993-01-29 | Nissan Motor Co Ltd | 半導体入力保護回路 |
DE59108436D1 (de) * | 1991-10-22 | 1997-02-06 | Itt Ind Gmbh Deutsche | Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen |
US5321293A (en) * | 1993-07-12 | 1994-06-14 | Xerox Corporation | Integrated device having MOS transistors which enable positive and negative voltage swings |
JP3210147B2 (ja) * | 1993-08-09 | 2001-09-17 | 株式会社東芝 | 半導体装置 |
US5470766A (en) * | 1994-06-06 | 1995-11-28 | Integrated Devices Technology, Inc. | Efficient method for fabricating optimal BiCMOS N-wells for bipolar and field effect transistors |
US5670814A (en) * | 1996-06-03 | 1997-09-23 | Winbond Electronics Corporation | Electrostatic discharge protection circuit triggered by well-coupling |
KR100205609B1 (ko) * | 1997-01-06 | 1999-07-01 | 윤종용 | 정전기 보호 소자 |
US6060752A (en) * | 1997-12-31 | 2000-05-09 | Siliconix, Incorporated | Electrostatic discharge protection circuit |
US6271999B1 (en) * | 1998-11-20 | 2001-08-07 | Taiwan Semiconductor Manufacturing Company | ESD protection circuit for different power supplies |
US6184557B1 (en) * | 1999-01-28 | 2001-02-06 | National Semiconductor Corporation | I/O circuit that utilizes a pair of well structures as resistors to delay an ESD event and as diodes for ESD protection |
JP3221437B2 (ja) | 1999-05-11 | 2001-10-22 | 日本電気株式会社 | 入力保護回路 |
US20020145163A1 (en) * | 2000-02-29 | 2002-10-10 | Jui-Hsiang Pan | Electrostatic discharge protection apparatus |
US6281554B1 (en) * | 2000-03-20 | 2001-08-28 | United Microelectronics Corp. | Electrostatic discharge protection circuit |
JP3633880B2 (ja) | 2000-05-15 | 2005-03-30 | Necエレクトロニクス株式会社 | Esd保護装置及びその製造方法 |
US6358781B1 (en) * | 2000-06-30 | 2002-03-19 | Taiwan Semiconductor Manufacturing Company | Uniform current distribution SCR device for high voltage ESD protection |
US6492208B1 (en) * | 2000-09-28 | 2002-12-10 | Taiwan Semiconductor Manufacturing Company | Embedded SCR protection device for output and input pad |
US6788507B2 (en) * | 2002-03-17 | 2004-09-07 | United Microelectronics Corp. | Electrostatic discharge protection circuit |
JP3753692B2 (ja) * | 2002-12-20 | 2006-03-08 | ローム株式会社 | オープンドレイン用mosfet及びこれを用いた半導体集積回路装置 |
US7405445B2 (en) * | 2004-06-18 | 2008-07-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor structure and method for ESD protection |
-
2002
- 2002-12-24 JP JP2002373082A patent/JP4312451B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-22 US US10/743,651 patent/US7067884B2/en not_active Expired - Lifetime
- 2003-12-23 TW TW092136541A patent/TWI248193B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW200427056A (en) | 2004-12-01 |
JP2004207398A (ja) | 2004-07-22 |
TWI248193B (en) | 2006-01-21 |
US20040155291A1 (en) | 2004-08-12 |
US7067884B2 (en) | 2006-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4312451B2 (ja) | 静電気保護素子及び半導体装置 | |
KR100976410B1 (ko) | 정전기 방전 장치 | |
USRE43215E1 (en) | ESD protection design with turn-on restraining method and structures | |
US7106562B2 (en) | Protection circuit section for semiconductor circuit system | |
DE19518553C2 (de) | CMOS-Ausgabepuffer mit einem ESD-Schutzschaltkreis | |
US6072219A (en) | Substrate-triggering electrostatic discharge protection circuit for deep-submicron integrated circuits | |
US7195958B1 (en) | Methods of fabricating ESD protection structures | |
JP2006523965A (ja) | シリコンオンインシュレータ技術を対象とする静電放電(esd)保護用低電圧シリコン制御整流器(scr) | |
US8288822B2 (en) | ESD protection structures on SOI substrates | |
US9048098B2 (en) | Electrostatic discharge protection device | |
US7772650B2 (en) | Layout structure of electrostatic discharge protection circuit | |
JP2002305254A (ja) | 半導体装置およびその製造方法 | |
WO2011108445A1 (ja) | Esd保護回路及びこれを備えた半導体装置 | |
KR20050011681A (ko) | 반도체 집적회로 | |
US5998245A (en) | Method for making seal-ring structure with ESD protection device | |
JP4215482B2 (ja) | 静電保護回路及び半導体装置 | |
US20230378162A1 (en) | Electrostatic discharge protection for integrated circuit during back end-of-line processing | |
US7782579B2 (en) | Semiconductor integrated circuit | |
JP2005268379A (ja) | 低容量esd保護回路 | |
US8952457B2 (en) | Electrostatic discharge protection circuit | |
JP2001148460A (ja) | 入力保護回路 | |
WO2023105679A1 (ja) | Esd保護回路 | |
CN1996593B (zh) | 利用浮动和/或偏置多晶硅区域的静电保护***和方法 | |
KR20240115162A (ko) | 집적 회로 디바이스 및 제조 방법 | |
CN118016669A (zh) | 集成电路器件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051114 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081021 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081119 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090513 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4312451 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140522 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |