JP4311090B2 - 多層セラミック基板およびその製造方法 - Google Patents

多層セラミック基板およびその製造方法 Download PDF

Info

Publication number
JP4311090B2
JP4311090B2 JP2003170985A JP2003170985A JP4311090B2 JP 4311090 B2 JP4311090 B2 JP 4311090B2 JP 2003170985 A JP2003170985 A JP 2003170985A JP 2003170985 A JP2003170985 A JP 2003170985A JP 4311090 B2 JP4311090 B2 JP 4311090B2
Authority
JP
Japan
Prior art keywords
substrate
constraining layer
ceramic
layer
firing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003170985A
Other languages
English (en)
Other versions
JP2005011843A (ja
Inventor
正人 野宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003170985A priority Critical patent/JP4311090B2/ja
Publication of JP2005011843A publication Critical patent/JP2005011843A/ja
Application granted granted Critical
Publication of JP4311090B2 publication Critical patent/JP4311090B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Producing Shaped Articles From Materials (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、多層セラミック基板とその製造方法に関する。
【0002】
【従来の技術】
近年、携帯情報端末やコンピューターの普及により、これら電子機器に内蔵されるセラミック製の多層基板は盛んに使用されている。この多層基板は、基板サイズを縮小し、また電気特性を向上させるため、一般に配線回路が搭載されたセラミックグリーンシートを複数枚積層し、作製された積層体を焼成して製造される。しかし、セラミックグリーンシートは焼成時に収縮が起こるため、焼成後にできあがった基板には反りが発生していたり、クラックやゆがみ、うねりが発生する可能性がある。基板の形状に異常があると、焼成時に基板に形成されている配線回路が断線したり、基板自体が衝撃に対して脆くなるため、品質面で問題を残すこととなる。
【0003】
このような問題に対し、特許文献1では、積層体の特定のシート間に拘束層を設ける製法が提案されている。
【0004】
【特許文献1】
特開2001−291955号公報
【0005】
【発明が解決しようとする課題】
しかしながら、特許文献1の製法では、基板全体としての反りは抑えられたとしても、拘束層で挟まれた一枚一枚のセラミック層に目を向けた場合、セラミック層の端面は内側に凹んだ形状になるという、別の問題が生じることになる。これは、セラミック層の両主面に位置する拘束層の拘束力が、セラミック層の主面近傍付近には及ぶが、主面から離れた、つまりセラミック層の中程までは届かないため起こる現象である。セラミックは焼成時に収縮が発生するが、拘束層の拘束力が届かないセラミック層の端面の中程では収縮が発生し、結果として端面の形状は凹んだものとなってしまう。
【0006】
このような凹みが発生すると、セラミック層端面は衝撃に対して脆くなったり、さらに基板側面に電極が形成されている場合には、端面の凹みの影響を受けて電極も断線してしまうなどの不具合が発生する可能性があり、信頼性の高い基板を作製できない。
【0007】
そこで、この発明の目的は、上述のような問題を解決し得る多層セラミック基板の製造方法と、それによって得られた多層セラミック基板を提供しようとすることである。
【0008】
【課題を解決するための手段】
本発明の請求項1記載の多層セラミック基板においては、複数のセラミック層を積層してなる基板本体を備え、前記基板本体の積層方向に平行な側面に、焼成工程での焼成温度では焼結しない材料を用いて形成され、前記側面に沿って延びる拘束層が形成されていることを特徴とする。
【0009】
また、本発明の請求項2記載の多層セラミック基板においては、前記基板本体の側面には側面電極が形成されており、前記側面電極の周辺部には前記拘束層が形成されていることを特徴としている。湾曲した端面に側面電極が形成された場合、衝撃に対して断線しやすくなるなどの品質面での問題が発生する可能性があるので、側面電極が形成される基板に本発明を適用すると特に効果がある。
【0010】
また、本発明の請求項3記載の多層セラミック基板の製造方法によると、セラミック層となるべきセラミックグリーンシートを準備するグリーンシート準備工程と、前記セラミックグリーンシートの主面に拘束層を形成する拘束層形成工程と、前記セラミックグリーンシートに導体配線部を形成する導体配線形成工程と、前記セラミックグリーンシートを積層し積層体を作製する積層工程と、前記積層体の主面方向からの打ち抜きによって、前記積層体に積層されている前記拘束層を垂れ込ませる側面拘束層形成工程と、前記積層体を焼成する焼成工程と、前記焼成工程で得られた焼成積層体を分割して基板を作製する分割工程とを実施することを特徴としている。
【0012】
【発明の実施の形態】
図1は、本発明の多層セラミック基板製造方法の第1の実施形態を説明するための工程の斜視図であり、請求項3にあたる製法例を示している。
(グリーンシート準備工程)
まず、図1には省略したが、セラミックグリーンシート11を準備する。
【0013】
セラミックグリーンシート11の基となるスラリーは、例えば、酸化バリウム、酸化ケイ素、アルミナ、酸化カルシウムおよび酸化ホウ素の各粉末を混合したものに、有機バインダおよび溶剤からなる有機ビヒクルと可塑剤を添加し、これらを混合して得る。このスラリーをキャリアフィルム上にドクターブレード法等により所望の厚みのシート状に成形し、これを乾燥させることによって、セラミックグリーンシート11を得ることができる。
【0014】
また、焼成時にガラスが生成するもののほか、予め、ガラスや酸化銅や酸化マグネシウム等の焼結助剤を含有させておくことによって、より低温で焼結し得る組成としたものであってもよい。
【0015】
またセラミックグリーンシート11の焼結促進、収縮挙動制御、強度改善、電気特性制御を目的として無機化合物やガラスを添加したり、基板の絶縁性を損なわない範囲で金属を添加しても構わない。
(拘束層形成工程)
拘束層12は、焼成工程での焼成温度では焼結しない材料、例えばアルミナ粉末やジルコニア粉末等を用い、上述のセラミックグリーンシート11と同様に、有機ビヒクルと可塑剤を添加し、これらを混合してスラリーを得て、得られたスラリーをセラミックグリーンシート11上にドクターブレード法等により所望の厚みに印刷し、これを乾燥させることによって得る。
【0016】
また拘束層形成工程は、導体配線形成工程を実施した後に、つまりセラミックグリーンシート11上に配線層を形成した後に実施しても構わない。
(導体配線形成工程)
次に、図1には省略したが、セラミックグリーンシート11に、導体配線を形成する工程を実施する。導体配線は、例えば導電性ペーストをスクリーン印刷したり、金属箔で形成した配線回路パターンを転写するなどの方法により形成できるが、後述の焼成工程で同時焼成が可能であればその形態は問わない。また、シートに貫通孔を設けて導体ペーストを充填し、積層工程にて所定枚数のシートを積層することで層間の電気接続を行うためのビアホールやスルーホールを形成しても構わない。
(積層工程)
次に、拘束層12が形成されたセラミックグリーンシート11を、所望の枚数積層して圧着し、(a)に示すような積層体21を作製する。
【0017】
次に、(b)に示すように、後の工程で基板サイズに分割する際の分割線上、すなわち基板の側面部分となる所定の箇所に対し貫通孔をドリル等で設け、導電性ペーストを充填し、焼成後に側面電極28となる充填ビア13を形成する。また貫通孔全体に導電性ペーストを充填するのではなく、貫通孔の壁面にだけ導電性ペーストが塗布されるように形成しても構わない。
(側面拘束層形成工程)
次に、(c)に示すように、積層体21の主面方向から、充填ビア13も含めた充填ビア13の近接部に対し、例えばメカパンチ等の打ち抜き機22を用いて打ち抜くことにより、積層されている拘束層12を垂れ込ます工程を実施する。(d)は打ち抜き機22が積層体21の最下層まで打ち抜いた時の、(c)のA−A’線の断面図である。この時、(d)に示す通り、打ち抜き機22のせん断効果によって、積層体21の最上層と層間に積層されている拘束層12が打ち抜き方向にちぎれることなく押し込まれるように垂れ込み、打ち抜き面に側面拘束層27が形成されることになる。側面拘束層27を積層体21の最下層まで形成するには、拘束層12の圧縮抵抗力をセラミックシート11よりも大きく、つまり加えられた力に対しセラミックシート11よりも変形しにくいようにしておくことが好ましい。拘束層12の圧縮抵抗力を大きくするには、上述の拘束層形成工程でスラリーを作製する時に、硬いアルミナ成分と軟らかいバインダ成分との含有比率を調整することで可能となる。軟らかいバインダ成分を少なくすると、シート密度は大きくなり、結果、圧縮抵抗力が大きくなる。また、積層されているセラミックシート11については、拘束層12とは逆に、圧縮変形だけを起こして垂れ込まないようにする必要があるため、上述のグリーンシート準備工程において、少なくとも拘束層12よりは圧縮抵抗力が小さくなるようスラリーを作製するのが好ましい。
【0018】
また、この製造方法においては、拘束層間の間隔が開き過ぎると、側面拘束層27の形成が意図した範囲にまで及ばない可能性が生じる。拘束層間の間隔は150μm以下、好ましくは100μm以下である。
【0019】
また、次の焼成工程を実施する前に、ダイサー等で基板サイズに分割するための溝を予め形成したり、さらに溝内に分割補助用のノッチを形成しておいても構わない。さらに本実施例では焼成してから基板に分割するとしているが、基板に分割してから焼成する手順でも構わない。
(焼成工程)
次に、図1には省略したが、積層体21を焼成する。焼成温度は、セラミックグリーンシート11の焼結温度以上で、拘束層12の焼結温度以下で行う。
(分割工程)
次に、得られた焼成積層体を基板サイズに切断することにより、(e)に示すような、基板の側面に側面電極28と側面拘束層27が形成された、セラミック層29と拘束層12が積層されている基板25が作製される。
【0020】
最後に、図1には省略したが、めっき工程、基板に搭載する部品の実装工程、金属等のケースをかぶせる工程等を経て、多層セラミック基板が完成される。
【0021】
図2は、本発明の多層セラミック基板製造方法の第2の実施形態を説明するための工程の斜視図であり、請求項4にあたる製法例を示している。第1の実施形態とは、側面拘束層の形成方法が主な異なる点である。また、図1と同等の工程は説明を簡略し、図1に示した要素に相当する要素には、同じ参照符号を付与した。
【0022】
まず、上述の第1の実施形態と同様に、グリーンシート準備工程、拘束層形成工程、導体配線形成工程、積層工程を経て、積層体21を作製し、(a)に示すように、後の工程で基板サイズに分割する際の分割線上に貫通孔を設け、充填ビア13を形成する。充填ビアによって側面電極を形成するのではなく、厚膜印刷または転写で側面電極を形成する場合は、次の分割工程後、もしくは側面拘束層形成工程後に行なっても構わない。
【0023】
次に、積層体21を基板サイズに切断して、(b)に示すような、分割積層体24を得る(分割工程)。
【0024】
次に、(c)に示すように、充填ビア13の近接部に側面拘束層27を形成する(側面拘束層形成工程)。
【0025】
印刷により形成する場合は、まず上述の拘束層形成工程で作製したスラリーを、浸漬塗布等により直接分割積層体24の所定の側面箇所に印刷する。
【0026】
転写により形成する場合は、まず上述の拘束層形成工程で作製したスラリーをキャリアフィルムに予め所望のサイズで印刷して乾燥させ、シート状になったものを分割積層体24の所定の側面箇所に転写する。
【0027】
次に、分割積層体24を焼成して(焼成工程)、(d)に示すような、側面に側面電極28と側面拘束層27が形成された、セラミック層29と拘束層12が積層されている基板25が作製される。
【0028】
最後に、図2には省略したが、表面処理、めっき工程、基板に搭載する部品の実装工程、金属等のケースをかぶせる工程等を経て、多層セラミック基板が完成される。
【0029】
図3は、本発明の多層セラミック基板製造方法の応用例を説明するための工程の斜視図であり、側面電極が充填ビアではなく、厚膜で形成されている基板に対しての、側面拘束層の形成方法を説明するための斜視図である。この場合、第1と第2の実施形態と同様に、側面電極となる厚膜26の周辺部に対し側面拘束層27を形成することでも、焼成時に発生する厚膜26が形成されているセラミック層の端面の凹みは抑えられるが、好ましくは、(a)に示すように、あらかじめ側面電極が形成されることとなる側面部分を包含するように側面拘束層27を形成しておき、その後、(b)に示すように、厚膜26を側面拘束層27上に形成した方が、焼成後における側面電極が形成されているセラミック層の端面は、より凹みが抑えられたものとなっているので、衝撃に強い基板を作製することができる。
【0030】
次に、本発明の作用・効果を立証するための実験結果を説明する。
(実験1)
まず、基板側面に側面拘束層を形成した場合、基板の衝撃に対する強度が向上することを見極めるために、図4の(a)に示すようなセラミック層29と拘束層12とが交互に積層され、基板本体の一方の主面に厚膜で形成された表面電極30を形成し、側面には何も形成していない基板と、(a)に示す基板と同等のものに、側面に側面拘束層27を形成した(b)に示すような基板を各々複数個作成し、各々実装基板上にハンダを用いて実装し、実装基板を直方体の筐体にとり付けて、コンクリートブロックに落下させて、基板の破断が何回目に発生するかを比較した。各基板は上述の第1の実施形態の製造方法により作製した。
【0031】
なお、各基板のサイズは6.3mm×5.0mm×0.8mmであり、筐体も含めた合計重量は100gとなるようにし、落下は1.5mからの高さからに統一した。また、落下テストは筐体が有する6面が順番にコンクリートブロックに当たるよう1サイクルにつき6回落とし、これを破断するまでMAX10サイクル繰り返し、この10サイクルを10セット行った。
【0032】
結果、(a)は平均1.7サイクル目で基板の破断が生じ、それに対し本発明である側面拘束層が形成された(b)は平均8.3サイクル目で基板の破断が生じることが確認された。
(実験2)
次に、側面電極が形成された基板側面に側面拘束層を形成した場合、基板の衝撃に対する強度が向上することを見極めるために、図5の(a)に示すようなセラミック層29と拘束層12とが交互に積層され、基板本体の側面に導電性ペーストを充填して形成した側面電極28を形成した基板と、(a)に示す基板と同等のものに、側面に側面拘束層27を形成した(b)〜(e)に示すような基板を各々複数個作成し、上述の実験1と同様に落下試験を行ない、基板の破断が何回目に発生するかを比較した。
【0033】
(b)〜(e)は側面拘束層27の形成場所を変化させている。(b)は、一基板面中の全ての側面電極28の周辺部に隙間なく側面拘束層27を形成したもの、(c)は、一部の側面電極28の周辺部に側面拘束層27を形成したもの、(d)は、基板の一面に形成されている側面電極28の高さ1/2までの周辺部に側面拘束層27を形成したもの、(e)は、基板の一面に形成されている側面電極28の上下の高さ1/3づつに対し側面拘束層27を形成したものである。
【0034】
結果、(a)は平均4サイクル目で基板の破断が生じ、それに対し本発明である側面拘束層が形成された(b)は平均8.6サイクル目、(c)は平均8.6サイクル目、(d)は平均8.6サイクル目、(e)は平均8.3サイクル目で基板の破断が生じることが確認された。
【0035】
以上のように実験1および実験2の落下試験の実験結果から、側面拘束層を形成した方が、側面拘束層形成していないものに比べ明らかに落下強度が高められていることと、側面電極を有した基板に側面拘束層を形成した場合でも、落下強度は高められていることがわかった。
【0036】
【発明の効果】
以上のように、本発明によれば、セラミック基板の側面に側面拘束層を形成することにより、衝撃に対して強い多層セラミック基板を作製することができ、特に基板側面に電極が形成される場合において、より効果を発揮する。
【図面の簡単な説明】
【図1】本発明の多層セラミック基板製造方法の第1の実施形態を説明するための工程の斜視図である。
【図2】本発明の多層セラミック基板製造方法の第2の実施形態を説明するための工程の斜視図である。
【図3】本発明の多層セラミック基板製造方法の応用例を説明するための工程の斜視図である。
【図4】本発明の実験1の内容を説明するための基板の斜視図である。
【図5】本発明の実験2の内容を説明するための基板の斜視図である。
【符号の説明】
11…セラミックグリーンシート
12…拘束層
13…充填ビア
21…積層体
22…打ち抜き機
24…分割積層体
25…基板
26…厚膜
27…側面拘束層
28…側面電極
29…セラミック層
30…表面電極

Claims (3)

  1. 複数のセラミック層を積層してなる基板本体を備え、前記基板本体の積層方向に平行な側面に、焼成工程での焼成温度では焼結しない材料を用いて形成され、前記側面に沿って延びる拘束層が形成されていることを特徴とする、多層セラミック基板。
  2. 前記基板本体の前記側面には側面電極が形成されており、前記側面電極の周辺部には前記拘束層が形成されていることを特徴とする、請求項1に記載の多層セラミック基板。
  3. セラミック層となるべきセラミックグリーンシートを準備するグリーンシート準備工程と、
    前記セラミックグリーンシートの主面に拘束層を形成する拘束層形成工程と、
    前記セラミックグリーンシートに導体配線部を形成する導体配線形成工程と、
    前記セラミックグリーンシートを積層し積層体を作製する積層工程と、
    前記積層体の主面方向からの打ち抜きによって、前記積層体に積層されている前記拘束層を垂れ込ませる側面拘束層形成工程と、
    前記積層体を焼成する焼成工程と、
    前記焼成工程で得られた焼成積層体を分割して基板を作製する分割工程とを実施することを特徴とする、多層セラミック基板の製造方法。
JP2003170985A 2003-06-16 2003-06-16 多層セラミック基板およびその製造方法 Expired - Fee Related JP4311090B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003170985A JP4311090B2 (ja) 2003-06-16 2003-06-16 多層セラミック基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003170985A JP4311090B2 (ja) 2003-06-16 2003-06-16 多層セラミック基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2005011843A JP2005011843A (ja) 2005-01-13
JP4311090B2 true JP4311090B2 (ja) 2009-08-12

Family

ID=34095622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003170985A Expired - Fee Related JP4311090B2 (ja) 2003-06-16 2003-06-16 多層セラミック基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4311090B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299839A (ja) * 2006-04-28 2007-11-15 Toko Inc 積層型電子部品の製造方法
CN101982443A (zh) * 2010-10-25 2011-03-02 东莞市安培龙电子科技有限公司 一种提高ptc耐电流冲击性能的方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327220A (ja) * 1992-05-25 1993-12-10 Matsushita Electric Ind Co Ltd 多層セラミック基板の製造方法
JP3438689B2 (ja) * 1999-12-20 2003-08-18 株式会社村田製作所 圧電共振子及び圧電発振子
JP3633435B2 (ja) * 2000-04-10 2005-03-30 株式会社村田製作所 多層セラミック基板、その製造方法および設計方法、ならびに電子装置
JP3909200B2 (ja) * 2000-08-24 2007-04-25 京セラ株式会社 ガラスセラミック基板の製造方法
JP2002368421A (ja) * 2001-06-08 2002-12-20 Murata Mfg Co Ltd 多層セラミック基板の製造方法および多層セラミック基板

Also Published As

Publication number Publication date
JP2005011843A (ja) 2005-01-13

Similar Documents

Publication Publication Date Title
JP4803185B2 (ja) セラミック多層基板の製造方法及びセラミック多層基板の集合基板
KR100905423B1 (ko) 세라믹 전자 부품 및 그 제조 방법
JPH0992983A (ja) セラミック多層基板の製造方法
JP4518885B2 (ja) セラミック電子部品及びその製造方法
WO2008053956A1 (en) Ceramic substrate, electronic device and method for producing ceramic substrate
KR100896609B1 (ko) 다층 세라믹 기판의 제조 방법
JP4311090B2 (ja) 多層セラミック基板およびその製造方法
JP2004179348A (ja) セラミック積層体の製法
JP2007053294A (ja) 積層型セラミック電子部品の製造方法
JP4888564B2 (ja) キャビティ付きセラミック多層基板の製造方法
JP4084696B2 (ja) 低温焼成多層セラミック配線基板の製法
JP4150246B2 (ja) セラミック積層体の製法
JP2004186343A (ja) セラミック積層体及びその製法
JP2005268712A (ja) 積層セラミック電子部品およびその製造方法
JP2008186908A (ja) 多層回路基板の製造方法
JP5201903B2 (ja) 多層配線基板およびその製造方法、並びにビアホール導体用組成物
JP2004186344A (ja) セラミック積層体及びその製法
JP2003283130A (ja) セラミック多層基板の製造方法
KR100818461B1 (ko) 다층 세라믹 기판 및 그 제조 방법
JP2004342683A (ja) 多層セラミック基板の製造方法
JP2004288939A (ja) 低温焼成多層セラミック配線基板の製法
JP2004235376A (ja) セラミック電子部品
CN1446775A (zh) 抑制低温陶瓷烧结收缩的方法及抑制层
KR101046142B1 (ko) 무수축 세라믹 기판의 제조 방법
JP2005203631A (ja) 多層セラミック基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090113

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090421

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090504

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4311090

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140522

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees