JP4299580B2 - 発光素子および発光装置 - Google Patents
発光素子および発光装置 Download PDFInfo
- Publication number
- JP4299580B2 JP4299580B2 JP2003138646A JP2003138646A JP4299580B2 JP 4299580 B2 JP4299580 B2 JP 4299580B2 JP 2003138646 A JP2003138646 A JP 2003138646A JP 2003138646 A JP2003138646 A JP 2003138646A JP 4299580 B2 JP4299580 B2 JP 4299580B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting device
- light
- film
- emitting element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Description
【０００１】
【特許文献１】
特開２０００−２１６４４２号公報
【特許文献２】
特開２００１−２３０４４８号公報
【特許文献３】
特開２００２−９４１２１号公報
【０００２】
【発明の属する技術分野】
本発明は、基板上に形成された半導体膜を用いた発光素子、およびその発光素子を用いた発光装置に関するものである。
【０００３】
【従来の技術】
近年、窒化ガリウム系材料を用いた発光素子は、青色、緑色、または白色発光装置の光源として組み込まれ、製品化されている。この種の発光素子は、窒化ガリウム系化合物半導体を用いた半導体膜、アノード電極及びカソード電極から構成される発光機能部分（以下、本明細書においては「半導体発光素子」と称する）をサファイア基板等の絶縁性の基板上に形成したもので、絶縁基板上に半導体発光素子を形成したＬＥＤチップ（以下、本明細書においては「発光素子」と称する）を適宜のケースに組み込んで発光装置を製作している。
【０００４】
以上のように構成されている発光装置を実際に使用する場合、従来より、アノード電極とカソード電極との間の高絶縁性のため、静電気により両電極間に高電圧が印加された場合内部の発光素子が破壊（静電破壊、ＥＳＤ）されるという問題が生じている。
【０００５】
この問題を解決するため、従来においては、発光装置（ＬＥＤランプ）の外部の電気回路基板上に、抵抗、コンデンサ、バリスタ等の電子部品を組み込み、発光装置内部の半導体発光素子の静電破壊を防止するようにした構成、又は、発光装置内部において半導体発光素子と並列にダイオードを接続した構成（例えば、特許文献１、特許文献２参照）、あるいは発光装置内部において抵抗を接続した構成（例えば、特許文献３参照）等が提案されている。
【０００６】
【発明が解決しようとする課題】
しかし、発光装置の外部に電子部品を実装する構成によると、回路基板上に実装すべき部品点数が増加し、その占有スペースのために回路基板の寸法が大きくなり、また、部品の実装のための工程数が増加するので、装置のコストの増大と寸法の大型化を招くという問題点を有している。また、発光装置内に静電破壊を防止するための部品を組み込む構成によると、極小寸法の抵抗やコンデンサ等を装置内部に実装することとなるので工程が複雑となり、コストの増大を招くという問題点を有している。なお、いずれの場合にも、発光素子に対して個別電子部品を取り付ける構成であるから、製造コストがこの取り付けのために上昇せざるを得ないものである。
【０００７】
本発明の目的は、従来技術における上述の問題点を解決することができる静電破壊耐性の大きな発光素子および発光装置を提供することにある。
【０００８】
本発明の目的は、付加的な部品を付けることによる占有スペースの増加や実装工程を増加させることがなく、静電気による素子の破壊を防止することができるようにした発光素子およびその発光素子を使用した発光装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明では、化合物半導体膜を用いて構成される半導体発光素子が基板上に形成されて成る発光素子において、該半導体発光素子上にその膜状アノード電極又は膜状カソード電極を利用した薄膜コンデンサを設け、薄膜コンデンサと半導体発光素子とが電気的に並列に接続されるように構成したものである。薄膜コンデンサが半導体発光素子と電気的に並列に接続されているため、静電気を原因とする異常な高電圧パルスが半導体発光素子に印加されても、半導体発光素子の静電破壊を防止するとが可能となる。この薄膜コンデンサは半導体発光素子と密着するようにして同一基板上に形成されるので、小型化、低コスト化を図ることができる。
【００１２】
請求項１の発明によれば、単結晶性の基板上に、Ｎ型半導体層と、前記Ｎ型半導体層上に形成された活性層と、前記活性層上に形成されたＰ型半導体層と、前記Ｐ型半導体層上に形成された膜状のアノード電極とを備えて成る半導体発光素子が形成されて成る発光素子において、
前記アノード電極上に絶縁膜と透明導電膜とが積層されて成る薄膜コンデンサを具え、前記透明導電膜が前記Ｎ型半導体層と接続されていることを特徴とする発光素子が提案される。
【００１３】
請求項２の発明によれば、請求項１の発明において、前記絶縁膜が、チタン酸バリウム、チタン酸ストロンチウム、ＳＢＴ、ＢＳＴ、ＰＺＴ、Ｔａ2 Ｏ5 、Ｈｆ2 Ｏ5 、Ａｌ2 Ｏ3 、ＳｉＯ2 、Ｓｉ3 Ｎ4 、Ｙ2 Ｏ3 、Ｇｄ2 Ｏ3 、ＴｉＯ2 、ＺｒＯ2 、Ｌａ2 Ｏ3 から選ばれた単層膜または積層膜である発光素子が提案される。
【００１４】
請求項３の発明によれば、請求項１の発明において、前記絶縁膜の比誘電率が２０以上である発光素子が提案される。
【００１５】
請求項４の発明によれば、請求項１の発明において、前記絶縁膜が、立方晶ペロブスカイト構造をもつ誘電体材料である発光素子が提案される。
【００１６】
請求項５の発明によれば、請求項１の発明において、前記透明導電膜が、ＩＴＯ、ＡＴＯ、ＦＴＯ、ＡＺＯ、Ｉｎ2 Ｏ3 、ＳｎＯ2 、ＺｎＯ、ＣｄＯ、ＴｉＯ2 、ＴｉＮ、ＺｒＮ、ＨｆＮ、Ａｕ、Ａｇ、Ｐｔ，Ｃｕ、Ｐｄ、Ａｌ、Ｃｒから選ばれた単層膜または積層膜である発光素子が提案される。
【００１７】
請求項６の発明によれば、請求項１の発明において、前記アノード電極が、Ａｕ、Ｎｉ、Ｐｔ、Ｒｕ、Ｔｉ、Ｐｄ、Ｍｏ、Ｒｈのいずれか一つの元素を主成分とする合金材料若しくは化合物材料である発光素子が提案される。
【００１８】
請求項７の発明によれば、請求項１の発明において、前記半導体発光素子が、前記基板の基板面に対して側壁テーパー角度が６０°以下のメサ形状となっている発光素子が提案される。
【００１９】
請求項８の発明によれば、請求項１の発明において、前記薄膜コンデンサの静電容量が５０ｐＦ以上であり、かつ、前記薄膜コンデンサの直流印加電圧４Ｖにおけるリーク電流が１×１０-5Ａ以下である発光素子が提案される。
【００２０】
請求項９の発明によれば、請求項１の発明において、前記基板が、サファイア基板であり、前記半導体発光素子が３族窒化物半導体から構成されている発光素子が提案される。
【００２１】
請求項１０の発明によれば、請求項１乃至９のうちのいずれか１つの発光素子を光源として組み込んだ発光装置が提案される。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態の一例について図面を参照して説明する。
【００２３】
図１は本発明による発光素子の実施の形態の一例を示す断面図である。発光素子１は、単結晶性の基板２上に半導体発光素子を形成したもので、半導体発光素子は、例えば有機金属熱分解法（ＭＯＣＶＤ法）の如き適宜の気相成長法を用いて所要の化合物半導体単結晶薄膜層を積層形成することにより製作でき、その他の必要な絶縁膜、電極膜等は公知の適宜の手段を用いて形成することができる。
【００２４】
基板２上には、Ｎ型半導体層３、活性層４、Ｐ型半導体層５の各層がこの順序で形成されている。これら３つの層を含んで成る半導体発光素子Ｋはメサ形状にエッチング加工されている。ここでは、Ｎ型半導体層３の一部がより薄い厚みの電極形成用部分３Ａとなっており、電極形成用部分３Ａに隣接する側壁部分は側壁テーパー角度θを有するテーパー面３Ｂとなっている。ここで、側壁テーパー角度θは、基板２の基板面２Ａに対する図示の角度である。テーパー面３ＢはＮ型半導体層３のみならず、その上に形成されている活性層４、Ｐ型半導体層５にも及んでいる。
【００２５】
Ｐ型半導体層５の上にはＰ型半導体層５を外部回路と電気的に接続するためのアノード電極６が形成されている。アノード電極６はＰ型半導体層５上に薄膜状に形成されている。一方、Ｎ型半導体層３の電極形成用部分３Ａ上には、Ｎ型半導体層３を外部回路と電気的に接続するためのカソード電極７が形成されている。カソード電極７もまた電極形成用部分３Ａ上に薄膜状に形成されている。
【００２６】
基板２上に以上のように構成された半導体発光素子Ｋは、アノード電極６とカソード電極７との間に電圧を所要の極性にて印加することにより、Ｎ型半導体層３から活性層４に電子が注入され、Ｐ型半導体層５から活性層４には正孔が注入され、活性層４においてこれらの電子と正孔とが再結合することで発光する。
【００２７】
アノード電極６の上には、アノード電極６を一方の電極とする薄膜コンデンサ８が形成されている。この薄膜コンデンサ８は、アノード電極６上に形成されて、絶縁膜９の上にさらに透明な導電膜１０を形成し、導電膜１０とアノード電極６とによって絶縁膜９を挟んだ形態の極く薄いコンデンサとしたもので、導電膜１０が薄膜コンデンサ８の他方の電極となっている。
【００２８】
薄膜コンデンサ８は、静電気の作用でアノード電極６とカソード電極７との間に高電圧が印加されても、これにより半導体発光素子が静電破壊されることを有効に防止する目的で設けられたものである。
【００２９】
この薄膜コンデンサ８を半導体発光素子と電気的に並列に接続するため、導電膜１０がテーパー面３Ｂ上に沿ってカソード電極７まで延設されており、導電膜１０の端部１０Ａがカソード電極７と電気的に接続された状態となっている。なお、本実施の形態では、絶縁膜９はテーパー面３Ｂにまで延びるように形成されており、アノード電極６の端部６Ａとテーパー面３Ｂとを覆っている。これにより導電膜１０は、活性層４、Ｐ型半導体層５及びアノード電極６と電気的に所要の絶縁状態に保たれている。
【００３０】
このように、アノード電極６、絶縁膜９及び導電膜１０を積層形成することにより形成された薄膜コンデンサ８がアノード電極６とカソード電極７とに電気的に接続され、薄膜コンデンサ８と半導体発光素子Ｋとが並列に接続されているので、静電気によりアノード電極とカソード電極との間に高電圧が発生するのを有効に抑えることができ、半導体発光素子Ｋの静電破壊を有効に防止することができる。
【００３１】
薄膜コンデンサ８は半導体製造プロセスを利用して半導体発光素子Ｋと密着して一体になるよう基板２上に上述の如く形成されるので、薄膜コンデンサ８のための占有スペースは極めて僅かであり、個別部品等の実装工程は不要である。このため、小型化が可能で付加部品の実装工程が不要となり、小型で低コストの発光素子を実現できる。
【００３２】
基板２上に形成する半導体発光素子Ｋは３族窒化物半導体による結晶性半導体膜を用いて構成することができる。この場合には、基板２としてはサファイア基板、ＳｉＣ基板、Ｓｉ基板が好適である。また、Ｎ型半導体層３はＳｉをドーピングしたＧａＮ、活性層４はＧａＮとＩｎＧａＮの量子井戸構造、Ｐ型導電層５はＭｇをドーピングしたＧａＮを用いて構成することができる。勿論、本発明はこの構成に限定されるものではなく、例えば基板２をＧａＡｓ基板またはＩｎＰ基板とし、結晶性半導体膜がＩｎＡｌＧａＰＡｓ系の半導体発光素子をこの基板上に形成した場合にも適用することができる。
【００３３】
また、本発明においては、Ｐ型導電層をＰ型クラッド層／低濃度ドープＰ型層／高濃度ドープＰ型層（コンタクト層）の構成（例えば、特開２００１−１４８５０７号公報に示されている構成）とすることもできる。この場合、低濃度ドープＰ型層がＬＥＤ素子の直列抵抗を増加させるため、ＬＥＤの作動電圧は若干高くなるが静電気による破壊防止対策を２重に施すことになりより静電気耐性に優れたＬＥＤ素子となり得る。
【００３４】
アノード電極６とカソード電極７の各材料は、各導電型の半導体膜とオーミック性接合となるものを選択すればよい。半導体膜が３族窒化物半導体の場合、アノード電極をＡｕＮｉとし、カソード電極をＴｉＡｌとすることで良好なオーミック接合が得られる。アノード電極は、このほか、Ａｕ、Ｎｉ、Ｐｔ、Ｒｕ、Ｔｉ、Ｐｄ、Ｍｏ、Ｒｈのいずれか一つの元素を主成分とする合金材料若しくは化合物材料を用いて形成することができる。
【００３５】
絶縁膜９の材料としては、発光波長における吸収が少ないこと、静電容量を極力大きくとれるように誘電率が高いこと、半導体発光素子動作時のリーク電流が極力少ないこと、という条件の両立可能なものを選択する。例えば、チタン酸バリウム、チタン酸ストロンチウム、ＳＢＴ、ＢＳＴ、ＰＺＴ、Ｔａ2 Ｏ5 、Ｈｆ2 Ｏ5 、Ａｌ2 Ｏ3 、ＳｉＯ2 、Ｓｉ3 Ｎ4 、Ｙ2 Ｏ3 、Ｇｄ2 Ｏ3 、ＴｉＯ2 、ＺｒＯ2 、Ｌａ2 Ｏ3 などが絶縁膜９の材料として好適である。ここで、絶縁膜９をこれらの材料から選ばれた単層膜または積層膜とすることができる。さらに、絶縁膜９は、立方晶ペロブスカイト構造をもつ誘電体材料とするのが好ましい。
【００３６】
透明な導電膜１０の材料としては、ＩＴＯ、ＡＴＯ、ＦＴＯ、ＡＺＯ、Ｉｎ2 Ｏ3 、ＳｎＯ2 、ＺｎＯ、ＣｄＯ、ＴｉＯ2 、ＴｉＮ、ＺｒＮ、ＨｆＮ、Ａｕ、Ａｇ、Ｐｔ, Ｃｕ、Ｐｄ、Ａｌ、Ｃｒなどが好適である。ここで、透明な導電膜１０をこれらの材料から選ばれた単層膜または積層膜とすることができる。
【００３７】
図２は、図１に示した本発明の実施の形態の変形例を示す断面図である。図２の各部のうち図１の各部に対応する部分にはそれらと同一の符号が付されている。図２に示した発光素子２０は、薄膜コンデンサ８の他方の電極を構成する透明の導電膜１０’がテーパー面３Ｂに沿って電極形成用部分３Ａにまで延設されており、その端部１０’ＡがＮ型半導体層３を外部回路と接続するために使用されるカソード電極を兼ねている点でのみ図１に示した発光素子１と異なっている。
【００３８】
この構成によれば、図１におけるカソード電極７と透明な導電膜１０とを別々に形成する必要がなく、透明な導電膜１０’の形成のみで済むので、製造工程をより簡単化することができる。
【００３９】
図３は、本発明の別の実施の形態を示す断面図である。図３の各部のうち図１の各部に対応する部分にはそれらと同一の符号が付されている。図３に示す発光素子３０は、図１の薄膜コンデンサ８の場合と同様にしてカソード電極７の上に薄膜コンデンサ３１が形成されている。すなわち、薄膜コンデンサ３１は、カソード電極７上に形成された絶縁膜３２の上にさらに透明な導電膜３３を形成し、導電膜３３とカソード電極７とによって絶縁膜３２を挟んだ形態の極く薄い薄膜コンデンサとされたもので、カソード電極７がその一方の電極となっており、導電膜３３がその他方の電極となっている。
【００４０】
絶縁膜３２はテーパー面３Ｂに沿ってＮ型半導体層３の上方の上端部３Ｂａにまで延設されている。一方、透明な導電膜３３も、テーパー面３Ｂに沿うようにして絶縁膜３２上をテーパー面３Ｂに沿って延設され、上端部３ＢａからさらにＰ型半導体層５上にまで延びている。そして、Ｐ型半導体層５上に形成された導電膜３３の端部３３Ａが、Ｐ型半導体層５を外部回路と電気的に接続するためのアノード電極として働く構成となっている。
【００４１】
発光素子３０によれば、Ｐ型半導体層５の上に透明な導電膜３３のみが形成されるので、図１及び図２に示す構成の場合に比べて外部発光効率を改善することができる。また、アノード電極を別工程で形成する必要がないので、工程数の簡素化を図ることができ、コストの低減に役立つ。さらに、薄膜コンデンサ３１をテーパー面３Ｂの麓部に設けるので、発光素子３０全体の厚みを薄くすることができる。
【００４２】
なお、上記いずれの実施の形態の場合にも、テーパー面３Ｂの麓部と頂上部との高低差は１μｍ以上の高さになる場合もある。このような高低差がある段差部に、蒸着法、スパッタ法、ＣＶＤ法などで絶縁膜または透明導電膜を形成する場合、それらが薄膜であると、側壁テーパー角度θが６０°以上では段差を被覆しきれない場合がありうる。その場合には、麓部において透明の導電膜の断線や、透明な導電膜と半導体層との間の短絡などの不具合が起こり得る。したがって、テーパー面３Ｂのテーパー角度θは６０°以下にすることが望ましい。
【００４３】
さらに、薄膜コンデンサ８、３１のコンデンサ容量が小さすぎると、静電破壊防止という効果を充分に発揮することができない。一方、薄膜コンデンサ８、３１の漏洩（リーク）電流が大きすぎると発光素子の消費電力が大きくなるため望ましくない。そのため、静電容量は５０ｐＦ以上であり、かつ、直流印加電圧４Ｖにおける漏洩電流が１×１０-5Ａ以下であることが望ましい。
【００４４】
次に、上述の如くして構成される薄膜コンデンサの容量の確保と絶縁膜の絶縁破壊との関係について説明する。よく知られているように誘電体コンデンサの静電容量Ｃは、
Ｃ＝ε’ε0 （Ｓ／ｔ）
ε’：比誘電率
ε0 ：真空の誘電率（８．８５Ｅ−１２Ｆ／ｍ）
Ｓ：コンデンサ面積
ｔ：誘電体膜厚（電極間距離）
と表される。例えば、ＧａＮ系青色ＬＥＤの１チップあたりの発光部分面積（アノード電極面積とほぼ等しい）は、２００μｍ×２００μｍ程度である。今、面積２００μｍ×２００μｍのコンデンサで、コンデンサの設計容量６００ｐＦを形成したいとする。コンデンサ面積を増加させれば単純に静電容量は増加するが、コンデンサ占有面積も増加するため望ましくないのでその面積は上記条件とする。
【００４５】
図４は誘電体の比誘電率とコンデンサが６００ｐＦとなる膜厚との間の関係を示すグラフである。図５は誘電体膜厚と電界強度との間の関係を示すグラフで、直流電圧４Ｖ時の電界強度が示されている。図４に示すグラフは、コンデンサの容量を６００ｐＦ以上にするためには、比誘電率が高い程誘電体膜厚を厚くでき、比誘電率が低い程誘電体膜厚を薄くする必要があることを示している。また、図５に示すグラフは、ＬＥＤの動作電圧４Ｖがコンデンサの電極間に印加された場合、誘電体膜が厚い程電界強度が弱く、誘電体膜が薄い程電界強度が強くなることを示している。これらのグラフにより、誘電率が高ければ高いほど、設計容量とするための誘電体膜厚を厚くすることができ、ＬＥＤ動作時の膜厚にかかる電界強度を小さくすることができることが判る。
【００４６】
一方、比誘電率は２０以下の場合、６００ｐＦにするためには膜厚を１１８Å以下にする必要がある。このような薄膜では電界強度が３．４ＭＶ／ｃｍ以上となる。このような電界強度を長時間かけるとほとんどの絶縁膜は、絶縁破壊をおこす。また、膜厚の制御性も薄膜になればなるほど困難になる。したがって、この場合には、絶縁層の比誘電率を２０より大きくすることが好ましい。
【００４７】
図６は、図１に示した発光素子１を用いて構成された発光装置の実施の形態の一例を示す断面図である。発光装置４０は第１リードフレーム４１の内端に一体形成された台座部４２上に図１に示した発光素子１が固定されている。第１リードフレーム４１に対して第２リードフレーム４３が略平行となるように設けられており、発光素子１のカソード電極７が第１接続導体４４によって台座部４２に電気的に接続され、そのアノード電極６が第２接続導体４５になって第２リードフレーム４３に電気的に接続されている。そして、第１リードフレーム４１及び第２リードフレーム４３の内端部は透明な熱硬化性樹脂４６によって封されている。
【００４８】
したがって、第１リードフレーム４１と第２リードフレーム４３との間に電圧を印加することにより発光素子１において発光が得られ、発光素子１からの光は透明な熱硬化性樹脂４６を通って外部に放出される。静電破壊防止用のコンデンサは発光素子１内に薄膜コンデンサとして予め上述の如くして組み込まれているので、外付部品を付加する必要がなく組立工程が複雑化することはない。また、発光素子１は薄膜コンデンサを半導体発光素子と並列に接続した構成であるから、第１リードフレーム４１と第２リードフレーム４３との間に印加する駆動電圧を高くする必要はなく、低電圧駆動が可能であり、消費電力も少なくて済む。
【００４９】
【実施例】
以下に本発明の一実施例を説明するが、本発明はこれによって限定されるものではない。
【００５０】
図１に示す構造の発光素子を次のように作製した。基板２としてサファイア基板を用い、サファイア基板上に、ＭＯＣＶＤ法によりＳｉドープＧａＮをＮ型半導体層３として、ＧａＮ＼ＩｎＧａＮ多重量子井戸を活性層４として、ＭｇドープＧａＮをＰ型半導体層５として形成し、青色発光ダイオード素子を形成した。この青色発光ダイオード素子の上にスピンコート法で成膜したチタン酸バリウム膜を誘電体とする薄膜コンデンサを形成し、青色発光ダイオード素子と薄膜コンデンサとが電気的に並列接続されるようにした。薄膜コンデンサの容量は２６０ｐＦであった。
【００５１】
図７は、発光素子の静電気放電に対する耐性を試験するための回路図である。ここでＶｏは可変直流電源、Ｒｐ、Ｒは抵抗器、Ｃはコンデンサ、Ｓｗは切替スイッチである。試験は次のようにして行った。静電気帯電した装置または治具などから、発光素子１に静電気放電するマシンモデル（Ｒ＝０Ω、Ｃ＝２００ｐＦ）条件とした。図７中の可変直流電源Ｖｏの電圧をある値に設定し、切替スイッチＳｗを実線で示されるように切り替えて抵抗器Ｒｐを介してコンデンサＣに充電した後、切替スイッチＳｗを点線で示されるように切り替えて、発光素子１に対して放電する。これを３回繰り返した後、青色発光ダイオード素子の電圧−電流特性を評価した。青色発光ダイオード素子の電圧−電流特性が変化することで素子が破壊されたか否かの判別が可能である。
【００５２】
従来構造の青色発光ダイオード素子では、６０Ｖで試験した素子の５０％が破壊した。一方、２６０ｐＦの薄膜コンデンサが青色発光ダイオード素子に並列に接続された実施例の場合、５０％の素子が破壊したのは１５０Ｖであった。つまり、静電破壊に至る耐圧が９０Ｖ改善されていることが確認された。
【００５３】
【発明の効果】
本発明によれば、静電気による半導体発光素子の破壊防止が可能であり、かつ、付加的な部品を付けることによる占有スペースの増加や実装工程を増加させることなく、発光素子およびその発光素子を光源として組み込んだ発光装置を提供することができる。
【図面の簡単な説明】
【図１】本発明による発光素子の実施の形態の一例を示す断面図。
【図２】図１に示した実施の形態の変形例を示す断面図。
【図３】本発明による発光素子の他の実施の形態を示す断面図。
【図４】誘電体の比誘電率とコンデンサが６００ｐＦとなる膜厚との間の関係を示すグラフ。
【図５】誘電体膜厚と電界強度との間の関係を示すグラフ。
【図６】本発明による発光装置の実施の形態の一例を示す断面図。
【図７】発光素子の静電気放電に対する耐性を試験するための回路図。
【符号の説明】
１、２０、３０ 発光素子
２ 基板
３ Ｎ型半導体層
３Ａ 電極形成用部分
３Ｂ テーパー面
４ 活性層
５ Ｐ型半導体層
６ アノード電極
７ カソード電極
８ 薄膜コンデンサ
９、３２ 絶縁膜
１０、３３ 導電膜
θ 側壁テーパー角度
Ｋ 半導体発光素子
【特許文献１】
特開２０００−２１６４４２号公報
【特許文献２】
特開２００１−２３０４４８号公報
【特許文献３】
特開２００２−９４１２１号公報
【０００２】
【発明の属する技術分野】
本発明は、基板上に形成された半導体膜を用いた発光素子、およびその発光素子を用いた発光装置に関するものである。
【０００３】
【従来の技術】
近年、窒化ガリウム系材料を用いた発光素子は、青色、緑色、または白色発光装置の光源として組み込まれ、製品化されている。この種の発光素子は、窒化ガリウム系化合物半導体を用いた半導体膜、アノード電極及びカソード電極から構成される発光機能部分（以下、本明細書においては「半導体発光素子」と称する）をサファイア基板等の絶縁性の基板上に形成したもので、絶縁基板上に半導体発光素子を形成したＬＥＤチップ（以下、本明細書においては「発光素子」と称する）を適宜のケースに組み込んで発光装置を製作している。
【０００４】
以上のように構成されている発光装置を実際に使用する場合、従来より、アノード電極とカソード電極との間の高絶縁性のため、静電気により両電極間に高電圧が印加された場合内部の発光素子が破壊（静電破壊、ＥＳＤ）されるという問題が生じている。
【０００５】
この問題を解決するため、従来においては、発光装置（ＬＥＤランプ）の外部の電気回路基板上に、抵抗、コンデンサ、バリスタ等の電子部品を組み込み、発光装置内部の半導体発光素子の静電破壊を防止するようにした構成、又は、発光装置内部において半導体発光素子と並列にダイオードを接続した構成（例えば、特許文献１、特許文献２参照）、あるいは発光装置内部において抵抗を接続した構成（例えば、特許文献３参照）等が提案されている。
【０００６】
【発明が解決しようとする課題】
しかし、発光装置の外部に電子部品を実装する構成によると、回路基板上に実装すべき部品点数が増加し、その占有スペースのために回路基板の寸法が大きくなり、また、部品の実装のための工程数が増加するので、装置のコストの増大と寸法の大型化を招くという問題点を有している。また、発光装置内に静電破壊を防止するための部品を組み込む構成によると、極小寸法の抵抗やコンデンサ等を装置内部に実装することとなるので工程が複雑となり、コストの増大を招くという問題点を有している。なお、いずれの場合にも、発光素子に対して個別電子部品を取り付ける構成であるから、製造コストがこの取り付けのために上昇せざるを得ないものである。
【０００７】
本発明の目的は、従来技術における上述の問題点を解決することができる静電破壊耐性の大きな発光素子および発光装置を提供することにある。
【０００８】
本発明の目的は、付加的な部品を付けることによる占有スペースの増加や実装工程を増加させることがなく、静電気による素子の破壊を防止することができるようにした発光素子およびその発光素子を使用した発光装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明では、化合物半導体膜を用いて構成される半導体発光素子が基板上に形成されて成る発光素子において、該半導体発光素子上にその膜状アノード電極又は膜状カソード電極を利用した薄膜コンデンサを設け、薄膜コンデンサと半導体発光素子とが電気的に並列に接続されるように構成したものである。薄膜コンデンサが半導体発光素子と電気的に並列に接続されているため、静電気を原因とする異常な高電圧パルスが半導体発光素子に印加されても、半導体発光素子の静電破壊を防止するとが可能となる。この薄膜コンデンサは半導体発光素子と密着するようにして同一基板上に形成されるので、小型化、低コスト化を図ることができる。
【００１２】
請求項１の発明によれば、単結晶性の基板上に、Ｎ型半導体層と、前記Ｎ型半導体層上に形成された活性層と、前記活性層上に形成されたＰ型半導体層と、前記Ｐ型半導体層上に形成された膜状のアノード電極とを備えて成る半導体発光素子が形成されて成る発光素子において、
前記アノード電極上に絶縁膜と透明導電膜とが積層されて成る薄膜コンデンサを具え、前記透明導電膜が前記Ｎ型半導体層と接続されていることを特徴とする発光素子が提案される。
【００１３】
請求項２の発明によれば、請求項１の発明において、前記絶縁膜が、チタン酸バリウム、チタン酸ストロンチウム、ＳＢＴ、ＢＳＴ、ＰＺＴ、Ｔａ2 Ｏ5 、Ｈｆ2 Ｏ5 、Ａｌ2 Ｏ3 、ＳｉＯ2 、Ｓｉ3 Ｎ4 、Ｙ2 Ｏ3 、Ｇｄ2 Ｏ3 、ＴｉＯ2 、ＺｒＯ2 、Ｌａ2 Ｏ3 から選ばれた単層膜または積層膜である発光素子が提案される。
【００１４】
請求項３の発明によれば、請求項１の発明において、前記絶縁膜の比誘電率が２０以上である発光素子が提案される。
【００１５】
請求項４の発明によれば、請求項１の発明において、前記絶縁膜が、立方晶ペロブスカイト構造をもつ誘電体材料である発光素子が提案される。
【００１６】
請求項５の発明によれば、請求項１の発明において、前記透明導電膜が、ＩＴＯ、ＡＴＯ、ＦＴＯ、ＡＺＯ、Ｉｎ2 Ｏ3 、ＳｎＯ2 、ＺｎＯ、ＣｄＯ、ＴｉＯ2 、ＴｉＮ、ＺｒＮ、ＨｆＮ、Ａｕ、Ａｇ、Ｐｔ，Ｃｕ、Ｐｄ、Ａｌ、Ｃｒから選ばれた単層膜または積層膜である発光素子が提案される。
【００１７】
請求項６の発明によれば、請求項１の発明において、前記アノード電極が、Ａｕ、Ｎｉ、Ｐｔ、Ｒｕ、Ｔｉ、Ｐｄ、Ｍｏ、Ｒｈのいずれか一つの元素を主成分とする合金材料若しくは化合物材料である発光素子が提案される。
【００１８】
請求項７の発明によれば、請求項１の発明において、前記半導体発光素子が、前記基板の基板面に対して側壁テーパー角度が６０°以下のメサ形状となっている発光素子が提案される。
【００１９】
請求項８の発明によれば、請求項１の発明において、前記薄膜コンデンサの静電容量が５０ｐＦ以上であり、かつ、前記薄膜コンデンサの直流印加電圧４Ｖにおけるリーク電流が１×１０-5Ａ以下である発光素子が提案される。
【００２０】
請求項９の発明によれば、請求項１の発明において、前記基板が、サファイア基板であり、前記半導体発光素子が３族窒化物半導体から構成されている発光素子が提案される。
【００２１】
請求項１０の発明によれば、請求項１乃至９のうちのいずれか１つの発光素子を光源として組み込んだ発光装置が提案される。
【００２２】
【発明の実施の形態】
以下、本発明の実施の形態の一例について図面を参照して説明する。
【００２３】
図１は本発明による発光素子の実施の形態の一例を示す断面図である。発光素子１は、単結晶性の基板２上に半導体発光素子を形成したもので、半導体発光素子は、例えば有機金属熱分解法（ＭＯＣＶＤ法）の如き適宜の気相成長法を用いて所要の化合物半導体単結晶薄膜層を積層形成することにより製作でき、その他の必要な絶縁膜、電極膜等は公知の適宜の手段を用いて形成することができる。
【００２４】
基板２上には、Ｎ型半導体層３、活性層４、Ｐ型半導体層５の各層がこの順序で形成されている。これら３つの層を含んで成る半導体発光素子Ｋはメサ形状にエッチング加工されている。ここでは、Ｎ型半導体層３の一部がより薄い厚みの電極形成用部分３Ａとなっており、電極形成用部分３Ａに隣接する側壁部分は側壁テーパー角度θを有するテーパー面３Ｂとなっている。ここで、側壁テーパー角度θは、基板２の基板面２Ａに対する図示の角度である。テーパー面３ＢはＮ型半導体層３のみならず、その上に形成されている活性層４、Ｐ型半導体層５にも及んでいる。
【００２５】
Ｐ型半導体層５の上にはＰ型半導体層５を外部回路と電気的に接続するためのアノード電極６が形成されている。アノード電極６はＰ型半導体層５上に薄膜状に形成されている。一方、Ｎ型半導体層３の電極形成用部分３Ａ上には、Ｎ型半導体層３を外部回路と電気的に接続するためのカソード電極７が形成されている。カソード電極７もまた電極形成用部分３Ａ上に薄膜状に形成されている。
【００２６】
基板２上に以上のように構成された半導体発光素子Ｋは、アノード電極６とカソード電極７との間に電圧を所要の極性にて印加することにより、Ｎ型半導体層３から活性層４に電子が注入され、Ｐ型半導体層５から活性層４には正孔が注入され、活性層４においてこれらの電子と正孔とが再結合することで発光する。
【００２７】
アノード電極６の上には、アノード電極６を一方の電極とする薄膜コンデンサ８が形成されている。この薄膜コンデンサ８は、アノード電極６上に形成されて、絶縁膜９の上にさらに透明な導電膜１０を形成し、導電膜１０とアノード電極６とによって絶縁膜９を挟んだ形態の極く薄いコンデンサとしたもので、導電膜１０が薄膜コンデンサ８の他方の電極となっている。
【００２８】
薄膜コンデンサ８は、静電気の作用でアノード電極６とカソード電極７との間に高電圧が印加されても、これにより半導体発光素子が静電破壊されることを有効に防止する目的で設けられたものである。
【００２９】
この薄膜コンデンサ８を半導体発光素子と電気的に並列に接続するため、導電膜１０がテーパー面３Ｂ上に沿ってカソード電極７まで延設されており、導電膜１０の端部１０Ａがカソード電極７と電気的に接続された状態となっている。なお、本実施の形態では、絶縁膜９はテーパー面３Ｂにまで延びるように形成されており、アノード電極６の端部６Ａとテーパー面３Ｂとを覆っている。これにより導電膜１０は、活性層４、Ｐ型半導体層５及びアノード電極６と電気的に所要の絶縁状態に保たれている。
【００３０】
このように、アノード電極６、絶縁膜９及び導電膜１０を積層形成することにより形成された薄膜コンデンサ８がアノード電極６とカソード電極７とに電気的に接続され、薄膜コンデンサ８と半導体発光素子Ｋとが並列に接続されているので、静電気によりアノード電極とカソード電極との間に高電圧が発生するのを有効に抑えることができ、半導体発光素子Ｋの静電破壊を有効に防止することができる。
【００３１】
薄膜コンデンサ８は半導体製造プロセスを利用して半導体発光素子Ｋと密着して一体になるよう基板２上に上述の如く形成されるので、薄膜コンデンサ８のための占有スペースは極めて僅かであり、個別部品等の実装工程は不要である。このため、小型化が可能で付加部品の実装工程が不要となり、小型で低コストの発光素子を実現できる。
【００３２】
基板２上に形成する半導体発光素子Ｋは３族窒化物半導体による結晶性半導体膜を用いて構成することができる。この場合には、基板２としてはサファイア基板、ＳｉＣ基板、Ｓｉ基板が好適である。また、Ｎ型半導体層３はＳｉをドーピングしたＧａＮ、活性層４はＧａＮとＩｎＧａＮの量子井戸構造、Ｐ型導電層５はＭｇをドーピングしたＧａＮを用いて構成することができる。勿論、本発明はこの構成に限定されるものではなく、例えば基板２をＧａＡｓ基板またはＩｎＰ基板とし、結晶性半導体膜がＩｎＡｌＧａＰＡｓ系の半導体発光素子をこの基板上に形成した場合にも適用することができる。
【００３３】
また、本発明においては、Ｐ型導電層をＰ型クラッド層／低濃度ドープＰ型層／高濃度ドープＰ型層（コンタクト層）の構成（例えば、特開２００１−１４８５０７号公報に示されている構成）とすることもできる。この場合、低濃度ドープＰ型層がＬＥＤ素子の直列抵抗を増加させるため、ＬＥＤの作動電圧は若干高くなるが静電気による破壊防止対策を２重に施すことになりより静電気耐性に優れたＬＥＤ素子となり得る。
【００３４】
アノード電極６とカソード電極７の各材料は、各導電型の半導体膜とオーミック性接合となるものを選択すればよい。半導体膜が３族窒化物半導体の場合、アノード電極をＡｕＮｉとし、カソード電極をＴｉＡｌとすることで良好なオーミック接合が得られる。アノード電極は、このほか、Ａｕ、Ｎｉ、Ｐｔ、Ｒｕ、Ｔｉ、Ｐｄ、Ｍｏ、Ｒｈのいずれか一つの元素を主成分とする合金材料若しくは化合物材料を用いて形成することができる。
【００３５】
絶縁膜９の材料としては、発光波長における吸収が少ないこと、静電容量を極力大きくとれるように誘電率が高いこと、半導体発光素子動作時のリーク電流が極力少ないこと、という条件の両立可能なものを選択する。例えば、チタン酸バリウム、チタン酸ストロンチウム、ＳＢＴ、ＢＳＴ、ＰＺＴ、Ｔａ2 Ｏ5 、Ｈｆ2 Ｏ5 、Ａｌ2 Ｏ3 、ＳｉＯ2 、Ｓｉ3 Ｎ4 、Ｙ2 Ｏ3 、Ｇｄ2 Ｏ3 、ＴｉＯ2 、ＺｒＯ2 、Ｌａ2 Ｏ3 などが絶縁膜９の材料として好適である。ここで、絶縁膜９をこれらの材料から選ばれた単層膜または積層膜とすることができる。さらに、絶縁膜９は、立方晶ペロブスカイト構造をもつ誘電体材料とするのが好ましい。
【００３６】
透明な導電膜１０の材料としては、ＩＴＯ、ＡＴＯ、ＦＴＯ、ＡＺＯ、Ｉｎ2 Ｏ3 、ＳｎＯ2 、ＺｎＯ、ＣｄＯ、ＴｉＯ2 、ＴｉＮ、ＺｒＮ、ＨｆＮ、Ａｕ、Ａｇ、Ｐｔ, Ｃｕ、Ｐｄ、Ａｌ、Ｃｒなどが好適である。ここで、透明な導電膜１０をこれらの材料から選ばれた単層膜または積層膜とすることができる。
【００３７】
図２は、図１に示した本発明の実施の形態の変形例を示す断面図である。図２の各部のうち図１の各部に対応する部分にはそれらと同一の符号が付されている。図２に示した発光素子２０は、薄膜コンデンサ８の他方の電極を構成する透明の導電膜１０’がテーパー面３Ｂに沿って電極形成用部分３Ａにまで延設されており、その端部１０’ＡがＮ型半導体層３を外部回路と接続するために使用されるカソード電極を兼ねている点でのみ図１に示した発光素子１と異なっている。
【００３８】
この構成によれば、図１におけるカソード電極７と透明な導電膜１０とを別々に形成する必要がなく、透明な導電膜１０’の形成のみで済むので、製造工程をより簡単化することができる。
【００３９】
図３は、本発明の別の実施の形態を示す断面図である。図３の各部のうち図１の各部に対応する部分にはそれらと同一の符号が付されている。図３に示す発光素子３０は、図１の薄膜コンデンサ８の場合と同様にしてカソード電極７の上に薄膜コンデンサ３１が形成されている。すなわち、薄膜コンデンサ３１は、カソード電極７上に形成された絶縁膜３２の上にさらに透明な導電膜３３を形成し、導電膜３３とカソード電極７とによって絶縁膜３２を挟んだ形態の極く薄い薄膜コンデンサとされたもので、カソード電極７がその一方の電極となっており、導電膜３３がその他方の電極となっている。
【００４０】
絶縁膜３２はテーパー面３Ｂに沿ってＮ型半導体層３の上方の上端部３Ｂａにまで延設されている。一方、透明な導電膜３３も、テーパー面３Ｂに沿うようにして絶縁膜３２上をテーパー面３Ｂに沿って延設され、上端部３ＢａからさらにＰ型半導体層５上にまで延びている。そして、Ｐ型半導体層５上に形成された導電膜３３の端部３３Ａが、Ｐ型半導体層５を外部回路と電気的に接続するためのアノード電極として働く構成となっている。
【００４１】
発光素子３０によれば、Ｐ型半導体層５の上に透明な導電膜３３のみが形成されるので、図１及び図２に示す構成の場合に比べて外部発光効率を改善することができる。また、アノード電極を別工程で形成する必要がないので、工程数の簡素化を図ることができ、コストの低減に役立つ。さらに、薄膜コンデンサ３１をテーパー面３Ｂの麓部に設けるので、発光素子３０全体の厚みを薄くすることができる。
【００４２】
なお、上記いずれの実施の形態の場合にも、テーパー面３Ｂの麓部と頂上部との高低差は１μｍ以上の高さになる場合もある。このような高低差がある段差部に、蒸着法、スパッタ法、ＣＶＤ法などで絶縁膜または透明導電膜を形成する場合、それらが薄膜であると、側壁テーパー角度θが６０°以上では段差を被覆しきれない場合がありうる。その場合には、麓部において透明の導電膜の断線や、透明な導電膜と半導体層との間の短絡などの不具合が起こり得る。したがって、テーパー面３Ｂのテーパー角度θは６０°以下にすることが望ましい。
【００４３】
さらに、薄膜コンデンサ８、３１のコンデンサ容量が小さすぎると、静電破壊防止という効果を充分に発揮することができない。一方、薄膜コンデンサ８、３１の漏洩（リーク）電流が大きすぎると発光素子の消費電力が大きくなるため望ましくない。そのため、静電容量は５０ｐＦ以上であり、かつ、直流印加電圧４Ｖにおける漏洩電流が１×１０-5Ａ以下であることが望ましい。
【００４４】
次に、上述の如くして構成される薄膜コンデンサの容量の確保と絶縁膜の絶縁破壊との関係について説明する。よく知られているように誘電体コンデンサの静電容量Ｃは、
Ｃ＝ε’ε0 （Ｓ／ｔ）
ε’：比誘電率
ε0 ：真空の誘電率（８．８５Ｅ−１２Ｆ／ｍ）
Ｓ：コンデンサ面積
ｔ：誘電体膜厚（電極間距離）
と表される。例えば、ＧａＮ系青色ＬＥＤの１チップあたりの発光部分面積（アノード電極面積とほぼ等しい）は、２００μｍ×２００μｍ程度である。今、面積２００μｍ×２００μｍのコンデンサで、コンデンサの設計容量６００ｐＦを形成したいとする。コンデンサ面積を増加させれば単純に静電容量は増加するが、コンデンサ占有面積も増加するため望ましくないのでその面積は上記条件とする。
【００４５】
図４は誘電体の比誘電率とコンデンサが６００ｐＦとなる膜厚との間の関係を示すグラフである。図５は誘電体膜厚と電界強度との間の関係を示すグラフで、直流電圧４Ｖ時の電界強度が示されている。図４に示すグラフは、コンデンサの容量を６００ｐＦ以上にするためには、比誘電率が高い程誘電体膜厚を厚くでき、比誘電率が低い程誘電体膜厚を薄くする必要があることを示している。また、図５に示すグラフは、ＬＥＤの動作電圧４Ｖがコンデンサの電極間に印加された場合、誘電体膜が厚い程電界強度が弱く、誘電体膜が薄い程電界強度が強くなることを示している。これらのグラフにより、誘電率が高ければ高いほど、設計容量とするための誘電体膜厚を厚くすることができ、ＬＥＤ動作時の膜厚にかかる電界強度を小さくすることができることが判る。
【００４６】
一方、比誘電率は２０以下の場合、６００ｐＦにするためには膜厚を１１８Å以下にする必要がある。このような薄膜では電界強度が３．４ＭＶ／ｃｍ以上となる。このような電界強度を長時間かけるとほとんどの絶縁膜は、絶縁破壊をおこす。また、膜厚の制御性も薄膜になればなるほど困難になる。したがって、この場合には、絶縁層の比誘電率を２０より大きくすることが好ましい。
【００４７】
図６は、図１に示した発光素子１を用いて構成された発光装置の実施の形態の一例を示す断面図である。発光装置４０は第１リードフレーム４１の内端に一体形成された台座部４２上に図１に示した発光素子１が固定されている。第１リードフレーム４１に対して第２リードフレーム４３が略平行となるように設けられており、発光素子１のカソード電極７が第１接続導体４４によって台座部４２に電気的に接続され、そのアノード電極６が第２接続導体４５になって第２リードフレーム４３に電気的に接続されている。そして、第１リードフレーム４１及び第２リードフレーム４３の内端部は透明な熱硬化性樹脂４６によって封されている。
【００４８】
したがって、第１リードフレーム４１と第２リードフレーム４３との間に電圧を印加することにより発光素子１において発光が得られ、発光素子１からの光は透明な熱硬化性樹脂４６を通って外部に放出される。静電破壊防止用のコンデンサは発光素子１内に薄膜コンデンサとして予め上述の如くして組み込まれているので、外付部品を付加する必要がなく組立工程が複雑化することはない。また、発光素子１は薄膜コンデンサを半導体発光素子と並列に接続した構成であるから、第１リードフレーム４１と第２リードフレーム４３との間に印加する駆動電圧を高くする必要はなく、低電圧駆動が可能であり、消費電力も少なくて済む。
【００４９】
【実施例】
以下に本発明の一実施例を説明するが、本発明はこれによって限定されるものではない。
【００５０】
図１に示す構造の発光素子を次のように作製した。基板２としてサファイア基板を用い、サファイア基板上に、ＭＯＣＶＤ法によりＳｉドープＧａＮをＮ型半導体層３として、ＧａＮ＼ＩｎＧａＮ多重量子井戸を活性層４として、ＭｇドープＧａＮをＰ型半導体層５として形成し、青色発光ダイオード素子を形成した。この青色発光ダイオード素子の上にスピンコート法で成膜したチタン酸バリウム膜を誘電体とする薄膜コンデンサを形成し、青色発光ダイオード素子と薄膜コンデンサとが電気的に並列接続されるようにした。薄膜コンデンサの容量は２６０ｐＦであった。
【００５１】
図７は、発光素子の静電気放電に対する耐性を試験するための回路図である。ここでＶｏは可変直流電源、Ｒｐ、Ｒは抵抗器、Ｃはコンデンサ、Ｓｗは切替スイッチである。試験は次のようにして行った。静電気帯電した装置または治具などから、発光素子１に静電気放電するマシンモデル（Ｒ＝０Ω、Ｃ＝２００ｐＦ）条件とした。図７中の可変直流電源Ｖｏの電圧をある値に設定し、切替スイッチＳｗを実線で示されるように切り替えて抵抗器Ｒｐを介してコンデンサＣに充電した後、切替スイッチＳｗを点線で示されるように切り替えて、発光素子１に対して放電する。これを３回繰り返した後、青色発光ダイオード素子の電圧−電流特性を評価した。青色発光ダイオード素子の電圧−電流特性が変化することで素子が破壊されたか否かの判別が可能である。
【００５２】
従来構造の青色発光ダイオード素子では、６０Ｖで試験した素子の５０％が破壊した。一方、２６０ｐＦの薄膜コンデンサが青色発光ダイオード素子に並列に接続された実施例の場合、５０％の素子が破壊したのは１５０Ｖであった。つまり、静電破壊に至る耐圧が９０Ｖ改善されていることが確認された。
【００５３】
【発明の効果】
本発明によれば、静電気による半導体発光素子の破壊防止が可能であり、かつ、付加的な部品を付けることによる占有スペースの増加や実装工程を増加させることなく、発光素子およびその発光素子を光源として組み込んだ発光装置を提供することができる。
【図面の簡単な説明】
【図１】本発明による発光素子の実施の形態の一例を示す断面図。
【図２】図１に示した実施の形態の変形例を示す断面図。
【図３】本発明による発光素子の他の実施の形態を示す断面図。
【図４】誘電体の比誘電率とコンデンサが６００ｐＦとなる膜厚との間の関係を示すグラフ。
【図５】誘電体膜厚と電界強度との間の関係を示すグラフ。
【図６】本発明による発光装置の実施の形態の一例を示す断面図。
【図７】発光素子の静電気放電に対する耐性を試験するための回路図。
【符号の説明】
１、２０、３０ 発光素子
２ 基板
３ Ｎ型半導体層
３Ａ 電極形成用部分
３Ｂ テーパー面
４ 活性層
５ Ｐ型半導体層
６ アノード電極
７ カソード電極
８ 薄膜コンデンサ
９、３２ 絶縁膜
１０、３３ 導電膜
θ 側壁テーパー角度
Ｋ 半導体発光素子
Claims (10)
- 単結晶性の基板上に、Ｎ型半導体層と、前記Ｎ型半導体層上に形成された活性層と、前記活性層上に形成されたＰ型半導体層と、前記Ｐ型半導体層上に形成された膜状のアノード電極とを備えて成る半導体発光素子が形成されて成る発光素子において、
前記アノード電極上に絶縁膜と透明導電膜とが積層されて成る薄膜コンデンサを具え、前記透明導電膜が前記Ｎ型半導体層と接続されていることを特徴とする発光素子。 - 前記絶縁膜が、チタン酸バリウム、チタン酸ストロンチウム、ＳＢＴ、ＢＳＴ、ＰＺＴ、Ｔａ 2 Ｏ 5 、Ｈｆ 2 Ｏ 5 、Ａｌ 2 Ｏ 3 、ＳｉＯ 2 、Ｓｉ 3 Ｎ 4 、Ｙ 2 Ｏ 3 、Ｇｄ 2 Ｏ 3 、ＴｉＯ 2 、ＺｒＯ 2 、Ｌａ 2 Ｏ 3 から選ばれた単層膜または積層膜である請求項１記載の発光素子。
- 前記絶縁膜の比誘電率が２０以上である請求項１記載の発光素子。
- 前記絶縁膜が、立方晶ペロブスカイト構造をもつ誘電体材料である請求項１記載の発光素子。
- 前記透明導電膜が、ＩＴＯ、ＡＴＯ、ＦＴＯ、ＡＺＯ、Ｉｎ 2 Ｏ 3 、ＳｎＯ 2 、ＺｎＯ、ＣｄＯ、ＴｉＯ 2 、ＴｉＮ、ＺｒＮ、ＨｆＮ、Ａｕ、Ａｇ、Ｐｔ，Ｃｕ、Ｐｄ、Ａｌ、Ｃｒから選ばれた単層膜または積層膜である請求項１記載の発光素子。
- 前記アノード電極が、Ａｕ、Ｎｉ、Ｐｔ、Ｒｕ、Ｔｉ、Ｐｄ、Ｍｏ、Ｒｈのいずれか一つの元素を主成分とする合金材料若しくは化合物材料である請求項１記載の発光素子。
- 前記半導体発光素子が、前記基板の基板面に対して側壁テーパー角度が６０°以下のメサ形状となっている請求項１記載の発光素子。
- 前記薄膜コンデンサの静電容量が５０ｐＦ以上であり、かつ、前記薄膜コンデンサの直流印加電圧４Ｖにおけるリーク電流が１×１０ -5 Ａ以下である請求項１記載の発光素子。
- 前記基板が、サファイア基板であり、前記半導体発光素子が３族窒化物半導体から構成されている請求項１記載の発光素子。
- 請求項１乃至９のうちのいずれか１つの発光素子を光源として組み込んだ発光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003138646A JP4299580B2 (ja) | 2003-05-16 | 2003-05-16 | 発光素子および発光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003138646A JP4299580B2 (ja) | 2003-05-16 | 2003-05-16 | 発光素子および発光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004342885A JP2004342885A (ja) | 2004-12-02 |
| JP4299580B2 true JP4299580B2 (ja) | 2009-07-22 |
Family
ID=33527954
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003138646A Expired - Fee Related JP4299580B2 (ja) | 2003-05-16 | 2003-05-16 | 発光素子および発光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4299580B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100448351B1 (ko) * | 2004-06-10 | 2004-09-14 | 에피밸리 주식회사 | Ⅲ-질화물 반도체 발광소자 |
| KR100631898B1 (ko) | 2005-01-19 | 2006-10-11 | 삼성전기주식회사 | Ｅｓｄ보호 능력을 갖는 질화갈륨계 발광 소자 및 그 제조방법 |
| KR101109688B1 (ko) | 2005-04-18 | 2012-06-05 | 엘지전자 주식회사 | 정전기 방지용 커패시터가 접합된 발광 다이오드 |
| KR101166923B1 (ko) | 2005-05-24 | 2012-07-19 | 엘지이노텍 주식회사 | 유전체층을 구비한 발광소자 |
| KR100649642B1 (ko) | 2005-05-31 | 2006-11-27 | 삼성전기주식회사 | Ｅｓｄ 보호 소자를 구비한 화합물 반도체 발광 소자 및 그제조 방법 |
| US7994514B2 (en) * | 2006-04-21 | 2011-08-09 | Koninklijke Philips Electronics N.V. | Semiconductor light emitting device with integrated electronic components |
| US20080129198A1 (en) * | 2006-12-01 | 2008-06-05 | Hong Kong Applied Science And Technology Research Institute Co. Ltd. | Light-emitting diode device |
| KR101239857B1 (ko) | 2007-03-07 | 2013-03-06 | 서울옵토디바이스주식회사 | 반도체 발광 소자 및 그 제조 방법 |
| KR100946758B1 (ko) * | 2007-11-09 | 2010-03-11 | (주)더리즈 | 발광 다이오드 소자와 그 제조 방법 |
| KR101428053B1 (ko) | 2007-12-13 | 2014-08-08 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| KR100999688B1 (ko) | 2008-10-27 | 2010-12-08 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
| JP4971296B2 (ja) * | 2008-12-15 | 2012-07-11 | 株式会社沖データ | 表示装置 |
| JP4971295B2 (ja) * | 2008-12-15 | 2012-07-11 | 株式会社沖データ | 表示装置 |
| KR101096751B1 (ko) | 2009-12-03 | 2011-12-21 | 우리엘에스티 주식회사 | 반도체 발광소자 |
| KR101704022B1 (ko) * | 2010-02-12 | 2017-02-07 | 엘지이노텍 주식회사 | 발광소자, 발광소자의 제조방법 및 발광소자 패키지 |
| TWI450415B (zh) | 2010-03-23 | 2014-08-21 | Lg Innotek Co Ltd | 發光裝置、發光裝置封裝件及照明系統 |
| KR101039937B1 (ko) | 2010-04-28 | 2011-06-09 | 엘지이노텍 주식회사 | 발광소자, 발광소자의 제조방법, 발광소자 패키지 및 조명시스템 |
| US20140131759A1 (en) * | 2011-07-29 | 2014-05-15 | Samsung Electronics Co., Ltd. | Semiconductor light-emitting element |
| CN104094437A (zh) * | 2012-02-02 | 2014-10-08 | 皇家飞利浦有限公司 | 用于生成光的照明装置 |
| JP6006525B2 (ja) * | 2012-05-15 | 2016-10-12 | スタンレー電気株式会社 | 半導体発光装置及びそれを用いた灯具 |
| JP5832956B2 (ja) * | 2012-05-25 | 2015-12-16 | 株式会社東芝 | 半導体発光装置 |
| KR101954204B1 (ko) * | 2012-08-28 | 2019-06-12 | 엘지이노텍 주식회사 | 발광소자 |
| KR101381986B1 (ko) * | 2012-12-17 | 2014-04-07 | 서울바이오시스 주식회사 | 커패시터를 구비하는 발광 다이오드 |
| KR102224901B1 (ko) * | 2014-12-08 | 2021-03-09 | 엘지디스플레이 주식회사 | 발광 다이오드 소자, 발광 다이오드 패키지 및 백라이트 유닛 |
| CN109216518B (zh) * | 2017-06-30 | 2020-06-12 | 苏州新纳晶光电有限公司 | 抗静电led芯片制备方法及其应用 |
| CN209105317U (zh) * | 2019-01-14 | 2019-07-12 | 深圳Tcl新技术有限公司 | 背光灯条、显示屏和电视机 |
| CN112457004B (zh) * | 2020-12-05 | 2022-02-08 | 四川亚美电陶科技有限公司 | 可用于500℃以下振动测量的sbt基压电陶瓷及其制备方法与应用 |
-
2003
- 2003-05-16 JP JP2003138646A patent/JP4299580B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004342885A (ja) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4299580B2 (ja) | 発光素子および発光装置 | |
| US5977565A (en) | Semiconductor light emitting diode having a capacitor | |
| US7884377B2 (en) | Light emitting device, method of manufacturing the same and monolithic light emitting diode array | |
| US7173288B2 (en) | Nitride semiconductor light emitting device having electrostatic discharge (ESD) protection capacity | |
| KR100434242B1 (ko) | 반도체 발광 소자 | |
| US6969873B2 (en) | Nitride gallium compound semiconductor light emission device | |
| KR100386543B1 (ko) | 반도체발광소자 | |
| KR101007077B1 (ko) | 발광소자, 발광소자 패키지 및 그 제조방법 | |
| US8575643B2 (en) | Light-emitting device | |
| KR100986407B1 (ko) | 발광소자 및 그 제조방법 | |
| US20050167680A1 (en) | Light-emitting diode structure with electrostatic discharge protection | |
| KR100986556B1 (ko) | 발광소자 및 그 제조방법 | |
| CN1652346A (zh) | 半导体发光元件与保护元件的复合半导体装置 | |
| US8450765B2 (en) | Light emitting diode chip and method for manufacturing the same | |
| KR101239857B1 (ko) | 반도체 발광 소자 및 그 제조 방법 | |
| JP2005183911A (ja) | 窒化物半導体発光素子及び製造方法 | |
| WO2007015612A1 (en) | Nitride light emitting device and manufacturing method thereof | |
| US8071991B2 (en) | Light-emitting diode and light-emitting diode lamp | |
| KR100609968B1 (ko) | 정전기 보호 기능을 갖는 발광 다이오드 및 그 제조 방법 | |
| US20140353709A1 (en) | Light emitting diode | |
| JP3348843B2 (ja) | 発光ダイオード及びそれを用いたドットマトリックスディスプレイ | |
| KR100946758B1 (ko) | 발광 다이오드 소자와 그 제조 방법 | |
| KR102085897B1 (ko) | 발광 소자 및 발광 소자 패키지 | |
| CN114256398B (zh) | 发光二极管及发光装置 | |
| KR100631842B1 (ko) | 질화물 반도체 발광소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060307 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081028 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081028 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090414 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090417 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4299580 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120424 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130424 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140424 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |