CN1652346A - 半导体发光元件与保护元件的复合半导体装置 - Google Patents
半导体发光元件与保护元件的复合半导体装置 Download PDFInfo
- Publication number
- CN1652346A CN1652346A CNA2005100081423A CN200510008142A CN1652346A CN 1652346 A CN1652346 A CN 1652346A CN A2005100081423 A CNA2005100081423 A CN A2005100081423A CN 200510008142 A CN200510008142 A CN 200510008142A CN 1652346 A CN1652346 A CN 1652346A
- Authority
- CN
- China
- Prior art keywords
- semiconductor
- interarea
- protection component
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 428
- 239000002131 composite material Substances 0.000 title claims description 74
- 239000000758 substrate Substances 0.000 claims abstract description 153
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 47
- 239000010703 silicon Substances 0.000 claims abstract description 47
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 13
- 150000001875 compounds Chemical class 0.000 claims abstract description 5
- 239000010408 film Substances 0.000 claims description 69
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 239000010409 thin film Substances 0.000 claims description 24
- 239000004020 conductor Substances 0.000 claims description 18
- 230000004888 barrier function Effects 0.000 claims description 16
- 150000003377 silicon compounds Chemical class 0.000 claims description 3
- 238000007598 dipping method Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 46
- 230000001681 protective effect Effects 0.000 abstract 4
- 229910000679 solder Inorganic materials 0.000 description 49
- 239000011248 coating agent Substances 0.000 description 16
- 238000000576 coating method Methods 0.000 description 16
- 239000000463 material Substances 0.000 description 14
- 230000000694 effects Effects 0.000 description 12
- 239000012535 impurity Substances 0.000 description 12
- 238000005755 formation reaction Methods 0.000 description 11
- 229910002601 GaN Inorganic materials 0.000 description 10
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 239000004411 aluminium Substances 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 7
- 229910017083 AlN Inorganic materials 0.000 description 6
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000000696 magnetic material Substances 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000006731 degradation reaction Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- AJGDITRVXRPLBY-UHFFFAOYSA-N aluminum indium Chemical compound [Al].[In] AJGDITRVXRPLBY-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 239000004615 ingredient Substances 0.000 description 3
- 229910016455 AlBN Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 2
- SRCJDTOFMBRRBY-UHFFFAOYSA-N boron indium Chemical compound [B].[In] SRCJDTOFMBRRBY-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 2
- 229910001887 tin oxide Inorganic materials 0.000 description 2
- VLJQDHDVZJXNQL-UHFFFAOYSA-N 4-methyl-n-(oxomethylidene)benzenesulfonamide Chemical compound CC1=CC=C(S(=O)(=O)N=C=O)C=C1 VLJQDHDVZJXNQL-UHFFFAOYSA-N 0.000 description 1
- 229910017911 MgIn Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910007657 ZnSb Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- -1 gallium nitride series compound Chemical class 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021340 platinum monosilicide Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000011176 pooling Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05555—Shape in top view being circular or elliptic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12035—Zener diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
一直以来难以实现发光元件与保护元件的复合半导体装置的小型化。因而,本发明的复合半导体装置包括硅半导体衬底(1)、发光元件用的主半导体区(2)、第一电极(3)和第二电极(4)。硅半导体衬底(1)有保护元件形成区(7)。第一电极(3)有焊接焊盘部分(20)。从水平看时,保护元件形成区(7)配置在焊接焊盘部分(20)的内侧。第一电极(3)的焊接焊盘部分(20)和第二电极(4)用作发光元件和保护元件这两个的电极。
Description
技术领域
本发明涉及半导体发光元件与保护该半导体发光元件的保护元件的复合半导体装置。
背景技术
近年,作为半导体发光元件,使用氮化物半导体材料的发光元件为人们所关注。依据该发光元件,能够发出365nm~550nm左右范围内的波长的光。
但这种使用氮化物半导体材料的发光元件抗静电破坏能力较小,例如施加比100V高的浪涌电压就开始被破坏。为静电保护,可考虑在同一封装件内与发光元件一起装入二极管和电容等的保护元件,但这会增加部件数量。为解决此问题,在日本的特许公开公报10-200159号(以下称为专利文献1)和特许公开公报10-135519号(以下称为专利文献2)中公开了单一半导体衬底内集成发光元件和保护元件的方案。即,专利文献1中公开了在蓝宝石衬底上设置发光元件和保护用二极管,并将保护用二极管与发光元件并联的方案。另外,在专利文献2中公开了在蓝宝石衬底上形成的发光元件上配置保护用电容,并将保护用电容与发光元件并联的方案。
但是,专利文献1和2中记载的半导体发光装置中,由于构成保护元件的区域成为非发光区,半导体元件所占的有效发光面积变小。换言之,为得到具有预期的发光强度的半导体发光装置,元件的平面尺寸增大。
另外,由于需要电连接发光元件和保护元件用的布线导体,使元件结构复杂。
发明内容
本发明旨在解决伴随保护元件难以实现半导体发光装置小型化的课题。
为解决上述课题,本发明提供一种半导体发光元件与保护元件的复合半导体装置,其特征在于该复合半导体装置包括:
具有一个主面和另一主面且具有导电性的衬底;
具有可取出光的第一主面和与所述第一主面相对且与所述衬底的所述一个主面电气连接以及机械连接的第二主面并包含构成半导体发光元件的多个半导体层的主半导体区;
具有与所述主半导体区的所述第一主面接触且可以取出从所述主半导体区发射的光的第一部分和与所述第一部分相连且有焊盘电极功能的第二部分的第一电极;
与所述衬底相连的第二电极;以及
在所述第一电极的所述第二部分和所述衬底另一主面之间配置且将所述第一电极和所述第二电极之间电连接的保护元件。
本发明中的光指的是从所述主半导体区发射的光。另外,所述焊盘电极指的是用以连接导线等的导体的电极。
还有,所述衬底最好是半导体衬底或具有导电性的衬底,若为硅衬底则更好。
另外,所述保护元件最好由从肖特基势垒二极管(Schottky barrierdiode)、包含1个pn结的二极管、包含2个pn结的3层二极管、电容和非线性电阻(varistor)中选择的1个或多个构成。所述保护元件例如可以由从个别元件、半导体衬底、厚膜电介质、厚膜半导体、厚膜电容、厚膜导体、薄膜电介质、薄膜半导体、薄膜电容和薄膜导体中选择的1个或多个形成。
另外,最好将所述保护元件设于所述衬底的内部或配置在所述第一电极的所述第二部分和所述衬底的一个主面之间。
另外,最好所述主半导体区设有从所述主半导体区的所述第一主面达到所述第二主面的孔,所述第一电极的所述第二部分的至少一部分配置在所述孔中。并且,可以在所述主半导体区的所述孔中配置保护元件的一部分或全部。
另外,所述第一电极的所述第一部分最好为与所述主半导体区的第一主面相连的具有光透射性的导电膜。
另外,所述第一电极的所述第一部分可为与所述主半导体区的第一主面的一部分相连的导体,例如为所述第一电极的具有焊盘电极功能的所述第二部分的外周侧的下部。
另外,所述第一电极的所述第一部分可为与所述主半导体区的第一主面的一部分相连的带状导体。并且,所述第一电极的所述第一部分可为能取出光的各种图案。
另外,最好在所述主半导体区的所述孔的壁面和所述第一电极之间配置绝缘膜。
另外,对所述主半导体区的第一主面垂直的方向看时,最好所述保护元件面积的70~100%配置在第一电极的所述第二部分的内侧。
另外,所述半导体衬底最好由硅或硅化合物构成,所述主半导体区由多个III-V族化合物半导体层构成。
本发明具有如下效果。
(1)从水平即对衬底的一个主面垂直的方向看时,保护元件的至少一部配置于第一电极的具有焊盘电极功能的第二部分下方。因此,能够抑制半导体发光元件的光取出面积的减小而形成保护元件,并能实现半导体发光元件与保护元件的复合半导体装置的小型化。
(2)第一电极的具有焊盘电极功能的第二部分除了用作半导体发光元件的外部连接部分外,还用作半导体发光元件和保护元件的相互连接部分,因此容易达成半导体发光元件的一端和保护元件的一端的相互连接。因而,简化半导体发光元件与保护元件的复合半导体装置的结构,并达成小型化与低成本化。
(3)由于使用具有导电性的衬底,通过衬底容易达成半导体发光元件的另一端和保护元件的另一端的相互连接。因而,简化半导体发光元件与保护元件的复合半导体装置的结构,并达成小型化与低成本化。
附图说明
图1是概略表示本发明的实施例1的复合半导体装置的中央纵剖视图。
图2是缩小表示图1的复合半导体装置的平面图。
图3是表示图1的主半导体区和半导体衬底的一部分的剖视图。
图4是图1的复合半导体装置的电路图。
图5是概略表示实施例2的复合半导体装置的中央纵剖视图。
图6是图5的复合半导体装置的电路图。
图7是概略表示实施例3的复合半导体装置的中央纵剖视图。
图8是图7的复合半导体装置的电路图。
图9是概略表示实施例4的复合半导体装置的中央纵剖视图。
图10是图9的复合半导体装置的电路图。
图11是概略表示实施例5的复合半导体装置的中央纵剖视图。
图12是图11的复合半导体装置的电路图。
图13是概略表示实施例6的复合半导体装置的中央纵剖视图。
图14是概略表示实施例7的复合半导体装置的中央纵剖视图。
图15是概略表示实施例8的复合半导体装置的中央纵剖视图。
图16是概略表示实施例9的复合半导体装置的中央纵剖视图。
图17是概略表示实施例10的复合半导体装置的一部分的剖视图。
(符号说明)
1、1a硅半导体衬底
2主半导体区
3、3’第一电极
4第二电极
7保护元件形成区
20焊接焊盘部分
具体实施方式
以下参照图1~图17说明本发明的实施方式。
实施例1
图1所示的本发明的实施例1的作为发光元件的发光二极管与作为保护元件的肖特基势垒二极管的复合半导体装置,包括半导体衬底1、构成发光元件的主半导体区2、第一电极3和第二电极4。能够将由半导体衬底1的外侧区8、主半导体区2、第一电极3和第二电极4构成的部分称为发光元件部或发光元件,且由半导体衬底1的保护元件形成区7和肖特基接触金属层18构成的部分称为保护元件部或保护元件。
半导体衬底1由作为导电型确定用杂质包含硼等的III族元素的p型单晶硅衬底构成,具有一个主面5和另一主面6且大致在中央有保护元件形成区7。半导体衬底1的主半导体区2侧的一个主面5是用密勒指数(miller index)表示的晶体的面方位中(111)最佳(just)面。半导体衬底1的p型杂质浓度例如为5×1018~5×1019cm-3左右、电阻率为0.0001Ω·cm~0.01Ω·cm左右。因此,半导体衬底1为导电性衬底,并作为发光元件和保护元件的电流通路起作用。即,半导体衬底1中央的保护元件形成区7用作肖特基势垒二极管的本体部的同时用作该电流通路,并且包围半导体衬底1的保护元件形成区7的外侧区8用作发光元件的电流通路。而且,半导体衬底1用作主半导体区2的外延成长的衬底,且用作构成发光元件的主半导体区2和第一电极3的支撑体。半导体衬底1的理想厚度是较厚的200~500μm。还有,由图1和图3可知,在半导体衬底1的一个主面5的外周部分形成台阶且在中央形成凹部9,但可以将半导体衬底1的一个主面5全部平坦化。另外,可以将半导体衬底1的导电型设为n型。并且,使半导体衬底1的外侧区8的杂质浓度高于保护元件形成区7,从而,能够使外侧区8的电阻率低于保护元件形成区7,并降低发光元件动作时的外侧区8的电压降。
构成发光元件的主要部分的主半导体区2,具有与硅半导体衬底1不同的III-V族化合物半导体构成的多个层,且在硅半导体衬底1上用公知的气相成长法形成。更具体地说,主半导体区2为构成双异质结发光二极管而依次具有n型缓冲层10、n型半导体层11、活性层12和p型半导体层13。还有,有时将n型半导体层11称为n型包层,将p型半导体层13称为p型包层。发光二极管在原理上可以仅由n型半导体层11和p型半导体层13构成。因此,能够从主半导体区2省去n型缓冲层10和活性层12或其中之一。另外,根据需要能够将公知的电流扩散层或欧姆接触层等附加在主半导体区2上。主半导体区2的第一主面14和第二主面15平行于半导体衬底1延伸。主半导体区2的第一主面14具有将在活性层12上发生的光向外部取出的功能。主半导体区2的第二主面15与半导体衬底1电气和机械连接。
图1为了图示简单而将n型缓冲层10表示为一层,但实际上由多个第一层和多个第二层构成,且第一层和第二层交互地配置。还有,在n型缓冲层10的最下方配置第一层。n型缓冲层10的第一层最好为包含Al(铝)的氮化物半导体,例如,由在化学式AlxMyGa1-x-yN(其中,所述M是从In(铟)和B(硼)选择的至少1种元素,所述x和y是满足0<x≤1、0≤y<1、x+y≤1的数值)表示的材料中添加杂质而构成。即,第一层例如由AlN(氮化铝)、AlInN(氮化铝铟)、AlGaN(氮化铝镓)、AlInGaN(氮化铝镓铟)、AlBN(氮化铝硼)、AlBGaN(氮化铝镓硼)和AlBInGaN(氮化铝硼铟镓)中选择的材料成构。含铝的第一层的晶格常数和热膨胀系数比第二层更接近硅半导体衬底1。
第二层用以进一步提高缓冲层10的缓冲功能,由不含Al或Al的比例小于第一层的n型氮化物半导体构成。可满足该条件的第二层,例如,由在化学式AlaMbGa1-a-bN(其中,所述M是从In(铟)和B(硼)中选择的至少1种元素,所述a和b是满足0≤a<1、0≤b<1、a+b≤1、a<x的数值)表示的材料中添加n型杂质而构成。即,第二层例如由GaN(氮化镓)、AlInN(氮化铝铟)、AlGaN(氮化铝镓)、AlInGaN(氮化铝镓铟)、AlBN(氮化铝硼)、AlBGaN(氮化铝镓硼)和AlBInGaN(氮化铝硼铟镓)中选择的材料成构。为了防止可能因第二层中的Al(铝)的增大而发生的龟裂,最好将表示Al的比例的a值设为0≤a<0.2,即0或大于0且小于0.2。
第一层的理想厚度为0.5nm~5nm。当第一层的厚度小于0.5nm时不能很好地保证其上形成的主半导体区2的平坦性。若第一层厚度超过5nm,则不能得到量子力学的隧道效应。第二层的理想厚度为0.5nm~200nm。当第二层厚度小于0.5nm时不能很好地保证其上形成的n型半导体层11和活性层12以及p型半导体层13的平坦性。若第二层厚度超过200nm,则可能在缓冲层10上发生龟裂。
本实施例中p型硅半导体衬底1与n型缓冲层10相接触,但硅半导体衬底1和缓冲层10构成异质结且在两者间产生合金化区域(未图示),因此,对两者施加正向偏压时的硅半导体衬底1和缓冲层10的结合部的电压降较小。显然可以代替p型硅半导体衬底1而使用n型硅半导体衬底,并在n型硅半导体衬底上形成n型缓冲层10。另外,缓冲层10可由一层形成而不是多层结构。
缓冲层10上配置的n型半导体层11最好由化学式AlaMbGa1-a-bN(其中,所述M是从In(铟)和B(硼)中选择的至少1种元素,所述a和b是满足0≤a≤1、0≤b<1、a+b≤1、a<x的数值)表示的氮化物半导体构成,若由GaN等的n型氮化镓系化合物构成则更好。
n型半导体层11上配置的活性层12最好由化学式AlxInyGa1-x-yN(其中,x和y是满足0≤x<1、0≤y<1的数值)表示的氮化物半导体构成。还有,图1中活性层12由1个层概略表示,但实际上具有公知的多重量子阱结构。当然可以由一个层来构成活性层12。另外,本实施例中对活性层12未掺杂导电型确定杂质,但可以掺杂p型或n型杂质。
活性层12上配置的p型半导体层13最好由在化学式AlxInyGa1-x-yN(其中,x和y是满足0≤x<1、0≤y<1的数值)表示的氮化物半导体上掺杂p型杂质而构成。本实施例中,p型半导体层13由厚度为500nm的p型GaN形成。
主半导体区2大致在其中央有从第一主面14贯通到第二主面15的孔16。该孔16连续到硅半导体衬底1的凹部9。孔16和凹部9通过在形成凹部9前的硅半导体衬底1上外延成长主半导体区域2后蚀刻而形成。因此,在硅半导体衬底1和主半导体区2之间生成的合金化层被除去,在硅半导体衬底1的凹部9表面露出硅。另外,孔16和凹部9的壁面从主半导体区2的第一主面14向第二主面15变窄而倾斜。还有,硅半导体衬底1的凹部9设于保护元件形成区7。另外,形成绝缘膜17,覆盖孔16和凹部9的壁面。
第一电极3由作为第一部分的光透射性导电膜19和作为第二部分的焊接焊盘部分20构成。焊接焊盘部分20与光透射性导电膜19连接,并与肖特基接触金属层18相连。因此,作为第二部分的焊接焊盘部分20具有外部连接功能外还有相互连接光透射性导电膜19和金属层18的功能。
在中间不隔着光透射性导电膜19而将第一电极3的作为第二部分的焊接焊盘部分20的外周下部与主半导体区2的第一主面14欧姆接触,能够省去光透射性导电膜19。这样将焊接焊盘部分20与主半导体区2的第一主面14欧姆接触时,即使省去光透射性导电膜19也能使来自第一电极3的电流流过主半导体区2。在省去光透射性导电膜19时,焊接焊盘部分20的外周下部作为第一电极3的第一部分起作用。光透射性导电膜19对使电流均匀地流过主半导体区2的全区域有效。但是,很难或不可能使光透射性导电膜19的光透射率达到100%,在光透射性导电膜19上发生光吸收。另外,设置光透射性导电膜19必然提高半导体发光元件的成本。因此,在考虑发光效率和成本的情况下确定是否设置光透射性导电膜19。
第一电极3的作为第一部分的光透射性导电膜19作为发光元件连接部分起作用,配置在主半导体区2的第一主面14即p型半导体层13的几乎整个表面,并在此欧姆接触。因此,如已说明的那样光透射性导电膜19对使电流均匀流过主半导体区2有利,且可以取出从主半导体区2发射的光。光透射性导电膜19由厚度为100nm左右的ITO即氧化铟和氧化锡的混合物构成。还有,光透射性导电膜19可以由Ni、Pt、Pd、Rh、Ru、Os、Ir、Au中选择的1种金属膜或从它们之中选择的2种合金膜形成。
用作肖特基电极的金属层18例如由Ti、Pt、Cr、Al、Sm、PtSi、Pd2Si等构成,经由绝缘膜17的孔17a与硅半导体衬底1的凹部9表面肖特基接触。作为保护元件的肖特基二极管由半导体衬底1的保护元件形成区7和金属层18形成。
第一电极3的作为第二部分的焊接焊盘部分20具有比主半导体区2的表面积小的表面积,且由能够连接虚线表示的Al或Au等构成的外部连接用导线21的金属构成,不仅与光透射性导电膜19相连而且与金属层18相连。即,焊接焊盘部分20经由覆盖光透射性导电膜19上面和主半导体区2的倾斜侧面的具有光透射性和绝缘性的保护膜22的孔23,与光透射性导电膜19相连,且与用作主半导体区2的孔16中配置的肖特基电极的金属层18相连。从水平即对半导体衬底1的一个主面垂直的方向看时,焊接焊盘部分20配置成至少覆盖保护元件形成区7的一部分且至少不覆盖主半导体区2的一部分并电连接作为第一部分的光透射性导电膜19和作为肖特基电极的金属层18。图1的实施例中,焊接焊盘部分20也配置在主半导体区2的孔16的外侧部分上。还有,主半导体区2的孔16的壁面和第一电极3由绝缘膜17电气分离。焊接焊盘部分20上面具有可连接外部连接用导线21的面积,且为使外部连接用导线21的连接容易而比保护膜22更往上突出。
焊接焊盘部分20具有可耐外部连接用导线21的焊接的厚度(例如100nm~100μm)。因而,光不能透过焊接焊盘部分20。即使所形成的焊接焊盘部分20使光稍微透过,在焊接焊盘部分20与外部连接用导线21等连接时,也不可能或难以经由焊接焊盘部分20取出光。
由图2可知,本实施例中焊接焊盘部分20的平面形状为圆形,但可为四边形或多边形等其它形状。另外,可将半导体衬底1的平面形状变更为圆形等。
图1中,为将主半导体区2的侧面和焊接焊盘部分20之间绝缘而设于主半导体区2的孔16中的绝缘膜17能够与孔16外的保护膜22同时形成。
从水平即对主半导体区2的第一主面14或硅半导体衬底1的一个主面5垂直的方向看时,保护元件形成区7配置在焊接焊盘部分20的内侧。保护元件形成区7在水平看时即便从焊接焊盘部分20外侧露出也不会降低保护元件的功能。但是,在水平看时若保护元件形成区7的面积变大,则必然使主半导体区2的面积减小。因此,在水平看时保护元件形成区7的表面面积的70~100%,最好其全部配置在焊接焊盘部分20的内侧。
第二电极4由金属层构成,在半导体衬底1的另一主面6的整个面上形成。即,第二电极4与半导体衬底1的保护元件形成区7和外周侧区8两个区域的下面欧姆接触。还有,如图1的虚线所示,能够将第二电极4配置在半导体衬底1的一个主面5的外周侧。
第一电极3的焊接焊盘部分20用作发光元件的外部连接电极外还具有将肖特基势垒二极管的金属层8连接到发光元件的功能。第二电极4用作发光元件和肖特基势垒二极管这两个的电极。因而,图1所示的复合半导体装置用作作为图4所示的发光元件的发光二极管31和作为保护元件的肖特基势垒二极管32的反向并联电路。肖特基势垒二极管32在发光二极管31上施加预定值以上的反向过电压(例如浪涌电压)时导通。从而,发光二极管31的电压被限制在肖特基势垒二极管32的正向电压,发光二极管31由基于静电等的反向过电压保护。肖特基势垒二极管32的正向导通开始电压设定为发光二极管31的容许最大反向电压以下。即,肖特基势垒二极管32的正向导通开始电压设定为低于可能破坏发光二极管31的电压的值。还有,肖特基势垒二极管32的正向导通开始电压,最好高于正常时施加在发光二极管31上的反向电压且低于可能破坏发光二极管31的电压。
本实施例1具有如下效果。
(1)保护元件形成区7在水平看时配置在焊接焊盘部分20下方。因而,能够抑制发光元件的光取出面积的降低而形成保护元件,并能实现内置保护元件的发光元件的小型化。
(2)焊接焊盘部分20和第二电极4用作发光二极管31和肖特基势垒二极管32的相互连接部分,同时用作外部连接导体,因此简化复合半导体装置的结构,并能达成小型化和低成本化。
(3)由于保护元件形成区7设于半导体衬底1内,能够容易且低成本得到作为保护元件的肖特基势垒二极管32。
实施例2
接着,说明图5所示的实施例2的复合半导体装置。但图5和后述的图6~图17中,与图1~图4实质上相同的部分以及在图5~图17中彼此相同的部分上采用同一符号,省略其说明。
图5的复合半导体装置除了在硅半导体衬底1的保护元件形成区7上形成用以构成pn结二极管的n型半导体区40且省去图1的金属层18以外,其它与图1实质上相同。
即,图5的复合半导体装置的保护元件由形成于半导体衬底1上的包含一个pn结的保护二极管构成。该保护二极管由作为第一导电型半导体区的p型半导体衬底1和在该p型半导体衬底1的保护元件形成区7中岛状形成且具有在半导体衬底1的一个主面5露出的表面的作为第二导电型半导体区的n型半导体区40构成。n型半导体区40通过对p型硅半导体衬底1扩散n型杂质而形成,在与p型硅半导体衬底1之间形成pn结。n型半导体区40配置成在保护元件形成区7的表面的凹部9露出。焊接焊盘部分20的前端部分18a与n型半导体区40欧姆接触。还有,能够在焊接焊盘部分20和n型半导体区40之间配置使欧姆接触良好的金属层。在水平即对主半导体区2的一个主面14或硅半导体衬底1的一个主面5垂直的方向看时,n型半导体区40配置在焊接焊盘部20的内侧。
第一电极3用作发光元件和pn结二极管中的一个电极,第二电极4用作发光元件和pn结二极管中的另一个电极。因而,图5所示的复合半导体装置具有与将作为图6所示的发光元件的发光二极管31和作为保护元件的pn结二极管32a的反向并联电路连接到第一电极3和第二电极4之间的电路等价的功能。pn结二极管32a构成为整流二极管或恒压二极管。pn结二极管32a在发光二极管31上施加预定值以上的反向过电压时导通。从而,对发光二极管31施加的电压被限制在pn结二极管32a的正向电压。因此,能够通过pn结二极管32a保护发光二极管31不受基于静电等的浪涌电压等反向过电压的影响。pn结二极管32a的正向导通开始电压设定为发光二极管31的容许最大反向电压以下。还有,pn结二极管32a的正向导通开始电压最好高于正常时对发光二极管31反向施加的电压且低于可能破坏发光二极管31的电压。
当pn结二极管32a由齐纳二极管等的恒压二极管构成时,由恒压二极管构成的pn结二极管32a的反向击穿电压设定为发光二极管31的正常动作范围的正向电压和容许最大正向电压之间。从而,由恒压二极管构成的pn结二极管32a保护发光二极管31不受浪涌电压等的正向过电压的影响。
以上可知,依据图5的实施例2,能够提供被保护为不受浪涌电压等的过电压影响的发光元件,能够得到与图1的实施例1同样的效果。
还有,图5中,使半导体衬底1的外侧区8的一部分的杂质浓度高于保护元件形成区7,从而使外侧区8的一部分的电阻率低于保护元件形成区7,能够使发光元件动作时的外侧区8的电压降减少地变更。
实施例3
图7所示的实施例3的复合半导体装置,代替图1的p型硅半导体衬底1而使用n型硅半导体衬底1a,在该n型硅半导体衬底1a的保护元件形成区7上形成npn3层二极管,即一般用以形成称为DIAC的双向二极管的n型半导体区40和p型半导体区41且省去图1的金属层18,其它与图1实质上相同。即,图7所示的实施例3的复合半导体装置中的保护元件由形成于半导体衬底1a的保护元件形成区7上的npn3层二极管构成。该3层二极管由具有第一导电型的作为第一半导体区的n型硅半导体衬底1a,在n型硅半导体衬底1a中岛状形成且具有使半导体衬底1a的一个主面5露出的表面并有第二导电型的作为第二半导体区的p型半导体区41,以及在p型半导体区41中岛状形成且具有在半导体衬底1a的一个主面5露出的表面并有第一导电型的作为第三半导体区的n型半导体区40构成。
所形成的图7的n型半导体区40稍小于图5的n型半导体区40。p型半导体区41配置成包围除其表面外的n型半导体区40。p型半导体区41通过在n型硅半导体衬底1a上扩散p型杂质而形成,在与n型硅半导体衬底1a之间形成pn结。n型半导体区40通过在p型半导体区41上扩散n型杂质而形成,并在p型半导体区41之间形成pn结。n型半导体区40配置成在保护元件形成区7的表面的凹部9露出。第一电极3的焊接焊盘部分20的前端部分18a与n型半导体区40欧姆接触。还有,能够将用以使欧姆接触良好的金属层配置在焊接焊盘部分20和n型半导体区40之间。在水平即对主半导体区2的一个主面14或硅半导体衬底1的一个主面5垂直的方向看时,p型半导体区41配置在焊接焊盘部分20的内侧。
图7的第一电极3用作发光元件和npn3层二极管中的一个电极,第二电极4用作发光元件和npn3层二极管中的另一个电极。因而,图7所示的复合半导体装置具有与将图8所示的作为发光元件的发光二极管31和作为保护元件的npn3层二极管32b的并联连接电路连接在第一电极3和第二电极4之间的电路等价的功能。如图8所示,npn3层二极管32b等价于反向二极管D1和正反二极管D2的串联电路。还有,npn3层二极管32b由反向二极管D1和正反二极管D2的反向并联电路表示。npn3层二极管32b的正向和反向的击穿电压最好在发光二极管31的正常动作范围的电压和容许最大电压之间。从而,能够保护发光二极管31不受高于容许最大电压的浪涌电压等的过电压的影响。
因此,图7的实施例2的复合半导体装置具有与图1的实施例1同样的效果。
实施例4
图9所示的实施例4的复合半导体装置设置电容来代替图1的作为保护元件的肖特基势垒二极管,其它与图1相同。
图9的主半导体区2的孔16中配置用以形成厚膜电容的电介质层50。电介质层50由其介电常数大于形成绝缘膜17的SiO2的介电常数的、例如1200~2000的电介质磁性材料构成。该电介质磁性材料由II族金属和IV族金属的氧化物例如BaTiO3(钛酸钡)或SrTiO3(钛酸锶)等的主成分和III族或V族或该二族构成的副成分(添加成分)构成。III族金属氧化物是例如从Nd2O3、La2O3、Da2O3、Sm2O3、Pr2O3、Gd2O3、Ho2O3中选择的一个或多个,V族的金属氧化物是例如从Nb2O5、Ta2O5中选择的一个或多个。电介质层50由有选择地涂敷伴随有机粘合剂(binder)的电介质磁性材料的粘合剂后烧成的方法或粘贴电介质磁性材料的生片(green sheet)后烧成的方法等形成。电介质层50的一个主面与硅衬底1接触,另一主面与第一电极3的作为第二部分的焊接焊盘部分20接触。因而,由硅衬底1、电介质层50、第一电极3的焊接焊盘部分20形成电容。
由图10的等价电路可知,图9的复合半导体装置由基于主半导体区2的作为发光元件的发光二极管31和与之并联连接的作为保护元件的电容32c构成。基于电介质层50的电容32c保护发光元件31不受比发光二极管31的正常动作范围的电压高的浪涌电压等的过电压的影响。
图9的实施例4的复合半导体装置中,构成保护用电容32c的电介质层50也配置在第一电极3的焊接焊盘部分20和导电性硅衬底1的一个表面之间且在水平看时配置于焊接焊盘部分20的内侧,因此能够不降低主半导体区2的第一主面14的有效光取出面积而配置保护元件。另外,由于电介质层52配置于主半导体区2的孔16中,能够抑制复合半导体装置的厚度增大。因而,根据实施例4也能得到与实施例1同样的小型化、低成本化的效果。
还有,图9中,如点划线51所示能够在电介质层50的一个主面设置电容电极。另外,如点划线50所示能够在电介质层50的另一主面设置电容电极。另外,可以在第一电极3的焊接焊盘部分20和硅衬底1的一个主面5之间配置代替电介质层50的片状电容元件。
实施例5
图11所示的实施例5的复合半导体装置中,作为保护元件配置取代图1的肖特基结用金属层18或图9的电介质层50的片状的非线性电阻元件60,其它与图1或图9相同。非线性电阻元件60由半导体磁性层61、其一个主面上配置的一个电极62和其另一主面上配置的另一电极63构成。半导体磁性层61是在由BaTiO3、SrTiO3、ZnO等构成的主成分上添加Nb2O5、Pr6O11等的公知的副成分的半导体磁性材料构成。图11中为了确保第一电极3的焊接焊盘部分20和一个电极62之间的绝缘,在它们之间配置绝缘物64。非线性电阻元件60的一个电极62与硅衬底1的一个主面5上形成的欧姆电极65用公知的导电性结合材料(图示省略)连接,另一电极63与焊接焊盘部分20相连。该非线性电阻元件60例如有10V左右的非线性电阻电压。
由图12的等价电路可知,图11的复合半导体装置由基于主半导体区2的作为发光元件的发光二极管31和与之并联连接的作为保护元件的非线性电阻32d构成。与图11的非线性电阻元件60对应的图12的非线性电阻32d与图8的3层二极管一样具有双向二极管的功能。非线性电阻32d的非线性电阻电压即导通开始电压最好在发光二极管31的正向和反向的正常动作范围的电压和容许最大电压之间。从而,能够保护发光元件31不受比容许最大电压高的浪涌电压等的过电压的影响。
还有,半导体磁性层61还用作电介质层,因此等价于由图12的虚线所示的电容32c’并联到发光元件31,该电容32c’也对过电压保护、提高抗浪涌破坏能力有利。
图11的实施例5的复合半导体装置中,形成保护元件的非线性电阻元件60也配置在第一电极3的焊接焊盘部分20和硅衬底1的一个主面5之间,因此能够得到与实施例1同样的小型化和低成本化的效果。
能够将具有电压非线性特性的阻抗层即具有非线性电阻特性的半导体磁性层配置在第一电极3的焊接焊盘部分20和硅衬底1的一个主面5之间,以取代图11的片状非线性电阻元件60。该具有非线性电阻特性的半导体磁性层能够通过将具有非线性电阻特性的半导体磁性材料的粘合剂与形成图9的电介质层50时一样涂敷并烧成而形成。该半导体磁性层的一个主面与第一电极3的焊接焊盘部分20接触,其另一主面与硅衬底1的一个主面5接触。
实施例6
图13所示的实施例6的复合半导体装置中,设置代替图1的金属层18的薄膜半导体即n型半导体薄膜40a,其它与图1相同。
n型半导体薄膜40a配置在p型半导体衬底1和焊接焊盘部分20之间。该n型半导体薄膜40a用蒸镀、CVD(Chemical Vapor Deposition)、溅镀或印刷(涂敷)等的公知方法形成,例如具有1nm~1μm左右的厚度。
作为n型半导体薄膜40a的材料,例如可以使用从非晶硅、一般称为ITO的氧化铟(In2O3)和氧化锡(SnO2)的混合物、ZnO、SnO2、In2O3、ZnS、ZnSe、ZnSb2O6、CdO、CdIn2O4、MgIn2O4、ZnGa2O4、CdGa2O4、Ga2O3、GaInO3、CdSnO4、InGaMgO4、InGaZnO4、Zn2In2O5、AgSbO3、Cd2Sb2O7、Cd2GeO4、AgInO2、CdS和CdSe中选择的物质。
图13的复合半导体装置的n型半导体薄膜40a具有与图5的n型半导体区40同样的功能,在与p型半导体衬底1之间形成pn结。因而,由半导体衬底1中央的保护元件形成区7和n型半导体薄膜40a形成具有与作为图6的过电压保护元件的pn结二极管32a同样的功能的二极管,根据实施例6也能得到与实施例1和2同样的效果。
实施例7
图14的实施例7的复合半导体装置中,设置取代图1的金属层18的p型半导体薄膜41a和n型半导体薄膜40a,其它与图1相同。从别的观点看时,该图14的复合半导体装置相当于在图13的n型半导体薄膜40a和p型半导体衬底1之间增加p型半导体薄膜41a。还有,可以将p型半导体薄膜41a称为p型薄膜半导体。
p型半导体薄膜41a用公知的蒸镀、CVD、溅镀或印刷(涂敷)法形成,例如具有1nm~1μm左右的厚度。该p型半导体薄膜41a的材料可以从p型非晶硅、NiO、Cu2O、FeO、CuAlO2、CuGaO2和SrCu2O2中选择使用。
该n型半导体薄膜40a和p型半导体薄膜41a之间形成pn结,且p型半导体薄膜41a与p型半导体衬底1欧姆接触,n型半导体薄膜40a与焊接焊盘部分20欧姆接触。因而,由图14的n型半导体薄膜40a和p型半导体薄膜41a构成的薄膜二极管提供与图6的pn结二极管32a同一功能的过电压保护元件。根据本实施例7也能得到与图5的实施例2同样的效果。
实施例8
图15所示的实施例8的复合半导体装置中,与图7同样将图1的p型半导体衬底1置换成n型(第一导电型)半导体衬底1a,并设置代替图1的金属层18的n型第一半导体薄膜71和p型(第一导电型)的第二半导体薄膜72和n型第三半导体薄膜73,其它结构与图1相同。
图15的n型第一半导体薄膜71与n型半导体衬底7a欧姆接触,并使用与图13的n型半导体薄膜40a同样的材料以及同样的方法形成。n型第一半导体薄膜71上配置的p型第二半导体薄膜72使用与图14的p型半导体薄膜41a相同的材料以及相同的方法形成。p型第二半导体薄膜72上配置的n型第三半导体薄膜73由与图13的n型半导体薄膜40a同样的材料构成,且与焊接焊盘部分20欧姆接触。
由第一半导体薄膜71、第二半导体薄膜72和第三半导体薄膜73构成的薄膜3层二极管具有与作为图8的保护元件的npn3层二极管32b相同的功能。因而,根据本实施例8也能得到与图8的实施例3同样的效果。
实施例9
图16所示的实施例9的复合半导体装置中,在n型半导体衬底1a上设置取代图7的n型半导体区40的n型半导体薄膜40a,其它结构与图7相同。图16的n型半导体薄膜40a使用图13中同一符号表示的相同材料并以相同方法形成。在该n型半导体薄膜40a与p型半导体区41之间形成pn结,并且与焊接焊盘部分20欧姆接触。因而,能够通过n型半导体衬底1a、p型半导体区41和n型半导体薄膜40a得到与图8的npn3层二极管32b相同的功能。根据本实施例9也能得到与图8的实施例3同样的效果。
实施例10
图17中表示实施例10的一部分复合半导体装置,设有取代图1、图5、图7、图9、图11或图13~图16中任一光透射性导电膜19的具有带状导体19a的第一电极3’,其它与图1、图5、图7、图9、图11或图13~图16相同。图13的第一电极3’的作为第一部分的带状导体19a与作为第二部分的焊接焊盘部20相连,且具有格子状或网状或带状等图案并在主半导体区2的一个主面14即p型半导体层13的大致整个表面均等地配置,并在此欧姆接触。主半导体区2中发生的光从主半导体区2的一个主面14的未形成带状导体19a的部分向外部取出。因而,第一电极3’的第一部分形成为可取出从主半导体区2发射的光的形状。
图17中,第一电极3’的作为第二部分的焊接焊盘部分20的外周下部与主半导体区2的第一主面14欧姆接触。因此,省去带状导体19a也能使电流从第一电极3’流过主半导体区2。在省去带状导体19a时,焊接焊盘部分20的外周下部用作第一电极3’的第一部分。若省去带状导体19a,则难以使电流均匀地流过主半导体区2的整个区域。但是,消除了带状导体19a取出光时的障碍,并提高了光取出效率,且因不需要带状导体19a的制造工序而减少这一部分的半导体发光元件的成本。从而,是否设置带状导体19a取决于发光效率和成本。
以上可知,将图17的实施例10的第一电极3’的结构用于图1、图5、图7、图9、图11或图13~图16中的任一各实施例的复合半导体装置时,也能得到与图1、图5、图7、图9、图11或图13~图16中的任一各实施例同样的效果。
本发明并不以上述实施例为限,例如可作如下变更。
(1)能够在图5、图7、图9和图11中任一场合,将第二电极4配置在半导体衬底1或1a的一个主面5。
(2)硅半导体衬底1或1a可为单晶硅以外的多晶硅或SiC等的硅化合物或III-V族化合物半导体。另外,在图9、图11、图14和图15的实施例中,硅半导体衬底1可为金属衬底。
(3)可以使硅半导体衬底1或1a、主半导体区2的各层以及保护元件的各层或各膜的导电型与实施例相反。
(4)可在主半导体区3上设置公知的电流扩散用半导体层和接触用半导体层。
(5)可将图1、图5、图7所示的半导体衬底1或1a中的保护元件和图9、图11、图14和图15的半导体衬底1上的保护元件这两个设于一个复合半导体装置中。
(6)可以配置取代图11的作为保护元件的磁性非线性电阻元件60的硅非线性电阻元件、恒压二极管、整流二极管、3层二极管等的片状保护元件。
(7)可在焊接焊盘部分20上连接导线21以外的棒状或板状等的其它导体构件。
(8)可将半导体衬底1或1a或金属衬底与主半导体区2用热压等方法粘贴,以取代在半导体衬底1或1a上气相成长主半导体区2的方式。
(9)可设置将从主半导体区2向半导体衬底1或1a侧发射的光向主半导体区域2的第一主面14侧反射的光反射。
本发明可用于半导体发光元件和保护元件的复合半导体装置。
Claims (22)
1.一种半导体发光元件与保护元件的复合半导体装置,其特征在于包括:
具有一个主面和另一主面且具有导电性的衬底;
具有可取出光的第一主面和与所述第一主面相对且与所述衬底的所述一个主面电气连接以及机械连接的第二主面并包含构成半导体发光元件的多个半导体层的主半导体区;
具有与所述主半导体区的所述第一主面接触且可以取出从所述主半导体区发射的光的第一部分和与所述第一部分相连且有焊盘电极功能的第二部分的第一电极;
与所述衬底相连的第二电极;以及
在所述第一电极的所述第二部分和所述衬底另一主面之间配置且将所述第一电极和所述第二电极之间电连接的保护元件。
2.如权利要求1所述的半导体发光元件与保护元件的复合半导体装置,其特征在于:
所述衬底为半导体衬底;
所述保护元件由设于所述半导体衬底的肖特基势垒二极管形成区,以及与所述肖特基势垒二极管形成区肖特基接触并与所述第一电极相连且配置于所述第一电极的所述第二部分和所述衬底的一个主面之间的金属层构成。
3.如权利要求1所述的半导体发光元件与保护元件的复合半导体装置,其特征在于:
所述衬底为半导体衬底;
所述保护元件是包含形成于所述半导体衬底的一个pn结的二极管;
所述二极管由第一导电型半导体区和在所述第一导电型半导体区中岛状形成且具有在所述半导体衬底的所述一个主面露出的表面的第二导电型半导体区构成;
所述第二导电型半导体区的至少一部分配置于所述第一电极的所述第二部分和所述半导体衬底的所述另一主面之间;
所述第一电极的所述第二部分与所述第二导电型半导体区欧姆接触。
4.如权利要求1所述的半导体发光元件与保护元件的复合半导体装置,其特征在于:
所述衬底为半导体衬底;
所述保护元件是包含形成于所述半导体衬底的两个pn结的3层二极管;
所述3层二极管由具有第一导电型的第一半导体区,在所述第一半导体区中岛状形成且具有在所述半导体衬底的所述一个主面露出的表面并具有第二导电型的第二半导体区,以及在所述第二半导体区中岛状形成且具有在所述半导体衬底的所述一个主面露出的表面并具有第一导电型的第三半导体区构成;
所述第三半导体区的至少一部分配置于所述第一电极的所述第二部分和所述半导体衬底的所述另一主面之间;
所述第一电极的所述第二部分与所述第三半导体区欧姆接触。
5.如权利要求1所述的半导体发光元件与保护元件的复合半导体装置,其特征在于:所述保护元件配置于所述第一电极的所述第二部分和所述衬底的一个主面之间。
6.如权利要求5所述的半导体发光元件与保护元件的复合半导体装置,其特征在于:所述保护元件是配置于所述衬底的一个主面上的具有电容功能的电介质层,所述电介质层的一个主面与所述衬底接触,所述电介质层的另一主面与所述第一电极的所述第二部分接触。
7.如权利要求6所述的半导体发光元件与保护元件的复合半导体装置,其特征在于:所述保护元件在所述电介质层的一个主面和另一主面的两面或其中一面还设有电容电极。
8.如权利要求5所述的半导体发光元件与保护元件的复合半导体装置,其特征在于:所述保护元件是配置于所述衬底的一个主面上的具有非线性电阻功能的半导体层,所述具有非线性电阻功能的半导体层的一个主面与所述衬底接触,所述具有非线性电阻功能的半导体层的另一主面与所述第一电板的所述第二部分接触。
9.如权利要求8所述的半导体发光元件与保护元件的复合半导体装置,其特征在于:所述保护元件在所述具有非线性电阻功能的半导体层的一个主面和另一主面的两面或其中一面还设有非线性电阻电极。
10.如权利要求5所述的半导体发光元件与保护元件的复合半导体装置,其特征在于:所述保护元件是具有非线性电阻功能和电容功能这两功能的元件。
11.如权利要求1所述的复合半导体装置,其特征在于:
所述衬底为第一导电型的半导体衬底;
所述保护元件由所述半导体衬底的一部分和在所述半导体衬底的所述一部分上形成且具有与所述第一导电型相反的第二导电型的半导体薄膜构成。
12.如权利要求1所述的复合半导体装置,其特征在于:
所述衬底为第一导电型的半导体衬底;
所述保护元件由形成于所述半导体衬底上的第一导电型半导体薄膜和在所述第一导电型半导体薄膜上形成且与所述第一电极的所述第二部分相连的第二导电型半导体薄膜构成。
13.如权利要求1所述的复合半导体装置,其特征在于:
所述半导体衬底为第一导电型的半导体衬底;
所述保护元件由配置于所述半导体衬底上的第一导电型的第一半导体薄膜,在所述第一半导体薄膜上配置的第二导电型的第二半导体薄膜,以及在所述第二半导体薄膜和所述第一电极的所述第二部分之间配置的第一导电型的第三半导体薄膜构成。
14.如权利要求1所述的复合半导体装置,其特征在于:
所述衬底为第一导电型半导体衬底;
所述保护元件由形成于所述半导体衬底的一部分并在所述半导体衬底的所述一个主面露出的第二导电型半导体区和在所述第二导电型半导体区和所述第一电极的所述第二部分之间配置的第一导电型半导体薄膜构成。
15.如权利要求1至权利要求14中任一项所述的发光元件与保护元件的复合半导体装置,其特征在于:所述主半导体区设有从所述主半导体区的所述第一主面达到所述第二主面的孔,所述第一电极的所述第二部分的至少一部分配置在所述孔中。
16.如权利要求5所述的发光元件与保护元件的复合半导体装置,其特征在于:所述主半导体区设有从所述主半导体区的所述第一主面达到所述第二主面的孔,所述保护元件的至少一部分配置在所述孔中。
17.如权利要求1至权利要求16中任一项所述的发光元件与保护元件的复合半导体装置,其特征在于:所述第一电极的所述第一部分为与所述主半导体区的所述第一主面相连的具有光透射性的导电膜。
18.如权利要求1至权利要求16中任一项所述的半导体发光元件与保护元件的复合半导体装置,其特征在于:所述第一电极的所述第一部分与所述主半导体区的所述第一主面的一部分相连。
19.如权利要求1至权利要求16中任一项所述的半导体发光元件与保护元件的复合半导体装置,其特征在于:所述第一电极的所述第一部分为与所述主半导体区的所述第一主面的一部分相连的带状导体。
20.如权利要求15所述的半导体发光元件与保护元件的复合半导体装置,其特征在于:在所述主半导体区的所述孔的壁面和所述第一电极之间配置绝缘膜。
21.如权利要求1至权利要求20中任一项所述的半导体发光元件与保护元件的复合半导体装置,其特征在于:对所述主半导体区的第一主面垂直的方向看时,所述保护元件面积的70~100%配置在第一电极的所述第二部分的内侧。
22.如权利要求1至权利要求21中任一项所述的半导体发光元件与保护元件的复合半导体装置,其特征在于:所述半导体衬底由硅或硅化合物构成,所述主半导体区由多个III-V族化合物半导体层构成。
Applications Claiming Priority (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26102/04 | 2004-02-02 | ||
JP26102/2004 | 2004-02-02 | ||
JP2004026102 | 2004-02-02 | ||
JP217715/04 | 2004-07-26 | ||
JP217715/2004 | 2004-07-26 | ||
JP2004217715 | 2004-07-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1652346A true CN1652346A (zh) | 2005-08-10 |
CN100524790C CN100524790C (zh) | 2009-08-05 |
Family
ID=34810190
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2005100081423A Expired - Fee Related CN100524790C (zh) | 2004-02-02 | 2005-02-02 | 半导体发光元件与保护元件的复合半导体装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7173311B2 (zh) |
CN (1) | CN100524790C (zh) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101859763A (zh) * | 2009-04-09 | 2010-10-13 | 英飞凌科技股份有限公司 | 包括esd器件的集成电路 |
CN103579375A (zh) * | 2013-11-18 | 2014-02-12 | 中国科学院微电子研究所 | 一种SiC肖特基二极管及其制作方法 |
CN104868030A (zh) * | 2009-12-03 | 2015-08-26 | Lg伊诺特有限公司 | 发光器件 |
CN105322082A (zh) * | 2014-07-31 | 2016-02-10 | 首尔伟傲世有限公司 | 发光二极管芯片及发光装置 |
CN105580498A (zh) * | 2013-11-04 | 2016-05-11 | 飞利浦照明控股有限公司 | 电涌保护装置 |
CN105765723A (zh) * | 2013-11-21 | 2016-07-13 | 欧司朗光电半导体有限公司 | 具有集成的esd保护装置的光电子半导体芯片 |
CN106816507A (zh) * | 2015-11-27 | 2017-06-09 | 比亚迪股份有限公司 | 一种发光二极管芯片及其制备方法 |
US9941455B2 (en) | 2014-06-03 | 2018-04-10 | Seoul Viosys Co., Ltd. | Light emitting diode and light emitting device including the same |
CN109786513A (zh) * | 2018-12-27 | 2019-05-21 | 华灿光电(浙江)有限公司 | 发光二极管的外延片及其制作方法 |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080129214A1 (en) * | 1995-06-26 | 2008-06-05 | Jlj, Inc. | Miniature light base unit with shunt for random twinkle |
DE102004005269B4 (de) * | 2003-11-28 | 2005-09-29 | Osram Opto Semiconductors Gmbh | Lichtemittierendes Halbleiterbauelement mit einer Schutzdiode |
JP4826703B2 (ja) * | 2004-09-29 | 2011-11-30 | サンケン電気株式会社 | 半導体素子の形成に使用するための板状基体 |
JP4697397B2 (ja) * | 2005-02-16 | 2011-06-08 | サンケン電気株式会社 | 複合半導体装置 |
US8059109B2 (en) * | 2005-05-20 | 2011-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus |
JP4718240B2 (ja) * | 2005-05-24 | 2011-07-06 | 日東光学株式会社 | データ通信装置および電子機器 |
TWI429327B (zh) | 2005-06-30 | 2014-03-01 | Semiconductor Energy Lab | 半導體裝置、顯示裝置、及電子設備 |
TWI424408B (zh) * | 2005-08-12 | 2014-01-21 | Semiconductor Energy Lab | 半導體裝置,和安裝有該半導體裝置的顯示裝置和電子裝置 |
US7329915B2 (en) * | 2005-11-21 | 2008-02-12 | Hewlett-Packard Development Company, L.P. | Rectifying contact to an n-type oxide material or a substantially insulating oxide material |
US8044412B2 (en) | 2006-01-20 | 2011-10-25 | Taiwan Semiconductor Manufacturing Company, Ltd | Package for a light emitting element |
JP4978014B2 (ja) * | 2006-01-30 | 2012-07-18 | サンケン電気株式会社 | 半導体発光装置及びその製造方法 |
US7274083B1 (en) * | 2006-05-02 | 2007-09-25 | Semisouth Laboratories, Inc. | Semiconductor device with surge current protection and method of making the same |
JP5044986B2 (ja) * | 2006-05-17 | 2012-10-10 | サンケン電気株式会社 | 半導体発光装置 |
US8115788B2 (en) * | 2006-05-31 | 2012-02-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device, driving method of display device, and electronic appliance |
US20080225449A1 (en) * | 2007-03-13 | 2008-09-18 | Tatsuya Inoue | Electrostatic discharge protection component, and electronic component module using the same |
DE102007043681B4 (de) * | 2007-09-13 | 2022-01-20 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches Bauelement |
JP2009135188A (ja) * | 2007-11-29 | 2009-06-18 | Sony Corp | 光センサーおよび表示装置 |
KR101438811B1 (ko) * | 2008-01-03 | 2014-09-05 | 엘지이노텍 주식회사 | 반도체 발광소자 및 그 제조방법 |
JP5644071B2 (ja) * | 2008-08-20 | 2014-12-24 | 株式会社リコー | 電界効果型トランジスタ、表示素子、画像表示装置及びシステム |
TWI493748B (zh) * | 2008-08-29 | 2015-07-21 | Nichia Corp | Semiconductor light emitting elements and semiconductor light emitting devices |
JP4702442B2 (ja) * | 2008-12-12 | 2011-06-15 | ソニー株式会社 | 半導体発光素子及びその製造方法 |
JP5350833B2 (ja) * | 2009-02-20 | 2013-11-27 | 株式会社東芝 | 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法 |
KR100986440B1 (ko) | 2009-04-28 | 2010-10-08 | 엘지이노텍 주식회사 | 발광소자 및 그 제조방법 |
US20100327300A1 (en) * | 2009-06-25 | 2010-12-30 | Koninklijke Philips Electronics N.V. | Contact for a semiconductor light emitting device |
DE102011011378A1 (de) | 2011-02-16 | 2012-08-16 | Osram Opto Semiconductors Gmbh | Trägersubstrat und Verfahren zur Herstellung von Halbleiterchips |
WO2014069363A1 (ja) | 2012-11-02 | 2014-05-08 | ローム株式会社 | チップコンデンサ、回路アセンブリ、および電子機器 |
US9099861B2 (en) * | 2013-05-23 | 2015-08-04 | Inpaq Technology Co., Ltd. | Over-voltage protection device and method for preparing the same |
DE102014116512A1 (de) | 2014-11-12 | 2016-05-12 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement und Vorrichtung mit einem optoelektronischen Halbleiterbauelement |
DE102015111487A1 (de) * | 2015-07-15 | 2017-01-19 | Osram Opto Semiconductors Gmbh | Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip |
DE102015111485A1 (de) | 2015-07-15 | 2017-01-19 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement |
DE102015118234A1 (de) * | 2015-10-26 | 2017-04-27 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
KR101949506B1 (ko) * | 2018-04-02 | 2019-02-18 | 서울바이오시스 주식회사 | 복수의 메사 구조체를 갖는 발광 다이오드 칩 |
US10388646B1 (en) | 2018-06-04 | 2019-08-20 | Sandisk Technologies Llc | Electrostatic discharge protection devices including a field-induced switching element |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5793591A (en) * | 1980-12-03 | 1982-06-10 | Hitachi Ltd | Laser diode |
JP3447527B2 (ja) | 1996-09-09 | 2003-09-16 | 株式会社東芝 | 半導体発光素子およびその製造方法 |
JP3787202B2 (ja) | 1997-01-10 | 2006-06-21 | ローム株式会社 | 半導体発光素子 |
DE19945134C2 (de) * | 1999-09-21 | 2003-08-14 | Osram Opto Semiconductors Gmbh | Lichtemittierendes Halbleiterbauelement hoher ESD-Festigkeit und Verfahren zu seiner Herstellung |
TW492202B (en) * | 2001-06-05 | 2002-06-21 | South Epitaxy Corp | Structure of III-V light emitting diode (LED) arranged in flip chip configuration having structure for preventing electrostatic discharge |
-
2005
- 2005-02-02 CN CNB2005100081423A patent/CN100524790C/zh not_active Expired - Fee Related
- 2005-02-02 US US11/048,954 patent/US7173311B2/en active Active
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9142592B2 (en) | 2009-04-09 | 2015-09-22 | Infineon Technologies Ag | Integrated circuit including ESD device |
US10431708B2 (en) | 2009-04-09 | 2019-10-01 | Infineon Technologies Ag | Integrated circuit including ESD device and radiation emitting device |
CN101859763A (zh) * | 2009-04-09 | 2010-10-13 | 英飞凌科技股份有限公司 | 包括esd器件的集成电路 |
CN104868030A (zh) * | 2009-12-03 | 2015-08-26 | Lg伊诺特有限公司 | 发光器件 |
CN105580498A (zh) * | 2013-11-04 | 2016-05-11 | 飞利浦照明控股有限公司 | 电涌保护装置 |
CN103579375B (zh) * | 2013-11-18 | 2016-08-17 | 中国科学院微电子研究所 | 一种SiC肖特基二极管及其制作方法 |
CN103579375A (zh) * | 2013-11-18 | 2014-02-12 | 中国科学院微电子研究所 | 一种SiC肖特基二极管及其制作方法 |
CN105765723A (zh) * | 2013-11-21 | 2016-07-13 | 欧司朗光电半导体有限公司 | 具有集成的esd保护装置的光电子半导体芯片 |
US10121775B2 (en) | 2013-11-21 | 2018-11-06 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor chip with built-in ESD protection |
US9941455B2 (en) | 2014-06-03 | 2018-04-10 | Seoul Viosys Co., Ltd. | Light emitting diode and light emitting device including the same |
CN105322082B (zh) * | 2014-07-31 | 2019-04-09 | 首尔伟傲世有限公司 | 发光二极管芯片及发光装置 |
CN105322082A (zh) * | 2014-07-31 | 2016-02-10 | 首尔伟傲世有限公司 | 发光二极管芯片及发光装置 |
CN106816507A (zh) * | 2015-11-27 | 2017-06-09 | 比亚迪股份有限公司 | 一种发光二极管芯片及其制备方法 |
CN106816507B (zh) * | 2015-11-27 | 2019-04-19 | 比亚迪股份有限公司 | 一种发光二极管芯片及其制备方法 |
CN109786513A (zh) * | 2018-12-27 | 2019-05-21 | 华灿光电(浙江)有限公司 | 发光二极管的外延片及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
US20050168899A1 (en) | 2005-08-04 |
US7173311B2 (en) | 2007-02-06 |
CN100524790C (zh) | 2009-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1652346A (zh) | 半导体发光元件与保护元件的复合半导体装置 | |
JP4577497B2 (ja) | 半導体発光素子と保護素子との複合半導体装置 | |
JP5044986B2 (ja) | 半導体発光装置 | |
CN100423307C (zh) | 设有保护二极管元件的半导体发光装置 | |
CN1147009C (zh) | 半导体发光元件 | |
US7151281B2 (en) | Light-emitting diode structure with electrostatic discharge protection | |
CN1770489A (zh) | 半导体发光元件及其制造方法 | |
CN104112757B (zh) | 发光器件、发光器件封装、发光器件的制造方法及照明*** | |
JP2009531852A (ja) | 窒化物半導体発光素子及びその製造方法 | |
JP2009260311A (ja) | 発光装置 | |
CN1479948A (zh) | 半导体元件 | |
US11515450B2 (en) | Semiconductor light emitting device with contact electrode having irregular top surface | |
JP6262856B2 (ja) | オプトエレクトロニクス半導体チップ | |
JP3068914U (ja) | フリップ―チップ発光デバイス | |
US20230096346A1 (en) | Light-Emitting Diode and Light-Emitting Device Including the Same | |
JP4907121B2 (ja) | 発光ダイオード及び発光ダイオードランプ | |
KR101220407B1 (ko) | 반도체 발광 소자 | |
JP2007042682A (ja) | 半導体発光素子と保護素子との複合半導体装置及びその製造方法 | |
KR100856247B1 (ko) | 반도체 발광소자 | |
KR20080083829A (ko) | 질화물계 반도체 발광소자 및 그 제조방법 | |
US20120003762A1 (en) | Method to Protect Compound Semiconductor from Electrostatic Discharge Damage | |
US20240113258A1 (en) | Light-emitting diode and light-emitting device having the same | |
TW201025470A (en) | Method of protecting compound semiconductor from electrostatic discharge damages | |
CN1885533A (zh) | 化合物半导体的防静电放电(esd)的保护方法及结构 | |
CN115336013A (zh) | 单芯片多带发光二极管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20090805 Termination date: 20210202 |