JP4295526B2 - 光半導体素子収納用パッケージおよび光半導体装置 - Google Patents

光半導体素子収納用パッケージおよび光半導体装置 Download PDF

Info

Publication number
JP4295526B2
JP4295526B2 JP2003049434A JP2003049434A JP4295526B2 JP 4295526 B2 JP4295526 B2 JP 4295526B2 JP 2003049434 A JP2003049434 A JP 2003049434A JP 2003049434 A JP2003049434 A JP 2003049434A JP 4295526 B2 JP4295526 B2 JP 4295526B2
Authority
JP
Japan
Prior art keywords
conductor
optical semiconductor
semiconductor element
dielectric substrate
line conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003049434A
Other languages
English (en)
Other versions
JP2004259973A (ja
Inventor
隆行 白崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003049434A priority Critical patent/JP4295526B2/ja
Publication of JP2004259973A publication Critical patent/JP2004259973A/ja
Application granted granted Critical
Publication of JP4295526B2 publication Critical patent/JP4295526B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Light Receiving Elements (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、光半導体装置に使用する光半導体素子収納用パッケージ、特に10Gbps以上の光信号を使用する光送受信モジュール等のような光半導体装置に使用される光半導体素子収納用パッケージ、およびこれを用いた光半導体装置に関する。
【0002】
【従来の技術】
従来、光通信分野で用いられているLD(レーザーダイオード)やPD(フォトダイオ−ド)等の光半導体素子を収納するための光半導体素子収納用パッケージを用いた光半導体装置の例を、図3(a)〜(c)に示す。図3(a)は光半導体装置の断面図、図3(b)は蓋体を外した状態で(a)の右側から見た様子を示す右側面図、図3(c)は(a)の左側から見た様子を示す左側面図である。
【0003】
この従来の光半導体装置は、上面の中央部に光半導体素子Sの搭載部を有するとともにこの搭載部の近傍に一主面から他主面にかけて形成された直径0.5〜2mmの貫通孔101bを有する、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や鉄(Fe)−ニッケル(Ni)合金等の金属から成る円板状の金属基板101と、貫通孔101bに挿通され、少なくとも他主面側の端部が貫通孔101bから突出するように封止材102を介して固定された、一主面側の端部が光半導体素子Sの電極と電気的に接続される、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金や鉄(Fe)−ニッケル(Ni)合金等の金属から成る金属製端子103と、搭載部に搭載されてその電極が金属製端子103の一主面側の端部と電気的に接続された光半導体素子Sとを具備しており、上面にその一辺から対向する辺にかけて形成された直線状の配線導体104を有する外部回路基板105に、金属基板101の他主面側に突出した金属製端子103を配線導体104に平行に接合するようにして取着される。
【0004】
なお、金属基板101の貫通孔101bへの金属製端子103の固定は、鉛を主成分とする絶縁ガラスから成る封止材102を介して行なわれ、この封止材102によって金属基板101と金属製端子103とが電気的に絶縁されている。
【0005】
また、光半導体素子Sは、金属基板101に200〜400℃の融点を有する金(Au)−錫(Sn)等の低融点ロウ材によりロウ付け固定され、光半導体素子Sの電極がボンディングワイヤ106を介して金属製端子103の一主面側の端部に電気的に接続される。
【0006】
また、金属基板101の一主面には、外周端から幅1mm以内の外周部に、光半導体素子Sの保護を目的として、Fe−Ni−Co合金等から成る第1の蓋体107aがYAGレーザ溶接,シーム溶接またはロウ付け等により固定され、そして、この第1の蓋体107aにかぶせるようにして、さらに光半導体素子Sに対向する部位に光学的に結合するように光ファイバ108が固定される、Fe−Ni−Co合金等から成る第2の蓋体107bを接合することにより蓋体107が取着されて、製品としての光半導体装置となる。
【0007】
この光半導体装置は、例えば外部電気回路(図示せず)から供給される駆動信号によって光半導体素子Sを光励起させ、励起した光を戻り光防止用の光アイソレータ(図示せず)を介して光ファイバ108に授受させるとともに光ファイバ108内を伝達させることによって、大容量の光通信等に使用される。そして、その適応範囲は40km以下の伝送距離で、かつ2.5Gbps(Giga bit per second:ギガビット毎秒)以下の伝送容量の範囲で多用されている。
【0008】
近年、40km以下の伝送距離での高速通信に対する需要が急激に増加しており、高速大容量伝送に関する研究開発が進められている。とりわけ、光通信装置において光信号を発信する光発信装置等の光半導体装置が注目されており、高周波信号の高速化が伝送容量を向上させるための課題となっている。また、従来の光半導体装置に用いられていた高周波信号は2.5Gbps以下であったが、近年は10Gbps以上といった高速化が要求されてきている。
【0009】
【特許文献1】
特開平8−130266号公報
【0010】
【発明が解決しようとする課題】
しかしながら、従来の光半導体素子収納用パッケージに10Gbps程度の高周波信号で駆動される光半導体素子を搭載した光半導体装置を構成しようとすると、金属製端子内で高周波信号の伝搬モードが変化し、またそれに伴い金属製端子の特性インピーダンスも変化するために、光半導体素子が正常に作動し難くなり、特に10Gbps以上の高周波信号の伝送特性が大きく劣化することとなるという問題点があった。
【0011】
これは、金属製端子の金属基板の貫通孔から他主面側に突出した部位がいわゆる同軸構造となっておらず、そのため、この金属製端子により伝送される高周波信号の周波数が高くなると、同軸構造になっていない部分の伝搬モードに大きなずれが生じ、またそれに伴い特性インピーダンスも大きく変化することによるものであり、その結果、高周波信号の入出力時における反射損失が大きくなり、光半導体素子の作動性が劣化してしまうことによるものである。
【0012】
すなわち、従来の光半導体素子収納用パッケージにおける構成では、金属基板,金属製端子の貫通孔の内部に位置する部位,および外部回路基板に形成された配線導体における高周波信号の伝播モードはTEM(Transverse Electro Magnetic)モードであり、それに対して、金属製端子の金属基板の貫通孔から突出した部位であって、外部回路基板の配線導体との接合部以外の部位の伝播モードはTE(Transverse Electric)モードである。このため、高周波信号は伝送されるにつれてTEMモード−TEモード−TEMモードと伝播モードが変化することとなる。また、特性インピーダンスについては、金属製端子の金属基板の貫通孔から突出した部位であって、外部回路基板の配線導体との接合部以外の部位では、誘導成分が支配的となり、特性インピーダンスが急激に高くなる。これらにより、高周波信号の反射損失が大きくなってしまうことによるものである。
【0013】
本発明は、上記のような従来の技術における問題点に鑑みてなされたものであり、その目的は、光半導体素子収納用パッケージと外部回路基板との接合部近傍における高周波信号の伝搬モードおよび特性インピーダンスを整合させることができ、その結果、10Gbps以上の高周波信号についても良好な伝送特性が得られ、光半導体素子を正常に作動させることができる光半導体素子パッケージおよびそれを用いた光半導体装置を提供することにある。
【0014】
本発明の光半導体素子収納用パッケージは、 外部回路基板に接合される光半導体収納用パッケージであって、誘電体基板と、該誘電体基板の内部において前記誘電体基板の前記一端面から他端面側に向けて形成され、前記一端面側の端部が光半導体素子に電気的に接続される第1の線路導体と、前記誘電体基板の下面に前記他端面側から前記一端面側に向けて前記第1の線路導体と平行に形成されるとともに、前記一端面側の端部が貫通導体を介して前記第1の線路導体の前記他端面側の端部と電気的に接続され、前記貫通導体に接続される前記端部から前記他端面側に延在する領域が、前記外部回路基板の上面に形成された配線導体に接合される第2の線路導体と、前記誘電体基板の前記下面の前記第2の線路導体の両側にそれぞれ形成された同一面接地導体層と、前記誘電体基板の内部において前記第1の線路導体に対向するように形成され、前記第1の線路導体に関して前記第2の線路導体と反対側に形成される接地導体層と、前記同一面接地導体層と前記接地導体層とをそれぞれ電気的に接続する複数の接地用貫通導体とを具備している。前記同一面接地導体層が、前記接続部よりも前記誘電体基板の前記一端面側であって、前記第1の線路導体に対向する領域に存在している
本発明の接合体は、表面に直線状の配線導体と該配線導体の両側に設けられた接地導体とを有する外部回路基板と、前記外部回路基板に接合される光半導体素子収納用パッケージとを有する。前記光半導体素子収納用パッケージは、誘電体基板と、該誘電体基板の内部において前記誘電体基板の一端面から他端面側に向けて形成され、前記一端面側の端部が光半導体素子に電気的に接続される第1の線路導体と、前記誘電体基板の下面に前記他端面側から前記一端面側に向けて前記第1の線路導体と平行に形成されるとともに、前記一端面側の端部が貫通導体を介して前記第1の線路導体の前記他端面側の端部と電気的に接続された、前記外部回路基板の前記配線導体に平行に接合される第2の線路導体と、前記誘電体基板の前記下面の前記第2の線路導体の両側にそれぞれ形成された、前記外部回路基板の前記接地導体と接合される同一面接地導体層と、前記誘電体基板の内部において前記第1の線路導体に対向するように形成された、前記第1の線路導体に関して前記第2の線路導体と反対側に形成される接地導体層と、前記同一面接地導体層と前記接地導体層とをそれぞれ電気的に接続する複数の接地用貫通導体とを具備している。前記第2の線路導体と前記貫通導体との接続部が前記外部回路基板の上に位置し、かつ前記同一面接地導体層が、前記接続部よりも前記誘電体基板の一端面側であって、前記第1の線路導体と前記外部回路基板との間に存在している
【0015】
本発明の光半導体素子収納用パッケージによれば、上記のような構成により、同一面接地導体層および接地導体層ならびにこれらを接続する複数の接地用貫通導体が、光半導体素子と外部回路基板の配線導体とを接続する第1の線路導体および第2の線路導体ならびにこれらを接続する貫通導体を取り囲んで覆うように設けられていることから、第1の線路導体から外部回路基板の配線導体にかけての高周波信号の伝播モードが全てTEMモードとなって伝播モードの変化を抑えることができる。また、誘電体層,同一面接地導体層,接地導体層および複数の接地用貫通導体によって第1および第2の線路導体ならびに貫通導体に容量成分が付加されることにより、これら線路導体における特性インピーダンスの急激な変化を抑えることができ、高周波信号の反射損失を極めて小さくすることができる。その結果、本発明の光半導体素子収納用パッケージによれば、10Gbps以上の高周波信号についても良好な伝送特性が実現でき、搭載収容される光半導体素子を正常に作動させることができる。
【0016】
また、本発明の光半導体装置は、上記構成の前記誘電体基板の前記一端面に光半導体素子を搭載するとともに該光半導体素子の電極を前記第1の線路導体の前記一端面側の端部に電気的に接続し、前記光半導体素子を覆うとともに前記光ファイバを前記光半導体素子に光学的に結合させるように前記一端面に蓋体が取着されて成る。
また、本発明の光学半導体装置の実装構造体は、上記接合体における前記誘電体基板の前記一端面に光半導体素子を搭載するとともに該光半導体素子の電極を前記第1の線路導体の前記一端面側の端部に電気的に接続し、前記光半導体素子を覆うとともに前記光ファイバを前記光半導体素子に光学的に結合させるように前記一端面に蓋体が取着されて成る。
【0017】
本発明の光半導体装置によれば、以上のような構成により、10Gbps以上の高周波信号であっても外部回路基板の配線導体を伝送する電気信号と光ファイバを伝送する光信号との間で光半導体素子によって光−電気変換を良好に行なうことができ、10Gbps以上の高周波信号を良好に伝送し処理することが可能な光半導体装置とすることができる。
【0018】
【発明の実施の形態】
次に、本発明の光半導体素子収納用パッケージおよびこれを用いた本発明の光半導体装置を添付の図面に基づいて詳細に説明する。
【0019】
図1(a)は、本発明の光半導体素子収納用パッケージに光半導体素子を搭載して成る光半導体装置の実施の形態の一例を示した断面図であり、図1(b)および(c)は、図1(a)に示す光半導体装置の蓋体を外した状態での、それぞれ図1(a)における右側から見た様子を示す側面図および図1(a)における左側から内部を透視して見た様子を示す側面透視図である。
【0020】
これらの図において、1は誘電体基板、1aは誘電体層、2は第1の線路導体、3は第2の線路導体、4は貫通導体、5は同一面接地導体層、6は接地導体層、7は接地用貫通導体、8は外部回路基板、9は配線導体、10は接地導体、12は蓋体であり、主にこれらで本発明の光半導体素子収納用パッケージが構成され、また、この光半導体素子収納用パッケージと光半導体素子Sとで本発明の光半導体装置が構成される。
【0021】
誘電体基板1は、複数の誘電体層1aを積層して成り、その一端面には光半導体素子Sの搭載部を有している。このような誘電体基板1は、光半導体素子Sを搭載するとともに、光半導体素子Sと外部回路基板8の配線導体9とを電気的に接続する線路導体を支持する機能を有する。
【0022】
誘電体基板1を構成する誘電体層1aは、アルミナ(Al)セラミックス,ムライト(3Al・2SiO)セラミックス等のセラミック材料やガラスセラミックス等の無機系材料から、あるいは四フッ化エチレン樹脂(ポリテトラフルオロエチレン;PTFE),四フッ化エチレン−エチレン共重合樹脂(テトラフルオロエチレン−エチレン共重合樹脂;ETFE),四フッ化エチレン−パーフルオロアルコキシエチレン共重合樹脂(テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂;PFA)等のフッ素樹脂,ガラスエポキシ樹脂,ポリフェニレンエーテル樹脂,液晶ポリエステル,ポリイミド等の樹脂系材料から成り、その形状および寸法(厚み,幅,長さ等)は、使用される高周波信号の周波数や特性インピーダンス等に応じて適宜設定される。
【0023】
また、誘電体層1aの一主面には誘電体基板1の一端面から他端面側に向けて、および誘電体基板1の下面となる誘電体層1aの主面には誘電体基板1の他端面側から一端面側に向けて、それぞれ第1の線路導体2および第2の線路導体3が互いに平行に被着形成されている。第1の線路導体2および第2の線路導体3は、誘電体基板1の一端面の搭載部に搭載される光半導体素子Sの電極と、後述する外部回路基板8の配線導体9とを電気的に接続するものである。
【0024】
このような第1の線路導体2および第2の線路導体3は、高周波信号伝送用として適した金属材料の導体層、例えばCu層,Mo−Mn層,W層,Mo−Mnメタライズ層上にNiめっき層およびAuめっき層を被着させたもの,Wメタライズ層上にNiめっき層およびAuめっき層を被着させたもの,Cr−Cu合金層,Cr−Cu合金層上にNiめっき層およびAuめっき層を被着させたもの,TaN層上にNi−Cr合金層およびAuめっき層を被着させたもの,Ti層上にPt層およびAuめっき層を被着させたもの,またはNi−Cr合金層上にPt層およびAuめっき層を被着させたものから成り、厚膜印刷法あるいは各種の薄膜形成法やめっき処理法等により形成され、その厚みや幅は伝送される高周波信号の周波数や特性インピーダンス等に応じて設定される。
【0025】
さらに、誘電体基板1の下面の第2の線路導体3の両側には同一面接地導体層5が、また、他の誘電体層1aの一主面には、第1の線路導体2と外部回路基板8の反対側で対向する接地導体層6が、第1の線路導体2および第2の線路導体3と同様の材料および同様の方法により形成されている。
【0026】
なお、第1の線路導体2および第2の線路導体3と同一面接地導体層5および接地導体層6との間隔は、伝送される高周波信号の周波数や特性インピーダンス等に応じて設定される。
【0027】
また、誘電体基板1の内部には、第1の線路導体2の誘電体基板1の他端面側の端部とこれに対向する第2の線路導体3の一端面側の端部とを電気的に接続する貫通導体4、および同一面接地導体層5と接地導体層6とを電気的に接続する接地用貫通導体7が形成されている。このような貫通導体4および接地用貫通導体7は、例えば誘電体層1aにスルーホール導体やビアホール導体を形成することにより、あるいは金属板,金属棒または金属パイプ等を埋設することにより設けられる。
【0028】
このような本発明の光半導体素子収納用パッケージにおける誘電体基板1は、次に述べるような方法により製作される。
【0029】
例えば誘電体層1aがアルミナセラミックスから成る場合であれば、まず誘電体層1aとなるアルミナセラミックスのグリーンシートを準備し、これにパンチング法等を用いて所定の打ち抜き加工を施して貫通孔を穿孔する。次に、第1の線路導体2,第2の線路導体3,貫通導体4,同一面接地導体層5,接地導体層6および接地用貫通導体7がWメタライズから成る場合であれば、複数枚の誘電体層1aの所定の表面にWペーストをスクリーン印刷法等により印刷塗布して第1の線路導体2,第2の線路導体3,同一面接地導体層5および接地導体層6を形成するとともに、貫通孔の内部にWペーストを充填して貫通導体4および接地用貫通導体7を形成する。次に、所定の位置に第1の線路導体2,第2の線路導体3,貫通導体4,同一面接地導体層5,接地導体層6および接地用貫通導体7を形成した誘電体層1aを、順番に複数枚積層して加圧して、誘電体基板1となる積層体を得る。
【0030】
なお、この積層体の一端面は光半導体素子Sを搭載する搭載部となり、第2の線路導体3は外部回路基板8の配線導体9と平行に接合されるよう誘電体基板1の下面に露出するように形成されている。
【0031】
この場合、この積層体の誘電体基板1の搭載部となる一端面に、第1の線路導体2の端部が露出するように形成しておく。また、積層体の搭載部となる一端面に、第1の線路導体2の露出した端部と電気的に接続するように、Wペーストを印刷塗布して、搭載される光半導体素子Sと電気的に接続する端面電極を印刷塗布してもよい。そして、これらを約1600℃の温度で焼成し、最後に、表面に露出する各Wメタライズ表面にNiめっきおよびAuめっきを施すことによって製作される。
【0032】
誘電体基板1の下面に形成された第2の線路導体3は、外部回路基板8の表面に形成された直線状の配線導体9に平行に接合されて電気的に接続されている。外部回路基板8は、配線導体9を支持する支持基盤であり、上述の誘電体層1aと同様な材料および同様な方法により形成される。また、配線導体9は、第2の線路導体3と外部電気回路基板(図示せず)の配線導体とを電気的に接続するためのものであり、上述した第1の線路導体2および第2の線路導体3と同様な材料および同様な方法により外部回路基板8の上面に直線状の線路導体として形成される。さらに、外部回路基板8の上面の配線導体9の両側には、それぞれ接地導体10が配線導体9と同様な材料および同様な方法により形成されている。なお、接地導体10は配線導体9を伝送する高周波信号をシールドする機能も有している。そして、これら誘電体基板1および外部回路基板8は、第2の線路導体3と配線導体9とを、および同一面接地導体層5と接地導体10とをそれぞれロウ材等により平行に接合することにより接合されている。
【0033】
そして、本発明の光半導体素子収納用パッケージは、上述のように複数の誘電体層1aを積層して成り、一端面に光半導体素子Sの搭載部を有する誘電体基板1と、誘電体基板1内の誘電体層1aの一主面に一端面から他端面側に向けて形成された、一端面側の端部が光半導体素子Sの電極と電気的に接続される第1の線路導体2と、誘電体基板1の下面に他端面側から1端面側に向けて形成されるとともにその端部が貫通導体4を介して第1の線路導体2の他端面側の端部と電気的に接続された、外部回路基板8の上面に形成された直線状の配線導体9に平行に接合される第2の線路導体3と、誘電体基板1の下面の第2の線路導体3の両側にそれぞれ形成された、外部回路基板8の配線導体9の両側にそれぞれ形成された接地導体10と接合される同一面接地導体層5と、他の誘電体層1aの一主面に形成された、第1の線路導体2と外部回路基板8の反対側で対向する接地導体層6と、同一面接地導体層5と接地導体層6とをそれぞれ電気的に接続する複数の接地用貫通導体7と、光ファイバ13を保持し、搭載部に搭載される光半導体素子Sを覆うとともに光ファイバ13を光半導体素子Sに光学的に結合させるように誘電体基板1の一端面に取着される蓋体12とを具備する光半導体素子収納用パッケージにおいて、第2の線路導体3と貫通導体4の接続部が外部回路基板8の周縁より手前にあって外部回路基板8の上に位置しており、かつ外部回路基板8の端部の上において、第1の線路導体2と外部回路基板8とが対向する領域に同一面接地導体層5が延設されており、このことが重要である。
【0034】
本発明の半導体素子収納用パッケージによれば、以上のような構成により、同一面接地導体層5および接地導体層6ならびにこれらを接続する複数の接地用貫通導体7が、光半導体素子Sと外部回路基板8の配線導体9とを接続する第1の線路導体2および第2の線路導体3ならびにこれらを接続する貫通導体4を取り囲んで覆うように設けられていることから、第1の線路導体2から外部回路基板8の配線導体9にかけての高周波信号の伝播モードが全てTEMモードとなって伝播モードの変化を抑えることができる。また、誘電体層1a,同一面接地導体層5,接地導体層6および複数の接地用貫通導7によって、第1の線路導体2および第2の線路導体3ならびに貫通導体4に容量成分が付加されることにより、これら線路導体における特性インピーダンスの急激な変化を抑えることができ、高周波信号の反射損失を極めて小さくすることができる。その結果、本発明の光半導体素子収納用パッケージによれば、10Gbps以上の高周波信号についても良好な伝送特性が実現でき、搭載収容される光半導体素子Sを正常に作動させることができる。
【0035】
そして、誘電体基板1の一端面の搭載部に光半導体素子Sを搭載するとともに、光半導体素子Sの電極と第1の線路導体2の端部とをボンディングワイヤ等の接続部材14で電気的に接続し、次に、一端面の外周部に搭載部を取り囲んで、Fe−Ni−Co合金等から成るリング状の金属板11をロウ付け等により固定し、さらに、金属板11の外周端から1mm以内の外周部に、光半導体素子Sの保護を目的として、Fe−Ni−Co合金等から成る第1の蓋体12aをYAGレーザ溶接やシーム溶接あるいはロウ付け等により固定し、次に、第1の蓋体12aの外周部に、光ファイバ13と戻り光防止用の光アイソレータ(図示せず)とが樹脂接着剤等で接着された第2の蓋体12bをYAGレーザ溶接等で接合することによって、搭載部に搭載された光半導体素子Sを覆うとともに光ファイバ13を光半導体素子Sに光学的に結合させるように誘電体基板1の一端面に蓋体12を取着し、製品としての本発明の光半導体装置となる。
【0036】
そして、このような本発明の光半導体装置によれば、10Gbps以上の高周波信号であっても外部回路基板8の配線導体9を伝送する電気信号と光ファイバ13を伝送する光信号との間で光半導体素子Sによって光−電気変換を良好に行なうことができ、10Gbps以上の高周波信号を良好に伝送し処理することが可能な光半導体装置とすることができる。
【0037】
【実施例】
本発明の光半導体素子収納用パッケージの実施例を以下に説明する。
【0038】
比誘電率が9.4のアルミナセラミックスから成り、厚みが0.38mmの誘電体層が積層されて成る誘電体基板の下面に、第2の線路導体として0.46mmの線幅のWメタライズ上にNiめっき層およびAuめっき層を被着させて成る線路導体を形成した。また、誘電体基板の下面に同一面接地導体層として、第2の線路導体の両側に第2の線路導体の特性インピーダンスが50Ωとなるように0.25mmの間隔をもって、Wメタライズ上にNiめっき層およびAuめっき層を被着させて成る導体層を形成した。
【0039】
次に、第1の線路導体として、誘電体基板内の誘電体層の一主面に第2の線路導体から1.14mmの間隔をもって平行に、またその誘電体基板の他端面側の端部が第2の線路導体の誘電体基板の一端面側の端部と対向するように、0.41mmの線幅のWメタライズから成る線路導体を形成した。
【0040】
そして、第1の線路導体と外部回路基板の反対側で対向する他の誘電体層の一主面に、第2の線路導体が形成された誘電体基板の下面から2.28mmの間隔をもって、第1の線路導体および同一面接地導体層と対向するように接地導体層を形成した。第1の線路導体と第2の線路導体とを接続する貫通導体、および同一面接地導体層と接地導体層とを接続する複数の接地用貫通導体は、それぞれ横断面形状が直径0.15mmの円形状で、Wメタライズにより形成し、また複数の接地用貫通導体が第1および第2の線路導体に沿って並んで位置する接地用貫通導体間の第1および第2の線路導体に平行な方向における距離を0.8mmとし、第1および第2の線路導体を挟んで対向して位置する接地用貫通導体間の第1および第2の線路導体に直交する方向における距離を1.6mmとして配置した。これにより、本発明の実施例である試料1を得た。
【0041】
一方、比較例の構成は、以下のようにした。まず、金属基板を切削加工して、基板を厚みが1mmで直径が5.6mmの円板状とした。この金属基板の中央部には、打ち抜き加工により金属製端子を気密封止するための円形の貫通孔を形成した。さらに、金属基板の表面には、厚み2μmのNi層と厚さ2μmのAu層とをめっき法により順次被着した。そして、金属基板の貫通孔に金属製端子を挿入し、ガラス封止材で封止して接合した。これにより、比較例である試料2を得た。
【0042】
これら試料1および試料2について、光半導体素子であるVCSEL(Vertical Cavity Surface Emitting Laser:面発光型半導体レーザ)をAu−Snろう材を用いて実装した後、ボンディングワイヤにて第1の線路導体および金属製端子にそれぞれ電気的に接続した。一方、比誘電率が4.1のポリイミド樹脂から成り、主面に配線導体および接地導体となる導体パターンをCuめっきにより形成した、厚み1.6mm×縦30mm×横15mmの外部回路基板を半田を介して試料1の第2の線路導体および試料2の金属製端子にそれぞれ電気的に接続し、配線導体および接地導体をウェハープローブを用いてネットワークアナライザに接続し、高周波信号に対する反射損失の測定を行なった。その結果を図2に示す。
【0043】
図2は、試料1および試料2における反射損失の周波数特性を示すグラフであり、横軸は周波数(単位:GHz)を、縦軸は反射損失(単位:dB)を表している。また、特性曲線のうち実線は試料1の、破線は試料2の反射損失の周波数特性をそれぞれ示している。
【0044】
図2に示す結果より、本発明の実施例である試料1においては、15GHz迄の周波数領域で、反射損失が−15dB以下の良好な周波数特性を実現していることが分かる。これに対し、比較例の試料2においては、2.5GHz以上の周波数領域で反射損失が増大しており、その値は−10dBを超えていることが分かる。本発明の実施例である試料1においては、図示した周波数範囲においてそのような特性の劣化は見られず、良好な特性が得られた。
【0045】
なお、本発明は上述の実施の形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上記の実施の形態の例では、外部回路基板8と光半導体素子Sとの間の高周波信号を伝送する伝送線路は、配線導体9、第1および第2の線路導体2・3、貫通導体4のように1本の導体線路から成る伝送線路であるが、これらを差動伝送線路のような一対の導体線路から成る伝送線路としてもよい。
【0046】
【発明の効果】
本発明の光半導体素子収納用パッケージによれば、上記のような構成により、同一面接地導体層および接地導体層ならびにこれらを接続する複数の接地用貫通導体が、光半導体素子と外部回路基板の配線導体とを接続する第1の線路導体および第2の線路導体ならびにこれらを接続する貫通導体を取り囲んで覆うように設けられていることから、第1の線路導体から外部回路基板の配線導体にかけての高周波信号の伝播モードが全てTEMモードとなって伝播モードの変化を抑えることができる。また、誘電体層,同一面接地導体層,接地導体層および複数の接地用貫通導体によって第1および第2の線路導体ならびに貫通導体に容量成分が付加されることにより、これら線路導体における特性インピーダンスの急激な変化を抑えることができ、高周波信号の反射損失を極めて小さくすることができる。その結果、本発明の光半導体素子収納用パッケージによれば、10Gbps以上の高周波信号についても良好な伝送特性が実現でき、搭載収容される光半導体素子を正常に作動させることができる。
【0047】
また、本発明の光半導体装置によれば、10Gbps以上の高周波信号であっても外部回路基板の配線導体を伝送する電気信号と光ファイバを伝送する光信号との間で光半導体素子によって光−電気変換を良好に行なうことができ、10Gbps以上の高周波信号を良好に伝送し処理することが可能な光半導体装置とすることができる。
【0048】
以上のように、本発明によれば、光半導体素子収納用パッケージと外部回路基板との接合部近傍における高周波信号の伝搬モードおよび特性インピーダンスを整合させることができ、その結果、10Gbps以上の高周波信号についても良好な伝送特性が得られ、光半導体素子を正常に作動させることができる光半導体素子パッケージおよびそれを用いた光半導体装置を提供することができる。
【図面の簡単な説明】
【図1】(a)は本発明の光半導体素子収納用パッケージに光半導体素子を搭載して成る光半導体装置の実施の形態の一例を示した断面図であり、(b)および(c)は、(a)に示す光半導体装置の蓋体を外した状態での、それぞれ(a)における右側から見た様子を示す側面図および図1(a)における左側から内部を透視して見た様子を示す側面透視図である。
【図2】本発明の光半導体収納用パッケージの実施例および比較例における周波数と反射損失との関係を示したグラフである。
【図3】(a)は従来の光半導体収納用パッケージを用いた光半導体装置の例を示す断面図であり、(b)は蓋体を外した状態で(a)の右側から見た様子を示す右側面図であり、(c)は(a)の左側から見た様子を示す左側面図である。
【符号の説明】
1・・・・・・・誘電体基板
1a・・・・・・誘電体層
2・・・・・・・第1の線路導体
3・・・・・・・第2の線路導体
4・・・・・・・貫通導体
5・・・・・・・同一面接地導体層
6・・・・・・・接地導体層
7・・・・・・・接地用貫通導体
8・・・・・・・外部回路基板
9・・・・・・・配線導体
10・・・・・・・接地導体
12・・・・・・・蓋体
12a・・・・・・第1の蓋体
12b・・・・・・第2の蓋体
S・・・・・・・光半導体素子

Claims (4)

  1. 外部回路基板に接合される光半導体収納用パッケージであって、
    誘電体基板と、
    該誘電体基板の内部において前記誘電体基板の前記一端面から他端面側に向けて形成され、前記一端面側の端部が光半導体素子に電気的に接続される第1の線路導体と、
    前記誘電体基板の下面に前記他端面側から前記一端面側に向けて前記第1の線路導体と平行に形成されるとともに、前記一端面側の端部が貫通導体を介して前記第1の線路導体の前記他端面側の端部と電気的に接続され、前記貫通導体に接続される前記端部から前記他端面側に延在する領域が、前記外部回路基板の上面に形成された配線導体に接合される第2の線路導体と、
    前記誘電体基板の前記下面の前記第2の線路導体の両側にそれぞれ形成された同一面接地導体層と、
    前記誘電体基板の内部において前記第1の線路導体に対向するように形成され、前記第1の線路導体に関して前記第2の線路導体と反対側に形成される接地導体層と、
    前記同一面接地導体層と前記接地導体層とをそれぞれ電気的に接続する複数の接地用貫通導体
    を具備しており、
    前記同一面接地導体層が、前記第2の線路導体と前記貫通導体との前記接続部よりも前記誘電体基板の前記一端面側であって、前記第1の線路導体に対向する領域に存在している光半導体素子収納用パッケージ。
  2. 表面に直線状の配線導体と該配線導体の両側に設けられた接地導体とを有する外部回路基板と、
    前記外部回路基板に接合される光半導体素子収納用パッケージと
    を有する接合体であって、
    前記光半導体素子収納用パッケージは、
    誘電体基板と、
    該誘電体基板の内部において前記誘電体基板の一端面から他端面側に向けて形成され、前記一端面側の端部が光半導体素子に電気的に接続される第1の線路導体と、
    前記誘電体基板の下面に前記他端面側から前記一端面側に向けて前記第1の線路導体と平行に形成されるとともに、前記一端面側の端部が貫通導体を介して前記第1の線路導体の前記他端面側の端部と電気的に接続された、前記外部回路基板の前記配線導体に平行に接合される第2の線路導体と、
    前記誘電体基板の前記下面の前記第2の線路導体の両側にそれぞれ形成された、前記外部回路基板の前記接地導体と接合される同一面接地導体層と、
    前記誘電体基板の内部において前記第1の線路導体に対向するように形成された、前記第1の線路導体に関して前記第2の線路導体と反対側に形成される接地導体層と、
    前記同一面接地導体層と前記接地導体層とをそれぞれ電気的に接続する複数の接地用貫通導体
    を具備しており、
    前記第2の線路導体と前記貫通導体との接続部が前記外部回路基板の上に位置し、かつ前記同一面接地導体層が、前記接続部よりも前記誘電体基板の一端面側であって、前記第1の線路導体と前記外部回路基板との間に存在している接合体
  3. 請求項1記載の前記誘電体基板の前記一端面に光半導体素子を搭載するとともに該光半導体素子の電極を前記第1の線路導体の前記一端面側の端部に電気的に接続し、前記光半導体素子を覆うとともに前記光ファイバを前記光半導体素子に光学的に結合させるように前記一端面に蓋体が取着されて成る光半導体装置。
  4. 請求項2記載の前記誘電体基板の前記一端面に光半導体素子を搭載するとともに該光半導体素子の電極を前記第1の線路導体の前記一端面側の端部に電気的に接続し、前記光半導体素子を覆うとともに前記光ファイバを前記光半導体素子に光学的に結合させるように前記一端面に蓋体が取着されて成る光半導体装置の実装構造体。
JP2003049434A 2003-02-26 2003-02-26 光半導体素子収納用パッケージおよび光半導体装置 Expired - Fee Related JP4295526B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003049434A JP4295526B2 (ja) 2003-02-26 2003-02-26 光半導体素子収納用パッケージおよび光半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003049434A JP4295526B2 (ja) 2003-02-26 2003-02-26 光半導体素子収納用パッケージおよび光半導体装置

Publications (2)

Publication Number Publication Date
JP2004259973A JP2004259973A (ja) 2004-09-16
JP4295526B2 true JP4295526B2 (ja) 2009-07-15

Family

ID=33115153

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003049434A Expired - Fee Related JP4295526B2 (ja) 2003-02-26 2003-02-26 光半導体素子収納用パッケージおよび光半導体装置

Country Status (1)

Country Link
JP (1) JP4295526B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3071525B2 (ja) * 1991-11-12 2000-07-31 富士通株式会社 半導体パッケージ
JP3201893B2 (ja) * 1993-09-27 2001-08-27 松下電器産業株式会社 半導体レーザ装置
JPH08130266A (ja) * 1994-11-01 1996-05-21 Sharp Corp 半導体装置
JP3500268B2 (ja) * 1997-02-27 2004-02-23 京セラ株式会社 高周波用入出力端子ならびにそれを用いた高周波用半導体素子収納用パッケージ
JP2001257415A (ja) * 2000-03-13 2001-09-21 Sumitomo Metal Electronics Devices Inc 光半導体装置
JP4638025B2 (ja) * 2000-12-27 2011-02-23 京セラ株式会社 配線基板
JP4522010B2 (ja) * 2001-03-16 2010-08-11 京セラ株式会社 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP2003229629A (ja) * 2002-02-04 2003-08-15 Opnext Japan Inc 光モジュール

Also Published As

Publication number Publication date
JP2004259973A (ja) 2004-09-16

Similar Documents

Publication Publication Date Title
US5451818A (en) Millimeter wave ceramic package
JP6825986B2 (ja) 配線基板、電子部品収納用パッケージおよび電子装置
JP6412274B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
US6936921B2 (en) High-frequency package
JP5241609B2 (ja) 構造体,接続端子,パッケージ、並びに電子装置
JP2012064817A (ja) 電子部品搭載用パッケージおよび通信用モジュール
JP2009054982A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP4903738B2 (ja) 電子部品収納用パッケージおよび電子装置
JP4295526B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP3935082B2 (ja) 高周波用パッケージ
JP4522010B2 (ja) 入出力端子および半導体素子収納用パッケージおよび半導体装置
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP3673491B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2004134413A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4493285B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004207361A (ja) 光半導体素子収納用パッケージ
JP3670574B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP4139165B2 (ja) 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置
JP4172783B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2004259962A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004207259A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004349568A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP3638528B2 (ja) 半導体素子収納用パッケージ
JP4206321B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3628254B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090317

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090410

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees