JP4293118B2 - 非可逆回路素子および通信装置 - Google Patents

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用される非可逆回路素子および通信装置に関する。

一般に、非可逆回路素子である２ポート型アイソレータは、信号を伝送方向のみに通過させ、逆方向への伝送を阻止する機能を有しており、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。

この種の２ポート型アイソレータ（第１中心電極および第２中心電極の二つの中心電極を有するアイソレータ）として、特許文献１に記載のものが知られている。図１７に示す２ポート型アイソレータ３００は、フェライト３０３と、該フェライト３０３の上面に配置された２本の中心電極３０１，３０２と、整合用コンデンサ３０４，３０５と、抵抗３０６とを備えている。第１ポートＰ１とアースの間には、第１中心電極３０１のインダクタンスＬ１と整合用コンデンサ３０４の静電容量Ｃ１とが並列共振回路を構成している。第２ポートＰ２とアースの間には、第２中心電極３０２のインダクタンスＬ２と整合用コンデンサ３０５の静電容量Ｃ２とが並列共振回路を構成している。なお、図１７において、符号３１１は入力端子、３１２は出力端子である。

この２ポート型アイソレータ３００は、第１および第２中心電極３０１，３０２が直交していることから、使用周波数帯域外でも高い減衰量が得られ、広帯域のアイソレーションが得られるという利点がある。そして、２ポート型アイソレータ３００の構造の大きな特徴は、第１中心電極３０１の一端を第１ポートＰ１とし、第２中心電極３０２の一端を第２ポートＰ２とし、第１および第２中心電極３０１，３０２の他端（共通端）をそれぞれアースに接続し、第１ポートＰ１と第２ポートＰ２の間に抵抗３０６を接続していることである。

また、図１８に示す２ポート型アイソレータ３２０は、フェライト３２３と、該フェライト３２３の上面に配置された２本の中心電極３２１，３２２と、整合用コンデンサ３２４，３２５と、抵抗３２６とを備えている。第１ポートＰ１と第３ポートＰ３の間には、中心電極３２１のインダクタンスＬ１と整合用コンデンサ３２４の静電容量Ｃ１と抵抗３２６が並列共振回路を構成している。第２ポートＰ２と第３ポートＰ３の間には、中心電極３２２のインダクタンスＬ２と整合用コンデンサ３２５の静電容量Ｃ２とが並列共振回路を構成している。なお、図１８において、符号３３１は入力端子、３３２はアース端子、３３３は出力端子である。

２ポート型アイソレータ３２０の構造の大きな特徴は、第１中心電極３２１の一端を第１ポートＰ１とし、第１および第２中心電極３２１，３２２の他端（共通端）を第３ポートＰ３とし、第２中心電極３２２の一端を第２ポートＰ２としていることである。そして、２ポート型アイソレータ３２０では、入力端子３３１から出力端子３３３に信号が伝搬する際、第１ポートＰ１と第３ポートＰ３間の共振回路（インダクタンスＬ１と静電容量Ｃ１からなる共振回路）は共振することがなく、一つの共振回路（第３ポートＰ３と第２ポートＰ２間に接続されているインダクタンスＬ２と静電容量Ｃ２からなる共振回路）が共振しているだけなので、挿入損失を大幅に改善することができる。

ところで、近年、移動体通信機器に用いられる２ポート型アイソレータに対して、通過帯域の２倍の周波数帯域（２倍波）、３倍の周波数帯域（３倍波）での高減衰量を要求されている。これは、移動体通信機器に用いられるフィルタ素子を不要にしたり、あるいはフィルタ素子を構成する回路素子を簡略化したりして、低価格化や低損失化を実現するためである。
特開平９−２３２８１８号公報

そこで、本発明の目的は、通過帯域の２倍の周波数帯域（２倍波）、３倍の周波数帯域（３倍波）での減衰量を大きくすることができる非可逆回路素子および通信装置を提供することにある。

前記目的を達成するため、本発明に係る非可逆回路素子は、
（ａ）永久磁石と、
（ｂ）永久磁石により直流磁界が印加されるフェライトと、
（ｃ）フェライトに配置され、一端が第１ポートに電気的に接続され、他端が第３ポートに電気的に接続されている第１中心電極と、
（ｄ）第１中心電極と電気的絶縁状態で交差してフェライトに配置され、一端が第２ポートに電気的に接続され、他端が第３ポートに電気的に接続されている第２中心電極と、
（ｅ）第１ポートとアースの間に電気的に接続された第１整合用コンデンサと、
（ｆ）第２ポートとアースの間に電気的に接続された第２整合用コンデンサと、
を備え、
より具体的には、第３ポートとアースの間に抵抗を電気的に接続し、第１ポートと第２ポートとをそれぞれ入出力ポートとしたことを特徴とする。あるいは、第１ポートもしくは第２ポートのいずれか一方のポートとアースの間に抵抗を電気的に接続し、抵抗が接続されていない第１ポートもしくは第２ポートと第３ポートとをそれぞれ入出力ポートとしたことを特徴とする。

本発明によれば、第３ポートのインピーダンスが、第１ポートのインピーダンスおよび第２ポートのインピーダンスより低くでき、通過帯域で従来と同等特性を実現しつつ、通過帯域の２倍の周波数帯域（２倍波）、３倍の周波数帯域（３倍波）での減衰量を大きくすることができる非可逆回路素子や通信装置を得ることができる。

以下に、本発明に係る非可逆回路素子および通信装置の実施例について添付図面を参照して説明する。

［第１実施例、図１〜図８］
本発明に係る非可逆回路素子の一実施例の分解斜視図を図１に示す。２ポート型アイソレータ１は、集中定数型アイソレータである。図１に示すように、２ポート型アイソレータ１は、概略、金属製上側ケース４と金属製下側ケース８とからなる金属ケースと、樹脂ケース３と、永久磁石９と、フェライト２０と中心電極２１，２２とからなる中心電極組立体１３と、積層基板３０を備えている。

金属製下側ケース８は左右の側壁８ａと底壁８ｂとを有している。下側ケース８はインサートモールド法によって、樹脂ケース３と一体成形されている。下側ケース８の底壁８ｂの対向する一対の辺からは、それぞれ２本のアース端子１６が延在している（奥側の２本のアース端子は図示せず）。金属製上側ケース４および金属製下側ケース８は磁気回路を形成するため、例えば、軟鉄などの強磁性体からなる材料で形成され、その表面にＡｇやＣｕがめっきされる。

中心電極組立体１３は、円板状のマイクロ波フェライト２０の上面に２組の第１および第２中心電極２１，２２を、絶縁層（図示せず）を介在させて交差するように配置している。二つの中心電極２１，２２の交差角度は９０度と異なる角度に調整されている。本第１実施例では、中心電極２１，２２を最外幅が平行な二つのラインで構成したが、一つあるいは三つ以上のラインで構成してもよいし、非平行や湾曲の形状の中心電極であってもよい。第１中心電極２１と第２中心電極２２のそれぞれの両端部２１ａ，２１ｂ、２２ａ，２２ｂは、フェライト２０の下面に延在している。端部２１ｂと２２ｂは一つの共通端部を形成し、端部２１ａ，２２ａとは相互に分離している。

中心電極２１，２２は銅箔を用いてフェライト２０に巻きつけてもよいし、フェライト２０上あるいは内部に銀ペーストを印刷して形成してもよい。あるいは、特開平９−２３２８１８号公報記載のように積層基板で形成されていてもよい。ただし、印刷した方が中心電極２１，２２の位置精度が高いので、積層基板３０との接続が安定する。特に、今回のように微小な中心電極用接続電極５１〜５３（後述）で接続する場合には、中心電極２１，２２を印刷形成した方が信頼性、作業性が良い。

積層基板３０は、図２に示すように、中心電極用接続電極５１〜５３と、コンデンサ電極５６，５７や抵抗２７を裏面に設けた誘電体シート４１と、グランド電極５８を裏面に設けた誘電体シート４２などにて構成されている。中心電極用接続電極５１は第１ポートＰ１とされ、中心電極用接続電極５２は第２ポートＰ２とされ、中心電極用接続電極５３は第３ポートＰ３とされる。

この積層基板３０は、以下のようにして作製される。すなわち、誘電体シート４１，４２は、Ａｌ₂Ｏ₃を主成分とし、ＳｉＯ₂，ＳｒＯ，ＣａＯ，ＰｂＯ，Ｎａ₂Ｏ，Ｋ₂Ｏ，Ｍ
ｇＯ，ＢａＯ，ＣｅＯ₂，Ｂ₂Ｏ₃のうちの１種類あるいは複数種類を副成分として含む低
温焼結誘電体材料にて作製する。

さらに、積層基板３０の焼成条件（特に焼成温度１０００℃以下）では焼成せず、積層基板３０の基板平面方向（Ｘ−Ｙ方向）の焼成収縮を抑制する収縮抑制シート４６，４７を作製する。この収縮抑制シート４６，４７の材料は、アルミナ粉末および安定化ジルコニア粉末の混合材料である。シート４１，４２，４６，４７の厚みは１０μｍ〜２００μｍ程度である。

電極５１〜５３，５６〜５８は、パターン印刷などの方法によりシート４１，４２，４６の裏面に形成される。電極５１〜５３，５６〜５８の材料としては、抵抗率が低く、誘電体シート４１，４２と同時焼成可能なＡｇ，Ｃｕ，Ａｇ−Ｐｄなどが用いられる。

抵抗２７は、パターン印刷等の方法により誘電体シート４１の裏面に形成される。抵抗２７の材料としては、サーメット、カーボン、ルテニウムなどが使用される。抵抗２７は積層基板３０の上面に印刷で形成してもよいし、チップ抵抗で形成してもよい。

ビアホール６０や側面ビアホール６５は、誘電体シート４１，４２にレーザ加工やパンチング加工などにより、予めビアホール用孔をあけた後、そのビアホール用孔に導電ペーストを充填することにより形成される。

コンデンサ電極５６，５７は、誘電体シート４２を間に挟んでコンデンサ電極５８に対向してそれぞれ整合用コンデンサ２５，２６構成する。これら整合用コンデンサ２５，２６や抵抗２７は、電極５１〜５３やビアホール６０，６５とともに、積層基板３０の内部に電気回路を構成する。

以上の誘電体シート４１，４２は積層され、さらに、誘電体シート４１，４２の積層体の上下両側から収縮抑制シート４６，４７で挟み込んだ後、焼成される。これにより、焼結体が得られ、その後、超音波洗浄法や湿式ホーニング法によって、未焼結の収縮抑制シート４６，４７を除去し、図１に示すような積層基板３０とする。

図１に示すように、樹脂ケース３は底部３ａと二つの側部３ｂを有している。底部３ａには、金属製下側ケース８の底壁８ｂが広面積に露出している。樹脂ケース３には入力端子１４（図４参照）および出力端子１５がインサートモールドされている。入力端子１４および出力端子１５はそれぞれ一端が樹脂ケース３の外側面に露出し、他端が樹脂ケース３の底部３ａに露出して入力引出電極１４ａおよび出力引出電極（図示せず）とされている。アース端子１６はそれぞれ、樹脂ケース３の対向する外側面から外方向へ導出している。

以上の構成部品は以下のようにして組み立てられる。すなわち、図１に示すように、中心電極組立体１３の中心電極２１，２２の各々の端部２１ａ〜２２ｂが積層基板３０の表面に形成された中心電極用接続電極５１〜５３にはんだにて電気的に接続されることにより、積層基板３０上に中心電極組立体１３が実装される。なお、中心電極２１，２２と中心電極用接続電極５１〜５３のはんだ付けは、マザーボード状態の積層基板３０に対して効率良く行ってもよい。

積層基板３０は金属製下側ケース８と一体成形している樹脂ケース３内に収容される。さらに、その上に中心電極組立体１３および永久磁石９が積み重ねられる。積層基板３０の下面に配設されているグランド電極５８は、はんだによって底壁８ｂに接続固定され、積層基板３０の端面に配設されている二つの側面ビアホール６５は、それぞれはんだによって入力引出電極１４ａおよび出力引出電極に接続固定される。これらのはんだ付けと同時に、金属製下側ケース８と金属製上側ケース４が、はんだ等で接合されることにより金属ケースを構成し、ヨークとしても機能する。つまり、この金属ケースは、永久磁石９と中心電極組立体１３と積層基板３０を囲む磁路を形成する。また、永久磁石９はフェライト２０に直流磁界を印加する。

こうして、図３に示す２ポート型アイソレータ１が得られる。図４はアイソレータ１の電気等価回路図である。第１中心電極２１の一端部２１ａは、第１ポートＰ１（中心電極用接続電極５１）を介して入力端子１４に電気的に接続されている。第２中心電極２２の一端部２２ａは、第２ポートＰ２（中心電極用接続電極５２）を介して出力端子１５に電気的に接続されている。第１中心電極２１の他端部２１ｂおよび第２中心電極２２の他端部２２ｂは、第３ポートＰ３（中心電極用接続電極５３）並びに抵抗２７を介してアース端子１６に電気的に接続されている。整合用コンデンサ２５は、第１ポートＰ１とアースの間に電気的に接続されている。整合用コンデンサ２６は第２ポートＰ２とアースの間に電気的に接続されている。

この２ポート型アイソレータ１において、図５に示すように、第１ポートＰ１に負荷する抵抗をＺ１とし、第２ポートＰ２に負荷する抵抗をＺ２とし、相互インダクタンスを無視すると、以下の関係式を満足する場合に整合が取れる。
Ｚ１・Ｚ２／（Ｚ１+Ｚ２）＝（Ｒ+ｊωＬ１・Ｌ２／（Ｌ１+Ｌ２））／（１+ｊω（Ｃ１+Ｃ２）Ｒ−ω^２Ｌ１・Ｌ２／（Ｌ１+Ｌ２）・（Ｃ１+Ｃ２）） …（１）

ここで、ω^２Ｌ１・Ｃ１＝１、ω^２Ｌ２・Ｃ２＝１の条件でこの回路が共振しているとすると、関係式は、
Ｚ１・Ｚ２／（Ｚ１+Ｚ２）＝１／（ｊω（Ｃ１+Ｃ２））+Ｌ１・Ｌ２／（Ｌ１+Ｌ２）／（Ｒ（Ｃ１+Ｃ２））
となる。従って、
Ｒ＝Ｌ１・Ｌ２／（Ｌ１+Ｌ２）・（Ｚ１+Ｚ２）／（Ｚ１・Ｚ２）／（Ｃ１+Ｃ２）
と設定すれば、実部の整合が取れる。上式では１／（ｊω（Ｃ１+Ｃ２））分虚部がずれるが、実際のアイソレータの場合、相互インダクタンスがあり、これでキャンセルされていると考えられる。

上式で、Ｌ１＝Ｌ２＝０．７５ｎＨ、Ｃ１＝Ｃ２＝２１．５ｐＦとし、さらに、通常、第１ポートＰ１および第２ポートＰ２には５０Ωのストリップラインを接続するので、Ｚ１，Ｚ２をそれぞれ５０Ωとすると、Ｒは約１Ωとなる。これにより、第３ポートＰ３のインピーダンスは、第１ポートＰ１および第２ポートＰ２に接続した外部回路のインピーダンスよりも低くできる。

こうして、第３ポートＰ３のインピーダンスを、第１ポートＰ１および第２ポートＰ２のインピーダンスよりも低くすることができるので、アイソレーションが広帯域な２ポート型アイソレータ１が得られる。表１は、２ポート型アイソレータ１の回路定数と電気特性の一例を示す表である。比較のために、表１には、アイソレーションが広帯域なアイソレータとして知られている従来の２ポート型アイソレータ３００（図１７参照）の回路定数と電気特性も記載している。フェライト２０，３０３は共に、直径が１．５ｍｍで、厚さが０．３ｍｍの円板状のものであり、飽和磁化が８５ｍＴ、ΔＨが２４００Ａ／ｍである。また、入力反射損失と挿入損失とアイソレーションは通過帯域８９３〜９５８ＭＨｚでの最悪値、２倍波は１７８６〜１９１６ＭＨｚ帯域での最悪値、３倍波は２６７９〜２８７４ＭＨｚ帯域での最悪値である。

表１より、第１実施例は比較例１と比べて、アイソレーションが若干劣るものの、通過帯域内で２５ｄＢ以上とれており問題はない。入力反射損失と挿入損失は両者同等であり、２倍波と３倍波の減衰量は第１実施例の方が優れている。図６は入力反射損失特性を示すグラフであり、図７はアイソレーション特性を示すグラフであり、図８は挿入損失特性を示すグラフである。図６、図７および図８において、実線が第１実施例の特性を表示しており、点線が比較例１の特性を表示している。

２ポート型アイソレータ１が、通過帯域で従来と同等特性を実現しつつ、２倍波および３倍波での減衰量を大きくすることができるのは、以下の理由によると考えられる。２ポート型アイソレータ１の第１ポートＰ１および第２ポートＰ２のインピーダンス（入出力の整合インピーダンス）を５０Ωとした場合、第３ポートＰ３のインピーダンスは約１Ωとなる。このため、終端用の抵抗２７の抵抗値Ｒは１Ωと非常に低く、第３ポートＰ３はアースにショートしている状態に近い。このため、近似的に図１７の従来の２ポート型アイソレータ３００の抵抗３０６を取り外したものとみなすことができる。従って、２ポート型アイソレータ１は、従来の抵抗３０６を伝播していた信号をカットすることができ、通過帯域で従来と同等特性を実現しつつ、通過帯域の２倍の周波数帯域（２倍波）、３倍の周波数帯域（３倍波）での減衰量を大きくすることができる。

なお、２ポート型アイソレータ１の中心電極２１，２２のインダクタを大きくすると、第１、第２および第３ポートＰ１，Ｐ２，Ｐ３の全てのインピーダンスが高くなる。また、中心電極２１，２２のインダクタを小さくすると、第１、第２および第３ポートＰ１，Ｐ２，Ｐ３の全てのインピーダンスが低くなる。また、第１ポートＰ１に５０Ωより高いインピーダンスの負荷を繋ぐと、第３ポートＰ３のインピーダンスが低くなる。第２ポートＰ２に５０Ωより高いインピーダンスの負荷を繋いだ場合も、第３ポートＰ３のインピーダンスが低くなる。

また、図１７の従来の２ポート型アイソレータ３００の場合、抵抗３０６の両端が第１ポートＰ１及び第２ポートＰ２に接続されており、放熱性の良い金属ケースに接続されていない。一方、第１実施例の２ポート型アイソレータ１は抵抗２７を放熱性の良い金属ケースに接続しており、耐電力を向上できる。

［第２実施例、図９〜図１５］
第２実施例の２ポート型アイソレータ１Ａは、図９に示すように、図１に示した構造において、積層基板３０の代わりに積層基板３０Ａを用い、端子１４を出力端子とし、端子１５を入力端子とし、端子１６に抵抗２７を接続して終端端子としたものである。図１０に積層基板３０Ａの分解斜視図を示す。

図１１はアイソレータ１Ａの電気等価回路図である。第１中心電極２１の一端部２１ａは、第１ポートＰ１（中心電極用接続電極５１）を介して出力端子１４に電気的に接続されている。第２中心電極２２の一端部２２ａは、第２ポートＰ２（中心電極用接続電極５２）並びに抵抗２７を介してアース端子１６に電気的に接続されている。第１中心電極２１の他端部２１ｂおよび第２中心電極２２の他端部２２ｂは、第３ポートＰ３（中心電極用接続電極５３）を介して入力端子１５に電気的に接続されている。整合用コンデンサ２５は、第１ポートＰ１とアースの間に電気的に接続されている。整合用コンデンサ２６は第２ポートＰ２とアースの間に電気的に接続されている。

こうして入力反射損失が広帯域であり、かつ挿入損失が低損失である２ポート型アイソレータ１Ａが得られる。表２は、２ポート型アイソレータ１Ａの回路定数と電気特性の一例を示す表である。比較のために、表２には、挿入損失が低損失なアイソレータとして知られている従来の２ポート型アイソレータ３２０（図１８参照）の回路定数と電気特性も記載している。フェライト２０，３２３は共に、直径が１．５ｍｍで、厚さが０．３ｍｍの円板状のものであり、飽和磁化が８５ｍＴ、ΔＨが２４００Ａ／ｍである。また、入力反射損失と出力反射損失と挿入損失とアイソレーションは通過帯域８９３〜９５８ＭＨｚでの最悪値、２倍波は１７８６〜１９１６ＭＨｚ帯域での最悪値、３倍波は２６７９〜２８７４ＭＨｚ帯域での最悪値である。

表２より、第２実施例は比較例２と比べて、アイソレーションと入力反射損失と出力反射損失と挿入損失は同等であり、２倍波と３倍波の減衰量は第２実施例の方が優れている。図１２は入力反射損失特性を示すグラフであり、図１３は出力反射損失特性を示すグラフであり、図１４はアイソレーション特性を示すグラフであり、図１５は挿入損失特性を示すグラフである。図１２、図１３、図１４および図１５において、実線が第２実施例の特性を表示しており、点線が比較例２の特性を表示している。

２ポート型アイソレータ１Ａが、通過帯域で従来と同等特性を実現しつつ、２倍波および３倍波での減衰量を大きくすることができるのは、以下の理由によると考えられる。従来の２ポート型アイソレータ３２０では、整合用コンデンサ３２４が第１ポートＰ１と第３ポートＰ３の間に接続されている。従って、整合用コンデンサ３２４の静電容量Ｃ１と第１中心電極３２１のインダクタンスＬ１とが形成する並列共振回路はハイパス回路となり、高周波が通過し易くなる。一方、本第２実施例の２ポート型アイソレータ１Ａでは、整合用コンデンサ２５が第１ポートＰ１とアースの間に接続されている。従って、整合用コンデンサ２５の静電容量Ｃ１と第１中心電極２１のインダクタンスＬ１とが形成する並列共振回路はローパス回路となり、高周波が通過し難くなる。この結果、２倍波および３倍波での減衰量が、従来のアイソレータ３２０よりも本第２実施例のアイソレータ１Ａの方が良くなる。

また、従来の２ポート型アイソレータ３２０の入力インピーダンス（第１ポートＰ１のインピーダンス）が５０Ωであるのに対して、本第２実施例の２ポート型アイソレータ１Ａの入力インピーダンス（第３ポートＰ３のインピーダンス）は１Ωとなる。従って、入力端子１５に接続される外部回路が低インピーダンスの場合には、２ポート型アイソレータ１Ａは好適である。

また、図１８の従来の２ポート型アイソレータ３２０の場合、抵抗３２６の両端が第１ポートＰ１及び第３ポートＰ３に接続されており、放熱性の良い金属ケースに接続されていない。一方、第２実施例の２ポート型アイソレータ１Ａは抵抗２７を放熱性の良い金属ケースに接続しており、耐電力を向上できる。

［第３実施例、図１６］
第３実施例は、本発明に係る通信装置として、携帯電話を例にして説明する。

図１６は携帯電話２２０のＲＦ部分の電気回路ブロック図である。図１６において、２２２はアンテナ素子、２２３はデュプレクサ、２３１は送信側アイソレータ、２３２は送信側増幅器、２３３は送信側段間用帯域通過フィルタ、２３４は送信側ミキサ、２３５は受信側増幅器、２３６は受信側段間用帯域通過フィルタ、２３７は受信側ミキサ、２３８は電圧制御発振器（ＶＣＯ）、２３９はローカル用帯域通過フィルタである。

ここに、送信側アイソレータ２３１として、前記第１または第２実施例の２ポート型アイソレータ１，１Ａを使用することができる。これらのアイソレータを実装することにより、電気的特性の向上した、かつ、信頼性の高い携帯電話を実現することができる。

[他の実施例]
なお、本発明は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、永久磁石９のＮ極とＳ極を反転させれば、入力ポートと出力ポートが入れ替わる。

本発明に係る非可逆回路素子の一実施例を示す分解斜視図。 図１に示した積層基板の分解斜視図。 図１に示した非可逆回路素子の外観斜視図。 図１に示した非可逆回路素子の電気等価回路図。 第３ポートＰ３からアイソレータ１内部を見たときの等価回路図。 入力反射損失特性を示すグラフ。 アイソレーション特性を示すグラフ。 挿入損失特性を示すグラフ。 本発明に係る非可逆回路素子の別の実施例を示す分解斜視図。 図９に示した積層基板の分解斜視図。 図９に示した非可逆回路素子の電気等価回路図。 入力反射損失特性を示すグラフ。 出力反射損失特性を示すグラフ。 アイソレーション特性を示すグラフ。 挿入損失特性を示すグラフ。 本発明に係る通信装置の一実施例を示す電気回路ブロック図。 従来の非可逆回路素子を示す電気等価回路図。 さらに別の従来の非可逆回路素子を示す電気等価回路図。

符号の説明

１，１Ａ…２ポート型アイソレータ
４…金属製上側ケース
８…金属製下側ケース
９…永久磁石
１３…中心電極組立体
２０…フェライト
２１…第１中心電極
２２…第２中心電極
２５，２６…整合用コンデンサ
２７…抵抗
２２０…携帯電話
Ｐ１…第１ポート
Ｐ２…第２ポート
Ｐ３…第３ポート

Claims (3)

1. 永久磁石と、
   前記永久磁石により直流磁界が印加されるフェライトと、
   前記フェライトに配置され、一端が第１ポートに電気的に接続され、他端が第３ポートに電気的に接続されている第１中心電極と、
   前記第１中心電極と電気的絶縁状態で交差して前記フェライトに配置され、一端が第２ポートに電気的に接続され、他端が第３ポートに電気的に接続されている第２中心電極と、
   前記第１ポートとアースの間に電気的に接続された第１整合用コンデンサと、
   前記第２ポートとアースの間に電気的に接続された第２整合用コンデンサと、
   を備え、
   前記第３ポートとアースの間に抵抗を電気的に接続し、前記第１ポートと前記第２ポートとをそれぞれ入出力ポートとしたこと、
   を特徴とする非可逆回路素子。
2. 永久磁石と、
   前記永久磁石により直流磁界が印加されるフェライトと、
   前記フェライトに配置され、一端が第１ポートに電気的に接続され、他端が第３ポートに電気的に接続されている第１中心電極と、
   前記第１中心電極と電気的絶縁状態で交差して前記フェライトに配置され、一端が第２ポートに電気的に接続され、他端が第３ポートに電気的に接続されている第２中心電極と、
   前記第１ポートとアースの間に電気的に接続された第１整合用コンデンサと、
   前記第２ポートとアースの間に電気的に接続された第２整合用コンデンサと、
   を備え、
   前記第１ポートもしくは前記第２ポートのいずれか一方のポートとアースの間に抵抗を電気的に接続し、抵抗が接続されていない前記第１ポートもしくは前記第２ポートと前記第３ポートとをそれぞれ入出力ポートとしたこと、
   を特徴とする非可逆回路素子。
3. 請求項１又は請求項２に記載の非可逆回路素子を備えたことを特徴とする通信装置。

Images