JP4239916B2 - ２ポート型アイソレータ及び通信装置 - Google Patents

Description

本発明は、２ポート型アイソレータ及び通信装置、特に、マイクロ波帯で使用される２ポート型アイソレータ及び通信装置に関する。

一般に、アイソレータは、信号を伝送方向のみに通過させ、逆方向への伝送を阻止する機能を有しており、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。

従来、この種のアイソレータとして、３ポート型アイソレータ（三つの中心電極を有するアイソレータ）や２ポート型アイソレータ（二つの中心電極を有するアイソレータ）が種々知られている。しかし、従来の３ポート型アイソレータや２ポート型アイソレータは、信号が入力ポートから出力ポートに伝搬する際、二つの共振回路が共振し、挿入損失が大きくなるという問題点を有していた。

そこで、特許文献１では、低損失の２ポート型アイソレータが提案されている。この２ポート型アイソレータは、電気等価回路を図８に示すように、第１中心電極３２１の一端部３２１ａが入力ポートＰ１に電気的に接続され、他端部３２１ｂが出力ポートＰ２に電気的に接続されている。第２中心電極３２２はその一端部３２２ａが出力ポートＰ２に電気的に接続され、他端部３２２ｂが第３ポートＰ３を介してアースに電気的に接続されている。整合用コンデンサ３２５と抵抗３２７からなる並列ＲＣ回路は、入力ポートＰ１と出力ポートＰ２の間に電気的に接続されている。整合用コンデンサ３２６は出力ポートＰ２と第３ポートＰ３の間に電気的に接続されている。

そして、第１中心電極３２１と整合用コンデンサ３２５にて、第１ＬＣ並列共振回路を構成し、第２中心電極３２２と整合用コンデンサ３２６にて、第２ＬＣ並列共振回路を構成している。この構成では、入力ポートＰ１から出力ポートＰ２に信号が伝搬する際、入力ポートＰ１と出力ポートＰ２の間の第１ＬＣ並列共振回路は共振することがなく、第２ＬＣ並列共振回路が共振しているだけなので、挿入損失を小さくできる。

ところが、図８に示す２ポート型アイソレータは、出力ポートＰ２とアースの間に挿入されている第２ＬＣ並列共振回路がローパスフィルタとして作用するのに対して、入力ポートＰ１と出力ポートＰ２の間に挿入されている第１ＬＣ並列共振回路はハイパスフィルタとして作用する。従って、移動体通信機器の使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）での減衰量が悪くなるという問題点を有していた。

前記問題点に鑑みて、使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）の伝搬を抑えることができる２ポート型アイソレータが特許文献２に開示されている。この２ポート型アイソレータは、電気等価回路を図９に示すように、出力ポートＰ２とアースの間に、整合用コンデンサ３２６とインダクタ３２８とで構成する直列共振回路を設けたものである。

即ち、コンデンサ３２６は第２中心電極３２２と並列に接続され、インダクタ３２８は第２中心電極３２２と直列に接続されている。第２中心電極３２２とコンデンサ３２６とインダクタ３２８とで構成されるトラップ回路によって減衰極が形成され、第１中心電極３２１を伝搬する使用周波数ｆの２倍波や３倍波が減衰する。

しかし、図９に示す２ポート型アイソレータにおいて、キャパシタンスＣ２とインダクタンスＬ２，Ｌ３で形成する共振回路は単峰性の共振を示し、トラップ回路の減衰極の電気特性も単峰性となる。従って、抑圧できる信号も原則的に一つの周波数帯となる。

２倍波、３倍波を同時に抑圧する方法として、特許文献２には、共振周波数を２倍波と３倍波の間に設定することが記載されている。しかしながら、２倍波、３倍波とも減衰極における抑圧量と比較すると相対的に小さな抑圧量しか達成できない。即ち、二つの周波数帯域のある程度離れた不要波を同時に効果的に取り除くことは困難であった。
特開平９−２３２８１８号公報 特開２００４−８８７４４号公報

そこで、本発明の目的は、使用周波数ｆの２倍波（２ｆ）や３倍波（３ｆ）の伝搬を同時に抑えることができる２ポート型アイソレータ及び通信装置を提供することにある。

前記目的を達成するため、本発明に係る２ポート型アイソレータは、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトの主面もしくは内部に配置され、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続された第１中心電極と、
前記第１中心電極と電気的絶縁状態で交差して前記フェライトの主面もしくは内部に配置され、一端が第２入出力ポートに電気的に接続され、他端が第３ポートに電気的に接続された第２中心電極と、
前記第１入出力ポートと前記第２入出力ポートの間に電気的に接続された第１コンデンサと、
前記第１入出力ポートと前記第２入出力ポートの間に電気的に接続された抵抗と、
前記第２入出力ポートと前記第３ポートとの間に電気的に接続された第２コンデンサと、
前記第３ポートに一端が電気的に接続された第１インダクタと、
前記第１インダクタの他端とアースの間に電気的に接続された第２インダクタと、
前記第１インダクタの他端とアースの間に電気的に接続された第３インダクタと第３コンデンサの直列回路と、
を備えたことを特徴とする。

本発明に係る２ポート型アイソレータにおいては、第２中心電極と第２コンデンサとで構成される共振回路の損失によって信号伝搬時の挿入損失が決定されるので、第２中心電極と第２コンデンサのＱを高く設計することで挿入損失を小さくできる。

しかも、第２中心電極と第２コンデンサと第１及び第２インダクタとで構成される第１共振回路、第２中心電極と第２コンデンサと第１及び第３インダクタと第３コンデンサとで構成される第２共振回路、さらには、第２中心電極と第２コンデンサと第１、第２及び第３インダクタと第３コンデンサとで構成される第３共振回路によって、２倍波、３倍波の両周波数帯域を同時に減衰させることができ、高性能で信頼性の高い２ポート型アイソレータを得ることができる。

本発明に係る２ポート型アイソレータにおいて、前記第１共振回路の共振周波数は、使用周波数の１．５〜３．５倍の間に存在することが好ましい。また、前記第２共振回路の共振周波数は、使用周波数の２．５〜３．５倍の間に存在することが好ましい。さらに、前記第３共振回路の共振周波数は、使用周波数の１．５〜３．５倍の間に存在することが好ましい。

また、絶縁層を積み重ねて構成した積層基板に、第１、第２又は第３インダクタ又は第３コンデンサの少なくとも一つを設けてもよい。これらの回路素子のインダクタンスやキャパシタンスは比較的小さな値であるため、積層基板を大型化することはなく、しかも、部品のはんだ付け個所が減り、接続信頼性が向上する。

また、本発明に係る通信装置は前記２ポート型アイソレータを備えたものであり、挿入損失の減少による低消費電力化、低発熱化が達成でき、及び、高調波などの不要信号の輻射対策を別に低域通過フィルタなどを設けずに実現できるので、不要輻射防止、小型化、軽量化、低価格化、トータルとしての一層の挿入損失の減少が得られる。

以下、本発明に係る２ポート型アイソレータ及び通信装置の実施形態について添付図面を参照して説明する。

（２ポート型アイソレータ、図１〜図３参照）
本発明に係る２ポート型アイソレータの一実施形態の分解斜視図を図１に示す。この２ポート型アイソレータ１は、集中定数型アイソレータであり、図１に示すように、概略、金属製上側ケース４と金属製下側ケース８とからなる金属ケースと、永久磁石９と、フェライト２０と中心電極２１，２２とからなる中心電極組立体１３と、積層基板３０を備えている。

金属製上側ケース４は略箱形状であり、上面部４ａ及び四つの側面部４ｂからなる。金属製下側ケース８は、底面部８ａ及び左右の側面部８ｂからなる。金属製上側ケース４及び金属製下側ケース８は磁気回路を形成するため、例えば、軟鉄などの強磁性体からなる材料で形成され、その表面にＡｇやＣｕがめっきされている。

中心電極組立体１３は、マイクロ波フェライト２０の上面に第１中心電極２１及び第２中心電極２２を、絶縁層（図示せず）を介在させて７０°から１１０°程度で略直交して交差するように配置している。本２ポート型アイソレータ１では、中心電極２１，２２を二つのラインで構成した。第１中心電極２１と第２中心電極２２のそれぞれの両端部２１ａ，２１ｂ、２２ａ，２２ｂは、フェライト２０の下面に延在し、それぞれの端部２１ａ〜２２ｂが相互に分離している。

中心電極２１，２２は銅箔を用いてフェライト２０に巻きつけてもよいし、フェライト２０上あるいは内部に銀ペーストを印刷、転写又はフォトリソグラフ法を利用して膜電極を形成してもよい。あるいは、前記特許文献１に記載のように積層基板で形成されていてもよい。但し、印刷したほうが中心電極２１，２２の位置精度が高いので、積層基板３０との接続が安定する。特に、微小な中心電極用接続電極５１〜５４（後述）で接続する場合には、中心電極２１，２２を印刷形成したほうが信頼性、作業性がよい。

積層基板３０は、図２に示すように、中心電極用接続電極５１〜５４を設けた誘電体シート４１と、コンデンサ電極５５，５６や抵抗２８を設けた誘電体シート４２と、コンデンサ電極５７，５８を設けた誘電体シート４３と、インダクタ電極７１〜７３及びコンデンサ電極５９を設けた誘電体シート４４と、アース電極７５を設けた誘電体シート４５と、側面ビアホール６５を設けた短冊状の誘電体シート４６と、入力外部電極１４や出力外部電極１５やアース外部電極１６を設けた短冊状の誘電体シート４７にて構成されている。

中心電極用接続電極５１は入力ポートＰ１とされ、中心電極用接続電極５３，５４は出力ポートＰ２とされ、中心電極用接続電極５２は第３ポートＰ３とされる。

この積層基板３０は、以下のようにして作製される。即ち、誘電体シート４１〜４７は、Ａｌ₂Ｏ₃を主成分とし、ＳｉＯ₂，ＳｒＯ，ＣａＯ，ＰｂＯ，Ｎａ₂Ｏ，Ｋ₂Ｏ，ＭｇＯ，ＢａＯ，ＣｅＯ₂，Ｂ₂Ｏ₃のうちの１種類あるいは複数種類を副成分として含む低温焼結誘電体材料にて作製する。シート４１〜４７の厚みは１０〜２００μｍ程度である。

電極１４〜１６，５１〜５９，７１〜７３，７５は、パターン印刷などの方法によりシート４１〜４５，４７上に形成される。これらの電極の材料としては、抵抗率が低く、誘電体シート４１〜４７と同時焼成可能なＡｇ，Ｃｕ，Ａｇ−Ｐｄなどが用いられる。これらの電極の厚みは２〜２０μｍ程度であり、通常は表皮厚の２倍以上に設定される。

抵抗２８は、パターン印刷等の方法により誘電体シート４２上に形成される。抵抗２８の材料としては、サーメット、カーボン、ルテニウムなどが使用される。抵抗２８は積層基板３０の上面に印刷で形成してもよいし、チップ抵抗で形成してもよい。

ビアホール６０や側面ビアホール６５は、誘電体シート４１〜４６にレーザ加工やパンチング加工などにより、予めビアホール用孔を形成した後、そのビアホール用孔に導電ペーストを充填することにより形成される。

中心電極用接続電極５１〜５４は、積層基板３０の４辺のそれぞれの中央部近傍に配置されている。また、入力外部電極１４及び出力外部電極１５も積層基板３０の対向する２辺の中央部に配置されている。

コンデンサ電極５７は、誘電体シート４２を間に挟んでコンデンサ電極５５に対向して第１整合用コンデンサ２５を構成する。コンデンサ電極５８は、誘電体シート４２を間に挟んでコンデンサ電極５６に対向して第２整合用コンデンサ２６を構成する。コンデンサ電極５９は、誘電体シート４４を間に挟んでアース電極７５と対向して第３整合用コンデンサ２７を構成する。

これらのコンデンサ２５〜２７、抵抗２８及びインダクタ電極７１〜７３は、電極５１〜５４や外部電極１４〜１６やビアホール６０や側面ビアホール６５とともに、積層基板３０の内部に電気回路を構成する。

以上の誘電体シート４１〜４７は積層され、さらに、焼成される。これにより、焼結体である積層基板３０が得られる。

積層基板３０の両端部には、それぞれ入力外部電極１４、出力外部電極１５及びアース外部電極１６が設けられている。入力外部電極１４はコンデンサ電極５５に電気的に接続され、出力外部電極１５はコンデンサ電極５６に電気的に接続されている。アース外部電極１６は、インダクタ電極７２及びアース電極７５のそれぞれの端部に電気的に接続されている。

電極５１〜５４，１４〜１６には、Ｎｉめっきを下地としてＡｕめっきが施される。Ｎｉめっきは、電極のＡｇとＡｕめっきの固着強度を強くする。また、電極のＡｇがアイソレータの部品間やアイソレータを通信機に実装するはんだ中に拡散・溶融することを防止する障壁として働く。また、Ａｕめっき時にＡｇがめっき液を劣化させることを防止する。Ａｕめっきは、はんだ濡れ性をよくするとともに、導電率が高いのでアイソレータ１を低損失にできる。また、Ｎｉめっき膜の参加を防止してはんだ付けの信頼性を向上させる。

なお、この積層基板３０は、通常、マザーボード状態で作製される。このマザーボードに所定のピッチでハーフカット溝を形成し、ハーフカット溝に沿って折ることにより、マザーボードから所望のサイズの積層基板３０を得る。あるいは、マザーボードをダイサーやレーザなどで切断することにより、所望のサイズの積層基板３０を切り出してもよい。または、先に積層基板３０を個片にカットし、その後で焼成して作製することもできる。

こうして得られた積層基板３０は、内部に整合用コンデンサ２５〜２７、抵抗２８及びインダクタ電極７１〜７３を有している。整合用コンデンサ２５〜２７は必要な静電容量値精度で作製される。しかし、トリミングをする場合には、整合用コンデンサ２５，２６と中心電極２１，２２を接続する前に行われる。つまり、積層基板３０は、単体の状態で、内部（２層目）のコンデンサ電極５５，５６の一部である適切な範囲を表層の誘電体シート４１とともにトリミング（切除・削除）される。トリミングには、例えば、切削機やＹＡＧの基本波、２倍波、３倍波のレーザが用いられる。レーザを用いれば、早くかつ精度のよい加工が得られる。なお、トリミングは、マザーボード状態の積層基板３０に対して効率よく行ってもよい。

また、積層基板３０には抵抗２８も内蔵されており、整合用コンデンサ２５，２６と同様に抵抗２８も、表層の誘電体シート４１とともにトリミングすることにより、抵抗値Ｒを調整することができる。抵抗２８は１箇所でも幅が細くなると抵抗値Ｒが上がるので、幅方向の途中まで削る。

以上の構成部品は以下のようにして組み立てられる。即ち、図１に示すように、永久磁石９は金属製上側ケース４の天井に接着剤によって固定される。中心電極組立体１３の中心電極２１，２２の各端部２１ａ〜２２ｂが積層基板３０の表面に形成された中心電極用接続電極５１〜５４にはんだにて電気的に接続されることにより、積層基板３０上に中心電極組立体１３が実装される。なお、中心電極２１，２２と中心電極用接続電極５１〜５４のはんだ付けは、マザーボード状態の積層基板３０に対して効率よく行ってもよい。

積層基板３０は金属製下側ケース８の底面部８ａ上に載置され、積層基板３０の下面に接着剤又ははんだ付けによって底面部８ａと接合固定される。アース外部電極１６は金属製下側ケース８と電気的に接続される。積層基板３０とケース８をはんだ付けで接合する場合は、積層基板３０の底面にアース電極を設けて、側面電極（ビアホール６５）を経由してアース電極７５と接続する。

そして、金属製下側ケース８と金属製上側ケース４は、それぞれの側面部８ｂと４ｂをはんだ等で接合することにより金属ケースを構成し、ヨークとしても機能する。つまり、この金属ケースは、永久磁石９と中心電極組立体１３と積層基板３０を囲む磁路を形成する。また、永久磁石９はフェライト２０に直流磁界を印加する。

こうして、図３に示す電気等価回路を備えた２ポート型アイソレータ１が得られる。インダクタンス（Ｌ１）を有する第１中心電極２１の一端部２１ａは、入力ポートＰ１（中心電極用接続電極５１）を介して入力外部電極１４に電気的に接続されている。第１中心電極２１の他端部２１ｂは、出力ポートＰ２（中心電極用接続電極５４）を介して出力外部電極１５に電気的に接続されている。

インダクタンス（Ｌ２）を有する第２中心電極２２の一端部２２ａは、出力ポートＰ２（中心電極用接続電極５３）を介して出力外部電極１５に電気的に接続されている。第２中心電極２２の他端部２２ｂは、第３ポートＰ３（中心電極用接続電極５２）を介してインダクタンス（Ｌ３）を有するインダクタ電極７１の一端部に電気的に接続されている。

キャパシタンス（Ｃ１）を有する第１整合用コンデンサ２５と抵抗２８からなる並列ＲＣ回路は、入力ポートＰ１と出力ポートＰ２の間に電気的に接続されている。キャパシタンス（Ｃ２）を有する第２整合用コンデンサ２６は第２中心電極２２と並列に接続されている。前記インダクタ電極７１の他端部はインダクタンス（Ｌ４），（Ｌ５）をそれぞれ有するインダクタ電極７２，７３の一端部に電気的に接続されている。前記インダクタ電極７２の他端部はアース外部電極１６に電気的に接続されている。

キャパシタンス（Ｃ３）を有する第３整合用コンデンサ２７はインダクタ電極７３の他端部とアース外部電極１６の間に電気的に接続されている。

なお、第３整合用コンデンサ２７とインダクタ電極７３の挿入位置は入れ替えてもよい。即ち、インダクタ電極７３をアース側に接続し、第３整合用コンデンサ２７をインダクタ電極７１の他端部に接続してもよい。

また、前記インダクタ電極７１〜７３で構成されるインダクタやコンデンサ２６，２７は積層基板３０に外付けする単体部品として構成されていてもよい。

以上の構成からなる２ポート型アイソレータ１においては、第２中心電極２２と第２整合用コンデンサ２６とで直列共振回路を構成し、入力ポートＰ１から出力ポートＰ２へ伝搬される信号の挿入損失が小さくなる。即ち、信号線路に直列に回路が接続されていないため、Ｑ値が低い回路素子であっても挿入損失が増加しないのである。また、この直列共振回路にはトラップ回路素子が挿入されていないため、挿入損失が増加しない。

一方、第２中心電極２２、第２整合用コンデンサ２６及びインダクタ７１，７２で構成される第１共振回路はその共振周波数を２倍波付近に合わせられ、２倍波帯域をトラップする。第２中心電極２２、第２整合用コンデンサ２６、インダクタ７１，７３及び第３整合用コンデンサ２７で構成される第２共振回路はその共振周波数を３倍波付近に合わせられ、３倍波帯域をトラップする。第２中心電極２２、第２整合用コンデンサ２６、インダクタ７１，７２，７３及び第３整合用コンデンサ２７で構成される第３共振回路はその共振周波数を２倍波と３倍波の間に合わせられている。

ここで、前記第１〜第３共振回路の共振条件を以下に示す。

第３共振回路の共振周波数ｆ０は、以下の式（１）の関係が成り立っており、２倍波（２ｆ）付近あるいは２倍波（２ｆ）と３倍波（３ｆ）との間に設定する。

第２共振回路の共振周波数ｆ０は、３倍波（３ｆ）付近に設定する。

第１共振回路の共振周波数ｆ０は、以下の式（２）の関係が成り立っており、２倍波（２ｆ）と３倍波（３ｆ）との間に設定する。

なお、９２６ＭＨｚの高調波を抑圧する場合、第１共振回路の共振周波数は２倍波より高い周波数２．１ＧＨｚ付近に合わせる。また、第３共振回路の共振周波数を２倍波寄りに設定するか３倍波寄りに設定するかで、それぞれの帯域における抑圧量を調整できる。例えば、２倍波を重点的に抑圧する場合には、第３共振回路の共振周波数を３倍波寄りに設定する。

ここで、以下の表１〜４に、図８に示した従来例１、図４、図５に示す比較例１，２及び図３に示す本発明例における回路素子定数と電気的特性の関係を示す。

なお、比較例１（図４参照）は、入力ポートＰ１と出力ポートＰ２との間に、並列共振回路（Ｃ４，Ｌ６及びＣ５，Ｌ７）を直列に接続したもので、共振周波数はトラップすべき周波数に合わされている。比較例２（図５参照）は、入力ポートＰ１と出力ポートＰ２との間に、直列共振回路（Ｃ６，Ｌ８及びＣ７，Ｌ９）を並列に接続したもので、共振周波数はトラップすべき周波数に合わされている。

従来例１、比較例１，２及び本発明例における電気的特性は、使用周波数帯域内（８９３〜９６０ＭＨｚ）での最悪値と、２倍波（１７８６〜１９２０ＭＨｚ）、３倍波（２６７９〜２８８０ＭＨｚ）の抑圧量を示している。ここで、それぞれのインダクタやコンデンサのＱ値を誘電体基板内に形成されたと想定し、使用周波数帯域でＱ_L＝１０、Ｑ_C＝２００としている。

表１に示した従来例１では、高調波が抑圧できていない。表２，３に示した比較例１，２では、高調波は抑圧できているものの、挿入損失の劣化が著しい。表４に示した本発明例では、若干アイソレーションが劣化しているが、実用上支障のないレベルであり、高調波は十分に抑圧されており、挿入損失の劣化も生じていない。

即ち、本発明例における回路素子定数は、Ｌ３＝０．２４ｎＨ、Ｌ４＝０．１６ｎＨ、Ｌ５＝０．３８ｎＨ、Ｃ３＝８．０ｐＦであり、比較的小さな回路素子定数で実現可能である。そして、インダクタンスＬ３〜Ｌ５の値が小さいので、インダクタのサイズが小さくて済む。概ね、０．５ｎＨ以下であれば、これらの回路を誘電体基板内に電極パターンで形成する際に、配線部分が等価的に含むインダクタンスとして特別なスペースを要することなく実現することができ、小型化の点で有利である。

また、本発明例では、高調波抑圧用に追加したインダクタ７１，７２，７３やコンデンサ２７のＱ値が挿入損失に影響しないため、これらの回路素子を誘電体基板内に形成する場合の設計の自由度が高くなる。例えば、コンデンサはキャパシタンスが大きいほど電極形状が大きくなるので、インダクタンスを大きめに設定してコンデンサを小さくする、といった設計が可能になる。

また、本発明に係る２ポート型アイソレータとしては、図６にその電気等価回路図として示すように、キャパシタンス（Ｃ１１），（Ｃ１２）を有するコンデンサ３９Ａ，３９Ｂをそれぞれ入出力部に直列に接続したものであってもよい。コンデンサ３９Ａ，３９Ｂの挿入によって中心電極２１，２２部分の特性インピーダンスを、前後の回路の特性インピーダンスに整合させることが容易になる。

図６に示した等価回路においては、インダクタンス（Ｌ２）の値を図３に示した等価回路のインダクタンス（Ｌ２）の値より大きくすることで、アイソレーション特性の帯域幅を広くしている。例えば、Ｌ２＝２．１ｎＨ、Ｃ２＝７．０ｐＦとする。そのとき、Ｃ１１＝５．０ｐＦ、Ｃ１２＝５．０ｐＦとすると、特性インピーダンスを５０Ωに整合させることができる。Ｃ２の値が小さくなることで、２倍波、３倍波などの高調波を減衰させる能力が低下するが、インダクタ７１〜７３、コンデンサ２６，２７などの高調波減衰回路と組み合わせた回路として構成されているため、アイソレーション特性が広帯域でかつ２倍波、３倍波の高調波も十分減衰させることができる。

（通信装置、図７参照）
次に、本発明に係る通信装置として、携帯電話を例にして説明する。

図７は携帯電話２２０のＲＦ部分の電気回路ブロック図である。図７において、２２２はアンテナ素子、２２３はデュプレクサ、２３１は送信側アイソレータ、２３２は送信側増幅器、２３３は送信側段間用帯域通過フィルタ、２３４は送信側ミキサ、２３５は受信側増幅器、２３６は受信側段間用帯域通過フィルタ、２３７は受信側ミキサ、２３８は電圧制御発振器（ＶＣＯ）、２３９はローカル用帯域通過フィルタである。

ここに、送信側アイソレータ２３１として、前記２ポート型アイソレータ１を使用することができる。アイソレータ１を実装することにより、挿入損失の減少による低消費電力化、低発熱化が達成でき、及び、高調波などの不要信号の輻射対策を別に低域通過フィルタなどを設けずに実現できるので、不要輻射防止、小型化、軽量化、低価格化、トータルとしての一層の挿入損失の減少が得られる携帯電話を実現することができる。

（他の実施形態）
なお、本発明は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。

例えば、永久磁石９のＮ極とＳ極を反転させれば、入力ポートＰ１と出力ポートＰ２が入れ替わる。

本発明に係る２ポート型アイソレータの一実施形態を示す分解斜視図である。 前記２ポート型アイソレータを構成する積層基板の分解斜視図である。 前記２ポート型アイソレータの電気等価回路図である。 比較例１の電気等価回路図である。 比較例２の電気等価回路図である。 本発明に係る２ポート型アイソレータの他の実施形態の電気等価回路図である。 本発明に係る通信装置の電気回路を示すブロック図である。 従来例１の電気等価回路図である。 従来例２の電気等価回路図である。

符号の説明

１…２ポート型アイソレータ
９…永久磁石
１３…中心電極組立体
２０…フェライト
２１…第１中心電極
２２…第２中心電極
２５〜２７…整合用コンデンサ
２８…抵抗
３０…積層基板
７１〜７３…インダクタ電極
２２０…携帯電話
Ｐ１…入力ポート（第１入出力ポート）
Ｐ２…出力ポート（第２入出力ポート）
Ｐ３…アースポート（第３ポート）

Claims (6)

1. 永久磁石と、
   前記永久磁石により直流磁界が印加されるフェライトと、
   前記フェライトの主面もしくは内部に配置され、一端が第１入出力ポートに電気的に接続され、他端が第２入出力ポートに電気的に接続された第１中心電極と、
   前記第１中心電極と電気的絶縁状態で交差して前記フェライトの主面もしくは内部に配置され、一端が第２入出力ポートに電気的に接続され、他端が第３ポートに電気的に接続された第２中心電極と、
   前記第１入出力ポートと前記第２入出力ポートの間に電気的に接続された第１コンデンサと、
   前記第１入出力ポートと前記第２入出力ポートの間に電気的に接続された抵抗と、
   前記第２入出力ポートと前記第３ポートとの間に電気的に接続された第２コンデンサと、
   前記第３ポートに一端が電気的に接続された第１インダクタと、
   前記第１インダクタの他端とアースの間に電気的に接続された第２インダクタと、
   前記第１インダクタの他端とアースの間に電気的に接続された第３インダクタと第３コンデンサの直列回路と、
   を備えたことを特徴とする２ポート型アイソレータ。
2. 前記第２中心電極と前記第２コンデンサと前記第１及び第２インダクタとで構成される回路の共振周波数が、使用周波数の１．５〜３．５倍の間に存在することを特徴とする請求項１に記載の２ポート型アイソレータ。
3. 前記第２中心電極と前記第２コンデンサと前記第１及び第３インダクタと前記第３コンデンサとで構成される回路の共振周波数が、使用周波数の２．５〜３．５倍の間に存在することを特徴とする請求項１に記載の２ポート型アイソレータ。
4. 前記第２中心電極と前記第２コンデンサと前記第１、第２及び第３インダクタと前記第３コンデンサとで構成される回路の共振周波数が、使用周波数の１．５〜３．５倍の間に存在することを特徴とする請求項１に記載の２ポート型アイソレータ。
5. 絶縁層を積み重ねて構成した積層基板に、前記第１、第２又は第３インダクタ又は前記第３コンデンサの少なくとも一つを設けたことを特徴とする請求項１、請求項２、請求項３又は請求項４に記載の２ポート型アイソレータ。
6. 請求項１、請求項２，請求項３，請求項４又は請求項５に記載の２ポート型アイソレータを備えたことを特徴とする通信装置。

Images