JP4268951B2 - ウェハにおける識別情報記入方法 - Google Patents
ウェハにおける識別情報記入方法 Download PDFInfo
- Publication number
- JP4268951B2 JP4268951B2 JP2005109702A JP2005109702A JP4268951B2 JP 4268951 B2 JP4268951 B2 JP 4268951B2 JP 2005109702 A JP2005109702 A JP 2005109702A JP 2005109702 A JP2005109702 A JP 2005109702A JP 4268951 B2 JP4268951 B2 JP 4268951B2
- Authority
- JP
- Japan
- Prior art keywords
- identification information
- resist layer
- pattern
- wafer
- patterned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 111
- 239000010408 film Substances 0.000 claims description 105
- 239000010409 thin film Substances 0.000 claims description 29
- 238000005530 etching Methods 0.000 claims description 12
- 235000012431 wafers Nutrition 0.000 claims 15
- 238000010586 diagram Methods 0.000 description 41
- 239000002184 metal Substances 0.000 description 31
- 238000000206 photolithography Methods 0.000 description 20
- 239000000463 material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000000992 sputter etching Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000036211 photosensitivity Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/70541—Tagging, i.e. hardware or software tagging of features or components, e.g. using tagging scripts or tagging identifier codes for identification of chips, shots or wafers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/708—Mark formation
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
ウェハに対してレジスト層を形成する工程と、
レジスト層に対してアライメントマーク用の第1のパターンを投影して、この第1のパターンに基づいてレジスト層を露光する第1の露光工程と、
第1の露光工程の後に、レジスト層を現像して、レジスト層に対して、位置の基準となるパターンを形成する第1の現像工程と、
第1の現像工程によってレジスト層に形成されたパターンを位置の基準として、レジスト層に対して識別情報用の第2のパターンを投影して、この第2のパターンに基づいてレジスト層を露光する第2の露光工程と、
第2の露光工程の後に、レジスト層を現像して、パターニングされたレジスト層を形成する第2の現像工程と、
パターニングされたレジスト層を利用して、第1のパターンに基づいてパターニングされたアライメントマーク用のパターン化膜と第2のパターンに基づいてパターニングされた識別情報用のパターン化膜とを形成するパターン化膜形成工程とを備えている。
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図1を参照して、本発明の第1の実施の形態に係るウェハにおける識別情報記入方法が適用されるウェハについて説明する。図1は、本実施の形態が適用されるウェハについて説明するための説明図である。図1における(a)に示したように、本実施の形態が適用されるウェハ1には、複数の露光領域2が設定される。露光領域2は、後述するレジスト層に対して、1回の露光処理によって所定のパターンが投影される領域である。図1における(b)に示したように、各露光領域2内には、最初に形成されるアライメントマーク3が配置される。また、図1における(c)に示したように、各露光領域2内には、それぞれ薄膜素子が形成される複数の素子領域4が設定される。アライメントマーク3は、露光領域2内において、例えば素子領域4の数個分の大きさの領域に配置される。薄膜素子は、半導体素子でもよいし、薄膜磁気ヘッド等のマイクロデバイスであってもよい。
次に、図2および図11ないし図16を参照して、本発明の第2の実施の形態に係るウェハにおける識別情報記入方法について説明する。図11ないし図16は、本実施の形態に係る識別情報記入方法における各工程を示す説明図である。図11ないし図16は、それぞれ、ウェハ1とその上に形成された層からなる積層体の状態を表している。図11ないし図16において、(a)は識別情報5が配置される領域の上面を示している。(b)はアライメントマーク3が配置される領域の上面を示している。(c)は識別情報5が配置される領域の断面を示している。(d)はアライメントマーク3が配置される領域の断面を示している。
次に、図17ないし図24を参照して、本発明の第3の実施の形態に係るウェハにおける識別情報記入方法について説明する。図17は、本実施の形態に係る識別情報記入方法を示す流れ図である。図18ないし図24は、本実施の形態に係る識別情報記入方法における各工程を示す説明図である。図18ないし図24は、それぞれ、ウェハ1とその上に形成された層からなる積層体の状態を表している。図18ないし図24において、(a)は識別情報5が配置される領域の上面を示している。(b)はアライメントマーク3が配置される領域の上面を示している。(c)は識別情報5が配置される領域の断面を示している。(d)はアライメントマーク3が配置される領域の断面を示している。
次に、図25ないし図33を参照して、本発明の第4の実施の形態に係るウェハにおける識別情報記入方法について説明する。図25は、本実施の形態に係る識別情報記入方法を示す流れ図である。図26ないし図33は、本実施の形態に係る識別情報記入方法における各工程を示す説明図である。図26ないし図33は、それぞれ、ウェハ1とその上に形成された層からなる積層体の状態を表している。図26ないし図33において、(a)は識別情報5が配置される領域の上面を示している。(b)はアライメントマーク3が配置される領域の上面を示している。(c)は識別情報5が配置される領域の断面を示している。(d)はアライメントマーク3が配置される領域の断面を示している。
Claims (7)
- 薄膜素子を形成するためのウェハに対して、パターニングされたレジスト層を利用して識別情報を記入するウェハにおける識別情報記入方法であって、
ウェハに対して、現像液によって溶解する下層のレジスト層と感光性を有する上層のレジスト層からなる2層のレジスト層を形成する工程と、
前記2層のレジスト層に対してアライメントマーク用の第1のパターンを投影して、この第1のパターンに基づいて前記2層のレジスト層を露光する第1の露光工程と、
前記第1の露光工程の後に、前記下層のレジスト層の全体と、前記上層のレジスト層において現像液に対して可溶性の部分のうち前記ウェハに近い一部とが残るように、前記上層のレジスト層を現像して、前記上層のレジスト層に対して、位置の基準となるパターンを形成する第1の現像工程と、
前記第1の現像工程によって前記上層のレジスト層に形成された前記パターンを位置の基準として、前記2層のレジスト層に対して識別情報用の第2のパターンを投影して、この第2のパターンに基づいて前記2層のレジスト層を露光する第2の露光工程と、
前記第2の露光工程の後に、前記2層のレジスト層を現像して、アンダーカットを有する形状となるようにパターニングされた2層のレジスト層を形成する第2の現像工程と、
前記パターニングされた2層のレジスト層を利用して、前記第1のパターンに基づいてパターニングされたアライメントマーク用のパターン化膜と前記第2のパターンに基づいてパターニングされた識別情報用のパターン化膜とを形成するパターン化膜形成工程と、
前記パターニングされた2層のレジスト層を剥離する工程と
を備えたことを特徴とするウェハにおける識別情報記入方法。 - 更に、前記2層のレジスト層を形成する工程の前に、前記2層のレジスト層の下に配置される被エッチング膜を形成する工程を備え、
前記パターン化膜形成工程は、前記パターニングされた2層のレジスト層をエッチングマスクとして前記被エッチング膜を選択的にエッチングして、残った被エッチング膜によって、前記アライメントマーク用のパターン化膜と前記識別情報用のパターン化膜とを形成することを特徴とする請求項1記載のウェハにおける識別情報記入方法。 - 前記パターニングされた2層のレジスト層は溝部を有し、
前記パターン化膜形成工程は、前記パターニングされた2層のレジスト層の溝部内に膜を形成することによって、前記アライメントマーク用のパターン化膜と前記識別情報用のパターン化膜とを形成することを特徴とする請求項1記載のウェハにおける識別情報記入方法。 - 前記第1の露光工程では、前記ウェハに対して複数の露光領域を設定し、各露光領域毎に前記2層のレジスト層に対して第1のパターンを投影する処理を繰り返し実行し、
前記第2の露光工程では、各露光領域毎に前記2層のレジスト層に対して第2のパターンを投影する処理を繰り返し実行することを特徴とする請求項1ないし3のいずれかに記載のウェハにおける識別情報記入方法。 - 前記露光領域内には、それぞれ薄膜素子が形成される複数の素子領域が設定され、前記第2の露光工程では、各素子領域毎に前記第2のパターンが投影されるように露光を行うことを特徴とする請求項4記載のウェハにおける識別情報記入方法。
- 前記識別情報は、ウェハを識別するためのウェハ識別情報を含むことを特徴とする請求項1ないし5のいずれかに記載のウェハにおける識別情報記入方法。
- 前記識別情報は、ウェハ内における薄膜素子の位置を識別するための素子位置識別情報を含むことを特徴とする請求項1ないし6のいずれかに記載のウェハにおける識別情報記入方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005109702A JP4268951B2 (ja) | 2005-04-06 | 2005-04-06 | ウェハにおける識別情報記入方法 |
US11/350,733 US7820366B2 (en) | 2005-04-06 | 2006-02-10 | Method of writing identifying information on wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005109702A JP4268951B2 (ja) | 2005-04-06 | 2005-04-06 | ウェハにおける識別情報記入方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006294680A JP2006294680A (ja) | 2006-10-26 |
JP4268951B2 true JP4268951B2 (ja) | 2009-05-27 |
Family
ID=37083534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005109702A Active JP4268951B2 (ja) | 2005-04-06 | 2005-04-06 | ウェハにおける識別情報記入方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7820366B2 (ja) |
JP (1) | JP4268951B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5472306B2 (ja) * | 2009-08-28 | 2014-04-16 | 富士通株式会社 | 光学部品製造方法および光学部品製造装置 |
CN102243443A (zh) | 2010-05-14 | 2011-11-16 | 北京京东方光电科技有限公司 | 曝光区域之间图形偏移量的检测方法及测试图形 |
FR2974194B1 (fr) | 2011-04-12 | 2013-11-15 | Commissariat Energie Atomique | Procede de lithographie |
US8822141B1 (en) * | 2013-03-05 | 2014-09-02 | International Business Machines Corporation | Front side wafer ID processing |
US10283456B2 (en) * | 2015-10-26 | 2019-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Lithography engraving machine for forming water identification marks and aligment marks |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6220116A (ja) | 1985-07-19 | 1987-01-28 | Hitachi Ltd | 薄膜磁気ヘツド |
US4670090A (en) * | 1986-01-23 | 1987-06-02 | Rockwell International Corporation | Method for producing a field effect transistor |
JPS63275115A (ja) | 1987-05-06 | 1988-11-11 | Nec Corp | 半導体装置のパタ−ン形成方法 |
JPH0215612A (ja) | 1988-07-04 | 1990-01-19 | Oki Electric Ind Co Ltd | 半導体装置の認識符号形成方法 |
US5733711A (en) * | 1996-01-02 | 1998-03-31 | Micron Technology, Inc. | Process for forming both fixed and variable patterns on a single photoresist resin mask |
JP2002184672A (ja) | 2000-12-14 | 2002-06-28 | Nippon Inter Electronics Corp | フォトマスクの位置合わせマークの形成方法 |
US6924090B2 (en) | 2001-08-09 | 2005-08-02 | Neomax Co., Ltd. | Method of recording identifier and set of photomasks |
JP3461823B2 (ja) | 2001-08-09 | 2003-10-27 | 住友特殊金属株式会社 | 識別情報記録方法およびフォトマスクセット |
JP2003076026A (ja) * | 2001-09-05 | 2003-03-14 | Sumitomo Special Metals Co Ltd | 識別情報記録方法およびフォトマスクセット |
US6623911B1 (en) * | 2001-09-17 | 2003-09-23 | Taiwan Semiconductor Manufacturing Company | Method to form code marks on mask ROM products |
JP4039036B2 (ja) | 2001-11-06 | 2008-01-30 | 日立金属株式会社 | アライメントマーク作製方法 |
-
2005
- 2005-04-06 JP JP2005109702A patent/JP4268951B2/ja active Active
-
2006
- 2006-02-10 US US11/350,733 patent/US7820366B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006294680A (ja) | 2006-10-26 |
US7820366B2 (en) | 2010-10-26 |
US20060228651A1 (en) | 2006-10-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8316329B1 (en) | Reticle and technique for multiple and single patterning | |
US7737016B2 (en) | Two-print two-etch method for enhancement of CD control using ghost poly | |
JP4268951B2 (ja) | ウェハにおける識別情報記入方法 | |
US20060292497A1 (en) | Method of forming minute pattern of semiconductor device | |
US20070187361A1 (en) | Pattern forming method and phase shift mask manufacturing method | |
US8288242B2 (en) | Overlay vernier key and method for fabricating the same | |
EP1286219B1 (en) | Method of recording identifier and set of photomasks | |
JP2007081123A (ja) | 半導体装置の形成方法 | |
JP4643302B2 (ja) | マスクパターン作成方法、レイアウト作成方法、フォトマスクの製造方法、フォトマスク、及び半導体装置の製造方法 | |
EP1291722B1 (en) | Method of recording identifier and set of photomasks | |
US20080052660A1 (en) | Method of correcting a designed pattern of a mask | |
US6428938B1 (en) | Phase-shift mask for printing high-resolution images and a method of fabrication | |
US7316872B2 (en) | Etching bias reduction | |
US20090202925A1 (en) | Photomask defect correction method, photomask manufacturing method, phase shift mask manufacturing method, photomask, phase shift mask, photomask set, and pattern transfer method | |
CN108459461B (zh) | 光掩模及其制造方法 | |
KR20080026832A (ko) | 반도체소자의 미세패턴 형성방법 | |
US7531907B2 (en) | System and method for forming serial numbers on HDD wafers | |
KR100572736B1 (ko) | 중첩검사공정을 구비한 반도체장치의 제조방법 | |
JP3173314B2 (ja) | 位相シフトマスクの製造方法 | |
US20090111059A1 (en) | Patterning Method of Semiconductor Device | |
US8043770B2 (en) | Photomask and method of forming overlay vernier of semiconductor device using the same | |
JP2009229957A (ja) | フォトマスクの製造方法、フォトマスク、その修正方法、及びフォトマスクを用いたパターン転写方法 | |
KR100866725B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
KR20100102419A (ko) | 노광마스크 및 이를 이용한 반도체 소자의 형성 방법 | |
KR20040038035A (ko) | 반도체 소자의 오버레이 버니어 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081009 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081015 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081224 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090212 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4268951 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |