JP4254059B2

JP4254059B2 - 半導体集積回路の設計方法

Info

Publication number: JP4254059B2
Application number: JP2000559594A
Authority: JP
Inventors: 賢輔鳥居
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1998-07-09
Filing date: 1999-07-09
Publication date: 2009-04-15
Anticipated expiration: 2019-07-09
Also published as: WO2000003434A1; US6539530B1

Description

技術分野
本発明は、主としてスタンダードセル方式の半導体集積回路の設計方法及び半導体集積回路に関し、特にライブラリーに登録された論理マクロセルを任意に回転させて配置し、その周囲に環状の電源配線を配置する際の配置・配線方法に関する。
背景技術
ＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）セルの一つのスタンダードセルは、ライブラリーに登録された論理マクロセルを利用して製造された、特定用途のＩＣである。論理マクロセルとは、ナンドゲート、ノアゲート、インバータ、フリップフロップ、カウンタ、アッダー、デコーダ、マルチプレクサ等の基本ブロックから、これらを組み込んだＣＰＵコア、ＲＡＭ、ＲＯＭなどのメモリブロツクなど高機能ブロックまである。そして、半導体集積回路は、これら論理マクロセルの各々を介した信号の入出力により、所望の機能を実現している。
このスタンダードセル方式によれば、ゲートアレイ方式とは異なり、論理マクロセルの特性を重視した設計が可能になると共に、論理マクロセルのレイアウトの自由度があるため、密に配置することで高集積度化と小チップ化とが図れる。
このスタンダードセルに用いられるこの論理マクロセルの中で、比較的占有面積が大きいものは、その論理マクロセルの周囲に環状に電源配線を配することが行われる（例えば特開昭６２−１４５８３５参照）。
ここで、近年は半導体装置の金属配線は２〜６層と多層化されている。この金属配線は、電源電位であるＶＤＤ，ＶＳＳを給電する電源配線の他、論理マクロセル内、論理マクロセル聞及び論理マクロセルの端子と電源配線との間を接続するため等に用いられる。
この金属配線には一般にアルミニウム層が用いられ、例えば２層の金属配線であれば第１層Ａｌ配線、第２層Ａｌ配線が用いられる。この第１，第２層Ａｌ配線が、自動配置・配線装置（ＡｕｔｏｍａｔｉｃＰｌａｃｉｎｇ＆ＲｏｕｔｉｎｇＡｐｐａｒａｔｕｓ）にて配線経路が決定される際には、第１，第２層Ａｌ配線にそれぞれ優先配線方向が割り当てられる。このことを、図８を参照して説明する。
図８は、環状電源配線を有する論理マクロセルの配線図を示している。図８において、複数の基本セルを接続して構成される例えば矩形の論理マクロセル領域４００の周囲には、環状電源配線層４０１が形成されている。この環状電源配線層４０１は、例えば電源電位ＶＳＳを給電する内側電源配線４０２と、例えば電源電位ＶＤＤを給電する外側電源配線４０３とを有する。
また、内側及び外側電源配線４０２，４０３のそれぞれから論理マクロセル領域４００に給電する給電配線４０４〜４０７が設けられている。
ここで、これらの配線４０２〜４０７は、予め定められた優先配線方向に従って形成されている。ここでは、図８の横方向の配線は第１層Ａｌにて形成され、図８の縦方向の配線は第２層Ａｌにて形成されるものとする。
このため、内側金属配線４０２は、横方向の第１層Ａｌ配線４０８，４０９と、縦方向の第２層Ａｌ配線４１０，４１１と、その四隅にて配線４０８〜４１１同士を接続するビア４１２〜４１５とを有する。
同様に、外側金属配線４０３は、横方向の第１層Ａｌ配線４１６，４１７と、縦方向の第２層Ａｌ配線４１８，４１９と、その四隅にて配線４１６〜４１９同士を接続するビア４２０〜４２３とを有する。
また、給電配線４０４〜４０７の各々は、第２層Ａｌ配線にて形成され、ビア４２４〜４２７を介して第１層Ａｌ配線４０８，４０９，４１６，４１７にそれぞれ接続されている。
さらに、論理マクロセル領域４０１から内側及び外側電源配線４０２，４０３の外部に引き出される信号配線４３０は、その配線４３０が図８の例えば横方向に沿って形成される場合、第１層Ａｌ配線にて形成される。
こうすることで、給電配線４０２〜４０７は、内側及び外側電源配線４０２，４０３と接続され、特に、給電配線４０６，４０７は、内側電源配線４０２が障害とならずに、外側電源配線４０３と接続される。
ところで、上述したスタンダードセルでは、予めライブラリーに登録された論理マクロセルをＩＣ設計時に配置するにあたって、異なるチップ間で、または同一チップ内で、同一の論理マクロセルの向きを変えて配置することがある（特開平４−９４５５６参照）。例えば図８の論理マクロセル領域４０１の配置に対して、図９に示す論理マクロセル領域５０１は、時計回りに９０°回転されて配置されている。
ここで、図９に示されている環状電源配線５０１も内側及び外側電源配線５０２，５０３にて構成される。内側及び外側電源配線５０２，５０３を構成する配線５０８〜５１１，５１６〜５１９と、給電配線５０４〜５０７は、図８にて対応する各配線４０８〜４１１，４１６〜４１９に対して、優先配線方向が逆転している。
すなわち、図８ではその横方向が第１層Ａｌ配線、その縦方向が第２層Ａｌ配線であったのに対して、図９ではその横方向が第２層Ａｌ配線、その縦方向が第１層Ａｌ配線となっている。換言すれば、図８の配線４０４〜４１７に対して、図９の配線５０４〜５１７も時計方向に９０°回転されている。このようにすれば、図８に示された論理マクロセル領域４００に対する関するデータを、図９に示された論理マクロセル５００領域にそのまま適用できる。なお、これらの電源用の配線５０８〜５１１及び５１６〜５１９は、ビア５１２〜５１５，５２０〜５２３にて環状に接続される。
ただし、上記の処置は例外的な取り扱いであり、論理マクロセル領域５００以外の他の論理マクロセルは、通常通りの優先配線方向に従って、第１，第２層Ａｌ配線が配線される。
しかしながら、図９に示す論理マクロセル領域５００から内側及び外側電源配線５０２，５０３の外部に引き出される信号配線５３０は、図８の信号配線４３０と同様に第１層Ａｌ配線のみにて形成することができない。なぜなら、もし信号配線５３０を第１層Ａｌ配線のみにて図９の縦方向に引き出せば、その引き出し先の論理マクロセル内にて横方向に伸びる第１層Ａｌ配線にて形成される信号配線まは電源配線とショートしてしまうからである。あるいは、縦方向の信号配線５３０を通常通り第２層Ａｌ配線のみにて配線しようとしても、電源用の第２層Ａｌ配線５１１，５１９とショートしてしまう。
このため、図９に示すように、信号線５３０は電源用の第２層Ａｌ配線５１１，５１９を跨ぐ領域を第１層Ａｌ配線５３１にて形成し、その両側をビア５３２，５３３を介して第２層Ａｌ配線５３４，５３５にて接続する必要がある。
このような対策は、信号配線５３０のみならず、環状の電源配線５０２，５０３を跨ぐ全ての配線についても講ずる必要がある。
この対策を実施すると、環状の電源配線５０２，５０３を跨ぐためにビアを配置する領域を確保しなければならず、セル面積が増大する要因となってしまう。また、このような例外的な配線を自動配置・配線装置にて実施すると、ライブラリー中の「障害物」の定義が多くなるため、ソフトウェアの稼働時間の増加を招くことになる。
また、もし図９の場合においても、環状電源配線５０８〜５１１，５１６〜５１９及び給電配線５０４〜５０７を、優先配線方向に沿って形成するとすれば、図１０についての定義とは全く異なる定義を、自動配置・配線装置に入力しなければならない。よって、ライブラリーへの定義の登録が極めて煩雑となってしまう。
そこで、本発明の目的は、論理マクロセルの向きが複数種類ある場合においても、環状電源配線及び給電電源配線を構成する複数の配線層をそれぞれ、優先配線方向に沿って決定することができ、しかもライブラリーへの定義の登録を簡易にすることができる半導体集積回路の設計方法及びそれを用いて製造される半導体集積回路を提供することにある。
発明の開示
本発明は、論理マクロセルと、前記論理マクロセルの周囲に環状に配置される環状電源配線と、前記論理マクロセルより前記環状電源配線を横切って外部に引き出される信号配線とを有し、少なくとも前記環状電源配線は複数の配線層にて形成され、前記複数の配線層の優先配線方向が層毎にそれぞれ規定されている半導体集積回路を設計する方法を定義している。
本発明方法は、
ライブラリーに自動配置・配線のために必要な定義を入力する第１工程と、
前記ライブラリーと、前記論理マクロセルと他の論理マクロセルとの間の接続を定義したネットリストとを、自動配置・配線装置に入力する第２工程と、
前記論理マクロセルの配置を決定する第３工程と、
前記環状電源配線を前記優先配線方向に従って決定する第４工程と、
その後、前記信号配線を前記優先配線方向に従って決定する第５工程と、
を有する。
本発明の一態様によれば、前記第１工程は、前記環状電源配線を構成する前記複数の配線層同士を接続するビアの位置に関する定義を入力する工程を含む。さらに、前記第３工程は、前記論理マクロセルの向きを指定する工程と、その指定された向きに応じて、かつ前記優先配線方向に従って、前記環状電源配線を構成する各辺を前記複数の配線層のいずれにて形成するかを決定する工程とを含む。
この本発明の一態様によれば、第１工程では環状電源配線の各辺を複数の配線層のいずれを用いるかについても、論理マクロセルの向きについても定義されていない。論理マクロセルの向きは第３工程にて指定される。環状電源配線の各辺を複数の配線層のいずれを用いるかについては、論理マクロセルの向きが指定される第３工程後の第４工程にて、優先配線方向に従って決定される。
本発明の他の態様によれば、前記第１工程は、前記環状電源配線が前記複数の配線層のいずれも使用できる旨の定義を入力する工程と、前記環状電源配線を構成する前記複数の配線層同士を接続するビアの位置に関する定義をライブラリーに入力する工程を含む。さらに、前記第３工程は、前記論理マクロセルの向きを指定する工程と、その指定された向きに応じて、かつ前記優先配線方向に従って、定義された前記複数の配線層の中から選ばれた配線層にて前記環状電源配線を構成する各辺を形成することを決定する工程と含む。
本発明の他の態様においても、第１工程では、論理マクロセルの向きについては定義されていない。論理マクロセルの向きは第３工程にて指定される。また、第１工程では、環状電源配線が複数の配線層のいずれも使用できる旨の定義が入力されている。従って、論理マクロセルの向きが指定された後の第４工程では、論理マクロセルの向きに応じて、かつ優先配線方向に従って、複数の配線層の一つを選択して、環状電源配線の各辺を形成することを決定できる。
上述した本発明のいずれの態様においても、第１工程は、前記環状電源配線より前記論理マクロセルへ給電する給電配線と、前記環状電源配線とを接続するビアの位置に関する定義をライブラリーに入力する工程を含むことができる。この場合には、第３工程では、指定された前記論理マクロセルの向きに応じて、かつ前記優先配線方向に従って、前記給電配線を前記複数の配線層のいずれにて形成するかを決定することができる。
本発明のさらに他の態様は、同一機能でかつ同一の構成を有する第１，第２の論理マクロセルと、第１，第２の論理マクロセルの各々の周囲にそれぞれ配置される第１，第２の環状電源配線と、第１，第２の論理マクロセルより第１，第２の環状電源配線を横切って外部にそれぞれ引き出される第１，第２の信号配線とを有する半導体装置を定義している。この第１，第２の環状電源配線は、層毎に優先配線方向が規定された複数の配線層にて形成されている。
ここで、第２の論理マクロセルは、第１の論理マクロセルに対して向きが異なるように配置されるが、第１，第２の環状電源配線及び第１，第２の信号線を形成する複数の配線層の全てが、優先配線方向に従って配線されている。
従って、環状電源配線を跨ぐ信号配線を、ビア及び２層の配線層を用いて上下で迂回させる必要が無くなる。
この半導体集積回路は、第１，第２の環状電源配線より第１，第２の論理マクロセルにそれぞれ給電する第１，第２の給電配線を有し、この第１，第２の給電配線の全てを優先配線方向に従って配線することができる。
発明の最良な実施の形態
以下、本発明の実施の形態について、図面を参照して説明する。
＜第１の実施の形態＞
図１、図２は、論理マクロセル１０１に対する内側及び外側電源配線層のビア１０２〜１１３の位置に関する定義を図面化したものである。図１は矩形の論理マクロセル１０１の長手辺を横方向に沿って配置し、図２は論理マクロセル１０１の長手辺を縦方向に沿って配置した状態を図示している。上述したビア位置の定義は、図１及び図２の双方の位置を含んで定義されている。つまり、論理マクロセル１０１の配置方向に拘わらすビア位置が定義される。
図１に示す論理マクロセル１０１及びビア１０２〜１１３に対して、図２に示す論理マクロセル１０１及びビア１０２〜１１３は、時計方向に９０°回転されている。ただし、図１及び図２に示すビア１０２〜１１３の座標は同一に定義されている。なお、図１及び図２では、ビア１０８〜１１１にて囲まれる領域は、格子グリッド上の１００×７０の大きさとなっている。
図１及び図２の座標は、論理マクロセル１０１に対する相対的な格子グリッド上の座標であり、ＩＣチップに対する絶対的な格子グリッド上の座標（後に図３を参照して説明する）とは異なる。
この定義を用いて、自動配置・配線装置により、半導体集積回路内での各論理マクロセルの配置及び配線を行う手順について、図５に示すフローチャートを参照して説明する。
先ず、このビア１０２〜１１３を含む全てのピン（コンタクトホール、ビア及び外部端子）の位置の定義、使用される論理マクロセルの定義がライブラリーに登録され（ステップ１）、そのライブラリーが自動配置・配線装置にインプットされる（ステップ２）。さらに、論理マクロセル間の接続を定義したネットリストのインプットされる（ステップ３）。その後に、このＩＣチップに搭載される論理マクロセル１０１を含む全ての論理マクロセルの配置が配置プログラムに従って決定される（ステップ４）。このとき、図１の論理マクロセル１０１の配置の向きが指定され、この指定は入力部を介して情報入力することで行うことができる。あるいは予め指定入力された情報を記憶部に記憶しておき、配線時に記憶情報を読み出して、論理マクロセル１０１の向きの指定を行っても良い。要は、論理マクロセル１０１の向きの指定は、ライブラリーの定義中にはなく、環状電源配線を決定する工程（ステップ５）の前に指定されればよい。
なお、ステップ４で実施される全ての論理マクロセルの配置は、大まかな配線の見積もりを行った上で行われる。例えば、チップ全体を幾つかのセグメントに分け、想定した配線がセグメントを跨ぐ総計をとる。この総計値が少なくなるように論理マクロセルを配置する。
次に配線が決定される。まず、環状の電源配線と、その環状の電源配線の内部に配置される論理マクロセルへの給電配線とが決定される（ステップ５）。最後に、論理マクロセル内の信号配線、論理マクロセル間の信号配線、残りの電源配線、給電配線が、配線プログラムに従って決定される（ステップ６）。このステツプ５，６での自動配線は、各層毎に優先配線方向が決められており、その優先配線方向に従って実施される。
図３及び図４は、上記のようにして得られた論理マクロセル１０１についての２種の配置・配線結果を示している。
図３に示す半導体集積回路では論理マクロセル１０１を通常通り配置しているのに対し、図４に示す他の半導体集積回路では論理マクロセル１０１を図３の位置よりも時計方向に９０°回転させて配置している。
図３において、複数の基本セルを接続して構成される例えば矩形の論理マクロセル領域１０１の周囲には、環状電源配線層１２０が形成されている。この環状電源配線層１２０は、例えば電源電位ＶＳＳを給電する内側電源配線１２１と、例えば電源電位ＶＤＤを給電する外側電源配線１２２とを有する。
また、内側及び外側電源配線１２１，１２２のそれぞれから論理マクロセル領域１０１に給電する給電配線１２３〜１２６が設けられている。
ここで、これらの配線１２１〜１２６は、予め定められた優先配線方向に従って形成されている。ここでは、図３の横方向の配線は第１層Ａｌにて形成され、図３の縦方向の配線は第２層Ａｌにて形成されるものとする。
このため、内側金属配線１２１は、横方向の第１層Ａｌ配線１３０，１３１と、縦方向の第２層Ａｌ配線１３２，１３３と、その四隅にて配線１３０〜１３３同士を接続するビア１０２〜１０５とを有する。
同様に、外側金属配線１２２は、横方向の第１層Ａｌ配線１４０，１４１と、縦方向の第２層Ａｌ配線１４２，１４３と、その四隅にて配線１４０〜１４３同士を接続するビア１０８〜１１１とを有する。
また、給電配線１２３〜１２６の各々は、第２層Ａｌ配線にて形成され、ビア１０６，１０７，１１２，１１３を介して第１層Ａｌ配線１３０，１３１，１４０，１４１にそれぞれ接続されている。
さらに、論理マクロセル領域１０１から内側及び外側電源配線１２１，１２２の外部に引き出される信号配線１５０は、その配線１５０が図３の例えば横方向に沿って形成される場合、第１層Ａｌ配線にて形成される。
こうすることで、給電配線１２３〜１２６は、内側及び外側電源配線１２１，１２２と接続され、特に、給電配線１２５，１２６は、内側電源配線１２１が障害とならずに、外側電源配線１２２と接続される。また、信号配線１５０も、内側及び外側電源配線１２１，１２２が障害とならずに、その内側及び外側電源配線１２１，１２２の外側に引き出される。
図３の座標は、ＩＣチップに対する絶対的な格子グリッド上の座標である。例えば、ビア１０８〜１０９にて定義される矩形エリアの大きさを、格子グリッド上で仮に１００×７０の大きさとする。そして、ビア１１０の座標を（Ｘｍ１，Ｙｎ１）とすると、ビア１０８，１０９，１１１の各座標は各々、（Ｘｍ１，Ｙｎ１＋６９），（Ｘｍ１＋９９，Ｙｎ１＋６９），（Ｘｍ１＋９９，Ｙｎ１）となる。また、ビア１０２〜１０５の各座標はそれぞれ、（Ｘｍ１＋１，Ｙｎ１＋６８），（Ｘｍ１＋９８，Ｙｎ１＋６８），（Ｘｍ１＋１，Ｙｎ１＋１），（Ｘｍ１＋９８，Ｙｎ１＋１）となる。
一方、図４に示されている環状電源配線２２０は、内側及び外側電源配線２２１，２２２を有する。この内側及び外側電源配線２２１，２２２は、第１層Ａｌ配線２３０，２３１，２４０，２４１と、第２層Ａｌ配線２３２，２３３，２４２，２４３で構成される。また、給電配線２２３〜２２６は、第１層Ａｌ配線にて形成される。これらの給電配線２２３〜２２６と電源配線２３０〜２３３，２４０〜２４３とは、図３にて対応する各配線１２３〜１２６，１３０〜１３３，１４０〜１４３に対して、その優先配線方向が同一に設定されている。
すなわち、図３及び図４では共に、その横方向が第１層Ａｌ配線、その縦方向が第２層Ａｌ配線である。換言すれば、図３に対して図４では、論理マクロセル１０１及びビア１０２〜１１３の位置は計方向に９０°回転されているが、各層の配線は原則通りの優先配線方法に従って配線されている。
また信号線２５０は第２層Ａｌ配線のみにて形成され、横方向の電源配線である第１層Ａｌ配線２３１，２４１が障害とならずにその外部に引き出されている。
なお、図４の座標も、ＩＣチップに対する絶対的な格子グリッド上の座標である。即ち、図ビア１１１の座標を（Ｘｍ２，Ｙｎ２）とすると、ビア１０８，１０９，１１０の各座標は各々、（Ｘｍ２＋６９，Ｙｎ２＋９９），（Ｘｍ２＋６９，Ｙｎ２）（Ｘｍ２，Ｙｎ２＋９９），となる。また、ビア１０２〜１０５の各座標はそれぞれ、（Ｘｍ２＋６８，Ｙｎ２＋９８），（Ｘｎ２＋６８，Ｙｍ２＋１），（Ｘｍ２＋１，Ｙｎ２＋９８），（Ｘｍ２＋１，Ｙｎ２＋１）となる。
ここで、図５のステップ１にて実施されるライブラリーへの定義の登録の一例を、下記の表１に示す。

表１に示すように、論理マクロセルの向きに関しては定義されていない。これは、図５のステップ４にて指定されるからである。また、ビアの座標位置は定義されているが、環状電源配線の各辺及び給電配線を第１，第２層Ａｌのいずれにて形成するかについても定義されていない。このことは、図５のステップ５にて決定されるからである。
＜第２の実施の形態＞
次に、本発明の第２の実施の形態に係る半導体集積回路の設計方法について、図６を参照して説明する。
図６は、論理マクロセル、環状電源配線及びそのビア位置に関する定義を図面化したものである。
ここで、図６では、ビア１０２〜１１３の位置の定義に関しては、図３、図４と同一に設定されている。図６ではさらに、環状電源配線１２０についての形成層についても定義されている。
この環状電源配線１２０の定義に関して、図６では、内側及び外側電源配線１２１，１２２を構成する各配線が、それぞれ第１層Ａｌ配線及び第２層Ａｌ配線の一対（１３０，２３０），（１３１，２３１），（１４０，２４０），（１４１，２４１），（２３２，１３２），（２３３，１３３），（２４２，１４２），（２４３，１４３）にて定義されている。各々の給電配線も同様に、それぞれ第１層Ａｌ配線及び第２層Ａｌ配線の一対（２２３，１２３），（２２４，１２４），（２２５，１２５），（２２６，１２６）にて定義されている。
なお、図６では第１層Ａｌ配線１３０，１３１，１４０，１４１，２３２，２３３，２４２，２４３が、第２層Ａｌ配線２３０，２３１，２４０，２４１，１３２，１３３，１４２，１４３よりも線幅が太く記載されているが、これは図面作成の便宜上のことで、実際には線幅は同一である。
ここで、図６に示す論理マクロセルなどの定義を、下記の表２に示す。

表２では、表１とは異なり電源配線が定義されている。しかし、各電源配線は、第１層Ａｌ配線及び第２層Ａｌ配線から選択できるように定義されている。
このような定義は、図５のステップ１，２にて自動配置・配線装置にインプットされる。さらに、図５のステップ３を経た後に、ステップ４にて論理マクロセル１０１の向きが指定されると共に、全ての論理マクロセルの配置が設定される。その後、ステップ５にて環状電源配線１２０が決定されるとき、論理マクロセル１０１の向きに応じて、内側及び外側電源配線１２１，１２２を構成する各配線が第１，第２Ａｌ配線層のいずれを用いて形成されるかが、優先配線方向に従って決定される。その後、ステップ６にて信号配線を含む残りの全ての配線が決定される。
このようにして得られる配置・配線結果として、論理マクロセル１０１の向きが通常通りであれば図３の通りとなり、図３の配置に対して論理マクロセル１０１の向きが時計方向に９０°回転されて指定された場合には図４の通りとなる。
このように、第２の実施の形態によっても、論理マクロセル１０１の向きに拘わらず、環状電源配線及び給電配線を優先配線方向に従って配線することができる。
＜第３の実施の形態＞
上述した第１の実施の形態または第２の実施の形態を用いれば、同一ＩＣチップ内に、同一の論理マクロセルを配置方向を変えて配置しても、優先配線方向に従って配線することができる。
図７は、ＩＣチップ３００内に、機能が等しい２つ論理マクロセル１０１，１０１Ａ，１０１Ｂを配置して配線した状態を示している。
この場合、２つの論理マクロセル１０１Ａ，１０１Ｂ及びそのための環状電源配線、給電配線についての定義を、下記の表３に示す。

表３に示すように、２つの論理マクロセル１０１Ａ，１０１Ｂ及びそのための環状電源配線、給電配線については、名称を除いて、定義内容を同一に設定すればよい。
なお、本発明は上述した第１〜第３の実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、論理マクロセルを異なる向きに設定するに際しては、時計方法に９０°回転するものに限らず、他の向きに設定してもよいことは言うまでもない。
また、上述した第１〜第３の実施の形態では、配線層を２層としたが、層毎に優先配線方向が規定された３層以上の配線層を用いる場合にも本発明を適用できることは言うまでもない。
【図面の簡単な説明】
図１は、本発明の第１の実施の形態に係る半導体集積回路の設計に用いる環状電源配線のビア位置の定義を図面化した概略説明図である。
図２は、図１と同一のビア位置の定義を、図１の位置よりも時計方向に９０°回転して図面化した概略説明図である。
図３は、図１，２にて共通のビア位置の定義に基づいて自動配置・配線された論理マクロセルの回路図である。
図４は、図１，２にて共通のビア位置の定義に基づいて自動配置・配線された論理マクロセルの他の回路図であり、図３の位置よりも９０°回転された状態を示す回路図である。
図５は、自動配置・配線の実行手順を示すフローチャートである。
図６は、本発明の第２の実施の形態に係る半導体集積回路の設計に用いる環状電源配線及びそのビア位の定義を図面化した概略説明図である。
図７は、本発明の第３の実施の形態に係る半導体集積回路の回路図である。
図８は、論理マクロセルの周囲に環状に配置される電源配線を、縦、横で異なる優先配線方向に沿って形成した従来の回路を示す図である。
図９は、図８に示す論理マクロセル及び電源配線を時計方向に９０°回転させた従来の回路を示す図である。

Claims

論理マクロセルと、前記論理マクロセルの周囲に環状に配置される環状電源配線と、前記論理マクロセルより前記環状電源配線を横切って外部に引き出される信号配線とを有し、少なくとも前記環状電源配線は複数の配線層にて形成され、前記複数の配線層の優先配線方向が層毎にそれぞれ規定されている半導体集積回路を設計する方法において、
ライブラリーに自動配置・配線のために必要な定義を入力する第１工程と、
前記ライブラリーと、前記論理マクロセルと他の論理マクロセルとの間の接続を定義したネットリストとを、自動配置・配線装置に入力する第２工程と、
前記論理マクロセルの配置を決定する第３工程と、
前記環状電源配線を前記優先配線方向に従って決定する第４工程と、
その後、前記信号配線を前記優先配線方向に従って決定する第５工程と、
を有し、
前記第１工程は、前記環状電源配線を構成する前記複数の配線層同士を接続し、かつ前記環状電源配線の隅部に配置されるビアの位置に関する定義として、前記論理マクロセルに対する相対的な格子グリッド上の座標を入力する工程を含み、
前記第３工程は、前記論理マクロセルの向きを指定する工程と、その指定された向きに応じて、かつ前記優先配線方向に従って、前記環状電源配線を構成する各辺を前記複数の配線層のいずれにて形成するかを決定する工程とを含むことを特徴とすることを特徴とする半導体集積回路の設計方法。
請求項１において、
前記第１工程は、前記環状電源配線より前記論理マクロセルへ給電する給電配線と、前記環状電源配線とを接続するビアの位置に関する定義をライブラリーに入力する工程を含み、
前記第３工程では、指定された前記論理マクロセルの向きに応じて、かつ前記優先配線方向に従って、前記給電配線を前記複数の配線層のいずれにて形成するかを決定する工程を含むことを特徴とすることを特徴とする半導体集積回路の設計方法。
論理マクロセルと、前記論理マクロセルの周囲に環状に配置される環状電源配線と、前記論理マクロセルより前記環状電源配線を横切って外部に引き出される信号配線とを有し、少なくとも前記環状電源配線は複数の配線層にて形成され、前記複数の配線層の優先配線方向が層毎にそれぞれ規定されている半導体集積回路を設計する方法において、
ライブラリーに自動配置・配線のために必要な定義を入力する第１工程と、
前記ライブラリーと、前記論理マクロセルと他の論理マクロセルとの間の接続を定義したネットリストとを、自動配置・配線装置に入力する第２工程と、
前記論理マクロセルの配置を決定する第３工程と、
前記環状電源配線を前記優先配線方向に従って決定する第４工程と、
その後、前記信号配線を前記優先配線方向に従って決定する第５工程と、
を有し、
前記第１工程は、前記環状電源配線が前記複数の配線層のいずれも使用できる旨の定義を入力する工程と、前記環状電源配線を構成する前記複数の配線層同士を接続し、かつ前記環状電源配線の隅部に配置されるビアの位置に関する定義として、前記論理マクロセルに対する相対的な格子グリッド上の座標を入力する工程と、を含み、
前記第３工程は、前記論理マクロセルの向きを指定する工程と、その指定された向きに応じて、かつ前記優先配線方向に従って、定義された前記複数の配線層の中から選ばれた配線層にて前記環状電源配線を構成する各辺を形成することを決定する工程と含むことを特徴とすることを特徴とする半導体集積回路の設計方法。
請求項３において、
前記第１工程は、前記環状電源配線よりその内部に配置される前記論理マクロセルへ給電する給電配線が、前記複数の配線層のいずれも使用できる旨の定義を入力する工程と、前記給電配線と前記環状電源配線とを接続するビアの位置に関する定義をライブラリーに入力する工程と、を含み、
前記第３工程は、指定された前記論理マクロセルの向きに応じて、かつ前記優先配線方向に従って、定義された前記複数の配線層の中から選ばれた配線層にて前記給電配線を形成することを決定する工程を含むことを特徴とすることを特徴とする半導体集積回路の設計方法。