CN1711645B - 电子器件及其制造方法 - Google Patents

电子器件及其制造方法 Download PDF

Info

Publication number
CN1711645B
CN1711645B CN200380103349.8A CN200380103349A CN1711645B CN 1711645 B CN1711645 B CN 1711645B CN 200380103349 A CN200380103349 A CN 200380103349A CN 1711645 B CN1711645 B CN 1711645B
Authority
CN
China
Prior art keywords
carbon
electronic device
carbon nanotube
molecule
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200380103349.8A
Other languages
English (en)
Other versions
CN1711645A (zh
Inventor
丸山竜一郎
阿多诚文
白石诚司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN1711645A publication Critical patent/CN1711645A/zh
Application granted granted Critical
Publication of CN1711645B publication Critical patent/CN1711645B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221Carbon nanotubes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02606Nanotubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/701Organic molecular electronic devices
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/70Nanostructure
    • Y10S977/762Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938Field effect transistors, FETS, with nanowire- or nanotube-channel region
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00Nanotechnology
    • Y10S977/902Specified use of nanostructure
    • Y10S977/932Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/949Radiation emitter using nanostructure

Abstract

一种微电子器件以及制造该器件的方法可以克服现有碳分子所构成的电子器件的缺陷,并具有优于现有器件的性能。绝缘栅极场效应晶体管包括多壁碳纳米管(10),其中,多壁碳纳米管(10)具有外部半导体碳纳米管层(1)以及部分被外部半导体碳纳米管层(1)所覆盖的内部金属化碳纳米管层(2)。金属源电极(3)和金属漏电极(5)与半导体碳纳米管层(1)的两端相接触,而金属栅极电极(4)与金属化碳纳米管层(2)相接触。在半导体碳纳米管层(1)和金属化碳纳米管层(2)之间的空间作为栅极绝缘层使用。包括外部半导体碳纳米管层(1)和内部金属化碳纳米管层(2)的两层选自多壁碳纳米管的碳纳米管层。这些层都处理成适用于用于作为多壁碳纳米管(10)使用的形式。

Description

电子器件及其制造方法
技术领域
本发明涉及由碳分子组成的电子器件及制造该器件的方法。
背景技术
六角形网络结构(蜂窝结构)是由六元碳环所构成,即,在平面上所组成苯环,称为石墨片。大量的石墨片堆积起来形成石墨晶体。石墨具有等效于金属的高导电性,因为离开原位的π电子可以通过沿着六角形网络结构的碳链所形成的共轭***在石墨中移动(如果通过诸如离开原位的π电子的移动,非金属材料呈现出金属材料的高导电性,则在下文中将该材料假定为“金属化的材料”)。
另一方面,通过将矩形石墨薄片卷成圆筒并且无缝隙地组合它的两端来形成单壁碳纳米管。碳纳米管的分子结构根据卷薄片的卷曲方式稍微有些变化,并且它的电性能因此可以从半导电变化到金属化。这一点将在下文中进行讨论。
图8是用于定义碳纳米管分子结构的显像图形(部分石墨薄片)。卷曲该石墨薄片,使得六元环51六元环与另一六元环52相重叠,从而形成单壁的碳纳米管。具体来说,卷曲石墨薄片,使得从六元环51的点A到对应于六元环52的点A的点A’的线段A-A’变成为最终圆筒的圆周线。
碳纳米管的分子结构取决于以滚筒的圆周方向所排列的六元环的数量和取向。这由下列公式中特别采用一对整数(n,m)所表示:
c → = n a → + m b → 式中:
Figure S038A3349819960424D000016
是从点A至点A’的位置矢量,而是图8右下部分所示出的单位矢量。
在图8中,例如,
c → = 8 a → + 2 b →
于是,碳纳米管的结构可以由一对整数(8,2)来标识。
电子具有波的性能。在分子中的电子波可以相对于它们的相位增强或减弱。电子波相互增强或者减弱的类型取决于分子的结构。因此,具有不同结构的碳纳米管具有所容许的不同电子状态,并因此具有不同的电性能。
量子力学计算表明碳纳米管的电性能主要取决于上述整数对(n,m)。这也已经得到了实验的验证(“碳纳米管”(“Carbon Nanotube”),Edited By Kazuyoshi Tanaka,Kagaku-Dojin Publishiing Cmpany,Inc.,2001,pp.19-46).
带隙是电子在最高的已占用分子轨道(HOMO)和最低的未占用分子轨道(LUMO)之间的能量差。随着n的增加,碳纳米管的带隙就逐渐减少并且接近于石墨的带隙。作为一种特殊情况,如果(2n+m)是3的倍数,则最高的已占用分子轨道(HOMO)和最低的未占用分子轨道(LUMO)就会退化,使得带隙为0。这种碳纳米管呈现金属性。
总之,
如果2n+m=3xi,则碳纳米管呈现金属性;
如果2n+m≠3xi,则碳纳米管呈现半导体,其中i是一个整数。半导体碳纳米管的带隙随着n增加而减小。
这样,碳纳米管是一种十分吸引人的电子材料。它们可以根据薄片的尺寸以及薄片卷曲的方式将它们的电性能从半导体变化到金属,并且还具有控制带隙的可能性,该带隙可确定半导体器件的性能。
如果碳纳米管的电性能可通过控制它们的结构而任意调节,则碳纳米管就可以取代用于许多电子元件的半导体和金属。
除了上述独特的电性能之外,碳纳米管还具有许多优良的性能。例如,在类似于碳纳米管的超精细线性结构中,可以发生称为弹道传输的现象,在该现象中,电子或空穴可以高速而没有散射的方式运动。这种现象可以奇迹般地增加电子元件的工作速度。
此外,碳纳米管具有在所有物质中最高的导热性。因此,碳纳米管能够解决具有高封装密度或者以更高速度工作产生的大量热量更易引起故障的大规模集成电路(LSI)的问题。
另外,碳纳米管具有比现有材料都好的非常高的延展性和挠曲强度。这一性能有利于自底向上的微制造技术。
如上所述,希望碳纳米管能够成为具有突破障碍取代集中于诸如硅之类无机材料但已接近于其极限的常规半导体技术实现更高速度、更加精细的LSI的潜力的材料,。
已经开展了制造电子器件的研究,例如,使用碳纳米管的晶体管的研究。在这些研究工作中,最近,文件1(The Chemical Daily,The Chemical Daily Co.,Ltd.,February 28,2002,p.1)提出了一种具有多壁碳纳米管特性的场效应晶体管。
碳纳米管可以分类成单壁碳纳米管和多壁碳纳米管,其中,单壁碳纳米管是卷曲的石墨薄片,而多壁碳纳米管包括具有不同直径的圆筒形碳纳米管。
在多壁碳纳米管中,内部和外部相邻层所分开的距离为0.3至0.4nm。在两层之间的空间可以采用构成各层的六元环的碳原子的π电子云来填充。内层和外层可以恒定的距离环形排列。
在两层之间的阻抗是平面状态中的各层石墨薄片阻抗的100至10,000倍。在两层之间的空间,或者更多层之间的空间,可以用作为栅极绝缘层,以便于制造出一个绝缘栅极场效应晶体管。
图9是示出根据上述文件1(下文中称之为比较实例)使用双璧碳纳米管所制造出的场效应晶体管结构的示意图。
这一场效应晶体管是由双璧碳纳米管61构成,该双璧碳纳米管具有内部半导体碳纳米管层1以及局部覆盖着内部半导体碳纳米管层1的外部金属化碳纳米管层2。金属源电极3和金属漏电极5都与半导体碳纳米管层1相接触,而金属化栅极电极4与金属化碳纳米管层2相接触。
为了实施晶体管的工作,将控制栅极电压VG通过栅极电极4施加至金属化碳纳米管层2,同时将漏-源电压VDS施加至在源电极3和漏电极5之间的半导体碳纳米管层1。
栅极电压的施加引起感应电荷注入到半导体碳纳米管层1,以控制在源电极3和漏电极5之间的半导体碳纳米管层1的导电性,从而实现晶体管的工作。在半导体碳纳米管层1和金属化碳纳米管层2之间的空间具有在普通绝缘栅极场效应晶体管中所包括的绝缘层的功能。
图2示出了根据比较实例的场效应晶体管的电流-电压(漏电流ID与漏—源电压VDS)特性。在栅极电压VG保持恒定的低区域中,漏电流ID随着漏—源电压VDS的增加而增加。随后,漏电流ID就接近于饱和,且在电压VDS超过一定电平之后就基本上变成恒定的而与电压VDS无关。
在饱和区域中,漏电流ID随着栅极电压VG的增加而增加。因此,通过调整漏电流ID与栅极电压VG(施加至栅极电极4的控制电压)就可以实现晶体管的工作。
然而,根据比较实例的场效应晶体管提供了低饱和漏电流ID,并因此呈现出对栅极电压VG中变化的低增长率。所以栅极电压的施加只对放大漏电流ID具有很小的影响。这就引起高功耗的问题。
正如图9所示,这可能是因为根据比较实例的晶体管的半导体碳纳米管层1具有区域62,该区域在源电极3和漏电极5之间的金属化碳纳米管层2中并没有包括。这些区域62使得它难以在源电极3和漏电极5之间形成均匀的连续沟道,因为区域62超出了栅极电压VG的作用。
接着,还通过利用隧道效应对超出栅极电压VG的作用的区域62提供电流对实现根据比较实例的晶体管工作的可能性进行了研究,。具体来说,通过变化偏置电压E来计算隧道效应允许通过超出栅极电压VG作用的区域62的电子的几率,其中区域62具有长度为L m(在源电极3或漏电极5与金属化碳纳米管层2之间的距离),。
单壁碳纳米管所具有的功函为5.15eV(见,M.Shiraishi和M,Ata,Carbon,39,1913-1917(2001)),带隙为0.1至1.4eV(见,C.H.Olk和J.P.Heremans,J.MaterialRes.,9,259(1994);C.T.White,D.H.Roberston和J.W.Mintmire,Phys.Rev.B,47,5485(1993))。在该项计算中,假定半导体碳纳米管层1所具有的带隙为0.4eV。
所使用的电极材料是金,它所具有的功函为5.05eV。因此,在假定半导体碳纳米管层1是本征半导体的基础上,在金电极和半导体碳纳米管层1之间所产生的能量势垒Vo为0.1eV。
参见图10A,当通过具有施加至金电极的恒定偏置电压E的隧道效应使电子通过具有Vo的高度eV且厚度为Lm的能垒时,传输几率T可以由下式(1)给出:
T = 4 k 2 / κ 2 ( 1 - k 2 / κ 2 ) sinh 2 κL + 4 ( k / κ ) 2 cosh 2 κL | - - - ( 1 )
式中:
Figure S038A3349819960424D000043
以及m是电子质量,即,9.1×10-31Kg。
如果E<Vo,ki是一个虚数,并且在公式(1)中的T随着L的增加指数减小。换句话说,如果距离L大,则能够进入半导体碳纳米管层1的电子就少,并且最终电子被全部反射回来。允许电子通过隧道效应通过0.01eV的能垒,即,允许公式(1)收敛的,根据计算大约是2nm。
另外,还计算了当L为1.5nm、1nm和0.5nm时,响应势垒高度的(Vo-E)变化的电子传输几率T,其结果如图10B和表1所示。图10B和表1表示了通过隧道响应的传输的几率T随着能垒的高度(Vo-E)和长度L的增加而下降。另外,根据图10B和表1,L必须限制于大约1nm,以便于获得大约50%的传输几率。
表1
如上所述,区域62的长度必须至少限制在大约2nm或者小于2nm,较佳的是,大约1nm或者小于1nm,以便于籍助于隧道效应解决超出栅极电压VG作用的区域62的问题。就处理的精度而言,该长度似乎难以达到。
根据上述文件1的文章,将包括了含有金属原子的球壳状碳分子的半导体碳纳米管用作半导体碳纳米管层1,以改善导电性。然而,考虑到通过施加仅作用于半导体碳纳米管层1表面附近极其薄的层栅极电压的效应,所以通过包括富勒来改善的效应似乎很小。
根据上述情况,本发明的一个目的是提供一种微电子器件,它可以克服由碳分子所构成的已知电子器件的缺陷并且可以提供优于该器件的性能,并且还提供了制造该器件的方法。
发明内容
即,本发明涉及电子器件(第一种电子器件),该电子器件包括:
第一管状碳分子;
第二管状碳分子,该分子基本上是平行于第一管状碳分子设置的,部分覆盖着第一管状碳分子,且具有半导体性能;
电压施加部件,用于将电压施加至第一管状碳分子;
电流输入部件,用于将电流输入至第二管状碳分子;和
电流输出部件,用于将电流从第二管状碳分子输出。
本发明还涉及另一种电子器件(第二种电子器件),该电子器件包括:具有至少两层的多壁碳纳米管。该电子器件包括:
外部碳纳米管,具有半导体性能;
内部碳纳米管,部分包括于外部碳纳米管中;
电流输入端,用于将电流输入至外部碳纳米管;
电流输出端,用于将电流从外部碳纳米管输出;和,
电极,将电压施加至内部碳纳米管。
本发明还涉及另一种电子器件(第三种电子器件),该电子器件包括:
具有空洞部分的半导体碳分子;
包括于碳分子中的导体;和,
电压施加部件,用于将电压施加至导体,以控制碳分子的电状态。
此外,本发明涉及一种制造包括至少两层多壁碳纳米管的电子器件的方法(用于制造电子器件的第一种方法)。该方法包括以下步骤:
向部分外部碳纳米管提供电流,以去除部分层;
向外部碳纳米管提供至少一个电流输入部件;
向外部碳纳米管提供至少一个电流输出部件;和,
向内部碳纳米管提供至少一个电压施加/输入部件。
本发明还涉及另一种制造包括至少两层多壁碳纳米管的电子器件的方法(用于制造电子器件的第二种方法)。该方法包括步骤:
在内部碳纳米管的轴向方向部分拉出内部碳纳米管;
向外部碳纳米管提供至少一个电流输入部件;
向外部碳纳米管提供至少一个电流输出部件;和,
向内部碳纳米管提供至少一个电压施加/输入部件。
本发明还涉及另一种制造电子器件的方法(用于制造电子器件的第三种方法)。该方法包括步骤:
形成由具有空洞部分的半导体碳分子元件与包括在空洞部分中的导体元件组成的合成物;和,
提供施加部件,用于将电压施加至导体。
根据本发明,第一外部管状碳分子、外部碳纳米管、或者外部半导体碳分子(下文称之为第一半导体元件)部分覆盖或者包括第二管状碳分子、碳纳米管、或者导体(下文称之为第二元件)。电压提供至第二元件,以有效地控制第一元件的电性能状态。
第一电子器件的第一和第二元件都是由管状碳分子所构成。第二电子器件的第一和第二元件都是由多壁碳纳米管中所包括的碳纳米管所构成。第三电子器件的第一元件是由具有空洞部分的半导体碳分子所构成,而第三电子器件的第二元件则是由导体所构成。
因此,通过提供向第二元件施加电压的电压施加部件以及用于输入电流的电流输入部件和用于向第一元件的输出电流的用于电流输出部件,可以用电压有效地控制第一元件的输入/输出电流。
在用于制造根据本发明的电子器件的第一和第二方法中所使用的材料都是在具有至少两层的多壁碳纳米管中所包括的碳纳米管。用于制造电子器件的第一方法所包括的步骤是将电流提供给部分外部碳纳米管,以去除部分层,从而暴露内部碳纳米管。用于制造电子器件的第二种方法所包括的步骤是以在内部碳纳米管的轴向方向部分拉出内部碳纳米管,从而暴露内部碳纳米管。
在各方法中,用于第一和第二元件的碳纳米管选自具有至少两层的多壁碳纳米管中所包括的碳纳米管。因此,可以用碳纳米管容易地和高效地制造出电子器件。
根据本发明的用于制造电子器件的第三方法不仅可以应用于圆筒形碳纳米管,而且还可以应用于其它各种具有空洞部分的碳分子,包括杯叠式的碳纳米管和碳纳米管。
附图的简要说明
图1是示出根据本发明第一实施例的绝缘栅极场效应晶体管结构的示意图。
图2是示出根据第一实施例的场效应晶体管和根据比较实例的场效应晶体管的电流-电压(漏电流ID与漏-源电压VDS)特性的图形。
图3A至3C是示出根据本发明第二实施例的绝缘栅极场效应晶体管的制造工艺的示意透视图。
图4A至4C是示出绝缘栅极场效应晶体管的制造工艺的示意透视图。
图5A至5C是示出根据本发明第三实施例的绝缘栅极场效应晶体管的制造工艺的部分透视和平面示意图。
图6A是示出根据本发明第四实施例的电流调制器件的结构的示意透视图,而图6B平面图。
图7是示出根据本发明第五实施例的电容器的结构的示意图。
图8是用于定义碳纳米管的分子结构的显像图形(部分石墨薄片)。
图9是示出根据比较实例的场效应晶体管结构的示意图。
图10A是示出根据比较实例在的场效应晶体管中超出施加电压作用的区域62中的隧道效应的图形。图10B是示出在传输几率和能垒幅值之间关系的图形。
实现发明的最佳方式
在本发明中,第一和第二管状碳分子较佳的是碳纳米管。较佳的是,第一管状碳分子具有导电性。
较佳的是,向在电子器件中覆盖第一管状碳分子的第二管状碳分子提供电流输入部件和电流输出部件。
在本发明中,较佳的是,电子器件还包括用于向碳分子输入电流的输入部件和从碳分子输出电流的输出部件。
向覆盖导体的碳分子区域提供输入部件和输出部件,以控制在连接输入部件的位置和在连接输出部件的位置之间整个区域中的碳分子的电性能。
另一方面,向覆盖导体的碳分子区域内提供输出部件或输出部件中的任一部件,以控制在连接输入部件的位置和在连接输出部件的位置之间部分区域中的碳分子的电性能。
更具体的说,电子器件较佳的是用施加在导体上的电压来控制流过碳分子的电流的电子器件,例如,以绝缘栅极场效应晶体管方式所制成的器件。
也就是说,可以由绝缘栅极场效应晶体管来提供作为晶体管的优良电流—电压特性,在该晶体管中,向碳分子提供了源极和漏极电极,而向导体提供了栅极电极,并且在碳分子和导体之间的空间可用作为栅极绝缘层。栅极电压从连接源电极位置到连接漏电极位置作用于碳分子的整个沟道区域,从而形成具有高可控性的导通沟道。
在本发明中,较佳的是,导体包括在碳分子的空洞部分中,其中碳分子的中心轴与电子器件相一致。如果碳分子和导体具有轴对称且与中心轴相一致的排列,则电子器件就能够获得围绕中心轴的均匀电性能。此外,由于上述排列是机械稳定的,因此在碳分子上的导体作用方面不会发生由于排列变化所产生的变化。
在本发明中,使用的碳分子原则上可以是任何半导体碳分子。使用的碳分子由一组称为纳米碳的一材料示例,包括:圆筒形纳米管、杯叠式碳纳米管和碳纳米角。
在本发明中,原则上所使用的导体可以是任何导电材料。所使用材料的实例包括金属化碳纳米管和诸如金属之类导电材料所制成且碳分子的空洞部分所提供的纳米线。
考虑当前材料的批量生产和处理的可能性,较佳的是,使用半导体碳纳米管作为碳分子使用,金属化碳纳米管作为导体使用,以及这些碳纳米管选自在多壁碳纳米管中所包括的碳纳米管层。
更具体的说,可以选择半导体碳纳米管层作为多壁碳纳米管的各个层,并选择定位在半导体碳纳米管层的内部的并由一层或多层半导体碳纳米管分隔开的金属化碳纳米管层且可以作为导体。
在这种情况下,除了两个所选择层以外的其它层可以保留并不需要去除。因此,所使用的碳纳米管材料不仅可以是双璧碳纳米管,而且还可以是具有三层或更多层的多壁碳纳米管。
如果绝缘栅极场效应晶体管是使用上述多壁碳纳米管所制成的,该多壁碳纳米管包括在两个选择层之间的半导体碳纳米管层,则在两个选择层之间的空间可以和半导体碳纳米管层一起作为栅极绝缘层使用。
较佳的是,半导体碳纳米管层和金属化碳纳米管层可以采用扫描隧道分光镜(STS)探针方法和拉曼显微镜来区分和选择。
用于制造电子器件的方法较佳的是还包括步骤:一旦选择了碳纳米管或者导体其中任一个之后就至少部分去除碳纳米管层,以便于将多壁碳纳米管处理成诸如电极附件的形状。具体的说,碳纳米管层的去除较佳的是采用通过电流加热氧化的方法来进行。
另选地,用于制造电子器件的方法较佳的是还包括步骤:采用扫描探针显微镜在其轴向方向部分拉出至少一个多壁碳纳米管所包括的内部碳纳米管层,以便于在选择碳分子之前暴露出内部碳纳米管层以及来自所暴露的碳纳米管层的导体。
接着,将参考附图具体讨论本发明的较佳实施例。
第一实施例:绝缘栅极场效应晶体管
图1是示出根据本发明第一实施例的绝缘栅极场效应晶体管结构的示意图。
该场效应晶体管是多壁碳纳米管10所构成,其中,该多壁碳纳米管具有外部半导体碳纳米管层1,以及部分被半导体碳纳米管层1所覆盖的内部金属化碳纳米管层2。金属源电极3和金属漏电极5与半导体碳纳米管层1的两端相接触,而金属栅极电极4与金属化碳纳米管层2相接触。
为了实现晶体管的工作,将控制栅极电压VG通过栅极电极4施加至金属化碳纳米管层2,而将漏一源电压VDS施加至在源电极3和漏电极5之间的半导体碳纳米管层1(沟道区域)且源电极接地。如果半导体碳纳米管层1是p型半导体,则施加的栅极电压是正的。
栅极电压的施加引起一薄层负电荷的注入,包括在半导体碳纳米管层1表面上的迁移电子,形成在源电极和漏电极之间的导电通道。在金属化碳纳米管层2和半导体碳纳米管层1之间的空间用作普通绝缘栅极场效应晶体管中所包括的绝缘层。
图2是示出根据第一实施例的场效应晶体管和根据比较实例的场效应晶体管的电流—电压(漏电流ID与漏—源电压VDS)特性的图形。在栅极电压VG保持恒定的低区域中,漏电流ID随着漏—源电压VDS的增加而增加。随后,漏电流ID就接近于饱和,且在电压VDS超过一定电平之后就基本上变成恒定的而与电压无关。
在饱和区域中,漏电流ID随着栅极电压VG的增加而增加。因此,可以通过调整漏电流ID与栅极电压VG(施加至栅极电极4的控制电压)来实现晶体管的工作。
根据第一实施例的场效应晶体管的电流—电压特性与比较实例的场效应晶体管的电流—电压特性的比较结果,饱和漏电流ID越高,则因此在栅极电压VG所增加的变化比率(增益)也就越高。这可能是因为在源极和漏极之间的整个沟道区域接受栅极电压的作用,以便于在根据该实施例的晶体管中形成具有高控制性的导电沟道。
作为改进实施例,也可以使用具有半导体和金属化两种特性的碳纳米管层代替金属化碳纳米管层2来完成晶体管工作。然而,在这种情况下,栅极层呈现出较低的导电性,于是通过施加栅极电压降低了电荷注入的效率。
第二实施例:绝缘栅极场效应晶体管的制造
现在将说明根据第一实施例的绝缘栅极场效应晶体管的制造工艺。
<多壁碳纳米管材料的制备>
多壁碳纳米管,作为原材料,可以采用所熟知的方法来制备。在热CVD(化学蒸发沉积)中,将基于碳氢化合物的源气体引入反应温度为600℃至1300℃的反应管中,以便于在例如置于反应管中的沸石所支撑的催化剂上生长出多壁碳纳米管。
所使用的催化剂可以使用基于过渡型金属细小颗粒的粉末,例如,铁、镍和钴的粉末。这些颗粒都支撑在沸石的表面上,例如,将沸石分散在铁醋酸和钴醋酸的混合溶液中,允许沸石吸收铁醋酸和钴醋酸,并烘干该沸石。
所使用的反应气体较佳的是碳氢化合物气体,例如,乙炔(C2H2),该气体更佳的是采用氩气稀释。
用于合成多壁碳纳米管的其它典型方法包括晕光放电,该方法可以在使用碳电极和激光器消融的真空中进行,其中,石墨可以采用激光辐射来纯化。
<碳纳米管和电极附件的处理>
上述绝缘栅极场效应的制备需要多壁碳纳米管10,其中,多壁碳纳米管10具有外部半导体碳纳米管层1,以及部分被半导体碳纳米管层1所覆盖的内部金属化碳纳米管层2。以下参考图3A至3C和4A至4C描述,在原材料所包含的各种多壁碳纳米管中选择适于制备上述晶体管的多壁碳纳米管并处理多壁碳纳米管的方法。用于,。
碳纳米管是在真空条件下并根据需要使用电子显微镜观察下进行处理的。半导体碳纳米管层1和金属化碳纳米管层2的区分和选择可以采用扫描隧道分光镜(STS)探针方法和拉曼显微镜,因为原材料包括具有各种不同整数对(n,m)的碳纳米管层。
步骤1:多壁碳纳米管10的选择
首先,许多多壁碳纳米管可分散在基片上。参考图3A,具有外部半导体碳纳米管层1的多壁碳纳米管10的选择可以采用扫描隧道分光镜(STS)探针方法和拉曼显微镜,例如,使第一探针11与外部层相接触。
步骤2:部分去除半导体碳纳米管层1
参考图3B,第一探针11和第二探针12与半导体碳纳米管层1所需去除部分7的两端相接触,而不是将该部分作为沟道区域6保留。在这种状态下,通过围绕两个探针施加电压向去除部分7提供电流,以产生焦耳热通过氧化选择性去除所要去除部分7。其结果是,暴露出最外面第二层的碳纳米管层8(见图3C)。
步骤3:碳纳米管层8的选择
参考图4A,第二碳纳米管层8,这是在步骤2最新暴露出的碳纳米管层,采用如同步骤1的相同方法,经过扫描隧道分光镜(STS)方法和拉曼显微镜来区分出第二碳纳米管层8是半导体碳纳米管层1还是金属化碳纳米管层2。如果碳纳米管层8是金属化碳纳米管层2,则终止多壁碳纳米管10的处理。
步骤4:重复步骤2和3
如果碳纳米管层8是半导体碳纳米管层1,则重复步骤2和3。也就是说,采用步骤2中的相同方法,通过氧化部分去除碳纳米管层8,以暴露出第三层最外面的碳纳米管层9(见图4B)。这一步骤随后进行区分出第三碳纳米管层9是半导体碳纳米管层1还是金属化碳纳米管层2的步骤。
重复步骤2和3,以一一去除外部半导体碳纳米管层,直至暴露出金属化碳纳米管层2。较佳的是在监测多壁碳纳米管10的导电性的同时进行氧化去除。导电性随着时间逐步下降,并且所观察到的各个步骤结束的时间点对应于在去除一个或多个碳纳米管层的时间点。
步骤5:电极粘结
参考图4C,最后将电极粘结在已经处理好的碳纳米管10上,以便于完成场效应晶体管。在该步骤中,探针与碳纳米管10的表面相接触,同时采用扫描隧道分光镜观察它的表面条件。STS探针随后与测量设备分开,以将探针作为电极使用。也就是说,源电极3和漏电极5与外部半导体碳纳米管层1的两端相接触,而栅极电极4与内部金属化碳纳米管层2相接触。
在图4C所示的实例中,最外第三层的碳纳米管层9是金属化碳纳米管层2。在这种情况下,在半导体碳纳米管层1的沟道部分6和金属化碳纳米管层2之间的部分用作栅极绝缘层。这一部分包括第二半导体碳纳米管层8。
在该实施例中,预先选择具有外部半导体碳纳米管层1的多壁碳纳米管10。如果使用具有一层或多层外部碳纳米管层的多壁碳纳米管,则可以采用如同步骤2的相同方法通过氧化部分或全部去除外部金属化碳纳米管层,直至暴露出半导体碳纳米管层。随后,这样处理的多壁碳纳米管可以相同的方式用作多壁碳纳米管10。
根据第二实施例的用于制造绝缘栅极场效应晶体管的方法可以容易地大批量生产使用多壁碳纳米管的绝缘栅极场效应晶体管。
此外,用于绝缘栅极场效应晶体管的制造方法包括除了一定要的处理两层之外对层的最少处理。因此,该方法包括较少的步骤,并且提供高的产量和生产力。
另外,根据第二实施例的用于制造绝缘栅极场效应晶体管的方法不仅可以应用于圆筒形碳纳米管,而且还可以应用于各种空洞部分多壁碳纳米管,包括杯叠式的碳纳米管和碳纳米管。
第三实施例:绝缘栅极场效应晶体管的制造
下而将参考图5A至5C,说明用于多壁碳纳米管的另一种制法,其中,该多壁碳纳米管具有外部半导体碳纳米管层1,以及部分被半导体碳纳米管层1所覆盖的内部金属化碳纳米管层2。
首先,选择任何多壁碳纳米管20。
随后,固定多壁碳纳米管20的最外层。第一探针11在真空腔室中以平行于多壁碳纳米管20的轴向与多壁碳纳米管20的最外层相接触。多壁碳纳米管20保留下来,以便于在真空腔室内在相接触部分上沉积含碳的杂质,从而将多壁碳纳米管20的最外层固定于第一探针11。
接着,第二探针12采用与上述方法相同的方法固定于多壁碳纳米管20的内层。第二探针12随后从第一探针11拉开。其结果是,就可以获得已经拉出内层的多壁碳纳米管21,正如图5B所示。
图5B所示的多壁碳纳米管21可以直接用于制造场效应晶体管。另选地,如果需要,多壁碳纳米管21可以在图5B所示的剖面B-B’切开,以便于采用诸如电子或离子束辐射或者通过在需要切开部分的两端附加探针并且向该部分提供电流使之加热的方法,来制造图5C所示的结构。
以上步骤所提供的多壁碳纳米管22随后采用与第一实施例中的步骤1相同方法的扫描隧道分光镜(STS)探针方法和拉曼显微镜,来选择包括多壁碳纳米管22结构中的外部半导体碳纳米管层1和内部金属化碳纳米管层2的两层。
电极可以采用根据第一实施例的制造工艺的步骤5的相同方法粘结在所选择的两层上,以便于制造出类似于根据第一实施例的绝缘栅极场效应晶体管。
根据该实施例的方法还可以应用于具有外部半导体碳纳米管层1并且是采用与根据第一实施例步骤1相同方法从分散在基片上的许多多壁碳纳米管中选择出来的多壁碳纳米管。
根据第三实施例的绝缘栅极场效应晶体管的制造方法可以容易地批量生产使用多壁碳纳米管的绝缘栅极场效应晶体管。
此外,用于绝缘栅极场效应晶体管的制造方法只包括较少的步骤并具有高的生产力。
第四实施例
图6A和6B示出了根据本发明第四较佳实施例的电流调制器件37。值得注意的是,与在根据第一实施例的场效应晶体管制造中所使用的多壁碳纳米管10相反,这里所使用的多壁碳纳米管30的金属化碳纳米管层2仅仅只是达到部分半导体碳纳米管层1。该多壁碳纳米管30可以采用根据第二实施例的方法来制备。
电极31和32与半导体碳纳米管层1相接触,而电极33与金属化碳纳米管层2相接触。电极32设置在覆盖金属化碳纳米管层2的区域内,而电极31设置在不覆盖金属化碳纳米管层2的区域内。
为了能够驱动此电流调制器件37,控制电压施加至电极33,而电压施加在电极31和32两端。如果半导体碳纳米管层1是p型的半导体,则将正电压施加至电极33。
正电压通过电极33施加至金属化碳纳米管层2引起在半导体碳纳米管层1的相对部分上的负电荷34的导入,从而在相邻p型半导体碳纳米管层35的附近形成n型区域36。
N型区域36的导电性取决于控制电压。因此,在电极31和32之间流动的电流可以由控制电压来调制。
第五实施例
图7是根据本发明第五较佳实施例的纳米尺寸的电容器44。该电容器44的结构是基于在根据第一实施例的场效应晶体管的制造方法中所使用的多壁碳纳米管10。多壁碳纳米管10的半导体碳纳米管层1的表面被导电材料41覆盖。电极42连接着导电材料41,而电极43连接着金属化碳纳米管层2。
电容器44用作极其小的电容器。
本发明已经采用实施例进行了说明。很显然,本发明并不限制于这些实施例,并且可以在发明的范围内进行选择性的改进。
根据本发明,第一外部半导体元件部分覆盖或包括第二元件。对第二元件施加电压以控制第一元件的电性能状态。因此,施加至第二元件的电压有效地控制着第一元件的电性能状态。
因此,通过提供用于向第二元件施加电压的电压施加部件和提供用于向第一元件输入电流的电流输入部件和向第一元件输出电流的电流输出部件,可以用电压有效地控制第一元件的输入/输出电流。
根据本发明的用于制造电子器件的第一和第二方法中所使用的材料是在具有至少两层的多壁碳纳米管中所包括的碳纳米管。用于制造电子器件的第一方法包括向部分外部碳纳米管施加电流以去除部分层从而暴露出内部碳纳米管的步骤。用于制造电子器件的第二方法包括以轴向方向部分拉出内部碳纳米管从而暴露出内部碳纳米管的步骤。
在任一方法中,适用于第一和第二元件的碳纳米管都可以选自在具有至少两层的多壁碳纳米管中所包括的碳纳米管。因此,可以使用碳纳米管容易地和高效地制造电子器件。
根据本发明的用于制造电子器件的第三方法不仅可以应用于圆筒形碳纳米管,而且还可以应用于具有空洞部分的其它类型的碳纳米管,包括杯叠式的碳纳米管和碳纳米管。

Claims (27)

1.一种电子器件,其特征在于,所述电子器件包括:
第一管状碳分子;
第二管状碳分子,该分子是平行于所述第一管状碳分子设置的,部分覆盖着所述第一管状碳分子,且具有半导体性能,其中所述第一管状碳分子和所述第二管状碳分子之间的空间充当绝缘层;
电压施加部件,用于将电压施加至所述第一管状碳分子的暴露部分,所述暴露部分是其不被所述第二管状碳分子覆盖的部分;
电流输入部件,用于将电流输入至所述第二管状碳分子;和
电流输出部件,用于从所述第二管状碳分子输出电流,
其中所述第一管状碳分子具有导电性。
2.根据权利要求1所述的电子器件,其特征在于,所述第一和第二管状碳分子都是碳纳米管。
3.根据权利要求1所述的电子器件,其特征在于,在第二管状碳分子上覆盖所述第一管状碳分子的部分设置有电流输入部件和电流输出部件。
4.一种电子器件,其特征在于,所述电子器件包括具有空洞部分的半导体碳分子、包括在碳分子中的导体,以及电压施加部件,其中所述碳分子和所述导体之间的空间充当绝缘层,所述电压施加部件用于将电压施加至导体的暴露部分,所述暴露部分是其不被所述碳分子覆盖的部分,并且所述电压施加部件用于控制碳分子的电性能状态。
5.根据权利要求4所述的电子器件,其特征在于,还包括用于向碳分子输入电流的输入部件和用于从碳分子输出电流的输出部件。
6.根据权利要求5所述的电子器件,其特征在于,在碳分子中覆盖导体的区域内设置输入部件和输出部件。
7.根据权利要求5所述的电子器件,其特征在于,在碳分子中覆盖导体的区域内设置输入部件或输出部件。
8.根据权利要求5所述的电子器件,其特征在于,流过碳分子的电流由施加至导体的电压控制。
9.根据权利要求5所述的电子器件,其特征在于,所述电子器件形成绝缘栅极场效应晶体管。
10.根据权利要求4所述的电子器件,其特征在于,所述导体包括在碳分子的空洞部分中,两者的中心轴相一致。
11.根据权利要求4所述的电子器件,其特征在于,所述碳分子是半导体碳纳米管。
12.根据权利要求4所述的电子器件,其特征在于,所述导体是金属化碳纳米管。
13.根据权利要求11或12所述的电子器件,其特征在于,所述碳分子和导体都是选自在多壁碳纳米管中所包括的碳纳米管层的层。
14.一种用于制造电子器件的方法,其特征在于,所述方法包括形成具有空洞部分的半导体碳分子元件与包括在空洞部分中的导体元件的组合物的步骤;所述方法还包括沿轴向方向部分抽出所述导体元件的至少一部分以暴露所述导体的步骤,以及提供用于将电压施加至所述导体的暴露部分的施加部件的步骤。
15.根据权利要求14所述的制造电子器件的方法,其特征在于,所述碳分子和导体都是选择自在多壁碳纳米管中所包括的碳纳米管层。
16.根据权利要求15所述的制造电子器件的方法,其特征在于,该选择是采用扫描隧道分光镜探针方法和/或拉曼显微镜来进行的。
17.根据权利要求15所述的制造电子器件的方法,其特征在于,所述方法还包括在选择碳分子或导体中任一个之后至少一次部分去除碳纳米管层的步骤。
18.根据权利要求17所述的制造电子器件的方法,其特征在于,所述去除碳纳米管层是通过施加电流加热氧化来进行的。
19.根据权利要求14所述的制造电子器件的方法,其特征在于,所述方法还包括以轴向方向部分拉出至少一层多壁碳纳米管包括的内部碳纳米管层,以便于在从暴露的碳纳米管层中选择碳分子和导体之前暴露出内部碳纳米管层的步骤。
20.根据权利要求19所述的制造电子器件的方法,其特征在于,所述拉出内部碳纳米管层的步骤是采用扫描隧道分光镜的探针来进行的,并且该选择是采用扫描隧道分光镜探针方法和/或拉曼显微镜来进行的。
21.根据权利要求14所述的制造电子器件的方法,其特征在于,所述方法还包括提供用于向所述碳分子输入电流的输入部件的步骤以及提供用于从所述碳分子输出电流地输出部件的步骤。
22.根据权利要求14所述的制造电子器件的方法,其特征在于,在碳分子中覆盖导体的区域内设置输入部件和输出部件。
23.根据权利要求14所述的制造电子器件的方法,其特征在于,在碳分子中覆盖导体的区域内设置输入部件或输出部件。
24.根据权利要求14所述的制造电子器件的方法,其特征在于,制造绝缘栅极场效应晶体管。
25.根据权利要求14所述的制造电子器件的方法,其特征在于,所述导体包括在碳分子的空洞部分中,两者的中心轴相一致。
26.根据权利要求14所述的制造电子器件的方法,其特征在于,所述碳分子元件是半导体碳纳米管。
27.根据权利要求14所述的制造电子器件的方法,其特征在于,所述导体元件是金属化碳纳米管。
CN200380103349.8A 2002-11-20 2003-11-05 电子器件及其制造方法 Expired - Fee Related CN1711645B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002335879A JP4251268B2 (ja) 2002-11-20 2002-11-20 電子素子及びその製造方法
JP335879/2002 2002-11-20
PCT/JP2003/014117 WO2004047183A1 (ja) 2002-11-20 2003-11-05 電子素子及びその製造方法

Publications (2)

Publication Number Publication Date
CN1711645A CN1711645A (zh) 2005-12-21
CN1711645B true CN1711645B (zh) 2011-06-22

Family

ID=32321785

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200380103349.8A Expired - Fee Related CN1711645B (zh) 2002-11-20 2003-11-05 电子器件及其制造方法

Country Status (6)

Country Link
US (2) US7719032B2 (zh)
JP (1) JP4251268B2 (zh)
KR (1) KR101062240B1 (zh)
CN (1) CN1711645B (zh)
AU (1) AU2003277560A1 (zh)
WO (1) WO2004047183A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635546B1 (ko) * 2004-12-24 2006-10-17 학교법인 포항공과대학교 전계 효과 트랜지스터 채널 구조를 갖는 스캐닝 프로브마이크로 스코프의 탐침 및 그 제조 방법
JP2006181699A (ja) * 2004-12-28 2006-07-13 Kumamoto Technology & Industry Foundation 炭素分子構造体の製造方法、並びに炭素分子構造体、ダイオード、能動素子および集積回路
US8759811B2 (en) * 2006-02-14 2014-06-24 Raytheon Company Particle encapsulated nanoswitch
JP5029600B2 (ja) 2006-03-03 2012-09-19 富士通株式会社 カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ
WO2007116434A1 (ja) 2006-03-30 2007-10-18 Fujitsu Limited カーボンナノチューブの製造方法
US20080173864A1 (en) * 2007-01-20 2008-07-24 Toshiba America Research, Inc. Carbon nanotube transistor having low fringe capacitance and low channel resistance
US7875878B2 (en) * 2007-11-29 2011-01-25 Xerox Corporation Thin film transistors
US7482652B1 (en) * 2008-01-02 2009-01-27 International Business Machines Corporation Multiwalled carbon nanotube memory device
KR101002336B1 (ko) * 2008-02-04 2010-12-20 엘지디스플레이 주식회사 나노 디바이스, 이를 포함하는 트랜지스터, 나노 디바이스및 이를 포함하는 트랜지스터의 제조 방법
US8022393B2 (en) 2008-07-29 2011-09-20 Nokia Corporation Lithographic process using a nanowire mask, and nanoscale devices fabricated using the process
US20100072458A1 (en) * 2008-08-05 2010-03-25 Green Alexander A Methods For Sorting Nanotubes By Wall Number
US8193455B2 (en) * 2008-12-30 2012-06-05 Hitachi Global Storage Technologies Netherlands B.V. Graphene electronics fabrication
KR101694877B1 (ko) * 2009-10-16 2017-01-11 삼성전자주식회사 그라핀 소자 및 그 제조 방법
CN102815667B (zh) * 2012-07-03 2014-05-28 清华大学 一种碳纳米管线轴及其制备方法与编织方法
CN106272448A (zh) * 2015-05-27 2017-01-04 鸿富锦精密工业(深圳)有限公司 机器人
KR101878335B1 (ko) * 2016-03-10 2018-07-13 울산과학기술원 그래핀 시트, 이의 제조 방법, 및 이를 포함하는 전자 소자
CN112786678B (zh) 2019-11-08 2022-11-22 清华大学 半导体结构及半导体器件
CN112786715B (zh) * 2019-11-08 2022-11-22 清华大学 太阳能电池
CN112786755B (zh) * 2019-11-08 2023-03-17 清华大学 发光二极管
CN112786714B (zh) * 2019-11-08 2022-11-22 清华大学 光电探测器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1330412A (zh) * 2000-06-27 2002-01-09 三星电子株式会社 使用碳纳米管的竖直纳米尺寸晶体管及其制造方法
US6465813B2 (en) * 1998-06-16 2002-10-15 Hyundai Electronics Industries Co., Ltd. Carbon nanotube device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6423583B1 (en) 2001-01-03 2002-07-23 International Business Machines Corporation Methodology for electrically induced selective breakdown of nanotubes
US7084507B2 (en) * 2001-05-02 2006-08-01 Fujitsu Limited Integrated circuit device and method of producing the same
JP4207398B2 (ja) * 2001-05-21 2009-01-14 富士ゼロックス株式会社 カーボンナノチューブ構造体の配線の製造方法、並びに、カーボンナノチューブ構造体の配線およびそれを用いたカーボンナノチューブデバイス
US6897098B2 (en) * 2003-07-28 2005-05-24 Intel Corporation Method of fabricating an ultra-narrow channel semiconductor device
JP2008506254A (ja) * 2004-07-07 2008-02-28 ナノシス・インコーポレイテッド ナノワイヤーの集積及び組み込みのためのシステムおよび方法
US7544978B2 (en) * 2005-01-24 2009-06-09 Lawrence Livermore National Security, Llc Lipid nanotube or nanowire sensor
JP5029600B2 (ja) * 2006-03-03 2012-09-19 富士通株式会社 カーボンナノチューブを用いた電界効果トランジスタとその製造方法及びセンサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6465813B2 (en) * 1998-06-16 2002-10-15 Hyundai Electronics Industries Co., Ltd. Carbon nanotube device
CN1330412A (zh) * 2000-06-27 2002-01-09 三星电子株式会社 使用碳纳米管的竖直纳米尺寸晶体管及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
同上.

Also Published As

Publication number Publication date
US7719032B2 (en) 2010-05-18
KR20050071636A (ko) 2005-07-07
AU2003277560A1 (en) 2004-06-15
US20090075407A1 (en) 2009-03-19
JP2004171903A (ja) 2004-06-17
JP4251268B2 (ja) 2009-04-08
KR101062240B1 (ko) 2011-09-05
US20060205105A1 (en) 2006-09-14
WO2004047183A1 (ja) 2004-06-03
US7790539B2 (en) 2010-09-07
CN1711645A (zh) 2005-12-21

Similar Documents

Publication Publication Date Title
CN1711645B (zh) 电子器件及其制造方法
Avouris et al. Carbon nanotube electronics
US10002908B2 (en) Logic elements comprising carbon nanotube field effect transistor (CNTFET) devices and methods of making same
Wei et al. The intramolecular junctions of carbon nanotubes
JP3823784B2 (ja) ナノワイヤーおよびその製造方法、並びにそれを用いたナノネットワーク、ナノネットワークの製造方法、炭素構造体、電子デバイス
US8951609B2 (en) CNT devices, low-temperature fabrication of CNT and CNT photo-resists
US6423583B1 (en) Methodology for electrically induced selective breakdown of nanotubes
US7501650B2 (en) P-type semiconductor carbon nanotube using halogen element and fullerene or alkali element
US7709827B2 (en) Vertically integrated field-effect transistor having a nanostructure therein
CN102272967B (zh) 基于排列的高深宽比纳米粒子网络的电子设备的制造方法
JP2004002409A (ja) 水素で機能化した半導体的炭素ナノチューブ及びその製造方法
Golberg et al. Synthesis, analysis, and electrical property measurements of compound nanotubes in the BCN ceramic system
Hartmann et al. CNTFET technology for RF applications: Review and future perspective
US20050003105A1 (en) Molecular structures comprising single wall carbon nanotubes
Liu et al. Study of random telegraph signals in single-walled carbon nanotube field effect transistors
JP6158798B2 (ja) ナノ構造を含む装置及びその製造方法
Schönenberger Charge and spin transport in carbon nanotubes
JP2000207953A (ja) ナノケ―ブルとその製造方法
JP2004319675A (ja) カーボンナノチューブインダクタおよびその製造方法
US20090315631A1 (en) Methods and Apparatus Utilizing Quantum Inductance of Nanoscale Structures
Moriyama et al. Discrete quantum levels and Zeeman splitting in ultra-thin gold-nanowire quantum dots
Ionescu et al. Integration for all configurations
JP2004168617A (ja) 多層筒状炭素構造体及びその製造方法ならびに電子装置
Meyyappan Carbon nanotubes in electronics
AU2005202473B2 (en) Molecular structures comprising single wall carbon nanotubes

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110622

Termination date: 20121105