JP2012114138A - シリコンウェーハのエピタキシャル成長方法 - Google Patents
シリコンウェーハのエピタキシャル成長方法 Download PDFInfo
- Publication number
- JP2012114138A JP2012114138A JP2010259866A JP2010259866A JP2012114138A JP 2012114138 A JP2012114138 A JP 2012114138A JP 2010259866 A JP2010259866 A JP 2010259866A JP 2010259866 A JP2010259866 A JP 2010259866A JP 2012114138 A JP2012114138 A JP 2012114138A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- silicon wafer
- epitaxial
- silicon
- boron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
Abstract
【課題】シリコンウェーハとエピタキシャル層との界面におけるボロン量を抑えるのに好適なエピタキシャル成長方法を提供する。
【解決手段】シリコン単結晶をスライス11して得られたスライスウェーハをラッピング又は研削11し化学エッチング12し鏡面研磨13し洗浄14した後保管16されたボロンがウェーハに付着したシリコンウェーハ上にエピタキシャル成長する方法において、保管16されたシリコンウェーハをH2O−H2O2−NH4OHの混合液で洗浄17し、洗浄17したシリコンウェーハをエピタキシャル成長装置内に搬入18し、搬入18したシリコンウェーハの表面に1000〜1200℃の温度で塩化水素ガスを流して、エッチング取り代が0.1〜0.5μmとなるようにウェーハ表面の気相エッチング19を行い、続いて成長装置内に原料ガスをキャリアガスとともに流して気相エッチングされたウェーハ表面にエピタキシャル層を形成20する。
【選択図】 図1
【解決手段】シリコン単結晶をスライス11して得られたスライスウェーハをラッピング又は研削11し化学エッチング12し鏡面研磨13し洗浄14した後保管16されたボロンがウェーハに付着したシリコンウェーハ上にエピタキシャル成長する方法において、保管16されたシリコンウェーハをH2O−H2O2−NH4OHの混合液で洗浄17し、洗浄17したシリコンウェーハをエピタキシャル成長装置内に搬入18し、搬入18したシリコンウェーハの表面に1000〜1200℃の温度で塩化水素ガスを流して、エッチング取り代が0.1〜0.5μmとなるようにウェーハ表面の気相エッチング19を行い、続いて成長装置内に原料ガスをキャリアガスとともに流して気相エッチングされたウェーハ表面にエピタキシャル層を形成20する。
【選択図】 図1
Description
本発明は、シリコンエピタキシャル技術に関し、更に詳しくは、シリコンウェーハとエピタキシャル層との界面におけるボロン量を抑えるのに好適なシリコンウェーハのエピタキシャル成長方法に関するものである。
高温熱処理を伴うデバイス製造プロセスにおいて、シリコンウェーハはデバイス特性に悪影響を及ぼす遷移金属等の不純物に汚染される。この不純物をシリコンウェーハ表面から除去するために、ウェーハ裏面に化学的気相成長法(CVD法)により1〜2.0μmの厚さのポリシリコン層を形成して、このポリシリコン層をEG(Extrinsic Gettering)層とする裏面ゲッタリング処理等が行われる。一方、シリコンウェーハを基板とし、この基板上に任意の膜厚、抵抗率の単結晶シリコン層を形成するシリコンエピ技術が高性能デバイスを製造するために不可欠になってきている。エピタキシャルウェーハは、バイポーラトランジスタ、MOSLSI等の集積回路の製造に利用される。エピタキシャルウェーハの製造では、エピタキシャル層を所定の厚さに一様に成長させ、かつ抵抗率が均一になるように形成されることが重要となる。このシリコンエピ技術により作られるエピタキシャルウェーハにも不純物除去のためにその裏面に予めEG層を形成するといった対策がなされている。
一方、デバイス製造プロセス以外の工程における不純物による汚染も問題となる。例えば、エピタキシャルウェーハでは、エピタキシャル層を形成するエピタキシャルプロセスにおいて不純物が混入したり、或いはエピタキシャル層を形成する前の基板、即ちシリコンウェーハに付着した不純物の洗浄が十分に行われておらず、結果的に不純物が混入するといった場合がある。また、シリコン単結晶から加工されたシリコンウェーハにエピタキシャル層を積層するまでの間、保管されていたシリコンウェーハに不純物が付着することがある。エピタキシャルウェーハの製造では、シリコン単結晶からスライス、ラッピング又は研削、化学エッチング、洗浄等の工程を経てシリコンウェーハに加工するまでの工程と、この加工されたシリコンウェーハにエピタキシャル層を成長させる工程が別の工場等で行われることが一般的である。
シリコンウェーハに付着する不純物のうち、3B族元素の中の特にボロンは、シリコンにP型導電性を付与し、その導電率を所定の値に調整するために積極的に活用される一方、ウェーハ表面に不純物として付着したボロンは熱処理工程中にシリコンウェーハ内部に拡散する。ボロンはシリコンウェーハを取り扱う雰囲気やウェーハの熱処理で用いられる装置又はその他の装置や、材料等から主に発生する。ボロンがウェーハ内部に拡散すると、ウェーハにおける電気的特性に大きな影響を及ぼす。
エピタキシャルウェーハでは、上述のように基板の洗浄が不十分となり、シリコンウェーハ表面のボロンが十分除去されないままエピタキシャル成長を行い、シリコンウェーハとエピタキシャル層との界面にボロンが多く残存すると、シリコンウェーハとエピタキシャル層の界面における抵抗率がシリコンウェーハ、エピタキシャル層よりも極端に低く又は高くなるボロンディップと呼ばれる現象が生じる。例えば、ボロン等をドープしたP型のシリコンウェーハ(P型半導体)を基板とするエピタキシャルウェーハでは、図4、図9に示すように、シリコンウェーハ、エピタキシャル層よりも極端に低くなるボロンディップが生じる。一方、砒素等をドープしたN型のシリコンウェーハ(N型半導体)を基板とするエピタキシャルウェーハでは、図4〜図6のように、シリコンウェーハ、エピタキシャル層よりも極端に高くなるボロンディップが生じる。エピタキシャルウェーハにおいて、このボロンディップが存在すると、デバイス形成後にリーク不良、キャリア濃度のプロファイル異常、エピタキシャル層の抵抗異常といったデバイス特性不良が生じ、目的のデバイス特性が得られない場合がある。このような理由から、エピタキシャル成長を行う前のシリコンウェーハ表面に付着するボロンによる汚染を極力防止することが求められている。
シリコンウェーハ表面に付着するボロンの除去には、フッ酸が効果的であることが知られている(例えば、特許文献1参照。)。この特許文献1に係る発明では、加工後のシリコンウェーハを、クリーンルーム中で待機、保管する際、これに先立って、フッ酸又は界面活性剤を含んだフッ酸によるフッ酸処理を最終工程として洗浄処理を行っている。フッ酸洗浄を行ったウェーハ表面は撥水性になるため、ボロンの除去が十分に行われるとともに、その後のウェーハ表面にボロンが新たに付着するのを防止する効果も得られると考えられている。そのため、エピタキシャルウェーハの製造過程においても、図2に示すように、スライス10、ラッピング又は研削11、化学エッチング12、鏡面研磨13、洗浄工程14を経て加工された後、長期保管16されていたシリコンウェーハにエピタキシャル層を成長する際、前洗浄27としてSC1洗浄(H2O−H2O2−NH4OHの混合液を用いた洗浄)の他にフッ酸による洗浄を併用するといった対策が検討されている。
その一方で、エピタキシャル成長の前洗浄として湿式洗浄を行うと、エッチングムラによりウェーハ表面に荒れやダレが発生したり、表面汚れが残る等の不具合が生じることが問題となっている。また、フッ酸で洗浄を行うとウェーハ表面が撥水性になるため、その後の乾燥が不十分になり、乾燥ムラが生じてウェーハにシミやパーティクルが残ったり、或いはエピタキシャル成長の際にエピタキシャル欠陥が発生する等の不具合が生じる。こういった、前洗浄として湿式洗浄を行うことによる不具合を解消するために、機械的加工にともなう加工歪みを除去するウェットエッチングを行った半導体基板が保管、輸送等で長期間経過した後、直前にウェット処理による前洗浄を行うことなく、基板を化学的気相成長装置にセットし、成長装置内でガスによる気相エッチング処理を行い、引き続き結晶成長を行うエピタキシャル成長方法が開示されている(例えば、特許文献2参照。)。
しかしながら、上記特許文献2に示された発明では、GaAs等の化合物半導体基板を対象とする方法であり、鏡面研磨を行わずに保管される。このため、基板表面の経時変化が起こりやすく、気相エッチングの際の取り代を比較的大きくせざるを得ない。一方、シリコンウェーハの基板では、このように気相エッチングの際の取り代を大きくするとシリコンウェーハ表面に面荒れを起こし、エピタキシャル成長後のエピタキシャルウェーハ表面における平坦度や平行度を大きく損なうことがある。また、気相エッチングの際の温度が適切でないことから、特に、シリコンウェーハにおけるボロンの除去を十分に行うことができない。更に、数ミクロン以上の比較的大きな異物については、気相エッチングでは除去が不可能であり、このような異物が付着したままエピタキシャル成長を行うとエピタキシャル欠陥を引き起こす原因となる。
本発明の目的は、特にシリコンウェーハとエピタキシャル層との界面におけるボロン量を抑えるのに好適なシリコンウェーハのエピタキシャル成長方法を提供することにある。
本発明の第1の観点は、棒状のシリコン単結晶をスライスして得られたスライスウェーハをラッピング又は研削し化学エッチングし鏡面研磨し洗浄した後保管されたボロンがウェーハに付着したシリコンウェーハ上にエピタキシャル成長する方法において、保管されたシリコンウェーハをH2O−H2O2−NH4OHの混合液で洗浄し、混合液で洗浄されたシリコンウェーハをエピタキシャル成長装置内に搬入し、成長装置内に搬入したシリコンウェーハの表面に1000〜1200℃の温度で塩化水素ガスを流して、エッチング取り代が0.1〜0.5μmとなるようにウェーハ表面の気相エッチングを行ってウェーハ表面に付着したボロンを除去し、引き続いて成長装置内に原料ガスをキャリアガスとともに流して気相エッチングされたウェーハ表面にエピタキシャル層を形成することを特徴とする。
本発明の第2の観点は、第1の観点に基づく発明であって、更に保管されたシリコンウェーハの抵抗率が1Ω・cm以上であることを特徴とする。
本発明の第1の観点の方法では、シリコンウェーハ加工後、保管されたボロンがウェーハに付着したシリコンウェーハの上面にエピタキシャル成長する方法において、エピタキシャル成長の前洗浄として、H2O−H2O2−NH4OHの混合液による洗浄、洗浄したシリコンウェーハのエピタキシャル成長装置内への搬入、成長装置内に搬入されたシリコンウェーハの表面に1000〜1200℃の温度で、塩化水素ガスを流してエッチング取り代が0.1〜0.5μmとなるようにウェーハ表面に気相エッチングを行ってウェーハ表面に付着したボロンの除去を行う。このように、従来、エピタキシャル成長後のシリコンウェーハ、即ちエピタキシャルウェーハにおけるボロン濃度を低減させるため、エピタキシャル成長の前洗浄として行っていたH2O−H2O2−NH4OHの混合液とフッ酸洗浄を、H2O−H2O2−NH4OHの混合液による、いわゆるSC1洗浄のみで行い、更に上記所定の温度及び所定の取り代で塩化水素ガスによる気相エッチングを行う。これにより、製造後のエピタキシャルウェーハにおいて、基板となるシリコンウェーハとエピタキシャル層の界面のボロン量が大幅に低減できる。更に、湿式のフッ酸洗浄を行わずにSC1洗浄のみで前洗浄を行うため、ウェー表面が親水性になり、乾燥ムラを生じない。この結果、乾燥ムラに起因するパーティクル発生等の不具合を解消することができる。
次に本発明を実施するための形態を図面に基づいて説明する。
最初に、エピタキシャルウェーハの基板となるシリコンウェーハの加工方法について説明する。エピタキシャルウェーハの基板、即ちエピタキシャル成長が表面に施されるシリコンウェーハは、一般に、図1の工程10〜工程14を経ることにより加工される。
先ず、CZ法(チョクラルスキー法)等によって育成されたシリコン単結晶を、先端部及び終端部を切断してブロック状とし、更に直径を均一にするために外径を研削して円柱状のブロック体とする。特定の結晶方位を示すために、このブロック体にオリエンテーションフラットやオリエンテーションノッチを施す。このプロセスの後、図1に示すように、ブロック体は棒軸方向に対して所定角度をもってスライスされる(工程10)。
スライスされたウェーハは、ウェーハの周辺部の欠けやチップを防止するためにウェーハ周辺に面取り加工する。この面取りを施すことにより、例えば面取りされていないシリコンウェーハ表面上にエピタキシャル成長するときに周辺部に異常成長が起こり環状に盛り上がるクラウン現象を抑制することができる。
次いで、ラッピング(機械研磨)又は研削することにより、スライスによって生じたウェーハ表面の凹凸を除去するとともにウェーハ表面の平坦度とウェーハの平行度を高める(工程11)。ラッピングは、アルミナ或いはシリコンカーバイド砥粒とグリセリンの混合物であるラップ液をラップ定盤とウェーハの間に流し込み加圧下で回転、摺合せによりウェーハ表裏両面を機械的に研磨する方法である。ラッピング又は研削を施したウェーハは洗浄されて次工程へと送られる。
次に、ラッピング又は研削したシリコンウェーハを化学エッチングする(工程12)。これによりブロック切断、外径研削、スライス、ラッピング又は研削等の機械加工プロセスで生じたウェーハ表面のダメージ層、即ち加工変質層が除去される。エッチャントには、酸エッチャント又はアルカリエッチャントがある。前者はフッ酸(HF)と硝酸(HNO3)の混酸を、水(H2O)、酢酸(CH3COOH)又はリン酸(H3PO4)で希釈したエッチャント等であり、Siは硝酸により酸化されてSiO2を生成した後、このSiO2がフッ酸により溶解除去される。後者はKOH又はNaOH等を水で希釈したエッチャントである。
次に、化学エッチングしたシリコンウェーハ表裏面における表面側のみを鏡面研磨する(工程13)。この鏡面研磨ではシリコンウェーハ研磨機、レンズ研磨機等により行われる。研磨によりウェーハ表面を1〜10オングストロームの深さ、好ましくは2オングストローム程度の深さまで磨滅させる。鏡面研磨した後、シリコンウェーハを無機アルカリと過酸化水素との混合液であって、シリコンに対するエッチング速度が10オングストローム/分以下のもの、例えばKOH(1質量%)、H2O2(1容量%)を含む50℃の混合溶液で洗浄し、次いで1.5%濃度のHF溶液に浸漬し、更に純水で洗浄する(工程14)。
また、他の方法としては、上記方法と同様にスライス、ラッピング又は研削鏡面した後、ウェーハ表裏両面に鏡面研磨を行う。そして、このシリコンウェーハ表裏面における裏面側のみを化学エッチングする。このエッチング方法としては、ウェーハ裏面側を上面にしてこの裏面側の表面にエッチャントをスピンコーティングする方法、或いはウェーハ裏面側を下面にしてこの裏面側の表面に下からエッチャントシャワーを浴びせる方法等が挙げられる。このエッチャントとしてはエッチング速度が7〜100μm/分であって、表面張力が少なくとも60dyne/cmであって、粘性度が1.4〜4.5mPa・秒である酸エッチャント又はアルカリエッチャントが挙げられる。酸エッチャントを例示すれば、HF(50%):HNO3(70%):H3PO4(85%):H2O=2:1:1:1又は2:1:1:1.5、或いはHF(50%):HNO3(70%):H3PO4(85%)=2:1:1等がある。更に、この裏面側のみをエッチングしたシリコンウェーハを上述の方法で同様に洗浄する。
このようにして得られたシリコンウェーハは、エピタキシャル成長を行うまでの間、クリーンルーム内において保管される。なお、本発明において、シリコンウェーハの加工方法は上記方法に限定されるものではなく、例えばラッピングと化学エッチングとの間に裏面軽研磨工程等の別の工程を更に含んでもよい。
続いて、上述の方法によって加工され、保管されていたシリコンウェーハにエピタキシャル成長を行う方法について説明する。本発明の方法が効果的なのは、不純物濃度が低く、抵抗率が好ましくは1Ω・cm以上であって、ノンドープのシリコン結晶の一般的な抵抗率である103Ω・cm以下の高抵抗のシリコンウェーハを基板としてエピタキシャル成長する場合である。更に好ましくは、1Ω・cm〜200Ωcmである。その理由は、低抵抗のシリコンウェーハには、元々不純物が多く含まれているため、付着したボロンによる影響が小さいからである。保管されていたシリコンウェーハに、先ず、H2O−H2O2−NH4OHの混合液を用いた、いわゆるSC1洗浄による前洗浄を行う(工程17)。従来のように、湿式洗浄を完全に省略しない理由は、SC1洗浄まで省略するとマウンドやスタッキングフォルト(SF)のようなエピタキシャル欠陥が発生したり、ヘイズのムラ等の不具合が生じるからである。また、SC1洗浄では、洗浄後のウェーハ表面は親水性になるため、フッ酸洗浄を行ったときのような乾燥ムラを引き起こすことは少ない。このため、パーティクルの発生によるエピタキシャル欠陥が生じるといった不具合を起こす原因にはなり難いからである。また、ここでの前洗浄でフッ酸洗浄を行わない理由は、図2の工程27に示すようにフッ酸で洗浄を行うとウェーハ表面が撥水性になるため、その後の乾燥が不十分になり、乾燥ムラが生じてウェーハにシミが残ったり、パーティクルが発生したり、或いはエピタキシャル成長の際にエピタキシャル欠陥が発生する等の不具合が生じるからである。
次に、前洗浄を行ったシリコンウェーハをエピタキシャル成長装置内に搬入する(工程18)。エピタキシャル成長を行う成長装置としては、一般的な枚葉式又はバッチ式のCVD(Chemical Vapor Deposition)装置が用いられる。そして、シリコンウェーハを搬入した装置内の温度を、気相エッチングを行う1000〜1200℃まで昇温させ、H2ガスを装置内に流して水素ベーキングを行う(図示しない)。この温度で保持した状態で、濃度が好ましくは0.5以上2%以下の塩化水素ガスを、好ましくは0.50〜1.0slm(標準リットル毎分)の流量でエッチング速度が0.30μm/分以下になるように水素ガスで希釈し装置内に流して、エッチング取り代が0.1〜0.5μmとなるようにウェーハ表面の気相エッチングを行う(工程19)。ここで塩化水素ガスとする理由は、エピタキシャル成長を行う成長装置に使われるガス種の中で塩化水素ガスによるシリコンのエッチング速度が速いためである。また、温度を上記範囲に限定する理由は、図2の工程29の気相エッチングのように、温度が1000℃未満では、シリコンウェーハにおけるボロンの除去は十分に行うことができない。また、1200℃を越えると、シリコンウェーハの表面に面荒れが生じるからである。また、塩化水素ガスの濃度を上記範囲とする理由は、塩化水素ガス濃度が高いとシリコンへのエッチング速度が速すぎて、面内均一性を悪化させる可能性があるため好ましくない。更に、エッチング取り代を上記範囲に限定する理由は、エッチング取り代が0.1μm未満では、ボロンの除去が不十分となり、ボロンディップを防ぐ効果が得られず、0.5μmを越えると、エピタキシャル成長したときのエピタキシャルウェーハ表面における平坦度と平行度が損なわれる場合があるからである。このようにして、ウェーハ表面に付着したボロンを気相エッチングにより除去する。
そして、成長装置内に原料ガスをキャリアガスとともに流し、上記方法により気相エッチングされたウェーハ表面にエピタキシャル層を形成する(工程20)。エピタキシャル層の形成方法は、特に限定されず、例えば次のような方法で形成することができる。
エピタキシャル層はその結晶性、量産性、装置の簡便さ、種々のデバイス構造形成の容易さなどの観点から、CVD法により形成されることが好ましい。CVD法によるシリコンのエピタキシャル成長は、例えばSiCl4、SiHCl3、SiH2Cl2、SiH4等のシリコンを含む原料ガスをH2ガスとともに成長装置内に導入して、上記シリコンウェーハの表面に、原料ガスの熱分解又は還元により生成されたシリコンを析出させることで行われる。
具体的には、気相エッチングによる洗浄後のシリコンウェーハを1050〜1150℃、好ましくは1100〜1150℃の範囲の所定温度で保持した状態でシリコンウェーハの表面にエピタキシャル層を形成し、このエピタキシャルウェーハを600〜850℃、好ましくは750〜800℃の範囲の所定温度まで5〜20℃/秒、好ましくは8〜18℃/秒の速度で降温して、上記エピタキシャルウェーハを成長装置から取出して室温まで自然冷却する。またエピタキシャル層形成後にウェーハを600〜850℃の範囲の所定温度まで5〜20℃/秒の速度で降温したのは少しでもスループットを稼ぐためである。エピタキシャル形成後は、エピタキシャルウェーハの洗浄を行う(工程21)。
以上の工程によりエピタキシャル成長を行い製造されたエピタキシャルウェーハでは、エピタキシャル成長を行う前のシリコンウェーハ表面に付着するボロンの除去が十分に成されている。このため、製造後のエピタキシャルウェーハにおいて、シリコンウェーハとエピタキシャル層との界面のボロン量が十分に低減され、図4に示すようなボロンディップを生じさせず、デバイス形成後にリーク不良、キャリア濃度のプロファイル異常、エピタキシャル層の抵抗異常といったデバイス特性不良の不具合を解消することができる。
また、前洗浄としてフッ酸洗浄を行っていないため、エピタキシャル層を形成する前のシリコンウェーハにおいて、乾燥ムラを生じさせることなく、パーティクルの発生を抑制することができる。
次に本発明の実施例を比較例とともに詳しく説明する。
<実施例1>
先ず、CZ法により育成されたシリコン単結晶をスライスして得られたスライスウェーハに、ラッピング、化学エッチング、鏡面研磨、洗浄した後に保管されていた直径が20mm、厚さが750μmであり、抵抗率が100Ω・cmのP型シリコンウェーハを用意した。
先ず、CZ法により育成されたシリコン単結晶をスライスして得られたスライスウェーハに、ラッピング、化学エッチング、鏡面研磨、洗浄した後に保管されていた直径が20mm、厚さが750μmであり、抵抗率が100Ω・cmのP型シリコンウェーハを用意した。
次に、このシリコンウェーハに、前洗浄としてH2O−H2O2−NH4OHの混合液を用いたSC1洗浄を行った。このSC1洗浄後のシリコンウェーハを枚葉式のCVD装置に搬入し、装置内の温度を1150℃に保持した状態で、H2ガスを装置内に流して水素ベーキングを行った後、シリコンウェーハの表面に2%の濃度の塩化水素ガスを1slmの流量で流し、エッチング取り代が0.3μmになるように気相エッチングを行った。
気相エッチング終了後、装置内の温度を1150℃に保持したまま、装置内への塩化水素ガスの導入を停止して、H2のキャリアガスとともに原料ガスとしてSiHCl3を装置内へ導入し、大気圧力下、成長温度1150℃、成長速度3.0±0.5μm/分の条件で、厚さ10μmのエピタキシャル層を上記シリコンウェーハ上に形成した。このエピタキシャルウェーハを750℃まで降温し、更に室温まで冷却した後に、エピタキシャルウェーハを成長装置から取出した。このようにして得られたエピタキシャルウェーハを実施例1とした。
<比較例1>
実施例1と同様に、先ず、スライスウェーハにラッピング、化学エッチング、鏡面研磨、洗浄した後に保管されていた抵抗率が100Ω・cm、直径が200mm、厚さが750μmのP型シリコンウェーハを用意し、このシリコンウェーハに、前洗浄としてH2O−H2O2−NH4OHの混合液を用いたSC1洗浄を行った。続いて、塩化水素ガスによる気相エッチングを行わなかったこと、及びエピタキシャル層の厚さを10μmとしたこと以外は、実施例1と同様に、エピタキシャル層を形成した。このようにして得られたエピタキシャルウェーハを比較例1とした。
実施例1と同様に、先ず、スライスウェーハにラッピング、化学エッチング、鏡面研磨、洗浄した後に保管されていた抵抗率が100Ω・cm、直径が200mm、厚さが750μmのP型シリコンウェーハを用意し、このシリコンウェーハに、前洗浄としてH2O−H2O2−NH4OHの混合液を用いたSC1洗浄を行った。続いて、塩化水素ガスによる気相エッチングを行わなかったこと、及びエピタキシャル層の厚さを10μmとしたこと以外は、実施例1と同様に、エピタキシャル層を形成した。このようにして得られたエピタキシャルウェーハを比較例1とした。
<比較例2>
実施例1と同様に、先ず、スライスウェーハにラッピング、化学エッチング、鏡面研磨、洗浄した後に保管されていた抵抗率が100Ω・cm、直径が200mm、厚さが750μmのP型シリコンウェーハを用意した。このシリコンウェーハに、前洗浄として、H2O−H2O2−NH4OHの混合液を用いたSC1洗浄を行った。SC1洗浄後、更にフッ酸洗浄を行ったこと、塩化水素ガスによる気相エッチングを行なわなかったこと以外は、実施例1と同様に、及び厚さ10μmエピタキシャル層をシリコンウェーハ上に形成した。このようにして得られたエピタキシャルウェーハを比較例2とした。
実施例1と同様に、先ず、スライスウェーハにラッピング、化学エッチング、鏡面研磨、洗浄した後に保管されていた抵抗率が100Ω・cm、直径が200mm、厚さが750μmのP型シリコンウェーハを用意した。このシリコンウェーハに、前洗浄として、H2O−H2O2−NH4OHの混合液を用いたSC1洗浄を行った。SC1洗浄後、更にフッ酸洗浄を行ったこと、塩化水素ガスによる気相エッチングを行なわなかったこと以外は、実施例1と同様に、及び厚さ10μmエピタキシャル層をシリコンウェーハ上に形成した。このようにして得られたエピタキシャルウェーハを比較例2とした。
<比較例3>
先ず、CZ法により育成されたシリコン単結晶をスライスして得られたスライスウェーハに、ラッピング、化学エッチング、鏡面研磨、洗浄した後に保管されていた直径が20mm、厚さが750μmであり、抵抗率が15Ω・cmのN型シリコンウェーハを用意した。このシリコンウェーハに、前洗浄としてH2O−H2O2−NH4OHの混合液を用いたSC1洗浄を行った。続いて、エピタキシャル層の厚さを3μmとしたこと以外は、比較例1と同様に、エピタキシャル層を形成した。このようにして得られたエピタキシャルウェーハを比較例3とした。
先ず、CZ法により育成されたシリコン単結晶をスライスして得られたスライスウェーハに、ラッピング、化学エッチング、鏡面研磨、洗浄した後に保管されていた直径が20mm、厚さが750μmであり、抵抗率が15Ω・cmのN型シリコンウェーハを用意した。このシリコンウェーハに、前洗浄としてH2O−H2O2−NH4OHの混合液を用いたSC1洗浄を行った。続いて、エピタキシャル層の厚さを3μmとしたこと以外は、比較例1と同様に、エピタキシャル層を形成した。このようにして得られたエピタキシャルウェーハを比較例3とした。
<比較例4>
抵抗率が6Ω・cmのN型シリコンウェーハを用いたこと、及びエピタキシャル層の厚さを2μmとしたこと以外は、比較例3と同様に、エピタキシャル層をシリコンウェーハ上に形成した。このようにして得られたエピタキシャルウェーハを比較例4とした。
抵抗率が6Ω・cmのN型シリコンウェーハを用いたこと、及びエピタキシャル層の厚さを2μmとしたこと以外は、比較例3と同様に、エピタキシャル層をシリコンウェーハ上に形成した。このようにして得られたエピタキシャルウェーハを比較例4とした。
<比較例5>
抵抗率が15Ω・cmのN型シリコンウェーハを用いたこと、及びエピタキシャル層の厚さを6μmとしたこと以外は、比較例3と同様に、エピタキシャル層をシリコンウェーハ上に形成した。このようにして得られたエピタキシャルウェーハを比較例5とした。
抵抗率が15Ω・cmのN型シリコンウェーハを用いたこと、及びエピタキシャル層の厚さを6μmとしたこと以外は、比較例3と同様に、エピタキシャル層をシリコンウェーハ上に形成した。このようにして得られたエピタキシャルウェーハを比較例5とした。
<比較例6>
抵抗率が9Ω・cmのN型シリコンウェーハを用いたこと、及びエピタキシャル層の厚さを6μmとしたこと以外は、比較例3と同様に、エピタキシャル層をシリコンウェーハ上に形成した。このようにして得られたエピタキシャルウェーハを比較例6とした。
抵抗率が9Ω・cmのN型シリコンウェーハを用いたこと、及びエピタキシャル層の厚さを6μmとしたこと以外は、比較例3と同様に、エピタキシャル層をシリコンウェーハ上に形成した。このようにして得られたエピタキシャルウェーハを比較例6とした。
<比較例7>
抵抗率が0.001Ω・cmのN型シリコンウェーハを用いたこと、及びエピタキシャル層の厚さを7μmとしたこと以外は、比較例3と同様に、エピタキシャル層をシリコンウェーハ上に形成した。このようにして得られたエピタキシャルウェーハを比較例7とした。
抵抗率が0.001Ω・cmのN型シリコンウェーハを用いたこと、及びエピタキシャル層の厚さを7μmとしたこと以外は、比較例3と同様に、エピタキシャル層をシリコンウェーハ上に形成した。このようにして得られたエピタキシャルウェーハを比較例7とした。
<比較例8>
抵抗率が12Ω・cmのP型シリコンウェーハを用いたこと、及びエピタキシャル層の厚さを2μmとしたこと以外は、比較例1と同様に、エピタキシャル層をシリコンウェーハ上に形成した。このようにして得られたエピタキシャルウェーハを比較例8とした。
抵抗率が12Ω・cmのP型シリコンウェーハを用いたこと、及びエピタキシャル層の厚さを2μmとしたこと以外は、比較例1と同様に、エピタキシャル層をシリコンウェーハ上に形成した。このようにして得られたエピタキシャルウェーハを比較例8とした。
<比較例9>
抵抗率が0.006Ω・cmのP型シリコンウェーハを用いたこと、及びエピタキシャル層の厚さを6μmとしたこと以外は、比較例1と同様に、エピタキシャル層をシリコンウェーハ上に形成した。このようにして得られたエピタキシャルウェーハを比較例9とした。
抵抗率が0.006Ω・cmのP型シリコンウェーハを用いたこと、及びエピタキシャル層の厚さを6μmとしたこと以外は、比較例1と同様に、エピタキシャル層をシリコンウェーハ上に形成した。このようにして得られたエピタキシャルウェーハを比較例9とした。
<比較例10>
抵抗率が0.04Ω・cmのP型シリコンウェーハを用いたこと、及びエピタキシャル層の厚さを5μmとしたこと以外は、比較例1と同様に、エピタキシャル層をシリコンウェーハ上に形成した。このようにして得られたエピタキシャルウェーハを比較例10とした。
抵抗率が0.04Ω・cmのP型シリコンウェーハを用いたこと、及びエピタキシャル層の厚さを5μmとしたこと以外は、比較例1と同様に、エピタキシャル層をシリコンウェーハ上に形成した。このようにして得られたエピタキシャルウェーハを比較例10とした。
<比較例11>
抵抗率が1Ω・cmのP型シリコンウェーハを用いたこと、及びエピタキシャル層の厚さを4μmとしたこと以外は、比較例1と同様に、エピタキシャル層をシリコンウェーハ上に形成した。このようにして得られたエピタキシャルウェーハを比較例11とした。
抵抗率が1Ω・cmのP型シリコンウェーハを用いたこと、及びエピタキシャル層の厚さを4μmとしたこと以外は、比較例1と同様に、エピタキシャル層をシリコンウェーハ上に形成した。このようにして得られたエピタキシャルウェーハを比較例11とした。
<比較試験及び評価>
実施例1及び比較例1〜11で得られたエピタキシャルウェーハの広がり抵抗(SR)を評価した。具体的には、SR装置(SSM社製 型式名:SSM2000)を用い、斜めに研磨したウェーハに測定用プローブを刺し、ウェーハ深さでの抵抗率の変化を求めるSR測定により測定した。その結果を図3〜図12に示す。
実施例1及び比較例1〜11で得られたエピタキシャルウェーハの広がり抵抗(SR)を評価した。具体的には、SR装置(SSM社製 型式名:SSM2000)を用い、斜めに研磨したウェーハに測定用プローブを刺し、ウェーハ深さでの抵抗率の変化を求めるSR測定により測定した。その結果を図3〜図12に示す。
一方、前洗浄としてフッ酸洗浄を行った比較例2においても、エピタキシャル層と基板界面のボロン量は十分に低減されており、図5においてボロンディップは見られなかった。しかし、パーティクルカウンターにてエピタキシャル層を成長させる前のシリコンウェーハ表面を観測したところ、図12に示すように、ウェーハ30表面にフッ酸洗浄後のスピンドライヤーによる乾燥が原因と考えられるライン状のパーティクル31の発生が見られた。
また、比較例3〜11では、比較例1と同様、フッ酸洗浄及び塩化水素による気相エッチングを行っていないが、抵抗率が1Ω・cm未満の比較例7,9,10では、不純物の添加量がもともと多いことから、ボロンディップは見られず、シリコンウェーハ表面に付着するボロンによる影響が小さいことが判る。このことから、特にボロンの除去が十分に行える本発明のエピタキシャル成長方法は、ボロンによる影響が大きい、抵抗率が1Ω・cm以上のシリコンウェーハを基板とする成長方法に効果的であることが確認された。
Claims (2)
- 棒状のシリコン単結晶をスライスして得られたスライスウェーハをラッピング又は研削し化学エッチングし鏡面研磨し洗浄した後保管されたボロンがウェーハに付着したシリコンウェーハ上にエピタキシャル成長する方法において、
前記保管されたシリコンウェーハをH2O−H2O2−NH4OHの混合液で洗浄し、
前記混合液で洗浄したシリコンウェーハをエピタキシャル成長装置内に搬入し、
前記成長装置内に搬入したシリコンウェーハの表面に1000〜1200℃の温度で塩化水素ガスを流して、エッチング取り代が0.1〜0.5μmとなるように前記ウェーハ表面の気相エッチングを行って前記ウェーハ表面に付着したボロンを除去し、
引き続いて前記成長装置内に原料ガスをキャリアガスとともに流して前記気相エッチングされたウェーハ表面にエピタキシャル層を形成する
ことを特徴とするシリコンウェーハ上へのエピタキシャル成長方法。 - 前記保管されたシリコンウェーハの抵抗率が1Ω・cm以上である請求項1記載のエピタキシャル成長方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010259866A JP2012114138A (ja) | 2010-11-22 | 2010-11-22 | シリコンウェーハのエピタキシャル成長方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010259866A JP2012114138A (ja) | 2010-11-22 | 2010-11-22 | シリコンウェーハのエピタキシャル成長方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012114138A true JP2012114138A (ja) | 2012-06-14 |
Family
ID=46498056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010259866A Pending JP2012114138A (ja) | 2010-11-22 | 2010-11-22 | シリコンウェーハのエピタキシャル成長方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012114138A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017169290A1 (ja) * | 2016-04-01 | 2017-10-05 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
WO2017183277A1 (ja) * | 2016-04-20 | 2017-10-26 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
IT202000015664A1 (it) * | 2020-06-29 | 2021-12-29 | Pirelli | Processo di produzione di un componente di rinforzo per uno pneumatico, e relativo processo di produzione di pneumatici |
-
2010
- 2010-11-22 JP JP2010259866A patent/JP2012114138A/ja active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017169290A1 (ja) * | 2016-04-01 | 2017-10-05 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
JP2017188507A (ja) * | 2016-04-01 | 2017-10-12 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
WO2017183277A1 (ja) * | 2016-04-20 | 2017-10-26 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
JP2017195273A (ja) * | 2016-04-20 | 2017-10-26 | 信越半導体株式会社 | エピタキシャルウェーハの製造方法 |
KR20180134907A (ko) * | 2016-04-20 | 2018-12-19 | 신에쯔 한도타이 가부시키가이샤 | 에피택셜 웨이퍼의 제조 방법 |
CN109075039A (zh) * | 2016-04-20 | 2018-12-21 | 信越半导体株式会社 | 外延晶片的制造方法 |
KR102521336B1 (ko) * | 2016-04-20 | 2023-04-13 | 신에쯔 한도타이 가부시키가이샤 | 에피택셜 웨이퍼의 제조 방법 |
IT202000015664A1 (it) * | 2020-06-29 | 2021-12-29 | Pirelli | Processo di produzione di un componente di rinforzo per uno pneumatico, e relativo processo di produzione di pneumatici |
WO2022003741A1 (en) * | 2020-06-29 | 2022-01-06 | Pirelli Tyre S.P.A. | Manufacturing process of a reinforcing component for a tyre, and related manufacturing process of tyres |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5018066B2 (ja) | 歪Si基板の製造方法 | |
JP2007204286A (ja) | エピタキシャルウェーハの製造方法 | |
JP2006222453A (ja) | シリコンウエーハの製造方法及びシリコンウエーハ並びにsoiウエーハ | |
TWI739445B (zh) | 磷化銦基板、及磷化銦基板之製造方法 | |
TWI747695B (zh) | 磷化銦基板 | |
US8815710B2 (en) | Silicon epitaxial wafer and method for production thereof | |
TWI753114B (zh) | GaAs基板及其製造方法 | |
US20100021688A1 (en) | Wafer manufacturing method and wafer obtained through the method | |
JP2012142485A (ja) | エピタキシャルウェーハの製造方法、エピタキシャルウェーハ | |
JP5273150B2 (ja) | シリコンエピタキシャルウェーハの製造方法 | |
US20090203212A1 (en) | Surface Grinding Method and Manufacturing Method for Semiconductor Wafer | |
JP2012114138A (ja) | シリコンウェーハのエピタキシャル成長方法 | |
JP2004091234A (ja) | エピタキシャルウェーハとその製造方法 | |
JP6376072B2 (ja) | エピタキシャルウェーハの製造方法 | |
US8420514B2 (en) | Epitaxial silicon wafer and method for manufacturing same | |
US6211088B1 (en) | Manufacturing method for semiconductor gas-phase epitaxial wafer | |
JP2012204369A (ja) | エピタキシャルウェーハの製造方法 | |
JP2012174935A (ja) | エピタキシャルウェーハの製造方法 | |
JP2010171330A (ja) | エピタキシャルウェハの製造方法、欠陥除去方法およびエピタキシャルウェハ | |
JP5347791B2 (ja) | 半導体エピタキシャルウエーハの製造方法 | |
JP2007073594A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
JP2002020200A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
JP3274810B2 (ja) | サンドブラストを施した半導体ウエーハの洗浄方法およびこの方法で洗浄した半導体ウエーハ | |
JP2011044505A (ja) | シリコンエピタキシャルウェーハの製造方法 | |
JP5803722B2 (ja) | シリコンエピタキシャルウェーハの製造方法 |