KR20060082128A - 표시 패널용 기판 - Google Patents

표시 패널용 기판 Download PDF

Info

Publication number
KR20060082128A
KR20060082128A KR1020050002580A KR20050002580A KR20060082128A KR 20060082128 A KR20060082128 A KR 20060082128A KR 1020050002580 A KR1020050002580 A KR 1020050002580A KR 20050002580 A KR20050002580 A KR 20050002580A KR 20060082128 A KR20060082128 A KR 20060082128A
Authority
KR
South Korea
Prior art keywords
gate
unit
driving circuit
test
test signal
Prior art date
Application number
KR1020050002580A
Other languages
English (en)
Inventor
김범준
안병재
강신택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050002580A priority Critical patent/KR20060082128A/ko
Publication of KR20060082128A publication Critical patent/KR20060082128A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

픽셀 불량 검사 공정이 용이한 표시 패널용 기판이 개시된다. 게이트 구동회로부는 표시 영역을 둘러싸는 제1 주변 영역에 형성되어 게이트 배선들에 게이트 신호들을 출력한다. 게이트 보조회로부는 표시 영역을 둘러싸는 제2 주변 영역에 형성되어 게이트 구동회로부로부터 출력된 게이트 신호들의 로우 레벨을 설정한다. 제1 검사부는 게이트 구동회로부의 입력단자에 제1 테스트 신호를 인가한다. 제2 검사부는 상기 게이트 보조회로부의 입력단자에 제2 테스트 신호를 인가한다. 이에 따라, 게이트 구동회로 및 게이트 보조회로에 해당하는 테스트 신호를 인가하여 화소 영역의 스위칭 소자를 구동시키는 테스트 게이트 신호를 생성함으로써 검사 공정을 용이하게 할 수 있다.
게이트 구동회로, 풀-다운, 어레이 검사 공정

Description

표시 패널용 기판{SUBSTRATE FOR DISPLAY PANEL}
도 1은 본 발명의 실시예에 따른 표시 패널용 기판의 개략적인 평면도이다.
도 2는 도 1에 도시된 표시 패널용 기판의 게이트 검사 방식을 설명하기 위한 블록도이다.
도 3은 본 발명의 다른 실시예에 따른 게이트 배선들의 검사 방식을 설명하기 위한 블록도이다.
<도면의 주요부분에 대한 부호의 설명>
130: 게이트 구동회로 140 : 게이트 보조회로
150 : 게이트 검사부 152 : 제1 검사패드부
154 : 제2 검사패드부
본 발명은 표시 패널용 기판에 관한 것으로, 보다 상세하게는 검사 공정이 용이한 표시 패널용 기판에 관한 것이다.
일반적으로, 액정 표시 장치는 복수의 게이트 배선들과 복수의 데이터 배선들이 구비된 액정 표시 패널, 복수의 게이트 배선들에 게이트 신호를 출력하는 게 이트 구동회로 및 복수의 데이터 배선에 데이터 신호를 출력하는 데이터 구동회로로 이루어진다. 상기 게이트 구동회로 및 데이터 구동회로는 칩 형태로 상기 액정 표시 패널에 실장된다.
상기 액정 표시 장치의 전체적인 사이즈를 감소시키면서 생산성을 증대시키기 위하여 게이트 구동회로를 액정 표시 패널에 집적하는 구조가 개발되고 있다.
상기 액정 표시 패널의 제조 공정 중 어레이 기판 상에 게이트 배선들 및 데이터 배선들이 형성되면, 각 배선들의 전기적 동작 상태를 검사하는 검사 공정이 수행된다. 상기 검사 공정은 상기 게이트 배선들을 하나로 묶어 테스트 신호를 인가하는 1G 방식을 사용하고 있다.
상기 1G 방식으로 게이트 펄스를 상기 게이트 구동회로에 인가하여 테스트 동작을 수행하면, 상기 게이트 구동회로의 구동 특성상 상기 게이트 신호의 하이 레벨 구간 동안 인접하는 픽셀들의 불량을 검출할 수 있다.
하지만, 상기 게이트 신호가 실질적으로 로우 레벨인 구간에 상기 게이트 라인에서 느끼는 게이트 신호는 하이 레벨로 플로팅(FLOATING)된 상태이므로 실질적으로 불량 검출이 불가능한 문제점이 있다.
이에 본 발명의 기술적 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 게이트 구동회로가 집적되는 표시 패널용 기판의 검사 공정을 용이하게 하기 위한 표시 패널용 기판을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시 영역에는 게이트 배선들과 데이터 배선들에 의해 정의되는 복수의 화소 영역에 형성된 복수의 스위칭 소자들이 형성된 표시 패널용 기판은 게이트 구동회로부, 게이트 보조회로부, 제1 검사부 및 제2 검사부를 포함한다.
상기 게이트 구동회로부는 상기 표시 영역을 둘러싸는 제1 주변 영역에 형성되어 상기 게이트 배선들에 게이트 신호들을 출력한다. 상기 게이트 보조회로부는 상기 표시 영역을 둘러싸는 제2 주변 영역에 형성되어 상기 게이트 구동회로부로부터 출력된 게이트 신호들의 로우 레벨을 설정한다. 상기 제1 검사부는 상기 게이트 구동회로부의 입력단자에 제1 테스트 신호를 인가한다. 상기 제2 검사부는 상기 게이트 보조회로부의 입력단자에 제2 테스트 신호를 인가한다.
바람직하게 상기 제1 테스트 신호는 상기 게이트 구동회로부를 구동하는 전압이고, 상기 제2 테스트 신호는 상기 게이트 구동회로부로부터 출력되는 게이트 신호들을 로우 레벨로 설정하는 전압이다.
상기 게이트 구동회로부는 복수의 스테이지들이 연결된 쉬프트레지스터이며, 상기 게이트 보조회로부는 상기 복수의 스테이지들에 각각 대응하여 형성되고, 상기 복수의 스테이지들로부터 출력되는 상기 게이트 신호들을 로우 레벨로 설정하는 복수의 풀-다운 트랜지스터들이 형성된다.
상기한 본 발명의 목적을 실현하기 위한 다른 실시예에 따른 표시 영역에는 게이트 배선들과 데이터 배선들에 의해 정의되는 복수의 화소 영역에 형성된 복수의 스위칭 소자들이 형성된 표시 패널용 기판은 게이트 구동회로부, 게이트 보조회 로부 및 검사부를 포함한다.
상기 게이트 구동회로부는 상기 표시 영역을 둘러싸는 제1 주변 영역에 형성되어 상기 게이트 배선들에 게이트 신호들을 출력한다. 상기 게이트 보조회로부는 상기 표시 영역을 둘러싸는 제2 주변 영역에 형성되어 상기 게이트 구동회로부로부터 출력된 게이트 신호들의 로우 레벨을 설정한다. 상기 검사부는 상기 게이트 보조회로부에 테스트 신호를 인가한다.
바람직하게 상기 게이트 보조회로부는, 상기 복수의 스테이지들에 각각 대응하여 형성되고, 상기 복수의 스테이지들로부터 출력되는 상기 게이트 신호들을 로우 레벨로 설정하는 복수의 풀-다운 트랜지스터들이 형성된 풀-다운부와, 상기 풀-다운 트랜지스터들의 동작을 제어하는 복수의 제어 트랜지스터들이 형성된 스위칭부를 포함한다.
더욱 바람직하게는 상기 검사부는 상기 풀-다운부의 입력단자에 제1 테스트 신호를 인가하는 제1 검사패드부와, 상기 스위칭부의 입력단자에 제2 테스트 신호를 인가하는 제2 검사패드부를 포함한다.
상기 제1 검사패드부에는 상기 스위칭 소자를 액티브시키는 온 전압과 상기 스위칭 소자를 인액티브시키는 오프 전압으로 정의되는 펄스 전압을 인가하고, 상기 제2 검사패드부에는 상기 스위칭부를 턴-온시키는 온 전압을 인가한다.
이러한 표시 패널용 기판에 의하면, 게이트 배선들을 액티브 시키는 게이트 신호를 출력하는 게이트 구동회로가 기판 상에 집적되는 표시 패널용 기판의 배선들의 전기적 동작 상태에 대한 검사를 용이하게 할 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 실시예에 따른 표시 패널용 기판의 개략적인 평면도이다.
도 1을 참조하면, 표시 패널용 기판(100)은 화상이 표시되는 표시 영역(DA)과 상기 표시 영역(DA)을 둘러싸는 주변 영역(PA)으로 이루어진다. 상기 표시 영역(DA)에는 복수의 데이터 배선(DL)들과 복수의 게이트 배선(GL)들에 의해 정의되는 복수의 화소 영역들이 구비된다. 상기 화소 영역에는 스위칭 소자(TFT)와, 상기 스위칭 소자(TFT)와 연결된 화소 전극 및 스토리지 캐패시터(CST)가 형성된다. 상기 화소 전극은 액정 캐패시터(CLC)의 제1 전극을 정의한다.
상기 주변 영역은 복수의 게이트 배선(GL)들의 일단부에 위치하는 제1 주변 영역(PA1)과, 복수의 게이트 배선(GL)들의 타단부에 위치하는 제2 주변 영역(PA2)과, 복수의 데이터 배선(DL)들의 일단부에 위치하는 제3 주변 영역(PA3)을 포함한다.
상기 제1 주변 영역(PA1)에는 게이트 배선들에 게이트 신호들을 출력하는 게이트 구동회로(130)가 집적되고, 상기 제2 주변 영역(PA2)에는 상기 게이트 구동회로(130)로부터 출력되는 게이트 신호들의 로우 레벨(VSS)을 결정하는 게이트 보조회로(140)가 집적된다.
상기 제3 주변 영역(PA3)에는 데이터 배선들에 데이터 신호들을 출력하는 데이터 구동회로가 실장 또는 집적된다. 또한, 상기 제3 주변 영역(PA3)에는 상기 게이트 구동회로(130) 및 게이트 보조회로(140)에 테스트 신호를 인가하는 게이트 검사부(140)가 형성된다. 상기 게이트 검사부(150)는 게이트 구동회로(130)에 테스트 신호를 인가하는 제1 검사패드부(152)와 게이트 보조회로(140)에 테스트 신호를 인가하는 제2 검사패드부(154)가 형성된다.
도 2는 도 1에 도시된 표시 패널용 기판의 게이트 검사 방식을 설명하기 위한 블록도이다.
도 2를 참조하면, 게이트 구동회로(130)는 n개의 스테이지들(SRC1,SRC2,...,SRCn)과 더미 스테이지(SRCd)로 구성되며, 복수의 스테이지들이 종속적으로 연결된다.
상기 스테이지 각각은 복수의 박막트랜지스터들이 집적되어 형성된 것으로, 입력단자들과 출력단자들을 갖는다. 상기 입력단자들은 개시신호인 수직개시신호(STV) 또는 이전 스테이지 출력신호가 입력되는 입력단자(IN)와, 다음 스테이지의 출력신호 또는 더미 스테이지(SRCd)의 출력신호가 입력되는 제어단자(CL), 제1 클럭신호(CKV) 또는 제2 클럭신호(CKVB)가 입력되는 클럭단자(CK)와, 오프 전압(VSS)이 인가되는 전압단자(VSS)를 포함한다.
상기 출력단자는 해당하는 게이트 배선들과 연결되어 게이트 신호들(G1,G2,..Gn)을 출력한다. 제1 클럭신호(CKV)는 홀수번째 스테이지들에 제공되고, 제2 클럭신호(CKVB)는 짝수번째 스테이지들에 제공된다. 상기 제1 클럭신호(CKV)와 상기 제2 클럭신호(CKVB)는 서로 반대되는 위상을 갖는다.
한편, 게이트 보조회로(140)는 상기 복수의 스테이지의 출력신호를 오프 전압(VSS)에 기초하여 로우 레벨로 풀-다운시키는 풀-다운 트랜지스터(TR1,TR2,..,TRn)들이 상기 n개의 스테이지들에 대응하여 각각 형성된다. 구체적으 로, 상기 풀-다운 트랜지스터(TR1)의 게이트 전극은 다음 스테이지의 출력신호(G2)가 인가되고, 소스 전극은 현재 스테이지의 출력신호(G1)가 인가되고, 드레인 전극은 오프 전압(VSS)이 인가된다. 이에 의해 다음 스테이지로부터 출력신호(G2)가 상기 게이트 전극으로 인가되면, 현재 스테이지의 출력신호(G1)를 로우 레벨(VSS)로 풀-다운시킨다.
구체적인 게이트 구동회로(130)의 동작은, 첫 번째 스테이지(SRC1)는 수직개시신호(STV), 제1 클럭신호(CKV) 또는 제2 클럭신호(CKVB) 및 오프 전압(VSS)에 의해 구동이 개시되면서, 나머지 스테이지들은 입력단자(IN)에 이전 스테이지의 출력신호가 입력되고, 제어단자(CL)에 다음 스테이지의 출력신호가 입력되어 순차적으로 게이트 신호들(G1,G2,..Gn)을 출력한다.
상기 게이트 구동회로(130)와 게이트 보조회로(140)를 통해서 상기 기판 상에 형성된 게이트 배선(GL)들에 테스트 신호를 인가하여 배선들의 전기적인 동작상태를 검사한다.
상기 게이트 검사부(150)에 테스트 신호를 인가하여 테스트를 위한 게이트 신호를 생성하는 방식은 다음과 같다.
도 1 및 도 2를 참조하면, 게이트 검사부는 게이트 구동회로(130)의 입력단자들(131,132,133,134)에 제1 테스트 신호를 인가하는 제1 검사패드부(152)와 게이트 보조회로(140)의 입력단자(141)에 제2 테스트 신호를 인가하는 제2 검사패드부(154)를 포함한다.
상기 제1 검사패드부(152)는 상기 게이트 구동회로(130)의 입력단자인 제1 클럭단자(131)와, 제2 클럭단자(132)와, 개시신호 입력단자(133) 및 오프전압 입력단자(134)를 하나로 묶는다. 상기 제2 검사패드부(154)는 상기 게이트 보조회로(140)의 입력단자인 오프 전압(VSS) 입력단자(141)에 연장된다.
제1 검사패드부(152)에는 상기 게이트 구동회로부(130)를 구동시키는 테스트 전압인 온 전압(VON)을 인가하고, 제2 검사패드부(154)에는 상기 게이트 구동회로부(130)로부터 출력되는 게이트 신호들을 로우 레벨로 설정하는 테스트 전압이 오프 전압(VOFF=VSS)을 인가한다.
이에 게이트 구동회로(130)는 상기 온 전압(VON)에 기초하여 n개의 스테이지들로부터 게이트 신호들(G1,G2,..,Gn)이 출력된다. 한편, 제2 검사패드부(154)를 통해 상기 게이트 보조회로(140)에 인가된 오프 전압(VSS)에 기초하여 상기 게이트 보조회로(140)의 상기 게이트 신호들(G1,G2,..,Gn)은 로우 레벨로 풀-다운된다.
예컨대, 첫 번째 풀-다운 트랜지스터(TR1)는 두 번째 스테이지로부터 출력된 게이트 신호(G2)가 입력되면, 첫 번째 스테이지(SRC1)로부터 출력된 게이트 신호(G1)의 레벨을 오프 전압(VSS) 레벨로 풀-다운시킨다. 이와 같은 방식으로 제2 검사패드부(154)로부터 입력된 오프 전압(VSS)에 의해 게이트 배선으로 출력되는 게이트 신호들을 로우 레벨로 풀-다운시킨다.
이와 같은 방식으로, 게이트 구동회로(130) 및 게이트 보조회로(140)에 의해 출력되는 테스트 게이트 신호에 의해 복수의 화소 영역에 형성된 스위칭 소자들이 구동됨에 따라서 배선들의 오류에 의한 픽셀 불량을 검출할 수 있다.
도 2에서는 게이트 구동회로(130)에 구비되는 스테이지들이 서로 인접하면서 캐스캐이드(cascade) 연결되어 순차적으로 게이트 신호를 출력하는 것을 도시하였으나, 이에 한정하는 것을 아니다.
또한, 도 2에서는 각각의 스테이지가 제어단자(CL)를 통해 다음 스테이지로부터 제어신호를 공급받아 리셋되는 것을 설명하였으나, 더미 스테이지(SRCd)로부터 제어신호를 일괄적으로 제공받을 수도 있을 것이다.
도 3은 본 발명의 다른 실시예에 따른 게이트 배선들의 검사 방식을 설명하기 위한 블록도이다.
도 3을 참조하면, 표시 패널용 기판에는 게이트 구동회로(230)와 게이트 보조회로(240) 및 게이트 검사부(250)가 형성된다.
상기 게이트 구동회로(230)는 n개의 스테이지들(SRC1,SRC2,...,SRCn)과 더미 스테이지(SRCd)로 구성되며, 입력단자들(231,232,233,234)과 출력단자들을 포함한다.
상기 게이트 보조회로(240)는 상기 n개의 스테이지들(SRC1,SRC2,...,SRCn)로부터 출력되는 게이트 신호들(G1,G2,..Gn)을 오프 전압(VSS) 레벨로 풀-다운시키는 풀-다운 트랜지스터들(TR1,TR2,..TRn)로 구성된 풀-다운부(242)와, 상기 풀-다운부(241)의 풀-다운 트랜지스터들(TR1,TR2,..TRn)을 선택적으로 동작시키는 제어 트랜지스터들(TRs1,TRs2,..TRsn)로 구성된 스위칭부(244)를 포함한다. 제어 트랜지스터(TRs1)의 게이트 전극은 스위칭부(244)의 입력단자(246)와 연결되고, 전류 전극은 스테이지의 출력배선(또는 게이트 배선) 및 풀-다운부(242)의 입력단자(243)와 각각 연결된다.
상기 게이트 검사부(250)는 상기 게이트 보조회로(240), 즉, 풀-다운부(242)의 입력단자(243)에 연장된 제1 검사패드부(252)와, 상기 스위칭부(244)의 입력단자(246)에 연장된 제2 검사패드부(254)를 포함한다.
상기 게이트 검사부(250)에 테스트 신호를 인가하여 테스트를 위한 게이트 신호를 생성하는 방식은 다음과 같다.
상기 스위칭부(244)를 턴-온시키는 제1 테스트 신호인 온 전압(VON)을 상기 제2 검사패드부(254)에 인가한다. 이에 의해 상기 스위칭부(244)의 제어 트랜지스터들(TRs1,TRs2,..TRsn)이 턴-온 시키면, 상기 풀-다운부(242)의 입력단자(243)와 연결된 제1 검사패드부(252)에 온 전압(VON) 및 오프 전압(VSS)을 인가한다.
상기 제1 검사패드부(252)에 온 전압(VON) 및 오프 전압(VSS)이 스윙(SWING)함에 따라서 게이트 펄스가 생성된다. 상기 풀-다운 트랜지스터들(TR1,TR2,..TRn)과 연결된 게이트 배선들에는 상기 게이트 펄스가 인가되고, 상기 게이트 펄스에 의해 화소 영역에 형성된 스위칭 소자(TFT)들이 구동된다. 즉, 온 전압(VON)이 인가되면 복수의 화소 영역들에 형성된 스위칭 소자(TFT)들이 액티브되고, 상기 오프 전압(VSS)이 인가되면 상기 스위칭 소자(TFT)들이 인액티브된다.
이와 같은 방식으로, 제1 검사패드부(252) 및 제2 검사패드부(254)에 해당하는 테스트 신호를 인가하여 생성된 테스트 게이트 신호에 의해 복수의 화소 영역에 형성된 스위칭 소자들이 구동됨에 따라서 배선들의 오류에 의한 픽셀 불량을 검출할 수 있다.
한편, 검사 공정 이후, 실질적으로 게이트 구동회로(230)가 구동될 경우에 는, 상기 게이트 보조회로(240)의 입력단자, 즉, 풀-다운부(242)의 입력단자(243)와, 스위칭부(244)의 입력단자(246)에는 오프 전압(VSS)을 인가한다. 상기 게이트 보조회로(240)에 상기 오프 전압(VSS)이 인가됨에 따라서 상기 게이트 구동회로(230)로부터 출력되는 게이트 신호들을 오프 전압(VSS)의 레벨로 풀-다운된다.
이상에서 설명한 바와 같이, 본 발명에 따르면 게이트 배선들을 액티브시키는 게이트 신호를 출력하는 게이트 구동회로가 기판 상에 집적되는 표시 패널용 기판의 배선들의 전기적 동작 상태에 대한 검사를 용이하게 할 수 있다.
구체적으로, 게이트 구동회로의 입력단자들 및/또는 상기 게이트 구동회로의 출력신호를 오프 전압 레벨로 풀-다운시키는 게이트 보조회로의 입력단자에 테스트 신호를 인가하여 테스트 게이트 신호를 생성함으로써, 게이트 배선들의 동작 상태를 검사할 수 있다. 따라서, 상기 테스트 게이트 신호에 의해 복수의 화소 영역들에 형성된 스위칭 소자들의 구동이 용이해짐에 따라서 실질적으로 배선상의 오류에 의한 픽셀 불량을 검출 할 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (8)

  1. 표시 영역에는 게이트 배선들과 데이터 배선들에 의해 정의되는 복수의 화소 영역들이 형성되고, 상기 화소 영역 각각에는 스위칭 소자가 형성된 표시 패널용 기판에서,
    상기 표시 영역을 둘러싸는 제1 주변 영역에 형성되어 상기 게이트 배선들에 게이트 신호들을 출력하는 게이트 구동회로부;
    상기 표시 영역을 둘러싸는 제2 주변 영역에 형성되어 상기 게이트 구동회로부로부터 출력된 게이트 신호들의 로우 레벨을 설정하는 게이트 보조회로부;
    상기 게이트 구동회로부의 입력단자에 제1 테스트 신호를 인가하는 제1 검사부; 및
    상기 게이트 보조회로부의 입력단자에 제2 테스트 신호를 인가하는 제2 검사부를 포함하는 표시 패널용 기판.
  2. 제1항에 있어서,
    상기 제1 테스트 신호는 상기 게이트 구동회로부를 구동하는 전압이고,
    상기 제2 테스트 신호는 상기 게이트 구동회로부로부터 출력되는 게이트 신호들을 로우 레벨로 설정하는 전압인 것을 특징으로 하는 표시 패널용 기판.
  3. 제1항에 있어서, 상기 게이트 구동회로부는,
    복수의 스테이지들이 연결된 쉬프트레지스터인 것을 특징으로 하는 표시 패널용 기판.
  4. 제3항에 있어서, 상기 게이트 보조회로부는,
    상기 복수의 스테이지들에 각각 대응하여 형성되고, 상기 복수의 스테이지들로부터 출력되는 상기 게이트 신호들을 로우 레벨로 설정하는 복수의 풀-다운 트랜지스터들이 형성된 것을 특징으로 하는 표시 패널용 기판.
  5. 표시 영역에는 게이트 배선들과 데이터 배선들에 의해 정의되는 복수의 화소 영역들이 형성되고, 상기 화소 영역 각각에는 스위칭 소자가 형성된 표시 패널용 기판에서,
    상기 표시 영역을 둘러싸는 제1 주변 영역에 형성되어 상기 게이트 배선들에 게이트 신호들을 출력하는 게이트 구동회로부;
    상기 표시 영역을 둘러싸는 제2 주변 영역에 형성되어 상기 게이트 구동회로부로부터 출력된 게이트 신호들의 로우 레벨을 설정하는 게이트 보조회로부;
    상기 게이트 보조회로부에 테스트 신호를 인가하는 검사부를 포함하는 표시 패널용 기판.
  6. 제5항에 있어서, 상기 게이트 보조회로부는,
    상기 복수의 스테이지들에 각각 대응하여 형성되고, 상기 복수의 스테이지들 로부터 출력되는 상기 게이트 신호들을 로우 레벨로 설정하는 복수의 풀-다운 트랜지스터들이 형성된 풀-다운부; 및
    상기 풀-다운 트랜지스터들의 동작을 제어하는 복수의 제어 트랜지스터들이 형성된 스위칭부를 포함하는 표시 패널용 기판.
  7. 제6항에 있어서, 상기 검사부는,
    상기 풀-다운부의 입력단자에 제1 테스트 신호를 인가하는 제1 검사패드부; 및
    상기 스위칭부의 입력단자에 제2 테스트 신호를 인가하는 제2 검사패드부를 포함하는 것을 특징으로 하는 표시 패널용 기판.
  8. 제7항에 있어서, 상기 제1 검사패드부에는 상기 스위칭 소자를 액티브시키는 온 전압과 상기 스위칭 소자를 인액티브시키는 오프 전압으로 정의되는 펄스 전압을 인가하고,
    상기 제2 검사패드부에는 상기 스위칭부를 턴-온시키는 온 전압을 인가하는 것을 특징으로 하는 표시 패널용 기판.
KR1020050002580A 2005-01-11 2005-01-11 표시 패널용 기판 KR20060082128A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050002580A KR20060082128A (ko) 2005-01-11 2005-01-11 표시 패널용 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050002580A KR20060082128A (ko) 2005-01-11 2005-01-11 표시 패널용 기판

Publications (1)

Publication Number Publication Date
KR20060082128A true KR20060082128A (ko) 2006-07-14

Family

ID=37172904

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050002580A KR20060082128A (ko) 2005-01-11 2005-01-11 표시 패널용 기판

Country Status (1)

Country Link
KR (1) KR20060082128A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924142B1 (ko) * 2008-04-01 2009-10-28 삼성모바일디스플레이주식회사 평판표시장치, 이의 에이징 방법 및 점등 테스트 방법
CN108154833A (zh) * 2018-01-03 2018-06-12 京东方科技集团股份有限公司 一种栅极驱动电路的输出检测电路及其方法、显示装置
CN108389536A (zh) * 2018-03-03 2018-08-10 武汉华星光电半导体显示技术有限公司 Goa检测电路及检测方法
CN110047420A (zh) * 2019-04-30 2019-07-23 深圳市华星光电技术有限公司 栅极驱动电路

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100924142B1 (ko) * 2008-04-01 2009-10-28 삼성모바일디스플레이주식회사 평판표시장치, 이의 에이징 방법 및 점등 테스트 방법
US9087479B2 (en) 2008-04-01 2015-07-21 Samsung Display Co., Ltd. Flat panel display device, method of aging the same, and method of testing lighting of the same
US9747831B2 (en) 2008-04-01 2017-08-29 Samsung Display Co., Ltd. Flat panel display device, method of aging the same, and method of testing lighting of the same
USRE49135E1 (en) 2008-04-01 2022-07-12 Samsung Display Co., Ltd. Flat panel display device, method of aging the same, and method of testing lighting of the same
CN108154833A (zh) * 2018-01-03 2018-06-12 京东方科技集团股份有限公司 一种栅极驱动电路的输出检测电路及其方法、显示装置
CN108389536A (zh) * 2018-03-03 2018-08-10 武汉华星光电半导体显示技术有限公司 Goa检测电路及检测方法
CN110047420A (zh) * 2019-04-30 2019-07-23 深圳市华星光电技术有限公司 栅极驱动电路
CN110047420B (zh) * 2019-04-30 2022-04-01 Tcl华星光电技术有限公司 栅极驱动电路

Similar Documents

Publication Publication Date Title
JP4959974B2 (ja) アレイ基板及びこれを有する表示装置
KR101148206B1 (ko) 표시 기판과, 이의 검사 방법
KR100951357B1 (ko) 액정 표시 장치
KR101502366B1 (ko) 액정 표시 장치 및 그 검사 방법
KR101529288B1 (ko) 표시장치
KR20070017600A (ko) 쉬프트 레지스터 및 이를 갖는 표시장치
JP2008020675A (ja) 画像表示装置
CN101004498A (zh) 液晶显示器及其修复方法
US8264250B2 (en) Array substrate having increased inspection efficiency and display apparatus having the same
KR20060082128A (ko) 표시 패널용 기판
JP4624109B2 (ja) 半導体装置の検査回路
KR20080055248A (ko) 표시 패널
KR100930494B1 (ko) 검사장치
KR20060115518A (ko) 표시 패널 및 이를 이용한 검사 방법
KR101073041B1 (ko) 어레이 기판
KR20070057325A (ko) 표시 기판 및 이의 검사 방법
KR20060083746A (ko) 표시 패널용 기판 및 이를 이용한 검사 방법
KR20060062605A (ko) 표시 패널 및 이의 검사 방법
KR20070074078A (ko) 액정표시장치
KR100976982B1 (ko) 게이트 구동회로 및 이를 갖는 표시장치
KR20070079679A (ko) 표시 기판의 검사 방법
KR100897503B1 (ko) 액정표시장치
KR20060096674A (ko) 티에프티 기판의 테스트 방법
KR20060047064A (ko) 표시 장치
KR20060083631A (ko) 게이트 구동회로 및 이를 갖는 표시장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination