JP4238508B2 - 光導波路型素子およびその製造方法 - Google Patents
光導波路型素子およびその製造方法 Download PDFInfo
- Publication number
- JP4238508B2 JP4238508B2 JP2002050263A JP2002050263A JP4238508B2 JP 4238508 B2 JP4238508 B2 JP 4238508B2 JP 2002050263 A JP2002050263 A JP 2002050263A JP 2002050263 A JP2002050263 A JP 2002050263A JP 4238508 B2 JP4238508 B2 JP 4238508B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- groove
- optical waveguide
- etching
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0425—Electrodes, e.g. characterised by the structure
- H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/022—Mountings; Housings
- H01S5/0233—Mounting configuration of laser chips
- H01S5/02345—Wire-bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/2054—Methods of obtaining the confinement
- H01S5/2081—Methods of obtaining the confinement using special etching techniques
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Semiconductor Lasers (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Light Receiving Elements (AREA)
- Optical Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体を用いた光導波路型素子およびその製造方法に関する。
【０００２】
【従来技術】
近年、半導体レーザ、ＰＤ、光変調器、光増幅器などの半導体材料を用いた光デバイスに対しては、高性能化・低コスト化が要求されている。
【０００３】
高性能化においては、特に、ギガヘルツ以上の周波数応答が要求されており、その要求を満たす光導波路構造としてリッジ型光導波路が注目されている。
【０００４】
このリッジ型光導波路は、製造上、メサストライプの幅の制御が簡単であり、また、構造上、メサストライプの脇を電気的絶縁性を持ち且つ低誘電率材料である固体材料、即ち、無機絶縁材料、例えばＳｉＯ2 、ＳｉＮ、ＳｉＯＮ等あるいは有機絶縁材料、例えばポリイミド等、またはこれら無機絶縁材料と有機絶縁材料の組み合わせたもので埋め込む構造、を有するという特徴を有する。
【０００５】
電圧もしくは電流の印加手段は、メサストライプの上端から電気的に接続されている金属膜（数十から数百ミクロン角）に給電ラインからワイヤボンディングするなどして実現する。以下、その金属膜を電極パッドという。電極パッドの下地に、例えばポリイミドなどの有機絶縁材料を単に厚く形成するだけで、電極とＧＮＤ間の電気容量（以下、電極間容量という）を小さく抑えることができる、というのがリッジ型光導波路の構造的な特徴である。
【０００６】
このリッジ型光導波路の構造について、代表的な文献である「Ｙｕｋｉｏ Ｎｏｄａ、ｅｔ．ａｌ．、「Ｈｉｇｈ−ｓｐｅｅｄ ｅｌｅｃｔｒｏａｂｓｏｒｐｔｉｏｎ ｍｏｄｕｌａｔｏｒ ｗｉｔｈ ｓｔｒｉｐ−ｌｏａｄｅｄ ＧａＩｎＡｓＰ Ｐｌａｎｅｒ ｗａｖｅｇｕｉｄｅ」ＩＥＥＥＪｏｕｒｎａｌ ｏｆ Ｌｉｇｈｔｗａｖｅ Ｔｅｃｈｎｏｌｏｇｙ ｖｏｌ．ＬＴ−４、Ｎｏ．１０、１９８６」に基づいて説明する。
【０００７】
図７は、電界効果型（ｅｌｅｃｔｒｏ ａｂｓｏｒｐｔｉｏｎ）光変調器（ｌｉｇｈｔ ｍｏｄｕｌａｔｏｒ）の従来例の構成図である。
【０００８】
構造は、最下層から上層に向かって、Ａｕ層、Ｓｎ−Ａｕ層、ｎドープ−ＩｎＰサブストレート、アンドープＩｎＰ層、アンドープＧａＩｎＡｓＰ層、アンドープＩｎＰ層、Ｐドープ−ＩｎＰ層、Ｓｉ3 Ｎ4 層、ポリイミド層、Ｓｉ3 Ｎ4 層、Ｃｒ／Ａｕのエレクトロードまたはボンディングパッドの積層構造になっている。
【０００９】
ストライプは（０１１）方向に平行で４から８μｍ幅になっている。エッチングされた表面は、０．６μｍ厚でＰＣＶＤ製のＳｉ3 Ｎ4 フィルムによってパッシベーション膜で覆われる。この厚みはその上に形成されるワイヤボンディングパッドの容量を減少するように働く。パッシベーションフィルムは、ワイヤボンディングパッドの容量を減少するように機能する。
【００１０】
その為には低誘電率を呈しなければならないが、Ｓｉ3 Ｎ4 フィルムは高誘電率になるので、パッド容量を更に減少させるために、Ｓｉ3 Ｎ4 パッシベーションフィルム上にポリイミド層を積層する。
【００１１】
また、図７の例では、ボンディングパッドの下地となるポリイミド層を載せるために、ＰドープＩｎＰ層にエッチングする際、ストリップからボンディングパッドの下地へ連通する溝をエッチング除去することになる。その際、突出状態に形成されるＰドープＩｎＰ層をエッチングすることになる。ウエットエッチングにより前記突出角部をエッチングすることになる。
【００１２】
ここで問題となる構造を図６に例示する。
【００１３】
図６は従来例の構成図である。図６（ａ）は平面図、図６（ｂ）は図６（ａ）のＢ−Ｂ’断面図、図６（ｃ）は図６（ａ）のＡ−Ａ’断面図である。
【００１４】
コア層を挟んで上下左右にクラッド層を配置し、コア層に対応するクラッド層上にエレクトロードを配置し、前記クラッド層と連続する層上にエレクトロードに配線されるボンディングパッドを配置する構造である。特に、埋め込み型で前記クラッド層と連続する層を形成する製造過程に問題がある。
【００１５】
以下、従来例の製造工程を図を用いて詳細に説明する。
【００１６】
図５は従来例の工程図であり、図５の１は従来例の工程（１）〜（３）の工程図であり、図５の２は従来例の工程（４）、（５）の工程図であり、図５の３は従来例の工程（６）〜（８）の工程図であり、図５の４は従来例の工程（９）〜（１１）の工程図であり、図５の５は従来例の工程（１２）、（１３）の工程図である。
【００１７】
図５の工程（１）は半導体基板上に各層を結晶成長させる工程図である。その内、図（ａ）は平面図、図（ｂ）は図（ａ）のＡ−Ａ’断面図である。
【００１８】
図５の工程（２）はマスク形成工程図である。以下同じ。
【００１９】
図５の工程（３）は第１エッチング工程図である。以下同じ。
【００２０】
図５の工程（４）は第２エッチング工程図であり、その内、図（ａ）は平面図、図（ｂ）は図（ａ）のＡ−Ａ’断面図、図（ｃ）は図（ａ）の矢印位置近傍の詳細平面図であり、図（ｄ）は図（ａ）の長円内を矢印方向から見た側面図であり、図（ｅ）は図（ａ）の長円内をストライプに沿って見た側面図である。
【００２１】
図５の工程（５）はマスク除去工程図である。その内、図（ａ）は平面図、図（ｂ）は図（ａ）のＡ−Ａ’断面図である。
【００２２】
図５の工程（６）は第１パッシベーション工程図である。以下同じ。
【００２３】
図５の工程（７）はポリイミドパターン形成工程図である。以下同じ。
【００２４】
図５の工程（８）は第２パッシベーション工程図である。以下同じ。
【００２５】
図５の工程（９）はマスク形成工程図である。以下同じ。
【００２６】
図５の工程（１０）は第３エッチング工程図である。以下同じ。
【００２７】
図５の工程（１１）はエレクトロード形成工程図である。以下同じ。
【００２８】
図５の工程（１２）はマスク除去工程図である。以下同じ。
【００２９】
図５の工程（１３）はボンディングパッド形成工程図である。以下同じ。
【００３０】
前記各工程について詳細に説明する。
【００３１】
まず、工程（１）：基板上に結晶成長させる工程
基板上に、下側クラッド層となるｎ−ＩｎＰ層１０６を形成する。このｎ−ＩｎＰ層１０６は、基板側にキャリア濃度の高い層１０５、上側にキャリア濃度の低い層１０４を構成する。このｎ−ＩｎＰ層１０６の上に、コア層１０３を形成する。コア層１０３の上に上側クラッド層となるｐ−ＩｎＰ層１０２を形成する。このｐ−ＩｎＰ層１０２の上に、ｐ+ −ＩｎＧａＡｓ層１０１を形成する。
【００３２】
工程（２）：マスク形成工程
メサストライプの脇の溝（チャネル）領域とボンディングパッド下の凹部領域とに対応する開孔１１１、１１２および１１４を設けたマスク１０７、１０８および１０９を形成する。マスクはＳｉＯ2 やＳｉＮ等を適宜選択して使用する。前記開孔の一方は、直線状の領域１１２を呈するが、他方は直線状の領域１１１とボンディングパッド下の埋め込み領域に対応する領域１１４がつながり、突出角部（１１３）が２箇所形成される。
【００３３】
工程（３）：第１エッチング工程
ｐ+ −ＩｎＧａＡｓ層１０１を貫通するようにドライエッチングを行う。マスク１０７、１０８および１０９に規定されたパターン形状で垂直方向に伸びる開孔１１５、１１６および１１９がｐ+ −ＩｎＧａＡｓ層１０１を貫通して上側クラッド層（ｐ−ＩｎＰ層）１０２の途中まで溝状に形成される。
【００３４】
工程（４）：第２エッチング工程
マスク１０７、１０８および１０９を介してｐ−ＩｎＰ層１０２のみをウェットエッチングする。この結果、逆メサ形状を有するリッジチャネル状のメサストライプ１２４が形成される。この時、同時にエッチングが行われる、図（ａ）の矢印で示す角部、即ち、前記チャネル領域に形成される溝１２２とボンディングパッド下の凹部領域に形成される溝１２３との突出交差部１３２付近は、図（ｃ）、図（ｄ）および図（ｅ）に示すように、予定されたエッチング面を画定するｐ−ＩｎＰ層１０２のエッジ（稜線）１３３、１３４および１３７を不規則に変更して例えばエッジ１３５、１３６および１３８のようにエッチングされる現象が発生する。
【００３５】
化合物半導体ＩｎＰのエッチング液はＨ3 ＰＯ4 、ＨＣｌ、ＨＢｒ、ＣＨ3 ＣＯＯＨおよびＨ2 Ｏなどを適切に選択して混合した液体等から選択する。
【００３６】
通常は面方位依存性から結晶面が（１１１）面では所定角度でエッチングが進み、パターン幅で決まる深さで反応はほぼ停止する。しかし、上記の例のように、角ができる領域をウェットエッチングを行うと、予定よりもエッチング速度が増加することになる。さらに、そのエッチング速度が増加する程度に規則性を見いだすことができない。
【００３７】
この結果、突出交差部１３２付近のｐ−ＩｎＰ層１０２の厚みが予定より極端に薄くなる傾向を呈する。これが後の工程に影響を与えることになる。
【００３８】
工程（５）：マスク除去工程
マスク１０７、１０８および１０９を除去する。
【００３９】
工程（６）：第１パッシベーション膜形成工程
上記工程（５）におけるマスク除去後、全面にわたり第１パッシベーション膜１４０をコーティングする。溝１２１、１２２、１２３の形状に沿って膜が形成される。膜材はＳｉＯ2 を用いるが、他のＳｉx Ｎy でもよい（但し、ｘ、ｙは任意に設定する）。
【００４０】
工程（７）：パターン形成
全面にポリイミド樹脂をスピンコートし、前記溝１２１、１２２および１２３に沿ってホトリソグラフィでパターンを形成し、熱処理して前記ポリイミド樹脂をガラス化し充填体１４１、１４２および１４３を形成する。ポリイミド樹脂は、電極下の容量を減少するために用いられ、比誘電率が低く、吸水性、高粘性で、熱を加えると収縮する。
【００４１】
ポリイミド樹脂は、このように高粘性を有するため、コーティング時回り込みが少なく、特に前記角部のエッジ等のような奥まった箇所には入りにくく、また、熱処理のために熱を加えると、樹脂の膨張により、前記角部のように予定よりも過剰にエッチングされてしまった、即ちオーバーハングされた薄い箇所等の希弱な箇所をその応力によって破損させることがある。
【００４２】
工程（８）：第２パッシベーション工程
全面にわたり第２パッシベーション膜１４４をコーティングする。膜材はＳｉx Ｎy を用いるが、他のＳｉＯ2 でもよい。
【００４３】
この第２パッシベーション膜１４４は、前記第１パッシベーション膜１４０と協動して前記ポリイミド充填体１４１、１４２および１４３を被覆する。この被覆により吸水性のポリイミド充填体１４１、１４２および１４３がこの後の工程に制約が生じることを阻止する。
【００４４】
工程（９）：マスク形成工程
全面にマスクパターン１５１、１５３をコーティングし、メサストライプ１５３上のエレクトロードの幅に対応する開孔１５２をフォトリソグラフィでパターン形成する。
【００４５】
工程（１０）：第３エッチング工程
前記マスク１５０で前記第２パッシベーション膜１４４をエッチングする。
【００４６】
工程（１１）：エレクトロード形成工程
ｐ+ −ＩｎＧａＡｓ層１０１上に前記開孔１５４に対応してエレクトロード１５５を金属蒸着する。
【００４７】
工程（１２）：マスク除去工程
マスク１５０を除去する。
【００４８】
工程（１３）：ボンディングパッド形成工程
前記エレクトロード１５５の全面を覆うように配線層１６２を設ける。同時に、その配線層１６２に連続して、ポリイミドパターン１４１に対応する前記第２パッシベーション膜１４４領域上に配線部１６１およびボンディングパッド１６０を設ける。このようにして、前記配線層１６２と配線層１６１とボンディングパッド１６０からなる電極層１６３を一体に蒸着により連設する。
【００４９】
以上の工程を前提とした上記文献中の構造は、そのリッジ型光導波路の典型的な例である。すなわち、光導波路として機能するメサストライプの上端からは電極パッドが電気的に接続され、また、メサストライプ両端のチャネル状の溝の中と電極パッドの下側を、暑さ１ミクロン程度のポリイミドで充填している。なお、メサストライプから溝の外側には、メサストライプと同様の半導体の層構造があるが、これは、ウエハ全体を平坦化してプロセス工程や組立工程において、メサストライプに応力が集中しないようにすること、プロセスの再現性の向上、など極めて有効な構造を提供している。以下、この構造をダブルチャネルリッジ構造（ＤＣリッジ構造と略す）という。なお、メサストライプと電極パッドの下の溝の形成は、同一工程にて一括形成（エッチング除去）する。一般に、塩酸系のエッチャントや酢酸系のエッチャントなどのエッチング液を用いるが、これは、ＩｎＰのみを選択的にエッチングするものであるので、ＩｎＧａＡｓもしくはＩｎＧａＡｓＰなどの三元、四元組成の層をエッチングマスクとして利用できる。つまり、メサストライプ最上の半導体層であるオーミックコンタクト層がエッチングのマスクとして機能し、且つ、光導波路がエッチングストップ層として機能し、水平方向と垂直方向へのエッチングの進行を自動的に抑制することができる。これが、リッジ型光導波路の製造方法上の特徴である。
【００５０】
なお、このＤＣリッジ構造に関しては、特開平１１−２０２２７４号公報、特開平０７−２３００６７号公報、特開平２００１−０９１９１３号公報にも開示されている。
【００５１】
【発明が解決しようとする課題】
上記の従来構造においては、既に述べたところでもあるが、以下の問題があった。ｐ−ＩｎＰ層のエッチングの際、電極下のエッチング層とメサストライプの脇のチャネルとが接合する突出角部において、エッチングが速く進行することである。これは、突出角部でのエッチングでは、マスクがマスクとして機能しないことによる。最終的には、その箇所のみ斜めにエッチングが進行し、その結果、マスクとなるｐ+ −ＩｎＧａＡｓコンタクト層が突出することになる。
【００５２】
従って、
（ａ）ｐ−ＩｎＰクラッド層が斜めにエッチングされるが、その角度とエッチング量が不安定である。
（ｂ）突出したｐ+ −ＩｎＧａＡｓ（Ｐ）コンタクト層の下に、ポリイミドが入り込みにくく、空洞が生じる場合がある。
（ｃ）以降のウエハプロセス工程において、突出したｐ−ＩｎＧａＡｓ（Ｐ）コンタクト層が、欠け落ちる場合がある。
などの構造的不具合、製造工程の不安定性などの問題点が生じる。これらの問題は、歩留まり劣化、長期信頼性劣化、特性劣化に繋がるものである。
【００５３】
本発明の目的は、以上の問題点に鑑み、エッチング角度およびエッチング量に不安定をきたすことをなくする、光導波路型素子およびその製造方法を提供することである。
【００５４】
【課題を解決するための手段】
本発明は上記目的を達成するために以下に述べる解決手段を採用する。
【００５５】
〔１〕光導波路型素子において、エレクトロードとそれに接続される電極パッドとを有し、前記エレクトロードの両端に形成される２個の並行したウェットエッチングにより逆メサ状に形成された第１の溝と前記電極パッドの下層にウェットエッチングにより逆メサ状に形成された第２の溝とを有し、前記第１の溝には第１の樹脂層が形成され、前記第２の溝には第２の樹脂層が形成された光導波路型素子において、前記第１の樹脂層と前記第２の樹脂層とは他の層により隔離されていることを特徴とする。
【００５６】
〔２〕上記〔１〕記載の光導波路型素子において、前記第１の樹脂層と前記第２の樹脂層とは、同じ材料により構成されていることを特徴とする。
【００５７】
〔３〕上記〔１〕又は〔２〕記載の光導波路型素子において、前記第１の樹脂層と前記第２の樹脂層はポリイミドで構成されていることを特徴とする。
【００５８】
〔４〕上記〔１〕〜〔３〕の何れか一項記載の光導波路型素子において、前記第１の溝と前記第２の溝とを、同一のウェットエッチング工程により形成することを特徴とする。
【００５９】
【発明の実施の形態】
本発明の好適な実施の形態について、添付図面を参照しながら詳細に説明する。なお、以下の説明および添付図面において、同一の機能および構成を有する構成要素については、同一符号を付すことにより、重複説明を省略する。
【００６０】
（第１実施例）
本発明の第１実施例について図を参照しながら、説明する。
【００６１】
図１は本発明の第１実施例の構成図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）におけるＡ−Ａ’線の断面図、図１（ｃ）は図１（ａ）におけるＢ−Ｂ’線の断面図である。
【００６２】
本発明の第１実施例は、電極下地の半導体層構造をエッチングした凹部２４１と、メサストライプ２９４の両脇のチャネル部となる溝２４２および２４３とが、それぞれ独立した溝であること、すなわち、少なくとも凹部２４１と溝２４２とが溝分割用半導体層２９２によって分離されていることを特徴としている。従来は上記のように前記凹部２４１と前記溝２４２とが連続した構造となっていたので突出角部が発生し、この角部がウェットエッチングによりオーバーハング状にエッチングされる問題があったが、本発明の第１実施例の構成では前記凹部２４１と前記溝２４２とを溝分割用半導体層２９２により完全に分離することにより、前記突出角部を作らず、従って前記オーバーハング状にエッチングされることがないように構成している。
【００６３】
全体は、ｎ−ＩｎＰクラッド層１０４および１０５、コア層１０３、Ｐ−ＩｎＰクラッド層１０２、Ｐ+ −ＩｎＧａＡｓ層１０１、パッシベーション膜１４０および１４４の積層構造を有する。Ｐ−ＩｎＰクラッド層１０２およびＰ+ −ＩｎＧａＡｓ層１０１には、前記凹部２４１と溝２４２および２４３とが形成され、これらにパッシベーション膜を介してポリイミドが充填され低誘電率の充填体３０１、３０２および３０３を構成する。電極下地の半導体層構造をエッチングした凹部２４１とメサストライプ２９４の両脇のチャネル状の溝２４２、２４３の間、特に溝２４２との間は、エッチングされていない半導体層構造の溝分割用半導体層２９２によって完全に分離されており、また、二つの溝２４２、２４３は独立に閉じている。
【００６４】
この第１実施例は、上記構成を採用したことによって以下の効果を奏する。
（ａ）ＩｎＧａＡｓ（Ｐ）コンタクト層マスクの突出したオーバーハングが形成されないので、以降のプロセスの安定性向上、歩留まり・特定安定性・信頼性の向上が図られる。
【００６５】
さらに、図１の構造においては、以下の副次的効果も期待される。
（ｂ）電極パッドに金属線をボンディングする際、その金属線が光導波路を跨ぐ様にボンディングされる場合には、金属線が光導波路の金属に接触するのを、溝分割用半導体層部が妨げる役目をなす。これによって、金属線の超音波熱圧縮ボンディング時に超音波が光導波路にダメージを与えるのを抑制することが期待でき、特性歩留まりの向上が期待できる。
【００６６】
（第２実施例）
本発明の第２実施例、即ち第１実施例の改良例について図を参照しながら、説明する。
【００６７】
図２は本発明の第２実施例の構成図であり、図２（ａ）は平面図、図２（ｂ）は図２（ａ）におけるＡ−Ａ’線の断面図、図２（ｃ）は図２（ａ）におけるＢ−Ｂ’線の断面図である。
【００６８】
第２実施例の特徴は、前記第１実施例において、溝２４２と凹部２８０の間の逆メサ状部２９２の第１パッシベーション膜１４０上にもポリイミド充填体３０１とポリイミド充填体３０２に連結されるポリイミドコーティング膜３０４を形成することである。
【００６９】
ポリイミドコーティング膜３０４の形成は、前記溝２４２および溝２４３と前記凹部２８０にポリイミドを充填する際同時にコーティングし、パターン成形する工程を採用する。
【００７０】
この第２実施例は、上記構成を採用したことによって以下の効果を奏する。
前記第１実施例が奏する上記効果は当然に奏するが、その他に、ボンディングパッドおよび配線部を金属蒸着によって形成するとき、パッシベーション膜１４４に金属材料が入り込み、見かけの電極厚みにばらつきを生じ、抵抗値のばらつきが発生することにより熱発生が起きても、ポリイミドコーティング膜３０４によって発光領域への影響を小さくできる。
【００７１】
（第３実施例）
本発明の第３実施例について図を参照しながら説明する。
【００７２】
図３は本発明の第３実施例の構成図であり、図３（ａ）は平面図、図３（ｂ）は図３（ａ）におけるＡ−Ａ’線の断面図である。
【００７３】
第３実施例の特徴は前記第１実施例の構造を更に改善するものである。すなわち、溝分割用半導体層構造２９２が成すメサストライプに関して、その構造的パラメータを、光導波路の構造的パラメータと異なるものにすることを特徴とするものである。ここでいう構造パラメータというのは、メサストライプの幅（ｐ−ＩｎＰクラッド層の幅）、コア層の内部構造〔組成、屈折率、厚さ、バルク・ＭＱＷ（Ｍｕｌｔｉ ｑｕａｎｔｕｍ ｗｅｌｌ）の違いなど〕、あるいは、それらの光導波路方向にわたる構造まで含んでいる。
【００７４】
光導波路２９４と溝分割用半導体層２９２の層構造が同じで、且つ、二つの構造の幅が等しい場合には、二つのメサストライプで方向性結合導波路を構成してしまう可能性がある。
【００７５】
すなわち、光導波路２９４内を導波している光が、溝分割用半導体層２９２に結合して、光出力の低下、不安定性の増長を招くものであり、本発明における溝分割用半導体層２９２の役目から逸脱するものとなる。そこで、そのような減少が生じないようにするために、溝分割用半導体層２９２のメサと光導波路２９４のメサの間の光結合定数を小さくすることが必要で、そのためには、両者の構造的なパラメータを異なるものとすることが有効である。実際に作成した素子では、光導波路のストライプ幅は約２ミクロン、コア層には１０層のＩｎＧａＡｓＰ／ＩｎＧａＡｓＰのＭＱＷ構造３４２であるのに対し、溝分割用半導体層構造が成すメサストライプについては、ストライプ幅約５ミクロン、コア層にはＩｎＧａＡｓＰバルク構造３４１を用いた。また、チャネルの幅を１１ミクロンとした。本素子を作成した結果、光結合現象はみられなかった。
【００７６】
第３実施例は、以下の効果を奏する。
【００７７】
（ａ）第１実施例の効果に加えて、溝分割用半導体層２９２への光の漏れを抑えることができる。
【００７８】
（第４実施例）
第４実施例は、第１実施例の製造工程を説明するものである。
【００７９】
その特徴は、光導波路の脇のチャネルと電極下地の半導体層構造をエッチングした凹部とが、同一の工程で一括にエッチング除去されること、である。
【００８０】
以下、本発明の第１実施例の製造工程を詳細に説明する。
【００８１】
図４は本発明の第１実施例の工程図であり、図４の１は本発明の第１実施例の工程（１）〜（３）の工程図であり、図４の２は本発明の第１実施例の工程（４）、（５）の工程図であり、図４の３は本発明の第１実施例の工程（６）〜（８）の工程図であり、図４の４は本発明の第１実施例の工程（９）〜（１１）の工程図であり、図４の５は本発明の第１実施例の工程（１２）、（１３）の工程図である。
【００８２】
図４の工程（１）は半導体基板上に各層を結晶成長させる工程図である。その内、図（ａ）は平面図、図（ｂ）は図（ａ）のＡ−Ａ’断面図である。
【００８３】
図４の工程（２）はマスク形成工程図である。以下同じ。
【００８４】
図４の工程（３）は第１エッチング工程図である。以下同じ。
【００８５】
図４の工程（４）は第２エッチング工程図であり、その内、図（ａ）は平面図、図（ｂ）は図（ａ）のＡ−Ａ’断面図、図（ｃ）は図（ａ）における凹部２８０のＡ−Ａ’断面図、図（ｄ）は図（ａ）における凹部２８０のＣ−Ｃ’断面図である。
【００８６】
図４の工程（５）はマスク除去工程図である。その内、図（ａ）は平面図、図（ｂ）は図（ａ）のＡ−Ａ’断面図である。
【００８７】
図４の工程（６）は第１パッシベーション工程図である。以下同じ。
【００８８】
図４の工程（７）はポリイミドパターン形成工程図である。以下同じ。
【００８９】
図４の工程（８）は第２パッシベーション工程図である。以下同じ。
【００９０】
図４の工程（９）はマスク形成工程図である。以下同じ。
【００９１】
図４の工程（１０）は第３エッチング工程図である。以下同じ。
【００９２】
図４の工程（１１）はエレクトロード形成工程図である。以下同じ。
【００９３】
図４の工程（１２）はマスク除去工程図である。以下同じ。
【００９４】
図４の工程（１３）はボンディングパッド形成工程図である。以下同じ。
【００９５】
以下、上記各工程について詳細に説明する。
【００９６】
工程（１）：基板上に結晶成長させる工程
基板上に、下側クラッド層となるｎ−ＩｎＰ層１０６を形成する。このｎ−ＩｎＰ層１０６は、基板側にキャリア濃度の高い層１０５、上側にキャリア濃度の低い層１０４を構成する。このｎ−ＩｎＰ層１０６の上に、コア層１０３を形成する。コア層１０３の上に上側クラッド層となるｐ−ＩｎＰ層１０２を形成する。このｐ−ＩｎＰ層１０２の上に、ｐ+ −ＩｎＧａＡｓ層１０１を形成する。
【００９７】
工程（２）：マスク形成工程
マスク材をスピンコートし、フォトリソグラフィにより、メサストライプの脇のチャネル領域とボンディングパッド下の凹部領域とに対応する開孔を設けたマスクパターン１０８、１０９および２６１を形成する。マスクはＳｉＯ2 やＳｉx Ｎy 等を適宜選択して使用する。前記開孔は、メサストライプの脇のチャネル領域に対応する直線状の開孔１１２および開孔２６２と、ボンディングパッド下の埋め込み領域に対応する開孔２６０となる。
【００９８】
工程（３）：第１エッチング工程
ｐ+ −ＩｎＧａＡｓ層１０１を貫通するようにドライエッチングを行う。マスクパターン１０８、１０９および２６１に規定されたパターン形状で、垂直方向に伸びる開孔１１４、２７２およびボンディングパッド下の埋め込み領域に対応する開孔２７０が、ｐ+ −ＩｎＧａＡｓ層１０１を貫通して上側クラッド層（ｐ−ＩｎＰ層）１０２の途中まで凹状に形成される。
【００９９】
工程（４）：第２エッチング工程
パターン形成されたマスク１０８、１０９、２６１およびそれらの下層のパターン形成されたｐ+ −ＩｎＧａＡｓ層１０１をマスクとして、ｐ−ＩｎＰ層１０２のみをウェットエッチングする。
【０１００】
この結果、両側の直線上の溝１２１および溝２８２によって逆メサ形状を有するリッジチャネル状のメサストライプ１２４が形成される。
【０１０１】
同時にボンディングパッド下の埋め込み領域に対応する凹部２８０は、エッチングにより、図（ａ）のＡ−Ａ’線断面では図（ｃ）に示すように逆メサ状の面２８３および２８４にエッチングされ、同じくＣ−Ｃ’線断面では図（ｄ）に示すようにメサ状の面２８５および２８６にエッチングされる。
【０１０２】
本発明のこの第２エッチング工程が前記従来の第２エッチング工程と相違する点は、従来溝２８２と凹部２８０とが突出交差部ができるように連続して形成されていたが、本発明は溝２８２と凹部２８０とが別々に隔離されて形成されている点が相違する。
【０１０３】
これにより、従来例の角ができる領域をウェットエッチングを行うと、予定よりもエッチングが進み、さらに、そのエッチングが進む程度に規則性が見られなくなり、この結果、突出交差部付近のｐ−ＩｎＰ層１０２の厚みが予定より極端に薄くなる傾向を呈する現象を回避することができる。すなわち、前記問題が発生しない構造に変更する解決手段を採用することになる。
【０１０４】
工程（５）：マスク除去工程
マスクパターン１０８、１０９および２６１を除去する。このとき、上記従来例のように前記交差部付近のｐ−ＩｎＰ層の厚みが予定より極端に薄くなっている箇所がマスク除去時の応力により破損するようなことが発生しない。。
【０１０５】
工程（６）：第１パッシベーション膜形成工程
上記工程（５）におけるマスク除去後、全面にわたり第１パッシベーション膜１４０をコーティングする。溝１２１、２９３および凹部２９１に沿って膜が形成される。膜材はＳｉＯ2 を用いるが、他のＳｉx Ｎy でもよい。
【０１０６】
工程（７）：パターン形成
全面にポリイミド樹脂をスピンコートし、前記溝１２１、２９３および凹部２９１に沿ってホトリソグラフィでパターンを形成し、熱処理して前記ポリイミド樹脂をガラス化し充填体３０１、３０２および３０３を形成する。ポリイミド樹脂は、電極下の容量を減少するために用いられ、比誘電率が低く、吸水性、高粘性で、熱を加えると膨張する。
【０１０７】
ポリイミド樹脂は、このように高粘性を有するため、コーティング時回り込みが少なく、特に前記角部のエッジ等のような奥まった箇所には入りにくく、また、熱処理のために熱を加えると、樹脂の膨張により、前記角部のように予定よりも過剰にエッチングされてしまった、即ちオーバーハングされた薄い箇所等の希弱な箇所をその応力によって破損させることがあったが、本発明の場合、溝２９３と凹部２９１がそれぞれ離隔して形成されているので、上記のような問題は発生しなくなる。
【０１０８】
工程（８）：第２パッシベーション工程
全面にわたり第２パッシベーション膜１４４をコーティングする。膜材はＳｉx Ｎy を用いるが、他のＳｉＯ2 でもよい。
【０１０９】
この第２パッシベーション膜１４４は、前記第１パッシベーション膜１４０と協働して前記ポリイミド充填体３０１、３０２および３０３を被覆する。この被覆により吸水性のポリイミド充填体３０１、３０２および３０３にこの後の工程に制約が生じることを阻止する。
【０１１０】
工程（９）：マスク形成工程
全面にマスク１５０をコーティングし、メサストライプ１５３上のエレクトロードの幅に対応する開孔をフォトリソグラフィでパターン形成し、マスクパターン３２１と３２２を形成する。
【０１１１】
工程（１０）：第３エッチング工程
前記マスク１５０のマスクパターン３２１と３２２で前記第２パッシベーション膜１４４をエッチングし開孔３２３を形成する。
【０１１２】
工程（１１）：エレクトロード形成工程
ｐ+ −ＩｎＧａＡｓ層１０１上に前記エッチングで形成された開孔３２３に対応してエレクトロード３２４を蒸着する。
【０１１３】
工程（１２）：マスク除去工程工程
マスク１５０を除去する。
【０１１４】
工程（１３）：ボンディングパッド形成工程
前記エレクトロード３２４の全面を覆うように配線層３３２を設ける。同時に、その配線層３３２に連続して、ポリイミド充填体３０１に対応する前記第２パッシベーション膜１４４領域上に配線部３３１およびボンディングパッド３３０を設ける。このようにして、前記配線層３３２と配線層３３１とボンディングパッド３３０からなる電極層３３３を一体に蒸着により連設する。
【０１１５】
以上説明したように、電極下地の半導体層構造をエッチングした凹部２８０と、メサストライプ１２４の両脇のチャネル状の溝１２１、２８２とを分離独立させることで、二つの溝１２１、２８２の形状に従来例の欠点として述べた突出角部ができないように設計することが可能となる。
【０１１６】
これによって、前記従来例のＩｎＧａＡｓ（Ｐ）コンタクト層１０１がマスクとなる突出したオーバーハングも形成されない構造となる。
【０１１７】
実際に作成した素子において、突出したオーバーハングは全く発生せず、極めて均一なウエハープロセスが実現される。
【０１１８】
また、溝分割用半導体層２８１の周波数特性に与える影響についても、実際に光導波路の幅２ミクロン、チャネルの幅を１１ミクロン、溝分割用半導体層の幅５ミクロン（本実施例）および０ミクロン（従来例）の素子の周波数特性を比較し、顕著な差が無いことを確認した。
【０１１９】
前記第１、２実施例によれば、光導波路の脇のチャネルと、電極下地の半導体層構造をエッチングした凹部とは、分離独立した構造であるので、別々の工程において形成することが可能である。
【０１２０】
しかし、同一マスクにパターンを形成することにより、同一の工程で一括にエッチング除去することができる。
【０１２１】
第４実施例は、以下の効果を奏する。
（ａ）ウエハープロセスの工程を短縮、簡易化することができ、ひいては、コスト低減、歩留まり向上が期待できる。
【０１２２】
（他の実施の形態）
本発明は、上記のように、半導体光デバイスが対象であり、ダブルチャネル構造で、電極直下の溝とメサストライプ脇の少なくとも一方の溝がつながっているもの、を対象とする。
【０１２３】
従って、本発明は、前記対象となる構成を有する多くの光デバイスに適用可能である。例えば、半導体光変調器、およびそれを集積化した半導体レーザ、モードロックレーザ、光増幅器、あるいは、フォトダイオード、過飽和吸収光スイッチ、屈折率変化を誘起する光スイッチなどがあげられる。
【０１２４】
【発明の効果】
本発明は上記の構成を採用したので以下の効果を奏する。
【０１２５】
従来のような、ＩｎＧａＡｓ（Ｐ）コンタクト層をマスクとする突出したオーバーハングが形成されないので、以降のプロセスの安定性向上、歩留まり・特定安定性・信頼性の向上がはかられる。
【図面の簡単な説明】
【図１】 本発明の第１実施例の構成図である。
【図２】 本発明の第２実施例の構成図である。
【図３】 本発明の第３実施例の構成図である。
【図４の１】 本発明の第１実施例の工程（１）〜（３）の工程図である。
【図４の２】 本発明の第１実施例の工程（４）、（５）の工程図である。
【図４の３】 本発明の第１実施例の工程（６）〜（８）の工程図である。
【図４の４】 本発明の第１実施例の工程（９）〜（１１）の工程図である。
【図４の５】 本発明の第１実施例の工程（１２）、（１３）の工程図である。
【図５の１】 従来例の工程（１）〜（３）の工程図である。
【図５の２】 従来例の工程（４）、（５）の工程図である。
【図５の３】 従来例の工程（６）〜（８）の工程図である。
【図５の４】 従来例の工程（９）〜（１１）の工程図である。
【図５の５】 従来例の工程（１２）、（１３）の工程図である。
【図６】 従来例の構成図である。
【図７】 電界効果型光変調器の従来例の構成図である。
【符号の説明】
１０１ ｐ+ −ＩｎＧａＡｓ
１０２ ｐ−ＩｎＰ
１０３ コア
１０４， １０５，１０６ ｎ−ＩｎＰ
１０８， １０９，２６１，３２１，３２２ マスクパターン
１１０，１５０ マスク
１１２，１１４，２６０，２６２，２７０，２７２，３２３ 開孔
１２１，２４２，２４３，２８２，２９３ 溝
１２４，１５３，２９４ メサストライプ
１４０，１４４ パッシベーション膜
２４１，２８０，２９１ 凹部
２８３，２８４，２８５，２８６ 面
２８１，２９２ 溝分割用半導体層
２９４ 光導波路
３０１，３０２，３０３ 充填体
３０４ ポリイミドコーティング膜
３２４ エレクトロード
３３０ ボンディングパッド
３３１ 配線部
３４１ ＩｎＧａＡｓＰバルク構造
３４２ ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰのＭＱＷ構造
【発明の属する技術分野】
本発明は、半導体を用いた光導波路型素子およびその製造方法に関する。
【０００２】
【従来技術】
近年、半導体レーザ、ＰＤ、光変調器、光増幅器などの半導体材料を用いた光デバイスに対しては、高性能化・低コスト化が要求されている。
【０００３】
高性能化においては、特に、ギガヘルツ以上の周波数応答が要求されており、その要求を満たす光導波路構造としてリッジ型光導波路が注目されている。
【０００４】
このリッジ型光導波路は、製造上、メサストライプの幅の制御が簡単であり、また、構造上、メサストライプの脇を電気的絶縁性を持ち且つ低誘電率材料である固体材料、即ち、無機絶縁材料、例えばＳｉＯ2 、ＳｉＮ、ＳｉＯＮ等あるいは有機絶縁材料、例えばポリイミド等、またはこれら無機絶縁材料と有機絶縁材料の組み合わせたもので埋め込む構造、を有するという特徴を有する。
【０００５】
電圧もしくは電流の印加手段は、メサストライプの上端から電気的に接続されている金属膜（数十から数百ミクロン角）に給電ラインからワイヤボンディングするなどして実現する。以下、その金属膜を電極パッドという。電極パッドの下地に、例えばポリイミドなどの有機絶縁材料を単に厚く形成するだけで、電極とＧＮＤ間の電気容量（以下、電極間容量という）を小さく抑えることができる、というのがリッジ型光導波路の構造的な特徴である。
【０００６】
このリッジ型光導波路の構造について、代表的な文献である「Ｙｕｋｉｏ Ｎｏｄａ、ｅｔ．ａｌ．、「Ｈｉｇｈ−ｓｐｅｅｄ ｅｌｅｃｔｒｏａｂｓｏｒｐｔｉｏｎ ｍｏｄｕｌａｔｏｒ ｗｉｔｈ ｓｔｒｉｐ−ｌｏａｄｅｄ ＧａＩｎＡｓＰ Ｐｌａｎｅｒ ｗａｖｅｇｕｉｄｅ」ＩＥＥＥＪｏｕｒｎａｌ ｏｆ Ｌｉｇｈｔｗａｖｅ Ｔｅｃｈｎｏｌｏｇｙ ｖｏｌ．ＬＴ−４、Ｎｏ．１０、１９８６」に基づいて説明する。
【０００７】
図７は、電界効果型（ｅｌｅｃｔｒｏ ａｂｓｏｒｐｔｉｏｎ）光変調器（ｌｉｇｈｔ ｍｏｄｕｌａｔｏｒ）の従来例の構成図である。
【０００８】
構造は、最下層から上層に向かって、Ａｕ層、Ｓｎ−Ａｕ層、ｎドープ−ＩｎＰサブストレート、アンドープＩｎＰ層、アンドープＧａＩｎＡｓＰ層、アンドープＩｎＰ層、Ｐドープ−ＩｎＰ層、Ｓｉ3 Ｎ4 層、ポリイミド層、Ｓｉ3 Ｎ4 層、Ｃｒ／Ａｕのエレクトロードまたはボンディングパッドの積層構造になっている。
【０００９】
ストライプは（０１１）方向に平行で４から８μｍ幅になっている。エッチングされた表面は、０．６μｍ厚でＰＣＶＤ製のＳｉ3 Ｎ4 フィルムによってパッシベーション膜で覆われる。この厚みはその上に形成されるワイヤボンディングパッドの容量を減少するように働く。パッシベーションフィルムは、ワイヤボンディングパッドの容量を減少するように機能する。
【００１０】
その為には低誘電率を呈しなければならないが、Ｓｉ3 Ｎ4 フィルムは高誘電率になるので、パッド容量を更に減少させるために、Ｓｉ3 Ｎ4 パッシベーションフィルム上にポリイミド層を積層する。
【００１１】
また、図７の例では、ボンディングパッドの下地となるポリイミド層を載せるために、ＰドープＩｎＰ層にエッチングする際、ストリップからボンディングパッドの下地へ連通する溝をエッチング除去することになる。その際、突出状態に形成されるＰドープＩｎＰ層をエッチングすることになる。ウエットエッチングにより前記突出角部をエッチングすることになる。
【００１２】
ここで問題となる構造を図６に例示する。
【００１３】
図６は従来例の構成図である。図６（ａ）は平面図、図６（ｂ）は図６（ａ）のＢ−Ｂ’断面図、図６（ｃ）は図６（ａ）のＡ−Ａ’断面図である。
【００１４】
コア層を挟んで上下左右にクラッド層を配置し、コア層に対応するクラッド層上にエレクトロードを配置し、前記クラッド層と連続する層上にエレクトロードに配線されるボンディングパッドを配置する構造である。特に、埋め込み型で前記クラッド層と連続する層を形成する製造過程に問題がある。
【００１５】
以下、従来例の製造工程を図を用いて詳細に説明する。
【００１６】
図５は従来例の工程図であり、図５の１は従来例の工程（１）〜（３）の工程図であり、図５の２は従来例の工程（４）、（５）の工程図であり、図５の３は従来例の工程（６）〜（８）の工程図であり、図５の４は従来例の工程（９）〜（１１）の工程図であり、図５の５は従来例の工程（１２）、（１３）の工程図である。
【００１７】
図５の工程（１）は半導体基板上に各層を結晶成長させる工程図である。その内、図（ａ）は平面図、図（ｂ）は図（ａ）のＡ−Ａ’断面図である。
【００１８】
図５の工程（２）はマスク形成工程図である。以下同じ。
【００１９】
図５の工程（３）は第１エッチング工程図である。以下同じ。
【００２０】
図５の工程（４）は第２エッチング工程図であり、その内、図（ａ）は平面図、図（ｂ）は図（ａ）のＡ−Ａ’断面図、図（ｃ）は図（ａ）の矢印位置近傍の詳細平面図であり、図（ｄ）は図（ａ）の長円内を矢印方向から見た側面図であり、図（ｅ）は図（ａ）の長円内をストライプに沿って見た側面図である。
【００２１】
図５の工程（５）はマスク除去工程図である。その内、図（ａ）は平面図、図（ｂ）は図（ａ）のＡ−Ａ’断面図である。
【００２２】
図５の工程（６）は第１パッシベーション工程図である。以下同じ。
【００２３】
図５の工程（７）はポリイミドパターン形成工程図である。以下同じ。
【００２４】
図５の工程（８）は第２パッシベーション工程図である。以下同じ。
【００２５】
図５の工程（９）はマスク形成工程図である。以下同じ。
【００２６】
図５の工程（１０）は第３エッチング工程図である。以下同じ。
【００２７】
図５の工程（１１）はエレクトロード形成工程図である。以下同じ。
【００２８】
図５の工程（１２）はマスク除去工程図である。以下同じ。
【００２９】
図５の工程（１３）はボンディングパッド形成工程図である。以下同じ。
【００３０】
前記各工程について詳細に説明する。
【００３１】
まず、工程（１）：基板上に結晶成長させる工程
基板上に、下側クラッド層となるｎ−ＩｎＰ層１０６を形成する。このｎ−ＩｎＰ層１０６は、基板側にキャリア濃度の高い層１０５、上側にキャリア濃度の低い層１０４を構成する。このｎ−ＩｎＰ層１０６の上に、コア層１０３を形成する。コア層１０３の上に上側クラッド層となるｐ−ＩｎＰ層１０２を形成する。このｐ−ＩｎＰ層１０２の上に、ｐ+ −ＩｎＧａＡｓ層１０１を形成する。
【００３２】
工程（２）：マスク形成工程
メサストライプの脇の溝（チャネル）領域とボンディングパッド下の凹部領域とに対応する開孔１１１、１１２および１１４を設けたマスク１０７、１０８および１０９を形成する。マスクはＳｉＯ2 やＳｉＮ等を適宜選択して使用する。前記開孔の一方は、直線状の領域１１２を呈するが、他方は直線状の領域１１１とボンディングパッド下の埋め込み領域に対応する領域１１４がつながり、突出角部（１１３）が２箇所形成される。
【００３３】
工程（３）：第１エッチング工程
ｐ+ −ＩｎＧａＡｓ層１０１を貫通するようにドライエッチングを行う。マスク１０７、１０８および１０９に規定されたパターン形状で垂直方向に伸びる開孔１１５、１１６および１１９がｐ+ −ＩｎＧａＡｓ層１０１を貫通して上側クラッド層（ｐ−ＩｎＰ層）１０２の途中まで溝状に形成される。
【００３４】
工程（４）：第２エッチング工程
マスク１０７、１０８および１０９を介してｐ−ＩｎＰ層１０２のみをウェットエッチングする。この結果、逆メサ形状を有するリッジチャネル状のメサストライプ１２４が形成される。この時、同時にエッチングが行われる、図（ａ）の矢印で示す角部、即ち、前記チャネル領域に形成される溝１２２とボンディングパッド下の凹部領域に形成される溝１２３との突出交差部１３２付近は、図（ｃ）、図（ｄ）および図（ｅ）に示すように、予定されたエッチング面を画定するｐ−ＩｎＰ層１０２のエッジ（稜線）１３３、１３４および１３７を不規則に変更して例えばエッジ１３５、１３６および１３８のようにエッチングされる現象が発生する。
【００３５】
化合物半導体ＩｎＰのエッチング液はＨ3 ＰＯ4 、ＨＣｌ、ＨＢｒ、ＣＨ3 ＣＯＯＨおよびＨ2 Ｏなどを適切に選択して混合した液体等から選択する。
【００３６】
通常は面方位依存性から結晶面が（１１１）面では所定角度でエッチングが進み、パターン幅で決まる深さで反応はほぼ停止する。しかし、上記の例のように、角ができる領域をウェットエッチングを行うと、予定よりもエッチング速度が増加することになる。さらに、そのエッチング速度が増加する程度に規則性を見いだすことができない。
【００３７】
この結果、突出交差部１３２付近のｐ−ＩｎＰ層１０２の厚みが予定より極端に薄くなる傾向を呈する。これが後の工程に影響を与えることになる。
【００３８】
工程（５）：マスク除去工程
マスク１０７、１０８および１０９を除去する。
【００３９】
工程（６）：第１パッシベーション膜形成工程
上記工程（５）におけるマスク除去後、全面にわたり第１パッシベーション膜１４０をコーティングする。溝１２１、１２２、１２３の形状に沿って膜が形成される。膜材はＳｉＯ2 を用いるが、他のＳｉx Ｎy でもよい（但し、ｘ、ｙは任意に設定する）。
【００４０】
工程（７）：パターン形成
全面にポリイミド樹脂をスピンコートし、前記溝１２１、１２２および１２３に沿ってホトリソグラフィでパターンを形成し、熱処理して前記ポリイミド樹脂をガラス化し充填体１４１、１４２および１４３を形成する。ポリイミド樹脂は、電極下の容量を減少するために用いられ、比誘電率が低く、吸水性、高粘性で、熱を加えると収縮する。
【００４１】
ポリイミド樹脂は、このように高粘性を有するため、コーティング時回り込みが少なく、特に前記角部のエッジ等のような奥まった箇所には入りにくく、また、熱処理のために熱を加えると、樹脂の膨張により、前記角部のように予定よりも過剰にエッチングされてしまった、即ちオーバーハングされた薄い箇所等の希弱な箇所をその応力によって破損させることがある。
【００４２】
工程（８）：第２パッシベーション工程
全面にわたり第２パッシベーション膜１４４をコーティングする。膜材はＳｉx Ｎy を用いるが、他のＳｉＯ2 でもよい。
【００４３】
この第２パッシベーション膜１４４は、前記第１パッシベーション膜１４０と協動して前記ポリイミド充填体１４１、１４２および１４３を被覆する。この被覆により吸水性のポリイミド充填体１４１、１４２および１４３がこの後の工程に制約が生じることを阻止する。
【００４４】
工程（９）：マスク形成工程
全面にマスクパターン１５１、１５３をコーティングし、メサストライプ１５３上のエレクトロードの幅に対応する開孔１５２をフォトリソグラフィでパターン形成する。
【００４５】
工程（１０）：第３エッチング工程
前記マスク１５０で前記第２パッシベーション膜１４４をエッチングする。
【００４６】
工程（１１）：エレクトロード形成工程
ｐ+ −ＩｎＧａＡｓ層１０１上に前記開孔１５４に対応してエレクトロード１５５を金属蒸着する。
【００４７】
工程（１２）：マスク除去工程
マスク１５０を除去する。
【００４８】
工程（１３）：ボンディングパッド形成工程
前記エレクトロード１５５の全面を覆うように配線層１６２を設ける。同時に、その配線層１６２に連続して、ポリイミドパターン１４１に対応する前記第２パッシベーション膜１４４領域上に配線部１６１およびボンディングパッド１６０を設ける。このようにして、前記配線層１６２と配線層１６１とボンディングパッド１６０からなる電極層１６３を一体に蒸着により連設する。
【００４９】
以上の工程を前提とした上記文献中の構造は、そのリッジ型光導波路の典型的な例である。すなわち、光導波路として機能するメサストライプの上端からは電極パッドが電気的に接続され、また、メサストライプ両端のチャネル状の溝の中と電極パッドの下側を、暑さ１ミクロン程度のポリイミドで充填している。なお、メサストライプから溝の外側には、メサストライプと同様の半導体の層構造があるが、これは、ウエハ全体を平坦化してプロセス工程や組立工程において、メサストライプに応力が集中しないようにすること、プロセスの再現性の向上、など極めて有効な構造を提供している。以下、この構造をダブルチャネルリッジ構造（ＤＣリッジ構造と略す）という。なお、メサストライプと電極パッドの下の溝の形成は、同一工程にて一括形成（エッチング除去）する。一般に、塩酸系のエッチャントや酢酸系のエッチャントなどのエッチング液を用いるが、これは、ＩｎＰのみを選択的にエッチングするものであるので、ＩｎＧａＡｓもしくはＩｎＧａＡｓＰなどの三元、四元組成の層をエッチングマスクとして利用できる。つまり、メサストライプ最上の半導体層であるオーミックコンタクト層がエッチングのマスクとして機能し、且つ、光導波路がエッチングストップ層として機能し、水平方向と垂直方向へのエッチングの進行を自動的に抑制することができる。これが、リッジ型光導波路の製造方法上の特徴である。
【００５０】
なお、このＤＣリッジ構造に関しては、特開平１１−２０２２７４号公報、特開平０７−２３００６７号公報、特開平２００１−０９１９１３号公報にも開示されている。
【００５１】
【発明が解決しようとする課題】
上記の従来構造においては、既に述べたところでもあるが、以下の問題があった。ｐ−ＩｎＰ層のエッチングの際、電極下のエッチング層とメサストライプの脇のチャネルとが接合する突出角部において、エッチングが速く進行することである。これは、突出角部でのエッチングでは、マスクがマスクとして機能しないことによる。最終的には、その箇所のみ斜めにエッチングが進行し、その結果、マスクとなるｐ+ −ＩｎＧａＡｓコンタクト層が突出することになる。
【００５２】
従って、
（ａ）ｐ−ＩｎＰクラッド層が斜めにエッチングされるが、その角度とエッチング量が不安定である。
（ｂ）突出したｐ+ −ＩｎＧａＡｓ（Ｐ）コンタクト層の下に、ポリイミドが入り込みにくく、空洞が生じる場合がある。
（ｃ）以降のウエハプロセス工程において、突出したｐ−ＩｎＧａＡｓ（Ｐ）コンタクト層が、欠け落ちる場合がある。
などの構造的不具合、製造工程の不安定性などの問題点が生じる。これらの問題は、歩留まり劣化、長期信頼性劣化、特性劣化に繋がるものである。
【００５３】
本発明の目的は、以上の問題点に鑑み、エッチング角度およびエッチング量に不安定をきたすことをなくする、光導波路型素子およびその製造方法を提供することである。
【００５４】
【課題を解決するための手段】
本発明は上記目的を達成するために以下に述べる解決手段を採用する。
【００５５】
〔１〕光導波路型素子において、エレクトロードとそれに接続される電極パッドとを有し、前記エレクトロードの両端に形成される２個の並行したウェットエッチングにより逆メサ状に形成された第１の溝と前記電極パッドの下層にウェットエッチングにより逆メサ状に形成された第２の溝とを有し、前記第１の溝には第１の樹脂層が形成され、前記第２の溝には第２の樹脂層が形成された光導波路型素子において、前記第１の樹脂層と前記第２の樹脂層とは他の層により隔離されていることを特徴とする。
【００５６】
〔２〕上記〔１〕記載の光導波路型素子において、前記第１の樹脂層と前記第２の樹脂層とは、同じ材料により構成されていることを特徴とする。
【００５７】
〔３〕上記〔１〕又は〔２〕記載の光導波路型素子において、前記第１の樹脂層と前記第２の樹脂層はポリイミドで構成されていることを特徴とする。
【００５８】
〔４〕上記〔１〕〜〔３〕の何れか一項記載の光導波路型素子において、前記第１の溝と前記第２の溝とを、同一のウェットエッチング工程により形成することを特徴とする。
【００５９】
【発明の実施の形態】
本発明の好適な実施の形態について、添付図面を参照しながら詳細に説明する。なお、以下の説明および添付図面において、同一の機能および構成を有する構成要素については、同一符号を付すことにより、重複説明を省略する。
【００６０】
（第１実施例）
本発明の第１実施例について図を参照しながら、説明する。
【００６１】
図１は本発明の第１実施例の構成図であり、図１（ａ）は平面図、図１（ｂ）は図１（ａ）におけるＡ−Ａ’線の断面図、図１（ｃ）は図１（ａ）におけるＢ−Ｂ’線の断面図である。
【００６２】
本発明の第１実施例は、電極下地の半導体層構造をエッチングした凹部２４１と、メサストライプ２９４の両脇のチャネル部となる溝２４２および２４３とが、それぞれ独立した溝であること、すなわち、少なくとも凹部２４１と溝２４２とが溝分割用半導体層２９２によって分離されていることを特徴としている。従来は上記のように前記凹部２４１と前記溝２４２とが連続した構造となっていたので突出角部が発生し、この角部がウェットエッチングによりオーバーハング状にエッチングされる問題があったが、本発明の第１実施例の構成では前記凹部２４１と前記溝２４２とを溝分割用半導体層２９２により完全に分離することにより、前記突出角部を作らず、従って前記オーバーハング状にエッチングされることがないように構成している。
【００６３】
全体は、ｎ−ＩｎＰクラッド層１０４および１０５、コア層１０３、Ｐ−ＩｎＰクラッド層１０２、Ｐ+ −ＩｎＧａＡｓ層１０１、パッシベーション膜１４０および１４４の積層構造を有する。Ｐ−ＩｎＰクラッド層１０２およびＰ+ −ＩｎＧａＡｓ層１０１には、前記凹部２４１と溝２４２および２４３とが形成され、これらにパッシベーション膜を介してポリイミドが充填され低誘電率の充填体３０１、３０２および３０３を構成する。電極下地の半導体層構造をエッチングした凹部２４１とメサストライプ２９４の両脇のチャネル状の溝２４２、２４３の間、特に溝２４２との間は、エッチングされていない半導体層構造の溝分割用半導体層２９２によって完全に分離されており、また、二つの溝２４２、２４３は独立に閉じている。
【００６４】
この第１実施例は、上記構成を採用したことによって以下の効果を奏する。
（ａ）ＩｎＧａＡｓ（Ｐ）コンタクト層マスクの突出したオーバーハングが形成されないので、以降のプロセスの安定性向上、歩留まり・特定安定性・信頼性の向上が図られる。
【００６５】
さらに、図１の構造においては、以下の副次的効果も期待される。
（ｂ）電極パッドに金属線をボンディングする際、その金属線が光導波路を跨ぐ様にボンディングされる場合には、金属線が光導波路の金属に接触するのを、溝分割用半導体層部が妨げる役目をなす。これによって、金属線の超音波熱圧縮ボンディング時に超音波が光導波路にダメージを与えるのを抑制することが期待でき、特性歩留まりの向上が期待できる。
【００６６】
（第２実施例）
本発明の第２実施例、即ち第１実施例の改良例について図を参照しながら、説明する。
【００６７】
図２は本発明の第２実施例の構成図であり、図２（ａ）は平面図、図２（ｂ）は図２（ａ）におけるＡ−Ａ’線の断面図、図２（ｃ）は図２（ａ）におけるＢ−Ｂ’線の断面図である。
【００６８】
第２実施例の特徴は、前記第１実施例において、溝２４２と凹部２８０の間の逆メサ状部２９２の第１パッシベーション膜１４０上にもポリイミド充填体３０１とポリイミド充填体３０２に連結されるポリイミドコーティング膜３０４を形成することである。
【００６９】
ポリイミドコーティング膜３０４の形成は、前記溝２４２および溝２４３と前記凹部２８０にポリイミドを充填する際同時にコーティングし、パターン成形する工程を採用する。
【００７０】
この第２実施例は、上記構成を採用したことによって以下の効果を奏する。
前記第１実施例が奏する上記効果は当然に奏するが、その他に、ボンディングパッドおよび配線部を金属蒸着によって形成するとき、パッシベーション膜１４４に金属材料が入り込み、見かけの電極厚みにばらつきを生じ、抵抗値のばらつきが発生することにより熱発生が起きても、ポリイミドコーティング膜３０４によって発光領域への影響を小さくできる。
【００７１】
（第３実施例）
本発明の第３実施例について図を参照しながら説明する。
【００７２】
図３は本発明の第３実施例の構成図であり、図３（ａ）は平面図、図３（ｂ）は図３（ａ）におけるＡ−Ａ’線の断面図である。
【００７３】
第３実施例の特徴は前記第１実施例の構造を更に改善するものである。すなわち、溝分割用半導体層構造２９２が成すメサストライプに関して、その構造的パラメータを、光導波路の構造的パラメータと異なるものにすることを特徴とするものである。ここでいう構造パラメータというのは、メサストライプの幅（ｐ−ＩｎＰクラッド層の幅）、コア層の内部構造〔組成、屈折率、厚さ、バルク・ＭＱＷ（Ｍｕｌｔｉ ｑｕａｎｔｕｍ ｗｅｌｌ）の違いなど〕、あるいは、それらの光導波路方向にわたる構造まで含んでいる。
【００７４】
光導波路２９４と溝分割用半導体層２９２の層構造が同じで、且つ、二つの構造の幅が等しい場合には、二つのメサストライプで方向性結合導波路を構成してしまう可能性がある。
【００７５】
すなわち、光導波路２９４内を導波している光が、溝分割用半導体層２９２に結合して、光出力の低下、不安定性の増長を招くものであり、本発明における溝分割用半導体層２９２の役目から逸脱するものとなる。そこで、そのような減少が生じないようにするために、溝分割用半導体層２９２のメサと光導波路２９４のメサの間の光結合定数を小さくすることが必要で、そのためには、両者の構造的なパラメータを異なるものとすることが有効である。実際に作成した素子では、光導波路のストライプ幅は約２ミクロン、コア層には１０層のＩｎＧａＡｓＰ／ＩｎＧａＡｓＰのＭＱＷ構造３４２であるのに対し、溝分割用半導体層構造が成すメサストライプについては、ストライプ幅約５ミクロン、コア層にはＩｎＧａＡｓＰバルク構造３４１を用いた。また、チャネルの幅を１１ミクロンとした。本素子を作成した結果、光結合現象はみられなかった。
【００７６】
第３実施例は、以下の効果を奏する。
【００７７】
（ａ）第１実施例の効果に加えて、溝分割用半導体層２９２への光の漏れを抑えることができる。
【００７８】
（第４実施例）
第４実施例は、第１実施例の製造工程を説明するものである。
【００７９】
その特徴は、光導波路の脇のチャネルと電極下地の半導体層構造をエッチングした凹部とが、同一の工程で一括にエッチング除去されること、である。
【００８０】
以下、本発明の第１実施例の製造工程を詳細に説明する。
【００８１】
図４は本発明の第１実施例の工程図であり、図４の１は本発明の第１実施例の工程（１）〜（３）の工程図であり、図４の２は本発明の第１実施例の工程（４）、（５）の工程図であり、図４の３は本発明の第１実施例の工程（６）〜（８）の工程図であり、図４の４は本発明の第１実施例の工程（９）〜（１１）の工程図であり、図４の５は本発明の第１実施例の工程（１２）、（１３）の工程図である。
【００８２】
図４の工程（１）は半導体基板上に各層を結晶成長させる工程図である。その内、図（ａ）は平面図、図（ｂ）は図（ａ）のＡ−Ａ’断面図である。
【００８３】
図４の工程（２）はマスク形成工程図である。以下同じ。
【００８４】
図４の工程（３）は第１エッチング工程図である。以下同じ。
【００８５】
図４の工程（４）は第２エッチング工程図であり、その内、図（ａ）は平面図、図（ｂ）は図（ａ）のＡ−Ａ’断面図、図（ｃ）は図（ａ）における凹部２８０のＡ−Ａ’断面図、図（ｄ）は図（ａ）における凹部２８０のＣ−Ｃ’断面図である。
【００８６】
図４の工程（５）はマスク除去工程図である。その内、図（ａ）は平面図、図（ｂ）は図（ａ）のＡ−Ａ’断面図である。
【００８７】
図４の工程（６）は第１パッシベーション工程図である。以下同じ。
【００８８】
図４の工程（７）はポリイミドパターン形成工程図である。以下同じ。
【００８９】
図４の工程（８）は第２パッシベーション工程図である。以下同じ。
【００９０】
図４の工程（９）はマスク形成工程図である。以下同じ。
【００９１】
図４の工程（１０）は第３エッチング工程図である。以下同じ。
【００９２】
図４の工程（１１）はエレクトロード形成工程図である。以下同じ。
【００９３】
図４の工程（１２）はマスク除去工程図である。以下同じ。
【００９４】
図４の工程（１３）はボンディングパッド形成工程図である。以下同じ。
【００９５】
以下、上記各工程について詳細に説明する。
【００９６】
工程（１）：基板上に結晶成長させる工程
基板上に、下側クラッド層となるｎ−ＩｎＰ層１０６を形成する。このｎ−ＩｎＰ層１０６は、基板側にキャリア濃度の高い層１０５、上側にキャリア濃度の低い層１０４を構成する。このｎ−ＩｎＰ層１０６の上に、コア層１０３を形成する。コア層１０３の上に上側クラッド層となるｐ−ＩｎＰ層１０２を形成する。このｐ−ＩｎＰ層１０２の上に、ｐ+ −ＩｎＧａＡｓ層１０１を形成する。
【００９７】
工程（２）：マスク形成工程
マスク材をスピンコートし、フォトリソグラフィにより、メサストライプの脇のチャネル領域とボンディングパッド下の凹部領域とに対応する開孔を設けたマスクパターン１０８、１０９および２６１を形成する。マスクはＳｉＯ2 やＳｉx Ｎy 等を適宜選択して使用する。前記開孔は、メサストライプの脇のチャネル領域に対応する直線状の開孔１１２および開孔２６２と、ボンディングパッド下の埋め込み領域に対応する開孔２６０となる。
【００９８】
工程（３）：第１エッチング工程
ｐ+ −ＩｎＧａＡｓ層１０１を貫通するようにドライエッチングを行う。マスクパターン１０８、１０９および２６１に規定されたパターン形状で、垂直方向に伸びる開孔１１４、２７２およびボンディングパッド下の埋め込み領域に対応する開孔２７０が、ｐ+ −ＩｎＧａＡｓ層１０１を貫通して上側クラッド層（ｐ−ＩｎＰ層）１０２の途中まで凹状に形成される。
【００９９】
工程（４）：第２エッチング工程
パターン形成されたマスク１０８、１０９、２６１およびそれらの下層のパターン形成されたｐ+ −ＩｎＧａＡｓ層１０１をマスクとして、ｐ−ＩｎＰ層１０２のみをウェットエッチングする。
【０１００】
この結果、両側の直線上の溝１２１および溝２８２によって逆メサ形状を有するリッジチャネル状のメサストライプ１２４が形成される。
【０１０１】
同時にボンディングパッド下の埋め込み領域に対応する凹部２８０は、エッチングにより、図（ａ）のＡ−Ａ’線断面では図（ｃ）に示すように逆メサ状の面２８３および２８４にエッチングされ、同じくＣ−Ｃ’線断面では図（ｄ）に示すようにメサ状の面２８５および２８６にエッチングされる。
【０１０２】
本発明のこの第２エッチング工程が前記従来の第２エッチング工程と相違する点は、従来溝２８２と凹部２８０とが突出交差部ができるように連続して形成されていたが、本発明は溝２８２と凹部２８０とが別々に隔離されて形成されている点が相違する。
【０１０３】
これにより、従来例の角ができる領域をウェットエッチングを行うと、予定よりもエッチングが進み、さらに、そのエッチングが進む程度に規則性が見られなくなり、この結果、突出交差部付近のｐ−ＩｎＰ層１０２の厚みが予定より極端に薄くなる傾向を呈する現象を回避することができる。すなわち、前記問題が発生しない構造に変更する解決手段を採用することになる。
【０１０４】
工程（５）：マスク除去工程
マスクパターン１０８、１０９および２６１を除去する。このとき、上記従来例のように前記交差部付近のｐ−ＩｎＰ層の厚みが予定より極端に薄くなっている箇所がマスク除去時の応力により破損するようなことが発生しない。。
【０１０５】
工程（６）：第１パッシベーション膜形成工程
上記工程（５）におけるマスク除去後、全面にわたり第１パッシベーション膜１４０をコーティングする。溝１２１、２９３および凹部２９１に沿って膜が形成される。膜材はＳｉＯ2 を用いるが、他のＳｉx Ｎy でもよい。
【０１０６】
工程（７）：パターン形成
全面にポリイミド樹脂をスピンコートし、前記溝１２１、２９３および凹部２９１に沿ってホトリソグラフィでパターンを形成し、熱処理して前記ポリイミド樹脂をガラス化し充填体３０１、３０２および３０３を形成する。ポリイミド樹脂は、電極下の容量を減少するために用いられ、比誘電率が低く、吸水性、高粘性で、熱を加えると膨張する。
【０１０７】
ポリイミド樹脂は、このように高粘性を有するため、コーティング時回り込みが少なく、特に前記角部のエッジ等のような奥まった箇所には入りにくく、また、熱処理のために熱を加えると、樹脂の膨張により、前記角部のように予定よりも過剰にエッチングされてしまった、即ちオーバーハングされた薄い箇所等の希弱な箇所をその応力によって破損させることがあったが、本発明の場合、溝２９３と凹部２９１がそれぞれ離隔して形成されているので、上記のような問題は発生しなくなる。
【０１０８】
工程（８）：第２パッシベーション工程
全面にわたり第２パッシベーション膜１４４をコーティングする。膜材はＳｉx Ｎy を用いるが、他のＳｉＯ2 でもよい。
【０１０９】
この第２パッシベーション膜１４４は、前記第１パッシベーション膜１４０と協働して前記ポリイミド充填体３０１、３０２および３０３を被覆する。この被覆により吸水性のポリイミド充填体３０１、３０２および３０３にこの後の工程に制約が生じることを阻止する。
【０１１０】
工程（９）：マスク形成工程
全面にマスク１５０をコーティングし、メサストライプ１５３上のエレクトロードの幅に対応する開孔をフォトリソグラフィでパターン形成し、マスクパターン３２１と３２２を形成する。
【０１１１】
工程（１０）：第３エッチング工程
前記マスク１５０のマスクパターン３２１と３２２で前記第２パッシベーション膜１４４をエッチングし開孔３２３を形成する。
【０１１２】
工程（１１）：エレクトロード形成工程
ｐ+ −ＩｎＧａＡｓ層１０１上に前記エッチングで形成された開孔３２３に対応してエレクトロード３２４を蒸着する。
【０１１３】
工程（１２）：マスク除去工程工程
マスク１５０を除去する。
【０１１４】
工程（１３）：ボンディングパッド形成工程
前記エレクトロード３２４の全面を覆うように配線層３３２を設ける。同時に、その配線層３３２に連続して、ポリイミド充填体３０１に対応する前記第２パッシベーション膜１４４領域上に配線部３３１およびボンディングパッド３３０を設ける。このようにして、前記配線層３３２と配線層３３１とボンディングパッド３３０からなる電極層３３３を一体に蒸着により連設する。
【０１１５】
以上説明したように、電極下地の半導体層構造をエッチングした凹部２８０と、メサストライプ１２４の両脇のチャネル状の溝１２１、２８２とを分離独立させることで、二つの溝１２１、２８２の形状に従来例の欠点として述べた突出角部ができないように設計することが可能となる。
【０１１６】
これによって、前記従来例のＩｎＧａＡｓ（Ｐ）コンタクト層１０１がマスクとなる突出したオーバーハングも形成されない構造となる。
【０１１７】
実際に作成した素子において、突出したオーバーハングは全く発生せず、極めて均一なウエハープロセスが実現される。
【０１１８】
また、溝分割用半導体層２８１の周波数特性に与える影響についても、実際に光導波路の幅２ミクロン、チャネルの幅を１１ミクロン、溝分割用半導体層の幅５ミクロン（本実施例）および０ミクロン（従来例）の素子の周波数特性を比較し、顕著な差が無いことを確認した。
【０１１９】
前記第１、２実施例によれば、光導波路の脇のチャネルと、電極下地の半導体層構造をエッチングした凹部とは、分離独立した構造であるので、別々の工程において形成することが可能である。
【０１２０】
しかし、同一マスクにパターンを形成することにより、同一の工程で一括にエッチング除去することができる。
【０１２１】
第４実施例は、以下の効果を奏する。
（ａ）ウエハープロセスの工程を短縮、簡易化することができ、ひいては、コスト低減、歩留まり向上が期待できる。
【０１２２】
（他の実施の形態）
本発明は、上記のように、半導体光デバイスが対象であり、ダブルチャネル構造で、電極直下の溝とメサストライプ脇の少なくとも一方の溝がつながっているもの、を対象とする。
【０１２３】
従って、本発明は、前記対象となる構成を有する多くの光デバイスに適用可能である。例えば、半導体光変調器、およびそれを集積化した半導体レーザ、モードロックレーザ、光増幅器、あるいは、フォトダイオード、過飽和吸収光スイッチ、屈折率変化を誘起する光スイッチなどがあげられる。
【０１２４】
【発明の効果】
本発明は上記の構成を採用したので以下の効果を奏する。
【０１２５】
従来のような、ＩｎＧａＡｓ（Ｐ）コンタクト層をマスクとする突出したオーバーハングが形成されないので、以降のプロセスの安定性向上、歩留まり・特定安定性・信頼性の向上がはかられる。
【図面の簡単な説明】
【図１】 本発明の第１実施例の構成図である。
【図２】 本発明の第２実施例の構成図である。
【図３】 本発明の第３実施例の構成図である。
【図４の１】 本発明の第１実施例の工程（１）〜（３）の工程図である。
【図４の２】 本発明の第１実施例の工程（４）、（５）の工程図である。
【図４の３】 本発明の第１実施例の工程（６）〜（８）の工程図である。
【図４の４】 本発明の第１実施例の工程（９）〜（１１）の工程図である。
【図４の５】 本発明の第１実施例の工程（１２）、（１３）の工程図である。
【図５の１】 従来例の工程（１）〜（３）の工程図である。
【図５の２】 従来例の工程（４）、（５）の工程図である。
【図５の３】 従来例の工程（６）〜（８）の工程図である。
【図５の４】 従来例の工程（９）〜（１１）の工程図である。
【図５の５】 従来例の工程（１２）、（１３）の工程図である。
【図６】 従来例の構成図である。
【図７】 電界効果型光変調器の従来例の構成図である。
【符号の説明】
１０１ ｐ+ −ＩｎＧａＡｓ
１０２ ｐ−ＩｎＰ
１０３ コア
１０４， １０５，１０６ ｎ−ＩｎＰ
１０８， １０９，２６１，３２１，３２２ マスクパターン
１１０，１５０ マスク
１１２，１１４，２６０，２６２，２７０，２７２，３２３ 開孔
１２１，２４２，２４３，２８２，２９３ 溝
１２４，１５３，２９４ メサストライプ
１４０，１４４ パッシベーション膜
２４１，２８０，２９１ 凹部
２８３，２８４，２８５，２８６ 面
２８１，２９２ 溝分割用半導体層
２９４ 光導波路
３０１，３０２，３０３ 充填体
３０４ ポリイミドコーティング膜
３２４ エレクトロード
３３０ ボンディングパッド
３３１ 配線部
３４１ ＩｎＧａＡｓＰバルク構造
３４２ ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰのＭＱＷ構造
Claims (4)
- エレクトロードとそれに接続される電極パッドとを有し、前記エレクトロードの両端に形成される２個の並行したウェットエッチングにより逆メサ状に形成された第１の溝と前記電極パッドの下層にウェットエッチングにより逆メサ状に形成された第２の溝とを有し、前記第１の溝には第１の樹脂層が形成され、前記第２の溝には第２の樹脂層が形成された光導波路型素子において、前記第１の樹脂層と前記第２の樹脂層とは他の層により隔離されていることを特徴とする光導波路型素子。
- 前記第１の樹脂層と前記第２の樹脂層とは、同じ材料により構成されていることを特徴とする請求項１記載の光導波路型素子。
- 前記第１の樹脂層と前記第２の樹脂層はポリイミドで構成されていることを特徴とする請求項１又は２の何れか一項記載の光導波路型素子。
- 請求項１〜３の何れか一項記載の光導波路型素子の前記第１の溝と前記第２の溝とを、同一のウェットエッチング工程により形成することを特徴とする光導波路型素子の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002050263A JP4238508B2 (ja) | 2001-09-28 | 2002-02-26 | 光導波路型素子およびその製造方法 |
| US10/212,170 US6773945B2 (en) | 2001-09-28 | 2002-08-06 | Method of manufacturing a waveguide optical semiconductor device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001299285 | 2001-09-28 | ||
| JP2001-299285 | 2001-09-28 | ||
| JP2002050263A JP4238508B2 (ja) | 2001-09-28 | 2002-02-26 | 光導波路型素子およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003174234A JP2003174234A (ja) | 2003-06-20 |
| JP4238508B2 true JP4238508B2 (ja) | 2009-03-18 |
Family
ID=26623214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002050263A Expired - Fee Related JP4238508B2 (ja) | 2001-09-28 | 2002-02-26 | 光導波路型素子およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6773945B2 (ja) |
| JP (1) | JP4238508B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4520777B2 (ja) * | 2004-06-28 | 2010-08-11 | 日本オプネクスト株式会社 | 半導体光素子の製造方法 |
| US7538357B2 (en) | 2004-08-20 | 2009-05-26 | Panasonic Corporation | Semiconductor light emitting device |
| GB2430548B (en) * | 2005-09-27 | 2011-08-10 | Agilent Technologies Inc | An integrated modulator-laser structure and a method of producing same |
| CN101882756A (zh) * | 2010-06-02 | 2010-11-10 | 中国科学院半导体研究所 | 聚酰亚胺填埋双沟脊型器件沟道的制作方法 |
| JP2013191701A (ja) * | 2012-03-13 | 2013-09-26 | Japan Oclaro Inc | 半導体光素子、及びそれを備える光モジュール |
| JP6920851B2 (ja) * | 2017-03-29 | 2021-08-18 | 日本ルメンタム株式会社 | 半導体光素子、光送信モジュール、光モジュール、及び光伝送装置、並びにそれらの製造方法 |
| WO2019138904A1 (ja) * | 2018-01-11 | 2019-07-18 | 株式会社村田製作所 | スイッチモジュール |
| JP7040604B2 (ja) * | 2018-03-28 | 2022-03-23 | 三菱電機株式会社 | 半導体レーザ素子およびその製造方法 |
| JP7309519B2 (ja) | 2019-08-13 | 2023-07-18 | 日本ルメンタム株式会社 | 半導体光素子 |
| CN112194199A (zh) * | 2020-08-27 | 2021-01-08 | 浙江美都海创锂电科技有限公司 | 一种长循环三元正极材料的制备方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4788159A (en) * | 1986-09-18 | 1988-11-29 | Eastman Kodak Company | Process for forming a positive index waveguide |
| JP2727979B2 (ja) | 1993-12-20 | 1998-03-18 | 日本電気株式会社 | 光変調器とその製造方法 |
| JPH07211692A (ja) * | 1994-01-12 | 1995-08-11 | Sumitomo Electric Ind Ltd | ＩｎＰ系化合物半導体の加工方法 |
| JP3270278B2 (ja) * | 1994-12-15 | 2002-04-02 | 東芝電子エンジニアリング株式会社 | 半導体装置及びその製造方法 |
| US5764842A (en) * | 1995-03-23 | 1998-06-09 | Hitachi, Ltd. | Semiconductor guided-wave optical device and method of fabricating thereof |
| KR0172797B1 (ko) * | 1995-10-16 | 1999-03-30 | 김주용 | 레이저 다이오드 및 그 제조방법 |
| KR100203307B1 (ko) * | 1996-06-29 | 1999-06-15 | 김영환 | 레이저 다이오드의 제조방법 |
| KR100251348B1 (ko) * | 1996-12-30 | 2000-05-01 | 김영환 | Rwg 레이저 다이오드 및 그 제조 방법 |
| JPH11202274A (ja) | 1998-01-07 | 1999-07-30 | Oki Electric Ind Co Ltd | リッジ導波路型半導体光機能素子及びその製造方法 |
| JPH11202275A (ja) * | 1998-01-07 | 1999-07-30 | Oki Electric Ind Co Ltd | リッジ導波路型半導体光機能素子およびその製造方法 |
| JP2000066046A (ja) * | 1998-08-21 | 2000-03-03 | Hitachi Ltd | 光伝送装置 |
| JP2001024280A (ja) * | 1999-07-13 | 2001-01-26 | Oki Electric Ind Co Ltd | 半導体光機能素子 |
| JP3941296B2 (ja) | 1999-09-20 | 2007-07-04 | 三菱電機株式会社 | 変調器と変調器付き半導体レーザ装置並びにその製造方法 |
-
2002
- 2002-02-26 JP JP2002050263A patent/JP4238508B2/ja not_active Expired - Fee Related
- 2002-08-06 US US10/212,170 patent/US6773945B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6773945B2 (en) | 2004-08-10 |
| JP2003174234A (ja) | 2003-06-20 |
| US20030064536A1 (en) | 2003-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61160987A (ja) | 集積型半導体光素子とその製造方法 | |
| JP4238508B2 (ja) | 光導波路型素子およびその製造方法 | |
| US6498889B2 (en) | Waveguide optical device and method of fabricating the same | |
| US20180041008A1 (en) | Method for manufacturing optical device | |
| US6323530B1 (en) | Optical semiconductor device | |
| JPH10326942A (ja) | 複合光デバイスとその製造方法 | |
| JP4967565B2 (ja) | 光半導体素子及びその製造方法 | |
| JP2003115632A (ja) | 光半導体素子の製造方法 | |
| US6316280B1 (en) | Method of manufacturing semiconductor devices separated from a wafer | |
| JP2641483B2 (ja) | 半導体発光素子の作製方法 | |
| JP3695812B2 (ja) | プレーナ電極型半導体光素子及びその製造方法 | |
| JP2001274511A (ja) | 導波路型光素子 | |
| JP3654429B2 (ja) | 光半導体装置の製造方法 | |
| KR100584333B1 (ko) | 반도체 레이저 장치 및 그 제조방법 | |
| JP4164248B2 (ja) | 半導体素子及びその製造方法、及び半導体光装置 | |
| US20220247155A1 (en) | Semiconductor optical device and method for manufacturing the same | |
| US20220206226A1 (en) | Semiconductor optical device and method for manufacturing the same | |
| JP7294938B2 (ja) | 埋め込み型半導体光素子及びその製造方法 | |
| JP2508332B2 (ja) | 集積型光変調器 | |
| US7598106B2 (en) | Optical semiconductor device and fabrication method therefor | |
| JP2000151021A (ja) | 半導体素子および製造方法 | |
| JPH0511437B2 (ja) | ||
| JPS641075B2 (ja) | ||
| JPH0590696A (ja) | 半導体発光装置 | |
| JPH08316579A (ja) | 光半導体素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060906 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081125 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081208 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4238508 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130109 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |