JP4236805B2 - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP4236805B2 JP4236805B2 JP2000317387A JP2000317387A JP4236805B2 JP 4236805 B2 JP4236805 B2 JP 4236805B2 JP 2000317387 A JP2000317387 A JP 2000317387A JP 2000317387 A JP2000317387 A JP 2000317387A JP 4236805 B2 JP4236805 B2 JP 4236805B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- manufacturing
- insulating film
- temperature
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 32
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 16
- 238000010306 acid treatment Methods 0.000 claims description 15
- 238000005229 chemical vapour deposition Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 8
- 238000010304 firing Methods 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 229910052681 coesite Inorganic materials 0.000 claims description 2
- 229910052906 cristobalite Inorganic materials 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 229910052682 stishovite Inorganic materials 0.000 claims description 2
- 229910052905 tridymite Inorganic materials 0.000 claims description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 8
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000008602 contraction Effects 0.000 description 2
- 238000010790 dilution Methods 0.000 description 2
- 239000012895 dilution Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法および半導体装置に関し、特に、ゲート電極間を埋め込む層間絶縁膜として、水素を多量に含むＳＯＧ(Spin-on Glass)を塗布した半導体装置の製造方法および半導体装置に関する。
【従来の技術】
近年、ＩＣの高集積化が進みゲート電極間が狭くなってきている。特にＤＲＡＭにおいてはセルフアラインコンタクト（ＳＡＣ）構造をとり、ゲート電極をＳｉＮ膜で覆っているため、ゲート電極間のアスペクト比がさらに大きくなる。
このため、従来のような、ＢＰＳＧ（リンとボロンを含んだ酸化膜）等の酸化膜を化学気層成長法（ＣＶＤ法）によって成膜させた絶縁膜では、この膜中にボイドができてしまうため、ゲート電極間に絶縁膜を埋め込むことが難しくなりつつある。
【０００２】
このような狭いゲート電極間に対し、ボイドが無い状態で絶縁膜を埋め込むことができる方法としては、平坦化塗布膜であるＳＯＧ(Spin-on Glass)を用いて、埋め込む方法があげられる。
例えば、特開平６−９７３０２号公報に開示された低粘性ＳＯＧを塗布する方法などがある。
【０００３】
【発明が解決しようとする課題】
しかし、ＳＯＧは埋め込み性は良好だが、ウエットエッチングレートが速い等の性質があるため、従来のＢＰＳＧ等のＣＶＤ膜と比べ膜質が劣る。
また、ＳＯＧ膜の特性として、凹部に埋め込まれた部分は十分な収縮ができず、他の平坦な部分に比べ疎な膜質となってしまう。
すなわち、ゲート電極間の埋め込み絶縁膜としてＳＯＧを用いた場合、ゲート電極間のみが疎な膜質となってしまう。このため、コンタクトホール形成後におけるプラグ電極形成の前処理である希釈フッ酸処理により、ゲート電極間のＳＯＧのみがエッチングされてしまい、この状態でプラグ電極を形成するとショートしてしまうという問題点があった。
【０００４】
本発明は、上記の問題点に鑑みて成されたものであり、ゲート電極間に埋め込まれたＳＯＧを緻密化させ、コンタクト電極形成の前処理であるフッ酸系のウエット耐性を向上させ、かつゲート電極間の絶縁膜をボイドが無い状態で形成させ、良好なコンタクト形状及び良好なコンタクト抵抗特性を得ることができる半導体装置の製造方法および半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記の課題を解決するために、本発明に係る半導体装置の製造方法は、複数のゲート電極が形成された半導体基板に第１の絶縁膜を形成する工程と、前記第 1 の絶縁膜上にＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）タイプのＳＯＧを塗布する工程と、前記ＨＳＱタイプのＳＯＧが塗布された基板を第１の温度で焼成する工程と、焼成された前記ＨＳＱタイプのＳＯＧ上に化学気相成長法（ＣＶＤ法）により酸化膜を形成する工程と、前記ゲート電極間に前記ＨＳＱタイプのＳＯＧおよび前記酸化膜をエッチングしてコンタクトホールを形成する工程と、前記コンタクトホールが形成された基板を前記第１の温度よりも高い第２の温度で焼成する工程と、前記コンタクトホールの底の第１の絶縁膜の除去を基板まで行う工程と、前記第 2 の温度で焼成された前記コンタクトホールに希釈フッ酸処理を行う工程と、前記希釈フッ酸処理の後、ポリシリコンのプラグ電極を形成する工程と、を含むことで、ゲート電極間に埋め込まれたＳＯＧを緻密化させ、コンタクト電極形成の前処理であるフッ酸系のウエット耐性を向上させることができる（請求項１）。
【０００６】
また、前記第１の温度は３００〜４００℃であり、前記第２の温度は７００〜８００℃であることで、この焼成により膜中の水素がほとんど離脱し無くなり、従来のＳＯＧ同様に２０％程度の収縮が起こるので、緻密な膜ができ、希釈フッ酸によるウエットエッチレートが遅くなる（請求項２）。
【０００７】
また、前記第１の絶縁膜はＳｉＮであることを特徴とする（請求項３）。
【０００８】
また、前記第１の温度で焼成する工程を窒素雰囲気中で行うことを特徴とする（請求項４）。
【０００９】
また、前記第２の温度で焼成する工程を窒素雰囲気中で行うことを特徴とする（請求項５）。
【００１０】
また、前記第２の温度で焼成する工程を希釈スチーム中で行うことを特徴とする（請求項６）。
【００１１】
また、前記第１の絶縁膜の除去と希釈フッ酸処理を行う工程の間でイオン注入を行うことを特徴とする（請求項７）。
【００１２】
また、前記コンタクトホールの底の第１の絶縁膜の除去を行った後、前記第２の温度で焼成する工程を行い、第２の絶縁膜をＣＶＤ法により形成する工程と、エッチバックを行って第２の絶縁膜によるサイドウォールを形成する工程とを前記希釈フッ酸処理を行う工程の前に行うことを特徴とする（請求項８）。
【００１３】
また、前記第２の絶縁膜がＳｉＮ膜であることを特徴とする（請求項９）。
【００１４】
また、前記第２の絶縁膜がＳｉＯ２膜であることを特徴とする（請求項１０）。
【００１９】
【発明の実施の形態】
以下、本発明に係る半導体装置の製造方法および半導体装置について、実施の形態を挙げ、図面を参照して詳細に説明する。
【００２０】
（第１の実施の形態）
図１は、第１の実施の形態に係る半導体装置の製造方法の工程（ａ）〜（ｃ）を説明する半導体装置の概略断面図である。
図２は、第１の実施の形態に係る半導体装置の製造方法の工程（ｄ）〜（ｆ）を説明する半導体装置の概略断面図である。
まず、図１の（ａ）に示すように、シリコン基板１上に予め設けられたゲート電極２上にブランケット状に絶縁膜であるＳｉＮ膜３を成膜する。
【００２１】
次に、図１の（ｂ）に示すように、に水素を多量に含むＨＳＱ（Hydrogen Silsesquioxane）タイプのＳＯＧ４を３０００〜４０００Å程度塗布し、第１の焼成をする。具体的には例えば、この第１の焼成における温度条件（第１の温度）は３００〜４００℃で、窒素雰囲気で行う。
【００２２】
次に、図１の（ｃ）に示すように、グローバルに平坦化するため、ＣＶＤ法により酸化膜５を成膜して、この酸化膜５に対して化学的機械的研磨法（ＣＭＰ法：Chemical Mechnical Polishing）を行う。具体的には例えば、プラズマＣＶＤ法にて酸化膜５を８０００Å程度で成膜し、この酸化膜５の凸部において５０００Å程度研磨されるようにＣＭＰ法を行う。
【００２３】
次に、図１の（ｄ）に示すように、リソグラフィー技術によりコンタクトホールのパターニングを行い、ＳｉＮ膜３と酸化膜５の選択比が、所定の選択比となる条件のドライエッチング法により、コンタクトホール６（セルフアラインコンタクト：ＳＡＣ）を形成する。このコンタクトホール形成後に、コンタクトホール側壁にＳＯＧ４が露出している状態で第２の焼成を行う。この第２の焼成における温度条件（第２の温度）は７００〜８００℃で、窒素または希釈スチーム雰囲気で行う。
【００２４】
次に、図２の（ｅ）に示すように、コンタクトホール６の底部のＳｉＮ膜３を取り除くためドライエッチング法にてエッチバックを行う。
【００２５】
次に、コンタクト抵抗を低抵抗化させるためのイオン注入を行う。そして、コンタクトホール６の底部のシリコン基板１上の自然酸化膜を除去するために希釈されたフッ酸処理を行い、その後、ポリシリコンを熱ＣＶＤ法にて成膜し、エッチバックすることでプラグ電極７を形成することにより、図２の（ｆ）に示すような本実施の形態に係る半導体装置が形成される。
【００２６】
さらに、本実施の形態に係る半導体装置について詳しく説明をする。
図３は、コンタクトホール形成後（図２の（ｅ）の工程）の本実施の形態に係る半導体装置の概略図であり、（ａ）は概略平面図、（ｂ）はそのＢ−Ｂ線の概略断面図（図２の（ｅ）と同じ図）、（ｃ）はＡ−Ａ線の概略断面図である。
本実施の形態に係る半導体装置は、前述の図１の（ａ）の様に、ゲート電極の間隔が狭くなってくるとＣＶＤ法にて絶縁膜をボイドが無い状態で埋め込むことは難しくなるので、埋め込み特性に非常に優れている塗布膜であるＳＯＧを用いてボイドが無い状態で埋め込み絶縁膜を形成するものである。
【００２７】
一般的にＳＯＧ膜は塗布後に焼成を行い緻密な膜を形成させるが、焼成時に少なからずＳＯＧは収縮する。従来よく使われているＳＯＧでは４００℃の焼成で１０〜２０％程度収縮する。
そして、ＳＯＧ塗布面が溝の様な凹部と凹凸のない平坦部とでは収縮できる体積が異なり、膜質も異なる。
すなわち、凹凸のない平坦部ではＳＯＧは十分な収縮ができ緻密な膜質となるが、溝の様な凹部では十分な収縮ができず疎な膜質となり、溝の幅が狭くなるほど収縮されにくくなり、疎な膜質となってしまう。
【００２８】
一方、水素を多量に含むＨＳＱタイプのＳＯＧは４００℃程度の熱処理では収縮率は１〜３％程度で極めて小さく、塗布面の形状に関わらず膜質に差は出にくい。膜収縮が極めて小さいのは膜中に多くの水素が残っているためである。
ただし、収縮しない反面その膜質は疎であり、希釈フッ酸によるウエットエッチングレートはＣＶＤ法による酸化膜と比べて非常に大きい。
また、ＨＳＱタイプのＳＯＧを７００〜８００℃程度の高温で焼成すると膜中の水素はほとんど離脱し、無くなってしまうため、従来のＳＯＧ同様に２０％程度の収縮が起こる。
【００２９】
次に、コンタクトホール形成後（図３の（ｃ））の希釈フッ酸処理における本実施の形態と従来の半導体装置（通常のＳＯＧを用いた場合）の比較について説明する。
図４は、コンタクトホール形成後の希釈フッ酸処理を説明する概略断面図であり、（ａ）は従来の半導体装置（通常のＳＯＧを用いた場合）、（ｂ）は本実施の形態に係る半導体装置である。
【００３０】
従来の半導体装置のように、ゲート電極間を埋め込む層間絶縁膜として、通常のＳＯＧを用いた場合には、コンタクトホール形成後（図３の（ｃ））の希釈フッ酸処理により、図４の（ａ）に示すように、溝形状の凹部のＳＯＧ４のみが溶けてしまう。
これは前述した様に凹部のＳＯＧ４が十分に収縮できず、膜質が疎になってしまうことに起因している。この状態でポリシリコンのプラグ電極を形成するとショートしてしまう。
【００３１】
本実施の形態は、この様な不具合をなくすため、水素を多量に含むＨＳＱタイプのＳＯＧを用い、塗布直後の焼成をほとんど収縮しない３００〜４００℃程度の焼成を行い、コンタクトホールを形成してから７００〜８００℃程度の高温の焼成を行うものである。
【００３２】
コンタクトホール形成によりＳＯＧ４は空間的に自由な箇所ができ、高温の焼成により収縮ができやすく、コンタクトホール６は収縮のため、図４の（ｂ）のように弓なり気味の形状となる。この収縮により緻密な膜ができ、希釈フッ酸によるウエットエッチレートは遅くなる。
また、７００〜８００℃の焼成時の雰囲気は窒素雰囲気中でも構わないが、希釈スチーム中の方が酸化が進みより緻密な膜質となる。
【００３３】
（第２の実施の形態）
図５は、第２の実施の形態に係る半導体装置の製造方法の工程（ａ）〜（ｃ）を説明する半導体装置の概略断面図である。
図６は、第２の実施の形態に係る半導体装置の製造方法の工程（ｄ）〜（ｅ）を説明する半導体装置の概略断面図である。
まず、第１の実施の形態と同様にして、コンタクトホール形成（図２の（ｅ））の工程までを行う。
この時の状態を図３の（ｃ）と同様に、ゲート電極に平行な方向の断面を図５の（ａ）に示す。この形成後に、第１の実施の形態と同様に、第２の焼成を温度７００〜８００℃、窒素または希釈スチーム雰囲気で行うことにより、ゲート電極間に埋め込まれたＳＯＧを緻密化させるが、図５の（ｂ）に示すようにＳＯＧを収縮させるので、コンタクトホール形状は弓なり気味の形状となる。
【００３４】
本実施の形態は、この弓なり気味の形状の改善を行うことを特徴としており、図５の（ｃ）に示すように、前記７００〜８００℃で行う第２の焼成後に、１００〜１０００Å程度のＳｉＮ膜８を、熱ＣＶＤ法により成膜させる。または、熱ＣＶＤ法によって成膜するかわりに、プラズマＣＶＤ法を用いて成膜してもよい。また、ＳｉＮ膜の代わりにＳｉＯ2膜を用いてもよい。
【００３５】
次に、図６の（ｄ）に示すように、ドライエッチング法によりエッチバックを行い、サイドウォール８ａを形成させる。これにより、コンタクトホール６の形状が図５の（ｂ）のような、サイドウォール８ａがない場合に比べて改善される。
【００３６】
次に、図６の（ｅ）に示すように、コンタクト抵抗を低抵抗化させるためのイオン注入を行う。次いで、コンタクトホール６の底部のシリコン基板１上の自然酸化膜を除去するために、希釈されたフッ酸処理を行い、その後、ポリシリコンを熱ＣＶＤ法にて成膜し、エッチバックすることでプラグ電極７を形成し、本実施の形態に係る半導体装置が形成される。
【００３７】
【発明の効果】
本発明に係る半導体装置の製造方法および半導体装置によれば、半導体素子のゲート電極間を埋め込む層間絶縁膜に、水素を多量に含むＨＳＱタイプのＳＯＧを用いることにより、このＳＯＧ塗布直後の焼成を窒素雰囲気中で３００〜４００℃程度の低温で行い、コンタクトホール形成後にさらに、窒素雰囲気中もしくは希釈スチーム中で、７００〜８００℃程度の高温の焼成を行うことで、ゲート電極間に埋め込まれたＳＯＧを緻密化させ、コンタクト電極形成の前処理であるフッ酸系のウエット耐性を向上させることができる。
また、ゲート電極間の絶縁膜をボイドが無い状態で形成でき、良好なコンタクト形状及び良好なコンタクト抵抗特性を得ることができる。
よってこれらの効果により、製品の歩留を向上させることができる半導体装置の製造方法および半導体装置を提供できるものである。
【図面の簡単な説明】
【図１】第１の実施の形態に係る半導体装置の製造方法の工程（ａ）〜（ｃ）を説明する半導体装置の概略断面図である。
【図２】第１の実施の形態に係る半導体装置の製造方法の工程（ｄ）〜（ｆ）を説明する半導体装置の概略断面図である。
【図３】コンタクトホール形成後の第１の実施の形態に係る半導体装置の概略図であり、（ａ）は概略平面図、（ｂ）はそのＢ−Ｂ線の概略断面図（図２の（ｅ）と同じ）、（ｃ）はＡ−Ａ線の概略断面図である。
【図４】コンタクトホール形成後の希釈フッ酸処理を説明する概略断面図であり、（ａ）は従来の半導体装置（通常のＳＯＧを用いた場合）、（ｂ）は第１の実施の形態に係る半導体装置である。
【図５】第２の実施の形態に係る半導体装置の製造方法の工程（ａ）〜（ｃ）を説明する半導体装置の概略断面図である。
【図６】第２の実施の形態に係る半導体装置の製造方法の工程（ｄ）〜（ｅ）を説明する半導体装置の概略断面図である。
【符号の説明】
１ シリコン基板
２ ゲート電極
３ ＳｉＮ膜
４ ＳＯＧ
５ 酸化膜
６ コンタクトホール
７ プラグ電極
８ ＳｉＮ膜
８ａ サイドウォール
【発明の属する技術分野】
本発明は、半導体装置の製造方法および半導体装置に関し、特に、ゲート電極間を埋め込む層間絶縁膜として、水素を多量に含むＳＯＧ(Spin-on Glass)を塗布した半導体装置の製造方法および半導体装置に関する。
【従来の技術】
近年、ＩＣの高集積化が進みゲート電極間が狭くなってきている。特にＤＲＡＭにおいてはセルフアラインコンタクト（ＳＡＣ）構造をとり、ゲート電極をＳｉＮ膜で覆っているため、ゲート電極間のアスペクト比がさらに大きくなる。
このため、従来のような、ＢＰＳＧ（リンとボロンを含んだ酸化膜）等の酸化膜を化学気層成長法（ＣＶＤ法）によって成膜させた絶縁膜では、この膜中にボイドができてしまうため、ゲート電極間に絶縁膜を埋め込むことが難しくなりつつある。
【０００２】
このような狭いゲート電極間に対し、ボイドが無い状態で絶縁膜を埋め込むことができる方法としては、平坦化塗布膜であるＳＯＧ(Spin-on Glass)を用いて、埋め込む方法があげられる。
例えば、特開平６−９７３０２号公報に開示された低粘性ＳＯＧを塗布する方法などがある。
【０００３】
【発明が解決しようとする課題】
しかし、ＳＯＧは埋め込み性は良好だが、ウエットエッチングレートが速い等の性質があるため、従来のＢＰＳＧ等のＣＶＤ膜と比べ膜質が劣る。
また、ＳＯＧ膜の特性として、凹部に埋め込まれた部分は十分な収縮ができず、他の平坦な部分に比べ疎な膜質となってしまう。
すなわち、ゲート電極間の埋め込み絶縁膜としてＳＯＧを用いた場合、ゲート電極間のみが疎な膜質となってしまう。このため、コンタクトホール形成後におけるプラグ電極形成の前処理である希釈フッ酸処理により、ゲート電極間のＳＯＧのみがエッチングされてしまい、この状態でプラグ電極を形成するとショートしてしまうという問題点があった。
【０００４】
本発明は、上記の問題点に鑑みて成されたものであり、ゲート電極間に埋め込まれたＳＯＧを緻密化させ、コンタクト電極形成の前処理であるフッ酸系のウエット耐性を向上させ、かつゲート電極間の絶縁膜をボイドが無い状態で形成させ、良好なコンタクト形状及び良好なコンタクト抵抗特性を得ることができる半導体装置の製造方法および半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
上記の課題を解決するために、本発明に係る半導体装置の製造方法は、複数のゲート電極が形成された半導体基板に第１の絶縁膜を形成する工程と、前記第 1 の絶縁膜上にＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）タイプのＳＯＧを塗布する工程と、前記ＨＳＱタイプのＳＯＧが塗布された基板を第１の温度で焼成する工程と、焼成された前記ＨＳＱタイプのＳＯＧ上に化学気相成長法（ＣＶＤ法）により酸化膜を形成する工程と、前記ゲート電極間に前記ＨＳＱタイプのＳＯＧおよび前記酸化膜をエッチングしてコンタクトホールを形成する工程と、前記コンタクトホールが形成された基板を前記第１の温度よりも高い第２の温度で焼成する工程と、前記コンタクトホールの底の第１の絶縁膜の除去を基板まで行う工程と、前記第 2 の温度で焼成された前記コンタクトホールに希釈フッ酸処理を行う工程と、前記希釈フッ酸処理の後、ポリシリコンのプラグ電極を形成する工程と、を含むことで、ゲート電極間に埋め込まれたＳＯＧを緻密化させ、コンタクト電極形成の前処理であるフッ酸系のウエット耐性を向上させることができる（請求項１）。
【０００６】
また、前記第１の温度は３００〜４００℃であり、前記第２の温度は７００〜８００℃であることで、この焼成により膜中の水素がほとんど離脱し無くなり、従来のＳＯＧ同様に２０％程度の収縮が起こるので、緻密な膜ができ、希釈フッ酸によるウエットエッチレートが遅くなる（請求項２）。
【０００７】
また、前記第１の絶縁膜はＳｉＮであることを特徴とする（請求項３）。
【０００８】
また、前記第１の温度で焼成する工程を窒素雰囲気中で行うことを特徴とする（請求項４）。
【０００９】
また、前記第２の温度で焼成する工程を窒素雰囲気中で行うことを特徴とする（請求項５）。
【００１０】
また、前記第２の温度で焼成する工程を希釈スチーム中で行うことを特徴とする（請求項６）。
【００１１】
また、前記第１の絶縁膜の除去と希釈フッ酸処理を行う工程の間でイオン注入を行うことを特徴とする（請求項７）。
【００１２】
また、前記コンタクトホールの底の第１の絶縁膜の除去を行った後、前記第２の温度で焼成する工程を行い、第２の絶縁膜をＣＶＤ法により形成する工程と、エッチバックを行って第２の絶縁膜によるサイドウォールを形成する工程とを前記希釈フッ酸処理を行う工程の前に行うことを特徴とする（請求項８）。
【００１３】
また、前記第２の絶縁膜がＳｉＮ膜であることを特徴とする（請求項９）。
【００１４】
また、前記第２の絶縁膜がＳｉＯ２膜であることを特徴とする（請求項１０）。
【００１９】
【発明の実施の形態】
以下、本発明に係る半導体装置の製造方法および半導体装置について、実施の形態を挙げ、図面を参照して詳細に説明する。
【００２０】
（第１の実施の形態）
図１は、第１の実施の形態に係る半導体装置の製造方法の工程（ａ）〜（ｃ）を説明する半導体装置の概略断面図である。
図２は、第１の実施の形態に係る半導体装置の製造方法の工程（ｄ）〜（ｆ）を説明する半導体装置の概略断面図である。
まず、図１の（ａ）に示すように、シリコン基板１上に予め設けられたゲート電極２上にブランケット状に絶縁膜であるＳｉＮ膜３を成膜する。
【００２１】
次に、図１の（ｂ）に示すように、に水素を多量に含むＨＳＱ（Hydrogen Silsesquioxane）タイプのＳＯＧ４を３０００〜４０００Å程度塗布し、第１の焼成をする。具体的には例えば、この第１の焼成における温度条件（第１の温度）は３００〜４００℃で、窒素雰囲気で行う。
【００２２】
次に、図１の（ｃ）に示すように、グローバルに平坦化するため、ＣＶＤ法により酸化膜５を成膜して、この酸化膜５に対して化学的機械的研磨法（ＣＭＰ法：Chemical Mechnical Polishing）を行う。具体的には例えば、プラズマＣＶＤ法にて酸化膜５を８０００Å程度で成膜し、この酸化膜５の凸部において５０００Å程度研磨されるようにＣＭＰ法を行う。
【００２３】
次に、図１の（ｄ）に示すように、リソグラフィー技術によりコンタクトホールのパターニングを行い、ＳｉＮ膜３と酸化膜５の選択比が、所定の選択比となる条件のドライエッチング法により、コンタクトホール６（セルフアラインコンタクト：ＳＡＣ）を形成する。このコンタクトホール形成後に、コンタクトホール側壁にＳＯＧ４が露出している状態で第２の焼成を行う。この第２の焼成における温度条件（第２の温度）は７００〜８００℃で、窒素または希釈スチーム雰囲気で行う。
【００２４】
次に、図２の（ｅ）に示すように、コンタクトホール６の底部のＳｉＮ膜３を取り除くためドライエッチング法にてエッチバックを行う。
【００２５】
次に、コンタクト抵抗を低抵抗化させるためのイオン注入を行う。そして、コンタクトホール６の底部のシリコン基板１上の自然酸化膜を除去するために希釈されたフッ酸処理を行い、その後、ポリシリコンを熱ＣＶＤ法にて成膜し、エッチバックすることでプラグ電極７を形成することにより、図２の（ｆ）に示すような本実施の形態に係る半導体装置が形成される。
【００２６】
さらに、本実施の形態に係る半導体装置について詳しく説明をする。
図３は、コンタクトホール形成後（図２の（ｅ）の工程）の本実施の形態に係る半導体装置の概略図であり、（ａ）は概略平面図、（ｂ）はそのＢ−Ｂ線の概略断面図（図２の（ｅ）と同じ図）、（ｃ）はＡ−Ａ線の概略断面図である。
本実施の形態に係る半導体装置は、前述の図１の（ａ）の様に、ゲート電極の間隔が狭くなってくるとＣＶＤ法にて絶縁膜をボイドが無い状態で埋め込むことは難しくなるので、埋め込み特性に非常に優れている塗布膜であるＳＯＧを用いてボイドが無い状態で埋め込み絶縁膜を形成するものである。
【００２７】
一般的にＳＯＧ膜は塗布後に焼成を行い緻密な膜を形成させるが、焼成時に少なからずＳＯＧは収縮する。従来よく使われているＳＯＧでは４００℃の焼成で１０〜２０％程度収縮する。
そして、ＳＯＧ塗布面が溝の様な凹部と凹凸のない平坦部とでは収縮できる体積が異なり、膜質も異なる。
すなわち、凹凸のない平坦部ではＳＯＧは十分な収縮ができ緻密な膜質となるが、溝の様な凹部では十分な収縮ができず疎な膜質となり、溝の幅が狭くなるほど収縮されにくくなり、疎な膜質となってしまう。
【００２８】
一方、水素を多量に含むＨＳＱタイプのＳＯＧは４００℃程度の熱処理では収縮率は１〜３％程度で極めて小さく、塗布面の形状に関わらず膜質に差は出にくい。膜収縮が極めて小さいのは膜中に多くの水素が残っているためである。
ただし、収縮しない反面その膜質は疎であり、希釈フッ酸によるウエットエッチングレートはＣＶＤ法による酸化膜と比べて非常に大きい。
また、ＨＳＱタイプのＳＯＧを７００〜８００℃程度の高温で焼成すると膜中の水素はほとんど離脱し、無くなってしまうため、従来のＳＯＧ同様に２０％程度の収縮が起こる。
【００２９】
次に、コンタクトホール形成後（図３の（ｃ））の希釈フッ酸処理における本実施の形態と従来の半導体装置（通常のＳＯＧを用いた場合）の比較について説明する。
図４は、コンタクトホール形成後の希釈フッ酸処理を説明する概略断面図であり、（ａ）は従来の半導体装置（通常のＳＯＧを用いた場合）、（ｂ）は本実施の形態に係る半導体装置である。
【００３０】
従来の半導体装置のように、ゲート電極間を埋め込む層間絶縁膜として、通常のＳＯＧを用いた場合には、コンタクトホール形成後（図３の（ｃ））の希釈フッ酸処理により、図４の（ａ）に示すように、溝形状の凹部のＳＯＧ４のみが溶けてしまう。
これは前述した様に凹部のＳＯＧ４が十分に収縮できず、膜質が疎になってしまうことに起因している。この状態でポリシリコンのプラグ電極を形成するとショートしてしまう。
【００３１】
本実施の形態は、この様な不具合をなくすため、水素を多量に含むＨＳＱタイプのＳＯＧを用い、塗布直後の焼成をほとんど収縮しない３００〜４００℃程度の焼成を行い、コンタクトホールを形成してから７００〜８００℃程度の高温の焼成を行うものである。
【００３２】
コンタクトホール形成によりＳＯＧ４は空間的に自由な箇所ができ、高温の焼成により収縮ができやすく、コンタクトホール６は収縮のため、図４の（ｂ）のように弓なり気味の形状となる。この収縮により緻密な膜ができ、希釈フッ酸によるウエットエッチレートは遅くなる。
また、７００〜８００℃の焼成時の雰囲気は窒素雰囲気中でも構わないが、希釈スチーム中の方が酸化が進みより緻密な膜質となる。
【００３３】
（第２の実施の形態）
図５は、第２の実施の形態に係る半導体装置の製造方法の工程（ａ）〜（ｃ）を説明する半導体装置の概略断面図である。
図６は、第２の実施の形態に係る半導体装置の製造方法の工程（ｄ）〜（ｅ）を説明する半導体装置の概略断面図である。
まず、第１の実施の形態と同様にして、コンタクトホール形成（図２の（ｅ））の工程までを行う。
この時の状態を図３の（ｃ）と同様に、ゲート電極に平行な方向の断面を図５の（ａ）に示す。この形成後に、第１の実施の形態と同様に、第２の焼成を温度７００〜８００℃、窒素または希釈スチーム雰囲気で行うことにより、ゲート電極間に埋め込まれたＳＯＧを緻密化させるが、図５の（ｂ）に示すようにＳＯＧを収縮させるので、コンタクトホール形状は弓なり気味の形状となる。
【００３４】
本実施の形態は、この弓なり気味の形状の改善を行うことを特徴としており、図５の（ｃ）に示すように、前記７００〜８００℃で行う第２の焼成後に、１００〜１０００Å程度のＳｉＮ膜８を、熱ＣＶＤ法により成膜させる。または、熱ＣＶＤ法によって成膜するかわりに、プラズマＣＶＤ法を用いて成膜してもよい。また、ＳｉＮ膜の代わりにＳｉＯ2膜を用いてもよい。
【００３５】
次に、図６の（ｄ）に示すように、ドライエッチング法によりエッチバックを行い、サイドウォール８ａを形成させる。これにより、コンタクトホール６の形状が図５の（ｂ）のような、サイドウォール８ａがない場合に比べて改善される。
【００３６】
次に、図６の（ｅ）に示すように、コンタクト抵抗を低抵抗化させるためのイオン注入を行う。次いで、コンタクトホール６の底部のシリコン基板１上の自然酸化膜を除去するために、希釈されたフッ酸処理を行い、その後、ポリシリコンを熱ＣＶＤ法にて成膜し、エッチバックすることでプラグ電極７を形成し、本実施の形態に係る半導体装置が形成される。
【００３７】
【発明の効果】
本発明に係る半導体装置の製造方法および半導体装置によれば、半導体素子のゲート電極間を埋め込む層間絶縁膜に、水素を多量に含むＨＳＱタイプのＳＯＧを用いることにより、このＳＯＧ塗布直後の焼成を窒素雰囲気中で３００〜４００℃程度の低温で行い、コンタクトホール形成後にさらに、窒素雰囲気中もしくは希釈スチーム中で、７００〜８００℃程度の高温の焼成を行うことで、ゲート電極間に埋め込まれたＳＯＧを緻密化させ、コンタクト電極形成の前処理であるフッ酸系のウエット耐性を向上させることができる。
また、ゲート電極間の絶縁膜をボイドが無い状態で形成でき、良好なコンタクト形状及び良好なコンタクト抵抗特性を得ることができる。
よってこれらの効果により、製品の歩留を向上させることができる半導体装置の製造方法および半導体装置を提供できるものである。
【図面の簡単な説明】
【図１】第１の実施の形態に係る半導体装置の製造方法の工程（ａ）〜（ｃ）を説明する半導体装置の概略断面図である。
【図２】第１の実施の形態に係る半導体装置の製造方法の工程（ｄ）〜（ｆ）を説明する半導体装置の概略断面図である。
【図３】コンタクトホール形成後の第１の実施の形態に係る半導体装置の概略図であり、（ａ）は概略平面図、（ｂ）はそのＢ−Ｂ線の概略断面図（図２の（ｅ）と同じ）、（ｃ）はＡ−Ａ線の概略断面図である。
【図４】コンタクトホール形成後の希釈フッ酸処理を説明する概略断面図であり、（ａ）は従来の半導体装置（通常のＳＯＧを用いた場合）、（ｂ）は第１の実施の形態に係る半導体装置である。
【図５】第２の実施の形態に係る半導体装置の製造方法の工程（ａ）〜（ｃ）を説明する半導体装置の概略断面図である。
【図６】第２の実施の形態に係る半導体装置の製造方法の工程（ｄ）〜（ｅ）を説明する半導体装置の概略断面図である。
【符号の説明】
１ シリコン基板
２ ゲート電極
３ ＳｉＮ膜
４ ＳＯＧ
５ 酸化膜
６ コンタクトホール
７ プラグ電極
８ ＳｉＮ膜
８ａ サイドウォール
Claims (10)
- 複数のゲート電極が形成された半導体基板に第１の絶縁膜を形成する工程と、
前記第 1 の絶縁膜上にＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）タイプのＳＯＧを塗布する工程と、
前記ＨＳＱタイプのＳＯＧが塗布された基板を第１の温度で焼成する工程と、
焼成された前記ＨＳＱタイプのＳＯＧ上に化学気相成長法（ＣＶＤ法）により酸化膜を形成する工程と、
前記ゲート電極間に前記ＨＳＱタイプのＳＯＧおよび前記酸化膜をエッチングしてコンタクトホールを形成する工程と、
前記コンタクトホールが形成された基板を前記第１の温度よりも高い第２の温度で焼成する工程と、
前記コンタクトホールの底の第１の絶縁膜の除去を基板まで行う工程と、
前記第 2 の温度で焼成された前記コンタクトホールに希釈フッ酸処理を行う工程と、
前記希釈フッ酸処理の後、ポリシリコンのプラグ電極を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記第１の温度は３００〜４００℃であり、前記第２の温度は７００〜８００℃であることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第１の絶縁膜はＳｉＮであることを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記第１の温度で焼成する工程を窒素雰囲気中で行うことを特徴とする請求項１−３のいずれか１つに記載の半導体装置の製造方法。
- 前記第２の温度で焼成する工程を窒素雰囲気中で行うことを特徴とする請求項１−４のいずれか１つに記載の半導体装置の製造方法。
- 前記第２の温度で焼成する工程を希釈スチーム中で行うことを特徴とする請求項１−４のいずれか１つに記載の半導体装置の製造方法。
- 前記第１の絶縁膜の除去と希釈フッ酸処理を行う工程の間でイオン注入を行うことを特徴とする請求項１−６のいずれか１つに記載の半導体装置の製造方法。
- 前記コンタクトホールの底の第１の絶縁膜の除去を行った後、前記第２の温度で焼成する工程を行い、第２の絶縁膜をＣＶＤ法により形成する工程と、エッチバックを行って第２の絶縁膜によるサイドウォールを形成する工程とを前記希釈フッ酸処理を行う工程の前に行うことを特徴とする請求項１−７のいずれか１つに記載の半導体装置の製造方法。
- 前記第２の絶縁膜がＳｉＮ膜であることを特徴とする請求項８に記載の半導体装置の製造方法。
- 前記第２の絶縁膜がＳｉＯ２膜であることを特徴とする請求項８に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000317387A JP4236805B2 (ja) | 2000-10-18 | 2000-10-18 | 半導体装置の製造方法および半導体装置 |
| US09/977,386 US6541358B2 (en) | 2000-10-18 | 2001-10-16 | Method of fabricating a semiconductor device by filling gaps between gate electrodes with HSQ |
| KR1020010063680A KR20020031294A (ko) | 2000-10-18 | 2001-10-16 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000317387A JP4236805B2 (ja) | 2000-10-18 | 2000-10-18 | 半導体装置の製造方法および半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002124514A JP2002124514A (ja) | 2002-04-26 |
| JP4236805B2 true JP4236805B2 (ja) | 2009-03-11 |
Family
ID=18796175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000317387A Expired - Fee Related JP4236805B2 (ja) | 2000-10-18 | 2000-10-18 | 半導体装置の製造方法および半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6541358B2 (ja) |
| JP (1) | JP4236805B2 (ja) |
| KR (1) | KR20020031294A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3504250B2 (ja) * | 2002-03-07 | 2004-03-08 | 沖電気工業株式会社 | 半導体素子の製造方法 |
| KR20040072446A (ko) * | 2003-02-12 | 2004-08-18 | 삼성전자주식회사 | 반도체 기판의 가장자리 상의 금속막을 선택적으로제거하는 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5382547A (en) | 1992-07-31 | 1995-01-17 | Sultan; Pervaiz | Void free oxide fill for interconnect spaces |
| KR100195246B1 (ko) * | 1996-09-13 | 1999-06-15 | 윤종용 | Sog를 이용한 반도체장치에서의 콘택홀 제조방법 |
| JP3123449B2 (ja) * | 1996-11-01 | 2001-01-09 | ヤマハ株式会社 | 多層配線形成法 |
| JP3082688B2 (ja) * | 1996-11-05 | 2000-08-28 | ヤマハ株式会社 | 配線形成法 |
| US5855962A (en) * | 1997-01-09 | 1999-01-05 | International Business Machines Corporation | Flowable spin-on insulator |
| KR19990025544A (ko) * | 1997-09-12 | 1999-04-06 | 윤종용 | 반도체 집적 회로의 패시베이션층 형성방법 |
| US6297125B1 (en) * | 1998-01-23 | 2001-10-02 | Texas Instruments Incorporated | Air-bridge integration scheme for reducing interconnect delay |
| JP2000243749A (ja) * | 1999-02-17 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 絶縁膜の形成方法 |
-
2000
- 2000-10-18 JP JP2000317387A patent/JP4236805B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-16 US US09/977,386 patent/US6541358B2/en not_active Expired - Fee Related
- 2001-10-16 KR KR1020010063680A patent/KR20020031294A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002124514A (ja) | 2002-04-26 |
| KR20020031294A (ko) | 2002-05-01 |
| US6541358B2 (en) | 2003-04-01 |
| US20020052108A1 (en) | 2002-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100366639B1 (ko) | 다공성 산화막 플러그에 의한 저저항 컨택 형성방법 및이를 이용한 반도체 장치의 형성방법 | |
| TW200535990A (en) | Forming method of self-aligned contact for semiconductor device | |
| JPH08330305A (ja) | 半導体装置の絶縁膜形成方法 | |
| TW434786B (en) | Method for fabricating a trench isolation | |
| JP2000077625A5 (ja) | ||
| US5366850A (en) | Submicron planarization process with passivation on metal line | |
| US6777336B2 (en) | Method of forming a shallow trench isolation structure | |
| US7087515B2 (en) | Method for forming flowable dielectric layer in semiconductor device | |
| US6239017B1 (en) | Dual damascene CMP process with BPSG reflowed contact hole | |
| KR100374642B1 (ko) | 반도체 소자의 층간절연막 형성방법 | |
| JP4236805B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US5930670A (en) | Method of forming a tungsten plug of a semiconductor device | |
| KR100476371B1 (ko) | 금속층간의평탄화절연막형성방법 | |
| KR100513367B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR19980057108A (ko) | 반도체 장치의 금속 배선 형성방법 | |
| KR20010045429A (ko) | 반도체 소자의 층간절연막 형성 방법 | |
| KR101033981B1 (ko) | 반도체 소자의 형성 방법 | |
| KR20010045911A (ko) | 반도체장치의 커패시터 제조방법 | |
| JP2001223270A (ja) | ビットラインの製造方法 | |
| KR19990004577A (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR100265828B1 (ko) | 반도체소자 제조방법 | |
| US7608536B2 (en) | Method of manufacturing contact opening | |
| KR100416814B1 (ko) | 반도체소자의층간절연막형성방법 | |
| KR20010045420A (ko) | 반도체 소자의 층간절연막 형성 방법 | |
| JP4188606B2 (ja) | Ｓｏｇ膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081217 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |