JP4231825B2 - ノイズ抑制回路 - Google Patents
ノイズ抑制回路 Download PDFInfo
- Publication number
- JP4231825B2 JP4231825B2 JP2004240301A JP2004240301A JP4231825B2 JP 4231825 B2 JP4231825 B2 JP 4231825B2 JP 2004240301 A JP2004240301 A JP 2004240301A JP 2004240301 A JP2004240301 A JP 2004240301A JP 4231825 B2 JP4231825 B2 JP 4231825B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- capacitor
- inductors
- circuit
- series
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000001629 suppression Effects 0.000 title claims abstract description 138
- 239000003990 capacitor Substances 0.000 claims abstract description 254
- 230000001902 propagating effect Effects 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 238000004804 winding Methods 0.000 description 50
- 238000004088 simulation Methods 0.000 description 28
- 230000004048 modification Effects 0.000 description 24
- 238000012986 modification Methods 0.000 description 24
- 230000009471 action Effects 0.000 description 19
- 238000010586 diagram Methods 0.000 description 17
- 230000006866 deterioration Effects 0.000 description 13
- 230000008878 coupling Effects 0.000 description 12
- 238000010168 coupling process Methods 0.000 description 12
- 238000005859 coupling reaction Methods 0.000 description 12
- 238000004891 communication Methods 0.000 description 11
- 238000013016 damping Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/42—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
- H03H7/425—Balance-balance networks
- H03H7/427—Common-mode filters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/54—Systems for transmission via power distribution lines
- H04B3/56—Circuits for coupling, blocking, or by-passing of signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/09—Filters comprising mutual inductance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1708—Comprising bridging elements, i.e. elements in a series path without own reference to ground and spanning branching nodes of another series path
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1716—Comprising foot-point elements
- H03H7/1725—Element to ground being common to different shunt paths, i.e. Y-structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/17—Structural details of sub-circuits of frequency selective networks
- H03H7/1741—Comprising typical LC combinations, irrespective of presence and location of additional resistors
- H03H7/1758—Series LC in shunt or branch path
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2203/00—Indexing scheme relating to line transmission systems
- H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
- H04B2203/5404—Methods of transmitting or receiving signals via power distribution lines
- H04B2203/5425—Methods of transmitting or receiving signals via power distribution lines improving S/N by matching impedance, noise reduction, gain control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2203/00—Indexing scheme relating to line transmission systems
- H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
- H04B2203/5462—Systems for power line communications
- H04B2203/547—Systems for power line communications via DC power distribution
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2203/00—Indexing scheme relating to line transmission systems
- H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
- H04B2203/5462—Systems for power line communications
- H04B2203/5483—Systems for power line communications using coupling circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2203/00—Indexing scheme relating to line transmission systems
- H04B2203/54—Aspects of powerline communications not already covered by H04B3/54 and its subgroups
- H04B2203/5462—Systems for power line communications
- H04B2203/5491—Systems for power line communications using filtering and bypassing
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Filters And Equalizers (AREA)
Description
0<IL<LL/4 …(A−1)
0<sC<dC …(B−1)
0<IL/2<LL/8 …(A−2)
0<sC<dC …(B−2)
0<IL/2<LL/8 …(A−3)
0<sC<dC/2 …(B−3)
0<IL/2<LL/8 …(A−4)
0<sC<dC/2 …(B−4)
0<IL<LL/4 …(A−5)
0<sC<dC …(B−5)
まず、本発明の第1の実施の形態に係るノイズ抑制回路について説明する。本実施の形態に係るノイズ抑制回路は、2本の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する不平衡型の回路である。
0<IL<LL/4 …(A−1)
0<sC<dC …(B−1)
Zi,Zo=50Ω
LL=1mH
(第1および第2のインダクタL1,L2のインダクタンスを共にLL/4=250μHに設定)
dC=0.1μF
第1および第2のインダクタL1,L2の結合係数k=0.995
Zi,Zo=50Ω
LL=4mH
(第1および第2のインダクタL1,L2のインダクタンスを共にLL/4=1mHに設定)
dC=6600pF
第1および第2のインダクタL1,L2の結合係数k=0.995
LL=1mH
(第1および第2のインダクタL1,L2のインダクタンスを共にLL/4=250μHに設定)
IL=83.3μH
dC=0.1μF
sC=0.05μF
第1および第2のインダクタL1,L2の結合係数k=0.995
(第1の変形例)
図16は、本実施の形態に係るノイズ抑制回路の第1の変形例の回路構成を示している。この第1の変形例に係るノイズ抑制回路は、図1(A)の回路に対してさらに、第2の回路部分10Bを追加したものである。第1の回路部分10Aの構成は、図1(A)の回路と同じである。以下、この変形例の説明では、第1の回路部分10Aにおける直列回路15を第1の直列回路と呼ぶ。
なお、第1および第2のインダクタL1,L2の極性方向と第4および第5のインダクタL4,L5の極性方向は、特に図示した状態に限定されない。例えば第4および第5のインダクタL4,L5の極性が図示したものとは逆であっても良い。
0<IL/2<LL/8 …(A−2)
0<sC<dC …(B−2)
図18は、本実施の形態に係るノイズ抑制回路の第2の変形例の回路構成を示している。この第2の変形例に係るノイズ抑制回路は、図16に示した第1の変形例の回路に対してさらに、第5のキャパシタC5を追加したものである。第5のキャパシタC5は、いわゆるXコンデンサとして機能するものであり、一端が第1の直列回路15の第1のキャパシタC1側または第2の導電線4の第1の直列回路15が接続されている側に接続され、他端が第2の直列回路15Aの第3のキャパシタC3側または第1の導電線3の第2の直列回路15Aが接続されている側に接続されている。このXコンデンサを備えたことにより、図16に示した第1の変形例の回路に比べて、さらに良好にノーマルモードノイズを低減することができる。
次に、本発明の第2の実施の形態に係るノイズ抑制回路について説明する。本実施の形態に係るノイズ抑制回路は、2本の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する平衡型の回路である。
なお、第1および第2のインダクタL11,L12の極性方向と第3および第4のインダクタL13,L14の極性方向は、特に図示した状態に限定されない。例えば第3および第4のインダクタL13,L14の極性が図示したものとは逆であっても良い。
0<IL/2<LL/8 …(A−3)
0<sC<dC/2 …(B−3)
図22は、本実施の形態に係るノイズ抑制回路の変形例の回路構成を示している。この変形例に係るノイズ抑制回路は、図20に示した回路に対して、第1および第2のインダクタL11,L12と第3および第4のインダクタL13,L14とが互いに同一の極性で電磁気的に結合された構成となっている。すなわち、巻線11A,11B,21A,21Bがすべて、同一方向から1つの磁心12に巻かれることにより、第1および第2のインダクタL11,L12、ならびに第3および第4のインダクタL13,L14が形成されている。この場合、ノーマルモードの信号を流した場合に第1および第2のインダクタL11,L12に発生する磁界を高めるように結合される構成とする。この場合、ノーマルモードノイズのインピーダンスを上げることができ、より効果的にノイズ抑制ができる。さらに、図20に示した回路に比べて第1および第2のインダクタL11,L12の磁芯12と第3および第4のインダクタL13,L14の磁芯22とを共通化することができ、小型化に寄与すると共に、第1および第2のインダクタL11,L12、第3および第4のインダクタL13,L14、ならびに第5および第6のインダクタL15,L16としてインダクタンスの小さなコイルを用いることができる。
0<IL/2<LL/8 …(A−4)
0<sC<dC/2 …(B−4)
次に、本発明の第3の実施に係るノイズ抑制回路について説明する。本実施の形態に係るノイズ抑制回路は、2本の導電線を同じ位相で伝搬するコモンモードノイズを抑制する回路である。
0<IL<LL/4 …(A−5)
0<sC<dC …(B−5)
図26に、シミュレーションにより各実施の形態に係るノイズ抑制回路同士の性能比較を行った結果を示す。図26において、横軸は周波数、縦軸は減衰量を示す。このシミュレーションに用いた回路構成および回路値を図27〜図32に示す。図27の回路は、図1(A)の第1の実施の形態に係る回路構成に対応する。図28の回路は、図16の第1の実施の形態の第1の変形例に係る回路構成に対応する。図29の回路は、図18の第1の実施の形態の第2の変形例に係る回路構成に対応する。図30の回路は、図20の第2の実施の形態に係る回路構成に対応する。図31の回路は、図22の第2の実施の形態の変形例に係る回路構成に対応する。図32の回路は、図24の第3の実施の形態に係る回路構成に対応する。図27〜図32の回路において、Rは入力または出力のインピーダンスを示す。
Claims (11)
- 第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
前記第1の導電線に直列的に挿入され、かつ互いに電磁気的に結合された第1および第2のインダクタと、
第3のインダクタと第1のキャパシタとが直列に接続され、前記第3のインダクタ側が前記第1のインダクタと前記第2のインダクタとの間に接続され、前記第1のキャパシタ側が前記第2の導電線に接続された第1の直列回路と、
一端が前記第1のインダクタ側または前記第2のインダクタ側において前記第1の導電線に接続され、他端が前記第1の直列回路における前記第3のインダクタと前記第1のキャパシタとの間に接続された第2のキャパシタと
を備え、
前記第1および第2のインダクタを組み合わせた全体のインダクタンスをLL、
前記第1の直列回路における前記第3のインダクタのインダクタンスをIL、
前記第1の直列回路における前記第1のキャパシタのキャパシタンスをdC、 前記第2のキャパシタのキャパシタンスをsCとしたとき、
前記第1および第2のインダクタのインダクタンスが互いにLL/4で同一の値であり、かつ、以下の条件を満足する
0<IL<LL/4 …(A−1)
0<sC<dC …(B−1)
ことを特徴とするノイズ抑制回路。 - 第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
前記第1の導電線に直列的に挿入され、かつ互いに電磁気的に結合された第1および第2のインダクタと、
第3のインダクタと第1のキャパシタとが直列に接続され、前記第3のインダクタ側が前記第1のインダクタと前記第2のインダクタとの間に接続され、前記第1のキャパシタ側が前記第2の導電線に接続された第1の直列回路と、
一端が前記第1のインダクタ側または前記第2のインダクタ側において前記第1の導電線に接続され、他端が前記第1の直列回路における前記第3のインダクタと前記第1のキャパシタとの間に接続された第2のキャパシタと、
前記第2の導電線に直列的に挿入され、かつ互いに電磁気的に結合された第4および第5のインダクタと、
第6のインダクタと第3のキャパシタとが直列に接続され、前記第6のインダクタ側が前記第4のインダクタと前記第5のインダクタとの間に接続され、前記第3のキャパシタ側が前記第1の導電線に接続された第2の直列回路と、
一端が前記第4のインダクタ側または前記第5のインダクタ側において前記第2の導電線に接続され、他端が前記第2の直列回路における前記第6のインダクタと前記第3のキャパシタとの間に接続された第4のキャパシタと
を備え、
前記第1の直列回路の前記第1のキャパシタ側が、前記第4のインダクタ側または前記第5のインダクタ側のうち前記第4のキャパシタの一端が接続された側とは異なる側において前記第2の導電線に接続され、
前記第2の直列回路の前記第3のキャパシタ側が、前記第1のインダクタ側または前記第2のインダクタ側のうち前記第2のキャパシタの一端が接続された側とは異なる側において前記第1の導電線に接続されている
ことを特徴とするノイズ抑制回路。 - 前記第1および第2のインダクタ、ならびに前記第4および第5のインダクタのインダクタンスがすべて同一の値である
ことを特徴とする請求項2に記載のノイズ抑制回路。 - 前記第1および第2のインダクタを組み合わせた全体のインダクタンスと、前記第4および第5のインダクタを組み合わせた全体のインダクタンスとの和をLL、
前記第1の直列回路における前記第3のインダクタのインダクタンスと前記第2の直列回路における前記第6のインダクタのインダクタンスとをそれぞれIL、
前記第1の直列回路における前記第1のキャパシタのキャパシタンスと前記第2の直列回路における前記第3のキャパシタのキャパシタンスとをそれぞれdC、
前記第2のキャパシタのキャパシタンスと前記第4のキャパシタのキャパシタンスとをそれぞれsCとしたとき、
前記第1および第2のインダクタ、ならびに前記第4および第5のインダクタのインダクタンスが互いにLL/8で同一の値であり、かつ、以下の条件を満足する
0<IL/2<LL/8 …(A−2)
0<sC<dC …(B−2)
ことを特徴とする請求項3に記載のノイズ抑制回路。 - 一端が前記第1の直列回路の前記第1のキャパシタ側または前記第2の導電線の前記第1の直列回路が接続されている側に接続され、他端が前記第2の直列回路の前記第3のキャパシタ側または前記第1の導電線の前記第2の直列回路が接続されている側に接続された第5のキャパシタをさらに備えた
ことを特徴とする請求項2ないし4のいずれか1項に記載のノイズ抑制回路。 - 第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
前記第1の導電線に直列的に挿入され、かつ互いに電磁気的に結合された第1および第2のインダクタと、
前記第2の導電線に直列的に挿入され、かつ互いに電磁気的に結合された第3および第4のインダクタと、
一端が前記第1のインダクタと前記第2のインダクタとの間に接続された第5のインダクタと、一端が前記第5のインダクタの他端に接続された第1のキャパシタと、一端が前記第1のキャパシタの他端に接続され、他端が前記第3のインダクタと前記第4のインダクタとの間に接続された第6のインダクタとからなる直列回路と、
一端が前記第1のインダクタ側または前記第2のインダクタ側において前記第1の導電線に接続され、他端が前記直列回路における前記第5のインダクタと前記第1のキャパシタとの間に接続された第2のキャパシタと、
前記第3のインダクタ側または前記第4のインダクタ側のうち、前記第1の導電線の前記第2のキャパシタの一端が接続された側に対応して、一端が前記第2の導電線に接続され、他端が前記直列回路における前記第6のインダクタと前記第1のキャパシタとの間に接続された第3のキャパシタと
を備えたことを特徴とするノイズ抑制回路。 - 前記第1および第2のインダクタ、ならびに前記第3および第4のインダクタのインダクタンスがすべて同一の値である
ことを特徴とする請求項6に記載のノイズ抑制回路。 - 前記第1および第2のインダクタを組み合わせた全体のインダクタンスと、前記第3および第4のインダクタを組み合わせた全体のインダクタンスとの和をLL、
前記直列回路における前記第5のインダクタのインダクタンスと前記第6のインダクタのインダクタンスとをそれぞれIL、
前記直列回路における前記第1のキャパシタのキャパシタンスをdC、
前記第2のキャパシタのキャパシタンスと前記第3のキャパシタのキャパシタンスとをそれぞれsCとしたとき、
前記第1および第2のインダクタ、ならびに前記第3および第4のインダクタのインダクタンスが互いにLL/8で同一の値であり、かつ、以下の条件を満足する
0<IL/2<LL/8 …(A−3)
0<sC<dC/2 …(B−3)
ことを特徴とする請求項7に記載のノイズ抑制回路。 - 前記第1および第2のインダクタと前記第3および第4のインダクタとが、互いに電磁気的に結合されている
ことを特徴とする請求項6に記載のノイズ抑制回路。 - 前記第1および第2のインダクタ、ならびに前記第3および第4のインダクタを組み合わせた全体のインダクタンスをLL、
前記直列回路における前記第5のインダクタのインダクタンスと前記第6のインダクタのインダクタンスとをそれぞれIL、
前記直列回路における前記第1のキャパシタのキャパシタンスをdC、
前記第2のキャパシタのキャパシタンスと前記第3のキャパシタのキャパシタンスとをそれぞれsCとしたとき、
前記第1および第2のインダクタ、ならびに前記第3および第4のインダクタのインダクタンスが互いにLL/8で同一の値であり、かつ、以下の条件を満足する
0<IL/2<LL/8 …(A−4)
0<sC<dC/2 …(B−4)
ことを特徴とする請求項9に記載のノイズ抑制回路。 - 第1および第2の導電線を同じ位相で伝搬するコモンモードノイズを抑制する回路であって、
前記第1の導電線に直列的に挿入され、かつ互いに電磁気的に結合された第1および第2のインダクタと、
第3のインダクタと第1のキャパシタとが直列に接続され、前記第3のインダクタ側が前記第1のインダクタと前記第2のインダクタとの間に接続され、前記第1のキャパシタ側が接地された第1の直列回路と、
一端が前記第1のインダクタ側または前記第2のインダクタ側において前記第1の導電線に接続され、他端が前記第1の直列回路における前記第3のインダクタと前記第1のキャパシタとの間に接続された第2のキャパシタと、
前記第2の導電線に直列的に挿入され、かつ前記第1および第2のインダクタに磁気的に結合され、かつ互いに電磁気的に結合された第4および第5のインダクタと、
第6のインダクタと第3のキャパシタとが直列に接続され、前記第6のインダクタ側が前記第4のインダクタと前記第5のインダクタとの間に接続され、前記第3のキャパシタ側が接地された第2の直列回路と、
前記第2の導電線における前記第4のインダクタ側または前記第5のインダクタ側のうち、前記第1の導電線の前記第2のキャパシタの一端が接続された側に対応して、一端が前記第2の導電線に接続され、他端が前記第2の直列回路における前記第6のインダクタと前記第3のキャパシタとの間に接続された第4のキャパシタと
を備え、
前記第1および第2のインダクタを組み合わせた全体のインダクタンスと、前記第4および第5のインダクタを組み合わせた全体のインダクタンスとをそれぞれLL、
前記第1の直列回路における前記第3のインダクタのインダクタンスと前記第2の直列回路における前記第6のインダクタのインダクタンスとをそれぞれIL、
前記第1の直列回路における前記第1のキャパシタのキャパシタンスと前記第2の直列回路における前記第3のキャパシタのキャパシタンスとをそれぞれdC、
前記第2のキャパシタのキャパシタンスと前記第4のキャパシタのキャパシタンスとをそれぞれsCとしたとき、
前記第1および第2のインダクタ、ならびに前記第4および第5のインダクタのインダクタンスが互いにLL/4で同一の値であり、かつ、以下の条件を満足する
0<IL<LL/4 …(A−5)
0<sC<dC …(B−5)
ことを特徴とするノイズ抑制回路。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004240301A JP4231825B2 (ja) | 2004-08-20 | 2004-08-20 | ノイズ抑制回路 |
US11/660,356 US20070252664A1 (en) | 2004-08-20 | 2005-08-09 | Noise Suppression Circuit |
EP05770436A EP1783900A1 (en) | 2004-08-20 | 2005-08-09 | Noise suppressing circuit |
PCT/JP2005/014565 WO2006019011A1 (ja) | 2004-08-20 | 2005-08-09 | ノイズ抑制回路 |
CNA2005800276400A CN101006639A (zh) | 2004-08-20 | 2005-08-09 | 噪音抑制电路 |
TW094128296A TW200614663A (en) | 2004-08-20 | 2005-08-19 | Noise control circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004240301A JP4231825B2 (ja) | 2004-08-20 | 2004-08-20 | ノイズ抑制回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006060519A JP2006060519A (ja) | 2006-03-02 |
JP4231825B2 true JP4231825B2 (ja) | 2009-03-04 |
Family
ID=35907400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004240301A Expired - Fee Related JP4231825B2 (ja) | 2004-08-20 | 2004-08-20 | ノイズ抑制回路 |
Country Status (6)
Country | Link |
---|---|
US (1) | US20070252664A1 (ja) |
EP (1) | EP1783900A1 (ja) |
JP (1) | JP4231825B2 (ja) |
CN (1) | CN101006639A (ja) |
TW (1) | TW200614663A (ja) |
WO (1) | WO2006019011A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1938925A (zh) * | 2004-03-31 | 2007-03-28 | Tdk株式会社 | 噪声抑制电路 |
CA2689029C (en) * | 2008-12-24 | 2016-08-16 | Synergy Energy Inc. | Device for filtering harmonics |
FR2945154B1 (fr) * | 2009-04-30 | 2011-07-22 | St Microelectronics Tours Sas | Filtre de mode commun a inductances couplees |
EP2249431A1 (fr) * | 2009-04-30 | 2010-11-10 | STMicroelectronics (Tours) SAS | Filtre de mode commun |
US8576022B2 (en) * | 2009-12-02 | 2013-11-05 | International Business Machines Corporation | Tuning a programmable power line filter |
EP2501052A1 (en) * | 2011-03-16 | 2012-09-19 | Eandis | Power line communications systems |
DE102011007833A1 (de) * | 2011-04-21 | 2012-10-25 | Robert Bosch Gmbh | Auslöschung parasitärer Induktivitäten in zu elektrischen Wandlern parallel geschalteten Filterkondensatoren in einem Bordnetz für ein Fahrzeug |
JP5924284B2 (ja) * | 2012-03-16 | 2016-05-25 | 住友電気工業株式会社 | 通信装置及び通信システム |
JP5585748B1 (ja) * | 2012-10-19 | 2014-09-10 | 株式会社村田製作所 | コモンモードフィルタ |
CN106664025B (zh) * | 2014-07-21 | 2019-04-05 | 华为技术有限公司 | 双向dc-dc转换器 |
US10345348B2 (en) | 2014-11-04 | 2019-07-09 | Stmicroelectronics S.R.L. | Detection circuit for an active discharge circuit of an X-capacitor, related active discharge circuit, integrated circuit and method |
US11095202B1 (en) * | 2020-06-16 | 2021-08-17 | Ge Aviation Systems Llc | Method and apparatus for common-mode voltage cancellation |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63135008A (ja) * | 1986-11-26 | 1988-06-07 | Matsushita Electric Works Ltd | 調光用インバ−タの電源フイルタ回路 |
JPH1084669A (ja) * | 1996-09-10 | 1998-03-31 | Fuji Electric Co Ltd | 電力変換装置のノイズフィルタ |
JPH10200357A (ja) * | 1996-12-31 | 1998-07-31 | Taiyo Yuden Co Ltd | 積層型lc複合部品及びその特性調整方法 |
JP3053334U (ja) * | 1997-04-23 | 1998-10-27 | 島山 鶴雄 | 広帯域ノイズフィルター |
EP1194991A1 (en) * | 1999-04-09 | 2002-04-10 | 1061933 Ontario Inc. | Universal harmonic mitigating system |
JP2002204137A (ja) * | 2000-12-28 | 2002-07-19 | Mitsubishi Electric Corp | パッシブフィルタ |
US6549434B2 (en) * | 2001-09-20 | 2003-04-15 | Rockwell Automation Technologies, Inc. | Harmonic mitigating method and apparatus |
JP3678228B2 (ja) * | 2001-10-18 | 2005-08-03 | 株式会社村田製作所 | Lcハイパスフィルタ回路、積層型lcハイパスフィルタ、マルチプレクサおよび無線通信装置 |
CN1938925A (zh) * | 2004-03-31 | 2007-03-28 | Tdk株式会社 | 噪声抑制电路 |
JP4231857B2 (ja) * | 2005-03-31 | 2009-03-04 | Tdk株式会社 | ノイズ抑制回路 |
JP4219907B2 (ja) * | 2005-03-31 | 2009-02-04 | Tdk株式会社 | ノイズ抑制回路 |
-
2004
- 2004-08-20 JP JP2004240301A patent/JP4231825B2/ja not_active Expired - Fee Related
-
2005
- 2005-08-09 EP EP05770436A patent/EP1783900A1/en not_active Withdrawn
- 2005-08-09 US US11/660,356 patent/US20070252664A1/en not_active Abandoned
- 2005-08-09 WO PCT/JP2005/014565 patent/WO2006019011A1/ja active Application Filing
- 2005-08-09 CN CNA2005800276400A patent/CN101006639A/zh active Pending
- 2005-08-19 TW TW094128296A patent/TW200614663A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
TW200614663A (en) | 2006-05-01 |
CN101006639A (zh) | 2007-07-25 |
EP1783900A1 (en) | 2007-05-09 |
US20070252664A1 (en) | 2007-11-01 |
JP2006060519A (ja) | 2006-03-02 |
WO2006019011A1 (ja) | 2006-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2006019011A1 (ja) | ノイズ抑制回路 | |
JP4483863B2 (ja) | ノイズ抑制回路 | |
KR100717558B1 (ko) | 노이즈 억제 회로 | |
US7423520B2 (en) | Noise suppressing circuit | |
KR100673347B1 (ko) | 노이즈 억제 회로 | |
US20050285693A1 (en) | Common mode signal suppressing circuit and normal mode signal suppressing circuit | |
JP4400557B2 (ja) | ノイズ抑制回路 | |
JP4290669B2 (ja) | ノイズ抑制回路 | |
JP4424476B2 (ja) | ノイズ抑制回路 | |
JP4275034B2 (ja) | ノイズ抑制回路 | |
JP2004297551A (ja) | ノイズフィルタ装置及びスイッチング電源装置 | |
JP2004080436A (ja) | コモンモード信号抑制回路 | |
KR100749799B1 (ko) | 노이즈 억제 회로 | |
JP2006013168A (ja) | コイルおよびラインフィルタ | |
JP4290644B2 (ja) | フィルタ回路 | |
JP2005117218A (ja) | ノイズ抑制回路 | |
JP2004349734A (ja) | ノーマルモードノイズ抑制回路 | |
JP4290643B2 (ja) | フィルタ回路 | |
JP3860531B2 (ja) | ノイズ抑制回路 | |
JP2004080437A (ja) | ノーマルモード信号抑制回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080917 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081112 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081208 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |