JP4290644B2 - フィルタ回路 - Google Patents

フィルタ回路 Download PDF

Info

Publication number
JP4290644B2
JP4290644B2 JP2004377570A JP2004377570A JP4290644B2 JP 4290644 B2 JP4290644 B2 JP 4290644B2 JP 2004377570 A JP2004377570 A JP 2004377570A JP 2004377570 A JP2004377570 A JP 2004377570A JP 4290644 B2 JP4290644 B2 JP 4290644B2
Authority
JP
Japan
Prior art keywords
inductor
circuit
series
filter
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004377570A
Other languages
English (en)
Other versions
JP2006186621A (ja
Inventor
義広 斉藤
満 石橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004377570A priority Critical patent/JP4290644B2/ja
Publication of JP2006186621A publication Critical patent/JP2006186621A/ja
Application granted granted Critical
Publication of JP4290644B2 publication Critical patent/JP4290644B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Filters And Equalizers (AREA)

Description

本発明は、導電線上を伝搬するノイズを抑制するフィルタ回路に関する。
スイッチング電源、インバータ、照明機器の点灯回路等のパワーエレクトロニクス機器は、電力の変換を行う電力変換回路を有している。電力変換回路は、直流を矩形波の交流に変換するスイッチング回路を有している。そのため、電力変換回路は、スイッチング回路のスイッチング周波数と等しい周波数のリップル電圧や、スイッチング回路のスイッチング動作に伴うノイズを発生させる。このリップル電圧やノイズは他の機器に悪影響を与える。そのため、電力変換回路と他の機器あるいは線路との間には、リップル電圧やノイズを低減する手段を設ける必要がある。
また、最近、家庭内における通信ネットワークを構築する際に用いられる通信技術として電力線通信が有望視され、その開発が進められている。電力線通信は、電力線に高周波信号を重畳して通信を行う。この電力線通信では、電力線に接続された種々の電気・電子機器の動作によって、電力線上にノイズが発生し、このことが、エラーレートの増加等の通信品質の低下を招く。そのため、電力線上のノイズを低減する手段が必要になる。また、電力線通信では、屋内電力線上の通信信号が屋外電力線に漏洩することを阻止する必要がある。
なお、2本の導電線を伝搬するノイズには、2本の導電線の間で電位差を生じさせるノーマルモード(ディファレンシャルモード)ノイズと、2本の導電線を同じ位相で伝搬するコモンモードノイズとがある。
これらのノイズを抑制するために、電源ラインや信号ラインなどにラインフィルタを設けることが有効である。ラインフィルタとしては、インダクタンス素子(インダクタ)とキャパシタとを含むフィルタ、いわゆるLCフィルタがよく用いられている。LCフィルタには、インダクタンス素子とキャパシタとを1つずつ有するものの他に、T型フィルタやπ型フィルタ等がある。
図11は、従来のT型フィルタの構成を示している。このT型フィルタは、導電線103上で互いに直列的に接続された第1および第2のインダクタL101,L102と、一端が第1および第2のインダクタL101,L102の間に接続され、他端が接地されたキャパシタC101とを備えている。第1のインダクタL101は、磁性材料よりなる第1のコア121に導体よりなる第1の巻線111を巻くことで形成されている。第2のインダクタL102は、磁性材料よりなる第2のコア122に導体よりなる第2の巻線112を巻くことで形成されている。
特許文献1には、T型フィルタにおいて、隣接するインダクタ間の相互の電磁的結合が少ない高密度実装を実現するために、電気的に短絡したショートリングを有するコイルタイプのインダクタを使用することが記載されている。
特許文献2には、3つのインピーダンス素子で構成されたローパスフィルタが記載されている。このローパスフィルタは、3つのインピーダンス素子をT型に配置する点で、基本構造はT型フィルタと同様である。このローパスフィルタは、2本の導電線のうちの一方に直列に挿入された2つの高インピーダンス素子と、一端が2つの高インピーダンス素子の間に接続され、他端が2本の導電線のうちの他方に接続された低インピーダンス素子とを備えている。2つの高インピーダンス素子は、それぞれ、コイルと抵抗との並列接続回路で構成され、低インピーダンス素子はキャパシタで構成されている。このローパスフィルタは、ノーマルモードノイズを低減する。
特開2003−198305号公報(図1) 特開平5−121988号公報(図1)
しかしながら、従来のLCフィルタでは、インダクタンスおよびキャパシタンスで決まる固有の共振周波数を有するため、所望の減衰量を狭い周波数範囲でしか得ることができないという問題点があった。また特にT型フィルタでは、第1のインダクタL101と第2のインダクタL102との結合度を変えることによっても減衰特性が変化し、減衰のピーク点が変化する。従って、インダクタンスとキャパシタンスの値を変えたり、各インダクタ間の結合度を変えることによって減衰のピーク位置を調整することができるが、例えば低域側にピーク位置を持ってくると高域側の特性が悪くなってしまうという問題がある。また、低域側にピーク位置を持ってくるためには、インダクタンス値の大きいコイルを形成する必要があり、回路が大型化してしまう。従来のT型フィルタでは、低域側にピーク位置を有した状態で高域側でもある程度の減衰量を保つような広帯域での減衰特性を得ることはできない。特許文献1および2に記載されたフィルタも、ノイズ低減の原理は従来のT型フィルタと同様であるため、従来のT型フィルタと同様の問題点を有している。
本発明はかかる問題点に鑑みてなされたもので、その目的は、簡単な回路構成で、既存のT型フィルタ等では得られなかった広帯域での減衰特性を得ることができるようにしたフィルタ回路を提供することにある。
本発明の第1の観点に係るフィルタ回路は、第1の導電線上に設けられた第1のインダクタと、直列接続されたインダクタおよびキャパシタを含み、一端が第1のインダクタの一端に接続され、他端が第1のインダクタの他端に接続されることにより第1のインダクタに並列接続された第1の直列回路と、一端が第1のインダクタの一端に接続され、他端が接地された第1のキャパシタとを備えている。そして、第1のインダクタと第1の直列回路のインダクタとが磁気的に結合されているものである。
本発明の第1の観点に係るフィルタ回路では、第1の直列回路のインダクタおよびキャパシタにより直列共振回路が形成される。第1の導電線上の第1のインダクタに第1の直列回路のインダクタが磁気的に結合されていることで、その直列共振回路の特性がフィルタ特性として追加され、従来の単純なLCフィルタでは得られなかった広帯域での減衰特性が得られる。
この第1の観点に係るノイズ抑制回路において、特に以下の条件を満足することで広帯域での良好な減衰特性が得られるので、好ましい。
まず、第1の直列回路のインダクタのインダクタンスをL31、第1のインダクタのインダクタンスをL1としたとき、
L31≧L1となっていることが好ましい。
また、第1の直列回路のキャパシタのキャパシタンスをC31、第1のキャパシタのキャパシタンスをC1としたとき、
C1≧C31となっていることが好ましい。
また、この第1の観点に係るフィルタ回路において、第1の導電線上で第1のインダクタに直列接続された第2のインダクタをさらに備え、第1のキャパシタの一端が第1および第2のインダクタの間に接続され、他端が接地されていても良い。
この場合、第1および第2のインダクタと第1のキャパシタとにより、T型フィルタが構成される。そして第1のインダクタに第1の直列回路のインダクタが磁気的に結合されていることで、T型フィルタの一方のインダクタに直列共振回路が並列接続された状態において、その直列共振回路の特性がT型フィルタのフィルタ特性に追加され、従来のT型フィルタでは得られなかった広帯域での減衰特性が得られる。
またさらに、第2の導電線上で互いに直列的に接続された第3および第4のインダクタと、直列接続された他のインダクタおよび他のキャパシタを含み、一端が第3のインダクタの一端に接続され、他端が第3のインダクタの他端に接続されることにより第3のインダクタに並列接続された第2の直列回路と、一端が第3および第4のインダクタの間に接続され、他端が接地された第2のキャパシタとを備えていても良い。そして、第2のインダクタと第4のインダクタとが磁気的に結合され、第1のインダクタ、第1の直列回路のインダクタ、第3のインダクタおよび第2の直列回路のインダクタがすべて互いに磁気的に結合された構成にするようにしても良い。
この場合、第1および第2の導電線を同じ位相で伝搬するコモンモードノイズを抑制するコモンモードフィルタが構成される。特に第1および第2の直列回路を除いた部分でT型のコモンモードフィルタが構成される。そして第1のインダクタ、第1の直列回路のインダクタ、第3のインダクタおよび第2の直列回路のインダクタがすべて互いに磁気的に結合されていることで、T型のコモンモードフィルタにおける各導電線上の一方のインダクタに直列共振回路が並列接続された状態において、その直列共振回路の特性がT型のコモンモードフィルタのフィルタ特性に追加され、従来のT型のコモンモードフィルタでは得られなかった広帯域での減衰特性が得られる。
本発明の第2の観点に係るフィルタ回路は、第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、第1の導電線上で互いに直列的に接続された第1および第2のインダクタと、直列接続されたインダクタおよびキャパシタを含み、一端が第1のインダクタの一端に接続され、他端が第1のインダクタの他端に接続されることにより第1のインダクタに並列接続された第1の直列回路と、第2の導電線上で互いに直列的に接続された第3および第4のインダクタと、直列接続された他のインダクタおよび他のキャパシタを含み、一端が第3のインダクタの一端に接続され、他端が第3のインダクタの他端に接続されることにより第3のインダクタに並列接続された第2の直列回路と、一端が第1および第2のインダクタの間に接続され、他端が第3および第4のインダクタの間に接続されたキャパシタとを備えている。そして、第1のインダクタと第1の直列回路のインダクタとが互いに磁気的に結合されていると共に、第3のインダクタと第2の直列回路のインダクタとが互いに磁気的に結合されているものである。
本発明の第2の観点に係るフィルタ回路では、第1の導電線上のインダクタと第2の導電線上のインダクタとが分離された平衡分離型のノーマルモードフィルタが構成される。特に第1および第2の直列回路を除いた部分で、平衡分離型のT型ノーマルモードフィルタが構成される。そして第1のインダクタと第1の直列回路のインダクタとが互いに磁気的に結合されていると共に、第3のインダクタと第2の直列回路のインダクタとが互いに磁気的に結合されていることで、平衡分離型のT型ノーマルモードフィルタにおける各導電線上の一方のインダクタに直列共振回路が並列接続された状態において、その直列共振回路の特性が平衡分離型のT型ノーマルモードフィルタのフィルタ特性に追加され、従来の平衡分離型のT型ノーマルモードフィルタでは得られなかった広帯域での減衰特性が得られる。
本発明の第2の観点に係るフィルタ回路において、さらに、第1のインダクタ、第1の直列回路のインダクタ、第3のインダクタおよび第2の直列回路のインダクタをすべて互いに磁気的に結合するようにしても良い。
この場合、第1および第2の導電線間の対応するインダクタ同士が磁気的に結合された平衡結合型のノーマルモードフィルタが構成される。特に第1および第2の直列回路を除いた部分で、平衡結合型のT型ノーマルモードフィルタが構成される。そして第1のインダクタ、第1の直列回路のインダクタ、第3のインダクタおよび第2の直列回路のインダクタがすべて互いに磁気的に結合されていることで、平衡結合型のT型ノーマルモードフィルタにおける各導電線上の一方のインダクタに直列共振回路が並列接続された状態において、その直列共振回路の特性が平衡結合型のT型ノーマルモードフィルタのフィルタ特性に追加され、従来の平衡結合型のT型ノーマルモードフィルタでは得られなかった広帯域での減衰特性が得られる。
本発明の第1の観点に係るフィルタ回路によれば、第1の導電線上の第1のインダクタに第1の直列回路のインダクタを磁気的に結合するようにしたので、第1の直列回路を除いた部分のフィルタ特性に、第1の直列回路のインダクタおよびキャパシタによる直列共振回路の特性がフィルタ特性として追加されることとなり、直列共振回路を追加しただけの簡単な回路構成で、従来のT型フィルタ等では得られなかった広帯域での減衰特性を得ることができる。
本発明の第2の観点に係るフィルタ回路によれば、第1の導電線上の第1のインダクタと第1の直列回路のインダクタとを互いに磁気的に結合すると共に、第2の導電線上の第3のインダクタと第2の直列回路のインダクタとを互いに磁気的に結合するようにしたので、第1および第2の直列回路を除いたノーマルモードフィルタのフィルタ特性に、第1および第2の直列回路のインダクタおよびキャパシタによる直列共振回路の特性がフィルタ特性として追加されることとなり、各導電線上の一方のインダクタに直列共振回路を追加しただけの簡単な回路構成で、従来のT型ノーマルモードフィルタ等では得られなかった広帯域での減衰特性を得ることができる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
[第1の実施の形態]
まず、本発明の第1の実施の形態に係るフィルタ回路について説明する。図1は、本実施の形態に係るフィルタ回路の一構成例を示している。このフィルタ回路は、ノーマルモードノイズを抑制する不平衡型のフィルタ回路である。このフィルタ回路は、入出力端子1A,2A間において第1の導電線3上で互いに直列的に接続された第1および第2のインダクタL1,L2と、一端が第1および第2のインダクタL1,L2の間に接続され、他端が接地された第1のキャパシタC1とを備えている。第1のインダクタL1は、磁性材料よりなる第1のコア21に第1の巻線11が巻かれることにより形成されている。第2のインダクタL2は、磁性材料よりなる第2のコア22に第2の巻線12が巻かれることにより形成されている。
このフィルタ回路はまた、直列接続されたインダクタL31およびキャパシタC31を含み、全体として第1のインダクタL1に並列接続された直列回路30を備えている。インダクタL31およびキャパシタC31は、直列共振回路を構成している。インダクタL31は、その巻線31が、例えば第1の巻線11と共通の第1のコア21に巻かれることで、第1のインダクタL1に磁気的に結合されている。直列回路30は、本発明における「第1の直列回路」の一具体例に相当する。
なお、第2のインダクタL2が省かれ、第1の導電線3上には第1のインダクタL1のみが設けられた構成であっても良い。また、直列回路30内で、インダクタL31とキャパシタC31とが図示した状態とは逆の配置となっていても良い。すなわち、図示した状態ではキャパシタC31の一端が第1および第2のインダクタL1,L2の間に接続されているが、インダクタL31の方を第1および第2のインダクタL1,L2の間に接続するようにしても良い。
このフィルタ回路において、各部のインダクタンス値やキャパシタンス値などは、フィルタの使用目的、所望とする特性に応じて任意の値に設定されるが、特に以下の条件を満足することで広帯域での良好な減衰特性が得られるので、好ましい。まず、直列回路30のインダクタL31のインダクタンスをL31、第1のインダクタL1のインダクタンスをL1としたとき、
L31≧L1
となっていることが好ましい。
また、直列回路30のキャパシタC31のキャパシタンスをC31、第1のキャパシタC1のキャパシタンスをC1としたとき、
C1≧C31
となっていることが好ましい。
また、図示したように第1のインダクタL1とインダクタL31との磁気的な結合度を示す結合係数をk1とすると、k1=0.99程度が好ましい。第1および第2のインダクタL1,L2は、磁気的に分離(結合係数がゼロ)していることが好ましい。なお、これらの条件を満足することによるフィルタ特性の優位性については、後に具体例を挙げて説明する。
次に、このフィルタ回路の作用を説明する。
このフィルタ回路では、直列回路30を除いた部分(第1および第2のインダクタL1,L2と第1のキャパシタC1)で、T型フィルタが構成される。そして第1のインダクタL1に直列回路30のインダクタL31が磁気的に結合されていることで、T型フィルタの一方のインダクタL1に直列共振回路が並列接続された状態において、その直列共振回路の特性がT型フィルタのフィルタ特性に追加される。このとき、追加された直列共振回路のキャパシタC31はGND(グランド)パスを作らないので、追加された回路部分では漏洩電流の増加は生じない。これにより、従来のT型フィルタでは得られなかった広帯域での減衰特性が得られる。特に、第1の導電線3上にインダクタンス値の大きいコイルを形成することなく、また高域側のフィルタ特性を良好に維持した状態で、低域側に減衰のピーク位置を持ってくることが可能となる。以下、このフィルタ回路の減衰特性を具体例を挙げて示す。
図2は、このフィルタ回路において、第1の導電線3上の第1のインダクタL1と直列回路30のインダクタL31との結合係数をk1=0.99とし、インダクタL31のインダクタタンス値を変化させた場合の減衰量の周波数特性を計算してグラフ化した図である。横軸は周波数(Hz)、縦軸は減衰量(dB)を示す。比較のために、直列共振回路30を設けていない従来の純粋なT型フィルタ(図11)での特性も示す。なお、第1および第2のインダクタL1,L2のインダクタンスは互いに等しくそれぞれ2mH、第1のキャパシタC1のキャパシタンスは2000pFに設定した。第1および第2のインダクタL1,L1の浮遊容量として、それぞれ10pFを設定した。信号の入出力インピーダンスは50Ωとした。また、第1および第2のインダクタL1,L2間の磁気的結合はないものとしている(結合係数がゼロ)。直列回路30におけるキャパシタC31のキャパシタンス値は、C1≧C31となるように、1000pFに設定した。
図2の結果から分かるように、直列回路30があることで、低域側に減衰のピーク点が生じている。また、直列回路30におけるインダクタL31のインダクタタンス値を変えることで、低域側の減衰のピーク位置が変化していくことが分かる。一方で、高域側は最終的に従来の純粋なT型フィルタの性能に達している。ここで、インダクタL31のインダクタタンス値が大きくなると減衰のピーク位置が低域側にシフトし、逆にインダクタタンス値を小さくして第1および第2のインダクタL1,L2のインダクタンス値(ここでは2mH)に近づけると、低域のピーク点が純粋なT型フィルタのピーク点に近づき、広帯域での減衰特性が得られ難くなってくる。このことから、広帯域での良好な減衰特性を得るために、L31≧L1であることが好ましいことが分かる。
また、第1および第2のインダクタL1,L2のインダクタンス値を大きくすることは第1の導電線3上でインダクタンス値の大きい(巻数の多い)コイルを形成することであり、回路の大型化を避けるためにも、L1,L2が直列回路30のインダクタタンス値に比べ小さめであることが好ましい。
図3は、このフィルタ回路において、第1のインダクタL1と直列回路30のインダクタL31との結合係数をk1=0.99とし、直列回路30におけるキャパシタC31のキャパシタンス値を変化させた場合の減衰量の周波数特性を計算してグラフ化した図である。直列回路30におけるインダクタL31のインダクタタンス値はL31≧L1となるように4mHに固定した。それ以外の計算条件は図2の場合と同様である。図3の結果から分かるように、直列回路30におけるキャパシタC31のキャパシタンス値を変えることによっても、低域側の減衰のピーク位置が変化していくことが分かる。一方で、高域側は最終的に従来の純粋なT型フィルタの性能に達している。
ここで、キャパシタC31のキャパシタンス値が大きくなり、接地された第1のキャパシタC1のキャパシタンス値(ここでは2000pF)を超えると、特に図の符号50で示した部分、低域側の減衰のピーク後の特性が低減衰になる傾向にある。このことから、広帯域での良好な減衰特性を得るために、C1≧C31であることが好ましいことが分かる。
図4は、このフィルタ回路において、第1のインダクタL1と直列回路30のインダクタL31との結合係数をk1=0.999とし、インダクタL31のインダクタタンス値を変化させた場合の減衰量の周波数特性を計算してグラフ化した図である。結合係数k1を0.999として、図2の場合(k1=0.99)よりも磁気的な結合度を非常に強く設定したことを除いて、その計算条件は図2の場合と同様である。また、図5は同様に結合係数k1=0.999として磁気的な結合度を強く設定し、直列回路30におけるキャパシタC31のキャパシタンス値を変化させた場合の減衰量の周波数特性を計算してグラフ化した図である。結合度を強く設定したことを除いて、その計算条件は図3の場合と同様である。
図4および図5の結果から分かるように、結合度を非常に強く設定した場合であっても、図2および図3に示した場合と同様に低域側に減衰のピークが現れ、直列回路30におけるインダクタタンス値またはキャパシタンス値を変えることでそのピーク位置が変化する。一方で、このように結合度を強くしすぎると、特に図4および図5において符号51,52で示した部分、高域側での特性が悪化する傾向にある。このことから、広帯域での良好な減衰特性を得るために、第1のインダクタL1と直列回路30のインダクタL31との結合係数k1が0.99程度であると好ましいことが分かる。
図6は、このフィルタ回路において、第1のインダクタL1と直列回路30のインダクタL31との結合係数をk1=0とし、インダクタL31のインダクタタンス値を変化させた場合の減衰量の周波数特性を計算してグラフ化した図である。結合係数k1を0として第1のインダクタL1とインダクタL31とを磁気的に分離したことを除いて、その計算条件は図2の場合と同様である。また、図7は同様に結合係数k1=0として磁気的に分離し、直列回路30におけるキャパシタC31のキャパシタンス値を変化させた場合の減衰量の周波数特性を計算してグラフ化した図である。磁気的に分離したことを除いて、その計算条件は図3の場合と同様である。
図6および図7の結果から分かるように、磁気的な結合のある図2および図3、ならびに図4および図5に示した場合に比べて、低域側での減衰のピークの特徴部分がほとんど得られていないことが分かる。このことから、第1のインダクタL1と直列回路30のインダクタL31とが磁気的に結合していると好ましいことが分かる。
以上説明したように、本実施の形態によれば、第1の導電線3上の第1のインダクタLに直列回路30のインダクタL31を磁気的に結合するようにしたので、直列回路30を除いた部分のフィルタ特性に、直列回路30のインダクタL31およびキャパシタC31による直列共振回路の特性がフィルタ特性として追加されることとなり、直列共振回路を追加しただけの簡単な回路構成で、従来のT型フィルタ等では得られなかった広帯域での減衰特性を得ることができる。特に、低域側で減衰のピークを形成すると共に、高域はT型フィルタの性能に達するような減衰特性を得ることができる。
[第2の実施の形態]
次に、本発明の第2の実施の形態に係るフィルタ回路について説明する。本実施の形態に係るフィルタ回路は、第1および第2の導電線を同じ位相で伝搬するコモンモードノイズを抑制する回路である。
図8は、本実施の形態に係るフィルタ回路の一構成例を示している。なお、図1に示した上記第1の実施の形態におけるフィルタ回路と実質的に同一の構成部分には同一の符号を付している。このフィルタ回路は、図1の構成要素に加え、入出力端子1B,2B間において第2の導電線4上で互いに直列的に接続された第3および第4のインダクタL3,L4と、一端が第3および第4のインダクタL3,L4の間に接続され、他端が接地された第2のキャパシタC2とを備えている。第3のインダクタL3は、第1のインダクタL1と共通の第1のコア21に第3の巻線13が巻かれることにより形成されている。第4のインダクタL4は、第2のインダクタL2と共通の第2のコア22に第4の巻線14が巻かれることにより形成されている。
第1および第3の巻線11,13は、共通の第1のコア21に巻かれることにより、協働してコモンモードノイズを抑制するように互いに磁気的に結合している。すなわち、第1および第3の巻線11,13は、これらにノーマルモードの電流が流れたときに各巻線を流れる電流によって第1のコア21に誘起される磁束が互いに相殺されるような向きに第1のコア21に巻かれている。このように、第1および第3の巻線11,13と第1のコア21は、コモンモードノイズを抑制し、ノーマルモード信号を通過させるコモンモードチョークコイルを構成している。第2および第4の巻線12,14も同様に、共通の第2のコア22に巻かれることにより、協働してコモンモードノイズを抑制するように互いに磁気的に結合し、コモンモードチョークコイルを構成している。
このフィルタ回路はまた、直列接続された他のインダクタL32および他のキャパシタC32を含み、全体として第3のインダクタL3に並列接続された他の直列回路40を備えている。他のインダクタL32および他のキャパシタC32は、もう一方の直列回路30におけるインダクタL31およびキャパシタC31と同様に、直列共振回路を構成している。以下、本実施の形態において、第1のインダクタL1に並列接続された直列回路30の方を第1の直列回路と呼び、第3のインダクタL3の方に並列接続された直列回路40を第2の直列回路と呼ぶ。第2の直列回路40において、インダクタL32の巻線32は、例えば第1の巻線11、第3の巻線13、および第1の直列回路30における巻線31と共に、共通の第1のコア21に巻かれている。これにより、第1のインダクタL1、第1の直列回路30のインダクタL31、第3のインダクタL3および第2の直列回路40の他のインダクタL32がすべて互いに磁気的に結合されている。
なお、図において各巻線に記した黒い丸印はその巻線の極性、巻き方の向きを表すが、各インダクタの巻線の極性、巻き方の向きが結合している巻線同士の関係を維持していれば図示したものとはすべて逆になっていても良い。また、第2のインダクタL2と第4のインダクタL4とが省かれ、第1の導電線3上には第1のインダクタL1のみが設けられると共に、第2の導電線4上には第3のインダクタL3のみが設けられた構成であっても良い。また、第1の直列回路30内で、インダクタL31とキャパシタC31とが図示した状態とは逆の配置となっていても良い。すなわち、図示した状態ではキャパシタC31の一端が第1および第2のインダクタL1,L2の間に接続されているが、インダクタL31の方を第1および第2のインダクタL1,L2の間に接続するようにしても良い。第2の直列回路40内の他のインダクタL32と他のキャパシタC32とについても同様である。
このフィルタ回路においても、図1に示したフィルタ回路と同様の理由で、以下の条件を満足することが好ましい。すなわち、第1の直列回路30のインダクタL31のインダクタンスをL31、第1のインダクタL1のインダクタンスをL1としたとき、
L31≧L1
となっていることが好ましい。同様に、第2の直列回路40の他のインダクタL32のインダクタンスをL32、第3のインダクタL3のインダクタンスをL3としたとき、
L32≧L3
となっていることが好ましい。また、L31=L32,L1=L2=L3=L4となっていることが好ましい。
また、第1の直列回路30のキャパシタC31のキャパシタンスをC31、第1のキャパシタC1のキャパシタンスをC1としたとき、
C1≧C31
となっていることが好ましい。同様に、第2の直列回路40の他のキャパシタC32のキャパシタンスをC32、第2のキャパシタC2のキャパシタンスをC2としたとき、
C2≧C32
となっていることが好ましい。
また、第1および第3のインダクタL1,L3の組と第2および第4のインダクタL2,L4の組とが、磁気的に分離(結合係数がゼロ)していることが好ましい。
このフィルタ回路では、第1および第2の直列回路30,40を除いた部分でT型のコモンモードフィルタが構成される。そして第1のインダクタL1、第1の直列回路30のインダクタL31、第3のインダクタL3および第2の直列回路40の他のインダクタL32がすべて互いに磁気的に結合されていることで、T型のコモンモードフィルタにおける各導電線上の一方のインダクタに直列共振回路が並列接続された状態において、その直列共振回路の特性がT型のコモンモードフィルタのフィルタ特性に追加される。これにより、従来のT型のコモンモードフィルタでは得られなかった広帯域での減衰特性が得られる。特に、第1および第2の導電線3,4上にインダクタンス値の大きいコイルを形成することなく、また高域側のフィルタ特性を良好に維持した状態で、低域側に減衰のピーク位置を持ってくることが可能となる。
[第3の実施の形態]
次に、本発明の第3の実施の形態に係るフィルタ回路について説明する。本実施の形態に係るフィルタ回路は、2本の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路に関する。
図9は、本実施の形態に係るフィルタ回路の一構成例を示している。なお、図1に示した上記第1の実施の形態におけるフィルタ回路と実質的に同一の構成部分には同一の符号を付している。このフィルタ回路は、図1の構成要素に加え、入出力端子1B,2B間において第2の導電線4上で互いに直列的に接続された第3および第4のインダクタL3,L4を備えている。第3のインダクタL3は、第3のコア23に第3の巻線13が巻かれることにより形成されている。第4のインダクタL4は、第4のコア24に第4の巻線14が巻かれることにより形成されている。図1の構成例では、第1のキャパシタC1の他端が接地されていたが、このフィルタ回路では、第1のキャパシタC1の他端が第3および第4のインダクタL3,L4の間に接続されている。
このフィルタ回路はまた、直列接続された他のインダクタL32および他のキャパシタC32を含み、全体として第3のインダクタL3に並列接続された他の直列回路40を備えている。他のインダクタL32および他のキャパシタC32は、もう一方の直列回路30におけるインダクタL31およびキャパシタC31と同様に、直列共振回路を構成している。以下、本実施の形態において、第1のインダクタL1に並列接続された直列回路30の方を第1の直列回路と呼び、第3のインダクタL3の方に並列接続された直列回路40を第2の直列回路と呼ぶ。第2の直列回路40において、インダクタL32の巻線32は、例えば第3の巻線13と共に、共通の第3のコア23に巻かれている。これにより、このフィルタ回路では、第1のインダクタL1と第1の直列回路30のインダクタL31とが互いに磁気的に結合されていると共に、第3のインダクタL3と第2の直列回路40の他のインダクタL32とが互いに磁気的に結合されている。
なお、図において各巻線に記した黒い丸印はその巻線の極性、巻き方の向きを表すが、各インダクタの巻線の極性、巻き方の向きが結合している巻線同士の関係を維持していれば図示したものとはすべて逆になっていても良い。また、第2のインダクタL2と第4のインダクタL4とが省かれ、第1の導電線3上には第1のインダクタL1のみが設けられると共に、第2の導電線4上には第3のインダクタL3のみが設けられた構成であっても良い。また、第1の直列回路30内で、インダクタL31とキャパシタC31とが図示した状態とは逆の配置となっていても良い。すなわち、図示した状態ではキャパシタC31の一端が第1および第2のインダクタL1,L2の間に接続されているが、インダクタL31の方を第1および第2のインダクタL1,L2の間に接続するようにしても良い。第2の直列回路40内の他のインダクタL32と他のキャパシタC32とについても同様である。
このフィルタ回路においても、図1に示したフィルタ回路と同様の理由で、以下の条件を満足することが好ましい。すなわち、第1の直列回路30のインダクタL31のインダクタンスをL31、第1のインダクタL1のインダクタンスをL1としたとき、
L31≧L1
となっていることが好ましい。同様に、第2の直列回路40の他のインダクタL32のインダクタンスをL32、第3のインダクタL3のインダクタンスをL3としたとき、
L32≧L3
となっていることが好ましい。また、L31=L32,L1=L2=L3=L4となっていることが好ましい。
また、第1の直列回路30のキャパシタC31のキャパシタンスをC31、第1のキャパシタC1のキャパシタンスをC1としたとき、
C1≧C31
となっていることが好ましい。同様に、第2のキャパシタC2のキャパシタンスをC2としたとき、
C2≧C31
となっていることが好ましい。
また、第1および第2のインダクタL1,L2は磁気的に分離(結合係数がゼロ)していることが好ましい。同様に、第3および第4のインダクタL3,L4は磁気的に分離(結合係数がゼロ)していることが好ましい。
このフィルタ回路では、第1の導電線3上の各インダクタL1,L2と第2の導電線4上の各インダクタL3,L4とが分離された平衡分離型のノーマルモードフィルタが構成される。特に第1および第2の直列回路30,40を除いた部分で、平衡分離型のT型ノーマルモードフィルタが構成される。そして第1のインダクタL1と第1の直列回路30のインダクタL31とが互いに磁気的に結合されていると共に、第3のインダクタL3と第2の直列回路40の他のインダクタL32とが互いに磁気的に結合されていることで、平衡分離型のT型ノーマルモードフィルタにおける各導電線上の一方のインダクタに直列共振回路が並列接続された状態において、その直列共振回路の特性が平衡分離型のT型ノーマルモードフィルタのフィルタ特性に追加される。これにより、従来の平衡分離型のT型ノーマルモードフィルタでは得られなかった広帯域での減衰特性が得られる。特に、第1および第2の導電線3,4上にインダクタンス値の大きいコイルを形成することなく、また高域側のフィルタ特性を良好に維持した状態で、低域側に減衰のピーク位置を持ってくることが可能となる。
[第4の実施の形態]
次に、本発明の第4の実施の形態に係るフィルタ回路について説明する。本実施の形態に係るフィルタ回路も、上記第3の実施の形態と同様、ノーマルモードノイズを抑制する回路に関する。図10は、本実施の形態に係るフィルタ回路の一構成例を示している。なお、図9に示した上記第3の実施の形態におけるフィルタ回路と実質的に同一の構成部分には同一の符号を付している。このフィルタ回路は、図9のフィルタ回路において、第2のインダクタL2と第4のインダクタL4とを例えば共通の第2のコア22を介して磁気的に結合したものである。また、第1のインダクタL1、第1の直列回路30のインダクタL31、第3のインダクタL3および第2の直列回路40の他のインダクタL32を、例えば共通の第1のコア21を介してすべて互いに磁気的に結合したものである。その他の構成は、図9と同様である。
このフィルタ回路では、第1および第2の導電線3,4間の対応するインダクタ同士が磁気的に結合された平衡結合型のノーマルモードフィルタが構成される。特に第1および第2の直列回路30,40を除いた部分で、平衡結合型のT型ノーマルモードフィルタが構成される。そして第1のインダクタL1、第1の直列回路30のインダクタL31、第3のインダクタL3および第2の直列回路40の他のインダクタL32がすべて互いに磁気的に結合されていることで、平衡結合型のT型ノーマルモードフィルタにおける各導電線上の一方のインダクタに直列共振回路が並列接続された状態において、その直列共振回路の特性が平衡結合型のT型ノーマルモードフィルタのフィルタ特性に追加される。これにより、従来の平衡結合型のT型ノーマルモードフィルタでは得られなかった広帯域での減衰特性が得られる。特に、第1および第2の導電線3,4上にインダクタンス値の大きいコイルを形成することなく、また高域側のフィルタ特性を良好に維持した状態で、低域側に減衰のピーク位置を持ってくることが可能となる。
なお、各実施の形態に係るフィルタ回路は、電力変換回路が発生するリップル電圧やノイズを低減する手段や、電力線通信において電力線上のノイズを低減したり、室内電力線上の通信信号が屋外電力線に漏洩することを防止する手段として利用することができる。
なお、本発明は上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明はライン上にインダクタを有するLCフィルタ全般に適用することが可能である。
本発明の第1の実施の形態に係るフィルタ回路の一構成例を示す回路図である。 本発明の第1の実施の形態に係るフィルタ回路において、直列共振回路のインダクタとライン上のインダクタとの結合係数k1=0.99とし、直列共振回路のインダクタンスを変えた場合の減衰量の周波数特性を計算してグラフ化した図である。 本発明の第1の実施の形態に係るフィルタ回路において、直列共振回路のインダクタとライン上のインダクタとの結合係数k1=0.99とし、直列共振回路のキャパシタンスを変えた場合の減衰量の周波数特性を計算してグラフ化した図である。 本発明の第1の実施の形態に係るフィルタ回路において、直列共振回路のインダクタとライン上のインダクタとの結合係数k1=0.999とし、直列共振回路のインダクタンスを変えた場合の減衰量の周波数特性を計算してグラフ化した図である。 本発明の第1の実施の形態に係るフィルタ回路において、直列共振回路のインダクタとライン上のインダクタとの結合係数k1=0.999とし、直列共振回路のキャパシタンスを変えた場合の減衰量の周波数特性を計算してグラフ化した図である。 本発明の第1の実施の形態に係るフィルタ回路において、直列共振回路のインダクタとライン上のインダクタとの結合係数k1=0とし、直列共振回路のインダクタンスを変えた場合の減衰量の周波数特性を計算してグラフ化した図である。 本発明の第1の実施の形態に係るフィルタ回路において、直列共振回路のインダクタとライン上のインダクタとの結合係数k1=0とし、直列共振回路のキャパシタンスを変えた場合の減衰量の周波数特性を計算してグラフ化した図である。 本発明の第2の実施の形態に係るフィルタ回路の一構成例を示す回路図である。 本発明の第3の実施の形態に係るフィルタ回路の一構成例を示す回路図である。 本発明の第4の実施の形態に係るフィルタ回路の一構成例を示す回路図である。 従来のT型フィルタの構成を示す回路図である。
符号の説明
C1…第1のキャパシタ、L1…第1のインダクタ、L2…第2のインダクタ、L3…第3のインダクタ、L4…第4のインダクタ、L31…インダクタ、C31…キャパシタ、3…第1の導電線、4…第2の導電線、11…第1の巻線、12…第2の巻線、13…第3の巻線、14…第4の巻線、21…第1のコア、22…第2のコア、30…第1の直列回路、31…巻線、32…他の巻線、40…第2の直列回路。

Claims (7)

  1. 第1の導電線上に設けられた第1のインダクタと、
    直列接続されたインダクタおよびキャパシタを含み、一端が前記第1のインダクタの一端に接続され、他端が前記第1のインダクタの他端に接続されることにより前記第1のインダクタに並列接続された第1の直列回路と、
    一端が前記第1のインダクタの一端に接続され、他端が接地された第1のキャパシタと
    を備え、
    前記第1のインダクタと前記第1の直列回路のインダクタとが磁気的に結合されている
    ことを特徴とするフィルタ回路。
  2. 前記第1の直列回路のインダクタのインダクタンスをL31、前記第1のインダクタのインダクタンスをL1としたとき、
    L31≧L1
    となっている
    ことを特徴とする請求項1に記載のフィルタ回路。
  3. 前記第1の直列回路のキャパシタのキャパシタンスをC31、前記第1のキャパシタのキャパシタンスをC1としたとき、
    C1≧C31
    となっている
    ことを特徴とする請求項1または2に記載のフィルタ回路。
  4. 前記第1の導電線上で前記第1のインダクタに直列接続された第2のインダクタをさらに備え、
    前記第1のキャパシタの一端が前記第1および第2のインダクタの間に接続され、他端が接地されている
    ことを特徴とする請求項1ないし3のいずれか1項に記載のフィルタ回路。
  5. 第2の導電線上で互いに直列的に接続された第3および第4のインダクタと、
    直列接続された他のインダクタおよび他のキャパシタを含み、一端が前記第3のインダクタの一端に接続され、他端が前記第3のインダクタの他端に接続されることにより前記第3のインダクタに並列接続された第2の直列回路と、
    一端が前記第3および第4のインダクタの間に接続され、他端が接地された第2のキャパシタと
    をさらに備え、
    前記第2のインダクタと前記第4のインダクタとが磁気的に結合され、
    前記第1のインダクタ、前記第1の直列回路のインダクタ、前記第3のインダクタおよび前記第2の直列回路のインダクタがすべて互いに磁気的に結合されている
    ことを特徴とする請求項4に記載のフィルタ回路。
  6. 第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
    第1の導電線上で互いに直列的に接続された第1および第2のインダクタと、
    直列接続されたインダクタおよびキャパシタを含み、一端が前記第1のインダクタの一端に接続され、他端が前記第1のインダクタの他端に接続されることにより前記第1のインダクタに並列接続された第1の直列回路と、
    第2の導電線上で互いに直列的に接続された第3および第4のインダクタと、
    直列接続された他のインダクタおよび他のキャパシタを含み、一端が前記第3のインダクタの一端に接続され、他端が前記第3のインダクタの他端に接続されることにより前記第3のインダクタに並列接続された第2の直列回路と、
    一端が前記第1および第2のインダクタの間に接続され、他端が前記第3および第4のインダクタの間に接続されたキャパシタと
    を備え、
    前記第1のインダクタと前記第1の直列回路のインダクタとが互いに磁気的に結合されていると共に、前記第3のインダクタと前記第2の直列回路のインダクタとが互いに磁気的に結合されている
    ことを特徴とするフィルタ回路。
  7. 前記第1のインダクタ、前記第1の直列回路のインダクタ、前記第3のインダクタおよび前記第2の直列回路のインダクタがすべて互いに磁気的に結合されている
    ことを特徴とする請求項6に記載のフィルタ回路。
JP2004377570A 2004-12-27 2004-12-27 フィルタ回路 Expired - Fee Related JP4290644B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004377570A JP4290644B2 (ja) 2004-12-27 2004-12-27 フィルタ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004377570A JP4290644B2 (ja) 2004-12-27 2004-12-27 フィルタ回路

Publications (2)

Publication Number Publication Date
JP2006186621A JP2006186621A (ja) 2006-07-13
JP4290644B2 true JP4290644B2 (ja) 2009-07-08

Family

ID=36739400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004377570A Expired - Fee Related JP4290644B2 (ja) 2004-12-27 2004-12-27 フィルタ回路

Country Status (1)

Country Link
JP (1) JP4290644B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6531824B2 (ja) * 2015-04-17 2019-06-19 株式会社村田製作所 共振回路、帯域阻止フィルタおよび帯域通過フィルタ
JP7338238B2 (ja) * 2019-05-24 2023-09-05 株式会社村田製作所 信号電源分離回路およびそれを用いた信号伝送回路並びに車両
JPWO2022049927A1 (ja) * 2020-09-04 2022-03-10

Also Published As

Publication number Publication date
JP2006186621A (ja) 2006-07-13

Similar Documents

Publication Publication Date Title
JP4483863B2 (ja) ノイズ抑制回路
US7199692B2 (en) Noise suppressor
US7423520B2 (en) Noise suppressing circuit
US7403403B2 (en) Noise suppressor
WO2006019011A1 (ja) ノイズ抑制回路
US7256662B2 (en) Common mode signal suppressing circuit and normal mode signal suppressing circuit
JP4400557B2 (ja) ノイズ抑制回路
JP4290669B2 (ja) ノイズ抑制回路
JP2006100465A (ja) コイル及びこれを用いたフィルタ回路
JP4424476B2 (ja) ノイズ抑制回路
JP4290644B2 (ja) フィルタ回路
JP2004080436A (ja) コモンモード信号抑制回路
KR100749799B1 (ko) 노이즈 억제 회로
US11088669B2 (en) Band pass filter
JP4275034B2 (ja) ノイズ抑制回路
JP2006186620A (ja) ラインフィルタ
JP4290643B2 (ja) フィルタ回路
JP2005117218A (ja) ノイズ抑制回路
JP2004349734A (ja) ノーマルモードノイズ抑制回路
JPH0832394A (ja) ノイズフィルタ
JP2007215377A (ja) ノイズフィルタおよび複合コイル
JP2004080437A (ja) ノーマルモード信号抑制回路

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090303

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090401

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120410

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130410

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140410

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees