JP4290644B2 - フィルタ回路 - Google Patents
フィルタ回路 Download PDFInfo
- Publication number
- JP4290644B2 JP4290644B2 JP2004377570A JP2004377570A JP4290644B2 JP 4290644 B2 JP4290644 B2 JP 4290644B2 JP 2004377570 A JP2004377570 A JP 2004377570A JP 2004377570 A JP2004377570 A JP 2004377570A JP 4290644 B2 JP4290644 B2 JP 4290644B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- circuit
- series
- filter
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Filters And Equalizers (AREA)
Description
まず、第1の直列回路のインダクタのインダクタンスをL31、第1のインダクタのインダクタンスをL1としたとき、
L31≧L1となっていることが好ましい。
また、第1の直列回路のキャパシタのキャパシタンスをC31、第1のキャパシタのキャパシタンスをC1としたとき、
C1≧C31となっていることが好ましい。
この場合、第1および第2のインダクタと第1のキャパシタとにより、T型フィルタが構成される。そして第1のインダクタに第1の直列回路のインダクタが磁気的に結合されていることで、T型フィルタの一方のインダクタに直列共振回路が並列接続された状態において、その直列共振回路の特性がT型フィルタのフィルタ特性に追加され、従来のT型フィルタでは得られなかった広帯域での減衰特性が得られる。
この場合、第1および第2の導電線を同じ位相で伝搬するコモンモードノイズを抑制するコモンモードフィルタが構成される。特に第1および第2の直列回路を除いた部分でT型のコモンモードフィルタが構成される。そして第1のインダクタ、第1の直列回路のインダクタ、第3のインダクタおよび第2の直列回路のインダクタがすべて互いに磁気的に結合されていることで、T型のコモンモードフィルタにおける各導電線上の一方のインダクタに直列共振回路が並列接続された状態において、その直列共振回路の特性がT型のコモンモードフィルタのフィルタ特性に追加され、従来のT型のコモンモードフィルタでは得られなかった広帯域での減衰特性が得られる。
この場合、第1および第2の導電線間の対応するインダクタ同士が磁気的に結合された平衡結合型のノーマルモードフィルタが構成される。特に第1および第2の直列回路を除いた部分で、平衡結合型のT型ノーマルモードフィルタが構成される。そして第1のインダクタ、第1の直列回路のインダクタ、第3のインダクタおよび第2の直列回路のインダクタがすべて互いに磁気的に結合されていることで、平衡結合型のT型ノーマルモードフィルタにおける各導電線上の一方のインダクタに直列共振回路が並列接続された状態において、その直列共振回路の特性が平衡結合型のT型ノーマルモードフィルタのフィルタ特性に追加され、従来の平衡結合型のT型ノーマルモードフィルタでは得られなかった広帯域での減衰特性が得られる。
まず、本発明の第1の実施の形態に係るフィルタ回路について説明する。図1は、本実施の形態に係るフィルタ回路の一構成例を示している。このフィルタ回路は、ノーマルモードノイズを抑制する不平衡型のフィルタ回路である。このフィルタ回路は、入出力端子1A,2A間において第1の導電線3上で互いに直列的に接続された第1および第2のインダクタL1,L2と、一端が第1および第2のインダクタL1,L2の間に接続され、他端が接地された第1のキャパシタC1とを備えている。第1のインダクタL1は、磁性材料よりなる第1のコア21に第1の巻線11が巻かれることにより形成されている。第2のインダクタL2は、磁性材料よりなる第2のコア22に第2の巻線12が巻かれることにより形成されている。
なお、第2のインダクタL2が省かれ、第1の導電線3上には第1のインダクタL1のみが設けられた構成であっても良い。また、直列回路30内で、インダクタL31とキャパシタC31とが図示した状態とは逆の配置となっていても良い。すなわち、図示した状態ではキャパシタC31の一端が第1および第2のインダクタL1,L2の間に接続されているが、インダクタL31の方を第1および第2のインダクタL1,L2の間に接続するようにしても良い。
L31≧L1
となっていることが好ましい。
また、直列回路30のキャパシタC31のキャパシタンスをC31、第1のキャパシタC1のキャパシタンスをC1としたとき、
C1≧C31
となっていることが好ましい。
また、第1および第2のインダクタL1,L2のインダクタンス値を大きくすることは第1の導電線3上でインダクタンス値の大きい(巻数の多い)コイルを形成することであり、回路の大型化を避けるためにも、L1,L2が直列回路30のインダクタタンス値に比べ小さめであることが好ましい。
ここで、キャパシタC31のキャパシタンス値が大きくなり、接地された第1のキャパシタC1のキャパシタンス値(ここでは2000pF)を超えると、特に図の符号50で示した部分、低域側の減衰のピーク後の特性が低減衰になる傾向にある。このことから、広帯域での良好な減衰特性を得るために、C1≧C31であることが好ましいことが分かる。
図4および図5の結果から分かるように、結合度を非常に強く設定した場合であっても、図2および図3に示した場合と同様に低域側に減衰のピークが現れ、直列回路30におけるインダクタタンス値またはキャパシタンス値を変えることでそのピーク位置が変化する。一方で、このように結合度を強くしすぎると、特に図4および図5において符号51,52で示した部分、高域側での特性が悪化する傾向にある。このことから、広帯域での良好な減衰特性を得るために、第1のインダクタL1と直列回路30のインダクタL31との結合係数k1が0.99程度であると好ましいことが分かる。
図6および図7の結果から分かるように、磁気的な結合のある図2および図3、ならびに図4および図5に示した場合に比べて、低域側での減衰のピークの特徴部分がほとんど得られていないことが分かる。このことから、第1のインダクタL1と直列回路30のインダクタL31とが磁気的に結合していると好ましいことが分かる。
[第2の実施の形態]
第1および第3の巻線11,13は、共通の第1のコア21に巻かれることにより、協働してコモンモードノイズを抑制するように互いに磁気的に結合している。すなわち、第1および第3の巻線11,13は、これらにノーマルモードの電流が流れたときに各巻線を流れる電流によって第1のコア21に誘起される磁束が互いに相殺されるような向きに第1のコア21に巻かれている。このように、第1および第3の巻線11,13と第1のコア21は、コモンモードノイズを抑制し、ノーマルモード信号を通過させるコモンモードチョークコイルを構成している。第2および第4の巻線12,14も同様に、共通の第2のコア22に巻かれることにより、協働してコモンモードノイズを抑制するように互いに磁気的に結合し、コモンモードチョークコイルを構成している。
L31≧L1
となっていることが好ましい。同様に、第2の直列回路40の他のインダクタL32のインダクタンスをL32、第3のインダクタL3のインダクタンスをL3としたとき、
L32≧L3
となっていることが好ましい。また、L31=L32,L1=L2=L3=L4となっていることが好ましい。
C1≧C31
となっていることが好ましい。同様に、第2の直列回路40の他のキャパシタC32のキャパシタンスをC32、第2のキャパシタC2のキャパシタンスをC2としたとき、
C2≧C32
となっていることが好ましい。
[第3の実施の形態]
L31≧L1
となっていることが好ましい。同様に、第2の直列回路40の他のインダクタL32のインダクタンスをL32、第3のインダクタL3のインダクタンスをL3としたとき、
L32≧L3
となっていることが好ましい。また、L31=L32,L1=L2=L3=L4となっていることが好ましい。
C1≧C31
となっていることが好ましい。同様に、第2のキャパシタC2のキャパシタンスをC2としたとき、
C2≧C31
となっていることが好ましい。
Claims (7)
- 第1の導電線上に設けられた第1のインダクタと、
直列接続されたインダクタおよびキャパシタを含み、一端が前記第1のインダクタの一端に接続され、他端が前記第1のインダクタの他端に接続されることにより前記第1のインダクタに並列接続された第1の直列回路と、
一端が前記第1のインダクタの一端に接続され、他端が接地された第1のキャパシタと
を備え、
前記第1のインダクタと前記第1の直列回路のインダクタとが磁気的に結合されている
ことを特徴とするフィルタ回路。 - 前記第1の直列回路のインダクタのインダクタンスをL31、前記第1のインダクタのインダクタンスをL1としたとき、
L31≧L1
となっている
ことを特徴とする請求項1に記載のフィルタ回路。 - 前記第1の直列回路のキャパシタのキャパシタンスをC31、前記第1のキャパシタのキャパシタンスをC1としたとき、
C1≧C31
となっている
ことを特徴とする請求項1または2に記載のフィルタ回路。 - 前記第1の導電線上で前記第1のインダクタに直列接続された第2のインダクタをさらに備え、
前記第1のキャパシタの一端が前記第1および第2のインダクタの間に接続され、他端が接地されている
ことを特徴とする請求項1ないし3のいずれか1項に記載のフィルタ回路。 - 第2の導電線上で互いに直列的に接続された第3および第4のインダクタと、
直列接続された他のインダクタおよび他のキャパシタを含み、一端が前記第3のインダクタの一端に接続され、他端が前記第3のインダクタの他端に接続されることにより前記第3のインダクタに並列接続された第2の直列回路と、
一端が前記第3および第4のインダクタの間に接続され、他端が接地された第2のキャパシタと
をさらに備え、
前記第2のインダクタと前記第4のインダクタとが磁気的に結合され、
前記第1のインダクタ、前記第1の直列回路のインダクタ、前記第3のインダクタおよび前記第2の直列回路のインダクタがすべて互いに磁気的に結合されている
ことを特徴とする請求項4に記載のフィルタ回路。 - 第1および第2の導電線によって伝送され、これらの導電線の間で電位差を生じさせるノーマルモードノイズを抑制する回路であって、
第1の導電線上で互いに直列的に接続された第1および第2のインダクタと、
直列接続されたインダクタおよびキャパシタを含み、一端が前記第1のインダクタの一端に接続され、他端が前記第1のインダクタの他端に接続されることにより前記第1のインダクタに並列接続された第1の直列回路と、
第2の導電線上で互いに直列的に接続された第3および第4のインダクタと、
直列接続された他のインダクタおよび他のキャパシタを含み、一端が前記第3のインダクタの一端に接続され、他端が前記第3のインダクタの他端に接続されることにより前記第3のインダクタに並列接続された第2の直列回路と、
一端が前記第1および第2のインダクタの間に接続され、他端が前記第3および第4のインダクタの間に接続されたキャパシタと
を備え、
前記第1のインダクタと前記第1の直列回路のインダクタとが互いに磁気的に結合されていると共に、前記第3のインダクタと前記第2の直列回路のインダクタとが互いに磁気的に結合されている
ことを特徴とするフィルタ回路。 - 前記第1のインダクタ、前記第1の直列回路のインダクタ、前記第3のインダクタおよび前記第2の直列回路のインダクタがすべて互いに磁気的に結合されている
ことを特徴とする請求項6に記載のフィルタ回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004377570A JP4290644B2 (ja) | 2004-12-27 | 2004-12-27 | フィルタ回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004377570A JP4290644B2 (ja) | 2004-12-27 | 2004-12-27 | フィルタ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006186621A JP2006186621A (ja) | 2006-07-13 |
JP4290644B2 true JP4290644B2 (ja) | 2009-07-08 |
Family
ID=36739400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004377570A Expired - Fee Related JP4290644B2 (ja) | 2004-12-27 | 2004-12-27 | フィルタ回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4290644B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6531824B2 (ja) * | 2015-04-17 | 2019-06-19 | 株式会社村田製作所 | 共振回路、帯域阻止フィルタおよび帯域通過フィルタ |
JP7338238B2 (ja) * | 2019-05-24 | 2023-09-05 | 株式会社村田製作所 | 信号電源分離回路およびそれを用いた信号伝送回路並びに車両 |
JPWO2022049927A1 (ja) * | 2020-09-04 | 2022-03-10 |
-
2004
- 2004-12-27 JP JP2004377570A patent/JP4290644B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006186621A (ja) | 2006-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4483863B2 (ja) | ノイズ抑制回路 | |
US7199692B2 (en) | Noise suppressor | |
US7423520B2 (en) | Noise suppressing circuit | |
US7403403B2 (en) | Noise suppressor | |
WO2006019011A1 (ja) | ノイズ抑制回路 | |
US7256662B2 (en) | Common mode signal suppressing circuit and normal mode signal suppressing circuit | |
JP4400557B2 (ja) | ノイズ抑制回路 | |
JP4290669B2 (ja) | ノイズ抑制回路 | |
JP2006100465A (ja) | コイル及びこれを用いたフィルタ回路 | |
JP4424476B2 (ja) | ノイズ抑制回路 | |
JP4290644B2 (ja) | フィルタ回路 | |
JP2004080436A (ja) | コモンモード信号抑制回路 | |
KR100749799B1 (ko) | 노이즈 억제 회로 | |
US11088669B2 (en) | Band pass filter | |
JP4275034B2 (ja) | ノイズ抑制回路 | |
JP2006186620A (ja) | ラインフィルタ | |
JP4290643B2 (ja) | フィルタ回路 | |
JP2005117218A (ja) | ノイズ抑制回路 | |
JP2004349734A (ja) | ノーマルモードノイズ抑制回路 | |
JPH0832394A (ja) | ノイズフィルタ | |
JP2007215377A (ja) | ノイズフィルタおよび複合コイル | |
JP2004080437A (ja) | ノーマルモード信号抑制回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081226 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090401 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120410 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130410 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140410 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |