JP4231322B2 - 固体撮像装置及び撮像方法 - Google Patents
固体撮像装置及び撮像方法 Download PDFInfo
- Publication number
- JP4231322B2 JP4231322B2 JP2003104547A JP2003104547A JP4231322B2 JP 4231322 B2 JP4231322 B2 JP 4231322B2 JP 2003104547 A JP2003104547 A JP 2003104547A JP 2003104547 A JP2003104547 A JP 2003104547A JP 4231322 B2 JP4231322 B2 JP 4231322B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- row
- signal line
- output
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置及び撮像方法に関し、特に、固体撮像装置のダイナミックレンジの低下を抑制する技術に関する。
【０００２】
【従来の技術】
従来から固体撮像装置としてＭＯＳ型のものが汎用されている。固体撮像装置の内部には、受光量に基づく信号電位を生成する複数の画素セルが備えられており、これらは共通の出力線を利用して信号電位を信号処理部に伝送している。このような複数の画素セルが出力線を共有している固体撮像装置においては、出力線を時分割で利用するために、特定の画素セルのみが信号電位を出力し、それ以外の画素セルは信号電位を出力しないようにする画素セル選択機能が必要となる。また、複数の画素セルを１つずつ順次動作させるための走査回路が必要となる。
【０００３】
上記の選択機能は、各画素セルの出力端にスイッチトランジスタを設けることで解決するが、その場合、スイッチトランジスタを全ての画素セルに設けなければならず、固体撮像装置のサイズの縮小化の要請に応えられない。そこで、各画素セルに共通に供給される電源電位を一定電位ではなく、高電位と低電位とを周期的に遷移させることで、上記のようなスイッチトランジスタを設けなくても特定の画素セルのみに選択的に信号電位を出力させる技術が特許文献１に開示されている。
【０００４】
また、走査回路については、ダイナミックロジックにより構成された走査回路が特許文献２に開示されている。特に、ＮＭＯＳトランジスタを用いたダイナミックロジックによれば、走査回路をより高速に動作させることが可能となる。
【０００５】
【特許文献１】
特開２００３−４６８６４号公報
【０００６】
【特許文献２】
特開２００３−４６８７９号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記のような電位が周期的に遷移する電源回路とダイナミックロジックにより構成される走査回路とをあわせ持つ固体撮像装置には、以下のような問題がある。
ダイナミックロジックにより構成される走査回路は、選択された画素セルに対して信号を出力するときは、その出力端の電位がＨｉ電位又はＬｏ電位のどちらかになるが、非選択の画素セルに対する出力端は、ハイインピーダンスとなり、ハイインピーダンスの出力端と非選択の画素セルとを結ぶ信号線がフローティング状態となる。
【０００８】
信号線がフローティング状態となれば、集積回路の構造上存在するカップリング容量により、高電位と低電位とを繰り返し遷移している電源電位の影響を受ける。特に、電源電位が低電位から高電位に遷移する際に、フローティング状態の信号線の電位がカップリング容量を介して上昇して、あたかも非選択の画素セルに対し選択状態となるための信号を与えたかのようになる。これにより非選択の画素セルから信号電位が出力されて、出力信号線の電位が変調され、正規に選択された画素セルによる信号電位が正確に検出できなくなる。
【０００９】
また、画素セルからの信号電位を検出する信号処理部は、画素セルが最初に基準電位を出力した後に、その画素セルにおける受光量に応じて信号電位が降下した分を画素信号として読み出しており、画素信号が大きいほど出力線の電位が低くなるため、このとき、非選択の画素セルによる出力信号線の変調の影響が無視できなくなる。これは、ダイナミックレンジの低下を意味する。
【００１０】
そこで、本発明は、サイズの縮小化、動作の高速化の要請を満たしつつ、ダイナミックレンジの低下を抑制する固体撮像装置及び撮像方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る固体撮像装置は、受光量に応じた電荷を電荷保持部に保持する複数の画素セルが行列状に配置され、有効化された画素セルにおける電荷保持部の電荷の変動に基づいて出力される画素信号を、各列において同一列の画素セルが共通に接続されている複数の出力線を介して検出する固体撮像装置であって、周期的に高電位と低電位とを繰り返し出力する出力回路と各画素セル内の電荷保持部とを開閉する各画素セルに個別の電源スイッチと、各行において同一行の画素セルを共通に接続し、行単位で前記電源スイッチの開閉を制御する複数の行制御信号線と、行を順に選択し当該選択行の行制御信号線に対しては前記電源スイッチを開にする開電位及び当該電源スイッチを閉にする閉電位のどちらかを常に与え前記出力回路の出力が高電位のときに前記電源スイッチを閉にした後に開とすることにより当該画素セルを有効化しさらにその後前記出力回路の出力が低電位のときに前記電源スイッチを閉にした後に開とすることにより当該画素セルを無効化し非選択行の行制御信号線に対しては前記開電位及び前記閉電位のどちらも与えずハイインピーダンスとする行走査回路と、前記出力回路の出力が低電位から高電位に立ち上がる前から立ち上がる後まで前記非選択行の行制御信号線に対して前記開電位を与える電位付与手段とを備える。
【００１２】
上記構成によれば、電源電位が低電位から高電位に立ち上がる前後において、非選択行の行制御信号線の電位は、電源スイッチを開く開電位になる。これにより、非選択行の行制御信号線は、少なくともこの間だけはフローティング状態とならない。つまり、電源電位の立ち上がりに伴い、カップリング容量によりフローティング状態の行制御信号線の電位が上昇することがなくなり、非選択行の画素セルであるにも関わらず、信号を出力してしまうようなことがない。
【００１３】
したがって、固体撮像装置のダイナミックレンジの低下を抑制することができる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
（実施の形態１）
［概要］
本実施の形態は、ＶＤＤＣＥＬＬの電位が上昇する前後においてリセット信号線をＧＮＤと接続することにより、ＶＤＤＣＥＬＬの電位上昇に伴うリセットトランジスタのゲート電位の上昇を抑制している。したがって、非選択行の電荷保持部の電位はＬｏ電位に保たれたままであり、非選択行の画素セルが出力信号線に信号電位を出力することがなくなる。これにより、ダイナミックレンジの低下を抑制することができる。
【００１５】
［構成］
図１は、実施の形態１に係る固体撮像装置の構成を示す図である。
固体撮像装置は、撮像部、行走査回路、信号処理部、負荷回路、列走査回路及びＡＬＬＲＳ回路からなり、各画素セルが受光量に応じて出力する画素信号を読み出すものである。
【００１６】
各画素セルは撮像部において行列状に配置されている。各列の画素セルは、共通の出力信号線に接続され、各行の画素セルは、共通のリード線及びリセット信号線に接続されている。各列の出力信号線は、信号処理部及び列走査回路に接続され、各行のリード信号線及びリセット信号線は、行走査回路に接続されている。
【００１７】
画素セル１０は、光電変換素子１１、リードトランジスタ１２、リセットトランジスタ１３、増幅トランジスタ１４、電荷保持部１５、出力端１６からなる。
光電変換素子１１は、受光量に応じて電荷を生成する。
リードトランジスタ１２は通常ＯＦＦ状態であり、リードパルスがＨｉ電位になっているときだけＯＮ状態となり、光電変換素子１１が生成した電荷を電荷保持部１５に伝送する。
【００１８】
電荷保持部１５は、集積回路内のＰＮ接合部に相当し、与えられた電荷を保持することで電位を保持しており、その電位に応じて増幅トランジスタ１４のＶＤＤＣＥＬＬから出力信号線への電流を制御する。
リセットトランジスタ１３は通常ＯＦＦ状態であり、リセットパルスがＨｉ電位になっているときだけＯＮ状態となる。
【００１９】
また、ＶＤＤＣＥＬＬは、周期的にＨｉ電位とＬｏ電位とを繰り返す電源回路である。
画素セル１０が上記のような構成なので、ＶＤＤＣＥＬＬがＨｉ電位のときリセットトランジスタ１３がＯＮ状態となると電荷保持部１５の電位がＨｉ電位となる。それに伴い、増幅トランジスタ１４がＯＮ状態となりＶＤＤＣＥＬＬから出力端１６へと電流が流れ、出力信号線の電位が基準電位まで上昇する。その後、リードトランジスタ１２をＯＮ状態として光電変換素子１１と電荷保持部１５とを導通させると、光電変換素子１１が生成した電荷の量に応じて電荷保持部１５の電位が降下する。この降下分に応じて増幅トランジスタ１４を介し、出力信号線の電位が降下して信号電位となる。信号処理部は上記の基準電位と信号電位との電位差を画素信号として検出している。その後ＶＤＤＣＥＬＬがＬｏ電位のときにリセットトランジスタ１３がＯＮ状態となると電荷保持部１５の電位がＬｏ電位となる。それに伴い、増幅トランジスタ１４がＯＦＦ状態となる。
【００２０】
このように、ＶＤＤＣＥＬＬがＨｉ電位のときリセットトランジスタ１３をＯＮ状態とした後にＯＦＦ状態とすることで画素セル１０を有効化し、ＶＤＤＣＥＬＬがＬｏ電位のときリセットトランジスタをＯＮ状態とした後にＯＦＦ状態とすることで画素セル１０を無効化することができる。そして、画素セルが有効化されてから無効化されるまでの間に、画素信号が読み出される。他の画素セルも画素セル１０と同様の構成になっているので説明を省略する。
【００２１】
行走査回路８０は、１行を選択し、選択行に属する画素セルを有効化するべくリセット信号線にリセットパルスを与え、その後、リード信号線にリードパルスを与えることにより画素セルに信号電位を出力させて、当該画素セルを無効化するべくリセット信号線にリセットパルスを与える回路である。行走査回路８０は、この動作を１サイクルとして、次々と行を走査していく。なお、行走査回路８０は、ＮＯＭＳトランジスタを用いたダイナミックロジックにより構成されている。
【００２２】
負荷回路９１は、信号処理部９２が出力信号線の電位を検出する際に、出力信号線に一定の電流を流すための回路である。
列走査回路９３は、信号処理部９２に特定の列を選択するための回路である。これにより、信号処理部９２は、読み出された選択行の画素信号を列ごとに順次出力することができる。
【００２３】
ＡＬＬＲＳ回路９４は、各リセット信号線とＧＮＤとを接続するＧＮＤトランジスタ６１、６２からなり、ＡＬＬＲＳパルスによりＯＮ状態とＯＦＦ状態とが制御される回路である。これにより、ＡＬＬＲＳパルスがＨｉ電位である間は、ＧＮＤトランジスタ６１、６２がＯＮ状態となり、リセット信号線の電位はＧＮＤ電位となる。
【００２４】
行走査回路８０がＮＭＯＳトランジスタを用いたダイナミックロジックで構成されていれば、例えば画素セル１０が属する行が選択行であり画素セル２０が属する行が非選択行であるとき、選択行のリセット信号線９７の電位は、行走査回路８０がリセットパルスを与えるときだけＨｉ電位となり、それ以外のときはＬｏ電位となる。また、非選択行のリセット信号線９８の電位は、フローティング状態となる。
【００２５】
このような状態でＶＤＤＣＥＬＬがＬｏ電位からＨｉ電位に立ち上がるとき、画素セル２０に存在するカップリング容量２８を介してリセットトランジスタ２３のゲート電位が上昇する。すると、リセットトランジスタ２３がＯＮ状態となり、電荷保持部２５がＨｉ電位となってしまい、それに伴って増幅トランジスタ２４が、電流を流してしまう。これにより、出力信号線の電位が変調されてしまい、固体撮像装置のダイナミックレンジが低下してしまう。
【００２６】
そこで、ＡＬＬＲＳ回路９４によりＶＤＤＣＥＬＬがＬｏ電位からＨｉ電位に立ち上がるときにリセット信号線の電位をＧＮＤ電位に固定し、フローティング状態ではないようにすることで、リセットトランジスタ２３をＯＦＦ状態に保つことができる。これにより、上記のように非選択行の画素セルであるにも関わらず出力信号線に電流を流してしまうことを防止し、ダイナミックレンジの低下を抑制することができる。
【００２７】
図２は、固体撮像装置の駆動パルスを示す図である。
本実施の形態における駆動パルスの特徴は、図２のｇ点において、ＶＤＤＣＥＬＬの電位がＬｏ電位からＨｉ電位に上昇する前後にわたりＡＬＬＲＳパルスを与えることである。これにより、ＧＮＤトランジスタ６１、６２がＯＮ状態となり各行のリセット信号線がＧＮＤと接続される。
【００２８】
また、このようにＶＤＤＣＥＬＬの電位がＬｏ電位からＨｉ電位に上昇する前後においてリセット信号線がＧＮＤと接続されているので、非選択行のリセットトランジスタにカップリング容量が存在していたとしても、ゲート電位が変動することはない。したがって、非選択行の電荷保持部の電位はＬｏ電位に保たれたままであり、非選択行の画素セルであるにも関わらず電流が流れ出してしまうことを防止することができる。これにより、ＮＭＯＳトランジスタを用いたダイナミックロジックにより構成された行走査回路を用いても、固体撮像装置のダイナミックレンジの低下を抑制することができる。
【００２９】
なお、本実施の形態では、ＡＬＬＲＳパルスをＨｉ電位とするタイミングとして、源クロックの１７サイクル目の立ち上がりとし、Ｌｏ電位とするタイミングを１９サイクル目の立ち上がりとしているが、ＶＤＤＣＥＬＬがＬｏ電位からＨｉ電位に上昇する間（１８サイクル目）をまたぎ、かつ、リセットパルスｎがＨｉ電位であるときを避けるタイミングであれば、これに限らない。
【００３０】
上記のような各種パルスを生成する行走査回路８０の構成について、以下に詳しく説明する。
図３は、行走査回路の構成を示す図である。
また、図４は、図３における行走査回路の各構成要素から出力されるパルスを示す図である。
【００３１】
行走査回路は、図３に示すように、パルス生成部８１、シフトレジスタ８２及び選択回路８３からなる。
パルス生成部８１は、カウンタなどから構成されており、図２に示す源クロックＣｌｋを元にあらかじめ設定されたタイミングにおいて、設定された幅のパルスを生成し出力するものである。
【００３２】
パルス生成部８１は、源クロックＣｌｋを元にＨｉ電位を示すタイミングが異なる出力信号Ｏｕｔ、リードパルスＲｅａｄ、リセットパルスＲｅｓｅｔを生成し、出力信号Ｏｕｔをシフトレジスタ８２に、リードパルスＲｅａｄ及びリセットパルスＲｅｓｅｔを選択回路８３に、ＡＬＬＲＳパルスをＡＬＬＲＳ回路８４に出力している。
【００３３】
シフトレジスタ８２は、出力信号Ｏｕｔを元に、Ｈｉ電位を示すタイミングが異なるＯｕｔ１、Ｏｕｔ２を生成して別々の端子から出力する。
選択回路８３は、パルス生成部８１が生成したＲｅａｄ及びＲｅｓｅｔを受信する。選択回路のセル８５は、ＯｕｔとＲｅａｄとの論理積をＲｅａｄ１として出力するＡＮＤ回路と、ＯｕｔとＲｅｓｅｔとの論理積をＲｅｓｅｔ１として出力するＡＮＤ回路とを有している。また、選択回路のセル８６も同様に２つのＡＮＤ回路を有している。
【００３４】
選択回路８３から出力されたＲｅａｄ１、Ｒｅａｄ２、及びＲｅｓｅｔ１、Ｒｅｓｅｔ２は、ＡＬＬＲＳ回路８４を介して撮像部に入力される。
このように出力されるＲｅａｄ１、Ｒｅｓｅｔ１が図２におけるリードパルスｎ、リセットパルスｎであり、Ｒｅａｄ２、Ｒｅｓｅｔ２が図２におけるリードパルスｎ＋１、リセットパルスｎ＋１であり、ＡＬＬＲＳが図２のＡＬＬＲＳパルスに相当する。
【００３５】
図５は、ＶＤＤＣＥＬＬ、ＡＬＬＲＳパルス、リセットパルスを生成する論理回路の一例を示す図である。
（ａ）に示すカウンタ１０１は、図２に示す源クロックＣｌｋを数え上げており、その数をカウンタ出力として出力するものである。なお、本実施の形態においては、ユーザ操作（例えば、当該固体撮像装置がデジタルカメラに用いられていれば、ユーザのシャッター操作）などをトリガとして、１サイクル目から数え上げ、１９サイクルでリセットされるものとする。
【００３６】
（ｂ）は、図２に示すＶＤＤＣＥＬＬを生成する論理回路を示す。ＶＤＤＣＥＬＬは、ＳＲラッチ１０２とＡＮＤ素子１０３とにより生成される。
ＳＲラッチ１０２は、カウンタ出力が１５のときセットし、１８のときリセットするものである。また、ＡＮＤ素子１０３は、ＳＲラッチ１０２の反転出力と、Ｈｉ電位に一定に保たれたＶＤＤとの論理積を出力するものである。
【００３７】
これによると、ＶＤＤＣＥＬＬは、源クロックＣｌｋの１５サイクル目の立ち上がりから１８サイクル目の立ち上がりまでＬｏ電位となり、それ以外のときはＨｉ電位となる。
（ｃ）は、図２に示すＡＬＬＲＳパルスを生成する論理回路を示す。ＡＬＬＲＳパルスは、ＳＲラッチ１０４とＡＮＤ素子１０５とにより生成される。
【００３８】
ＳＲラッチ１０４は、カウンタ出力が１７のときセットし、１９のときリセットするものである。また、ＡＮＤ素子１０５は、ＳＲラッチ１０４の出力と、ＶＤＤとの論理積を出力するものである。
これによると、ＡＬＬＲＳパルスは、源クロックＣｌｋの１７サイクル目の立ち上がりから１９サイクル目の立ち上がりまでＨｉ電位となり、それ以外のときはＬｏ電位となる。
【００３９】
（ｄ）は、図３に示すリセットパルスＲｅａｄを生成する論理回路を示す。リセットパルスＲｅａｄは、ＳＲラッチ１０６、ＳＲラッチ１０７、ＯＲ素子１０８及びＡＮＤ素子１０９とにより生成される。
ＳＲラッチ１０６は、カウンタ出力が６のときセットし、７のときリセットする。また、ＳＲラッチ１０７は、カウンタ出力が１６のときセットし、１７のときリセットする。ＯＲ素子１０８は、ＳＲラッチ１０６の出力とＳＲラッチ１０７の出力との論理輪を出力するものである。ＡＮＤ素子１０９は、ＯＲ素子１０８の出力とＶＤＤとの論理積を出力するものである。
【００４０】
これによると、リセットパルスＲｅａｄは、源クロックＣｌｋの６サイクル目の立ち上がりから７サイクル目の立ち上がりまでと、１６サイクル目の立ち上がりから１７サイクルの立ち上がりまでとがＨｉ電位となり、それ以外のときはＬｏ電位となる。
このように、固体撮像装置において用いられる各種パルスとして、源クロックＣｌｋを元に所定のタイミングにより所定の幅のものが生成される。
【００４１】
図６は、図３における選択回路内部のＡＮＤ回路の構成を示す図である。
また、図７は、図６におけるＡＮＤ回路のパルスを示す図である。
ＡＮＤ回路は、ＡＮＤトランジスタ１１０とキャパシタ１１１とからなる。図６に示すものは、Ｏｕｔ１とＲｅｓｅｔとの論理積を出力するＡＮＤ回路であるが、Ｏｕｔ１とＲｅａｄとの論理積を出力するＡＮＤ回路など他のＡＮＤ回路も同様の構成となっている。
【００４２】
ＡＮＤトランジスタ１１０のドレインにはＲｅｓｅｔが入力され、ゲートに入力されるＯｕｔ１の電位により出力電位が制御される。Ｏｕｔ１としてＨｉ電位が入力されると（図７、Ｓ１）、ＡＮＤトランジスタのゲート電位が上昇してＯＮ状態となる。このときドレインとソースとが接続され、ＡＮＤトランジスタ１１０は、Ｒｅｓｅｔの電位を出力する。つまり、ＲｅｓｅｔがＬｏ電位であればＲｅｓｅｔ１としてＬｏ電位が出力される。また、ＲｅｓｅｔがＨｉ電位となれば（図７、Ｓ２）、それに応じてＲｅｓｅｔ１がＨｉ電位となる（図７、Ｓ４）。
【００４３】
また、このＡＮＤ回路は、Ｒｅｓｅｔ１としてＨｉ電位が出力されている間、キャパシタ１１１を介してゲート電位がさらに上昇することにより（図７、Ｓ３）、電位利用率を上げるブートストラップ回路を有している。
このように、ＡＮＤ回路の出力端は、Ｏｕｔ１がＨｉ電位のときだけＲｅｓｅｔの電位に応じてＨｉ電位かＬｏ電位をとるが、Ｏｕｔ１がＬｏ電位のときは、ＡＮＤトランジスタ１１０がＯＦＦ状態であるためハイインピーダンスとなる。これにより、ＡＮＤ回路の出力端と接続されているリセット信号線は、Ｏｕｔ１がＨｉ電位のときだけ固定電位となり、Ｏｕｔ１がＬｏ電位のときはフローティング状態となる。
【００４４】
［動作］
以下に、固体撮像装置の各動作段階について図２を参照して具体的に説明する。
（１）電荷保持部１５の電位をＶＤＤＣＥＬＬのＨｉ電位にして当該画素セルを有効化するべく、リセットパルスｎがＨｉ電位となり、リセットトランジスタ１３がＯＮ状態となる。これにより、電荷保持部１５の電位がＨｉ電位になり、それに応じた電位が増幅トランジスタ１４の出力端１６から出力されて出力信号線の電位が上昇する。（図２、ａ点）。
【００４５】
（２）リセットパルスｎがＬｏ電位となりリセットトランジスタ１３がＯＦＦ状態となる。このとき、電荷保持部１５は、Ｈｉ電位を保つ（図２、ｂ点）。
（３）リードパルスｎがＨｉ電位となり、リードトランジスタ１２がＯＮ状態となる。これにより、光電変換素子１１に光情報に応じて蓄積されていた電荷が、電荷保持部１５に読み出され、その結果、電荷保持部１５の電位が降下する。電荷保持部１５の電位の降下に応じて、増幅トランジスタ１４の出力端１６の電位が降下し、出力信号線の電位が降下する（図２、ｃ点）。
【００４６】
（４）リードパルスｎがＬｏ電位となりリードトランジスタ１２がＯＦＦ状態となる（図２、ｄ点）。信号処理部は、ｂ点での出力信号線の電位とｄ点での出力信号線の電位とを検出し、その電位差を画素信号として読み出す。その後、ＶＤＤＣＥＬＬがＬｏ電位となる（図２、ｄ´点）。
（５）ＶＤＤＣＥＬＬのＨｉ電位がＬｏ電位に降下した後に、電荷保持部１５の電位をＶＤＤＣＥＬＬのＬｏ電位とし、当該画素セルを無効化するべく、リセットパルスｎがＨｉ電位となり、リセットトランジスタ１３がＯＮ状態となる。これにより、電荷保持部１５の電位がＬｏ電位になり、増幅トランジスタ１４がＯＦＦ状態となる。以上により画素セル１０の画素信号出力動作が終了する（図２、ｅ点）。
【００４７】
（６）リセットパルスｎがＬｏ電位となりリセットトランジスタ１３がＯＦＦ状態となった後、ＡＬＬＲＳパルスが、ＶＤＤＣＥＬＬのＬｏ電位がＨｉ電位に上昇する前後にわたりＨｉ電位となる。これにより、リセット信号線がＧＮＤと接続されて、その間、リセットトランジスタのゲート電位はＧＮＤ電位に固定される（図２、ｇ点）。
【００４８】
（７）その後、ｎ行目は非選択行となり、ｎ＋１行目が選択行となる（図２、ｆ点）。
このように、ＡＬＬＲＳパルスが、ＶＤＤＣＥＬＬのＬｏ電位がＨｉ電位に上昇する前後にわたりＨｉ電位となることで、リセットトランジスタのゲート電位がＧＮＤ電位に固定され、ＶＤＤＣＥＬＬの上昇に伴うゲート電位の上昇が抑制される。これにより、非選択行であるにも関わらず電流が流れ出してしまう事態を防止することができる。したがって、ＮＭＯＳトランジスタを用いたダイナミックロジックにより構成された行走査回路を用いても、固体撮像装置のダイナミックレンジの低下を抑制することができる。
【００４９】
なお、ＶＤＤＣＥＬＬのＬｏ電位がＨｉ電位に上昇するときにリセットトランジスタのゲート電位が上昇しないようにさえすれば、上述のようにＡＬＬＲＳ回路及びＧＮＤトランジスタによるものに限らず、他の実現手段でも構わない。
例えば、ＧＮＤトランジスタ６１、６２の代わりに抵抗素子を設けたプルダウン回路による方法が考えられる。この場合の抵抗値は、２００ｋΩ以上であることが望ましい。以下にその理由を述べる。
【００５０】
電源回路からプルダウン回路までの間には、行走査回路の内部のドライバ回路が直列に配置される形となる。通常、ドライバ回路は数ｋΩのＯＮ抵抗値（Ｒｄｒ）を持つため、各画素セルに与えられるリセットパルスには、プルダウン回路の抵抗値（Ｒｐｄ）により次式のような電圧降下（ＳＩＧｈ）が生じる。
ＳＩＧｈ＝ＶＤＤ×Ｒｐｄ／（Ｒｐｄ＋Ｒｄｒ）
ここでＶＤＤは、電源電圧を示す。
【００５１】
電源電圧が低電圧化されるときは、この電圧降下は２パーセント以下に抑えることが望ましいので、ＲｐｄはＲｄｒよりも５０倍以上の抵抗値である必要がある。したがって、プルダウン回路の抵抗値は２００ｋΩ以上であることが望ましい。
（実施の形態２）
［概要］
本実施の形態は、ＶＤＤＣＥＬＬの電位上昇に伴うリセットトランジスタのゲート電位の上昇のみならず、リードトランジスタのゲート電位の上昇も防止して、非選択行の画素セルにおいて光電変換素子と電荷保持部とが接続されることによるダイナミックレンジの低下を抑制するものである。
【００５２】
［構成］
図８は、実施の形態２に係る固体撮像装置の構成を示す図である。
本実施の形態における固体撮像装置の構成は、ＡＬＬＲＥＡＤ回路９９とカップリング容量２９を除き実施の形態１の構成と同様であるので、同様の構成については説明を省略し、実施の形態１と異なる構成だけを説明する。
【００５３】
集積回路内の各素子のレイアウトによっては、リードトランジスタ２２のゲートとＶＤＤＣＥＬＬとの間にカップリング容量２９が存在することとなる。行走査回路８０がＮＭＯＳトランジスタを用いたダイナミックロジックにより構成されている場合、リードトランジスタ２２のゲートは、リセットトランジスタ２３のゲートと同様に、非選択時にはフローティングの状態となる。したがって、ＶＤＤＣＥＬＬの電位上昇に伴い、カップリング容量２９を介してリードトランジスタ２２のゲート電位が上昇することがあり得る。このような場合、リードトランジスタ２２がＯＮ状態となり、光電変換素子１１に蓄えられている電荷が漏れ出し、正確な画素信号が得られなくなりダイナミックレンジの低下を引き起こす。
【００５４】
そこで、本実施の形態は、実施の形態１の構成にＡＬＬＲＥＡＤ回路９９としてＧＮＤトランジスタ７１、７２を追加した構成となっている。
ＡＬＬＲＥＡＤ回路９９は、各リード信号線とＧＮＤとを接続するＧＮＤトランジスタ７１、７２からなり、ＡＬＬＲＥＡＤパルスによりＯＮ状態とＯＦＦ状態とが制御される回路である。これにより、ＡＬＬＲＥＡＤパルスがＨｉ電位である間は、ＧＮＤトランジスタ７１、７２がＯＮ状態となり、リセット信号線の電位はＧＮＤ電位となる。
【００５５】
図９は、固体撮像装置の駆動パルスを示す図である。
本実施の形態における駆動パルスの特徴は、図９のｈ点において、ＶＤＤＣＥＬＬの電位がＬｏ電位からＨｉ電位に上昇する前後にわたりＡＬＬＲＳパルスとＡＬＬＲＥＡＤパルスとをＨｉ電位とすることである。これにより、ＧＮＤトランジスタ６１、６２、７１、７２がＯＮ状態となり各行のリセット信号線とリード信号線とがＧＮＤに接続される。
【００５６】
また、このようにＶＤＤＣＥＬＬの電位が上昇する前後においてリセット信号線とリード信号線とがＧＮＤに接続されているので、非選択行の画素セルにおいてカップリング容量２８及びカップリング容量２９が存在していたとしても、リセットトランジスタ２３及びリードトランジスタ２２のゲート電位が上昇することはない。
【００５７】
したがって、非選択行の電荷保持部２５の電位はＬｏ電位に保たれたままとなる。つまり、非選択行であるにも関わらず電流が流れ出してしまう事態を防止することができる。また、非選択行のリードトランジスタがＯＮ状態となり、光電変換素子２１に蓄積されている電荷が漏れ出すようなことがない。これにより、ＮＭＯＳトランジスタを用いたダイナミックロジックにより構成された行走査回路を用いても、固体撮像装置のダイナミックレンジの低下を抑制することができる。
【００５８】
なお、図９に示すように、ＡＬＬＲＥＡＤパルスとＡＬＬＲＳパルスとが同一のタイミングでＨｉ電位になる仕様であれば、ＡＬＬＲＥＡＤパルスを生成する回路を別に設けなくても、ＡＬＬＲＳパルスを生成する回路を共有することができる。
また、ＡＬＬＲＥＡＤパルスは電源電位がＬｏ電位からＨｉ電位に遷移する前後にわたりＨｉ電位であれば、ＡＬＬＲＳパルスと必ずしも同一のタイミングにする必要がない。そこでＡＬＬＲＥＡＤパルスを生成する回路を別に設けるという場合は、実施の形態１で説明したものと同様の構成により実現することができる。即ち、ＳＲラッチの出力と、ＶＤＤとの論理積により生成することができる。
【００５９】
［動作］
以下に、固体撮像装置の各動作段階について図９を参照して具体的に説明する。
（１）電荷保持部１５の電位をＶＤＤＣＥＬＬのＨｉ電位にして当該画素セルを有効化とするべく、リセットパルスｎがＨｉ電位となり、リセットトランジスタ１３がＯＮ状態となる。これにより、電荷保持部１５の電位がＨｉ電位になり、それに応じた電位が増幅トランジスタ１４の出力端１６から出力されて出力信号線の電位が上昇する。（図９、ａ点）。
【００６０】
（２）リセットパルスｎがＬｏ電位となりリセットトランジスタ１３がＯＦＦ状態となる。このとき、電荷保持部１５は、Ｈｉ電位を保つ（図９、ｂ点）。
（３）リードパルスｎがＨｉ電位となり、リードトランジスタ１２がＯＮ状態となる。これにより、光電変換素子１１に光情報に応じて蓄積されていた電荷が、電荷保持部１５に読み出され、その結果、電荷保持部１５の電位が降下する。電荷保持部１５の電位の降下に応じて、増幅トランジスタ１４の出力端１６の電位が降下し、出力信号線の電位が降下する（図９、ｃ点）。
【００６１】
（４）リードパルスｎがＬｏ電位となりリードトランジスタ１２がＯＦＦ状態となる（図９、ｄ点）。信号処理部は、ｂ点での出力信号線の電位とｄ点での出力信号線の電位とを検出し、その電位差を画素信号として読み出す。その後、ＶＤＤＣＥＬＬがＬｏ電位となる（図９、ｄ´点）。
（５）ＶＤＤＣＥＬＬのＨｉ電位がＬｏ電位に降下した後に、電荷保持部１５の電位をＶＤＤＣＥＬＬのＬｏ電位とし、当該画素セルを無効化するべく、リセットパルスｎがＨｉ電位となり、リセットトランジスタ１３がＯＮ状態となる。これにより、電荷保持部１５の電位がＬｏ電位になり、増幅トランジスタ１４がＯＦＦ状態となる。以上により画素セル１０の画素信号出力動作が終了する（図９、ｅ点）。
【００６２】
（６）リセットパルスｎがＬｏ電位となりリセットトランジスタ１３がＯＦＦ状態となった後、ＡＬＬＲＳパルスとＡＬＬＲＥＳＡＤパルスが、ＶＤＤＣＥＬＬのＬｏ電位がＨｉ電位に上昇する前後にわたりＨｉ電位となる。これにより、リセット信号線とリード信号線とがＧＮＤに接続されて、その間、リセットトランジスタとリードトランジスタとのゲート電位はＧＮＤ電位に固定される。（図９、ｈ点）。
【００６３】
（７）その後、ｎ行目は非選択行となり、ｎ＋１行目が選択行となる（図９、ｇ点）。
このように、ＡＬＬＲＥＡＤパルスが、ＶＤＤＣＥＬＬのＬｏ電位がＨｉ電位に上昇する前後にわたりＨｉ電位となることで、リードトランジスタのゲート電位がＧＮＤ電位に固定され、ＶＤＤＣＥＬＬの上昇に伴うゲート電位の上昇が抑制される。これにより、リードトランジスタがＯＮ状態となり、光電変換素子に蓄積されている電荷が漏れ出すようなことがなくなる。
【００６４】
また、ＡＬＬＲＳパルスについては、実施の形態１と同様に、ＶＤＤＣＥＬＬのＬｏ電位がＨｉ電位に上昇する前後にわたりＨｉ電位となることで、リセットトランジスタのゲート電位がＧＮＤ電位に固定され、ＶＤＤＣＥＬＬの上昇に伴うゲート電位の上昇が抑制される。これにより、非選択行であるにも関わらず電流が流れ出してしまう事態を抑制することができる。
【００６５】
したがって、ＮＭＯＳトランジスタを用いたダイナミックロジックにより構成された行走査回路を用いても、固体撮像装置のダイナミックレンジの低下を抑制することができる。
なお、実施の形態２において、ＶＤＤＣＥＬＬのＬｏ電位がＨｉ電位に上昇するときにリセットトランジスタ及びリードトランジスタのゲート電位が上昇しないようにさえすれば、上述のようにＧＮＤトランジスタによるものに限らず、他の実現手段でも構わない。
【００６６】
例えば、ＧＮＤトランジスタ６１、６２、７１、７２の代わりにプルダウン回路を設ける手段が考えられる。この場合のプルダウン回路の抵抗値は、実施の形態１と同じ理由により２００ｋΩ以上であることが望ましい。
なお、実施の形態２において、リセットトランジスタのゲート電位をＧＮＤ電位とするためのＡＬＬＲＳ回路と、リードトランジスタのゲート電位をＧＮＤ電位とするためのＡＬＬＲＥＡＤ回路とを組み合わせているが、リセットトランジスタのゲート電位をＧＮＤ電位とする必要がない場合には、ＡＬＬＲＥＡＤ回路のみをＧＮＤ電位とすることによりダイナミックレンジの低下を抑制してもよい。
【００６７】
なお、実施の形態１において、ＧＮＤトランジスタ６１、６２が共通のＡＬＬＲＳパルスにより制御されているが、これに限らない。例えば、ＧＮＤトランジスタ６１、６２が個別の制御線により制御されており、ＶＤＤＣＥＬＬが立ち上がるときに、非選択行のＧＮＤトランジスタがＯＮ状態となり、選択行のＧＮＤトランジスタがＯＦＦ状態となるような制御でも構わない。
【００６８】
【発明の効果】
本発明に係る固体撮像装置は、受光量に応じた電荷を電荷保持部に保持する複数の画素セルが行列状に配置され、有効化された画素セルにおける電荷保持部の電荷の変動に基づいて出力される画素信号を、各列において同一列の画素セルが共通に接続されている複数の出力線を介して検出する固体撮像装置であって、周期的に高電位と低電位とを繰り返し出力する出力回路と各画素セル内の電荷保持部とを開閉する各画素セルに個別の電源スイッチと、各行において同一行の画素セルを共通に接続し、行単位で前記電源スイッチの開閉を制御する複数の行制御信号線と、行を順に選択し当該選択行の行制御信号線に対しては前記電源スイッチを開にする開電位及び当該電源スイッチを閉にする閉電位のどちらかを常に与え前記出力回路の出力が高電位のときに前記電源スイッチを閉にした後に開とすることにより当該画素セルを有効化しさらにその後前記出力回路の出力が低電位のときに前記電源スイッチを閉にした後に開とすることにより当該画素セルを無効化し非選択行の行制御信号線に対しては前記開電位及び前記閉電位のどちらも与えずハイインピーダンスとする行走査回路と、前記出力回路の出力が低電位から高電位に立ち上がる前から立ち上がる後まで前記非選択行の行制御信号線に対して前記開電位を与える電位付与手段とを備える。
【００６９】
上記構成によれば、電源電位が低電位から高電位に立ち上がる前後において、非選択行の行制御信号線の電位は、電源スイッチを開く開電位になる。これにより、非選択行の行制御信号線は、少なくともこの間だけはフローティング状態とならない。つまり、電源電位の立ち上がりに伴い、カップリング容量によりフローティング状態の行制御信号線の電位が上昇することがなくなり、非選択行の画素セルであるにも関わらず、信号を出力してしまうようなことがない。
【００７０】
したがって、固体撮像装置のダイナミックレンジの低下を抑制することができる。
また、前記電位付与手段は、前記行走査回路が選択行の行制御信号線に対し開電位を与えているときに非選択行であるか選択行であるかに関わらず全ての行制御信号線に対して前記開電位を与えることとしてもよい。
【００７１】
固体撮像装置は、行走査回路により１行を選択し、選択行の画素セルを有効化して当該画素セルの画素信号を検出し、その後当該画素セルを無効化してから次の行を選択するという動作を順次行う。つまり、選択行は、時により異なり固定的ではない。したがって、行制御信号線の電位を開電位にする動作を、非選択行の行制御信号線のみを対象として行う場合、非選択行の行制御信号線のみを選択するための特別な機能が必要となる。
【００７２】
ところが、上記構成によれば、選択行の行制御信号線は、元々フローティング状態ではないけれども、全ての行制御信号線を共通に開電位にすることにより、特別な機能を持たせる必要がなくなる。
また、前記固体撮像装置は、さらに、前記開電位を示すＧＮＤ部と各行の行制御信号線とを開閉する複数のＧＮＤスイッチと、前記ＧＮＤスイッチの開閉を一括制御する一括制御信号線とを備え、前記電位付与手段は、前記一括制御信号線に対して前記ＧＮＤスイッチを閉にする電位を与えることとしてもよい。
【００７３】
上記構成によれば、それぞれの行制御信号線は、ＧＮＤスイッチを介してＧＮＤ部と接続されている。このように、スイッチを用いることで必要なときだけ行制御信号線とＧＮＤ部とを接続することができるので、電力の消費量が抑えられる。
また、前記固体撮像装置は、さらに、前記開電位を示すＧＮＤ部と各行の行制御信号線とを接続する抵抗素子を備え、前記電位付与手段は、前記行走査回路が非選択の行制御信号線に対してハイインピーダンスとなることにより当該行制御信号線に対して前記開電位を与えることとしてもよい。
【００７４】
上記構成によれば、それぞれの行制御信号線は、抵抗素子を介してＧＮＤ電位と接続されている。このように、抵抗素子により固定的に接続しておくことで、特別な制御回路などを設けなくても、非選択行の行制御信号線の電位がＧＮＤ電位に保たれる。
また、前記固体撮像装置は、さらに、各画素セルにおいて受光量に応じて電荷を生成する光電変換部と前記電荷保持部とを開閉する各画素セルに個別のリードスイッチと、各行において同一行の画素セルを共通に接続し行単位で前記リードスイッチの開閉を制御する複数のリード信号線とを備え、前記行走査回路は、さらに、前記選択行のリード信号線に対しては前記リードスイッチを開にする開電位及び当該リードスイッチを閉にする閉電位のどちらかを常に与え前記画素セルが有効化されているとき前記リードスイッチを閉にした後に開とすることにより前記電荷保持部の電荷を変動させ非選択行のリード信号線に対しては前記開電位及び前記閉電位のどちらも与えずハイインピーダンスとし、前記電位付与手段は、さらに、前記出力回路の出力が低電位から高電位に立ち上がる前から立ち上がる後まで前記非選択行のリード信号線に対して前記開電位を与えることとしてもよい。
【００７５】
上記構成によれば、電源電位が低電位から高電位に立ち上がる前後において、非選択行のリード信号線の電位は、リードスイッチを開く開電位になる。これにより、非選択行のリード信号線は、少なくともこの間だけはフローティング状態とならない。つまり、電源電位の立ち上がりに伴い、カップリング容量によりフローティング状態のリード信号線の電位が上昇することがなくなり、非選択行の画素セルであるにも関わらず、リードスイッチを開くようなことがない。
【００７６】
したがって、光電変換部に蓄積されている電荷が電荷保持部に漏れ出すことによる固体撮像装置のダイナミックレンジの低下を抑制することができる。
また、前記電位付与手段は、前記行走査回路が選択行のリード信号線に対し開電位を与えているときに非選択行であるか選択行であるかに関わらず全てのリード信号線に対して前記開電位を与えることとしてもよい。
【００７７】
固体撮像装置は、行走査回路により１行を選択し、選択行の画素セルを有効化して当該画素セルの画素信号を検出し、その後当該画素セルを無効化してから次の行を選択するという動作を順次行う。つまり、選択行は、時により異なり固定的ではない。したがって、リード信号線の電位を開電位にする動作を、非選択行のリード信号線のみを対象として行う場合、非選択行のリード信号線のみを選択するための特別な機能が必要となる。
【００７８】
ところが、上記構成によれば、選択行のリード信号線は、元々フローティング状態ではないけれども、全てのリード信号線を共通に開電位にすることにより、特別な機能を持たせる必要がなくなる。
また、前記固体撮像装置は、さらに、前記開電位を示すＧＮＤ部と各行のリード信号線とを開閉する複数のＧＮＤスイッチと、前記ＧＮＤスイッチの開閉を一括制御する一括制御信号線とを備え、前記電位付与手段は、前記一括制御信号線に対して前記ＧＮＤスイッチを閉にする電位を与えることとしてもよい。
【００７９】
上記構成によれば、それぞれのリード信号線は、ＧＮＤスイッチを介してＧＮＤ部と接続されている。このように、スイッチを用いることで必要なときだけリード信号線とＧＮＤ部とを接続することができるので、電力の消費量が抑えられる。
また、前記固体撮像装置は、さらに、前記開電位を示すＧＮＤ部と各行のリード信号線とを接続する抵抗素子を備え、前記電位付与手段は、前記行走査回路が非選択のリード信号線に対してハイインピーダンスとなることにより当該リード信号線に対して前記開電位を与えることとしてもよい。
【００８０】
上記構成によれば、それぞれのリード信号線は、抵抗素子を介してＧＮＤ電位と接続されている。このように、抵抗素子により固定的に接続しておくことで、特別な制御回路などを設けなくても、非選択行のリード信号線の電位がＧＮＤ電位に保たれる。
また、前記行走査回路は、ＮＭＯＳトランジスタを用いたダイナミックロジックにより構成されていることとしてもよい。
【００８１】
上記構成によれば、行走査回路の動作がより高速となる。
本発明に係る固体撮像装置における撮像方法は、受光量に応じた電荷を電荷保持部に保持する複数の画素セルが行列状に配置され、有効化された画素セルにおける電荷保持部の電荷の変動に基づいて出力される画素信号を、各列において同一列の画素セルが共通に接続されている複数の出力線を介して検出する固体撮像装置における撮像方法であって、行を順に選択し、周期的に高電位と低電位とを繰り返し出力する出力回路と各画素セル内の電荷保持部とを開閉する各画素セルに個別の電源スイッチに対し、当該電源スイッチの開閉を行単位で制御する各行において同一行の画素セルを共通に接続した複数の行制御信号線のうち、当該選択行の行制御信号線に対しては、前記電源スイッチを開にする開電位及び当該電源スイッチを閉にする閉電位のどちらかを常に与え、前記出力回路の出力が高電位のときに前記電源スイッチを閉にした後に開とすることにより当該画素セルを有効化し、さらにその後、前記出力回路の出力が低電位のときに前記電源スイッチを閉にした後に開とすることにより当該画素セルを無効化し、非選択行の行制御信号線に対しては、前記開電位及び前記閉電位のどちらも与えずハイインピーダンスとする行走査ステップと、前記出力回路の出力が低電位から高電位に立ち上がる前から立ち上がる後まで前記非選択行の行制御信号線に対して前記開電位を与える電位付与ステップとを含むことを特徴とする。
【００８２】
上記構成によれば、電源電位が低電位から高電位に立ち上がる前後において、非選択行の行制御信号線の電位は、電源スイッチを開く開電位になる。これにより、非選択行の行制御信号線は、少なくともこの間だけはフローティング状態とならない。つまり、電源電位の立ち上がりに伴い、カップリング容量によりフローティング状態の行制御信号線の電位が上昇することがなくなり、非選択行の画素セルであるにも関わらず、信号を出力してしまうようなことがない。
【００８３】
したがって、固体撮像装置のダイナミックレンジの低下を抑制することができる。
また、前記固体撮像装置は、さらに、各画素セルにおいて受光量に応じて電荷を生成する光電変換部と前記電荷保持部とを開閉する各画素セルに個別のリードスイッチと、各行において同一行の画素セルを共通に接続し、行単位で前記リードスイッチの開閉を制御する複数のリード信号線とを備え、前記行走査ステップは、さらに、前記選択行のリード信号線に対しては、前記リードスイッチを開にする開電位及び当該リードスイッチを閉にする閉電位のどちらかを常に与え、前記画素セルが有効化されているとき前記リードスイッチを閉にした後に開とすることにより、前記電荷保持部の電荷を変動させ、非選択行のリード信号線に対しては、前記開電位及び前記閉電位のどちらも与えずハイインピーダンスとし、前記電位付与ステップは、さらに、前記出力回路の出力が低電位から高電位に立ち上がる前から立ち上がる後まで前記非選択行のリード信号線に対して前記開電位を与えることとしてもよい。
【００８４】
上記構成によれば、電源電位が低電位から高電位に立ち上がる前後において、非選択行のリード信号線の電位は、リードスイッチを開く開電位になる。これにより、非選択行のリード信号線は、少なくともこの間だけはフローティング状態とならない。つまり、電源電位の立ち上がりに伴い、カップリング容量によりフローティング状態のリード信号線の電位が上昇することがなくなり、非選択行の画素セルであるにも関わらず、リードスイッチを開くようなことがない。
【００８５】
したがって、光電変換部に蓄積されている電荷が電荷保持部に漏れ出すことによる固体撮像装置のダイナミックレンジの低下を抑制することができる。
【図面の簡単な説明】
【図１】実施の形態１に係る固体撮像装置の構成を示す図である。
【図２】固体撮像装置の駆動パルスを示す図である。
【図３】行走査回路の構成を示す図である。
【図４】行走査回路の各構成要素から出力されるパルスを示す図である。
【図５】ＶＤＤＣＥＬＬ、ＡＬＬＲＳパルス、リセットパルスを生成する論理回路の一例を示す図である。
【図６】選択回路内部のＡＮＤ回路の構成を示す図である。
【図７】ＡＮＤ回路のパルスを示す図である。
【図８】実施の形態２に係る固体撮像装置の構成を示す図である。
【図９】固体撮像装置の駆動パルスを示す図である。
【符号の説明】
１０ 画素セル
１１ 光電変換素子
１２ リードトランジスタ
１３ リセットトランジスタ
１４ 増幅トランジスタ
１５ 電荷保持部
１６ 出力端
２８ カップリング容量
２９ カップリング容量
６１、６２ ＧＮＤトランジスタ
７１、７２ ＧＮＤトランジスタ
８０ 行走査回路
９１ 負荷回路
９２ 信号処理部
９３ 列走査回路
９４ ＡＬＬＲＳ回路
９９ ＡＬＬＲＥＡＤ回路
【発明の属する技術分野】
本発明は、固体撮像装置及び撮像方法に関し、特に、固体撮像装置のダイナミックレンジの低下を抑制する技術に関する。
【０００２】
【従来の技術】
従来から固体撮像装置としてＭＯＳ型のものが汎用されている。固体撮像装置の内部には、受光量に基づく信号電位を生成する複数の画素セルが備えられており、これらは共通の出力線を利用して信号電位を信号処理部に伝送している。このような複数の画素セルが出力線を共有している固体撮像装置においては、出力線を時分割で利用するために、特定の画素セルのみが信号電位を出力し、それ以外の画素セルは信号電位を出力しないようにする画素セル選択機能が必要となる。また、複数の画素セルを１つずつ順次動作させるための走査回路が必要となる。
【０００３】
上記の選択機能は、各画素セルの出力端にスイッチトランジスタを設けることで解決するが、その場合、スイッチトランジスタを全ての画素セルに設けなければならず、固体撮像装置のサイズの縮小化の要請に応えられない。そこで、各画素セルに共通に供給される電源電位を一定電位ではなく、高電位と低電位とを周期的に遷移させることで、上記のようなスイッチトランジスタを設けなくても特定の画素セルのみに選択的に信号電位を出力させる技術が特許文献１に開示されている。
【０００４】
また、走査回路については、ダイナミックロジックにより構成された走査回路が特許文献２に開示されている。特に、ＮＭＯＳトランジスタを用いたダイナミックロジックによれば、走査回路をより高速に動作させることが可能となる。
【０００５】
【特許文献１】
特開２００３−４６８６４号公報
【０００６】
【特許文献２】
特開２００３−４６８７９号公報
【０００７】
【発明が解決しようとする課題】
しかしながら、上記のような電位が周期的に遷移する電源回路とダイナミックロジックにより構成される走査回路とをあわせ持つ固体撮像装置には、以下のような問題がある。
ダイナミックロジックにより構成される走査回路は、選択された画素セルに対して信号を出力するときは、その出力端の電位がＨｉ電位又はＬｏ電位のどちらかになるが、非選択の画素セルに対する出力端は、ハイインピーダンスとなり、ハイインピーダンスの出力端と非選択の画素セルとを結ぶ信号線がフローティング状態となる。
【０００８】
信号線がフローティング状態となれば、集積回路の構造上存在するカップリング容量により、高電位と低電位とを繰り返し遷移している電源電位の影響を受ける。特に、電源電位が低電位から高電位に遷移する際に、フローティング状態の信号線の電位がカップリング容量を介して上昇して、あたかも非選択の画素セルに対し選択状態となるための信号を与えたかのようになる。これにより非選択の画素セルから信号電位が出力されて、出力信号線の電位が変調され、正規に選択された画素セルによる信号電位が正確に検出できなくなる。
【０００９】
また、画素セルからの信号電位を検出する信号処理部は、画素セルが最初に基準電位を出力した後に、その画素セルにおける受光量に応じて信号電位が降下した分を画素信号として読み出しており、画素信号が大きいほど出力線の電位が低くなるため、このとき、非選択の画素セルによる出力信号線の変調の影響が無視できなくなる。これは、ダイナミックレンジの低下を意味する。
【００１０】
そこで、本発明は、サイズの縮小化、動作の高速化の要請を満たしつつ、ダイナミックレンジの低下を抑制する固体撮像装置及び撮像方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明に係る固体撮像装置は、受光量に応じた電荷を電荷保持部に保持する複数の画素セルが行列状に配置され、有効化された画素セルにおける電荷保持部の電荷の変動に基づいて出力される画素信号を、各列において同一列の画素セルが共通に接続されている複数の出力線を介して検出する固体撮像装置であって、周期的に高電位と低電位とを繰り返し出力する出力回路と各画素セル内の電荷保持部とを開閉する各画素セルに個別の電源スイッチと、各行において同一行の画素セルを共通に接続し、行単位で前記電源スイッチの開閉を制御する複数の行制御信号線と、行を順に選択し当該選択行の行制御信号線に対しては前記電源スイッチを開にする開電位及び当該電源スイッチを閉にする閉電位のどちらかを常に与え前記出力回路の出力が高電位のときに前記電源スイッチを閉にした後に開とすることにより当該画素セルを有効化しさらにその後前記出力回路の出力が低電位のときに前記電源スイッチを閉にした後に開とすることにより当該画素セルを無効化し非選択行の行制御信号線に対しては前記開電位及び前記閉電位のどちらも与えずハイインピーダンスとする行走査回路と、前記出力回路の出力が低電位から高電位に立ち上がる前から立ち上がる後まで前記非選択行の行制御信号線に対して前記開電位を与える電位付与手段とを備える。
【００１２】
上記構成によれば、電源電位が低電位から高電位に立ち上がる前後において、非選択行の行制御信号線の電位は、電源スイッチを開く開電位になる。これにより、非選択行の行制御信号線は、少なくともこの間だけはフローティング状態とならない。つまり、電源電位の立ち上がりに伴い、カップリング容量によりフローティング状態の行制御信号線の電位が上昇することがなくなり、非選択行の画素セルであるにも関わらず、信号を出力してしまうようなことがない。
【００１３】
したがって、固体撮像装置のダイナミックレンジの低下を抑制することができる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を用いて詳細に説明する。
（実施の形態１）
［概要］
本実施の形態は、ＶＤＤＣＥＬＬの電位が上昇する前後においてリセット信号線をＧＮＤと接続することにより、ＶＤＤＣＥＬＬの電位上昇に伴うリセットトランジスタのゲート電位の上昇を抑制している。したがって、非選択行の電荷保持部の電位はＬｏ電位に保たれたままであり、非選択行の画素セルが出力信号線に信号電位を出力することがなくなる。これにより、ダイナミックレンジの低下を抑制することができる。
【００１５】
［構成］
図１は、実施の形態１に係る固体撮像装置の構成を示す図である。
固体撮像装置は、撮像部、行走査回路、信号処理部、負荷回路、列走査回路及びＡＬＬＲＳ回路からなり、各画素セルが受光量に応じて出力する画素信号を読み出すものである。
【００１６】
各画素セルは撮像部において行列状に配置されている。各列の画素セルは、共通の出力信号線に接続され、各行の画素セルは、共通のリード線及びリセット信号線に接続されている。各列の出力信号線は、信号処理部及び列走査回路に接続され、各行のリード信号線及びリセット信号線は、行走査回路に接続されている。
【００１７】
画素セル１０は、光電変換素子１１、リードトランジスタ１２、リセットトランジスタ１３、増幅トランジスタ１４、電荷保持部１５、出力端１６からなる。
光電変換素子１１は、受光量に応じて電荷を生成する。
リードトランジスタ１２は通常ＯＦＦ状態であり、リードパルスがＨｉ電位になっているときだけＯＮ状態となり、光電変換素子１１が生成した電荷を電荷保持部１５に伝送する。
【００１８】
電荷保持部１５は、集積回路内のＰＮ接合部に相当し、与えられた電荷を保持することで電位を保持しており、その電位に応じて増幅トランジスタ１４のＶＤＤＣＥＬＬから出力信号線への電流を制御する。
リセットトランジスタ１３は通常ＯＦＦ状態であり、リセットパルスがＨｉ電位になっているときだけＯＮ状態となる。
【００１９】
また、ＶＤＤＣＥＬＬは、周期的にＨｉ電位とＬｏ電位とを繰り返す電源回路である。
画素セル１０が上記のような構成なので、ＶＤＤＣＥＬＬがＨｉ電位のときリセットトランジスタ１３がＯＮ状態となると電荷保持部１５の電位がＨｉ電位となる。それに伴い、増幅トランジスタ１４がＯＮ状態となりＶＤＤＣＥＬＬから出力端１６へと電流が流れ、出力信号線の電位が基準電位まで上昇する。その後、リードトランジスタ１２をＯＮ状態として光電変換素子１１と電荷保持部１５とを導通させると、光電変換素子１１が生成した電荷の量に応じて電荷保持部１５の電位が降下する。この降下分に応じて増幅トランジスタ１４を介し、出力信号線の電位が降下して信号電位となる。信号処理部は上記の基準電位と信号電位との電位差を画素信号として検出している。その後ＶＤＤＣＥＬＬがＬｏ電位のときにリセットトランジスタ１３がＯＮ状態となると電荷保持部１５の電位がＬｏ電位となる。それに伴い、増幅トランジスタ１４がＯＦＦ状態となる。
【００２０】
このように、ＶＤＤＣＥＬＬがＨｉ電位のときリセットトランジスタ１３をＯＮ状態とした後にＯＦＦ状態とすることで画素セル１０を有効化し、ＶＤＤＣＥＬＬがＬｏ電位のときリセットトランジスタをＯＮ状態とした後にＯＦＦ状態とすることで画素セル１０を無効化することができる。そして、画素セルが有効化されてから無効化されるまでの間に、画素信号が読み出される。他の画素セルも画素セル１０と同様の構成になっているので説明を省略する。
【００２１】
行走査回路８０は、１行を選択し、選択行に属する画素セルを有効化するべくリセット信号線にリセットパルスを与え、その後、リード信号線にリードパルスを与えることにより画素セルに信号電位を出力させて、当該画素セルを無効化するべくリセット信号線にリセットパルスを与える回路である。行走査回路８０は、この動作を１サイクルとして、次々と行を走査していく。なお、行走査回路８０は、ＮＯＭＳトランジスタを用いたダイナミックロジックにより構成されている。
【００２２】
負荷回路９１は、信号処理部９２が出力信号線の電位を検出する際に、出力信号線に一定の電流を流すための回路である。
列走査回路９３は、信号処理部９２に特定の列を選択するための回路である。これにより、信号処理部９２は、読み出された選択行の画素信号を列ごとに順次出力することができる。
【００２３】
ＡＬＬＲＳ回路９４は、各リセット信号線とＧＮＤとを接続するＧＮＤトランジスタ６１、６２からなり、ＡＬＬＲＳパルスによりＯＮ状態とＯＦＦ状態とが制御される回路である。これにより、ＡＬＬＲＳパルスがＨｉ電位である間は、ＧＮＤトランジスタ６１、６２がＯＮ状態となり、リセット信号線の電位はＧＮＤ電位となる。
【００２４】
行走査回路８０がＮＭＯＳトランジスタを用いたダイナミックロジックで構成されていれば、例えば画素セル１０が属する行が選択行であり画素セル２０が属する行が非選択行であるとき、選択行のリセット信号線９７の電位は、行走査回路８０がリセットパルスを与えるときだけＨｉ電位となり、それ以外のときはＬｏ電位となる。また、非選択行のリセット信号線９８の電位は、フローティング状態となる。
【００２５】
このような状態でＶＤＤＣＥＬＬがＬｏ電位からＨｉ電位に立ち上がるとき、画素セル２０に存在するカップリング容量２８を介してリセットトランジスタ２３のゲート電位が上昇する。すると、リセットトランジスタ２３がＯＮ状態となり、電荷保持部２５がＨｉ電位となってしまい、それに伴って増幅トランジスタ２４が、電流を流してしまう。これにより、出力信号線の電位が変調されてしまい、固体撮像装置のダイナミックレンジが低下してしまう。
【００２６】
そこで、ＡＬＬＲＳ回路９４によりＶＤＤＣＥＬＬがＬｏ電位からＨｉ電位に立ち上がるときにリセット信号線の電位をＧＮＤ電位に固定し、フローティング状態ではないようにすることで、リセットトランジスタ２３をＯＦＦ状態に保つことができる。これにより、上記のように非選択行の画素セルであるにも関わらず出力信号線に電流を流してしまうことを防止し、ダイナミックレンジの低下を抑制することができる。
【００２７】
図２は、固体撮像装置の駆動パルスを示す図である。
本実施の形態における駆動パルスの特徴は、図２のｇ点において、ＶＤＤＣＥＬＬの電位がＬｏ電位からＨｉ電位に上昇する前後にわたりＡＬＬＲＳパルスを与えることである。これにより、ＧＮＤトランジスタ６１、６２がＯＮ状態となり各行のリセット信号線がＧＮＤと接続される。
【００２８】
また、このようにＶＤＤＣＥＬＬの電位がＬｏ電位からＨｉ電位に上昇する前後においてリセット信号線がＧＮＤと接続されているので、非選択行のリセットトランジスタにカップリング容量が存在していたとしても、ゲート電位が変動することはない。したがって、非選択行の電荷保持部の電位はＬｏ電位に保たれたままであり、非選択行の画素セルであるにも関わらず電流が流れ出してしまうことを防止することができる。これにより、ＮＭＯＳトランジスタを用いたダイナミックロジックにより構成された行走査回路を用いても、固体撮像装置のダイナミックレンジの低下を抑制することができる。
【００２９】
なお、本実施の形態では、ＡＬＬＲＳパルスをＨｉ電位とするタイミングとして、源クロックの１７サイクル目の立ち上がりとし、Ｌｏ電位とするタイミングを１９サイクル目の立ち上がりとしているが、ＶＤＤＣＥＬＬがＬｏ電位からＨｉ電位に上昇する間（１８サイクル目）をまたぎ、かつ、リセットパルスｎがＨｉ電位であるときを避けるタイミングであれば、これに限らない。
【００３０】
上記のような各種パルスを生成する行走査回路８０の構成について、以下に詳しく説明する。
図３は、行走査回路の構成を示す図である。
また、図４は、図３における行走査回路の各構成要素から出力されるパルスを示す図である。
【００３１】
行走査回路は、図３に示すように、パルス生成部８１、シフトレジスタ８２及び選択回路８３からなる。
パルス生成部８１は、カウンタなどから構成されており、図２に示す源クロックＣｌｋを元にあらかじめ設定されたタイミングにおいて、設定された幅のパルスを生成し出力するものである。
【００３２】
パルス生成部８１は、源クロックＣｌｋを元にＨｉ電位を示すタイミングが異なる出力信号Ｏｕｔ、リードパルスＲｅａｄ、リセットパルスＲｅｓｅｔを生成し、出力信号Ｏｕｔをシフトレジスタ８２に、リードパルスＲｅａｄ及びリセットパルスＲｅｓｅｔを選択回路８３に、ＡＬＬＲＳパルスをＡＬＬＲＳ回路８４に出力している。
【００３３】
シフトレジスタ８２は、出力信号Ｏｕｔを元に、Ｈｉ電位を示すタイミングが異なるＯｕｔ１、Ｏｕｔ２を生成して別々の端子から出力する。
選択回路８３は、パルス生成部８１が生成したＲｅａｄ及びＲｅｓｅｔを受信する。選択回路のセル８５は、ＯｕｔとＲｅａｄとの論理積をＲｅａｄ１として出力するＡＮＤ回路と、ＯｕｔとＲｅｓｅｔとの論理積をＲｅｓｅｔ１として出力するＡＮＤ回路とを有している。また、選択回路のセル８６も同様に２つのＡＮＤ回路を有している。
【００３４】
選択回路８３から出力されたＲｅａｄ１、Ｒｅａｄ２、及びＲｅｓｅｔ１、Ｒｅｓｅｔ２は、ＡＬＬＲＳ回路８４を介して撮像部に入力される。
このように出力されるＲｅａｄ１、Ｒｅｓｅｔ１が図２におけるリードパルスｎ、リセットパルスｎであり、Ｒｅａｄ２、Ｒｅｓｅｔ２が図２におけるリードパルスｎ＋１、リセットパルスｎ＋１であり、ＡＬＬＲＳが図２のＡＬＬＲＳパルスに相当する。
【００３５】
図５は、ＶＤＤＣＥＬＬ、ＡＬＬＲＳパルス、リセットパルスを生成する論理回路の一例を示す図である。
（ａ）に示すカウンタ１０１は、図２に示す源クロックＣｌｋを数え上げており、その数をカウンタ出力として出力するものである。なお、本実施の形態においては、ユーザ操作（例えば、当該固体撮像装置がデジタルカメラに用いられていれば、ユーザのシャッター操作）などをトリガとして、１サイクル目から数え上げ、１９サイクルでリセットされるものとする。
【００３６】
（ｂ）は、図２に示すＶＤＤＣＥＬＬを生成する論理回路を示す。ＶＤＤＣＥＬＬは、ＳＲラッチ１０２とＡＮＤ素子１０３とにより生成される。
ＳＲラッチ１０２は、カウンタ出力が１５のときセットし、１８のときリセットするものである。また、ＡＮＤ素子１０３は、ＳＲラッチ１０２の反転出力と、Ｈｉ電位に一定に保たれたＶＤＤとの論理積を出力するものである。
【００３７】
これによると、ＶＤＤＣＥＬＬは、源クロックＣｌｋの１５サイクル目の立ち上がりから１８サイクル目の立ち上がりまでＬｏ電位となり、それ以外のときはＨｉ電位となる。
（ｃ）は、図２に示すＡＬＬＲＳパルスを生成する論理回路を示す。ＡＬＬＲＳパルスは、ＳＲラッチ１０４とＡＮＤ素子１０５とにより生成される。
【００３８】
ＳＲラッチ１０４は、カウンタ出力が１７のときセットし、１９のときリセットするものである。また、ＡＮＤ素子１０５は、ＳＲラッチ１０４の出力と、ＶＤＤとの論理積を出力するものである。
これによると、ＡＬＬＲＳパルスは、源クロックＣｌｋの１７サイクル目の立ち上がりから１９サイクル目の立ち上がりまでＨｉ電位となり、それ以外のときはＬｏ電位となる。
【００３９】
（ｄ）は、図３に示すリセットパルスＲｅａｄを生成する論理回路を示す。リセットパルスＲｅａｄは、ＳＲラッチ１０６、ＳＲラッチ１０７、ＯＲ素子１０８及びＡＮＤ素子１０９とにより生成される。
ＳＲラッチ１０６は、カウンタ出力が６のときセットし、７のときリセットする。また、ＳＲラッチ１０７は、カウンタ出力が１６のときセットし、１７のときリセットする。ＯＲ素子１０８は、ＳＲラッチ１０６の出力とＳＲラッチ１０７の出力との論理輪を出力するものである。ＡＮＤ素子１０９は、ＯＲ素子１０８の出力とＶＤＤとの論理積を出力するものである。
【００４０】
これによると、リセットパルスＲｅａｄは、源クロックＣｌｋの６サイクル目の立ち上がりから７サイクル目の立ち上がりまでと、１６サイクル目の立ち上がりから１７サイクルの立ち上がりまでとがＨｉ電位となり、それ以外のときはＬｏ電位となる。
このように、固体撮像装置において用いられる各種パルスとして、源クロックＣｌｋを元に所定のタイミングにより所定の幅のものが生成される。
【００４１】
図６は、図３における選択回路内部のＡＮＤ回路の構成を示す図である。
また、図７は、図６におけるＡＮＤ回路のパルスを示す図である。
ＡＮＤ回路は、ＡＮＤトランジスタ１１０とキャパシタ１１１とからなる。図６に示すものは、Ｏｕｔ１とＲｅｓｅｔとの論理積を出力するＡＮＤ回路であるが、Ｏｕｔ１とＲｅａｄとの論理積を出力するＡＮＤ回路など他のＡＮＤ回路も同様の構成となっている。
【００４２】
ＡＮＤトランジスタ１１０のドレインにはＲｅｓｅｔが入力され、ゲートに入力されるＯｕｔ１の電位により出力電位が制御される。Ｏｕｔ１としてＨｉ電位が入力されると（図７、Ｓ１）、ＡＮＤトランジスタのゲート電位が上昇してＯＮ状態となる。このときドレインとソースとが接続され、ＡＮＤトランジスタ１１０は、Ｒｅｓｅｔの電位を出力する。つまり、ＲｅｓｅｔがＬｏ電位であればＲｅｓｅｔ１としてＬｏ電位が出力される。また、ＲｅｓｅｔがＨｉ電位となれば（図７、Ｓ２）、それに応じてＲｅｓｅｔ１がＨｉ電位となる（図７、Ｓ４）。
【００４３】
また、このＡＮＤ回路は、Ｒｅｓｅｔ１としてＨｉ電位が出力されている間、キャパシタ１１１を介してゲート電位がさらに上昇することにより（図７、Ｓ３）、電位利用率を上げるブートストラップ回路を有している。
このように、ＡＮＤ回路の出力端は、Ｏｕｔ１がＨｉ電位のときだけＲｅｓｅｔの電位に応じてＨｉ電位かＬｏ電位をとるが、Ｏｕｔ１がＬｏ電位のときは、ＡＮＤトランジスタ１１０がＯＦＦ状態であるためハイインピーダンスとなる。これにより、ＡＮＤ回路の出力端と接続されているリセット信号線は、Ｏｕｔ１がＨｉ電位のときだけ固定電位となり、Ｏｕｔ１がＬｏ電位のときはフローティング状態となる。
【００４４】
［動作］
以下に、固体撮像装置の各動作段階について図２を参照して具体的に説明する。
（１）電荷保持部１５の電位をＶＤＤＣＥＬＬのＨｉ電位にして当該画素セルを有効化するべく、リセットパルスｎがＨｉ電位となり、リセットトランジスタ１３がＯＮ状態となる。これにより、電荷保持部１５の電位がＨｉ電位になり、それに応じた電位が増幅トランジスタ１４の出力端１６から出力されて出力信号線の電位が上昇する。（図２、ａ点）。
【００４５】
（２）リセットパルスｎがＬｏ電位となりリセットトランジスタ１３がＯＦＦ状態となる。このとき、電荷保持部１５は、Ｈｉ電位を保つ（図２、ｂ点）。
（３）リードパルスｎがＨｉ電位となり、リードトランジスタ１２がＯＮ状態となる。これにより、光電変換素子１１に光情報に応じて蓄積されていた電荷が、電荷保持部１５に読み出され、その結果、電荷保持部１５の電位が降下する。電荷保持部１５の電位の降下に応じて、増幅トランジスタ１４の出力端１６の電位が降下し、出力信号線の電位が降下する（図２、ｃ点）。
【００４６】
（４）リードパルスｎがＬｏ電位となりリードトランジスタ１２がＯＦＦ状態となる（図２、ｄ点）。信号処理部は、ｂ点での出力信号線の電位とｄ点での出力信号線の電位とを検出し、その電位差を画素信号として読み出す。その後、ＶＤＤＣＥＬＬがＬｏ電位となる（図２、ｄ´点）。
（５）ＶＤＤＣＥＬＬのＨｉ電位がＬｏ電位に降下した後に、電荷保持部１５の電位をＶＤＤＣＥＬＬのＬｏ電位とし、当該画素セルを無効化するべく、リセットパルスｎがＨｉ電位となり、リセットトランジスタ１３がＯＮ状態となる。これにより、電荷保持部１５の電位がＬｏ電位になり、増幅トランジスタ１４がＯＦＦ状態となる。以上により画素セル１０の画素信号出力動作が終了する（図２、ｅ点）。
【００４７】
（６）リセットパルスｎがＬｏ電位となりリセットトランジスタ１３がＯＦＦ状態となった後、ＡＬＬＲＳパルスが、ＶＤＤＣＥＬＬのＬｏ電位がＨｉ電位に上昇する前後にわたりＨｉ電位となる。これにより、リセット信号線がＧＮＤと接続されて、その間、リセットトランジスタのゲート電位はＧＮＤ電位に固定される（図２、ｇ点）。
【００４８】
（７）その後、ｎ行目は非選択行となり、ｎ＋１行目が選択行となる（図２、ｆ点）。
このように、ＡＬＬＲＳパルスが、ＶＤＤＣＥＬＬのＬｏ電位がＨｉ電位に上昇する前後にわたりＨｉ電位となることで、リセットトランジスタのゲート電位がＧＮＤ電位に固定され、ＶＤＤＣＥＬＬの上昇に伴うゲート電位の上昇が抑制される。これにより、非選択行であるにも関わらず電流が流れ出してしまう事態を防止することができる。したがって、ＮＭＯＳトランジスタを用いたダイナミックロジックにより構成された行走査回路を用いても、固体撮像装置のダイナミックレンジの低下を抑制することができる。
【００４９】
なお、ＶＤＤＣＥＬＬのＬｏ電位がＨｉ電位に上昇するときにリセットトランジスタのゲート電位が上昇しないようにさえすれば、上述のようにＡＬＬＲＳ回路及びＧＮＤトランジスタによるものに限らず、他の実現手段でも構わない。
例えば、ＧＮＤトランジスタ６１、６２の代わりに抵抗素子を設けたプルダウン回路による方法が考えられる。この場合の抵抗値は、２００ｋΩ以上であることが望ましい。以下にその理由を述べる。
【００５０】
電源回路からプルダウン回路までの間には、行走査回路の内部のドライバ回路が直列に配置される形となる。通常、ドライバ回路は数ｋΩのＯＮ抵抗値（Ｒｄｒ）を持つため、各画素セルに与えられるリセットパルスには、プルダウン回路の抵抗値（Ｒｐｄ）により次式のような電圧降下（ＳＩＧｈ）が生じる。
ＳＩＧｈ＝ＶＤＤ×Ｒｐｄ／（Ｒｐｄ＋Ｒｄｒ）
ここでＶＤＤは、電源電圧を示す。
【００５１】
電源電圧が低電圧化されるときは、この電圧降下は２パーセント以下に抑えることが望ましいので、ＲｐｄはＲｄｒよりも５０倍以上の抵抗値である必要がある。したがって、プルダウン回路の抵抗値は２００ｋΩ以上であることが望ましい。
（実施の形態２）
［概要］
本実施の形態は、ＶＤＤＣＥＬＬの電位上昇に伴うリセットトランジスタのゲート電位の上昇のみならず、リードトランジスタのゲート電位の上昇も防止して、非選択行の画素セルにおいて光電変換素子と電荷保持部とが接続されることによるダイナミックレンジの低下を抑制するものである。
【００５２】
［構成］
図８は、実施の形態２に係る固体撮像装置の構成を示す図である。
本実施の形態における固体撮像装置の構成は、ＡＬＬＲＥＡＤ回路９９とカップリング容量２９を除き実施の形態１の構成と同様であるので、同様の構成については説明を省略し、実施の形態１と異なる構成だけを説明する。
【００５３】
集積回路内の各素子のレイアウトによっては、リードトランジスタ２２のゲートとＶＤＤＣＥＬＬとの間にカップリング容量２９が存在することとなる。行走査回路８０がＮＭＯＳトランジスタを用いたダイナミックロジックにより構成されている場合、リードトランジスタ２２のゲートは、リセットトランジスタ２３のゲートと同様に、非選択時にはフローティングの状態となる。したがって、ＶＤＤＣＥＬＬの電位上昇に伴い、カップリング容量２９を介してリードトランジスタ２２のゲート電位が上昇することがあり得る。このような場合、リードトランジスタ２２がＯＮ状態となり、光電変換素子１１に蓄えられている電荷が漏れ出し、正確な画素信号が得られなくなりダイナミックレンジの低下を引き起こす。
【００５４】
そこで、本実施の形態は、実施の形態１の構成にＡＬＬＲＥＡＤ回路９９としてＧＮＤトランジスタ７１、７２を追加した構成となっている。
ＡＬＬＲＥＡＤ回路９９は、各リード信号線とＧＮＤとを接続するＧＮＤトランジスタ７１、７２からなり、ＡＬＬＲＥＡＤパルスによりＯＮ状態とＯＦＦ状態とが制御される回路である。これにより、ＡＬＬＲＥＡＤパルスがＨｉ電位である間は、ＧＮＤトランジスタ７１、７２がＯＮ状態となり、リセット信号線の電位はＧＮＤ電位となる。
【００５５】
図９は、固体撮像装置の駆動パルスを示す図である。
本実施の形態における駆動パルスの特徴は、図９のｈ点において、ＶＤＤＣＥＬＬの電位がＬｏ電位からＨｉ電位に上昇する前後にわたりＡＬＬＲＳパルスとＡＬＬＲＥＡＤパルスとをＨｉ電位とすることである。これにより、ＧＮＤトランジスタ６１、６２、７１、７２がＯＮ状態となり各行のリセット信号線とリード信号線とがＧＮＤに接続される。
【００５６】
また、このようにＶＤＤＣＥＬＬの電位が上昇する前後においてリセット信号線とリード信号線とがＧＮＤに接続されているので、非選択行の画素セルにおいてカップリング容量２８及びカップリング容量２９が存在していたとしても、リセットトランジスタ２３及びリードトランジスタ２２のゲート電位が上昇することはない。
【００５７】
したがって、非選択行の電荷保持部２５の電位はＬｏ電位に保たれたままとなる。つまり、非選択行であるにも関わらず電流が流れ出してしまう事態を防止することができる。また、非選択行のリードトランジスタがＯＮ状態となり、光電変換素子２１に蓄積されている電荷が漏れ出すようなことがない。これにより、ＮＭＯＳトランジスタを用いたダイナミックロジックにより構成された行走査回路を用いても、固体撮像装置のダイナミックレンジの低下を抑制することができる。
【００５８】
なお、図９に示すように、ＡＬＬＲＥＡＤパルスとＡＬＬＲＳパルスとが同一のタイミングでＨｉ電位になる仕様であれば、ＡＬＬＲＥＡＤパルスを生成する回路を別に設けなくても、ＡＬＬＲＳパルスを生成する回路を共有することができる。
また、ＡＬＬＲＥＡＤパルスは電源電位がＬｏ電位からＨｉ電位に遷移する前後にわたりＨｉ電位であれば、ＡＬＬＲＳパルスと必ずしも同一のタイミングにする必要がない。そこでＡＬＬＲＥＡＤパルスを生成する回路を別に設けるという場合は、実施の形態１で説明したものと同様の構成により実現することができる。即ち、ＳＲラッチの出力と、ＶＤＤとの論理積により生成することができる。
【００５９】
［動作］
以下に、固体撮像装置の各動作段階について図９を参照して具体的に説明する。
（１）電荷保持部１５の電位をＶＤＤＣＥＬＬのＨｉ電位にして当該画素セルを有効化とするべく、リセットパルスｎがＨｉ電位となり、リセットトランジスタ１３がＯＮ状態となる。これにより、電荷保持部１５の電位がＨｉ電位になり、それに応じた電位が増幅トランジスタ１４の出力端１６から出力されて出力信号線の電位が上昇する。（図９、ａ点）。
【００６０】
（２）リセットパルスｎがＬｏ電位となりリセットトランジスタ１３がＯＦＦ状態となる。このとき、電荷保持部１５は、Ｈｉ電位を保つ（図９、ｂ点）。
（３）リードパルスｎがＨｉ電位となり、リードトランジスタ１２がＯＮ状態となる。これにより、光電変換素子１１に光情報に応じて蓄積されていた電荷が、電荷保持部１５に読み出され、その結果、電荷保持部１５の電位が降下する。電荷保持部１５の電位の降下に応じて、増幅トランジスタ１４の出力端１６の電位が降下し、出力信号線の電位が降下する（図９、ｃ点）。
【００６１】
（４）リードパルスｎがＬｏ電位となりリードトランジスタ１２がＯＦＦ状態となる（図９、ｄ点）。信号処理部は、ｂ点での出力信号線の電位とｄ点での出力信号線の電位とを検出し、その電位差を画素信号として読み出す。その後、ＶＤＤＣＥＬＬがＬｏ電位となる（図９、ｄ´点）。
（５）ＶＤＤＣＥＬＬのＨｉ電位がＬｏ電位に降下した後に、電荷保持部１５の電位をＶＤＤＣＥＬＬのＬｏ電位とし、当該画素セルを無効化するべく、リセットパルスｎがＨｉ電位となり、リセットトランジスタ１３がＯＮ状態となる。これにより、電荷保持部１５の電位がＬｏ電位になり、増幅トランジスタ１４がＯＦＦ状態となる。以上により画素セル１０の画素信号出力動作が終了する（図９、ｅ点）。
【００６２】
（６）リセットパルスｎがＬｏ電位となりリセットトランジスタ１３がＯＦＦ状態となった後、ＡＬＬＲＳパルスとＡＬＬＲＥＳＡＤパルスが、ＶＤＤＣＥＬＬのＬｏ電位がＨｉ電位に上昇する前後にわたりＨｉ電位となる。これにより、リセット信号線とリード信号線とがＧＮＤに接続されて、その間、リセットトランジスタとリードトランジスタとのゲート電位はＧＮＤ電位に固定される。（図９、ｈ点）。
【００６３】
（７）その後、ｎ行目は非選択行となり、ｎ＋１行目が選択行となる（図９、ｇ点）。
このように、ＡＬＬＲＥＡＤパルスが、ＶＤＤＣＥＬＬのＬｏ電位がＨｉ電位に上昇する前後にわたりＨｉ電位となることで、リードトランジスタのゲート電位がＧＮＤ電位に固定され、ＶＤＤＣＥＬＬの上昇に伴うゲート電位の上昇が抑制される。これにより、リードトランジスタがＯＮ状態となり、光電変換素子に蓄積されている電荷が漏れ出すようなことがなくなる。
【００６４】
また、ＡＬＬＲＳパルスについては、実施の形態１と同様に、ＶＤＤＣＥＬＬのＬｏ電位がＨｉ電位に上昇する前後にわたりＨｉ電位となることで、リセットトランジスタのゲート電位がＧＮＤ電位に固定され、ＶＤＤＣＥＬＬの上昇に伴うゲート電位の上昇が抑制される。これにより、非選択行であるにも関わらず電流が流れ出してしまう事態を抑制することができる。
【００６５】
したがって、ＮＭＯＳトランジスタを用いたダイナミックロジックにより構成された行走査回路を用いても、固体撮像装置のダイナミックレンジの低下を抑制することができる。
なお、実施の形態２において、ＶＤＤＣＥＬＬのＬｏ電位がＨｉ電位に上昇するときにリセットトランジスタ及びリードトランジスタのゲート電位が上昇しないようにさえすれば、上述のようにＧＮＤトランジスタによるものに限らず、他の実現手段でも構わない。
【００６６】
例えば、ＧＮＤトランジスタ６１、６２、７１、７２の代わりにプルダウン回路を設ける手段が考えられる。この場合のプルダウン回路の抵抗値は、実施の形態１と同じ理由により２００ｋΩ以上であることが望ましい。
なお、実施の形態２において、リセットトランジスタのゲート電位をＧＮＤ電位とするためのＡＬＬＲＳ回路と、リードトランジスタのゲート電位をＧＮＤ電位とするためのＡＬＬＲＥＡＤ回路とを組み合わせているが、リセットトランジスタのゲート電位をＧＮＤ電位とする必要がない場合には、ＡＬＬＲＥＡＤ回路のみをＧＮＤ電位とすることによりダイナミックレンジの低下を抑制してもよい。
【００６７】
なお、実施の形態１において、ＧＮＤトランジスタ６１、６２が共通のＡＬＬＲＳパルスにより制御されているが、これに限らない。例えば、ＧＮＤトランジスタ６１、６２が個別の制御線により制御されており、ＶＤＤＣＥＬＬが立ち上がるときに、非選択行のＧＮＤトランジスタがＯＮ状態となり、選択行のＧＮＤトランジスタがＯＦＦ状態となるような制御でも構わない。
【００６８】
【発明の効果】
本発明に係る固体撮像装置は、受光量に応じた電荷を電荷保持部に保持する複数の画素セルが行列状に配置され、有効化された画素セルにおける電荷保持部の電荷の変動に基づいて出力される画素信号を、各列において同一列の画素セルが共通に接続されている複数の出力線を介して検出する固体撮像装置であって、周期的に高電位と低電位とを繰り返し出力する出力回路と各画素セル内の電荷保持部とを開閉する各画素セルに個別の電源スイッチと、各行において同一行の画素セルを共通に接続し、行単位で前記電源スイッチの開閉を制御する複数の行制御信号線と、行を順に選択し当該選択行の行制御信号線に対しては前記電源スイッチを開にする開電位及び当該電源スイッチを閉にする閉電位のどちらかを常に与え前記出力回路の出力が高電位のときに前記電源スイッチを閉にした後に開とすることにより当該画素セルを有効化しさらにその後前記出力回路の出力が低電位のときに前記電源スイッチを閉にした後に開とすることにより当該画素セルを無効化し非選択行の行制御信号線に対しては前記開電位及び前記閉電位のどちらも与えずハイインピーダンスとする行走査回路と、前記出力回路の出力が低電位から高電位に立ち上がる前から立ち上がる後まで前記非選択行の行制御信号線に対して前記開電位を与える電位付与手段とを備える。
【００６９】
上記構成によれば、電源電位が低電位から高電位に立ち上がる前後において、非選択行の行制御信号線の電位は、電源スイッチを開く開電位になる。これにより、非選択行の行制御信号線は、少なくともこの間だけはフローティング状態とならない。つまり、電源電位の立ち上がりに伴い、カップリング容量によりフローティング状態の行制御信号線の電位が上昇することがなくなり、非選択行の画素セルであるにも関わらず、信号を出力してしまうようなことがない。
【００７０】
したがって、固体撮像装置のダイナミックレンジの低下を抑制することができる。
また、前記電位付与手段は、前記行走査回路が選択行の行制御信号線に対し開電位を与えているときに非選択行であるか選択行であるかに関わらず全ての行制御信号線に対して前記開電位を与えることとしてもよい。
【００７１】
固体撮像装置は、行走査回路により１行を選択し、選択行の画素セルを有効化して当該画素セルの画素信号を検出し、その後当該画素セルを無効化してから次の行を選択するという動作を順次行う。つまり、選択行は、時により異なり固定的ではない。したがって、行制御信号線の電位を開電位にする動作を、非選択行の行制御信号線のみを対象として行う場合、非選択行の行制御信号線のみを選択するための特別な機能が必要となる。
【００７２】
ところが、上記構成によれば、選択行の行制御信号線は、元々フローティング状態ではないけれども、全ての行制御信号線を共通に開電位にすることにより、特別な機能を持たせる必要がなくなる。
また、前記固体撮像装置は、さらに、前記開電位を示すＧＮＤ部と各行の行制御信号線とを開閉する複数のＧＮＤスイッチと、前記ＧＮＤスイッチの開閉を一括制御する一括制御信号線とを備え、前記電位付与手段は、前記一括制御信号線に対して前記ＧＮＤスイッチを閉にする電位を与えることとしてもよい。
【００７３】
上記構成によれば、それぞれの行制御信号線は、ＧＮＤスイッチを介してＧＮＤ部と接続されている。このように、スイッチを用いることで必要なときだけ行制御信号線とＧＮＤ部とを接続することができるので、電力の消費量が抑えられる。
また、前記固体撮像装置は、さらに、前記開電位を示すＧＮＤ部と各行の行制御信号線とを接続する抵抗素子を備え、前記電位付与手段は、前記行走査回路が非選択の行制御信号線に対してハイインピーダンスとなることにより当該行制御信号線に対して前記開電位を与えることとしてもよい。
【００７４】
上記構成によれば、それぞれの行制御信号線は、抵抗素子を介してＧＮＤ電位と接続されている。このように、抵抗素子により固定的に接続しておくことで、特別な制御回路などを設けなくても、非選択行の行制御信号線の電位がＧＮＤ電位に保たれる。
また、前記固体撮像装置は、さらに、各画素セルにおいて受光量に応じて電荷を生成する光電変換部と前記電荷保持部とを開閉する各画素セルに個別のリードスイッチと、各行において同一行の画素セルを共通に接続し行単位で前記リードスイッチの開閉を制御する複数のリード信号線とを備え、前記行走査回路は、さらに、前記選択行のリード信号線に対しては前記リードスイッチを開にする開電位及び当該リードスイッチを閉にする閉電位のどちらかを常に与え前記画素セルが有効化されているとき前記リードスイッチを閉にした後に開とすることにより前記電荷保持部の電荷を変動させ非選択行のリード信号線に対しては前記開電位及び前記閉電位のどちらも与えずハイインピーダンスとし、前記電位付与手段は、さらに、前記出力回路の出力が低電位から高電位に立ち上がる前から立ち上がる後まで前記非選択行のリード信号線に対して前記開電位を与えることとしてもよい。
【００７５】
上記構成によれば、電源電位が低電位から高電位に立ち上がる前後において、非選択行のリード信号線の電位は、リードスイッチを開く開電位になる。これにより、非選択行のリード信号線は、少なくともこの間だけはフローティング状態とならない。つまり、電源電位の立ち上がりに伴い、カップリング容量によりフローティング状態のリード信号線の電位が上昇することがなくなり、非選択行の画素セルであるにも関わらず、リードスイッチを開くようなことがない。
【００７６】
したがって、光電変換部に蓄積されている電荷が電荷保持部に漏れ出すことによる固体撮像装置のダイナミックレンジの低下を抑制することができる。
また、前記電位付与手段は、前記行走査回路が選択行のリード信号線に対し開電位を与えているときに非選択行であるか選択行であるかに関わらず全てのリード信号線に対して前記開電位を与えることとしてもよい。
【００７７】
固体撮像装置は、行走査回路により１行を選択し、選択行の画素セルを有効化して当該画素セルの画素信号を検出し、その後当該画素セルを無効化してから次の行を選択するという動作を順次行う。つまり、選択行は、時により異なり固定的ではない。したがって、リード信号線の電位を開電位にする動作を、非選択行のリード信号線のみを対象として行う場合、非選択行のリード信号線のみを選択するための特別な機能が必要となる。
【００７８】
ところが、上記構成によれば、選択行のリード信号線は、元々フローティング状態ではないけれども、全てのリード信号線を共通に開電位にすることにより、特別な機能を持たせる必要がなくなる。
また、前記固体撮像装置は、さらに、前記開電位を示すＧＮＤ部と各行のリード信号線とを開閉する複数のＧＮＤスイッチと、前記ＧＮＤスイッチの開閉を一括制御する一括制御信号線とを備え、前記電位付与手段は、前記一括制御信号線に対して前記ＧＮＤスイッチを閉にする電位を与えることとしてもよい。
【００７９】
上記構成によれば、それぞれのリード信号線は、ＧＮＤスイッチを介してＧＮＤ部と接続されている。このように、スイッチを用いることで必要なときだけリード信号線とＧＮＤ部とを接続することができるので、電力の消費量が抑えられる。
また、前記固体撮像装置は、さらに、前記開電位を示すＧＮＤ部と各行のリード信号線とを接続する抵抗素子を備え、前記電位付与手段は、前記行走査回路が非選択のリード信号線に対してハイインピーダンスとなることにより当該リード信号線に対して前記開電位を与えることとしてもよい。
【００８０】
上記構成によれば、それぞれのリード信号線は、抵抗素子を介してＧＮＤ電位と接続されている。このように、抵抗素子により固定的に接続しておくことで、特別な制御回路などを設けなくても、非選択行のリード信号線の電位がＧＮＤ電位に保たれる。
また、前記行走査回路は、ＮＭＯＳトランジスタを用いたダイナミックロジックにより構成されていることとしてもよい。
【００８１】
上記構成によれば、行走査回路の動作がより高速となる。
本発明に係る固体撮像装置における撮像方法は、受光量に応じた電荷を電荷保持部に保持する複数の画素セルが行列状に配置され、有効化された画素セルにおける電荷保持部の電荷の変動に基づいて出力される画素信号を、各列において同一列の画素セルが共通に接続されている複数の出力線を介して検出する固体撮像装置における撮像方法であって、行を順に選択し、周期的に高電位と低電位とを繰り返し出力する出力回路と各画素セル内の電荷保持部とを開閉する各画素セルに個別の電源スイッチに対し、当該電源スイッチの開閉を行単位で制御する各行において同一行の画素セルを共通に接続した複数の行制御信号線のうち、当該選択行の行制御信号線に対しては、前記電源スイッチを開にする開電位及び当該電源スイッチを閉にする閉電位のどちらかを常に与え、前記出力回路の出力が高電位のときに前記電源スイッチを閉にした後に開とすることにより当該画素セルを有効化し、さらにその後、前記出力回路の出力が低電位のときに前記電源スイッチを閉にした後に開とすることにより当該画素セルを無効化し、非選択行の行制御信号線に対しては、前記開電位及び前記閉電位のどちらも与えずハイインピーダンスとする行走査ステップと、前記出力回路の出力が低電位から高電位に立ち上がる前から立ち上がる後まで前記非選択行の行制御信号線に対して前記開電位を与える電位付与ステップとを含むことを特徴とする。
【００８２】
上記構成によれば、電源電位が低電位から高電位に立ち上がる前後において、非選択行の行制御信号線の電位は、電源スイッチを開く開電位になる。これにより、非選択行の行制御信号線は、少なくともこの間だけはフローティング状態とならない。つまり、電源電位の立ち上がりに伴い、カップリング容量によりフローティング状態の行制御信号線の電位が上昇することがなくなり、非選択行の画素セルであるにも関わらず、信号を出力してしまうようなことがない。
【００８３】
したがって、固体撮像装置のダイナミックレンジの低下を抑制することができる。
また、前記固体撮像装置は、さらに、各画素セルにおいて受光量に応じて電荷を生成する光電変換部と前記電荷保持部とを開閉する各画素セルに個別のリードスイッチと、各行において同一行の画素セルを共通に接続し、行単位で前記リードスイッチの開閉を制御する複数のリード信号線とを備え、前記行走査ステップは、さらに、前記選択行のリード信号線に対しては、前記リードスイッチを開にする開電位及び当該リードスイッチを閉にする閉電位のどちらかを常に与え、前記画素セルが有効化されているとき前記リードスイッチを閉にした後に開とすることにより、前記電荷保持部の電荷を変動させ、非選択行のリード信号線に対しては、前記開電位及び前記閉電位のどちらも与えずハイインピーダンスとし、前記電位付与ステップは、さらに、前記出力回路の出力が低電位から高電位に立ち上がる前から立ち上がる後まで前記非選択行のリード信号線に対して前記開電位を与えることとしてもよい。
【００８４】
上記構成によれば、電源電位が低電位から高電位に立ち上がる前後において、非選択行のリード信号線の電位は、リードスイッチを開く開電位になる。これにより、非選択行のリード信号線は、少なくともこの間だけはフローティング状態とならない。つまり、電源電位の立ち上がりに伴い、カップリング容量によりフローティング状態のリード信号線の電位が上昇することがなくなり、非選択行の画素セルであるにも関わらず、リードスイッチを開くようなことがない。
【００８５】
したがって、光電変換部に蓄積されている電荷が電荷保持部に漏れ出すことによる固体撮像装置のダイナミックレンジの低下を抑制することができる。
【図面の簡単な説明】
【図１】実施の形態１に係る固体撮像装置の構成を示す図である。
【図２】固体撮像装置の駆動パルスを示す図である。
【図３】行走査回路の構成を示す図である。
【図４】行走査回路の各構成要素から出力されるパルスを示す図である。
【図５】ＶＤＤＣＥＬＬ、ＡＬＬＲＳパルス、リセットパルスを生成する論理回路の一例を示す図である。
【図６】選択回路内部のＡＮＤ回路の構成を示す図である。
【図７】ＡＮＤ回路のパルスを示す図である。
【図８】実施の形態２に係る固体撮像装置の構成を示す図である。
【図９】固体撮像装置の駆動パルスを示す図である。
【符号の説明】
１０ 画素セル
１１ 光電変換素子
１２ リードトランジスタ
１３ リセットトランジスタ
１４ 増幅トランジスタ
１５ 電荷保持部
１６ 出力端
２８ カップリング容量
２９ カップリング容量
６１、６２ ＧＮＤトランジスタ
７１、７２ ＧＮＤトランジスタ
８０ 行走査回路
９１ 負荷回路
９２ 信号処理部
９３ 列走査回路
９４ ＡＬＬＲＳ回路
９９ ＡＬＬＲＥＡＤ回路
Claims (11)
- 受光量に応じた電荷を電荷保持部に保持する複数の画素セルが行列状に配置され、有効化された画素セルにおける電荷保持部の電荷の変動に基づいて出力される画素信号を、各列において同一列の画素セルが共通に接続されている複数の出力線を介して検出する固体撮像装置であって、
周期的に高電位と低電位とを繰り返し出力する出力回路と、各画素セル内の電荷保持部とを開閉する、各画素セルに個別の電源スイッチと、
各行において同一行の画素セルを共通に接続し、行単位で前記電源スイッチの開閉を制御する複数の行制御信号線と、
行を順に選択し、当該選択行の行制御信号線に対しては、前記電源スイッチを開にする開電位及び当該電源スイッチを閉にする閉電位のどちらかを常に与え、前記出力回路の出力が高電位のときに前記電源スイッチを閉にした後に開とすることにより当該画素セルを有効化し、さらにその後、前記出力回路の出力が低電位のときに前記電源スイッチを閉にした後に開とすることにより当該画素セルを無効化し、非選択行の行制御信号線に対しては、前記開電位及び前記閉電位のどちらも与えずハイインピーダンスとする行走査回路と、
前記出力回路の出力が低電位から高電位に立ち上がる前から立ち上がる後まで、前記非選択行の行制御信号線に対して前記開電位を与える電位付与手段と
を備えることを特徴とする固体撮像装置。 - 前記電位付与手段は、
前記行走査回路が選択行の行制御信号線に対し開電位を与えているときに、非選択行であるか選択行であるかに関わらず、全ての行制御信号線に対して前記開電位を与えること
を特徴とする請求項１に記載の固体撮像装置。 - 前記固体撮像装置は、さらに、
前記開電位を示すＧＮＤ部と各行の行制御信号線とを開閉する、複数のＧＮＤスイッチと、
前記ＧＮＤスイッチの開閉を一括制御する一括制御信号線とを備え、
前記電位付与手段は、
前記一括制御信号線に対して、前記ＧＮＤスイッチを閉にする電位を与えること
を特徴とする請求項２に記載の固体撮像装置。 - 前記固体撮像装置は、さらに、
前記開電位を示すＧＮＤ部と各行の行制御信号線とを接続する抵抗素子を備え、
前記電位付与手段は、
前記行走査回路が非選択の行制御信号線に対してハイインピーダンスとなることにより、当該行制御信号線に対して前記開電位を与えること
を特徴とする請求項１に記載の固体撮像装置。 - 前記固体撮像装置は、さらに、
各画素セルにおいて受光量に応じて電荷を生成する光電変換部と前記電荷保持部とを開閉する、各画素セルに個別のリードスイッチと、
各行において同一行の画素セルを共通に接続し、行単位で前記リードスイッチの開閉を制御する複数のリード信号線とを備え、
前記行走査回路は、さらに、
前記選択行のリード信号線に対しては、前記リードスイッチを開にする開電位及び当該リードスイッチを閉にする閉電位のどちらかを常に与え、前記画素セルが有効化されているとき前記リードスイッチを閉にした後に開とすることにより、前記電荷保持部の電荷を変動させ、非選択行のリード信号線に対しては、前記開電位及び前記閉電位のどちらも与えずハイインピーダンスとし、
前記電位付与手段は、さらに、
前記出力回路の出力が低電位から高電位に立ち上がる前から立ち上がる後まで、前記非選択行のリード信号線に対して前記開電位を与えること
を特徴とする請求項１に記載の固体撮像装置。 - 前記電位付与手段は、
前記行走査回路が選択行のリード信号線に対し開電位を与えているときに、非選択行であるか選択行であるかに関わらず、全てのリード信号線に対して前記開電位を与えること
を特徴とする請求項５に記載の固体撮像装置。 - 前記固体撮像装置は、さらに、
前記開電位を示すＧＮＤ部と各行のリード信号線とを開閉する、複数のＧＮＤスイッチと、
前記ＧＮＤスイッチの開閉を一括制御する一括制御信号線とを備え、
前記電位付与手段は、
前記一括制御信号線に対して、前記ＧＮＤスイッチを閉にする電位を与えること
を特徴とする請求項６に記載の固体撮像装置。 - 前記固体撮像装置は、さらに、
前記開電位を示すＧＮＤ部と各行のリード信号線とを接続する抵抗素子を備え、
前記電位付与手段は、
前記行走査回路が非選択のリード信号線に対してハイインピーダンスとなることにより、当該リード信号線に対して前記開電位を与えること
を特徴とする請求項１に記載の固体撮像装置。 - 前記行走査回路は、
ＮＭＯＳトランジスタを用いたダイナミックロジックにより構成されていること
を特徴とする請求項１に記載の固体撮像装置。 - 受光量に応じた電荷を電荷保持部に保持する複数の画素セルが行列状に配置され、有効化された画素セルにおける電荷保持部の電荷の変動に基づいて出力される画素信号を、各列において同一列の画素セルが共通に接続されている複数の出力線を介して検出する固体撮像装置における撮像方法であって、
行を順に選択し、周期的に高電位と低電位とを繰り返し出力する出力回路と各画素セル内の電荷保持部とを開閉する、各画素セルに個別の電源スイッチに対し、当該電源スイッチの開閉を行単位で制御する、各行において同一行の画素セルを共通に接続した複数の行制御信号線のうち、当該選択行の行制御信号線に対しては、前記電源スイッチを開にする開電位及び当該電源スイッチを閉にする閉電位のどちらかを常に与え、前記出力回路の出力が高電位のときに前記電源スイッチを閉にした後に開とすることにより当該画素セルを有効化し、さらにその後、前記出力回路の出力が低電位のときに前記電源スイッチを閉にした後に開とすることにより当該画素セルを無効化し、非選択行の行制御信号線に対しては、前記開電位及び前記閉電位のどちらも与えずハイインピーダンスとする行走査ステップと、
前記出力回路の出力が低電位から高電位に立ち上がる前から立ち上がる後まで、前記非選択行の行制御信号線に対して前記開電位を与える電位付与ステップと
を含むことを特徴とする撮像方法。 - 前記固体撮像装置は、さらに、
各画素セルにおいて受光量に応じて電荷を生成する光電変換部と前記電荷保持部とを開閉する、各画素セルに個別のリードスイッチと、
各行において同一行の画素セルを共通に接続し、行単位で前記リードスイッチの開閉を制御する複数のリード信号線とを備え、
前記行走査ステップは、さらに、
前記選択行のリード信号線に対しては、前記リードスイッチを開にする開電位及び当該リードスイッチを閉にする閉電位のどちらかを常に与え、前記画素セルが有効化されているとき前記リードスイッチを閉にした後に開とすることにより、前記電荷保持部の電荷を変動させ、非選択行のリード信号線に対しては、前記開電位及び前記閉電位のどちらも与えずハイインピーダンスとし、
前記電位付与ステップは、さらに、
前記出力回路の出力が低電位から高電位に立ち上がる前から立ち上がる後まで、前記非選択行のリード信号線に対して前記開電位を与えること
を特徴とする請求項１０に記載の撮像方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003104547A JP4231322B2 (ja) | 2003-04-08 | 2003-04-08 | 固体撮像装置及び撮像方法 |
| CNB2004800093814A CN100391240C (zh) | 2003-04-08 | 2004-04-05 | 固态摄像装置和摄像方法 |
| US10/545,953 US7525585B2 (en) | 2003-04-08 | 2004-04-05 | Solid-state image pickup device and image pickup method |
| KR1020057015778A KR20050118674A (ko) | 2003-04-08 | 2004-04-05 | 고체촬상장치 및 촬상방법 |
| EP04725800A EP1619883A4 (en) | 2003-04-08 | 2004-04-05 | TUBE-FREE IMAGE SENSING DEVICE AND IMAGE RECORDING PROCESS |
| PCT/JP2004/004893 WO2004091196A1 (ja) | 2003-04-08 | 2004-04-05 | 固体撮像装置及び撮像方法 |
| TW093109579A TW200425498A (en) | 2003-04-08 | 2004-04-07 | Solid-state image pickup apparatus and image pickup method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003104547A JP4231322B2 (ja) | 2003-04-08 | 2003-04-08 | 固体撮像装置及び撮像方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004312472A JP2004312472A (ja) | 2004-11-04 |
| JP4231322B2 true JP4231322B2 (ja) | 2009-02-25 |
Family
ID=33156859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003104547A Expired - Fee Related JP4231322B2 (ja) | 2003-04-08 | 2003-04-08 | 固体撮像装置及び撮像方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7525585B2 (ja) |
| EP (1) | EP1619883A4 (ja) |
| JP (1) | JP4231322B2 (ja) |
| KR (1) | KR20050118674A (ja) |
| CN (1) | CN100391240C (ja) |
| TW (1) | TW200425498A (ja) |
| WO (1) | WO2004091196A1 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7554589B2 (en) * | 2004-08-20 | 2009-06-30 | Micron Technology, Inc. | Redundancy in column parallel or row architectures |
| JP5284521B2 (ja) * | 2006-08-31 | 2013-09-11 | キヤノン株式会社 | 光電変換装置、撮像システム、および、光電変換装置の駆動方法 |
| US7692130B2 (en) * | 2006-11-01 | 2010-04-06 | International Business Machines Corporation | CMOS imaging sensor having a third FET device with a gate terminal coupled to a second diffusion region of a first FET device and a first terminal coupled to a row select signal |
| JP4979375B2 (ja) | 2006-12-28 | 2012-07-18 | キヤノン株式会社 | 固体撮像装置及び撮像システム |
| JP4058459B1 (ja) * | 2007-03-02 | 2008-03-12 | キヤノン株式会社 | 撮像装置及び撮像システム |
| JP5076635B2 (ja) * | 2007-05-17 | 2012-11-21 | ソニー株式会社 | イメージセンサ |
| JP4442669B2 (ja) * | 2007-09-18 | 2010-03-31 | ソニー株式会社 | 固体撮像素子およびカメラシステム |
| JP5181982B2 (ja) * | 2008-09-30 | 2013-04-10 | ソニー株式会社 | 固体撮像装置及びカメラシステム |
| JP5478905B2 (ja) * | 2009-01-30 | 2014-04-23 | キヤノン株式会社 | 固体撮像装置 |
| JP5238673B2 (ja) * | 2009-11-09 | 2013-07-17 | 株式会社東芝 | 固体撮像装置 |
| JP5814613B2 (ja) | 2010-05-21 | 2015-11-17 | キヤノン株式会社 | 固体撮像装置 |
| JP5476319B2 (ja) * | 2011-01-12 | 2014-04-23 | 浜松ホトニクス株式会社 | 固体撮像装置および固体撮像装置の駆動方法 |
| JP5581235B2 (ja) * | 2011-01-17 | 2014-08-27 | 浜松ホトニクス株式会社 | 固体撮像装置および固体撮像装置の駆動方法 |
| JP2017005423A (ja) * | 2015-06-08 | 2017-01-05 | セイコーエプソン株式会社 | 撮像装置および電子機器 |
| KR102332942B1 (ko) * | 2015-11-27 | 2021-12-01 | 에스케이하이닉스 주식회사 | 전력 소모 감소를 위한 카운팅 장치 및 그를 이용한 아날로그-디지털 변환 장치와 씨모스 이미지 센서 |
| CN111918003B (zh) * | 2019-05-08 | 2022-11-25 | 上海耕岩智能科技有限公司 | 图像传感器及其信号采集方法和电路、存储介质、终端 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5744807A (en) | 1996-06-20 | 1998-04-28 | Xerox Corporation | Sensor array data line readout with reduced crosstalk |
| JP3571226B2 (ja) * | 1998-09-10 | 2004-09-29 | 株式会社東芝 | 固体撮像装置 |
| JP4337177B2 (ja) * | 1999-07-09 | 2009-09-30 | ソニー株式会社 | 固体撮像素子およびその駆動方法 |
| US6965408B2 (en) * | 2000-02-28 | 2005-11-15 | Canon Kabushiki Kaisha | Solid-state image pickup device having a photoelectric conversion unit and a punch-through current suppression circuit |
| JP3750502B2 (ja) * | 2000-08-03 | 2006-03-01 | ソニー株式会社 | 固体撮像装置およびカメラシステム |
| JP3652630B2 (ja) | 2001-08-01 | 2005-05-25 | 松下電器産業株式会社 | 信号伝送回路、固体撮像装置、カメラおよび液晶表示装置 |
| JP3782326B2 (ja) | 2001-08-01 | 2006-06-07 | 松下電器産業株式会社 | 固体撮像装置およびその駆動方法 |
| JP4244539B2 (ja) | 2001-08-03 | 2009-03-25 | 富士フイルム株式会社 | カメラの遠隔制御方法及びカメラシステム |
| JP4132850B2 (ja) * | 2002-02-06 | 2008-08-13 | 富士通株式会社 | Ｃｍｏｓイメージセンサおよびその制御方法 |
-
2003
- 2003-04-08 JP JP2003104547A patent/JP4231322B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-05 CN CNB2004800093814A patent/CN100391240C/zh not_active Expired - Fee Related
- 2004-04-05 US US10/545,953 patent/US7525585B2/en not_active Expired - Fee Related
- 2004-04-05 EP EP04725800A patent/EP1619883A4/en not_active Withdrawn
- 2004-04-05 KR KR1020057015778A patent/KR20050118674A/ko not_active Application Discontinuation
- 2004-04-05 WO PCT/JP2004/004893 patent/WO2004091196A1/ja active Application Filing
- 2004-04-07 TW TW093109579A patent/TW200425498A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004091196A1 (ja) | 2004-10-21 |
| TW200425498A (en) | 2004-11-16 |
| KR20050118674A (ko) | 2005-12-19 |
| US20060158540A1 (en) | 2006-07-20 |
| EP1619883A1 (en) | 2006-01-25 |
| EP1619883A4 (en) | 2007-01-03 |
| CN1771722A (zh) | 2006-05-10 |
| US7525585B2 (en) | 2009-04-28 |
| CN100391240C (zh) | 2008-05-28 |
| JP2004312472A (ja) | 2004-11-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4231322B2 (ja) | 固体撮像装置及び撮像方法 | |
| JP4516280B2 (ja) | 表示装置の駆動回路 | |
| KR100847092B1 (ko) | 시프트 레지스터 회로 및 그것을 구비하는 화상표시장치 | |
| US7443944B2 (en) | Shift register, image display apparatus containing the same and signal generation circuit | |
| US5151621A (en) | High speed output buffer unit that preliminarily sets the output voltage level | |
| US7492853B2 (en) | Shift register and image display apparatus containing the same | |
| US7738623B2 (en) | Shift register circuit and image display apparatus containing the same | |
| JP5079301B2 (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
| TWI263952B (en) | Display device | |
| US6556646B1 (en) | Shift register | |
| KR100276484B1 (ko) | 반도체 집적회로 장치 | |
| JP2001160299A (ja) | シフトレジスタ及び電子装置 | |
| US20060164368A1 (en) | Display apparatus with reduced power consumption in charging/discharging of data line | |
| WO2006090565A1 (ja) | 固体撮像装置の駆動方法及び固体撮像装置 | |
| JP4389284B2 (ja) | ラッチ回路およびこれを搭載した液晶表示装置 | |
| JP4707858B2 (ja) | シフトレジスタおよびこれを用いた表示装置、ならびにカメラシステムおよび携帯端末装置 | |
| KR20180018877A (ko) | 레벨 쉬프터 및 그 동작 방법 | |
| JP4634318B2 (ja) | 固体撮像装置及びその駆動方法、カメラ | |
| EP1465409B1 (en) | Image sensor, driving method and camera | |
| JP4150279B2 (ja) | 固体撮像装置及び撮像方法 | |
| WO2024009600A1 (ja) | 固体撮像素子、および、撮像装置 | |
| US7545424B2 (en) | Shift register and MOS-type solid-state image sensor | |
| JP3763936B2 (ja) | アドレスデコード回路 | |
| JP3107212B2 (ja) | 固体撮像素子 | |
| US6646471B2 (en) | Signal transfer circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081205 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |