JP3782326B2 - 固体撮像装置およびその駆動方法 - Google Patents

固体撮像装置およびその駆動方法 Download PDF

Info

Publication number
JP3782326B2
JP3782326B2 JP2001233697A JP2001233697A JP3782326B2 JP 3782326 B2 JP3782326 B2 JP 3782326B2 JP 2001233697 A JP2001233697 A JP 2001233697A JP 2001233697 A JP2001233697 A JP 2001233697A JP 3782326 B2 JP3782326 B2 JP 3782326B2
Authority
JP
Japan
Prior art keywords
transistor
level
potential
reset
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001233697A
Other languages
English (en)
Other versions
JP2003046864A (ja
JP2003046864A5 (ja
Inventor
繁孝 春日
琢己 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2001233697A priority Critical patent/JP3782326B2/ja
Publication of JP2003046864A publication Critical patent/JP2003046864A/ja
Publication of JP2003046864A5 publication Critical patent/JP2003046864A5/ja
Application granted granted Critical
Publication of JP3782326B2 publication Critical patent/JP3782326B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Facsimile Heads (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Image Input (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、複数の光電変換素子が配置された固体撮像装置およびその駆動方法に係り、特に光電変換セルの開口率向上やサイズ縮小化技術に関する。
【0002】
【従来の技術】
従来のMOS型イメージセンサは、フローティングディフュージョン部(以下、FD部と略称する)を縮小化して感度向上を図るためと、フォトダイオード部(以下、PD部と略称する)の表面をP型半導体で覆い白キズ対策を図るために、フローティング・ディフュージョン・アンプリファー(以下、FDAと略称する)方式の画素構造を採用してきた。
【0003】
【発明が解決しようとする課題】
この方式は、PD部に蓄積された電荷を一旦FD部に転送する転送ゲートと、光電変換セルごとに設けられたソースフォロワアンプと、FD部の電位をリセットするリセットゲートと、垂直走査パルスが印加されるセレクトゲートとで構成され、1つの光電変換セルに合計4つのゲートトランジスタが必要となり、セルに占めるトランジスタ部分のサイズが大きくなり、PD部の面積の確保や一つの光電変換セルサイズの微細化が困難であるという問題を抱えている。
【0004】
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、FDA方式で一般的に使用される前記4つのゲートトランジスタのうち、垂直走査パルスが印加されるセレクトゲートをなくすことによって、1つの光電変換セルを3つのトランジスタゲートのみで構成できるようにして、PD部の面積確保や光電変換セルサイズの微細化を容易に実現できる固体撮像装置およびその駆動方法を提供することにある。
【0005】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る固体撮像装置の駆動方法は、電変換素子と電変換素子で光電変換された電荷信号を蓄積するフローティングディフュージョン(FD)部と、光電変換素子で光電変換された電荷信号をFD部に転送する読み出しトランジスタと、FD部の電位を検出する画素アンプとFD部の電位を所定の電位に初期化するリセットトランジスタを有する光電変換セルが行列状に複数配置され、全ての光電変換セルに共通する所定の電位を供給する電源供給部を有する固体撮像装置を駆動する方法であって、電源供給部の電圧が「High」レベルの期間内に、リセットトランジスタをオンし、FD部の電位を所定の電位に初期化させた後に、リセットトランジスタをオフし、その後、読み出しトランジスタを介して光電変換素子で光電変換された電荷信号をFD部に転送し、電源供給部の電圧「Low」レベルの状態で、リセットトランジスタ「High」にした後に、リセットトランジスタを「Low」にし、光電変換セルを非選択状態に戻すことを特徴とする。
【0006】
この構成によれば、1つの光電変換セル内のゲートトランジスタを、光電変換素子それぞれに対応するFD部の電位を検出する画素アンプと、光電変換素子で光電変換された電荷信号をFD部に転送する転送ゲートと、FD部の電位を所定電位に初期化するリセットゲートの3つで構成し、光電変換セルの電源をすべてのセルに共通のセル部共通電源とし、セル部共通電源の電圧をパルス信号として、セル部共通電源の電圧が「High」レベルである場合と「Low」レベルである場合とでそれぞれリセットゲートにパルス信号を印加することで、垂直走査機能を実現することができ、従来では光電変換セルに必要であった垂直セレクトゲートが不要となり、PD部の面積確保や光電変換セルサイズの微細化を実現することが可能になる。
【0007】
発明に係る固体撮像装置の駆動方法においては、電源供給部の電圧が「High」レベルの期間内おいて、リセットトランジスタがオン状態でのFD部の電位をリセットレベルとして画素アンプで検出し、リセットトランジスタがオフ状態でかつ読み出しトランジスタがオン状態でのFD部の電位を蓄積信号レベルとして画素アンプで検出し、リセットレベルと蓄積信号レベルの差を検出することを特徴とする。
【0008】
この構成によれば、第1の固体撮像装置の駆動方法による利点に加えて、ノイズキャンセル回路により、画素アンプの閾値ばらつきやノイズ成分を除去することが可能になる。
【0009】
本発明に係る固体撮像装置の駆動方法においては、固体撮像装置は、画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタをさらに有し、電源供給部の電圧が「High」レベルの期間内において、ロードトランジスタとリセットトランジスタをオンして、次にロードトランジスタとリセットトランジスタをオフして、FD部の電位を信号のない基準レベルとして画素アンプで検出する工程と、ロードトランジスタと読み出しトランジスタをオンして、次にロードトランジスタと読み出しトランジスタをオフして、FD部の電位を蓄積信号レベルとして画素アンプで検出する工程とを含むことを特徴とする。
【0010】
この構成によれば、第1の固体撮像装置の駆動方法による利点に加えて、基準レベルの検出は、リセットゲートとロードゲートが共にオフのときに行われ、この時、ロードゲートがオフすると、信号線内の電子が、基準レベルのFD部の電位がかかった、画素内アンプゲートの下を通ってVDD電源に流れ、安定したリセットゲート下の電位になり、安定した信号線電位を実現することができる。また、信号レベルの検出は、転送ゲートとロードゲートが共にオフのときに行われ、この時、ロードゲートがオフすると、信号線内の電子が、信号レベルのFD部の電位がかかった、画素内アンプゲートの下を通ってVDD電源に流れ、安定したリセットゲート下の電位になり、安定した信号線電位を実現することができる。
【0011】
本発明に係る固体撮像装置の駆動方法においては、固体撮像装置は、画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタをさらに有し、電源供給部の電圧が「High」レベルの期間内において、ロードトランジスタとリセットトランジスタをオンして、先にリセットトランジスタをオフした後にロードトランジスタをオフして、FD部の電位を信号のない基準レベルとして画素アンプで検出し、次に、ロードトランジスタと読み出しトランジスタをオンして、次に読み出しトランジスタをオフした後にロードトランジスタをオフして、FD部の電位を蓄積信号レベルとして画素アンプで検出することを特徴とする。
【0012】
この構成によれば、第1の固体撮像装置の駆動方法による利点に加えて、第2の固体撮像装置の駆動方法に比較して、基準レベルを検出する際に、リセットゲートをロードゲートよりも早くオフにすることで、FD部の基準レベルを早く安定にさせるため、信号線の電位が更に安定化する。
【0013】
本発明に係る固体撮像装置の駆動方法においては、固体撮像装置は、画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタをさらに有し、ロードトランジスタに所定の一定電圧を印加してロードトランジスタをオン状態に固定し、電源供給部の電圧が「High」レベルの期間内において、リセットトランジスタをオンして、FD部の電位をリセットレベルとして前記画素アンプで検出し、リセットトランジスタをオフし、次に読み出しトランジスタをオンして、FD部の電位を蓄積信号レベルとして画素アンプで検出し、読み出しトランジスタをオフすることを特徴とする。
【0014】
この構成によれば、第1の固体撮像装置の駆動方法による利点に加えて、ソースフォロアアンプのロードゲートに所定の一定電圧を印加してロードゲートをオン状態に固定することで電荷検出を行なうことができる。
【0015】
本発明に係る固体撮像装置の駆動方法においては、固体撮像装置は、画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタをさらに有し、電源供給部の電圧が「High」レベルの期間内において、ロードトランジスタをオフ状態にしたままリセットトランジスタをオン/オフし、次に読み出しトランジスタをオン/オフして光電変換素子をリセット状態にし、電源供給部の電圧を「High」レベルから「Low」レベルにして、ロードトランジスタをオフ状態にしたままリセットトランジスタをオン/オフし、光電変換セルを非選択状態にすることを特徴とする。
【0016】
この構成によれば、画素アンプは電位検出することなく、光電変換素子のみリセット状態にすることができ、電子シャッター機能を実現することができる。
また、前記の目的を達成するため、本発明に係る固体撮像装置は、光電変換素子と、光電変換素子で光電変換された電荷信号を蓄積するフローティングディフュージョン(FD)部と、光電変換素子で光電変換された電荷信号をFD部に転送する読み出しトランジスタと、FD部の電位を検出する画素アンプと、FD部の電位を所定の電位に初期化するリセットトランジスタとを有する光電変換セルが行列状に複数配置された固体撮像装置であって、全ての光電変換セルに共通する所定の電位を供給する電源供給部を有し、電源供給部の電圧が「High」レベルの期間内に、リセットトランジスタをオンして、FD部の電位を所定の電位に初期化させた後に、リセットトランジスタをオフし、電源供給部の電圧が「Low」レベルの状態で、リセットトランジスタを「High」にした後に、リセットトランジスタを「Low」にし、光電変換セルを非選択状態に戻すことを特徴とする。
【0017】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。なお、以下の実施形態では、固体撮像装置としてMOS型イメージセンサを例に説明する。
【0018】
(第1の実施形態)
まず、本発明の第1の実施形態について、図1から図3を参照して説明する。
【0019】
図1は、本発明の第1の実施形態に係るMOS型イメージセンサにおける光電変換セルの回路構成図である。なお、図1の光電変換セルの構成は、後述する他の実施形態においても同様である。
【0020】
図1において、1は光電変換を行なうPD部、2は光電変換後の電荷を蓄積するFD部、3はFD部2に電荷転送を行う転送ゲート、4はFD部2の電荷を掃き出すリセットゲート、5はFD部2の電荷検出を行う画素アンプ、6は画素アンプ5と共にソースフォロワアンプを形成するためのロードトランジスタ、7は光電変換セル部に共通電源電圧信号VDDCELを印加する共通電源線、8は転送ゲート3に読み出し信号READを印加する読み出しパルス線、9はFD部2の電荷を掃き出すリセット信号RESETが印加されるリセットパルス線、10は画素アンプ5で検出された画素信号VOを伝達する出力信号線、11はロードトランジスタ6のゲートにロードゲート信号LGCELを印加するロードゲート線、12はロードトランジスタ6に共通にソース電源電圧信号SCELを印加するソース共通電源線である。
【0021】
図2は、図1の光電変換セルをアレイ状に配置したMOS型イメージセンサの全体回路構成図で、図3はその駆動方法を示す動作タイミング図である。
【0022】
図2において、31はタイミング発生回路、32はノイズキャンセル回路、33は水平ライン走査回路、34は出力アンプ、35はマルチプレクサ、36は垂直ライン走査回路である。タイミング発生回路31は、ロードゲート信号LGCEL、ソース電源電圧信号SCEL、リセット信号RESET、サンプルホールドパルスSHNCを生成するとともに、共通電源電圧信号VDDCEL、読み出し信号READの生成タイミングを制御する。
【0023】
以下、図2および図3を用いて、本実施形態によるMOS型イメージセンサの動作について詳細に説明する。なお、図3の動作タイミングは、水平ブランキング期間内で一連の動作を完結させるものである。
【0024】
まず、ロードゲートトランジスタ6を定電流源にするために、ロードゲート線11にロードゲート信号LGCELとして所定の一定電圧Vclgを印加する。次に、共通電源電圧信号VDDCELを「High」レベルにした後、リセット信号RESETを活性化してFD部2の電荷を掃き出す。このとき、画素アンプ5でリセット時の信号レベル(リセットレベルVr)を検出し、出力信号線10を介して、このリセットレベルVrをサンプルホールドパルスSHNCでサンプリングして、ノイズキャンセル回路32にて、画素信号VOのリセットレベルクランプを行なう(図3の期間Tr)。
【0025】
次に、リセット信号RESETを非活性化した後、読み出し信号READを活性化してFD部2にPD部1の蓄積電荷を転送し、画素アンプ5で蓄積信号レベルVsを検出し、出力信号線10を介して、この蓄積信号レベルVsをサンプルホールドパルスSHNCでサンプリングして、ノイズキャンセル回路32にて、画素信号VOのサンプルホールドを行なう(図3の期間Ts)。以上の動作により、画素アンプ5の閾値ばらつきやノイズ成分を除去した画素信号VOを検出することができる。
【0026】
続いて、共通電源電圧信号VDDCELを「Low」レベルにして、リセット信号RESETを活性化すると、FD部2の電位は、共通電源電圧信号VDDCELの「Low」レベル(この場合、GND)になり、画素アンプ5は動作しなくなる。以降、垂直ライン走査回路36によって、再びリセット信号RESETと読み出し信号READが活性化されるまで、画素アンプ5は動作しないため、非選択状態となる。
【0027】
すなわち、共通電源電圧信号VDDCELのパルス化と、読み出し信号READ及びリセット信号RESETのタイミングによって、3つのゲートトランジスタ3、4、5だけで、光電変換セルの蓄積信号読み出し、蓄積信号リセット、および垂直走査が行えることになり、従来では必要であった垂直セレクトゲートが不要になる。
【0028】
(第2の実施形態)
次に、本発明の第2の実施形態について、図2および図4を参照して説明する。
【0029】
図4は、本発明の第2の実施形態に係るMOS型イメージセンサの駆動方法を示す動作タイミング図である。以下、図2および図4を用いて、本実施形態によるMOS型イメージセンサの動作について詳細に説明する。なお、図4の動作タイミングは、水平ブランキング期間内で一連の動作を完結させるものである。
【0030】
まず、共通電源電圧信号VDDCELを「High」レベルにした後、ロードゲート信号LGCELとリセット信号RESETを活性化して、FD部2の電荷を掃き出す。次に、リセット信号RESETを非活性化した後、マージン期間Tmを設けて、ロードゲート信号LGCELを非活性化し、この直後に、画素アンプ5で信号のない基準レベルVrを検出し、出力信号線10を介して、この基準レベルVrをサンプルホールドパルスSHNCでサンプリングして、ノイズキャンセル回路32にて、画素信号VOの基準レベルクランプを行なう(図4の期間Tr)。
【0031】
次に、ロードゲート信号LGCELと読み出し信号READを活性化して、FD部2にPD部1の蓄積電荷を転送した後、読み出し信号READを非活性化した後、マージン期間Tmを設けて、ロードゲート信号LGCELを非活性化し、この直後に、画素アンプ5で蓄積信号レベルVsを検出し、出力信号線10を介して、この蓄積信号レベルVsをサンプルホールドパルスSHNCでサンプリングして、ノイズキャンセル回路32にて、画素信号VOのサンプルホールドを行なう(図4の期間Ts)。
【0032】
上記のように、リセット信号RESETをロードゲート信号LGCELよりも早く非活性化することで、FD部2の基準レベルVrが早く安定化する。また、読み出し信号READをロードゲート信号LGCELよりも早く非活性化することで、PD部1から読み出した蓄積信号レベルが早く安定化する。これにより、安定した信号検出が可能になる。
【0033】
続いて、共通電源電圧信号VDDCELを「Low」レベルにして、リセット信号RESETを活性化すると、FD部2の電位は、共通電源電圧信号VDDCELの「Low」レベル(この場合、GND)になり、画素アンプ5は動作しなくなる。以降、垂直ライン走査回路36によって、再びリセット信号RESETと読み出し信号READが活性化されるまで、画素アンプ5は動作しないため、非選択状態となる。
【0034】
すなわち、共通電源電圧信号VDDCELのパルス化と、ロードゲート信号LGCEL、読み出し信号READ及びリセット信号RESETのタイミングによって、3つのゲートトランジスタ3、4、5だけで、光電変換セルの蓄積信号読み出し、蓄積信号リセット、および垂直走査が行えることになり、従来では必要であった垂直セレクトゲートが不要になる。
【0035】
(第3の実施形態)
次に、本発明の第3の実施形態について、図5および図6を参照して説明する。
【0036】
図5は、本発明の第3の実施形態に係るMOS型イメージセンサの全体回路構成図であり、図6は、その駆動方法を示す動作タイミング図である。
【0037】
図5に示す本実施形態が第1および第2の実施形態と異なる点は、図2の構成に加えて、電子シャッター走査回路37を設けた点にあり、電子シャッター走査回路37から、FD部2の電荷掃き出し用に、電子シャッター時リセット信号ERESETが、またPD部1からFD部2への蓄積信号転送用に、電子シャッター時読み出し信号EREADが出力される。
【0038】
に示す動作タイミングは、図4の動作タイミングに電子シャッター動作を組み込んだ例を示し、ロードゲート信号LGCELのタイミングに特徴を持たせている。すなわち、蓄積信号を検出する場合は、ロードゲート信号LGCELとしてパルス信号あるいは所定の一定電圧をロードトランジスタ6のゲートに印加してソースフォロア動作させ、蓄積信号を出力せずに蓄積信号のリセットのみ行う場合は、ロードゲート信号LGCELをGND状態にして、ソースフォロア動作させないようにしている。このリセットのみ行う動作により、電子シャッター動作を実現するものである。
【0039】
【発明の効果】
以上説明したように、本発明によれば、FDA方式であるにもかかわらず、1つの光電変換セルを3つのトランジスタゲートだけで構成することができ、開口率の向上およびセルサイズの微細化を実現することが可能となる。
【図面の簡単な説明】
【図1】 光電変換セルの回路構成図
【図2】 本発明の第1および第2の実施形態に係るMOS型イメージセンサの全体回路構成図
【図3】 本発明の第1の実施形態に係るMOS型イメージセンサの駆動方法を示す動作タイミング図
【図4】 本発明の第2の実施形態に係るMOS型イメージセンサの駆動方法を示す動作タイミング図
【図5】 本発明の第3の実施形態に係るMOS型イメージセンサの全体回路構成図
【図6】 図5のMOS型イメージセンサの駆動方法を示す動作タイミング図
【符号の説明】
1 フォトダイオード部(PD部)、
2 フローティングディフュージョン部(FD部)
3 読み出し転送ゲート
4 リセットゲート
5 画素アンプ
6 ロードトランジスタ
7 光電変換セル部の共通電源線
8 読み出しパルス線
9 リセットパルス線
10 出力信号線
11 ロードゲート線
12 ソース共通電源線
31 タイミング発生回路
32 ノイズキャンセル回路
33 水平ライン走査回路
34 出力アンプ
35 マルチプレクサ
36 垂直ライン走査回路
37 電子シャッター走査回路

Claims (7)

  1. 光電変換素子と、前記光電変換素子で光電変換された電荷信号を蓄積するフローティングディフュージョン(FD)部と、前記光電変換素子で光電変換された電荷信号を前記FD部に転送する読み出しトランジスタと、前記FD部の電位を検出する画素アンプと、前記FD部の電位を所定の電位に初期化するリセットトランジスタとを有する光電変換セルが行列状に複数配置され、全ての光電変換セルに共通する前記所定の電位を供給する電源供給部を有する固体撮像装置を駆動する方法であって、
    前記電源供給部の電圧が「High」レベルの期間内に、前記リセットトランジスタをオンして、前記FD部の電位を前記所定の電位に初期化させた後に、前記リセットトランジスタをオフし、その後、前記読み出しトランジスタを介して前記光電変換素子で光電変換された電荷信号を前記FD部に転送し、
    前記電源供給部の電圧が「Low」レベルの状態で、前記リセットトランジスタを「High」にした後に、前記リセットトランジスタを「Low」にし、前記光電変換セルを非選択状態に戻すことを特徴とする固体撮像装置の駆動方法。
  2. 前記電源供給部の電圧が「High」レベルの期間内において、
    前記リセットトランジスタがオン状態での前記FD部の電位をリセットレベルとして前記画素アンプで検出し、
    前記リセットトランジスタがオフ状態でかつ前記読み出しトランジスタがオン状態での前記FD部の電位を蓄積信号レベルとして前記画素アンプで検出し、
    前記リセットレベルと前記蓄積信号レベルの差を検出することを特徴とする請求項1記載の固体撮像装置の駆動方法。
  3. 前記固体撮像装置は、前記画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタをさらに有し、
    前記電源供給部の電圧が「High」レベルの期間内において、
    前記ロードトランジスタと前記リセットトランジスタをオンして、次に前記ロードトランジスタと前記リセットトランジスタをオフして、前記FD部の電位を信号のない基準レベルとして前記画素アンプで検出する工程と、
    前記ロードトランジスタと前記読み出しトランジスタをオンして、次に前記ロードトランジスタと前記読み出しトランジスタをオフして、前記FD部の電位を蓄積信号レベルとして前記画素アンプで検出する工程とを含むことを特徴とする請求項1記載の固体撮像装置の駆動方法。
  4. 前記固体撮像装置は、前記画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタをさらに有し、
    前記電源供給部の電圧が「High」レベルの期間内において、
    前記ロードトランジスタと前記リセットトランジスタをオンして、先に前記リセットトランジスタをオフした後に前記ロードトランジスタをオフして、前記FD部の電位を信号のない基準レベルとして前記画素アンプで検出し、
    次に、前記ロードトランジスタと前記読み出しトランジスタをオンして、次に前記読み出しトランジスタをオフした後に前記ロードトランジスタをオフして、前記FD部の電位を蓄積信号レベルとして前記画素アンプで検出することを特徴とする請求項1記載の固体撮像装置の駆動方法。
  5. 前記固体撮像装置は、前記画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタをさらに有し、
    前記ロードトランジスタに所定の一定電圧を印加して前記ロードトランジスタをオン状態に固定し、
    前記電源供給部の電圧が「High」レベルの期間内において、
    前記リセットトランジスタをオンして、前記FD部の電位をリセットレベルとして前記画素アンプで検出し、
    前記リセットトランジスタをオフし、次に前記読み出しトランジスタをオンして、前記FD部の電位を蓄積信号レベルとして前記画素アンプで検出し、
    前記読み出しトランジスタをオフすることを特徴とする請求項1記載の固体撮像装置の駆動方法。
  6. 前記固体撮像装置は、前記画素アンプの出力信号線を一定電圧に設定するためのロードトランジスタをさらに有し、
    前記電源供給部の電圧が「High」レベルの期間内において、
    前記ロードトランジスタをオフ状態にしたまま前記リセットトランジスタをオン/オフし、次に前記読み出しトランジスタをオン/オフして前記光電変換素子をリセット状態にし、
    前記電源供給部の電圧を「High」レベルから「Low」レベルにして、前記ロードトランジスタをオフ状態にしたまま前記リセットトランジスタをオン/オフし、前記光電変換セルを非選択状態にすることを特徴とする請求項1記載の固体撮像装置の駆動方法。
  7. 光電変換素子と、前記光電変換素子で光電変換された電荷信号を蓄積するフローティングディフュージョン(FD)部と、前記光電変換素子で光電変換された電荷信号を前記FD部に転送する読み出しトランジスタと、前記FD部の電位を検出する画素アンプと、前記FD部の電位を所定の電位に初期化するリセットトランジスタとを有する光電変換セルが行列状に複数配置された固体撮像装置であって、
    全ての光電変換セルに共通する前記所定の電位を供給する電源供給部を有し、
    前記電源供給部の電圧が「High」レベルの期間内に、前記リセットトランジスタをオンして、前記FD部の電位を前記所定の電位に初期化させた後に、前記リセットトランジスタをオフし、
    前記電源供給部の電圧が「Low」レベルの状態で、前記リセットトランジスタを「High」にした後に、前記リセットトランジスタを「Low」にし、前記光電変換セルを非選択状態に戻すことを特徴とする固体撮像装置。
JP2001233697A 2001-08-01 2001-08-01 固体撮像装置およびその駆動方法 Expired - Lifetime JP3782326B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001233697A JP3782326B2 (ja) 2001-08-01 2001-08-01 固体撮像装置およびその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001233697A JP3782326B2 (ja) 2001-08-01 2001-08-01 固体撮像装置およびその駆動方法

Publications (3)

Publication Number Publication Date
JP2003046864A JP2003046864A (ja) 2003-02-14
JP2003046864A5 JP2003046864A5 (ja) 2005-06-16
JP3782326B2 true JP3782326B2 (ja) 2006-06-07

Family

ID=19065441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001233697A Expired - Lifetime JP3782326B2 (ja) 2001-08-01 2001-08-01 固体撮像装置およびその駆動方法

Country Status (1)

Country Link
JP (1) JP3782326B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988189B2 (ja) 2002-11-20 2007-10-10 ソニー株式会社 固体撮像装置
JP3794637B2 (ja) 2003-03-07 2006-07-05 松下電器産業株式会社 固体撮像装置
JP4231322B2 (ja) * 2003-04-08 2009-02-25 パナソニック株式会社 固体撮像装置及び撮像方法
US7349019B2 (en) 2003-07-30 2008-03-25 Matsushita Electric Industrial Co., Ltd. Solid-state imaging device, camera, power supply device and method thereof
US7528872B2 (en) 2003-08-04 2009-05-05 Olympus Corporation Image apparatus, driving method, and camera
JP4194544B2 (ja) 2003-12-05 2008-12-10 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP4734847B2 (ja) * 2004-05-06 2011-07-27 ソニー株式会社 固体撮像装置
JP2005347793A (ja) * 2004-05-31 2005-12-15 Matsushita Electric Ind Co Ltd 撮像装置
JP4858281B2 (ja) * 2006-05-16 2012-01-18 コニカミノルタホールディングス株式会社 固体撮像装置
JP2008042347A (ja) * 2006-08-02 2008-02-21 Canon Inc 撮像素子及びその制御方法、及び撮像装置
JP5111140B2 (ja) * 2008-02-06 2012-12-26 キヤノン株式会社 固体撮像装置の駆動方法、固体撮像装置、及び撮像システム
JP5153378B2 (ja) * 2008-02-15 2013-02-27 キヤノン株式会社 固体撮像装置及びその駆動方法
JP5229294B2 (ja) * 2010-10-04 2013-07-03 ソニー株式会社 固体撮像装置
US9257468B2 (en) 2012-11-21 2016-02-09 Olympus Corporation Solid-state imaging device, imaging device, and signal reading medium that accumulates an amplified signal without digitization
JP2012248953A (ja) * 2011-05-25 2012-12-13 Olympus Corp 固体撮像装置、撮像装置、および信号読み出し方法

Also Published As

Publication number Publication date
JP2003046864A (ja) 2003-02-14

Similar Documents

Publication Publication Date Title
US9479715B2 (en) Solid-state imaging device, method of driving the same, and electronic system including the device
KR102212100B1 (ko) 분할-게이트 조건부-재설정 이미지 센서
JP3782326B2 (ja) 固体撮像装置およびその駆動方法
KR100552946B1 (ko) 확장된 동적 범위의 이미지 센서 시스템
KR101069524B1 (ko) 픽셀 개별 안티-이클립스 회로 및 그 동작 방법
KR100954487B1 (ko) Cmos 이미저에서의 효과적인 전하 전송
US8730345B2 (en) Solid-state imaging apparatus, driving method thereof and imaging system
US7612819B2 (en) CMOS image sensor and method of operating the same
US20050128327A1 (en) Device and method for image sensing
JP4916517B2 (ja) 傾斜付き転送ゲート・クロックを使用するa/dコンバータ
TWI390976B (zh) 訊號處理裝置、固態攝像裝置以及畫素訊號產生方法
US8681253B2 (en) Imaging system for creating an output signal including data double-sampled from an image sensor
JP2008511255A (ja) 画素リセット電圧昇圧用画素
WO2008088879A1 (en) Image sensor with gain control
JPH114385A (ja) Cmosを基礎とするピクセル構造の高ダイナミックレンジの読み出し信号を得る方法及びそのcmosを基礎とするピクセル構造
JP4300635B2 (ja) 固体撮像装置
US5777671A (en) Solid state imager having high frequency transfer mode
US20040085466A1 (en) Digital pixel sensor with anti-blooming control
JP3782327B2 (ja) 固体撮像装置およびその駆動方法
JP2000209508A (ja) 固体撮像装置
US20040252215A1 (en) Solid state imaging device
JP2000022118A (ja) 撮像装置
JP2003046865A5 (ja)
JP4320693B2 (ja) 固体撮像装置
JP3628970B2 (ja) 固体撮像装置及びその駆動方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060309

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120317

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130317

Year of fee payment: 7