JP4230243B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP4230243B2 JP4230243B2 JP2003042632A JP2003042632A JP4230243B2 JP 4230243 B2 JP4230243 B2 JP 4230243B2 JP 2003042632 A JP2003042632 A JP 2003042632A JP 2003042632 A JP2003042632 A JP 2003042632A JP 4230243 B2 JP4230243 B2 JP 4230243B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- layer
- iridium
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、より詳しくは、強誘電体キャパシタを備えた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
電源を切っても情報が残存する不揮発性メモリには幾つかのタイプがあるが、中でもFeRAM (Ferroelectric Random Access Memory)はその高速動作と低電圧動作とにより近年注目されている。
【０００３】
FeRAMは、下部電極、キャパシタ強誘電体膜、及び上部電極をこの順に積層してなる強誘電体キャパシタを備え、キャパシタ強誘電体膜の二つの分極方向をそれぞれ「０」、「１」に対応させることで情報を記憶する。「０」、「１」の分別は、キャパシタ強誘電体膜の分極量が大きい程容易となるが、そのためには良好な結晶性がキャパシタ強誘電体膜に要求される。
【０００４】
一般的に使用されるキャパシタ強誘電体膜としてはPZT(Pb(Zrx, Ti1-x)O3)膜があり、このPZT膜は(001)方向に分極する。従って、PZT膜では、その配向を(001)方向に揃えることにより自発分極を最大にできるが、通常は(001)方向へ配向を揃えることはできず、代わりに(111)方向へ配向を揃えることにより自発分極を稼ぐのが一般的である。
【０００５】
PZT膜の膜質はその成膜方法と下部電極の構成材料とに大きく依存するため、PZTの成膜方法と相性の良い下部電極を見つけることが重要となる。例えば、PZT膜をスパッタ法により形成する場合は、Ti膜とPt膜とをこの順に積層したPt/Ti膜が下部電極として採用されている。この場合、Pt膜は、(111)方向に配向するように形成される。
【０００６】
このようなPt/Ti下部電極によれば、スパッタで形成されたPZT膜に対して結晶化アニールを行う際、アニールの熱によってTi膜中のTi原子がPt膜内でPt結晶粒界に沿って拡散してPt膜表面にまで達し、そのTi原子がPZT膜中の酸素によって酸化されてTiO2核となる。
【０００７】
このTiO2核は、PZT膜の初期成長核となると共に、PZT膜の配向を(111)方向に揃える役割を果たすので、得られたPZTは(111)方向に配向したFeRAMに好適な膜となる。しかも、共に(111)方向に配向したPt膜とPZT膜との格子定数が近いため、これらの膜の間に格子不整合が殆ど生じず、(111)方向の配向がPZT膜に現れやすくなる。
【０００８】
上記では、スパッタ法によりPZT膜を形成したが、この他にMOCVD(Metal Organic Chemical Vapor Deposition)法でPZT膜を形成する方法も現在検討されている。MOCVD法で形成したPZT膜は、スパッタ法で形成したものよりも高密度な結晶となるため、強誘電体キャパシタを微細化しても大きな残留分極量を確保することが可能となり、FeRAMの高集積化を推し進めることが可能となる。
【０００９】
ところが、上記のPt/Ti下部電極上にMOCVD法によりPZT膜を形成すると、下部電極のPtとMOCVDの雰囲気中のPbとが反応してリーク電流の大きなPZT膜しか得られず、また、下部電極に表面荒れが生じてしまう。
【００１０】
このような不都合を解消するため、Ptと同じ白金族元素であるIrをPtに代えて使用し、Ir/Ti膜で下部電極を構成することも検討されている。
【００１１】
しかしながら、IrはPtに比べて密でありグレインサイズも小さいため、下地のTiがIr膜を拡散してIr膜の表面に至ることができず、PZTの成長核となるべきTiO2核を形成することができない。更に、PZT膜の配向を(111)方向にすべくIr膜の配向を(111)方向に揃えても、(111)方向に配向したIr膜の格子定数が(111)方向に配向したPZT膜のそれより小さいため二つの膜の間で格子定数のミスマッチが生じ、PZT膜が(100)方向やランダムな方向に成長してしまう。
【００１２】
これとは別の下部電極構造として、Ir膜の上にスパッタ法によりIrO2膜を形成し、得られたIrO2/Irを下部電極として使用することが特許文献１において提案されている。
【００１３】
また、公開はされていないが、特願２００１−２５２９７４においては、(111)方向に配向したIr層と(200)方向に配向したIrO2とをこの順に積層し、それらを下部電極として使用することが提案されている。
【００１４】
更に、特許文献２によると、単一金属元素で構成された電極では金属が結晶質となって電極表面に凹凸が生じ、これによりキャパシタ誘電体膜を薄膜化できない点が開示されている。この不都合を回避するために、特許文献２では、複数の金属からなる合金で電極を形成し、これにより電極を非晶質化してその表面の凹凸を小さくする点が開示されている。
【００１５】
【特許文献１】
特開２００２−１５１６５６号公報
【特許文献２】
特開平１１−３３０３８８号公報
【００１６】
【発明が解決しようとする課題】
ところが、特許文献１では、スパッタで形成されたIrO2膜が(110)方向に配向するため、IrO2膜と(111)方向に配向したPZT膜との格子不整合が大きなり、PZT膜が(101)方向、(110)方向、又はランダムに配向して、PZT膜の残留分極量が小さくなってしまう。
【００１７】
また、特願２００１−２５２９７４では、IrO2/Ir下部電極のIrO2膜を(200)に配向させることにより、(111)方向に配向したPZT膜とIrO2膜との格子定数の差を小さくしているが、IrO2膜の配向をこのように制御するのは非常に難しい。そのため、(200)以外の配向、例えば(110)方向等の配向がIrO2膜内に現れる可能性が高くなり、PZT膜の配向が(111)方向に支配的であっても別方向の配向がPZT膜に形成され、結果的にPZT膜の自発分極値が低下してしまう。
【００１８】
本発明の目的は、従来よりも大きな自発分極値を有する強誘電体膜をMOCVD法で形成することができる半導体装置とその製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
本発明の一観点によれば、半導体基板と、前記半導体基板の上方に形成された絶縁膜と、下部電極、強誘電体膜、及び上部電極を前記絶縁膜上に順に形成してなる強誘電体キャパシタと、を有し、前記下部電極は、表層部分がアモルファス化したイリジウム層を最上層に有し、前記強誘電体膜は、 Pb(Zr x ,Ti 1-x )O 3 （但し、 x は 0 ≦ x ≦ 1 を満たす実数）、 PLZT 、及び PCSLZT のいずれかにより構成され、その X 光回折光が (111) 方向にピークを有する半導体装置が提供される。
【００２０】
また、本発明の別の観点によれば、半導体基板の上方に絶縁膜を形成する工程と、前記絶縁膜上にイリジウム層を形成する工程と、前記イリジウム層の表層を酸化して酸化イリジウム層を形成する工程と、前記酸化されたイリジウム層上にMOCVD法によりPb(Zr x ,Ti 1-x )O 3 （但し、 x は 0 ≦ x ≦ 1 を満たす実数）、 PLZT 、及び PCSLZT のいずれかにより構成される強誘電体膜を形成する工程と、前記強誘電体膜上に上部電極用導電層を形成する工程と、前記イリジウム層、前記強誘電体膜、及び前記上部電極用導電層をパターニングすることにより、前記イリジウム層を下部電極とし、前記強誘電体膜をキャパシタ強誘電体膜とし、前記上部電極用導電層を上部電極とする工程と、を有し、前記強誘電体膜を形成することにより、前記酸化イリジウム層がアモルファスイリジウム層となり、前記強誘電体膜のＸ線回折光は (111) 方向にピークを有する半導体装置の製造方法が提供される。
【００２１】
次に、本発明の作用について説明する。
【００２２】
本発明によれば、イリジウム層の表層を酸化して二酸化イリジウム層を形成し、その上にMOCVD法により強誘電体膜を形成するので、MOCVDの成膜雰囲気中に含まれる金属元素が二酸化イリジウム層から供給される酸素によって酸化されて金属酸化物が生成され、その金属酸化物によって特定方向の配向が強誘電体膜に誘起される。
【００２３】
しかも、二酸化イリジウム層は、強誘電体膜の成膜終了時にはその中の酸素が全て無くなってアモルファスイリジウム層へと変化し、このアモルファスイリジウム層が強誘電体膜とイリジウム層との格子不整合を緩衝する緩衝層として機能するので、特定方向以外の配向が強誘電体膜に現れるのが防止され、強誘電体膜の自発分極が大きくなる。
【００２４】
なお、強誘電体膜としてPb(Zrx, Ti1-x)O3(但し、xは0≦x≦1を満たす実数) 、PLZT、及びPCSLZTのいずれかにより構成される膜を形成する場合は、上記の金属酸化物としてTiO2が生成され、このTiO2により(111)方向の配向が強誘電体膜に誘起される。
【００２５】
また、イリジウム層の酸化を熱酸化により行うと、イリジウム層の表面からある程度の深さまで酸化が行われると酸化速度が遅くなるので、二酸化イリジウム層の膜厚を時間によって容易に制御することが可能となる。
【００２６】
【発明の実施の形態】
以下に本発明の実施形態を図面に基づいて説明する。
【００２７】
図１〜図６は、本発明の実施形態に係る半導体装置の形成工程を示す断面図である。以下では、強誘電体キャパシタの直下に導電性プラグが形成されるスタック型のFeRAMを例にしながら説明するが、本発明はこれに限定されず、プレーナ型のFeRAMにも適用することができる。
【００２８】
まず、図１(a)に示す断面構造を形成するまでの工程を説明する。
【００２９】
図１(a)に示すように、ｎ型又はｐ型のシリコン（半導体）基板１のトランジスタ形成領域の周囲にフォトリソグラフィー法により素子分離用溝を形成した後に、素子分離用溝の中に酸化シリコン(SiO2)を埋め込んで素子分離絶縁膜２を形成する。そのような構造の素子分離絶縁膜２は、ＳＴＩ(Shallow Trench Isolation)と呼ばれる。なお、ＬＯＣＯＳ（Local Oxidation of Silicon）法により形成した絶縁膜を素子分離絶縁膜として採用してもよい。
【００３０】
続いて、シリコン基板１のトランジスタ形成領域にｐ型不純物を導入してｐウェル１ａを形成する。さらに、シリコン基板１のトランジスタ形成領域表面を熱酸化して、ゲート絶縁膜３となるシリコン酸化膜を形成する。
【００３１】
次に、シリコン基板１の上側全面に非晶質又は多結晶のファスシリコン膜及びタングステンシリサイド膜を順次形成し、これらのシリコン膜及びタングステンシリサイド膜をフォトリソグラフィー法によりパターニングして、ゲート電極４ａ，４ｂを形成する。
【００３２】
なお、１つのｐウェル１ａ上には２つのゲート電極４ａ，４ｂが並列に形成され、それらのゲート電極４ａ，４ｂはワード線の一部を構成する。
【００３３】
次に、ｐウェル１ａのうちゲート電極４ａ，４ｂの両側にｎ型不純物をイオン注入してソース／ドレインとなる第１〜第３のｎ型不純物拡散領域５ａ〜５ｃを形成する。
【００３４】
さらに、ＣＶＤ法により絶縁膜、例えば酸化シリコン（SiO2）膜をシリコン基板１の全面に形成した後に、その絶縁膜をエッチバックしてゲート電極４ａ，４ｂの両側部分に絶縁性のサイドウォールスペーサ６として残す。
【００３５】
続いて、ゲート電極４ａ，４ｂとサイドウォールスペーサ６をマスクに使用して、第１〜第３のｎ型不純物拡散領域５ａ〜５ｃに再びｎ型不純物をイオン注入することにより、第１〜第３のｎ型不純物拡散領域５ａ〜５ｃをＬＤＤ(Lightly Doped Drain)構造にする。
【００３６】
なお、１つのトランジスタ形成領域における２つのゲート電極４ａ，４ｂの間の第１のｎ型不純物拡散領域５ａはビット線に電気的に接続され、トランジスタ形成領域の両端側の第２、第３のｎ型不純物拡散領域５ｂ，５ｃはキャパシタの下部電極に電気的に接続される。
【００３７】
以上の工程により、ｐウェル１ａにはゲート電極４ａ，４ｂとＬＤＤ構造のｎ型不純物拡散層５ａ〜５ｃを有する２つのＭＯＳトランジスタＴ1，Ｔ2が形成される。
【００３８】
次に、ＭＯＳトランジスタＴ1，Ｔ2を覆うカバー絶縁膜７として約２００ｎｍの厚さの酸窒化シリコン（SiON）膜をプラズマＣＶＤ法によりシリコン基板１の全面に形成する。その後、ＴＥＯＳガスを用いるプラズマＣＶＤ法により、膜厚１．０μｍ程度の酸化シリコン（SiO2）を第１層間絶縁膜８としてカバー膜７の上に形成する。
【００３９】
続いて、第１層間絶縁膜８の緻密化処理として、例えば常圧の窒素雰囲気中で第１層間絶縁膜８を７００℃の温度で３０分間熱処理する。その後に、第１層間絶縁膜８の上面を化学機械研磨（ＣＭＰ）法により平坦化する。
【００４０】
次に、図１(b)に示す構造を形成するまでの工程を説明する。
【００４１】
まず、フォトリソグラフィー法によりカバー絶縁膜７と第１層間絶縁膜８をパターニングして、第１の不純物拡散領域５ａに到達する深さの第１のコンタクトホール８ａを形成する。その後、第１層間絶縁膜８上面とコンタクトホール８ａ内面に、グルー膜として膜厚３０ｎｍのチタン（Ti）膜と膜厚５０ｎｍの窒化チタン（TiN）膜をスパッタ法により順に形成する。さらに、WF6を用いるＣＶＤ法によってタングステン（Ｗ）膜をTiN膜上に成長して第１のコンタクトホール８ａ内を完全に埋め込む。
【００４２】
続いて、Ｗ膜、TiN膜及びTi膜をＣＭＰ法により研磨して第１層間絶縁膜８の上面上から除去する。第１のコンタクトホール８ａ内に残されたタングステン膜、TiN膜及びTi膜は第１導電性プラグ９として使用される。
【００４３】
その後に、図１(c)に示すように、第１層間絶縁膜８上と第１導電性プラグ９上に、膜厚１００ｎｍの窒化シリコン(Si3N4）よりなる酸化防止絶縁膜１０ａと膜厚１００ｎｍのSiO2よりなる下地絶縁膜１０ｂをプラズマＣＶＤ法により順に形成する。そのSiO2膜はＴＥＯＳを用いてプラズマＣＶＤにより成長される。酸化防止絶縁膜１０ａは、後のアニール等による熱処理の際にプラグ９が異常酸化してコンタクト不良を起こさないようにするために形成され、その膜厚を例えば７０ｎｍ以上にすることが望ましい。
【００４４】
次に、図２(a)に示すように、レジストパターン（不図示）を用いて酸化防止絶縁膜１０ａ、下地絶縁膜１０ｂ及び第１層間絶縁膜８をエッチングすることにより、第２及び第３の不純物拡散領域５ｂ，５ｃの上に第２及び第３のコンタクトホール８ｂ，８ｃを形成する。
【００４５】
さらに、下地絶縁膜１０ｂ上面と第２、第３のコンタクトホール８ｂ，８ｃ内面に、グルー膜として膜厚３０ｎｍのTi膜と膜厚５０ｎｍのTiN膜をスパッタ法により順に形成する。その後に、ＣＶＤ法によりＷ膜をTiN膜上に成長して第２、第３のコンタクトホール８ｂ，８ｃ内を完全に埋め込む。
【００４６】
続いて、図２(b)に示すように、Ｗ膜、TiN膜及びTi膜をＣＭＰ法により研磨して下地絶縁膜１０ｂの上面上から除去する。これにより第２、第３のコンタクトホール８ｂ，８ｃ内に残されたタングステン膜、TiN膜及びTi膜をそれぞれ第２、第３導電性プラグ１１ａ，１１ｂとする。
【００４７】
次に、図２(c)に示す構造を得るまでの工程について説明する。
【００４８】
まず、不図示のスパッタチャンバ内にシリコン基板１を容れて基板温度を５５０℃に保持し、流量が１９９sccmのArガスをスパッタガスとしてそのチャンバ内に導入すると共に、不図示の真空ポンプでチャンバ内を排気してチャンバ内の圧力を約７．５×１０-4Torrに保持する。その後、イリジウム(Ir)のターゲット（不図示）に０．３kWのDCパワーを３５０秒間印加することにより、第２、第３導電性プラグ１１ａ，１１ｂ上と下地絶縁膜１０ｂ上に厚さが約１５０nmのイリジウム層１５を形成する。このイリジウム層１５は多結晶構造を有し、その各グレインのイリジウム層１５表面における配向は(111)方向となる。
【００４９】
なお、イリジウム層１５の形成方法はスパッタ法に限定されず、MOD (Metal Organic Deposition)法、ゾルゲル法、又はCVD法によりイリジウム層１５を形成してもよい。
【００５０】
その後に、図３(a)に示すように、不図示の横型電気炉内にシリコン基板１を容れて基板温度を５００℃〜６５０℃、例えば６５０℃に保持し、100％のO2を６slmの流量で炉内に流しながら常圧下でイリジウム層１５の表層を熱酸化する。これにより、表面からの深さが１０nm以下にあるイリジウム層１５の表層部分が酸化され、厚さ１０nmの二酸化イリジウム（IrO2）層１５ｂが形成される。これより厚い二酸化イリジウム層１５ｂを形成しようとすると、酸化に長時間を要するので、二酸化イリジウム層１５ｂの膜厚は１０nmに留めておくのが好ましい。
【００５１】
なお、熱酸化の際の温度の上限を６５０℃としたのは、これより高い温度ではイリジウムがIrO4となって揮発してしまうためである。また、温度の下限を５００℃としたのは、これよりも低い温度だと酸化に長時間を要し、FeRAMの製造工程のスループットが低下して好ましくないためである。
【００５２】
このような熱酸化によれば、イリジウム層１５の表面からある程度の深さまで酸化が行われると酸化速度が遅くなるので、二酸化イリジウム層１５ｂの膜厚は時間によって容易に制御される。
【００５３】
また、熱酸化で形成された二酸化イリジウム層１５ｂの配向は主に(110)配向となるが、本実施形態ではその配向の向きは重要ではなく、無配向であってもよい。
【００５４】
なお、上記の熱酸化用の処理装置としては、横型電気炉の他に、縦型電気炉、ホットプレート、RTA(Rapid Thermal Annealing)を使用してもよい。更に、酸化雰囲気も上記に限定されず、アルゴン(Ar)等の不活性ガスが添加された酸素雰囲気中で二酸化イリジウム層１５ｂを形成してもよい。
【００５５】
次に、図３(b)に示す構造を得るまでの工程について説明する。
【００５６】
まず、不図示のMOCVD（有機金属ＣＶＤ）用のリアクタ内に基板１を容れて基板温度を６２０℃に保持する。
【００５７】
その後、鉛（Pb）供給用の有機ソースとしてPb(thd)2(Pb(C11H19O2)2)をTHF(Tetra Hydro Furan: C4H8O)液に０．３mol/lの濃度で溶解させたものを０．３２ml/minの流量で気化器（不図示）に導入する。また、ジルコニウム（Zr）供給用の有機ソースとしてZr(DMHD)4(Zr(C9H15O2)4)をTHF液に０．３mol/lの濃度で溶解させたものを使用し、それを０．２ml/minの流量で気化器に導入する。更に、チタン（Ti）供給用のソースとしてTi(O-iPr)2(thd)2(Ti(C3H7O)2(C11H19O2)2)をTHF液に０．３mol/lの濃度で溶解させたものを使用し、それを０．２ml/minの流量で気化器に導入する。
【００５８】
気化器は約２６０℃の温度に加熱されており、上述の各有機ソースは気化器内で気化する。気化した各有機ソースは、気化器において流量が２５００sccmの酸素と混合された後、リアクタ上部のシャワーヘッドに導入されて一様な流れとなり、シャワーヘッドと対向して載置されたシリコン基板１に向けて均一に噴射される。なお、リアクタ内における酸素の分圧は例えば５Torrに保持される。
【００５９】
このような状態を４２０秒間維持すると、二酸化イリジウム層１５ｂがアモルファスイリジウム層１５ｃに変化すると共に、厚さ１２０nmのPZT膜がそのアモルファスイリジウム層１５ｃ上に強誘電体膜１６として形成される。二酸化イリジウム層がアモルファス化する理由については後述する。
【００６０】
なお、PZT強誘電体膜１６の組成比はPb(Zrx, Ti1-x)O3(0≦x≦1)中のxの値によって定まるが、この値は各有機ソースの混合比によって制御することが可能であり、特に限定されるものではない。
【００６１】
次に、図４(a)に示す構造を得るまでの工程について説明する。
【００６２】
まず、強誘電体膜１６の上に、上部電極用導電層１７として例えば膜厚２００ｎｍの二酸化イリジウムをスパッタ法により形成する。
【００６３】
その後、上部電極用導電層１７上に、ハードマスク１８としてTiN膜とSiO2膜を順に形成する。そのハードマスク１８は、フォトリソグラフィー法により第２及び第３導電性プラグ１１ａ，１１ｂの上方にキャパシタ平面形状となるようにパターニングされる。
【００６４】
次に、図４(b)に示すように、ハードマスク１８に覆われない領域の上部電極用導電層１７、強誘電体膜１６、アモルファスイリジウム層１５ｃ、及びイリジウム層１５を順次エッチングする。この場合、強誘電体膜１６は、塩素とアルゴンを含む雰囲気中でスパッタ反応によりエッチングされる。また、上部電極用導電層１７、アモルファスイリジウム層１５ｃ、及びイリジウム層１５は、臭素(Br2）導入雰囲気中、Brを含む雰囲気中、又はHBrと酸素のみを導入した雰囲気中でスパッタ反応によりエッチングされる。
【００６５】
以上により、下地絶縁膜１０ｂの上には、イリジウム層１５及びアモルファスイリジウム層１５ｃよりなる下部電極１５ａと、強誘電体膜１６よりなるキャパシタ強誘電体膜１６ａと、上部電極用導電層１７よりなる上部電極１７ａとが形成され、これらにより強誘電体キャパシタＱが構成される。
【００６６】
そして、トランジスタ形成領域において、１つの下部電極１５ａは第２導電性プラグ１１ａを介して第２不純物拡散領域５ｂに電気的に接続され、また、別の下部電極１５ａは第３導電性プラグ１１ｂを介して第３不純物拡散領域５ｃに電気的に接続される。
【００６７】
その後に、ハードマスク１８を除去する。
【００６８】
続いて、エッチングによる強誘電体膜１６のダメージを回復するために、回復アニールを行う。この場合の回復アニールは、例えば、基板温度５５０℃、６０分間の条件で酸素雰囲気中で行われる。
【００６９】
次に、図５(a)に示すように、強誘電体キャパシタＱを覆う保護膜１９として膜厚５０ｎｍのPZT膜をスパッタにより下地絶縁膜１０ｂの上に形成した後に、酸素雰囲気中で６５０℃で６０分間の条件でキャパシタＱをアニールする。この保護膜１９は、プロセスダメージからキャパシタＱを保護するものであって、PZT膜の他、アルミナ膜を成膜してもよい。
【００７０】
その後、ＴＥＯＳガスを用いるプラズマＣＶＤ法により、第２層間絶縁膜２０として膜厚１．０μｍ程度の酸化シリコン（SiO2）を保護膜１９上に形成する。さらに、第２層間絶縁膜２０の上面をＣＭＰ法により平坦化する。この例では、ＣＭＰ後の第２層間絶縁膜２０の残りの膜厚は、キャパシタＱの上部電極１７ａ上で３００ｎｍ程度とする。
【００７１】
次に、レジストマスク（不図示）を用いて、図５(b)に示すように、第２層間絶縁膜２０、保護膜１９、酸化防止絶縁膜１０ａ及び下地絶縁膜１０ｂをエッチングすることにより第１導電プラグ９の上にホール２０ａを形成する。
【００７２】
さらに、ホール２０ａ内と第２層間絶縁膜２０上に、グルー膜として膜厚５０ｎｍのTiN膜をスパッタ法により形成する。さらに、ＣＶＤ法によりＷ膜をグルー層上に成長するとともにホール２０ａ内を完全に埋め込む。
【００７３】
続いて、Ｗ膜及びTiN膜をＣＭＰ法により研磨して第２層間絶縁膜２０の上面上から除去する。そして、ホール２０ａ内に残されたタングステン膜及びグルー層を、第４導電性プラグ２１とする。この第４導電性プラグ２１は、第１導電性プラグ９を介して第１不純物拡散領域５ａに電気的に接続される。
【００７４】
次に、図６に示す構造を形成するまでの工程を説明する。
【００７５】
まず、第４導電性プラグ２１上と第２層間絶縁膜２０上に、第２の酸化防止膜（不図示）としてSiON膜をＣＶＤ法により形成する。さらに、第２の酸化防止膜と第２層間絶縁膜２０をフォトリソグラフィー法によりパターニングしてキャパシタＱの上部電極１７ａ上にコンタクトホール２０ｂを形成する。
【００７６】
コンタクトホール２０ｂを形成することによりダメージを受けた強誘電体キャパシタＱはアニールによって回復される。そのアニールは、例えば酸素雰囲気中で基板温度５５０℃として６０分間行われる。
【００７７】
その後に、第２層間絶縁膜２０上に形成された酸化防止膜をエッチバックによって除去するとともに、第４導電性プラグ２１の表面を露出させる。
【００７８】
次に、強誘電体キャパシタＱの上部電極１７ａ上のコンタクトホール２０ｂ内と第２層間絶縁膜２０の上に多層金属膜を形成する。その後に、多層金属膜をパターニングすることにより、コンタクトホール２０ｂを通して上部電極１７ａに接続される一層目金属配線２１ａと第４導電性プラグ２１に接続される導電性パッド２１ｂを形成する。その多層金属膜として、例えば、膜厚６０ｎｍのTi、膜厚３０ｎｍのTiN、膜厚４００ｎｍのAl-Cu、膜厚５ｎｍのTi、及び膜７０ｎｍのTiNを順に形成した構造を採用する。
【００７９】
なお、多層金属膜のパターニング方法として、多層金属膜の上に反射防止膜を形成し、さらに反射防止膜上にレジストを塗布した後に、レジストを露光、現像して配線形状等のレジストパターンを形成し、そのレジパターンを用いて反射防止膜と多層金属膜をエッチングする方法を採用する。
【００８０】
この後は、第２層間絶縁膜２０、一層目金属配線２１ａ、及び導電性パッド２１ｂの上に第３層間絶縁膜（不図示）を形成し、第４導電性プラグ２１と電気的に接続される第５導電性プラグをその第３層間絶縁膜のホール内に形成するが、その詳細は省略する。
【００８１】
上記した本実施形態によれば、イリジウム層１５の表面を酸化して二酸化イリジウム層１５ｂを形成した後、その上にMOCVD法によりPZT強誘電体膜１６を形成する工程を採用している。本願発明者は、このPZT強誘電体膜１６の成膜メカニズムとその特性を明らかにするため、次のような実験を行った。図７〜図８は、その実験において使用されたPZT強誘電体膜のサンプルの形成工程について示す断面図である。
【００８２】
この実験においては、図７(a)に示すように、不図示のスパッタチャンバ内にシリコン基板３０を容れて基板温度を５５０℃に保持し、流量が１９９sccmのArガスをスパッタガスとしてそのチャンバ内に導入すると共に、不図示の真空ポンプでチャンバ内を排気してチャンバ内の圧力を約７．５×１０-4Torrに保持した。その後、イリジウム(Ir)のターゲット（不図示）に０．３kWのDCパワーを３５０秒間印加することにより、厚さが１５０nmのイリジウム層３１をシリコン基板３０上に形成した。このイリジウム層３１は多結晶構造を呈し、その各グレインの配向は(111)方向となる。
【００８３】
その後に、図７(b)に示すように、不図示の横型電気炉内にシリコン基板３０を容れて基板温度を６５０℃に保持し、O2が100％の常圧雰囲気中でイリジウム層３１の表面を熱酸化して厚さ１０nmの二酸化イリジウム層３１ａを形成した。
【００８４】
続いて、不図示のMOCVD用のリアクタ内にシリコン基板３０を容れて基板温度を６２０℃に保持した。そして、Pb(thd)2をTHF液に溶解させたものを０．３２ml/min、Zr(DMHD)4をTHF液に溶解させたものを０．２ml/min、及びTi(O-iPr)2(thd)2をTHF液に溶解させたものを０．２ml/minの流量でそれぞれ２６０℃に加熱された気化器（不図示）に導入した。なお、これらの有機ソースの濃度は上記したのと同様である。
【００８５】
気化器で気化した上述の各有機ソースは、気化器内において流量が２５００sccmの酸素と混合された後、リアクタ上部のシャワーヘッドに導入されて一様な流れとされ、シャワーヘッドと対向して載置されたシリコン基板３０に向けて均一に噴射された。なお、リアクタ内の酸素の分圧は５Torrに保持された。
【００８６】
これにより、リアクタ内はPZTの成膜雰囲気となるが、その雰囲気中に含まれるチタン(Ti)は、雰囲気中の他の元素よりも酸化され易い。
【００８７】
そのため、図７(c)に示すように、PZT膜形成の初期において雰囲気中のチタンが二酸化イリジウム層３１ａ中の酸素によって酸化され、二酸化イリジウム層３１ａ上にTiO2核３３として析出する。
【００８８】
初期の段階においては、結晶化されたPZTが成長することはなく、極薄い未結晶PZT膜３２が二酸化イリジウム層３１ａ上に形成されるのみであり、二酸化イリジウム層３１ａ内にも酸素が未だ残留する。
【００８９】
ところが、或る程度時間が経過すると、酸素の供給源であった二酸化イリジウム層３１ａの厚さが１０nmと薄いので、その中から酸素が完全に抜けてしまう。その結果、図８(a)に示すように、二酸化イリジウム層３１ａがアモルファスイリジウム層３１bへと変化し、このアモルファスイリジウム層３１ｂとイリジウム層３１とで構成される下部電極３１ｃが得られる。また、これと共に、TiO2核３３が結晶の成長核となって未結晶化PZT膜３２の結晶化が開始し、PZT結晶粒３２ａがアモルファスイリジウム層３１ｂ上に成長する。
【００９０】
このPZT結晶粒３２ａにはTiO2核３３の作用によって(111)方向の配向が誘起されるので、PZT結晶粒３２ａの成長を更に進めて得られた図８(b)のPZT膜３２ｂの配向も(111)方向が支配的となる。しかも、アモルファスイリジウム層３１ｂが緩衝層として機能するので、(111)イリジウム層３１と(111)PZT膜３２ｂとの格子不整合が緩和され、(111)以外の配向がPZT膜３２ｂに現れるのが防止される。
【００９１】
図９は、このPZT膜３２ｂの成膜前後における二酸化イリジウム層３１ａの結晶構造をXRD(X Ray Diffraction)により調査して得られたグラフである。図９の横軸におけるθは、試料表面に対するX線の入射を示し、縦軸は、X線の回折光を任意単位で表したものである。
【００９２】
これに示されるように、PZT膜３２ｂの成膜前においては(110)方向の回折強度にピークが現れているので、二酸化イリジウム層３１ａの配向が(110)方向であることが理解される。
【００９３】
一方、PZT膜３２ｂの成膜後においては(110)方向のピークが観測されない。これは、二酸化イリジウム層３１ａから酸素が抜け、二酸化イリジウム層３１ａが全てアモルファスイリジウム層３１ｂに変化したことを示す。
【００９４】
なお、二酸化イリジウム層３１ａがアモルファス状態に変化したことについては、図１２(a)、(b)を比較しても理解することができる。図１２(a)、(b)は、イリジウム層３１とPZT膜３２ｂとの界面近傍の電子顕微鏡写真を基にして描いた断面図であり、図１２(a)は二酸化イリジウム層３１ａを形成しない場合を示し、図１２(b)はそれを熱酸化により形成した場合を示す。
【００９５】
両者を比較すると、二酸化イリジウム層３１ａを形成しない場合（図１２(a)）では、イリジウム層３１とPZT膜３２ｂとの界面がはっきりしており、イリジウム層３１の表層にアモルファス層が存在しないことが理解されるのに対し、二酸化イリジウム層３１ａを形成する場合（図１２(b)）はその界面がぼやけており、イリジウム層３１の表層にアモルファスイリジウム層３１ｂが形成されているのが理解される。
【００９６】
図１０は、上記のPZT膜３２ｂと、従来例に係る下部電極上に形成されたPZT膜のそれぞれの結晶構造をXRDにより調査して得られたグラフである。図１０の縦軸と横軸の意味は、図９のそれと同じなので、その説明は省略する。
【００９７】
図１０において、従来例１とは、スパッタ法で形成された単層のイリジウム層よりなる下部電極上に上記と同様のPZT膜をMOCVD法で形成した場合を示し、従来例２とは、そのイリジウム層上に二酸化イリジウム層をスパッタ法により形成してなる下部電極上に従来例１と同じPZT膜をMOCVD法で形成した場合を示す。
【００９８】
図１０に示すように、本実施形態のPZT膜３２ｂは(111)方向に配向しているので、大きな自発分極値を期待できる。
【００９９】
一方、従来例１のPZT膜では、PZTの分極方向である(001)方向に垂直な(100)方向に配向しているので、大きな自発分極値を期待することはできない。
【０１００】
また、従来例２のPZT膜に至っては、特定の方向への配向すら有しておらず、ランダム配向となってしまっている。
【０１０１】
図１１は、図１０の三つのサンプルの各PZT膜上に二酸化イリジウム層よりなる上部電極を形成し、この上部電極、PZT膜、及び下部電極で構成される強誘電体キャパシタの自発分極を測定して得られたグラフである。図１１の横軸は、上部電極と下部電極との間の電位差を示し、縦軸は、その電位差を与えたときのキャパシタの自発分極を示す。
【０１０２】
図１１に示すように、電圧が１V以上の範囲においては、本発明の強誘電体キャパシタの自発分極が従来例よりも格段に大きくなる。これは、PZTの分極方向が(001)方向であり、この分極方向に０でない成分を有する(111)方向に本発明のPZT膜３２ｂが配向しているためである。
【０１０３】
これらの実験結果によって、イリジウム層の表層を酸化して得られた二酸化イリジウム層上にMOCVD法でPZT強誘電体膜を形成することによりそのPZT強誘電体膜の(111)方向の配向強度が強められ、強誘電体キャパシタの自発分極が従来よりも大きくなることが確認することができた。
【０１０４】
MOCVD法で成膜されたPZT膜は、スパッタ法等の他の方法で成膜したPZT膜と比較して高密度であるため、既述のようなスタック型のFeRAMに本発明を適用することで、FeRAMの高集積化を更に推し進めることができる。
【０１０５】
以上、本発明の実施の形態について詳細に説明したが、本発明は上記に限定されない。例えば、上記のPZTに代えて、PLZT((Pb,La)(Zr,Ti)O3)やこれにCa(カルシウム)とSr(ストロンチウム)を添加したPCSLZT等で強誘電体膜を構成してもよい。
以下に、本発明の特徴を付記する。
【０１０６】
（付記１） 半導体基板と、
前記半導体基板の上方に形成された絶縁膜と、
下部電極、強誘電体膜、及び上部電極を前記絶縁膜上に順に形成してなる強誘電体キャパシタと、
を有し、
前記下部電極は、表層部分がアモルファス化したイリジウム層を最上層に有することを特徴とする半導体装置。
【０１０７】
（付記２） 前記イリジウム層は、前記アモルファス化した部分の下に多結晶のイリジウムを有することを特徴とする付記１に記載の半導体装置。
【０１０８】
（付記３） 前記イリジウム層のアモルファス化した部分は、該イリジウム層の表面から１０nm以内の深さに形成されることを特徴とする付記１又は付記２に記載の半導体装置。
【０１０９】
（付記４） 前記強誘電体膜は、Pb(Zrx, Ti1-x)O3(但し、xは0≦x≦1を満たす実数)、PLZT、及びPCSLZTのいずれかにより構成されることを特徴とする付記１乃至付記３のいずれかに記載の半導体装置。
【０１１０】
（付記５） 前記強誘電体膜のＸ線回折光は(111)方向にピークを有することを特徴とする付記４に記載の半導体装置。
【０１１１】
（付記６） 前記半導体基板の表層に形成された不純物拡散領域と、
前記不純物拡散領域の上方であって、前記下部電極の下の前記絶縁膜に形成されたホールと、
前記ホール内に形成されて前記不純物拡散領域と電気的に接続し、且つ前記下部電極と電気的に接続する導電性プラグと、を更に有することを特徴とする付記１乃至付記５のいずれかに記載の半導体装置。
【０１１２】
（付記７） 半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜上にイリジウム層を形成する工程と、
前記イリジウム層の表層を酸化する工程と、
前記酸化されたイリジウム層上にMOCVD法により強誘電体膜を形成する工程と、
前記強誘電体膜上に上部電極用導電層を形成する工程と、
前記イリジウム層、前記強誘電体膜、及び前記上部電極用導電層をパターニングすることにより、前記イリジウム層を下部電極とし、前記強誘電体膜をキャパシタ強誘電体膜とし、前記上部電極用導電層を上部電極とする工程と、
を有することを特徴とする半導体装置の製造方法。
【０１１３】
（付記８） 前記イリジウム層の酸化により、該イリジウム層の表層部分に二酸化イリジウム層が形成されることを特徴とする付記７に記載の半導体装置の製造方法。
【０１１４】
（付記９） 前記二酸化イリジウム層の膜厚は１０nm以下であることを特徴とする付記８に記載の半導体装置の製造方法。
【０１１５】
（付記１０） 前記二酸化イリジウム層のＸ線回折光は(110)方向にピークを有することを特徴とする付記８又は付記９に記載の半導体装置の製造方法。
【０１１６】
（付記１１） 前記強誘電体膜を形成することにより前記(110)方向のピークが消失し、前記二酸化イリジウム層の全体がアモルファスイリジウム層となることを特徴とする付記１０に記載の半導体装置の製造方法。
【０１１７】
（付記１２） 前記アモルファスイリジウム層は酸素を含有しないことを特徴とする付記１１に記載の半導体装置の製造方法。
【０１１８】
（付記１３） 前記イリジウム層の酸化は熱酸化により行われることを特徴とする付記７乃至付記１２のいずれかに記載の半導体装置の製造方法。
【０１１９】
（付記１４） 前記熱酸化は、酸素含有の常圧雰囲気中で行われることを特徴とする付記１３に記載の半導体装置の製造方法。
【０１２０】
（付記１５） 前記熱酸化は、基板温度を５００℃〜６５０℃に保持して行われることを特徴とする付記１４に記載の半導体装置の製造方法。
【０１２１】
（付記１６） 前記強誘電体膜として、Pb(Zrx, Ti1-x)O3(但し、xは0≦x≦1を満たす実数)、PLZT、及びPCSLZTのいずれかにより構成される膜を形成することを特徴とする付記７乃至付記１５のいずれかに記載の半導体装置の製造方法。
【０１２２】
（付記１７） 前記半導体基板の表層に不純物拡散領域を形成する工程と、
前記不純物拡散領域の上方であって、前記下部電極の下の前記絶縁膜にホールを形成する工程と、
前記不純物拡散領域と前記下部電極とに電気的に接続する導電性プラグを前記ホールの中に形成する工程と、
を更に有することを特徴とする付記７乃至付記１６のいずれかに記載の半導体装置の製造方法。
【０１２３】
【発明の効果】
以上説明したように、本発明によれば、イリジウム層の表層を酸化して二酸化イリジウム層を形成し、その上にMOCVD法により強誘電体膜を形成するので、特定方向の配向を強誘電体膜に誘起することができる。
【０１２４】
しかも、強誘電体膜の成膜終了時には二酸化イリジウム層がアモルファスイリジウム層へと変化し、このアモルファスイリジウム層が強誘電体膜とイリジウム層との格子不整合を緩衝する緩衝層として機能するので、特定方向以外の配向が強誘電体膜に現れるのが防止され、強誘電体膜の自発分極が大きくなる。
【０１２５】
更に、イリジウム層の酸化を熱酸化により行うので、二酸化イリジウム層の膜厚を時間によって容易に制御することが可能となる。
【図面の簡単な説明】
【図１】 図１(a)〜(c)は、本発明の実施の形態に係る半導体装置の形成工程を示す断面図（その１）である。
【図２】 図２(a)〜(c)は、本発明の実施の形態に係る半導体装置の形成工程を示す断面図（その２）である。
【図３】 図３(a)、(b)は、本発明の実施の形態に係る半導体装置の形成工程を示す断面図（その３）である。
【図４】 図４(a)、(b)は、本発明の実施の形態に係る半導体装置の形成工程を示す断面図（その４）である。
【図５】 図５(a)、(b)は、本発明の実施の形態に係る半導体装置の形成工程を示す断面図（その５）である。
【図６】 図６は、本発明の実施の形態に係る半導体装置の形成工程を示す断面図（その６）である。
【図７】 図７(a)〜(c)は、本発明の実施の形態におけるPZT膜の特性を調べるために作製されたサンプルの形成工程について示す断面図（その１）である。
【図８】 図８(a)、(b)は、本発明の実施の形態におけるPZT膜の特性を調べるために作製されたサンプルの形成工程について示す断面図（その２）である。
【図９】 図９は、本発明の実施の形態において、PZT膜の成膜前後における二酸化イリジウム層の結晶構造をXRDにより調査して得られたグラフである。
【図１０】 図１０は、本発明の実施の形態におけるPZT膜と、従来例におけるPZT膜のそれぞれの結晶構造をXRDにより調査して得られたグラフである。
【図１１】 図１１は、本発明の実施の形態における強誘電体キャパシタと、従来例における強誘電体キャパシタのそれぞれの自発分極値を調査して得られたグラフである。
【図１２】 図１２(a)は、イリジウム層の表層を熱酸化しない場合のイリジウム層とPZT膜との界面近傍の電子顕微鏡写真を基に描いた断面図であり、図１２(b)は、イリジウム層の表層を熱酸化して二酸化イリジウム層を形成した場合のイリジウム層とPZT膜との界面近傍の電子顕微鏡写真を基に描いた断面図である。
【符号の説明】
１、３０…シリコン（半導体）基板、２…素子分離絶縁膜、３…ゲート絶縁膜、４ａ，４ｂ…ゲート電極、５ａ，５ｂ，５ｃ…不純物拡散領域、６…サイドウォールスペーサ、７…カバー絶縁膜、８…層間絶縁膜、９…導電性プラグ、１０ａ…酸化防止絶縁膜、１０ｂ…下地絶縁膜、１１ａ，１１ｂ…導電性プラグ、１５、３１…イリジウム層、１５ａ…下部電極、１５ｂ、３１ａ…二酸化イリジウム層、１５ｃ…アモルファスイリジウム層、１６…強誘電体膜、１６ａ…誘電体膜、１７…上部電極用導電層、１７ａ…上部電極、１８…ハードマスク、１９…保護膜、２０…層間絶縁膜、２１…導電性プラグ、３２…未結晶PZT膜、３３…TiO2核、３２ａ…PZT結晶粒、３２ｂ…PZT膜。
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、より詳しくは、強誘電体キャパシタを備えた半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
電源を切っても情報が残存する不揮発性メモリには幾つかのタイプがあるが、中でもFeRAM (Ferroelectric Random Access Memory)はその高速動作と低電圧動作とにより近年注目されている。
【０００３】
FeRAMは、下部電極、キャパシタ強誘電体膜、及び上部電極をこの順に積層してなる強誘電体キャパシタを備え、キャパシタ強誘電体膜の二つの分極方向をそれぞれ「０」、「１」に対応させることで情報を記憶する。「０」、「１」の分別は、キャパシタ強誘電体膜の分極量が大きい程容易となるが、そのためには良好な結晶性がキャパシタ強誘電体膜に要求される。
【０００４】
一般的に使用されるキャパシタ強誘電体膜としてはPZT(Pb(Zrx, Ti1-x)O3)膜があり、このPZT膜は(001)方向に分極する。従って、PZT膜では、その配向を(001)方向に揃えることにより自発分極を最大にできるが、通常は(001)方向へ配向を揃えることはできず、代わりに(111)方向へ配向を揃えることにより自発分極を稼ぐのが一般的である。
【０００５】
PZT膜の膜質はその成膜方法と下部電極の構成材料とに大きく依存するため、PZTの成膜方法と相性の良い下部電極を見つけることが重要となる。例えば、PZT膜をスパッタ法により形成する場合は、Ti膜とPt膜とをこの順に積層したPt/Ti膜が下部電極として採用されている。この場合、Pt膜は、(111)方向に配向するように形成される。
【０００６】
このようなPt/Ti下部電極によれば、スパッタで形成されたPZT膜に対して結晶化アニールを行う際、アニールの熱によってTi膜中のTi原子がPt膜内でPt結晶粒界に沿って拡散してPt膜表面にまで達し、そのTi原子がPZT膜中の酸素によって酸化されてTiO2核となる。
【０００７】
このTiO2核は、PZT膜の初期成長核となると共に、PZT膜の配向を(111)方向に揃える役割を果たすので、得られたPZTは(111)方向に配向したFeRAMに好適な膜となる。しかも、共に(111)方向に配向したPt膜とPZT膜との格子定数が近いため、これらの膜の間に格子不整合が殆ど生じず、(111)方向の配向がPZT膜に現れやすくなる。
【０００８】
上記では、スパッタ法によりPZT膜を形成したが、この他にMOCVD(Metal Organic Chemical Vapor Deposition)法でPZT膜を形成する方法も現在検討されている。MOCVD法で形成したPZT膜は、スパッタ法で形成したものよりも高密度な結晶となるため、強誘電体キャパシタを微細化しても大きな残留分極量を確保することが可能となり、FeRAMの高集積化を推し進めることが可能となる。
【０００９】
ところが、上記のPt/Ti下部電極上にMOCVD法によりPZT膜を形成すると、下部電極のPtとMOCVDの雰囲気中のPbとが反応してリーク電流の大きなPZT膜しか得られず、また、下部電極に表面荒れが生じてしまう。
【００１０】
このような不都合を解消するため、Ptと同じ白金族元素であるIrをPtに代えて使用し、Ir/Ti膜で下部電極を構成することも検討されている。
【００１１】
しかしながら、IrはPtに比べて密でありグレインサイズも小さいため、下地のTiがIr膜を拡散してIr膜の表面に至ることができず、PZTの成長核となるべきTiO2核を形成することができない。更に、PZT膜の配向を(111)方向にすべくIr膜の配向を(111)方向に揃えても、(111)方向に配向したIr膜の格子定数が(111)方向に配向したPZT膜のそれより小さいため二つの膜の間で格子定数のミスマッチが生じ、PZT膜が(100)方向やランダムな方向に成長してしまう。
【００１２】
これとは別の下部電極構造として、Ir膜の上にスパッタ法によりIrO2膜を形成し、得られたIrO2/Irを下部電極として使用することが特許文献１において提案されている。
【００１３】
また、公開はされていないが、特願２００１−２５２９７４においては、(111)方向に配向したIr層と(200)方向に配向したIrO2とをこの順に積層し、それらを下部電極として使用することが提案されている。
【００１４】
更に、特許文献２によると、単一金属元素で構成された電極では金属が結晶質となって電極表面に凹凸が生じ、これによりキャパシタ誘電体膜を薄膜化できない点が開示されている。この不都合を回避するために、特許文献２では、複数の金属からなる合金で電極を形成し、これにより電極を非晶質化してその表面の凹凸を小さくする点が開示されている。
【００１５】
【特許文献１】
特開２００２−１５１６５６号公報
【特許文献２】
特開平１１−３３０３８８号公報
【００１６】
【発明が解決しようとする課題】
ところが、特許文献１では、スパッタで形成されたIrO2膜が(110)方向に配向するため、IrO2膜と(111)方向に配向したPZT膜との格子不整合が大きなり、PZT膜が(101)方向、(110)方向、又はランダムに配向して、PZT膜の残留分極量が小さくなってしまう。
【００１７】
また、特願２００１−２５２９７４では、IrO2/Ir下部電極のIrO2膜を(200)に配向させることにより、(111)方向に配向したPZT膜とIrO2膜との格子定数の差を小さくしているが、IrO2膜の配向をこのように制御するのは非常に難しい。そのため、(200)以外の配向、例えば(110)方向等の配向がIrO2膜内に現れる可能性が高くなり、PZT膜の配向が(111)方向に支配的であっても別方向の配向がPZT膜に形成され、結果的にPZT膜の自発分極値が低下してしまう。
【００１８】
本発明の目的は、従来よりも大きな自発分極値を有する強誘電体膜をMOCVD法で形成することができる半導体装置とその製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
本発明の一観点によれば、半導体基板と、前記半導体基板の上方に形成された絶縁膜と、下部電極、強誘電体膜、及び上部電極を前記絶縁膜上に順に形成してなる強誘電体キャパシタと、を有し、前記下部電極は、表層部分がアモルファス化したイリジウム層を最上層に有し、前記強誘電体膜は、 Pb(Zr x ,Ti 1-x )O 3 （但し、 x は 0 ≦ x ≦ 1 を満たす実数）、 PLZT 、及び PCSLZT のいずれかにより構成され、その X 光回折光が (111) 方向にピークを有する半導体装置が提供される。
【００２０】
また、本発明の別の観点によれば、半導体基板の上方に絶縁膜を形成する工程と、前記絶縁膜上にイリジウム層を形成する工程と、前記イリジウム層の表層を酸化して酸化イリジウム層を形成する工程と、前記酸化されたイリジウム層上にMOCVD法によりPb(Zr x ,Ti 1-x )O 3 （但し、 x は 0 ≦ x ≦ 1 を満たす実数）、 PLZT 、及び PCSLZT のいずれかにより構成される強誘電体膜を形成する工程と、前記強誘電体膜上に上部電極用導電層を形成する工程と、前記イリジウム層、前記強誘電体膜、及び前記上部電極用導電層をパターニングすることにより、前記イリジウム層を下部電極とし、前記強誘電体膜をキャパシタ強誘電体膜とし、前記上部電極用導電層を上部電極とする工程と、を有し、前記強誘電体膜を形成することにより、前記酸化イリジウム層がアモルファスイリジウム層となり、前記強誘電体膜のＸ線回折光は (111) 方向にピークを有する半導体装置の製造方法が提供される。
【００２１】
次に、本発明の作用について説明する。
【００２２】
本発明によれば、イリジウム層の表層を酸化して二酸化イリジウム層を形成し、その上にMOCVD法により強誘電体膜を形成するので、MOCVDの成膜雰囲気中に含まれる金属元素が二酸化イリジウム層から供給される酸素によって酸化されて金属酸化物が生成され、その金属酸化物によって特定方向の配向が強誘電体膜に誘起される。
【００２３】
しかも、二酸化イリジウム層は、強誘電体膜の成膜終了時にはその中の酸素が全て無くなってアモルファスイリジウム層へと変化し、このアモルファスイリジウム層が強誘電体膜とイリジウム層との格子不整合を緩衝する緩衝層として機能するので、特定方向以外の配向が強誘電体膜に現れるのが防止され、強誘電体膜の自発分極が大きくなる。
【００２４】
なお、強誘電体膜としてPb(Zrx, Ti1-x)O3(但し、xは0≦x≦1を満たす実数) 、PLZT、及びPCSLZTのいずれかにより構成される膜を形成する場合は、上記の金属酸化物としてTiO2が生成され、このTiO2により(111)方向の配向が強誘電体膜に誘起される。
【００２５】
また、イリジウム層の酸化を熱酸化により行うと、イリジウム層の表面からある程度の深さまで酸化が行われると酸化速度が遅くなるので、二酸化イリジウム層の膜厚を時間によって容易に制御することが可能となる。
【００２６】
【発明の実施の形態】
以下に本発明の実施形態を図面に基づいて説明する。
【００２７】
図１〜図６は、本発明の実施形態に係る半導体装置の形成工程を示す断面図である。以下では、強誘電体キャパシタの直下に導電性プラグが形成されるスタック型のFeRAMを例にしながら説明するが、本発明はこれに限定されず、プレーナ型のFeRAMにも適用することができる。
【００２８】
まず、図１(a)に示す断面構造を形成するまでの工程を説明する。
【００２９】
図１(a)に示すように、ｎ型又はｐ型のシリコン（半導体）基板１のトランジスタ形成領域の周囲にフォトリソグラフィー法により素子分離用溝を形成した後に、素子分離用溝の中に酸化シリコン(SiO2)を埋め込んで素子分離絶縁膜２を形成する。そのような構造の素子分離絶縁膜２は、ＳＴＩ(Shallow Trench Isolation)と呼ばれる。なお、ＬＯＣＯＳ（Local Oxidation of Silicon）法により形成した絶縁膜を素子分離絶縁膜として採用してもよい。
【００３０】
続いて、シリコン基板１のトランジスタ形成領域にｐ型不純物を導入してｐウェル１ａを形成する。さらに、シリコン基板１のトランジスタ形成領域表面を熱酸化して、ゲート絶縁膜３となるシリコン酸化膜を形成する。
【００３１】
次に、シリコン基板１の上側全面に非晶質又は多結晶のファスシリコン膜及びタングステンシリサイド膜を順次形成し、これらのシリコン膜及びタングステンシリサイド膜をフォトリソグラフィー法によりパターニングして、ゲート電極４ａ，４ｂを形成する。
【００３２】
なお、１つのｐウェル１ａ上には２つのゲート電極４ａ，４ｂが並列に形成され、それらのゲート電極４ａ，４ｂはワード線の一部を構成する。
【００３３】
次に、ｐウェル１ａのうちゲート電極４ａ，４ｂの両側にｎ型不純物をイオン注入してソース／ドレインとなる第１〜第３のｎ型不純物拡散領域５ａ〜５ｃを形成する。
【００３４】
さらに、ＣＶＤ法により絶縁膜、例えば酸化シリコン（SiO2）膜をシリコン基板１の全面に形成した後に、その絶縁膜をエッチバックしてゲート電極４ａ，４ｂの両側部分に絶縁性のサイドウォールスペーサ６として残す。
【００３５】
続いて、ゲート電極４ａ，４ｂとサイドウォールスペーサ６をマスクに使用して、第１〜第３のｎ型不純物拡散領域５ａ〜５ｃに再びｎ型不純物をイオン注入することにより、第１〜第３のｎ型不純物拡散領域５ａ〜５ｃをＬＤＤ(Lightly Doped Drain)構造にする。
【００３６】
なお、１つのトランジスタ形成領域における２つのゲート電極４ａ，４ｂの間の第１のｎ型不純物拡散領域５ａはビット線に電気的に接続され、トランジスタ形成領域の両端側の第２、第３のｎ型不純物拡散領域５ｂ，５ｃはキャパシタの下部電極に電気的に接続される。
【００３７】
以上の工程により、ｐウェル１ａにはゲート電極４ａ，４ｂとＬＤＤ構造のｎ型不純物拡散層５ａ〜５ｃを有する２つのＭＯＳトランジスタＴ1，Ｔ2が形成される。
【００３８】
次に、ＭＯＳトランジスタＴ1，Ｔ2を覆うカバー絶縁膜７として約２００ｎｍの厚さの酸窒化シリコン（SiON）膜をプラズマＣＶＤ法によりシリコン基板１の全面に形成する。その後、ＴＥＯＳガスを用いるプラズマＣＶＤ法により、膜厚１．０μｍ程度の酸化シリコン（SiO2）を第１層間絶縁膜８としてカバー膜７の上に形成する。
【００３９】
続いて、第１層間絶縁膜８の緻密化処理として、例えば常圧の窒素雰囲気中で第１層間絶縁膜８を７００℃の温度で３０分間熱処理する。その後に、第１層間絶縁膜８の上面を化学機械研磨（ＣＭＰ）法により平坦化する。
【００４０】
次に、図１(b)に示す構造を形成するまでの工程を説明する。
【００４１】
まず、フォトリソグラフィー法によりカバー絶縁膜７と第１層間絶縁膜８をパターニングして、第１の不純物拡散領域５ａに到達する深さの第１のコンタクトホール８ａを形成する。その後、第１層間絶縁膜８上面とコンタクトホール８ａ内面に、グルー膜として膜厚３０ｎｍのチタン（Ti）膜と膜厚５０ｎｍの窒化チタン（TiN）膜をスパッタ法により順に形成する。さらに、WF6を用いるＣＶＤ法によってタングステン（Ｗ）膜をTiN膜上に成長して第１のコンタクトホール８ａ内を完全に埋め込む。
【００４２】
続いて、Ｗ膜、TiN膜及びTi膜をＣＭＰ法により研磨して第１層間絶縁膜８の上面上から除去する。第１のコンタクトホール８ａ内に残されたタングステン膜、TiN膜及びTi膜は第１導電性プラグ９として使用される。
【００４３】
その後に、図１(c)に示すように、第１層間絶縁膜８上と第１導電性プラグ９上に、膜厚１００ｎｍの窒化シリコン(Si3N4）よりなる酸化防止絶縁膜１０ａと膜厚１００ｎｍのSiO2よりなる下地絶縁膜１０ｂをプラズマＣＶＤ法により順に形成する。そのSiO2膜はＴＥＯＳを用いてプラズマＣＶＤにより成長される。酸化防止絶縁膜１０ａは、後のアニール等による熱処理の際にプラグ９が異常酸化してコンタクト不良を起こさないようにするために形成され、その膜厚を例えば７０ｎｍ以上にすることが望ましい。
【００４４】
次に、図２(a)に示すように、レジストパターン（不図示）を用いて酸化防止絶縁膜１０ａ、下地絶縁膜１０ｂ及び第１層間絶縁膜８をエッチングすることにより、第２及び第３の不純物拡散領域５ｂ，５ｃの上に第２及び第３のコンタクトホール８ｂ，８ｃを形成する。
【００４５】
さらに、下地絶縁膜１０ｂ上面と第２、第３のコンタクトホール８ｂ，８ｃ内面に、グルー膜として膜厚３０ｎｍのTi膜と膜厚５０ｎｍのTiN膜をスパッタ法により順に形成する。その後に、ＣＶＤ法によりＷ膜をTiN膜上に成長して第２、第３のコンタクトホール８ｂ，８ｃ内を完全に埋め込む。
【００４６】
続いて、図２(b)に示すように、Ｗ膜、TiN膜及びTi膜をＣＭＰ法により研磨して下地絶縁膜１０ｂの上面上から除去する。これにより第２、第３のコンタクトホール８ｂ，８ｃ内に残されたタングステン膜、TiN膜及びTi膜をそれぞれ第２、第３導電性プラグ１１ａ，１１ｂとする。
【００４７】
次に、図２(c)に示す構造を得るまでの工程について説明する。
【００４８】
まず、不図示のスパッタチャンバ内にシリコン基板１を容れて基板温度を５５０℃に保持し、流量が１９９sccmのArガスをスパッタガスとしてそのチャンバ内に導入すると共に、不図示の真空ポンプでチャンバ内を排気してチャンバ内の圧力を約７．５×１０-4Torrに保持する。その後、イリジウム(Ir)のターゲット（不図示）に０．３kWのDCパワーを３５０秒間印加することにより、第２、第３導電性プラグ１１ａ，１１ｂ上と下地絶縁膜１０ｂ上に厚さが約１５０nmのイリジウム層１５を形成する。このイリジウム層１５は多結晶構造を有し、その各グレインのイリジウム層１５表面における配向は(111)方向となる。
【００４９】
なお、イリジウム層１５の形成方法はスパッタ法に限定されず、MOD (Metal Organic Deposition)法、ゾルゲル法、又はCVD法によりイリジウム層１５を形成してもよい。
【００５０】
その後に、図３(a)に示すように、不図示の横型電気炉内にシリコン基板１を容れて基板温度を５００℃〜６５０℃、例えば６５０℃に保持し、100％のO2を６slmの流量で炉内に流しながら常圧下でイリジウム層１５の表層を熱酸化する。これにより、表面からの深さが１０nm以下にあるイリジウム層１５の表層部分が酸化され、厚さ１０nmの二酸化イリジウム（IrO2）層１５ｂが形成される。これより厚い二酸化イリジウム層１５ｂを形成しようとすると、酸化に長時間を要するので、二酸化イリジウム層１５ｂの膜厚は１０nmに留めておくのが好ましい。
【００５１】
なお、熱酸化の際の温度の上限を６５０℃としたのは、これより高い温度ではイリジウムがIrO4となって揮発してしまうためである。また、温度の下限を５００℃としたのは、これよりも低い温度だと酸化に長時間を要し、FeRAMの製造工程のスループットが低下して好ましくないためである。
【００５２】
このような熱酸化によれば、イリジウム層１５の表面からある程度の深さまで酸化が行われると酸化速度が遅くなるので、二酸化イリジウム層１５ｂの膜厚は時間によって容易に制御される。
【００５３】
また、熱酸化で形成された二酸化イリジウム層１５ｂの配向は主に(110)配向となるが、本実施形態ではその配向の向きは重要ではなく、無配向であってもよい。
【００５４】
なお、上記の熱酸化用の処理装置としては、横型電気炉の他に、縦型電気炉、ホットプレート、RTA(Rapid Thermal Annealing)を使用してもよい。更に、酸化雰囲気も上記に限定されず、アルゴン(Ar)等の不活性ガスが添加された酸素雰囲気中で二酸化イリジウム層１５ｂを形成してもよい。
【００５５】
次に、図３(b)に示す構造を得るまでの工程について説明する。
【００５６】
まず、不図示のMOCVD（有機金属ＣＶＤ）用のリアクタ内に基板１を容れて基板温度を６２０℃に保持する。
【００５７】
その後、鉛（Pb）供給用の有機ソースとしてPb(thd)2(Pb(C11H19O2)2)をTHF(Tetra Hydro Furan: C4H8O)液に０．３mol/lの濃度で溶解させたものを０．３２ml/minの流量で気化器（不図示）に導入する。また、ジルコニウム（Zr）供給用の有機ソースとしてZr(DMHD)4(Zr(C9H15O2)4)をTHF液に０．３mol/lの濃度で溶解させたものを使用し、それを０．２ml/minの流量で気化器に導入する。更に、チタン（Ti）供給用のソースとしてTi(O-iPr)2(thd)2(Ti(C3H7O)2(C11H19O2)2)をTHF液に０．３mol/lの濃度で溶解させたものを使用し、それを０．２ml/minの流量で気化器に導入する。
【００５８】
気化器は約２６０℃の温度に加熱されており、上述の各有機ソースは気化器内で気化する。気化した各有機ソースは、気化器において流量が２５００sccmの酸素と混合された後、リアクタ上部のシャワーヘッドに導入されて一様な流れとなり、シャワーヘッドと対向して載置されたシリコン基板１に向けて均一に噴射される。なお、リアクタ内における酸素の分圧は例えば５Torrに保持される。
【００５９】
このような状態を４２０秒間維持すると、二酸化イリジウム層１５ｂがアモルファスイリジウム層１５ｃに変化すると共に、厚さ１２０nmのPZT膜がそのアモルファスイリジウム層１５ｃ上に強誘電体膜１６として形成される。二酸化イリジウム層がアモルファス化する理由については後述する。
【００６０】
なお、PZT強誘電体膜１６の組成比はPb(Zrx, Ti1-x)O3(0≦x≦1)中のxの値によって定まるが、この値は各有機ソースの混合比によって制御することが可能であり、特に限定されるものではない。
【００６１】
次に、図４(a)に示す構造を得るまでの工程について説明する。
【００６２】
まず、強誘電体膜１６の上に、上部電極用導電層１７として例えば膜厚２００ｎｍの二酸化イリジウムをスパッタ法により形成する。
【００６３】
その後、上部電極用導電層１７上に、ハードマスク１８としてTiN膜とSiO2膜を順に形成する。そのハードマスク１８は、フォトリソグラフィー法により第２及び第３導電性プラグ１１ａ，１１ｂの上方にキャパシタ平面形状となるようにパターニングされる。
【００６４】
次に、図４(b)に示すように、ハードマスク１８に覆われない領域の上部電極用導電層１７、強誘電体膜１６、アモルファスイリジウム層１５ｃ、及びイリジウム層１５を順次エッチングする。この場合、強誘電体膜１６は、塩素とアルゴンを含む雰囲気中でスパッタ反応によりエッチングされる。また、上部電極用導電層１７、アモルファスイリジウム層１５ｃ、及びイリジウム層１５は、臭素(Br2）導入雰囲気中、Brを含む雰囲気中、又はHBrと酸素のみを導入した雰囲気中でスパッタ反応によりエッチングされる。
【００６５】
以上により、下地絶縁膜１０ｂの上には、イリジウム層１５及びアモルファスイリジウム層１５ｃよりなる下部電極１５ａと、強誘電体膜１６よりなるキャパシタ強誘電体膜１６ａと、上部電極用導電層１７よりなる上部電極１７ａとが形成され、これらにより強誘電体キャパシタＱが構成される。
【００６６】
そして、トランジスタ形成領域において、１つの下部電極１５ａは第２導電性プラグ１１ａを介して第２不純物拡散領域５ｂに電気的に接続され、また、別の下部電極１５ａは第３導電性プラグ１１ｂを介して第３不純物拡散領域５ｃに電気的に接続される。
【００６７】
その後に、ハードマスク１８を除去する。
【００６８】
続いて、エッチングによる強誘電体膜１６のダメージを回復するために、回復アニールを行う。この場合の回復アニールは、例えば、基板温度５５０℃、６０分間の条件で酸素雰囲気中で行われる。
【００６９】
次に、図５(a)に示すように、強誘電体キャパシタＱを覆う保護膜１９として膜厚５０ｎｍのPZT膜をスパッタにより下地絶縁膜１０ｂの上に形成した後に、酸素雰囲気中で６５０℃で６０分間の条件でキャパシタＱをアニールする。この保護膜１９は、プロセスダメージからキャパシタＱを保護するものであって、PZT膜の他、アルミナ膜を成膜してもよい。
【００７０】
その後、ＴＥＯＳガスを用いるプラズマＣＶＤ法により、第２層間絶縁膜２０として膜厚１．０μｍ程度の酸化シリコン（SiO2）を保護膜１９上に形成する。さらに、第２層間絶縁膜２０の上面をＣＭＰ法により平坦化する。この例では、ＣＭＰ後の第２層間絶縁膜２０の残りの膜厚は、キャパシタＱの上部電極１７ａ上で３００ｎｍ程度とする。
【００７１】
次に、レジストマスク（不図示）を用いて、図５(b)に示すように、第２層間絶縁膜２０、保護膜１９、酸化防止絶縁膜１０ａ及び下地絶縁膜１０ｂをエッチングすることにより第１導電プラグ９の上にホール２０ａを形成する。
【００７２】
さらに、ホール２０ａ内と第２層間絶縁膜２０上に、グルー膜として膜厚５０ｎｍのTiN膜をスパッタ法により形成する。さらに、ＣＶＤ法によりＷ膜をグルー層上に成長するとともにホール２０ａ内を完全に埋め込む。
【００７３】
続いて、Ｗ膜及びTiN膜をＣＭＰ法により研磨して第２層間絶縁膜２０の上面上から除去する。そして、ホール２０ａ内に残されたタングステン膜及びグルー層を、第４導電性プラグ２１とする。この第４導電性プラグ２１は、第１導電性プラグ９を介して第１不純物拡散領域５ａに電気的に接続される。
【００７４】
次に、図６に示す構造を形成するまでの工程を説明する。
【００７５】
まず、第４導電性プラグ２１上と第２層間絶縁膜２０上に、第２の酸化防止膜（不図示）としてSiON膜をＣＶＤ法により形成する。さらに、第２の酸化防止膜と第２層間絶縁膜２０をフォトリソグラフィー法によりパターニングしてキャパシタＱの上部電極１７ａ上にコンタクトホール２０ｂを形成する。
【００７６】
コンタクトホール２０ｂを形成することによりダメージを受けた強誘電体キャパシタＱはアニールによって回復される。そのアニールは、例えば酸素雰囲気中で基板温度５５０℃として６０分間行われる。
【００７７】
その後に、第２層間絶縁膜２０上に形成された酸化防止膜をエッチバックによって除去するとともに、第４導電性プラグ２１の表面を露出させる。
【００７８】
次に、強誘電体キャパシタＱの上部電極１７ａ上のコンタクトホール２０ｂ内と第２層間絶縁膜２０の上に多層金属膜を形成する。その後に、多層金属膜をパターニングすることにより、コンタクトホール２０ｂを通して上部電極１７ａに接続される一層目金属配線２１ａと第４導電性プラグ２１に接続される導電性パッド２１ｂを形成する。その多層金属膜として、例えば、膜厚６０ｎｍのTi、膜厚３０ｎｍのTiN、膜厚４００ｎｍのAl-Cu、膜厚５ｎｍのTi、及び膜７０ｎｍのTiNを順に形成した構造を採用する。
【００７９】
なお、多層金属膜のパターニング方法として、多層金属膜の上に反射防止膜を形成し、さらに反射防止膜上にレジストを塗布した後に、レジストを露光、現像して配線形状等のレジストパターンを形成し、そのレジパターンを用いて反射防止膜と多層金属膜をエッチングする方法を採用する。
【００８０】
この後は、第２層間絶縁膜２０、一層目金属配線２１ａ、及び導電性パッド２１ｂの上に第３層間絶縁膜（不図示）を形成し、第４導電性プラグ２１と電気的に接続される第５導電性プラグをその第３層間絶縁膜のホール内に形成するが、その詳細は省略する。
【００８１】
上記した本実施形態によれば、イリジウム層１５の表面を酸化して二酸化イリジウム層１５ｂを形成した後、その上にMOCVD法によりPZT強誘電体膜１６を形成する工程を採用している。本願発明者は、このPZT強誘電体膜１６の成膜メカニズムとその特性を明らかにするため、次のような実験を行った。図７〜図８は、その実験において使用されたPZT強誘電体膜のサンプルの形成工程について示す断面図である。
【００８２】
この実験においては、図７(a)に示すように、不図示のスパッタチャンバ内にシリコン基板３０を容れて基板温度を５５０℃に保持し、流量が１９９sccmのArガスをスパッタガスとしてそのチャンバ内に導入すると共に、不図示の真空ポンプでチャンバ内を排気してチャンバ内の圧力を約７．５×１０-4Torrに保持した。その後、イリジウム(Ir)のターゲット（不図示）に０．３kWのDCパワーを３５０秒間印加することにより、厚さが１５０nmのイリジウム層３１をシリコン基板３０上に形成した。このイリジウム層３１は多結晶構造を呈し、その各グレインの配向は(111)方向となる。
【００８３】
その後に、図７(b)に示すように、不図示の横型電気炉内にシリコン基板３０を容れて基板温度を６５０℃に保持し、O2が100％の常圧雰囲気中でイリジウム層３１の表面を熱酸化して厚さ１０nmの二酸化イリジウム層３１ａを形成した。
【００８４】
続いて、不図示のMOCVD用のリアクタ内にシリコン基板３０を容れて基板温度を６２０℃に保持した。そして、Pb(thd)2をTHF液に溶解させたものを０．３２ml/min、Zr(DMHD)4をTHF液に溶解させたものを０．２ml/min、及びTi(O-iPr)2(thd)2をTHF液に溶解させたものを０．２ml/minの流量でそれぞれ２６０℃に加熱された気化器（不図示）に導入した。なお、これらの有機ソースの濃度は上記したのと同様である。
【００８５】
気化器で気化した上述の各有機ソースは、気化器内において流量が２５００sccmの酸素と混合された後、リアクタ上部のシャワーヘッドに導入されて一様な流れとされ、シャワーヘッドと対向して載置されたシリコン基板３０に向けて均一に噴射された。なお、リアクタ内の酸素の分圧は５Torrに保持された。
【００８６】
これにより、リアクタ内はPZTの成膜雰囲気となるが、その雰囲気中に含まれるチタン(Ti)は、雰囲気中の他の元素よりも酸化され易い。
【００８７】
そのため、図７(c)に示すように、PZT膜形成の初期において雰囲気中のチタンが二酸化イリジウム層３１ａ中の酸素によって酸化され、二酸化イリジウム層３１ａ上にTiO2核３３として析出する。
【００８８】
初期の段階においては、結晶化されたPZTが成長することはなく、極薄い未結晶PZT膜３２が二酸化イリジウム層３１ａ上に形成されるのみであり、二酸化イリジウム層３１ａ内にも酸素が未だ残留する。
【００８９】
ところが、或る程度時間が経過すると、酸素の供給源であった二酸化イリジウム層３１ａの厚さが１０nmと薄いので、その中から酸素が完全に抜けてしまう。その結果、図８(a)に示すように、二酸化イリジウム層３１ａがアモルファスイリジウム層３１bへと変化し、このアモルファスイリジウム層３１ｂとイリジウム層３１とで構成される下部電極３１ｃが得られる。また、これと共に、TiO2核３３が結晶の成長核となって未結晶化PZT膜３２の結晶化が開始し、PZT結晶粒３２ａがアモルファスイリジウム層３１ｂ上に成長する。
【００９０】
このPZT結晶粒３２ａにはTiO2核３３の作用によって(111)方向の配向が誘起されるので、PZT結晶粒３２ａの成長を更に進めて得られた図８(b)のPZT膜３２ｂの配向も(111)方向が支配的となる。しかも、アモルファスイリジウム層３１ｂが緩衝層として機能するので、(111)イリジウム層３１と(111)PZT膜３２ｂとの格子不整合が緩和され、(111)以外の配向がPZT膜３２ｂに現れるのが防止される。
【００９１】
図９は、このPZT膜３２ｂの成膜前後における二酸化イリジウム層３１ａの結晶構造をXRD(X Ray Diffraction)により調査して得られたグラフである。図９の横軸におけるθは、試料表面に対するX線の入射を示し、縦軸は、X線の回折光を任意単位で表したものである。
【００９２】
これに示されるように、PZT膜３２ｂの成膜前においては(110)方向の回折強度にピークが現れているので、二酸化イリジウム層３１ａの配向が(110)方向であることが理解される。
【００９３】
一方、PZT膜３２ｂの成膜後においては(110)方向のピークが観測されない。これは、二酸化イリジウム層３１ａから酸素が抜け、二酸化イリジウム層３１ａが全てアモルファスイリジウム層３１ｂに変化したことを示す。
【００９４】
なお、二酸化イリジウム層３１ａがアモルファス状態に変化したことについては、図１２(a)、(b)を比較しても理解することができる。図１２(a)、(b)は、イリジウム層３１とPZT膜３２ｂとの界面近傍の電子顕微鏡写真を基にして描いた断面図であり、図１２(a)は二酸化イリジウム層３１ａを形成しない場合を示し、図１２(b)はそれを熱酸化により形成した場合を示す。
【００９５】
両者を比較すると、二酸化イリジウム層３１ａを形成しない場合（図１２(a)）では、イリジウム層３１とPZT膜３２ｂとの界面がはっきりしており、イリジウム層３１の表層にアモルファス層が存在しないことが理解されるのに対し、二酸化イリジウム層３１ａを形成する場合（図１２(b)）はその界面がぼやけており、イリジウム層３１の表層にアモルファスイリジウム層３１ｂが形成されているのが理解される。
【００９６】
図１０は、上記のPZT膜３２ｂと、従来例に係る下部電極上に形成されたPZT膜のそれぞれの結晶構造をXRDにより調査して得られたグラフである。図１０の縦軸と横軸の意味は、図９のそれと同じなので、その説明は省略する。
【００９７】
図１０において、従来例１とは、スパッタ法で形成された単層のイリジウム層よりなる下部電極上に上記と同様のPZT膜をMOCVD法で形成した場合を示し、従来例２とは、そのイリジウム層上に二酸化イリジウム層をスパッタ法により形成してなる下部電極上に従来例１と同じPZT膜をMOCVD法で形成した場合を示す。
【００９８】
図１０に示すように、本実施形態のPZT膜３２ｂは(111)方向に配向しているので、大きな自発分極値を期待できる。
【００９９】
一方、従来例１のPZT膜では、PZTの分極方向である(001)方向に垂直な(100)方向に配向しているので、大きな自発分極値を期待することはできない。
【０１００】
また、従来例２のPZT膜に至っては、特定の方向への配向すら有しておらず、ランダム配向となってしまっている。
【０１０１】
図１１は、図１０の三つのサンプルの各PZT膜上に二酸化イリジウム層よりなる上部電極を形成し、この上部電極、PZT膜、及び下部電極で構成される強誘電体キャパシタの自発分極を測定して得られたグラフである。図１１の横軸は、上部電極と下部電極との間の電位差を示し、縦軸は、その電位差を与えたときのキャパシタの自発分極を示す。
【０１０２】
図１１に示すように、電圧が１V以上の範囲においては、本発明の強誘電体キャパシタの自発分極が従来例よりも格段に大きくなる。これは、PZTの分極方向が(001)方向であり、この分極方向に０でない成分を有する(111)方向に本発明のPZT膜３２ｂが配向しているためである。
【０１０３】
これらの実験結果によって、イリジウム層の表層を酸化して得られた二酸化イリジウム層上にMOCVD法でPZT強誘電体膜を形成することによりそのPZT強誘電体膜の(111)方向の配向強度が強められ、強誘電体キャパシタの自発分極が従来よりも大きくなることが確認することができた。
【０１０４】
MOCVD法で成膜されたPZT膜は、スパッタ法等の他の方法で成膜したPZT膜と比較して高密度であるため、既述のようなスタック型のFeRAMに本発明を適用することで、FeRAMの高集積化を更に推し進めることができる。
【０１０５】
以上、本発明の実施の形態について詳細に説明したが、本発明は上記に限定されない。例えば、上記のPZTに代えて、PLZT((Pb,La)(Zr,Ti)O3)やこれにCa(カルシウム)とSr(ストロンチウム)を添加したPCSLZT等で強誘電体膜を構成してもよい。
以下に、本発明の特徴を付記する。
【０１０６】
（付記１） 半導体基板と、
前記半導体基板の上方に形成された絶縁膜と、
下部電極、強誘電体膜、及び上部電極を前記絶縁膜上に順に形成してなる強誘電体キャパシタと、
を有し、
前記下部電極は、表層部分がアモルファス化したイリジウム層を最上層に有することを特徴とする半導体装置。
【０１０７】
（付記２） 前記イリジウム層は、前記アモルファス化した部分の下に多結晶のイリジウムを有することを特徴とする付記１に記載の半導体装置。
【０１０８】
（付記３） 前記イリジウム層のアモルファス化した部分は、該イリジウム層の表面から１０nm以内の深さに形成されることを特徴とする付記１又は付記２に記載の半導体装置。
【０１０９】
（付記４） 前記強誘電体膜は、Pb(Zrx, Ti1-x)O3(但し、xは0≦x≦1を満たす実数)、PLZT、及びPCSLZTのいずれかにより構成されることを特徴とする付記１乃至付記３のいずれかに記載の半導体装置。
【０１１０】
（付記５） 前記強誘電体膜のＸ線回折光は(111)方向にピークを有することを特徴とする付記４に記載の半導体装置。
【０１１１】
（付記６） 前記半導体基板の表層に形成された不純物拡散領域と、
前記不純物拡散領域の上方であって、前記下部電極の下の前記絶縁膜に形成されたホールと、
前記ホール内に形成されて前記不純物拡散領域と電気的に接続し、且つ前記下部電極と電気的に接続する導電性プラグと、を更に有することを特徴とする付記１乃至付記５のいずれかに記載の半導体装置。
【０１１２】
（付記７） 半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜上にイリジウム層を形成する工程と、
前記イリジウム層の表層を酸化する工程と、
前記酸化されたイリジウム層上にMOCVD法により強誘電体膜を形成する工程と、
前記強誘電体膜上に上部電極用導電層を形成する工程と、
前記イリジウム層、前記強誘電体膜、及び前記上部電極用導電層をパターニングすることにより、前記イリジウム層を下部電極とし、前記強誘電体膜をキャパシタ強誘電体膜とし、前記上部電極用導電層を上部電極とする工程と、
を有することを特徴とする半導体装置の製造方法。
【０１１３】
（付記８） 前記イリジウム層の酸化により、該イリジウム層の表層部分に二酸化イリジウム層が形成されることを特徴とする付記７に記載の半導体装置の製造方法。
【０１１４】
（付記９） 前記二酸化イリジウム層の膜厚は１０nm以下であることを特徴とする付記８に記載の半導体装置の製造方法。
【０１１５】
（付記１０） 前記二酸化イリジウム層のＸ線回折光は(110)方向にピークを有することを特徴とする付記８又は付記９に記載の半導体装置の製造方法。
【０１１６】
（付記１１） 前記強誘電体膜を形成することにより前記(110)方向のピークが消失し、前記二酸化イリジウム層の全体がアモルファスイリジウム層となることを特徴とする付記１０に記載の半導体装置の製造方法。
【０１１７】
（付記１２） 前記アモルファスイリジウム層は酸素を含有しないことを特徴とする付記１１に記載の半導体装置の製造方法。
【０１１８】
（付記１３） 前記イリジウム層の酸化は熱酸化により行われることを特徴とする付記７乃至付記１２のいずれかに記載の半導体装置の製造方法。
【０１１９】
（付記１４） 前記熱酸化は、酸素含有の常圧雰囲気中で行われることを特徴とする付記１３に記載の半導体装置の製造方法。
【０１２０】
（付記１５） 前記熱酸化は、基板温度を５００℃〜６５０℃に保持して行われることを特徴とする付記１４に記載の半導体装置の製造方法。
【０１２１】
（付記１６） 前記強誘電体膜として、Pb(Zrx, Ti1-x)O3(但し、xは0≦x≦1を満たす実数)、PLZT、及びPCSLZTのいずれかにより構成される膜を形成することを特徴とする付記７乃至付記１５のいずれかに記載の半導体装置の製造方法。
【０１２２】
（付記１７） 前記半導体基板の表層に不純物拡散領域を形成する工程と、
前記不純物拡散領域の上方であって、前記下部電極の下の前記絶縁膜にホールを形成する工程と、
前記不純物拡散領域と前記下部電極とに電気的に接続する導電性プラグを前記ホールの中に形成する工程と、
を更に有することを特徴とする付記７乃至付記１６のいずれかに記載の半導体装置の製造方法。
【０１２３】
【発明の効果】
以上説明したように、本発明によれば、イリジウム層の表層を酸化して二酸化イリジウム層を形成し、その上にMOCVD法により強誘電体膜を形成するので、特定方向の配向を強誘電体膜に誘起することができる。
【０１２４】
しかも、強誘電体膜の成膜終了時には二酸化イリジウム層がアモルファスイリジウム層へと変化し、このアモルファスイリジウム層が強誘電体膜とイリジウム層との格子不整合を緩衝する緩衝層として機能するので、特定方向以外の配向が強誘電体膜に現れるのが防止され、強誘電体膜の自発分極が大きくなる。
【０１２５】
更に、イリジウム層の酸化を熱酸化により行うので、二酸化イリジウム層の膜厚を時間によって容易に制御することが可能となる。
【図面の簡単な説明】
【図１】 図１(a)〜(c)は、本発明の実施の形態に係る半導体装置の形成工程を示す断面図（その１）である。
【図２】 図２(a)〜(c)は、本発明の実施の形態に係る半導体装置の形成工程を示す断面図（その２）である。
【図３】 図３(a)、(b)は、本発明の実施の形態に係る半導体装置の形成工程を示す断面図（その３）である。
【図４】 図４(a)、(b)は、本発明の実施の形態に係る半導体装置の形成工程を示す断面図（その４）である。
【図５】 図５(a)、(b)は、本発明の実施の形態に係る半導体装置の形成工程を示す断面図（その５）である。
【図６】 図６は、本発明の実施の形態に係る半導体装置の形成工程を示す断面図（その６）である。
【図７】 図７(a)〜(c)は、本発明の実施の形態におけるPZT膜の特性を調べるために作製されたサンプルの形成工程について示す断面図（その１）である。
【図８】 図８(a)、(b)は、本発明の実施の形態におけるPZT膜の特性を調べるために作製されたサンプルの形成工程について示す断面図（その２）である。
【図９】 図９は、本発明の実施の形態において、PZT膜の成膜前後における二酸化イリジウム層の結晶構造をXRDにより調査して得られたグラフである。
【図１０】 図１０は、本発明の実施の形態におけるPZT膜と、従来例におけるPZT膜のそれぞれの結晶構造をXRDにより調査して得られたグラフである。
【図１１】 図１１は、本発明の実施の形態における強誘電体キャパシタと、従来例における強誘電体キャパシタのそれぞれの自発分極値を調査して得られたグラフである。
【図１２】 図１２(a)は、イリジウム層の表層を熱酸化しない場合のイリジウム層とPZT膜との界面近傍の電子顕微鏡写真を基に描いた断面図であり、図１２(b)は、イリジウム層の表層を熱酸化して二酸化イリジウム層を形成した場合のイリジウム層とPZT膜との界面近傍の電子顕微鏡写真を基に描いた断面図である。
【符号の説明】
１、３０…シリコン（半導体）基板、２…素子分離絶縁膜、３…ゲート絶縁膜、４ａ，４ｂ…ゲート電極、５ａ，５ｂ，５ｃ…不純物拡散領域、６…サイドウォールスペーサ、７…カバー絶縁膜、８…層間絶縁膜、９…導電性プラグ、１０ａ…酸化防止絶縁膜、１０ｂ…下地絶縁膜、１１ａ，１１ｂ…導電性プラグ、１５、３１…イリジウム層、１５ａ…下部電極、１５ｂ、３１ａ…二酸化イリジウム層、１５ｃ…アモルファスイリジウム層、１６…強誘電体膜、１６ａ…誘電体膜、１７…上部電極用導電層、１７ａ…上部電極、１８…ハードマスク、１９…保護膜、２０…層間絶縁膜、２１…導電性プラグ、３２…未結晶PZT膜、３３…TiO2核、３２ａ…PZT結晶粒、３２ｂ…PZT膜。
Claims (8)
- 半導体基板と、
前記半導体基板の上方に形成された絶縁膜と、
下部電極、強誘電体膜、及び上部電極を前記絶縁膜上に順に形成してなる強誘電体キャパシタと、
を有し、
前記下部電極は、表層部分がアモルファス化したイリジウム層を最上層に有し、
前記強誘電体膜は、 Pb(Zr x ,Ti 1-x )O 3 （但し、 x は 0 ≦ x ≦ 1 を満たす実数）、 PLZT 、及び PCSLZT のいずれかにより構成され、その X 光回折光が (111) 方向にピークを有することを特徴とする半導体装置。 - 前記イリジウム層は、前記アモルファス化した部分の下に多結晶のイリジウムを有することを特徴とする請求項１に記載の半導体装置。
- 半導体基板の上方に絶縁膜を形成する工程と、
前記絶縁膜上にイリジウム層を形成する工程と、
前記イリジウム層の表層を酸化して酸化イリジウム層を形成する工程と、
前記酸化されたイリジウム層上にMOCVD法によりPb(Zr x ,Ti 1-x )O 3 （但し、 x は 0 ≦ x ≦ 1 を満たす実数）、 PLZT 、及び PCSLZT のいずれかにより構成される強誘電体膜を形成する工程と、
前記強誘電体膜上に上部電極用導電層を形成する工程と、
前記イリジウム層、前記強誘電体膜、及び前記上部電極用導電層をパターニングすることにより、前記イリジウム層を下部電極とし、前記強誘電体膜をキャパシタ強誘電体膜とし、前記上部電極用導電層を上部電極とする工程と、
を有し、
前記強誘電体膜を形成することにより、前記酸化イリジウム層がアモルファスイリジウム層となり、
前記強誘電体膜のＸ線回折光は (111) 方向にピークを有することを特徴とする半導体装置の製造方法。 - 前記酸化イリジウム層のX線回折光は(110)方向にピークを有することを特徴とする請求項３に記載の半導体装置の製造方法。
- 前記強誘電体膜を形成することにより前記(110)方向のピークが消失することを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記イリジウム層の酸化は熱酸化により行われることを特徴とする請求項３乃至請求項５のいずれか一項に記載の半導体装置の製造方法。
- 前記熱酸化は、酸素含有の常圧雰囲気中で行われることを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記イリジウム層を酸化する工程において、前記酸化イリジウム層として二酸化イリジウム層が形成されることを特徴とする請求項３乃至請求項７のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003042632A JP4230243B2 (ja) | 2003-02-20 | 2003-02-20 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003042632A JP4230243B2 (ja) | 2003-02-20 | 2003-02-20 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004253627A JP2004253627A (ja) | 2004-09-09 |
| JP4230243B2 true JP4230243B2 (ja) | 2009-02-25 |
Family
ID=33025861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003042632A Expired - Fee Related JP4230243B2 (ja) | 2003-02-20 | 2003-02-20 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4230243B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9249082B2 (en) | 2010-02-09 | 2016-02-02 | King Abdulaziz City for Science and Technology (KACST) | Synthesis of dimethyl carbonate from carbon dioxide and methanol |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190809A (ja) | 2005-01-06 | 2006-07-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2006190811A (ja) * | 2005-01-06 | 2006-07-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP4746357B2 (ja) | 2005-06-09 | 2011-08-10 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP4833650B2 (ja) * | 2005-12-08 | 2011-12-07 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP5022757B2 (ja) * | 2007-04-06 | 2012-09-12 | セイコーエプソン株式会社 | 強誘電体メモリ装置の製造方法 |
| CN101681883B (zh) | 2007-06-14 | 2011-07-06 | 富士通半导体股份有限公司 | 半导体装置的制造方法以及半导体装置 |
| JP5211558B2 (ja) * | 2007-06-18 | 2013-06-12 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP4479770B2 (ja) | 2007-09-14 | 2010-06-09 | セイコーエプソン株式会社 | 強誘電体メモリの製造方法 |
-
2003
- 2003-02-20 JP JP2003042632A patent/JP4230243B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9249082B2 (en) | 2010-02-09 | 2016-02-02 | King Abdulaziz City for Science and Technology (KACST) | Synthesis of dimethyl carbonate from carbon dioxide and methanol |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004253627A (ja) | 2004-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100775721B1 (ko) | 용량 소자 및 그 제조 방법 | |
| JP4053647B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP5109341B2 (ja) | 半導体装置とその製造方法 | |
| JP3169866B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
| US8367428B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5140972B2 (ja) | 半導体装置の製造方法 | |
| KR20090017758A (ko) | 강유전체 커패시터의 형성 방법 및 이를 이용한 반도체장치의 제조 방법 | |
| US20090127603A1 (en) | Semiconductor memory device and manufacturing method thereof | |
| US20080035970A1 (en) | Semiconductor device including ferroelectric capacitor | |
| JP2010016036A (ja) | 半導体装置及びその製造方法 | |
| JP4887802B2 (ja) | 半導体装置とその製造方法 | |
| JP4303209B2 (ja) | 強誘電体素子及び強誘電体素子の製造方法 | |
| JP3847683B2 (ja) | 半導体装置の製造方法 | |
| JP2008124330A (ja) | 半導体装置の製造方法 | |
| JP5347381B2 (ja) | 半導体装置の製造方法 | |
| JP4230243B2 (ja) | 半導体装置及びその製造方法 | |
| JP4845624B2 (ja) | 半導体装置とその製造方法 | |
| JP2008071826A (ja) | 半導体装置及びその製造方法 | |
| JP5018772B2 (ja) | 半導体装置の製造方法 | |
| JP4657545B2 (ja) | 半導体装置の製造方法 | |
| JP2004023086A (ja) | 半導体装置の製造方法 | |
| US8263419B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP4865978B2 (ja) | 半導体装置の製造方法 | |
| US20070158715A1 (en) | Ferroelectric capacitor and method for fabricating the same | |
| KR20030084331A (ko) | 2단계 열처리를 적용한 반도체 소자의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040726 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061004 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071214 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081203 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4230243 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |