JP4229749B2 - スペクトラム拡散クロック発生回路 - Google Patents
スペクトラム拡散クロック発生回路 Download PDFInfo
- Publication number
- JP4229749B2 JP4229749B2 JP2003118939A JP2003118939A JP4229749B2 JP 4229749 B2 JP4229749 B2 JP 4229749B2 JP 2003118939 A JP2003118939 A JP 2003118939A JP 2003118939 A JP2003118939 A JP 2003118939A JP 4229749 B2 JP4229749 B2 JP 4229749B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- capacitor
- signal
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置などの動作クロックを生成するクロック生成回路に関し、特に電磁波輻射を低減するため、周期が微小量変動するクロック信号を発生するスペクトラム拡散クロック発生回路に関する。
【0002】
【従来の技術】
近年、半導体装置の高速化、高集積化に伴い装置からの電磁波輻射が問題となっている。動作周波数の高速化に伴い、信号の波長は短くなり、接続回路または基板内部の配線長は高周波信号の波長とほぼ同じ程度になるので、配線などの接続部はアンテナとして機能し、周囲への電磁波輻射が急激に増加してしまう。高速なクロックで動作する半導体素子を用いた電子機器の電磁波輻射により、電子機器間の相互干渉による誤動作、通信装置への妨害などの悪影響が発生する。
【0003】
このような問題を解決するため、現在電磁波輻射が問題になる電子機器では、回路の配置などを改良して電磁波輻射を低減するほか、電磁波遮蔽により周囲への電磁波の漏れを低減させるなどの対策が行われている。しかし、携帯機器などでは小型化、軽量化が要求されるので、電磁波輻射を低減するための遮蔽を十分に行うことが難しいという問題があった。
【0004】
そこで、半導体装置の動作クロックを微小に変動させることにより、クロックのスペクトラム拡散を行い、電磁波輻射を低減することが行われており、そのようなクロックを発生するスペクトラム拡散クロック発生(SSCG)回路が提案されている。(特開2000−101424号公報など)
本出願人は、特願2002−266631号で、VCOを使用せずに、電圧電流変換回路で差電圧を差電流信号に変換し、電流可変回路で差電流信号をスペクトラム拡散変調し、電流発振器(ICO)にスペクトラム拡散変調信号を印加するSSCG回路を開示している。図1は、特願2002−266631号に記載されたSSCG回路の構成例を示す図である。
【0005】
図1のSSCG回路は、PLL(Phase Locked Loop)回路を利用して基準クロックCLKからそのM/N倍の周波数のクロックCKを発生する回路である。この回路は、1/N分周器11、周波数位相比較器12、チャージポンプ(CP)13、ループフィルタ14、電圧制御発振器(VCO)15、及び1/M分周器20から構成される。ループフィルタ14は、チャージポンプ13の出力ノードとグランドの間に直列に接続した抵抗Rと容量Cを有する。VCO15は電圧電流(V−I)変換回路16と、電流デジタル・アナログ変換器(IDAC)17と、電流制御発振回路(ICO)18とで構成される。IDAC17は、制御回路19からの制御信号aで制御される。周波数位相比較器12が1/N分周されたCLKと1/M分周されたCKの位相差を検出し、位相差に応じてCP13を制御する信号を出力する。CP13は、位相差に応じてループフィルタ14を充放電する信号を出力し、ループフィルタ14の一端に位相差に応じた差電圧が発生する。従来のスペクトラム拡散を行わないクロック発生回路では、この差電圧がVCOに印加され、それに応じて一定の周期のクロックが発生される。これに対して、図1のSSCG回路では、V−I変換回路16が差電圧信号を差電流信号に変換し、IDAC17は制御信号aに応じて差電流信号が小さな振幅で所定の周期で変動するようにスペクトラム変調処理を施してスペクトラム変調信号を生成する。ICO18は、スペクトラム変調信号に応じた周波数のクロックCKを発生する。これにより、発生されるクロックCKの周期は、基準クロックCLKの周期のM/N倍の周期を中心として、所定のサイクルで変動することになる。スペクトラム変調信号の周期の変動率及びサイクルは、制御回路19の発生するスペクトラム変調信号により決定される。
【0006】
図2は、IDAC17の回路構成を示す図である。図示のように、IDAC17は、トランジスタTr11〜Tr13,Tr20〜Tr2n,Tr30〜Tr3nで構成されるカレントミラー回路を有し、トランジスタのサイズを図示のように適宜設定することにより、Tr20にはV−I変換回路16の出力する基準電流と同じ電流が流れ、Tr21には基準電流の1/2の電流が流れ、という具合にTr2nには基準電流の1/2nの電流が流れる。従って、制御信号aのビットデータD0〜DnによりTr30〜3nが導通状態になると、それぞれを対応するTr20〜2nを通る電流が流れ、合成されて電流出力となる。従って、Tr30〜Tr3nをすべて非導通状態にすると、電流出力はゼロになり、Tr30〜Tr3nをすべて導通状態にすると、基準電流の約2倍の電流出力が得られる。すなわち、制御信号aのビットデータD0〜Dnを適当な値に設定することにより、基準電流の0%から約200%の間の適当な電流量を出力電流として出力できる。
【0007】
従って、所定の周期で制御信号aのコード値の増加(アップ)と減少(ダウン)を繰り返すことにより、クロックCKの周波数が変化する。例えば、制御信号aのコード値を90%から110%の間で変化させれば、クロックCKの周期は±10%変化することになる。
【0008】
【特許文献1】
特開2000−101424号公報(全体)
【0009】
【発明が解決しようとする課題】
図2のIDACを使用したSSCGにおいてICO18に入力する電流を図3の(A)に示すように3角波状に変化させるのが一般的である。図2のIDAC17の2ビット構成で、Tr23〜Tr2n及びTr33〜Tr3nが無い場合、図3の(B)に示すように、電流は4段階に変化させられるだけである。また、IDAC17の3ビット構成で、Tr24〜Tr2n及びTr34〜Tr3nが無い場合、図3の(C)に示すように、電流は8段階に変化させられるだけである。このように、IDAC17のビット数が少ないと、図3の(B)及び(C)のように電流の変化する階段状のステップ幅が大きくなり、ICO18に印加される電流における高周波成分が増加し、PLLの動作に悪影響を及ぼすと共に、電磁波輻射を十分に低減できないという問題がある。そこで、ICO18に入力する電流の変化を滑らかにして電磁波輻射を十分に低減するには、IDAC17のビット数を大きくする必要がある。例えば、IDAC17を5ビット構成として32段階で電流を変化できるようにしているが、これでも十分でなく、IDAC17のビット数のより一層の増加が必要になっている。
【0010】
しかし、IDAC17のビット数を大きくすると、それに応じてIDAC17や制御回路19の回路規模が大きくなり、コストが増加するという問題がある。
【0011】
本発明は、簡単な構成でより一層電磁波輻射が低減できるスペクトラム拡散クロック発生回路の実現を目的とする。
【0012】
【課題を解決するための手段】
図4は、本発明のスペクトラム拡散クロック発生(SSCG)回路の基本構成を示す図である。
【0013】
図4に示すように、本発明のスペクトラム拡散クロック発生(SSCG)回路は、上記目的を実現するため、ループフィルタ14を構成する抵抗Rと容量Cの接続ノードに電流注入回路31を接続して、容量の電圧が、生成クロックの周期より長いスペクトラム拡散周期で、容量の電圧より小さな電圧振幅で変化するように充電及び放電することを特徴とする。
【0014】
図5は、電流注入回路の基本構成を示す図である。図5に示すように、電流注入回路は、高電位電源側の定電流源41と低電位電源側の定電流源42の間に直列に接続された2個のスイッチ43と44を有し、相補関係にあるチャージ信号とディスチャージ信号によりスイッチ43と44を制御する。スイッチ43が接続状態でスイッチ44が遮断状態の時には充電が行われ、スイッチ43が遮断状態でスイッチ44が接続状態の時には放電が行われる。
【0015】
本発明により、電圧制御発振回路(VCO)の入力電圧(差電圧信号)を変化させると、VCOの制御電圧も変化するので、VCOにより発生されるクロックの発振周波数を遷移させて電磁輻射を低減したクロック生成回路が実現できる。本発明では、ループフィルタを構成する容量の充放電を行うことにより容量の電圧を変化させるので、充放電の電流が一定であれば容量の電圧は一定に増加又は減少するので、その変化は図3の(A)のように滑らかである。従って、電流注入回路として小規模な電流源回路と充電期間と放電期間を切り換える簡単な電流源制御回路を使用すればよく、SSCG全体の回路規模を小さくしても、図1の従来例で生じた階段状の変化によるグリッチを低減できる。充放電の電流が一定であれば、充電と放電の時間を制御することで容量の電圧変化の周期及び振幅を変えることができる。このように、電流注入回路として用いる電流源は、デジタル的な制御が容易であり、図1の従来例のように一般的なD/A変換器をVCOに使用してスペクトラム拡散処理を行う場合よりも正確且つ高精度に周波数を遷移させることが可能になる。
【0016】
電流注入回路は、例えば、プッシュプル型電流源とその制御を行う電流源制御回路とで実現できる。電流源制御回路は、プッシュプル型電流源を充電状態と放電状態の間で切り換える。
【0017】
プッシュプル型電流源が容量を充電及び放電する充放電電流の電流量は、基準電流源を設けて設定する。
【0018】
また、電流注入回路が、VCOの入力電圧に応じた充放電電流量で容量を充電又は放電するように、VCOの入力電圧又はクロック発生器のV−I変換回路の出力する差電流信号を電流注入回路に帰還させるようにしてもよい。その場合、VCOの入力電圧又は差電流信号から高周波成分をフィルタリングするローパスフィルタを設けることが望ましい。
【0019】
なお、電流注入回路を、プッシュプル型電流デジタルアナログ変換(IDAC)回路で実現することも可能である。その場合には、電流注入回路を、スペクトラム拡散周期に対応した周期で変化する出力コードを発生するデジタル制御回路と、出力コードに応じた充放電電流を発生するプッシュプル型電流デジタルアナログ変換(IDAC)回路とで構成する。この場合も、IDACの充放電時間を制御することにより容量の電圧を滑らかに変化させることが可能であり、IDACのビットを制御することにより充放電の電流量を変えて電圧変化の振幅を変えることが可能である。いずれにしろ、IDACのビット数にかかわらず、容量の電圧変化は滑らかであるので、IDACのビット数を大きくする必要はなく、IDACを使用する場合でも回路規模は小さくてよい。
【0020】
電流注入回路をIDACで実現する場合も、VCOの入力電圧に応じた充放電電流量で容量を充電又は放電するように、VCOの入力電圧又はクロック発生器のV−I変換回路の出力する差電流信号を電流注入回路に帰還させるようにしてもよく、VCOの入力電圧又は差電流信号から高周波成分をフィルタリングするローパスフィルタを設けることが望ましい。
【0021】
更に、スペクトラム拡散変調したクロックを発生する場合、電磁輻射の影響をより一層低減するには、スペクトラム拡散変調の周期や振幅を変化させることが望ましい。本発明のSSCGでは、電流注入回路では充放電の時間を変えることによりスペクトラム拡散変調の周期及び振幅を変えることが可能であり、充放電の電流量を変えることでスペクトラム拡散変調の振幅を変えることが可能である。
【0022】
【発明の実施の形態】
図6は、本発明の第1実施例のスペクトラム拡散クロック発生(SSCG)回路の構成を示す図である。図1の構成例と比較して明らかなように、第1実施例のSSCG回路は、図1の構成において、VCO15のIDAC17と制御回路19を削除し、電流源制御回路51と、基準電流源52と、電流源53とで構成される電流注入回路を、ループフィルタ14を構成する抵抗Rと容量Cの接続ノードに接続した構成を有する。
【0023】
図7は周波数位相比較器12の回路構成を示す図であり、図8はチャージポンプ回路13の回路構成を示す図であり、図9はV−I変換回路16の回路構成を示す図であり、図10はICO回路18の回路構成を示す図である。これらの回路については広く知られているので、ここでは説明を省略する。
【0024】
図11は基準電流源回路52の回路構成を示す図であり、図12は電流源制御回路51の回路構成を示す図であり、図13は電流源回路53の回路構成を示す図である。
【0025】
基準電流源回路52は、良く知られたカレントミラー回路であり、電流量が一定の基準電流が出力される。電流源制御回路51は、1/K分周回路61を有し、基準クロックCLKを1/Kに分周してスペクトラム拡散変調周期でデューティ比50%のクロック信号を発生する。発生されたクロック信号は、チャージ信号として出力されると共に、インバータ62で反転されてディスチャージ信号として出力される。従って、チャージ信号とディスチャージ信号は相補信号である。
【0026】
電流源回路53では、トランジスタTr71〜Tr75によりカレントミラー回路が構成され、トランジスタTr74は基準電流回路52から出力される基準電流を充電する定電流源として働き、トランジスタTr75は基準電流を放電する定電流源として働く。トランジスタTr74とTr75の間にはトランジスタTr76とTr77が直列に接続され、トランジスタTr76のゲートにはチャージ信号が印加され、トランジスタTr77のゲートにはディスチャージ信号が印加される。チャージ信号が「高(H)」でディスチャージ信号が「低(L)」の時には、トランジスタTr76がオン状態になり、トランジスタTr77がオフ状態になり、トランジスタTr74とTr76を介して基準電流に応じた電流が出力され、容量Cを充電する。チャージ信号が「L」でディスチャージ信号が「H」の時には、トランジスタTr76がオフ状態になり、トランジスタTr77がオン状態になり、トランジスタTr77とTr75を介して基準電流に応じた電流を引き込み、容量Cを放電する。
【0027】
図14は、チャージ信号及びディスチャージ信号に応じて電流源回路53を流れる電流とループフィルタ14の抵抗Rと容量Cの接続ノードの電圧(VCO制御電圧)の変化を示す図である。図示のように、チャージ信号が「H」でディスチャージ信号が「L」の時には、電流源回路53は一定電流を出力し、それに応じてVCO制御電圧が増加し、チャージ信号が「L」でディスチャージ信号が「H」に切り替わると、電流源回路53は一定電流を引き込み、それに応じてVCO制御電圧が減少し、VCO制御電圧は3角波状に変化する。これに応じて、VCO15が発生するクロックCKの周波数が変化する。
【0028】
図15は、本発明の第2実施例のSSCG回路の構成を示す図である。図示のように、第2実施例のSSCG回路は、第1実施例のSSCG回路において、基準電流源回路52を除き、V−I変換回路16の出力を電流源回路53の基準電流として入力するようにした点が異なる。
【0029】
第1実施例のSSCG回路では、基準電流は一定であり、VCO制御電圧にかかわらず、容量Cに供給又は容量から引き抜く電流は所定の変化を行い、スペクトラム拡散電圧は一定である。従って、VCO制御電圧に対するスペクトラム拡散電圧の比率は、VCO制御電圧により異なることになる。そのため、発振周波数がVCO制御電圧に比例するとすると、スペクトラム拡散変調により変動する周波数の比率が、低い周波数と高い周波数で異なることになる。これに対して、第2実施例のSSCG回路では、基準電流がVCO制御電圧に応じて変化するため、スペクトラム拡散変調により変動する周波数の比率は、低い周波数でも高い周波数でも同じである。このように、第2実施例のSSCG回路では、発振周波数毎に同じ割合でスペクトラム拡散が行える。
【0030】
また、第1及び第2実施例のSSCG回路では、VCO15の発生したクロックCKをフィードバックしてPLL回路を形成している。そのため、ICO18単体又はVCO15単体の特性が、製造のバラツキや温度変動又は電源電圧変動などのために変化しても、最終的に基準クロックCLKの周波数に対応したクロックCKを生成する。しかし、第1実施例では、スペクトラム拡散処理を行う回路部分では帰還が行われないため、スペクトラム拡散処理についてはこのようなバラツキの影響を受ける。これに対して、第2実施例では、V−I変換器16の出力電流を電流源回路53の基準電流として帰還することにより電流源出力電流に反映してるので、すなわちスペクトラム拡散処理についても帰還が行われるため、VCO制御電圧はバラツキに影響されず、所望の拡散幅をもったクロックCKが出力される。
【0031】
図16は、本発明の第3実施例のSSCG回路の構成を示す図である。図示のように、第3実施例のSSCG回路は、第2実施例のSSCG回路において、V−I変換回路16の出力をローパスフィルタ(LPF)54でフィルタリングして高周波成分を除去した後、電流源回路53の基準電流として入力するようにした点が異なる。これにより、第2実施例に比べて、V−I変換回路16の出力からスペクトラム拡散成分を除去して、常に一定の拡散度合いでスペクトラム拡散を行えるようになる。
【0032】
図17は、本発明の第4実施例のSSCG回路の構成を示す図である。図示のように、第4実施例のSSCG回路は、VCO15’に入力するVCO制御電圧を分岐してLPF55でフィルタリングした後、V−I変換回路56で電流信号に変換して、電流源回路53の基準電流として帰還する。第4実施例では、第3実施例と同様の効果が得られると共に、電圧信号をフィルタリングするため、LPF55を容量や抵抗を使用して簡単な回路で実現できるので、回路規模を小さくできる。
【0033】
図18は、本発明の第5実施例のSSCG回路の構成を示す図である。図示のように、第5実施例のSSCG回路は、第1実施例における電流源制御回路51と電流源回路53の替わりに、IDAC制御回路71とIDAC回路73を設けた点が異なる。
【0034】
図19は、IDAC回路73の構成を示す図である。第5実施例で使用するIDAC回路73は、図2に示した3ビットのIDAC回路に、トランジスタTr40〜Tr42とトランジスタTr50〜Tr52を付加したもので、電流を出力するだけでなく、電流を引き抜くプッシュプル型である点が異なる。トランジスタTr40〜Tr42のゲートにはIDAC制御回路71の出力する制御データDU0〜DU2が印加され、トランジスタTr40〜Tr42のゲートには制御データDD0〜DD2が印加される。
【0035】
図20は、図19のIDAC回路73の制御データDU0〜DU2、DD0〜DD2の変化に対するループフィルタの容量Cの端子電圧の変化を示す図であり、(A)は、1ビット駆動の場合を、(B)は2ビット駆動の場合を、(C)は3ビット駆動の場合を示す。
【0036】
図20の(A)に示すように、1ビット駆動の場合は、DU0が図示のように変化し、DU1とDU2は「H」の状態を維持する。DD0はDU0と同一信号であり、DD1とDD2は「L」の状態を維持する。これにより、図19のTr30とTr40のみがオン・オフを繰り返すので、IDAC73から容量Cに小さな電流が供給又は容量Cから小さな電流が引き抜かれ、容量Cの端子電圧は小さな振幅の3角波状に変化する。
【0037】
図20の(B)に示すように、2ビット駆動の場合は、DU0とDU1が図示のように変化し、DU2は「H」の状態を維持する。DD0とDD1はDU0とDU1とそれぞれ同一の信号であり、DD2は「L」の状態を維持する。これにより、図19のTr30、Tr31、Tr40及びTr41がオン・オフを繰り返すので、IDAC73から容量Cに中間の大きさの電流が供給又は容量Cから中間の大きさの電流が引き抜かれ、容量Cの端子電圧は中間の振幅の3角波状に変化する。
【0038】
図20の(C)に示すように、3ビット駆動の場合は、DU0〜DU2が図示のように変化し、DD0〜DD21はDU0〜DU2と同一信号である。これにより、図19のTr30〜Tr32及びTr40〜Tr42がオン・オフを繰り返すので、IDAC73から容量Cに大きな電流が供給又は容量Cから大きな電流が引き抜かれ、容量Cの端子電圧は大きな振幅の3角波状に変化する。
【0039】
以上のように、第5実施例のSSCG回路では、容量Cを充放電する電流量を変えることができる。
【0040】
IDAC制御回路71は、図20に示したような制御データDU0〜DU2及びDD0〜DD2を出力する。IDAC制御回路71は、専用の論理回路でも実現できるが、マイクロコンピュータやDSPを使用して実現することも可能である。また、基準電流源回路72は、図11の回路と同様の構成を有する。
【0041】
ここで第1実施例の電流源回路53について考えると、第1実施例の電流源回路53は第5実施例のIDACを1ビット構成とした例といえる。
【0042】
図21は、本発明の第6実施例のSSCG回路の構成を示す図である。第6実施例のSSCG回路は、第2実施例のSSCG回路において、電流源制御回路51と電流源回路53を、第5実施例のIDAC制御回路71とIDAC回路73に置き換えた構成を有する。従って、第2実施例の特徴に加えて第5実施例の特徴を有する。
【0043】
図22は、本発明の第7実施例のSSCG回路の構成を示す図である。第7実施例のSSCG回路は、第3実施例のSSCG回路において、電流源制御回路51と電流源回路53を、第5実施例のIDAC制御回路71とIDAC回路73に置き換えた構成を有する。従って、第3実施例の特徴に加えて第5実施例の特徴を有する。
【0044】
図23は、本発明の第8実施例のSSCG回路の構成を示す図である。第8実施例のSSCG回路は、第4実施例のSSCG回路において、電流源制御回路51と電流源回路53を、第5実施例のIDAC制御回路71とIDAC回路73に置き換えた構成を有する。従って、第4実施例の特徴に加えて第5実施例の特徴を有する。
【0045】
【発明の効果】
以上説明したように、本発明によれば、従来例に比べて、電流制御型のスペクトラム拡散処理を行うので、以下の、
(1)発振周波数のスペクトラムを有効に拡散して電磁波輻射を低減でき、
(2)発振周波数のスペクトラムの度合いを自由に設定でき、
(3)正確に発振周波数を遷移させることができ、
(4)プロセス変動、温度変動又は電源電圧変動などによるバラツキの影響を低減できるという効果が得られる。
【0046】
更に、前述の特願2002−266631号に記載した発明に比べて、
(5)より高精度のスペクトラム拡散処理を小規模な回路構成で行えるという効果を奏する。
【図面の簡単な説明】
【図1】既出願のスペクトラム拡散クロック発生(SSCG)回路の構成例を示す図である。
【図2】既出願に記載された電流方デジタル・アナログ変調器(IDAC)の回路構成を示す図である。
【図3】従来例におけるIDACによる変調波形の例を示す図である。
【図4】本発明のスペクトラム拡散クロック発生(SSCG)回路の基本構成を示す図である。
【図5】本発明で使用する電流注入回路の基本構成を示す図である。
【図6】本発明の第1実施例のSSCG回路の回路構成を示す図である。
【図7】周波数位相比較器の回路構成を示す図である。
【図8】チャージポンプ回路の回路構成を示す図である。
【図9】電圧電流変換(V−I変換)回路の回路構成を示す図である。
【図10】電流制御発振回路(ICO)の回路構成を示す図である。
【図11】基準電流源回路の構成を示す図である。
【図12】電流源制御回路の構成を示す図である。
【図13】電流源回路の構成を示す図である。
【図14】電流源制御信号と電流源出力電流とVCO入力電圧の動作波形を示す図である。
【図15】本発明の第2実施例のSSCG回路の回路構成を示す図である。
【図16】本発明の第3実施例のSSCG回路の回路構成を示す図である。
【図17】本発明の第4実施例のSSCG回路の回路構成を示す図である。
【図18】本発明の第5実施例のSSCG回路の回路構成を示す図である。
【図19】第5実施例のSSCG回路で使用するプッシュプル型IDACの回路構成を示す図である。
【図20】第5実施例のプッシュプル型IDACの動作を説明する図である。
【図21】本発明の第6実施例のSSCG回路の回路構成を示す図である。
【図22】本発明の第7実施例のSSCG回路の回路構成を示す図である。
【図23】本発明の第8実施例のSSCG回路の回路構成を示す図である。
【符号の説明】
11…1/N分周器
12…周波数位相比較器
13…チャージポンプ回路
14…ループフィルタ
16…電圧加算回路
17…VCO
18…1/M分周器
21…制御回路
22…変調器(VDAC)
Claims (6)
- 基準クロックと生成クロックの位相差を検出する周波数位相比較器と、
前記周波数位相比較器の検出した位相差に応じて充放電信号を発生するチャージポンプと、
前記チャージポンプの出力と所定電位の間に直列に接続された抵抗と容量とを有し、前記充電信号に応じた差電圧信号を発生するループフィルタと、
前記差電圧信号に応じた周波数の生成クロックを発生するクロック発生器と、
前記ループフィルタの前記抵抗と前記容量の接続ノードに接続され、前記容量の電圧が、前記生成クロックの周期より長いスペクトラム拡散周期で、前記容量の電圧より小さな電圧振幅で変化するように充電及び放電する電流注入回路と、を備え、
前記電流注入回路は、前記容量の充放電電流を発生するプッシュプル型電流源と、前記プッシュプル型電流源を制御する電流源制御回路と、を備え、
前記クロック発生器は、前記差電圧信号を差電流信号に変換するV−I変換回路と、前記差電流信号に応じた周波数の生成クロックを発生する電流制御発信回路と、を備え、
前記プッシュプル型電流源は、前記V−I変換回路の出力する前記差電流信号に応じた充放電電流量で前記容量を充電又は放電することを特徴とするスペクトラム拡散クロック発生回路。 - 前記V−I変換回路の出力する前記差電流信号から高周波成分をフィルタリングしてフィルタリング差電流信号を発生するローパスフィルタを備え、
前記プッシュプル型電流源は、前記フィルタリング差電流信号に応じた充放電電流量で前記容量を充電又は放電する請求項1に記載のスペクトラム拡散クロック発生回路。 - 基準クロックと生成クロックの位相差を検出する周波数位相比較器と、
前記周波数位相比較器の検出した位相差に応じて充放電信号を発生するチャージポンプと、
前記チャージポンプの出力と所定電位の間に直列に接続された抵抗と容量とを有し、前記充電信号に応じた差電圧信号を発生するループフィルタと、
前記差電圧信号に応じた周波数の生成クロックを発生するクロック発生器と、
前記ループフィルタの前記抵抗と前記容量の接続ノードに接続され、前記容量の電圧が、前記生成クロックの周期より長いスペクトラム拡散周期で、前記容量の電圧より小さな電圧振幅で変化するように充電及び放電する電流注入回路と、
前記差電圧信号から高周波成分をフィルタリングしてフィルタリング差電圧信号を発生するローパスフィルタと、
前記フィルタリング差電圧信号をフィルタリング差電流信号に変換するフィルタリングV−I変換回路と、を備え、
前記電流注入回路は、前記容量の充放電電流を発生するプッシュプル型電流源と、前記プッシュプル型電流源を制御する電流源制御回路と、を備え、
前記プッシュプル型電流源は、前記フィルタリング差電流信号に応じた充放電電流量で前記容量を充電又は放電することを特徴とするスペクトラム拡散クロック発生回路。 - 基準クロックと生成クロックの位相差を検出する周波数位相比較器と、
前記周波数位相比較器の検出した位相差に応じて充放電信号を発生するチャージポンプと、
前記チャージポンプの出力と所定電位の間に直列に接続された抵抗と容量とを有し、前記充電信号に応じた差電圧信号を発生するループフィルタと、
前記差電圧信号に応じた周波数の生成クロックを発生するクロック発生器と、
前記ループフィルタの前記抵抗と前記容量の接続ノードに接続され、前記容量の電圧が、前記生成クロックの周期より長いスペクトラム拡散周期で、前記容量の電圧より小さな電圧振幅で変化するように充電及び放電する電流注入回路と、を備え、
前記電流注入回路は、前記スペクトラム拡散周期に対応した周期で変化する出力コードを発生するデジタル制御回路と、前記出力コードに応じた充放電電流を発生するプッシュプル型電流デジタルアナログ変換(IDAC)回路と、を備え、
前記クロック発生器は、前記差電圧信号を差電流信号に変換するV−I変換回路と、前記差電流信号に応じた周波数の生成クロックを発生する電流制御発信回路と、を備え、
前記プッシュプル型電流デジタルアナログ変換回路は、前記V−I変換回路の出力する前記差電流信号に応じた充放電電流量で前記容量を充電又は放電することを特徴とするスペクトラム拡散クロック発生回路。 - 前記V−I変換回路の出力する前記差電流信号から高周波成分をフィルタリングしてフィルタリング差電流信号を発生するローパスフィルタを備え、
前記プッシュプル型電流デジタルアナログ変換回路は、前記フィルタリング差電流信号に応じた充放電電流量で前記容量を充電又は放電する請求項4に記載のスペクトラム拡散クロック発生回路。 - 基準クロックと生成クロックの位相差を検出する周波数位相比較器と、
前記周波数位相比較器の検出した位相差に応じて充放電信号を発生するチャージポンプと、
前記チャージポンプの出力と所定電位の間に直列に接続された抵抗と容量とを有し、前記充電信号に応じた差電圧信号を発生するループフィルタと、
前記差電圧信号に応じた周波数の生成クロックを発生するクロック発生器と、
前記ループフィルタの前記抵抗と前記容量の接続ノードに接続され、前記容量の電圧が、前記生成クロックの周期より長いスペクトラム拡散周期で、前記容量の電圧より小さな電圧振幅で変化するように充電及び放電する電流注入回路と、
前記差電圧信号から高周波成分をフィルタリングしてフィルタリング差電圧信号を発生するローパスフィルタと、
前記フィルタリング差電圧信号をフィルタリング差電流信号に変換するフィルタリングV−I変換回路と、を備え、
前記電流注入回路は、前記スペクトラム拡散周期に対応した周期で変化する出力コードを発生するデジタル制御回路と、前記出力コードに応じた充放電電流を発生するプッシュプル型電流デジタルアナログ変換(IDAC)回路と、を備え、
前記プッシュプル型電流デジタルアナログ変換回路は、前記フィルタリング差電流信号に応じた充放電電流量で前記容量を充電又は放電することを特徴とするスペクトラム拡散クロック発生回路。
Priority Applications (13)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003118939A JP4229749B2 (ja) | 2003-04-23 | 2003-04-23 | スペクトラム拡散クロック発生回路 |
EP05027320A EP1641124B1 (en) | 2002-12-24 | 2003-12-23 | Spread spectrum clock generation circuit |
DE60327900T DE60327900D1 (de) | 2002-12-24 | 2003-12-23 | Taktgenerator mit spektraler Dispersion |
US10/743,188 US6975148B2 (en) | 2002-12-24 | 2003-12-23 | Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device |
TW092136550A TWI279988B (en) | 2002-12-24 | 2003-12-23 | Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device |
EP03258206A EP1435694B1 (en) | 2002-12-24 | 2003-12-23 | Spread spectrum clock generation circuit jitter generation circuit and semiconductor device |
DE60328925T DE60328925D1 (de) | 2002-12-24 | 2003-12-23 | Jittergenerator |
EP05027321A EP1672800B1 (en) | 2002-12-24 | 2003-12-23 | Jitter generation circuit |
DE60307974T DE60307974T2 (de) | 2002-12-24 | 2003-12-23 | Taktgenerator mit spektraler Dispersion Jittergenerator und Halbleitervorrichtung |
CNB2003101239628A CN1266841C (zh) | 2002-12-24 | 2003-12-24 | 扩频时钟产生电路 |
KR1020030096335A KR101077745B1 (ko) | 2002-12-24 | 2003-12-24 | 스펙트럼 확산 클록 발생 회로, 지터 발생 회로 및 반도체장치 |
US11/217,459 US7095260B2 (en) | 2002-12-24 | 2005-09-02 | Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device |
US11/476,125 US20060244499A1 (en) | 2002-12-24 | 2006-06-28 | Jitter generation circuit and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003118939A JP4229749B2 (ja) | 2003-04-23 | 2003-04-23 | スペクトラム拡散クロック発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004328280A JP2004328280A (ja) | 2004-11-18 |
JP4229749B2 true JP4229749B2 (ja) | 2009-02-25 |
Family
ID=33498340
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003118939A Expired - Fee Related JP4229749B2 (ja) | 2002-12-24 | 2003-04-23 | スペクトラム拡散クロック発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4229749B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006217539A (ja) * | 2005-02-07 | 2006-08-17 | Fujitsu Ltd | スペクトラム拡散クロック発生回路およびスペクトラム拡散クロック発生回路の制御方法 |
US7764092B2 (en) | 2006-01-10 | 2010-07-27 | Samsung Electronics Co., Ltd. | Phase locked loop and phase locking method |
JP5567389B2 (ja) * | 2010-05-17 | 2014-08-06 | スパンション エルエルシー | クロック発生回路 |
JP5896503B2 (ja) | 2010-08-03 | 2016-03-30 | ザインエレクトロニクス株式会社 | 送信装置、受信装置および送受信システム |
JP5672092B2 (ja) * | 2011-03-17 | 2015-02-18 | 株式会社リコー | スペクトラム拡散クロック発生回路 |
JP5732031B2 (ja) * | 2012-12-26 | 2015-06-10 | 旭化成エレクトロニクス株式会社 | パイプライン型a/dコンバータ |
WO2018207880A1 (ja) | 2017-05-11 | 2018-11-15 | ローム株式会社 | リップル注入回路、スイッチング制御回路、発振回路、及びこれらを備えた電子機器 |
CN112532240B (zh) * | 2019-09-17 | 2023-12-01 | 群联电子股份有限公司 | 展频频率产生器、存储器储存装置及信号产生方法 |
-
2003
- 2003-04-23 JP JP2003118939A patent/JP4229749B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004328280A (ja) | 2004-11-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101077745B1 (ko) | 스펙트럼 확산 클록 발생 회로, 지터 발생 회로 및 반도체장치 | |
JP4991193B2 (ja) | 周波数可変発振器 | |
US8433018B2 (en) | Methods and apparatus for frequency synthesis with feedback interpolation | |
KR920004335B1 (ko) | 전압제어발진회로 | |
US6664861B2 (en) | Method and apparatus for stable phase-locked looping | |
JP5448870B2 (ja) | Pll回路 | |
WO2018145326A1 (en) | Gain calibration for direct modulation synthesizer using look-up table searched by reduced count from overflow counter | |
JP4141247B2 (ja) | スペクトラム拡散クロック発生回路 | |
JP5515379B2 (ja) | 位相同期回路 | |
JP2011078054A (ja) | 電流源、電子機器および集積回路 | |
JP4141248B2 (ja) | スペクトラム拡散クロック発生回路 | |
JP4229749B2 (ja) | スペクトラム拡散クロック発生回路 | |
US6947514B1 (en) | Phase-locked loop circuit, information processing apparatus, and information processing system | |
CN115549673A (zh) | 一种锁相环输出频率校准电路 | |
JP4141250B2 (ja) | スペクトラム拡散クロック発生回路 | |
JPH08274635A (ja) | 位相ロック回路 | |
JP7255511B2 (ja) | 電圧振幅検出器を有する半導体集積回路 | |
JPH07321649A (ja) | 電圧制御発振器及びpll回路 | |
JP2002198784A (ja) | リング・オシレータ型電圧制御発振回路 | |
JP2010130594A (ja) | Pll回路 | |
JP2004023553A (ja) | チャージポンプ回路 | |
JPH07221635A (ja) | フェイズ・ロックド・ループ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060406 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080909 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081104 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081202 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111212 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121212 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131212 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |