JP4141247B2 - スペクトラム拡散クロック発生回路 - Google Patents
スペクトラム拡散クロック発生回路 Download PDFInfo
- Publication number
- JP4141247B2 JP4141247B2 JP2002371984A JP2002371984A JP4141247B2 JP 4141247 B2 JP4141247 B2 JP 4141247B2 JP 2002371984 A JP2002371984 A JP 2002371984A JP 2002371984 A JP2002371984 A JP 2002371984A JP 4141247 B2 JP4141247 B2 JP 4141247B2
- Authority
- JP
- Japan
- Prior art keywords
- spread spectrum
- circuit
- clock
- signal
- spectrum modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001228 spectrum Methods 0.000 title claims description 90
- 230000008859 change Effects 0.000 claims description 19
- 238000006243 chemical reaction Methods 0.000 claims description 14
- 239000003990 capacitor Substances 0.000 claims description 11
- 238000010586 diagram Methods 0.000 description 36
- 230000005670 electromagnetic radiation Effects 0.000 description 7
- 230000005855 radiation Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の属する技術分野】
本発明は、電磁波輻射を低減するため、周期が微小量変動するクロック信号を発生するスペクトラム拡散クロック発生回路に関する。
【0002】
【従来の技術】
近年、半導体装置の高速化、高集積化に伴い装置からの電磁波輻射が問題となっている。動作周波数の高速化に伴い、信号の波長短くなり、接続回路または基板内部の配線長は高周波信号の波長とほぼ同じ程度になるので、配線などの接続部はアンテナとして機能し、周囲への電磁波輻射が急激に増加してしまう。高速なクロックで動作する半導体素子を用いた電子機器の電磁波輻射により、電子機器間の相互干渉による誤動作、通信装置への妨害などの悪影響が発生する。
【0003】
このような問題を解決するため、現在電磁波輻射が問題になる電子機器では、回路の配置などを改良して電磁波輻射を低減するほか、電磁波遮蔽により周囲への電磁波の漏れを低減させるなどの対策が行われている。しかし、携帯機器などでは小型化、軽量化が要求されるので、電磁波輻射を低減するための遮蔽を十分に行うことが難しいという問題があった。
【0004】
そこで、半導体装置の動作クロックを微小に変動させることにより、クロックのスペクトラム拡散を行い、電磁波輻射を低減することが行われており、そのようなクロックを発生するスペクトラム拡散クロック発生(SSCG)回路が提案されている。(特開2000−101424号公報など)
図1は、従来のSSCG回路の構成例を示す図である。この例は、PLL(Phase Locked Loop)回路を利用して基準クロックCLKからそのM/N倍の周波数のクロックCKを発生する回路である。この回路は、1/N分周器11、周波数位相比較器12、チャージポンプ(CP)13、ループフィルタ14、電圧制御発振器(VCO)17、1/M分周器18、変調器15、電圧加算回路16から構成される。周波数位相比較器12が1/N分周されたCLKと1/M分周されたCKの位相差を検出し、位相差に応じてCP13を制御する信号を出力する。CP13は、位相差に応じてループフィルタ14を充放電する信号を出力し、ループフィルタ14の一端に位相差に応じた差電圧が発生する。従来のスペクトラム拡散を行わないクロック発生回路では、この差電圧がVCO17に印加され、それに応じて一定の周期のクロックが発生される。しかし、SSCG回路では、変調器15が、図2に示すような小さな振幅の所定の周期で変動するスペクトラム変調信号を出力し、電圧加算回路16でこのスペクトラム変調信号を差電圧に加算してVCO17に印加する。これにより、発生されるクロックCKの周期は、基準クロックCLKの周期のM/N倍の周期を中心として、所定のサイクルで変動することになる。周期の変動率及びサイクルは変調器の発生するスペクトラム変調信号により決定される。
【0005】
スペクトラム変調信号は、図2のような三角波が使用されるのが一般的であった。しかし、三角波を使用すると、拡散により生じるスペクトラムの幅の両端にピークが発生するため、この部分の電磁波輻射が大きくなるという問題があった。
【0006】
そこで、特開平7−235862号公報及び特開平9−98152号公報は、スペクトラム変調信号として図3に示すような波形を使用することを開示している。これにより上記のピークが低くなり、電磁波輻射が低減される。
【0007】
また、特開平8−292820号公報は、スペクトラム変調信号の周期をランダムに変化させる構成を開示している。周期をランダムに変化させることにより電磁波輻射が低減される。
【0008】
【特許文献1】
特開2000−101424号公報(全体)
【特許文献2】
特開平7−235862号公報(図3)
【特許文献3】
特開平9−98152号公報(図3)
【特許文献4】
特開平8−292820号公報(全体)
【0009】
【発明が解決しようとする課題】
しかしながら、図3に示すような波形を発生するのは容易ではなく、そのような波形を発生する回路は規模が大きくなり、高コストになるという問題があった。
【0010】
また、スペクトラム変調信号の周期をランダムに変化させると、発生されるクロックの周期が短時間に大きく変化する場合が発生する。これはSSCG回路の動作の点からも好ましくない。また発生したクロックを論理回路などに使用する場合、変化の範囲は大きくても時間に対する変化率が小さければ動作上の問題は生じないが、突然周期が大きく変化すると正常に動作できないという問題を生じる。
【0011】
本発明は、簡単な構成でより一層電磁波輻射が低減できるスペクトラム拡散クロック発生回路の実現を目的とする。
【0012】
【課題を解決するための手段】
上記目的を実現するため、本発明のスペクトラム拡散クロック発生回路は、スペクトラム拡散変調回路が差信号を変調して、周期が複数の異なる周期に変化するスペクトラム拡散変調信号を生成することを特徴とする。ペクトラム拡散変調信号は、周期が1周期毎に順に変化することが望ましい。
【0013】
図4は、本発明のスペクトラム拡散クロック発生回路の原理構成図である。図4に示すように、本発明のスペクトラム拡散クロック発生回路は、基準クロックCLKと生成クロックCKの位相差を検出する周波数位相比較器12と、検出した位相差に応じて充放電信号を発生するチャージポンプ13と、差信号を発生するループフィルタ14と、差信号を変調してスペクトラム拡散変調信号を生成するスペクトラム拡散変調回路19と、スペクトラム拡散変調信号に応じた周波数の生成クロックを発生するクロック発生器20とを備えるスペクトラム拡散クロック発生回路において、スペクトラム拡散変調回路19は、周期が複数の異なる周期に変化するスペクトラム拡散変調信号を生成することを特徴とする。
【0014】
図5は、本発明の原理を説明する図である。従来のSSCG回路においては、図2に示すような一定の周期で変化する三角波のスペクトラム拡散変調信号が差信号に加算されていた。そのため、例えば、10MHzの発振周波数に30kHzで変調をかけると、そのスペクトラム成分は、図6の(A)に示すように、9.91MHz,9.94MHz,9.97MHz,10.00MHz,10.03MHz,10.06MHz,10.09MHzという具合に10MHzを中心に30kHzおきに並ぶ。これに対して、本発明では、図5のように、tm1=30kHz,tm2=27kHz,tm3=33kHzという具合にスペクトラム拡散変調信号の周期(周波数)を変化させる。この場合のスペクトラム成分は、図6の(B)に示すように、27kHzおきと30kHzおきと33kHzおきの3つのグループに分散されて並ぶためにそれぞれのスペクトラムの高さは従来例に比べて低くなる。
【0015】
このように、本発明によれば、スペクトラム拡散変調信号の周期が複数の異なる周期に変化するので、周期が一定の場合に比べてスペクトラムがさらに拡散し、電磁波輻射を一層低減できる。また、スペクトラム拡散変調信号は、周期が1周期毎に順に変化するので、短時間に急激に周期が変化することがなく、隣接するクロックパルスの周期の差であるサイクルツーサイクル(cycle-to-cycle)ジッタは小さい。従って、発生したクロックを論理回路などに使用する場合も回路動作上の問題は生じない。
【0016】
なお、スペクトラム拡散変調信号は、図5の(A)のようにゼロクロスする位置で周期を変えても、図5の(B)のように振幅が最小の位置で周期を変えてもよく、他にも振幅が最大の位置や振幅が所定の値になる位置で周期を変えるなどの各種の変形例が可能である。また、周期の変化も3種類ではなく、4種類以上としてもよい。
【0017】
クロック発生器としては、電圧制御発振器(VCO)が使用できる。クロック発生器としてVCOを使用する場合には、ループフィルタの一端に生じる差電圧に、スペクトラム拡散変調回路で発生するスペクトラム拡散変調信号を加算すればスペクトラム拡散変調信号が得られ、その信号をVCOに印加する。
【0018】
クロック発生器としてVCOを使用する場合に、スペクトラム拡散変調回路はアナログ回路でもデジタル回路でも実現できる。スペクトラム拡散変調回路をアナログ回路で実現する場合には、例えば、アナログ変調器で複数の異なる周期で変化するスペクトラム拡散アナログ電圧信号を発生し、電圧加算回路で差信号にスペクトラム拡散アナログ電圧信号を加算する。アナログ変調器は、複数の異なる容量と、複数の異なる容量の1つを選択する複数のスイッチと、選択した容量に一定電流を供給し又は選択した容量から一定電流を流出させる定電流源と、選択された容量の電圧が第1及び第2の所定電圧に達したことを検出するヒステリシス比較器と、ヒステリシス比較器が第1及び第2の所定電圧に達したことを検出すると複数のスイッチの選択を切り換えるスイッチ切替制御回路とを備えることにより実現できる。
【0019】
スペクトラム拡散変調回路をデジタル回路で実現する場合には、デジタル制御回路で複数の異なる周期で変化する出力コードを発生し、デジタルアナログ変換電圧回路で出力コードに応じたスペクトラム拡散電圧信号を発生し、電圧加算回路で差信号にスペクトラム拡散電圧信号を加算する。
【0020】
本出願人は、特願2002−266631号で、VCOを使用せずに、電圧電流変換回路で差電圧を差電流信号に変換し、電流可変回路で差電流信号をスペクトラム拡散変調し、電流発振器(ICO)にスペクトラム拡散変調信号を印加する構成を開示しており、本発明はこれにも適用可能である。
【0021】
本発明を特願2002−266631号に開示された構成に適用する場合には、差電圧を差電流信号に変換する電圧電流変換回路を更に備え、クロック発生器としてICOを使用する。スペクトラム拡散変調回路は、複数の異なる周期で変化する出力コードを発生するデジタル制御回路と、電圧電流変換回路とICOの間に設けられ、差電流信号に出力コードに対応した変調を行いスペクトラム拡散電流変調信号を生成する電流可変回路とを備える。
【0022】
電流可変回路は、差電流信号の所定の比率の電流を発生する回路と、出力コードをアナログ信号のスペクトラム拡散電流信号に変換して差電流信号の所定の比率の電流に加算するデジタルアナログ変換電流回路とを備えることにより実現される。電流可変回路は、高周波成分を除去するローパスフィルタを更に備えることが望ましい。
【0023】
デジタル制御回路は、クロックを分周する分周比の異なる複数の分周器と、複数の分周器の出力を順に選択する切替コントローラと、選択された分周クロックをカウントするアップダウンカウンタと、分周クロックをカウントして所定カウント数毎にアップダウンカウンタのアップ動作とダウン動作を切り換えるカウンタとを備えることにより実現される。
【0024】
また、デジタル制御回路は、プログラム制御のコンピュータシステムでも実現できる。
【0025】
【発明の実施の形態】
図7は、本発明の第1実施例のスペクトラム拡散クロック発生(SSCG)回路の構成を示す図である。図示のように、図1に示した回路と同様にPLL回路を使用して基準クロックCLKからM/N倍のクロックCKを発生させる回路であり、変調器22が発生するスペクトラム拡散変調信号が、図5に示すように周期が順に変化する点が従来例と異なる。
【0026】
図7に示すように,第1実施例のSSCG回路では、制御回路21が図8示すような出力コードを発生し、変調器22に出力する。変調器22は電圧デジタルアナログ変換器(VDAC)であり、出力コードをアナログ電圧信号に変換する。これにより、図5の(A)に示すようなスペクトラム拡散変調アナログ電圧信号が得られる。なお、出力コードの最小ビットに対応する電圧変化幅のために電圧信号がなめらかに変化しない場合には、ローパスフィルタを使用して平滑化する。電圧加算回路16は、ループフィルタ14の一端に発生する差電圧にスペクトラム拡散変調アナログ電圧信号を加算する。これにより、VCO17に印加される電圧は、周期が順に変化しながら小さな振幅で変化し、VCO17が発生するクロックCKは周波数(周期)が小さな範囲で所定の周期で変化し、しかも変化する周期が順に変化する。
【0027】
制御回路21は、発生する出力コードを変更する必要がなければデジタル論理回路などで実現することが可能である。当業者であれば、そのような回路構成は容易に考えられるので、ここでは説明を省略する。また、制御回路21は、マイクロコンピュータやDSPなどのプログラム制御によるコンピュータシステムで実現できる。この場合には、外部からの制御に応じて出力コードを変更することも可能である。
【0028】
図9は、本発明の第2実施例のSSCG回路の構成を示す図である。第1実施例ではスペクトラム拡散変調アナログ電圧信号をデジタル処理により生成していたが、第2実施例ではアナログ処理によりスペクトラム拡散変調アナログ電圧信号を生成する。
【0029】
図10は、図9のスイッチ切替制御回路31とアナログ回路変調器32の回路構成を示す図であり、図11はアナログ変調器の動作を示す図である。図10に示すように、この回路では、異なる容量値の3個の容量素子C1〜C3が設けられており、各容量素子の一端はグランドに接続され、他端はそれぞれスイッチS1〜S3を介して共通に接続されている。各スイッチの導通/非導通はスイッチ切替制御回路31により制御される。参照番号33で示す部分は、カレントミラー回路により、定電流回路の流す電流Iに等しい電流を、スイッチS1〜S3の共通に接続された端子に供給(充電)又は端子から流出(放電)させる電流源回路である。スイッチS1〜S3の共通に接続された端子は、アナログ変調器の出力端子であり、ヒステリシスコンパレータ34に接続されている。ヒステリシスコンパレータ34は、入力されたスイッチS1〜S3の共通に接続された端子の電圧を第1と第2の基準値と比較し、その比較結果に応じて電流源回路のトランジスタTr1とTr2を制御し、電流源回路を充電状態と放電状態の間で切り換える。
【0030】
以下、図11を参照しながら図10の回路の動作を説明する。
【0031】
まず、ヒステリシスコンパレータ34の出力が「高(H)」になり、トランジスタTr1が導通し、Tr2が非導通状態になり、電流源回路は充電状態になる。スイッチ切替制御回路31は、S1を導通状態に、S2とS3を非導通状態にする選択信号を出力する。これにより、C1に電流Iが供給され、アナログ変調器出力電圧は増加する。アナログ変調器出力電圧が第1の所定値に達すると、ヒステリシスコンパレータ34の出力が「低(L)」に変化し、Tr1が非導通状態になり、Tr2が導通状態になり、電流源回路は放電状態なる。ヒステリシスコンパレータ34の出力の変化は、スイッチ切替制御回路31にも伝えられる。これによりC1から電流Iが流出して、アナログ変調器出力電圧は減少する。
【0032】
アナログ変調器出力電圧が第2の所定値に達すると、ヒステリシスコンパレータ34の出力が「H」に変化し、Tr1が導通状態になり、Tr2が非導通状態になり、電流源回路は充電状態なる。スイッチ切替制御回路31は、ヒステリシスコンパレータ34の出力の変化に応じて、S1を非導通状態に、S2を導通状態に切り替える。S3は非導通状態のままである。これにより、C1の場合と同様に、C2の充電が開始され、アナログ変調器出力電圧が第1の所定値に達すると、ヒステリシスコンパレータ34の出力が「L」に変化し、電流源回路は放電状態なる。そして、アナログ変調器出力電圧が第2の所定値に達する。
【0033】
C1とC2は容量値が異なるので充放電に要する時間が異なり、周期の異なる三角波が得られる。C3についても同様の動作が繰り返される。このようにして、図11に示すような3つの周期の異なる同じ振幅のアナログ変調器出力が得られる。
【0034】
なお、ここでは、3個の容量素子を使用する例を説明したが、4個以上の容量素子を使用することも可能であり、また2個以上のスイッチを同時に導通状態にするように制御して複数の容量素子の容量値の和を利用して異なる周期の三角波を生成することも可能である。
【0035】
図12は、本発明の第3実施例のSSCG回路の構成を示す図であり、前述の特願2002−266631号に開示された構成に、本発明を適用した実施例である。図12に示すように、図7の第1実施例の回路と類似の構成を有し、電圧加算回路16とVCO17と制御回路21と変調器(VDAC)22の替わりに、電圧電流変換(V−I変換)回路42と電流デジタルアナログ変換器(IDAC)43と電流発振器(ICO)44と制御回路41が設けられている点が異なる。V−I変換回路42は、ループフィルタ14の端子電圧(差電圧)を差電流信号に変換する。電流可変回路に相当するIDAC43が、制御回路41からの出力コードに従って差電流信号をスペクトラム拡散変調し、変調したスペクトラム拡散変調電流信号を電流発振器(ICO)44に印加する。
【0036】
図13は周波数位相比較器の回路構成を示す図であり、図14はチャージポンプ回路13の構成を示す図である。これらの回路は第1実施例から第3実施例で使用できる。これらの回路については広く知られているので、ここでは説明を省略する。
【0037】
図15は第3実施例で使用するV−I変換回路の回路構成を、図16は第3実施例で使用するICO回路の構成を、図17は第3実施例で使用するIDAC回路の回路構成を示す。これらの回路については、特願2002−266631号に開示されており、詳しい説明は省略し、関係する動作についてのみ後述する。
【0038】
図18は、制御回路41の構成を示す図である。図示のように、制御回路41は、制御クロックを異なる分周比(ここでは1/9、1/10,1/11)で分周する3個の分周器51〜53と、いずれかの分周器の出力を選択するスイッチ55〜57と、スイッチを選択する切替制御部54と、選択された分周クロックをカウントするアップダウンカウンタ58と、アップダウンカウンタ58を制御する分周カウンタ59とを有する。アップダウンカウンタ58は、カウント値をnビットの2進コードで出力する。
【0039】
図19は、切替制御部54と分周器の動作を示す図である。分周器51〜53は、制御クロックをそれぞれの分周比で分周した3種類の分周クロックを出力する。図19に示すように、切替制御部54は、制御クロックを9×16クロックだけカウントする間、スイッチ55を導通するように選択する。従って、この間は、1/9分周クロックが出力される。切替制御部54は、制御クロックを9×16クロックだけカウントした後は、制御クロックを10×16クロックだけカウントする間スイッチ56を導通させ、次に制御クロックを11×16クロックだけカウントする間スイッチ57を導通させ、以下同じ動作を繰り返す。これにより、アップダウンカウンタ58と分周カウンタ59には、1/9分周クロック、1/10分周クロック、1/11分周クロックがこの順で順次供給される。
【0040】
図20は、アップダウンカウンタ58と分周カウンタ59の動作を示す図である。分周カウンタ59は選択された分周クロックをカウントし、カウント値が所定値になるとアップダウンカウンタ58のアップカウント動作とダウンカウント動作を切り替え、この動作を繰り返す。図20は、8カウントするとアップカウント動作とダウンカウント動作を切り替える例を示している。図8のような出力コードを生成するのであれば、14カウント毎に切り替える。アップダウンカウンタ58は、選択された分周クロックをカウントしてそのカウント値をnビットの2進コードで出力する。上記のように、供給される分周クロックの周期が変化するので、発生するコード出力も1サイクル(周期)の長さが異なることになる。アップダウンカウンタ58の出力するコードは、IDAC43に印加される。
【0041】
図17に示すように、IDAC43は、トランジスタTr11〜Tr15,Tr20,Tr30〜Tr3nで構成されるカレントミラー回路を有し、トランジスタのサイズを図示のように適宜設定することにより、Tr20にはV−I変換回路42の出力する電流Irefの90%の電流が流れ、Tr3nにはIrefの10%の電流が流れ、Tr32にはIrefの(20×1/2n-2)%の電流が流れ、Tr31にはIrefの(20×1/2n-1)%の電流が流れ、Tr30にはIrefの(20×1/2n)%の電流が流れる。出力コードのビットデータ/D0〜/Dnにより、Tr4n〜Tr40が導通状態になると対応するTr3n〜Tr30を通る電流が流れる。従って、Tr4n〜Tr40をすべて非導通状態にすると、Tr20を流れるIrefの90%の電流量が出力され、Tr4n〜Tr40をすべて導通状態にすると、Tr20を流れるIrefの90%の電流量に加えてTr3n〜Tr30を通る電流が流れ、Irefの約110%の電流量が出力される。すなわち、出力コードのビットデータ/D0〜/Dnを適当な値に設定することにより、Irefの90%から約110%の間の適当な電流量が出力される。
【0042】
従って、図20のように変化するアップダウンカウンタ58の出力コードを図17のIDAC43に印加することにより、Irefを90%から約110%の間で約2.5%ずつ9段階に変化させることが可能で、しかもその変化周期が3段階に変化することになる。これに応じて、ICO44は周波数(周期)が約2.5%ずつ±10%の間で増加と減少を繰返し、その変化周期が変化するクロックCKを発生する。また、図8のように変化する出力コードを使用すれば、約1.4%ずつ15段階に変化する信号が得られる。
【0043】
図21は、本発明の第4実施例のSSCG回路の構成を示す図である。第4実施例のSSCG回路は、第3実施例の制御回路41の代わりにマイクロコンピュータ又はDSPで図8のようなコードを生成する制御回路45を設けた点、およびIDAC43に図22に示すようなローパスフィルタ付きIDACを使用した点が第3実施例と異なる。
【0044】
マイクロコンピュータやDSPなどのプログラム制御のコンピュータシステムを使用すれば、図8のようなコードを容易に生成することが可能である。また、コンピュータシステムのメモリ容量が十分で、多数のコードを生成することが可能であれば、使用状況に応じて出力するコードを選択することも可能である。さらに、使用状況に応じてプログラムを書き換えて所望のコードが出力されるようにすることも可能である。
【0045】
また、図22のIDACは、図17のIDACの電流出力部に抵抗Rと容量Cで構されるローパスフィルタ(LPF)を設け、その出力をさらにカレントミラー回路で出力するようにした回路である。この回路により、出力コードの最小ビット/Dnの変化に起因して発生する出力電流の変化が平滑化され、グリッチ(ノイズ)を低減できる。グリッチのある電流信号がICOに供給されると、ICOはグリッチに従った高周波数の信号を出力する。そのため、PLLがロック状態から外れてしまい、基準周波数に収束できなくなるという問題を発生するが、LPF付きIDACを使用すればこのような問題を生じない。
【0046】
【発明の効果】
以上説明したように、本発明によれば、簡単な構成で良好なスペクトラム拡散が可能なスペクトラム拡散クロック発生回路が実現できる。
【図面の簡単な説明】
【図1】従来のスペクトラム拡散クロック発生(SSCG)回路の構成例を示す図である。
【図2】従来例における変調器出力(スペクトラム拡散変調信号)を示す図である。
【図3】従来例における変調器出力(スペクトラム拡散変調信号)の別の例を示す図である。
【図4】本発明の原理構成を示す図である。
【図5】本発明の原理を説明する図であり、本発明のスペクトラム拡散変調信号の例を示す図である。
【図6】本発明を適用した場合のスペクトラムの改善を示す図である。
【図7】本発明の第1実施例のSSCGの構成を示す図である。
【図8】第1実施例における制御回路の出力(コードの変化)を示す図である。
【図9】本発明の第2実施例のSSCGの構成を示す図である。
【図10】第2実施例におけるアナログ変調回路の回路構成を示す図である。
【図11】第2実施例におけるアナログ変調回路の動作を示す図である。
【図12】本発明の第3実施例のSSCGの構成を示す図である。
【図13】周波数位相比較器の回路構成を示す図である。
【図14】チャージポンプ回路の回路構成を示す図である。
【図15】電圧電流変換(V−I変換)回路の回路構成を示す図である。
【図16】電流制御発振回路(ICO)の回路構成を示す図である。
【図17】電流デジタルアナログ変換器(IDAC)の回路構成を示す図である。
【図18】第3実施例の制御回路の構成を示す図である。
【図19】第3実施例の制御回路における分周クロックの発生を説明する図である。
【図20】第3実施例の制御回路におけるアップダウンカウンタの動作を示す図である。
【図21】本発明の第4実施例のSSCGの構成を示す図である。
【図22】ローパスフィルタ付きIDACの回路構成を示す図である。
【符号の説明】
11…1/N分周器
12…周波数位相比較器
13…チャージポンプ回路
14…ループフィルタ
16…電圧加算回路
17…VCO
18…1/M分周器
21…制御回路
22…変調器(VDAC)
Claims (4)
- 基準クロックと生成クロックの位相差を検出する周波数位相比較器と、
前記周波数位相比較器の検出した位相差に応じて充放電信号を発生するチャージポンプと、
前記充放電信号に応じた差信号を発生するループフィルタと、
前記差信号を変調してスペクトラム拡散変調信号を生成するスペクトラム拡散変調回路と、
前記スペクトラム拡散変調信号に応じた周波数の生成クロックを発生するクロック発生器と、
を備え、
前記スペクトラム拡散変調回路は、周期が複数の異なる周期に変化するスペクトラム拡散変調信号を生成し、
前記クロック発生器は、電圧制御発振器であり、
前記スペクトラム拡散変調回路は、複数の異なる周期で変化するスペクトラム拡散アナログ電圧信号を発生するアナログ変調器と、前記差信号に前記スペクトラム拡散アナログ電圧信号を加算する電圧加算回路と、を備え、
前記アナログ変調器は、複数の異なる容量と、前記複数の異なる容量の1つを選択する複数のスイッチと、選択した容量に一定電流を供給し又は選択した容量から前記一定電流を流出させる定電流源と、選択された容量の電圧が第1及び第2の所定電圧に達したことを検出するヒステリシス比較器と、前記ヒステリシス比較器が前記第1及び第2の所定電圧に達したことを検出すると前記複数のスイッチの選択を切り換えるスイッチ切替制御回路と、を備える
ことを特徴とするスペクトラム拡散クロック発生回路。 - 基準クロックと生成クロックの位相差を検出する周波数位相比較器と、
前記周波数位相比較器の検出した位相差に応じて充放電信号を発生するチャージポンプと、
前記充放電信号に応じた差信号を発生するループフィルタと、
前記差信号を変調してスペクトラム拡散変調信号を生成するスペクトラム拡散変調回路と、
前記スペクトラム拡散変調信号に応じた周波数の生成クロックを発生するクロック発生器と、
を備え、
前記スペクトラム拡散変調回路は、周期が複数の異なる周期に変化するスペクトラム拡散変調信号を生成し、
前記クロック発生器は、電圧制御発振器であり、
前記スペクトラム拡散変調回路は、複数の異なる周期で変化する出力コードを発生するデジタル制御回路と、前記出力コードに応じたスペクトラム拡散電圧信号を発生する電圧デジタルアナログ変換回路と、前記差信号に前記スペクトラム拡散電圧信号を加算する電圧加算回路と、を備え、
前記デジタル制御回路は、クロックを分周する分周比の異なる複数の分周器と、前記複数の分周器の出力を順に選択する切替コントローラと、選択された分周クロックをカウントするアップダウンカウンタと、前記分周クロックをカウントして所定カウント数毎に前記アップダウンカウンタのアップ動作とダウン動作を切り替えるカウンタと、を備える
ことを特徴とするスペクトラム拡散クロック発生回路。 - 基準クロックと生成クロックの位相差を検出する周波数位相比較器と、
前記周波数位相比較器の検出した位相差に応じて充放電信号を発生するチャージポンプと、
前記充放電信号に応じた差信号を発生するループフィルタと、
前記差信号を変調してスペクトラム拡散変調信号を生成するスペクトラム拡散変調回路と、
前記スペクトラム拡散変調信号に応じた周波数の生成クロックを発生するクロック発生器と、
を備え、
前記スペクトラム拡散変調回路は、周期が複数の異なる周期に変化するスペクトラム拡散変調信号を生成し、
前記クロック発生器は、電流制御発振器であり、
前記スペクトラム拡散変調回路は、電圧信号である前記差信号を差電流信号に変換する電圧電流変換回路と、複数の異なる周期で変化する出力コードを発生するデジタル制御回路と、前記電圧電流変換回路と前記電流制御発振器の間に設けられ、前記差電流信号を前記出力コードに応じて変調してスペクトラム拡散電流変調信号を生成する電流可変回路と、を備え、
前記デジタル制御回路は、クロックを分周する分周比の異なる複数の分周器と、前記複数の分周器の出力を順に選択する切替コントローラと、選択された分周クロックをカウントするアップダウンカウンタと、前記分周クロックをカウントして所定カウント数毎に前記アップダウンカウンタのアップ動作とダウン動作を切り替えるカウンタと、を備える
ことを特徴とするスペクトラム拡散クロック発生回路。 - 前記スペクトラム拡散変調信号は、周期が1周期毎に順に変化することを特徴とする請求項1乃至3のいずれか一項に記載のスペクトラム拡散クロック発生回路。
Priority Applications (13)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002371984A JP4141247B2 (ja) | 2002-12-24 | 2002-12-24 | スペクトラム拡散クロック発生回路 |
US10/743,188 US6975148B2 (en) | 2002-12-24 | 2003-12-23 | Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device |
EP05027321A EP1672800B1 (en) | 2002-12-24 | 2003-12-23 | Jitter generation circuit |
TW092136550A TWI279988B (en) | 2002-12-24 | 2003-12-23 | Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device |
DE60327900T DE60327900D1 (de) | 2002-12-24 | 2003-12-23 | Taktgenerator mit spektraler Dispersion |
EP03258206A EP1435694B1 (en) | 2002-12-24 | 2003-12-23 | Spread spectrum clock generation circuit jitter generation circuit and semiconductor device |
DE60328925T DE60328925D1 (de) | 2002-12-24 | 2003-12-23 | Jittergenerator |
EP05027320A EP1641124B1 (en) | 2002-12-24 | 2003-12-23 | Spread spectrum clock generation circuit |
DE60307974T DE60307974T2 (de) | 2002-12-24 | 2003-12-23 | Taktgenerator mit spektraler Dispersion Jittergenerator und Halbleitervorrichtung |
CNB2003101239628A CN1266841C (zh) | 2002-12-24 | 2003-12-24 | 扩频时钟产生电路 |
KR1020030096335A KR101077745B1 (ko) | 2002-12-24 | 2003-12-24 | 스펙트럼 확산 클록 발생 회로, 지터 발생 회로 및 반도체장치 |
US11/217,459 US7095260B2 (en) | 2002-12-24 | 2005-09-02 | Spread spectrum clock generation circuit, jitter generation circuit and semiconductor device |
US11/476,125 US20060244499A1 (en) | 2002-12-24 | 2006-06-28 | Jitter generation circuit and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002371984A JP4141247B2 (ja) | 2002-12-24 | 2002-12-24 | スペクトラム拡散クロック発生回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004207846A JP2004207846A (ja) | 2004-07-22 |
JP4141247B2 true JP4141247B2 (ja) | 2008-08-27 |
Family
ID=32810717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002371984A Expired - Lifetime JP4141247B2 (ja) | 2002-12-24 | 2002-12-24 | スペクトラム拡散クロック発生回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4141247B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4390646B2 (ja) * | 2004-07-09 | 2009-12-24 | Necエレクトロニクス株式会社 | スプレッドスペクトラムクロック生成器及びその変調方法 |
JP4543042B2 (ja) * | 2004-08-13 | 2010-09-15 | シアーウォーター株式会社 | 信号形成回路、信号形成方法及び電子機器 |
JP4571905B2 (ja) * | 2004-12-15 | 2010-10-27 | 旭化成エレクトロニクス株式会社 | 波形生成回路及びスペクトル拡散クロック発生装置 |
US7355461B2 (en) | 2004-12-15 | 2008-04-08 | Asahi Kasei Microsystems Co., Ltd. | Waveform generating circuit and spread spectrum clock generator |
JP2006217539A (ja) * | 2005-02-07 | 2006-08-17 | Fujitsu Ltd | スペクトラム拡散クロック発生回路およびスペクトラム拡散クロック発生回路の制御方法 |
JP4819400B2 (ja) * | 2005-05-26 | 2011-11-24 | 株式会社リコー | クロック生成回路のテスト回路 |
JP4861714B2 (ja) * | 2006-02-02 | 2012-01-25 | 株式会社リコー | スペクトラム拡散クロック発生回路 |
JP2008005148A (ja) * | 2006-06-21 | 2008-01-10 | Nec Electronics Corp | スイッチ素子駆動回路および半導体装置 |
JP4240072B2 (ja) * | 2006-07-07 | 2009-03-18 | ヤマハ株式会社 | スペクトラム拡散回路 |
JP4780176B2 (ja) * | 2008-11-04 | 2011-09-28 | ヤマハ株式会社 | スペクトラム拡散回路 |
JP5473669B2 (ja) * | 2010-02-23 | 2014-04-16 | ルネサスエレクトロニクス株式会社 | クロック生成回路と半導体装置 |
JP5896503B2 (ja) | 2010-08-03 | 2016-03-30 | ザインエレクトロニクス株式会社 | 送信装置、受信装置および送受信システム |
JP5617508B2 (ja) * | 2010-10-06 | 2014-11-05 | 富士通セミコンダクター株式会社 | クロック発生器、及び電子機器 |
JP2013145999A (ja) | 2012-01-16 | 2013-07-25 | Renesas Electronics Corp | クロック制御回路、復調装置及びスペクトラム拡散方法 |
US9048851B2 (en) * | 2013-03-15 | 2015-06-02 | Intel Corporation | Spread-spectrum apparatus for voltage regulator |
JP6952444B2 (ja) * | 2016-02-10 | 2021-10-20 | ローム株式会社 | 発振回路 |
-
2002
- 2002-12-24 JP JP2002371984A patent/JP4141247B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004207846A (ja) | 2004-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4141247B2 (ja) | スペクトラム拡散クロック発生回路 | |
EP1672800B1 (en) | Jitter generation circuit | |
EP1689088B1 (en) | Spread spectrum clock generation circuit and a method of controlling thereof | |
US7443215B1 (en) | Methods and apparatus to increase the resolution of a clock synthesis circuit that uses feedback interpolation | |
JP4141248B2 (ja) | スペクトラム拡散クロック発生回路 | |
EP1359670B1 (en) | Analog implementation of spread spectrum frequency modulation in a programmable phase locked loop (PLL) system | |
JP4216075B2 (ja) | フラクショナル補償法(fractionalcompensationmethod)を使用するフラクショナルn周波数シンセサイザ(fractional−nfrequencysynthesizer) | |
EP1458099B1 (en) | A phase-locked loop circuit with switched-capacitor conditioning of the control current | |
JP2002341959A (ja) | クロック信号発生方法及び装置 | |
JP4229749B2 (ja) | スペクトラム拡散クロック発生回路 | |
JP4219669B2 (ja) | 定電圧発生回路及びpll回路 | |
US6094100A (en) | PLL synthesizer apparatus | |
JP4141250B2 (ja) | スペクトラム拡散クロック発生回路 | |
CN219875717U (zh) | 一种振荡器电路、频率产生单元及微处理芯片 | |
JP2885662B2 (ja) | Pll回路 | |
US20050266816A1 (en) | PLL synthesizer | |
JPH07202689A (ja) | Pll回路 | |
JP2004207860A (ja) | 周波数シンセサイザ | |
KR20150107981A (ko) | 이장 발진기를 이용한 확산 스펙트럼 클럭 생성 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080407 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080513 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080610 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4141247 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140620 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |