JP4219991B2 - アクティブマトリックス液晶表示装置 - Google Patents
アクティブマトリックス液晶表示装置 Download PDFInfo
- Publication number
- JP4219991B2 JP4219991B2 JP55021499A JP55021499A JP4219991B2 JP 4219991 B2 JP4219991 B2 JP 4219991B2 JP 55021499 A JP55021499 A JP 55021499A JP 55021499 A JP55021499 A JP 55021499A JP 4219991 B2 JP4219991 B2 JP 4219991B2
- Authority
- JP
- Japan
- Prior art keywords
- row
- display element
- conductor
- selection pulse
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0283—Arrangement of drivers for different directions of scanning
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本発明は各々がトランジスタに接続された表示素子の行列アレイと、これらトランジスタに接続された行列アドレス導体の組とを具え、各表示素子はこの表示素子に接続された行導体に隣接する行導体と表示素子との間に接続された関連する蓄積コンデンサを有し、他に、データ信号を列導体に供給するとともに表示素子の各行に対する行アドレス周期中選択パルス信号を表示素子駆動シーケンスで各列導体に供給する駆動回路を具え、この駆動回路は選択パルス信号に隣接し、行駆動波形に、隣接行導体の選択パルス信号の終了時に存在し、関連する蓄積コンデンサを経て表示素子に得られた駆動電圧に寄与するステップレベルを供給するように配列したアクティブマトリックス液晶表示装置に関するものである。
従来の技術
薄膜トランジスタ(TFT)を用いるアクティブマトリックス液晶(LC)表示装置は既知である。代表的なこの種の表示装置の一般的な動作およびその構成態様は例えば、米国特許US-A-5,130,829に記載されている。表示品質および性能を改善する多数の種々のアプローチが成されている。関連する薄膜トランジスタ(以下TFTと称する)のゲート-ドレインキャパシタンスを経て表示素子に結合された直流電圧を補償することによって表示出力の品質、特に像スティッキング効果を改善するとともに低電圧列駆動回路を用い得るようにするある特定の方式は所謂容量結合駆動方式である。この方式は隣接行導体(即ち、表示素子のTFTを接続する導体とは異なる導体)に接続された表示素子に関連する蓄積コンデンサを用いるとともにライン(行)またはフィールド反転モードで作動する表示装置に適用することができる。単に保持レベルと、フィールド周期毎に一回各行アドレス周期でこの導体に接続されるTFTをターンオンし得る選択(ゲート)パルスレベルとを具える各行アドレス導体に供給される波形よりもむしろ、この方式に用いられる波形は中間ステップレベルをさらに含む。作動に当たり、表示素子は関連するTFTを経て供給されたデータ信号の値に従ってあるレベルに荷電され、TFTが一旦選択パルス信号の終端でターンオフして表示素子を分離すると、隣接行アドレス導体に供給された波形の電圧ステップが蓄積コンデンサを経て表示素子に結合され最終表示素子電圧を所望レベルにして表示素子から所望の表示効果、即ち、傾斜レベルを発生する。このため、1の行アドレス導体に供給される波形のステップレベルがその関連する蓄積コンデンサを経て異なる隣接の行アドレス導体によって選択された行の表示素子に得られる電圧に寄与するようになる。このステップレベルを適宜調整することにより、この技術を用いてキックバック効果を補償することができる。TFTLC表示装置に用いられる容量結合駆動方式の例は、E.Takeda等によりプロシーディングオブジャパンディスプレイ89、ページ580−583に発表された論文“TFT−LCDの容量結合駆動の簡単化方法”およびプロシーディングオブAMLCD94,東京、ページ60−62にT.Kamiya等が発表した論文“低電力消費のTFT−LCDの新規な駆動方法”に記載されている。前者の論文では、表示素子に関連する蓄積コンデンサを前方隣接行アドレス導体に接続し、ステップレベルが選択パルス信号に追従するが、後者では、蓄積コンデンサを次の隣接行アドレス導体に接続し、ステップレベルを選択パルスの前段としている。ここに云う“前段”および“後段”とは行がアドレス指定される順序を意味するものとする。
これら既知の方式には2つの問題がある。先ず第1に、走査方向即ち、表示素子の行がアドレス指定される順序は蓄積コンデンサを接続する方法によって予め決められている。これら行は例えば一度に一回頂部から底部に順次にアドレス指定され得るが、走査方向を反転させることはできず、従って、行導体の波形を変化させなければ行は底部から頂部にアドレス指定されるようになる。例えば、投射ユニットを床または天井に装着し得る投射表示装置、または、表示装置をダッシュボードの上側または下側に装着する車両用表示装置では、走査方向を反転し得るようにするのが有利である場合がある。第2に、列交互配置、即ち、列および行反転の組合せにおける順次の表示素子の極性に加えて、隣接列の表示素子の表示電圧の極性が交互となるドット反転方式を実行することはできない。かかるドット反転方式は知覚されたフリッカーの程度を減少し得るとともに一般に、水平クロストークおよび良好な均質性を損なうようになる。
発明が解決しようとする課題
本発明の目的は容量結合駆動モードで作動し得るとともに上述した欠点を改善し得るアクティブマトリックス表示装置を提供せんとするものである。
課題を解決するための手段
本発明のアクティブマトリックス液晶表示装置は、各々がトランジスタに接続された表示素子の行列アレイと、これらトランジスタに接続された行導体及び列導体の組とを具え、各表示素子は、この表示素子に接続された行導体に隣接する行導体と表示素子との間に接続された蓄積コンデンサを有し、他に、データ信号を列導体に供給するとともに表示素子の各行に対する行アドレス周期中、選択パルス信号を表示素子の駆動シーケンスで各行導体に供給する駆動回路を具え、該駆動回路は、選択パルス信号に隣接したステップレベルであって、隣接行導体の選択パルス信号の終了時に存在し、且つ前記蓄積コンデンサを経て表示素子の駆動電圧に寄与する、行駆動波形におけるステップレベルを供給するように構成され、前記選択パルス信号で各行導体を順次走査するとともに、データ信号を各行の列導体に供給し、各行のトランジスタを制御して各表示素子を駆動するように構成したアクティブマトリックス液晶表示装置において、
前記駆動回路は、各行導体に供給する行駆動波形における前記選択パルス信号の前後に、ステップレベルを供給し、
前記選択パルス信号が入力される第1の行導体の当該前後のステップレベルは、前記トランジスタのオフ状態を維持する一定のホールドレベルより大きく、且つ前記選択パルス信号より小さいレベルの電圧を有し、該第1の行導体に隣接する第2の行導体の当該前後のステップレベルは、前記ホールドレベルより小さいレベルの電圧を有し、各行導体における前後のステップレベルの各々は、同一のレベルの電圧を有し、
前記第1の行導体の選択パルス信号における前のステップレベルは、前記第2の行導体の選択パルス信号の立ち上がり及び立下りの時点で存在するようにし、前記第2の行導体の選択パルス信号の後のステップレベルは、前記第1の行導体の選択パルス信号の立ち上がり及び立下りの時点で存在するように構成したことを特徴とする。
選択パルス信号に先行または追従する現存のステップレベルに対し対称関係にある選択パルス信号に隣接する他のステップレベルを設ける比較的簡単且つ簡便なる手段によって、表示装置の走査方向を容易に反転させることができる。反転走査時にはかかる他のステップレベルは容量結合駆動の目的で、既知のステップレベルと同様に作動する。この他のステップレベルは元の走査方向に表示装置を駆動する際表示素子のアドレス指定に著しく影響しないが、逆に既知のステップレベルは走査方向の反転時に表示素子に影響をしない。
さらに、選択パルス信号の両側にステップレベルを設けることによって、所望に応じ、ドット反転駆動方式を用い得るようにするのが重要である。ドット反転駆動方式を可能にする好適な例では、表示素子の行のトランジスタを第1および第2の隣接行導体に交互に接続するとともに行の表示素子の蓄積コンデンサを第1および第2の行導体の他方にそれぞれ接続する。
発明の実施の形態
図面はほぼ概略図であり、寸法通りではない。また、全図を通じて同一部分には同一符号を付して示す。
図1に示すように、ビデオ画像またはグラフィックスを表示するに好適な表示装置はアクティブマトリックスアドレス指定液晶表示パネル10を具える。この表示パネルはr行(1−r)より成り、各行にはc個の水平に配列された画像表示素子12(1−c)を有する。図面には簡単のために数個の表示素子のみを示す。
各表示素子12は薄膜トランジスタTFT11の形状の各スイッチング装置に関連する。同一行の表示素子に関連する全てのTFTのゲート端子は共通行導体14に接続し、この共通行導体には作動時に選択パルス(ゲート)信号を供給する。同様に、同一列の全ての表示素子に関連するTFTのソース端子は共通列導体16に接続し、この導体にはデータ(ビデオ)信号を供給する。TFTのドレイン端子は、その各々が表示素子の一部を形成するとともに表示素子を規定する各透明表示素子の電極に接続する。導体14および16、TFT11および電極17の組は1の透明プレート上に支持するが、第2の離間された透明プレートは全ての表示素子に共通の電極21を支持する。液晶はこれらプレート間に配置するとともに各表示素子は電極17と、液晶層および共通電極21の上側部分と具える。さらに各表示素子は蓄積コンデンサ18を具え、このコンデンサを表示素子の電極17と表示素子に関連するTFT11が接続される導体に隣接する行導体14との間に接続する。
作動に当たり、片側に配置された光源からの光は表示パネル10に入射し、表示素子12の伝送特性に従って変調される。表示装置は、各行アドレス周期にTFTの各行を順次にターンオンするように選択パルス信号で行導体14を順次走査するとともに完全な表示画像を1フィールドに亘って構成するようにゲート信号に同期して表示素子の各行の列導体にデータ(ビデオ)信号を供給することによって各時間軸にてある行を駆動する。アドレス指定時に1つの行を用いてアドレス指定された行の全てのTFT11を選択パルス信号の持続幅によって決まり、供給されたビデオ信号のライン周期よりも短い期間に亘りスイッチオンし、このライン周期中にデータ情報信号を列導体16から表示素子12に転送する。選択パルス信号が終了すると、行のTFT11は前記フィールド時間の残部でターンオフし、これにより表示素子を列導体16から分離し、且つ供給された電荷を、次の時間これらがアドレス指定されるまで、通常次のフィールド周期に表示素子に蓄積する。
行導体14には、タイミング兼行導体回路19からの調整タイミングパルスにより制御されるディジタルシフトレジスタを具える行駆動回路20によって選択パルス信号を順次に供給する。
選択パルス信号間の時間間隔の大部分に対し、行導体14には、TFTをそのオフ状態に保持する行駆動回路20によってほぼ一定の基準電位、例えば、零ボルトを供給する。ビデオ情報信号は、1つ以上のシフトレジスタ/サンプルホールド回路を具える慣例の形状の列駆動回路22から列導体に供給する。この列駆動回路22には行走査に同期してタイミング兼行導体回路19からビデオ信号およびタイミングパルスを供給して表示パネル10のアドレス指定時に行に好適なシリース−パラレル変換を行う。
図2Aおよび2Bは2つの好適配列における代表的な表示素子の等価回路を線図的に示す。図2Aにおいて、TFT11のゲートを行導体14、本例ではN番目の行導体に接続し、蓄積コンデンサ18は、その片側をTFT11のドレインおよび表示素子の電極17間のノードに接続示し、その他側を次の隣接行導体、即ち、(N+1)番目の行導体14に接続する。図2BではTFTのゲートを(N+1)番目の行導体に接続するが、蓄積コンデンサ18は表示素子の電極17および前のN番目の行導体14に接続する。ここに云う“前の”および“次の”は通常垂直走査時に行をアドレス指定する、即ち、行1から行rに順次アドレス指定する順序を意味し、従って現在の行の前に前の行をアドレス指定し、次の行を現在の行の後にアドレス指定する。
図2Aおよび2Bの表示素子の回路構成はそれぞれ前述したKamiya等およびTakeda等の論文に記載されて回路構成と同様である。表示装置は前述した論文に記載された駆動モードと同様の容量結合駆動モードで作動する。通常は、TFT型の表示装置の各行導体に行駆動回路により供給された行駆動波形は、当該行導体に関連する表示素子のTFTをフィールド周期の大部分に亘りオフ状態に保持する一定の保持レベル(Vh)と,供給されたビデオ信号のライン周期(例えば、20msのフィールド周期のPAL標準規格ビデオ周期に対しては64μs)よりも少ない持続幅のTFTをターンオンするに充分な大きさまたはそれ以下の大きさのフィールド周期当たりの選択パルス信号(Vs)とを具える。容量結合駆動方式では、行波形は、これを修正して、図2Aの構成の場合には選択パルス信号の直前に先行し、図2Bの構成の場合には選択パルス信号の直後に後続するステップレベルが含まれるようにする。双方の場合に、ステップレベルの持続幅は1ライン周期にほぼ等しいかこれよりも僅かに大きくする。表示装置がフィールド反転で作動するため、1フィールドのステップレベルは、保持レベルよりも大きいが選択パルス信号のレベルよりも小さく次のフィールドでは保持レベルよりも低い電圧を有する。この方式の基本は、1つの表示素子および同一行の全ての表示素子が選択パルス信号の供給時に関連するTFTを経て関連する列導体の上記供給時のデータ信号のレベルによって決まる電圧に荷電し、この電圧は(Vsat−Vth)/2と−(Vsat−Vth)/2との間にあり、ここにVsatおよびVthはLC表示素子の飽和電圧レベルおよびスレシホルド電圧レベルをそれぞれ示す。TFTが選択パルス信号の終了時にターンオフして画素を分離すると、隣接行導体の一つに存在する電圧ステップレベルは電圧を蓄積コンデンサを経て表示素子のキャパシタンスに結合する効果を有し、従って表示素子の電圧は最終的に範囲Vth−Vsatの所望値をとり所望の段階的変化を得る。従って最終的にはこの電圧の表示素子への結合は、図2Bの構成では前の行導体のステップレベルの終端または図2Aの構成では次の行導体の選択パルスの始端の何れにも発生する。正のフィールドおよび負のフィールドの双方のステップレベルの電圧を適当に調整することにより、この方式を用いてキックバック効果を補償することができる。
本発明によれば、行駆動回路20によって供給される行駆動波形の通常の形状を修正して、選択パルス信号に隣接するとともに適時に配列された他のステップレベルを含み選択パルスの前後にステップレベルが存在するようにする。このため、それぞれ選択パルスの直前および直後にステップレベルを設ける図2Aおよび2Bの構成とともに用いる波形に関して、他のステップレベルを選択パルスの直後または直前にそれぞれ設けることができる。好適には1フィールドの両ステップレベルは1ライン周期にほぼ相当するかまたはこれよりも僅かに長い持続幅を有するとともに同一の振幅を有する。原理的には、2つのステップレベルの持続幅は相違させることができ、1ビデオライン周期、可能には、2または3ビデオライン周期よりも長くすることができ、あるいは、隣接行導体の選択パルス信号後に終了するものとし、1ライン周期よりも短くすることができる。好適には、ステップレベルは選択パルス信号に直に隣接させるが、これらステップレベルおよび選択パルス信号は行波形電圧が保持レベルに復帰するか、または他の基準レベルに復帰する比較的短い間隔だけ分離させることができる。しかし、関連する行導体のステップレベルは、関連する表示素子のTFTを制御する隣接行導体の選択パルス信号が終了する際に存在するようにする必要がある。便宜上、行波形の持続幅選択パルスはビデオライン周期よりも僅かに短くするのが好適である。
実際上、2ステップレベルを選択パルスに対して対称的に適時に配列するため、同一の修正行波形を図2Aおよび2Bの構成の双方に用いることができる。2の順次の行導体14、NおよびN+1の行波形およびそのタイミング関係の例を、データ信号を含む列導体波形Vcの例とともに図3に示す。TlおよびTsは夫々ビデオライン周期および選択パルス信号周期を示す。1つの行、即ち、行N+1の行波形は、零Vとし得る保持レベルVhと,1ビデオライン時間持続幅よりも短い選択パルスのレベルVsと各々が同様に1ライン時間持続幅で保持レベルVhよりも大きいレベルでしかも選択パルスのレベルVsよりも低い、即ち、ゲート電圧レベル以下の2つのステップレベルVlとを含む。表示素子アレイはライン反転モードで駆動されて、所定のフィールドで、2つの隣接行における表示素子の電圧の極性が反転するとともにフィールド反転モードで、1フィールドにおける所定行の表示素子の電圧の極性が次のフィールドで反転するようにする。このため、N+1導体に隣接する行導体14、例えばN導体に供給される行波形では、2つのステップレベル行N+1でレベル−V2の極性とは逆の極性となる。図3から明らかなように、行N+1の選択パルスVsの前のステップレベルは、行Nの選択パルスと一致するとともに行Nの選択パルス後に発生するステップレベルは行N+1の選択パルスと一致する。次のフィールドでは、これら行導体に供給される波形を反転する。
通常の垂直走査方向を有する、即ち、行1から行rに向かって走査される図2Aの構成に対する作動の原理は次の通りである。1つの行に対する選択パルスVsの後縁直前では、表示素子の電圧はその個別のデータ信号の電圧にほぼ等しい、あるレベルに到達する。この後縁の後、これら表示素子の電圧は、TFTのゲート−ドレイン容量を経る選択パルスの後縁の結合のため、オフセットされる。表示素子のキャパシタンスの値、従って、表示素子のキャパシタンス、蓄積コンデンサおよびゲート−ドレインキャパシタンスの組合せは表示素子の駆動レベルに依存し、このオフセットは素子から素子に変化する。フィールドのこの点において、従って行Nの表示素子に対して蓄積コンデンサを接続する行導体N+1の電圧はV1となる。これら双方の後、行N+1の選択パルスおよび次の電圧ステップV1が終了すると、この行導体の電圧はVhに復帰する。これによって、蓄積コンデンサの行導体の端部において、振幅(V1−Vh)の総合電圧ステップを発生し、順次この蓄積コンデンサは蓄積コンデンサを経て表示素子に結合され、このフィールドの最終表示素子の電圧を発生する。従って、この最終電圧は、一部分がデータ信号レベルによって決まり、一部分が選択パルスレベルおよびこのキャパシタンスに依存するTFTのゲート−ドレインキャパシタンスによって生ずるオフセットによって決まり、且つ一部分がそれ自体ステップレベルの電圧および蓄積コンデンサのキャパシタンスに部分的に依存する結合電圧によって決まる。
次のフィールドでは、関連するステップレベル電圧は相違する。このため、図3に示すように、次のフィールドでは、行Nは行N+1に対して示される波形で駆動され、且つその逆となる。最終の表示素子の電圧はこの異なるステップレベルの電圧に部分的に依存する。ステップレベル電圧の2つの異なる値によって平均表示素子電圧およびピーク−ピーク表示素子電圧の双方を決め、且つこれら表示素子電圧は所定組の規準を満足するように選択することができる。平均表示素子電圧は表示素子の駆動レベルとは無関係に一定の値(この場合平均列電圧に等しい)で固定することができる。換言すれば、駆動方式によって列に依存するキックバック効果を自動的に補償する。
第2規準はピーク−ピーク表示素子電圧に基づくものである。LC伝送を決めるこの電圧は蓄積コンデンサのキャパシタンスと、表示素子、蓄積コンデンサおよびTFTのゲート−ドレインキャパシタンスの組合せキャパシタンスとの比に依存する。ピーク−ピーク列電圧が零になると、rms表示素子電圧を(Vsat+Vth)/2に等しくする必要があり、2つの連続するフィールドの表示素子電圧間の差はVsat+Vthに等しくなる。これから、交互のフィールドおよび交互の行波形に用いられるステップレベルの電圧の好適な値は減少することができる。
容量結合駆動方式の作動を示すことによって、図4および5は、行導体電圧波形および表示素子電圧の例、特に表示装置が上述したように1つの垂直素子方向および逆の垂直素子方向の双方で駆動される場合の表示素子電圧波形の例を示す。これら2つの走査方向は、画素の蓄積コンデンサが前の行導体および次の行導体にそれぞれ有効に接続される場合に相当する。再び、ここに、“前の”および“後の”とは行がアドレス指定される順序を意味するものとする。図4は表示素子に関連する蓄積コンデンサを前の行導体に接続する場合の、即ち、図2Bの構成においてアレイが通常のように垂直方向に、行1から行rに走査される際の、および図2Aの構成においてアレイが逆方向に行rから行1に走査される際の、行導体N−1の電圧VRN-1および行導体Nの表示素子の電圧VPNを示す。
図5は表示素子に関連する蓄積コンデンサを次の行導体に接続する場合の、即ち、図2Aの構成においてアレイが通常のように垂直方向に走査される際の、および図2Bの構成においてアレイが逆方向に垂直に走査される際の、行導体N+1の電圧VRN+1および行導体Nの表示素子の電圧VPNを示す。
図4および図5の場合の各々において、同一のデータ信号レベルを表示素子に供給するものとし、且つ表示素子電圧は垂直走査の方向とは無関係に、同一量ΔVだけ変化すること明らかである。表示素子に関連する行導体の選択信号Vsの持続幅に相当する表示素子の荷電周期をTsで示す。
従って、上述したように行駆動波形の他のステップレベルを導入することによって、所望に応じ、垂直走査方向を反転し、しかも容量結合駆動方式を用いる利点を保持しながら、正しい所望の表示素子電圧を容易に得ることができる。走査方向を反転することは、行駆動回路20によって供給される行波形の選択パルスの相対的タイミングのみを含み、従って実際の波形を変化させる必要はない。
さらに、表示品質に影響を及ぼす問題をクリアするに有利なドット反転駆動方式を用いることもできる。作動の行ライン反転モードを行うと、ドット反転モードによって表示素子の極性が行から行に反転されるが、これに加えて、表示素子の極性が列から列に反転するようになる。このため、1フィールドにおいて、1つの行の数個の隣接表示素子の極性は+,−,+,−等となるが、隣接行の関連する表示素子は−,+,−,+等となる。次のフィールドでは、個別の極性が反転する。ドット反転を達成するためには、交互の列導体の駆動信号が逆極性、即ち、1つの行の奇数番目の表示素子がある奇数を有し、偶数番目の表示素子が逆奇数を有するようにする必要がある。容量結合駆動方式を用いる場合には行波形のステップから交互の列の表示素子に結合された電圧が逆極性を有するよううにする必要がある。これは交互の列の表示素子の蓄積コンデンサを次のまたは前の行導体に接続することによって容易に達成することができる。このため、奇数番目の列の表示素子がその蓄積コンデンサを、図2Aの構成の場合のように、前の行導体に接続するが、偶数番目の列の表示素子はその蓄積コンデンサを図2Bの構成の場合のように次の行導体に接続し、あるいはその逆とする。かかる配列は2つの隣接行に数個の表示素子を示す図6に線図的に示す。従って、アレイの表示素子の半数を前の行導体に接続されたコンデンサで駆動し、他の半数を次の行導体に接続されたコンデンサによって駆動する。この方式では、表示素子の行を2つの行アドレス周期に亘ってアドレス指定する。その理由は関連するトランジスタが2つの隣接行導体に接続されているからである。
かかる配列によれば、行波形は双方の形式の蓄積コンデンサ構成を同時に処理することができる。行駆動波形の選択パルスの前後の電圧ステップである上述した波形によってこれを達成する。
本発明は上述した例にのみ限定されるものではなく、要旨を変更しない範囲内で種々の変形や変更が可能である。
【図面の簡単な説明】
図1は、表示装置の一例を示すブロック図である。
図2Aは、表示装置の代表的な表示素子およびその関連するTFTの2つの変更配列の等価回路を示す回路図である。
図2Bは、表示装置の代表的な表示素子およびその関連するTFTの2つの変更配列の等価回路を示す回路図である。
図3は、表示装置の2つの順次の行アドレス導体に供給される波形の位置部分を示す特性図である。
図4は、図2Aの配列の場合に例えば発生する表示素子の電圧波形を示す特性図である。
図5は、図2Bの配列の場合に例えば発生する表示素子の電圧波形を示す特性図である。
図6は、表示装置の変更例における2つの隣接行の数個の表示素子に対する等価回路図である。
Claims (3)
- 各々がトランジスタに接続された表示素子の行列アレイと、これらトランジスタに接続された行導体及び列導体の組とを具え、各表示素子は、この表示素子に接続された行導体に隣接する行導体と表示素子との間に接続された蓄積コンデンサを有し、他に、データ信号を列導体に供給するとともに表示素子の各行に対する行アドレス周期中、選択パルス信号を表示素子の駆動シーケンスで各行導体に供給する駆動回路を具え、該駆動回路は、選択パルス信号に隣接したステップレベルであって、隣接行導体の選択パルス信号の終了時に存在し、且つ前記蓄積コンデンサを経て表示素子の駆動電圧に寄与する、行駆動波形におけるステップレベルを供給するように構成され、前記選択パルス信号で各行導体を順次走査するとともに、データ信号を各行の列導体に供給し、各行のトランジスタを制御して各表示素子を駆動するように構成したアクティブマトリックス液晶表示装置において、
前記駆動回路は、各行導体に供給する行駆動波形における前記選択パルス信号の前後に、ステップレベルを供給し、
前記選択パルス信号が入力される第1の行導体における当該前後のステップレベルは、前記トランジスタのオフ状態を維持する一定のホールドレベルより大きく、且つ前記選択パルス信号より小さいレベルの電圧を有し、続いて前記選択パルス信号が入力される該第1の行導体に隣接する第2の行導体の当該前後のステップレベルは、前記ホールドレベルより小さいレベルの電圧を有し、各行導体における前後のステップレベルの各々は、同一のレベルの電圧を有し、
前記第1の行導体の選択パルス信号における前のステップレベルは、前記第2の行導体の選択パルス信号の立ち上がり及び立下りの時点で存在するようにし、前記第2の行導体の選択パルス信号の後のステップレベルは、前記第1の行導体の選択パルス信号の立ち上がり及び立下りの時点で存在するように構成したことを特徴とするアクティブマトリックス液晶表示装置。 - 表示素子の行における前記トランジスタの各々は、列毎に表示素子の各々の極性について反転するように、前記第1の行導体および前記第2の行導体に交互に接続され、蓄積コンデンサの各々は、該トランジスタの各々に対応する交互の配列で前記第2の行導体および前記第1の行導体にそれぞれ接続されていることを特徴とする、請求項1に記載のアクティブマトリックス液晶表示装置。
- 前記駆動回路はドット−反転駆動方式によって表示素子のアレイを駆動するようにしたことを特徴とする、請求項2に記載のアクティブマトリックス液晶表示装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GBGB9807184.8A GB9807184D0 (en) | 1998-04-04 | 1998-04-04 | Active matrix liquid crystal display devices |
GB9807184.8 | 1998-04-04 | ||
PCT/IB1999/000542 WO1999052012A1 (en) | 1998-04-04 | 1999-03-29 | Active matrix liquid crystal display devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002503358A JP2002503358A (ja) | 2002-01-29 |
JP4219991B2 true JP4219991B2 (ja) | 2009-02-04 |
Family
ID=10829809
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP55021499A Expired - Fee Related JP4219991B2 (ja) | 1998-04-04 | 1999-03-29 | アクティブマトリックス液晶表示装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6498595B1 (ja) |
EP (1) | EP0986773A1 (ja) |
JP (1) | JP4219991B2 (ja) |
GB (1) | GB9807184D0 (ja) |
TW (1) | TW428160B (ja) |
WO (1) | WO1999052012A1 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100608884B1 (ko) * | 1999-09-22 | 2006-08-03 | 엘지.필립스 엘시디 주식회사 | 액정표시패널의 구동방법 |
US6476785B1 (en) | 1999-11-08 | 2002-11-05 | Atmel Corporation | Drive circuit for liquid crystal display cell |
GB0020999D0 (en) | 2000-08-25 | 2000-10-11 | Koninkl Philips Electronics Nv | Active matrix display device |
JP2002162644A (ja) * | 2000-11-27 | 2002-06-07 | Hitachi Ltd | 液晶表示装置 |
JP4606577B2 (ja) * | 2000-12-28 | 2011-01-05 | 三菱電機株式会社 | 液晶表示装置 |
GB0105147D0 (en) | 2001-03-02 | 2001-04-18 | Koninkl Philips Electronics Nv | Active matrix display device |
GB0105148D0 (en) | 2001-03-02 | 2001-04-18 | Koninkl Philips Electronics Nv | Active Matrix Display Device |
GB0130601D0 (en) | 2001-12-21 | 2002-02-06 | Koninkl Philips Electronics Nv | Active matrix display device |
JP3924485B2 (ja) * | 2002-03-25 | 2007-06-06 | シャープ株式会社 | 液晶表示装置の駆動方法及びその液晶表示装置 |
GB0307034D0 (en) | 2003-03-27 | 2003-04-30 | Koninkl Philips Electronics Nv | Active matrix displays and drive control methods |
CN100373439C (zh) * | 2003-09-18 | 2008-03-05 | 统宝光电股份有限公司 | 液晶显示器的驱动方法及驱动电路 |
JP4639702B2 (ja) * | 2004-09-07 | 2011-02-23 | カシオ計算機株式会社 | 液晶表示装置及び液晶表示装置の駆動方法 |
CN101216645B (zh) * | 2008-01-04 | 2010-11-10 | 昆山龙腾光电有限公司 | 低色偏液晶显示器及其驱动方法 |
US8536892B2 (en) * | 2008-02-29 | 2013-09-17 | Palo Alto Research Center Incorporated | System for testing transistor arrays in production |
TWI426499B (zh) * | 2010-05-20 | 2014-02-11 | Himax Tech Ltd | 儲存及存取像素資料於圖形顯示裝置之系統及方法 |
CN102023443B (zh) * | 2010-07-30 | 2014-01-22 | 深圳市华星光电技术有限公司 | 液晶显示面板 |
CN108761936B (zh) * | 2018-04-02 | 2020-06-30 | 深圳市华星光电半导体显示技术有限公司 | 一种垂直取向型液晶显示器 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2227349A (en) * | 1989-01-18 | 1990-07-25 | Philips Electronic Associated | Display devices |
GB2245741A (en) * | 1990-06-27 | 1992-01-08 | Philips Electronic Associated | Active matrix liquid crystal devices |
US5379050A (en) * | 1990-12-05 | 1995-01-03 | U.S. Philips Corporation | Method of driving a matrix display device and a matrix display device operable by such a method |
DE69225105T2 (de) * | 1991-10-04 | 1999-01-07 | Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa | Flüssigkristallanzeigegerät |
WO1993018501A1 (en) * | 1992-03-05 | 1993-09-16 | Seiko Epson Corporation | Method and circuit for driving liquid crystal elements, and display apparatus |
GB9217336D0 (en) * | 1992-08-14 | 1992-09-30 | Philips Electronics Uk Ltd | Active matrix display devices and methods for driving such |
JP2954429B2 (ja) * | 1992-08-25 | 1999-09-27 | シャープ株式会社 | アクティブマトリクス方式駆動装置 |
DE69411223T2 (de) * | 1993-04-30 | 1999-02-18 | International Business Machines Corp., Armonk, N.Y. | Verfahren und Vorrichtung zum Eliminieren des Übersprechens in einer Flüssigkristall-Anzeigeeinrichtung mit aktiver Matrix |
JPH0772455A (ja) * | 1993-09-01 | 1995-03-17 | Sony Corp | アクティブマトリクス液晶表示装置 |
JP3869464B2 (ja) * | 1994-11-24 | 2007-01-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | アクティブマトリックス液晶表示装置及びこのような装置の駆動方法 |
GB9524071D0 (en) * | 1995-11-24 | 1996-01-24 | Philips Electronics Nv | Active matrix diplay device |
KR100234402B1 (ko) * | 1996-01-19 | 1999-12-15 | 윤종용 | 액정 표시 장치의 구동 방법 및 장치 |
US5790090A (en) * | 1996-10-16 | 1998-08-04 | International Business Machines Corporation | Active matrix liquid crystal display with reduced drive pulse amplitudes |
US6057818A (en) * | 1998-08-05 | 2000-05-02 | Hewlett-Packard Company | Liquid crystal display driven by raised cosine drive signal |
-
1998
- 1998-04-04 GB GBGB9807184.8A patent/GB9807184D0/en not_active Ceased
-
1999
- 1999-03-29 WO PCT/IB1999/000542 patent/WO1999052012A1/en active Application Filing
- 1999-03-29 EP EP99909122A patent/EP0986773A1/en not_active Ceased
- 1999-03-29 JP JP55021499A patent/JP4219991B2/ja not_active Expired - Fee Related
- 1999-03-31 TW TW088105135A patent/TW428160B/zh not_active IP Right Cessation
- 1999-04-02 US US09/286,103 patent/US6498595B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO1999052012A1 (en) | 1999-10-14 |
US6498595B1 (en) | 2002-12-24 |
EP0986773A1 (en) | 2000-03-22 |
TW428160B (en) | 2001-04-01 |
JP2002503358A (ja) | 2002-01-29 |
GB9807184D0 (en) | 1998-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4219991B2 (ja) | アクティブマトリックス液晶表示装置 | |
US4845482A (en) | Method for eliminating crosstalk in a thin film transistor/liquid crystal display | |
US4804951A (en) | Display apparatus and driving method therefor | |
US7193601B2 (en) | Active matrix liquid crystal display | |
KR100234720B1 (ko) | Tft-lcd의 구동회로 | |
JP3262908B2 (ja) | Lcdディスプレイおよびそのデータ駆動線数低減方法 | |
US5648793A (en) | Driving system for active matrix liquid crystal display | |
US4779085A (en) | Matrix display panel having alternating scan pulses generated within one frame scan period | |
EP0863498B1 (en) | Data signal line structure in an active matrix liquid crystal display | |
KR100261053B1 (ko) | 액정 패널 구동 방법 및 회로 | |
US8232942B2 (en) | Liquid crystal display and driving method thereof | |
JP3297986B2 (ja) | アクティブマトリクス表示装置及びその駆動方法 | |
US6172663B1 (en) | Driver circuit | |
US20030206149A1 (en) | Display device and method for driving the same | |
US20050041488A1 (en) | Electro-optical device, method for driving the electro-optical device, and electronic apparatus including the electro-optical device | |
JP3870933B2 (ja) | 表示装置及びその駆動方法 | |
KR100350726B1 (ko) | 액정표시장치의 게이트 구동방법 | |
JPH0572999A (ja) | 液晶表示装置及びその駆動方法 | |
JP2001202066A (ja) | 画像表示装置及びその駆動方法 | |
JPH07270754A (ja) | 液晶表示装置 | |
US7463232B2 (en) | Thin film transistor LCD structure and driving method thereof | |
JPH0766249B2 (ja) | 液晶表示装置の駆動方法 | |
JP3055620B2 (ja) | 液晶表示装置およびその駆動方法 | |
JP3128965B2 (ja) | アクティブマトリクス液晶表示装置 | |
US5742270A (en) | Over line scan method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060329 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080902 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081021 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121121 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131121 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |