JP4203501B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4203501B2
JP4203501B2 JP2005288176A JP2005288176A JP4203501B2 JP 4203501 B2 JP4203501 B2 JP 4203501B2 JP 2005288176 A JP2005288176 A JP 2005288176A JP 2005288176 A JP2005288176 A JP 2005288176A JP 4203501 B2 JP4203501 B2 JP 4203501B2
Authority
JP
Japan
Prior art keywords
conductor layer
metallized
ground
sealing region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005288176A
Other languages
English (en)
Other versions
JP2006074059A (ja
Inventor
浩司 木野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005288176A priority Critical patent/JP4203501B2/ja
Publication of JP2006074059A publication Critical patent/JP2006074059A/ja
Application granted granted Critical
Publication of JP4203501B2 publication Critical patent/JP4203501B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Description

本発明は、半導体素子が搭載された半導体装置に関するものである。
従来、半導体素子を収容するための半導体素子収納用パッケージとして、図4に断面図で、図5に斜視図で示すように、酸化アルミニウム質焼結体等のセラミックスから成り、上面に半導体素子13が搭載される搭載部11aを有するとともに、この搭載部11aの周囲からビアホールを介して下面に導出し、さらに側面に延出する複数個のメタライズ導体層15を有する絶縁基体11と、この絶縁基体11の上面に接合され、半導体素子13を封止する金属製の蓋体12とから成る半導体素子収納用パッケージが知られている。
このような半導体素子収納用パッケージにおいては、絶縁基体11の上面に搭載部11aを取り囲むようにして枠状の封止領域11bが設けられており、この封止領域11bには封止用のメタライズ金属層17が被着されている。そして、封止用のメタライズ金属層17に金属製の蓋体12を金−錫合金等の低融点ろう材16を介してろう付けすることにより絶縁基体11と蓋体12とが接合される。
また、メタライズ導体層15のうち、接地用のメタライズ導体層15aがメタライズ金属層17に電気的に接続されており、これにより、蓋体12をろう材16を介してメタライズ金属層17に接合すると、蓋体12が接地電位に接続されて半導体素子13に対する電磁的シールドとして機能するようになっている。
ところが、金−錫合金から成るろう材は、金を約80重量%程度含み高価であるという問題点、およびその溶融温度が約280 ℃程度と高く、絶縁基体と蓋体とを接合する際にパッケージ内部の半導体素子に対する熱負荷が大きいという問題点があった。
そこで、金−錫合金から成るろう材に代えて、例えば銀−エポキシ樹脂等の導電性樹脂接着剤により絶縁基体の封止領域に被着されたメタライズ金属層と金属製の蓋体とを接合することが考えられる。この導電性樹脂接着剤によれば、銀は金と比較して安価であり、またエポキシ樹脂は100〜150℃程度の温度で熱硬化するので、絶縁基体と蓋体とを接合する際にパッケージの内部の半導体素子に対する熱負荷が小さいという利点がある。
しかしながら、絶縁基体の封止領域に被着させたメタライズ金属層は、その酸化腐食を防止するために一般的にはその表面にニッケルめっき層および金めっき層が順次被着されており、エポキシ樹脂はこのような表面にニッケルめっき層および金めっき層が被着されたメタライズ金属層に対する接着力が劣ることから、半導体素子が作動時に発生する熱等が絶縁基体と金属製の蓋体との両者に印加されると、この両者の熱膨張係数の相違に起因して熱応力が発生し、これが両者間に繰り返し印加されると銀−エポキシ樹脂から成る導電性樹脂接着材とメタライズ金属層との間に剥離が発生し、その結果、半導体素子の封止が不完全なものとなり、内部に収容する半導体素子を長期間にわたり、安定かつ正常に作動させることができなくなるという問題点を招来する。
本発明はかかる従来の問題点に鑑み案出されたものであり、その目的は、絶縁基体と金属製の蓋体とを銀−エポキシ樹脂等の安価でかつ低温封止が可能な導電性樹脂接着剤を使って強固に接合し、かつ接地用メタライズ導体層と金属製の蓋体とを電気的に良好に接続することが可能な半導体素子収納用パッケージを提供することにある。
本発明の半導体装置は、セラミックスから成る絶縁基体の上面に、半導体素子が搭載される搭載部および該搭載部を取り囲む枠状の封止領域ならびに該封止領域の一部に配設された接地用メタライズ導体層を有し、金属蓋体が前記封止領域に前記搭載部に搭載された前記半導体素子を覆うようにして導電性樹脂接着剤により接合され、前記半導体素子を封止するとともに前記接地用メタライズ導体層に電気的に接続される半導体装置であって、前記接地用メタライズ導体層は前記絶縁基体の側面に延出しており、前記接地用メタライズ導体層上に、前記接地用メタライズ導体層の一部が露出されるような開口部を有する枠状のセラミック膜が設けられていることを特徴とする。
本発明の半導体装置において好ましくは、前記半導体素子は前記絶縁基体の表面に設けられたメタライズ金属層に搭載されており、該メタライズ金属層は前記接地用メタライズ導体層に電気的に接続されていることを特徴とする。
本発明の半導体装置において好ましくは、前記導電性樹脂接着剤は銀−エポキシ樹脂からなることを特徴とする。
本発明の半導体装置において好ましくは、前記金属蓋体の開口部につば部が形成されていることを特徴とする。
本発明の半導体装置において好ましくは、前記セラミック膜および前記接地用メタライズ導体層が、前記金属蓋体の前記開口部の全周に形成された前記導電性樹脂接着剤を介して前記金属蓋体に接続されていることを特徴とする。
本発明の半導体装置は、セラミックスから成る絶縁基体の上面に、半導体素子が搭載される搭載部およびこの搭載部を取り囲む枠状の封止領域ならびにこの封止領域の一部に配設された接地用メタライズ導体層を有し、金属蓋体が封止領域に搭載部に搭載された半導体素子を覆うようにして導電性樹脂接着剤により接合され、半導体素子を封止するとともに接地用メタライズ導体層に電気的に接続される半導体装置であって、接地用メタライズ導体層は絶縁基体の側面に延出しており、接地用メタライズ導体層上に、接地用メタライズ導体層の一部が露出されるような開口部を有する枠状のセラミック膜が設けられていることにより、セラミック膜と導電性樹脂接着剤とを極めて強固に接合させることができるとともに、セラミック膜および接地用メタライズ導体層とを導電性樹脂接着剤をして電気的に良好に接続させることができるため、封止信頼性が高く、かつ金属蓋体による電磁シールド性に優れた半導体装置を提供することができる。
以下、本発明の半導体装置を添付の図面を基に詳細に説明する。
図1は本発明の半導体装置の実施の形態の一例を示す斜視図であり、図2は図1に示す半導体装置の断面図である。本発明の半導体装置は、絶縁基体1と金属蓋体2とから主に構成されており、これらの間に半導体素子3が搭載される。
絶縁基体1は、酸化アルミニウム質焼結体・窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセラミックス等のセラミックス材料から成る略四角形の平板であり、搭載される半導体素子3を支持するための支持部材として機能する。
絶縁基体1は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化マグネシウム・酸化カルシウム等の原料粉末に適当な有機バインダ・溶剤を添加混合して泥漿状となすとともにこれを従来周知のドクターブレード法を採用することによってシート状となすことによりセラミックグリーンシートを得、このセラミックグリーンシートに適当な打ち抜き加工を施すとともに必要に応じて複数枚を積層して生セラミック積層体となし、最後にこの生セラミック体を還元雰囲気中、約1600℃の温度で焼成することによって製作される。
絶縁基体1の上面中央部には半導体素子3を搭載するための搭載部1aが形成されている。搭載部1aには、メタライズ金属層4が被着されており、このメタライズ金属層4の上に半導体素子3が例えば銀−エポキシ樹脂等の導電性接着剤(図示せず)を介して接着固定される。
メタライズ金属層4は、半導体素子3の下面を所定の接地電位に接続するために設けられているものであり、後述するメタライズ配線導体5のうち、接地用メタライズ配線導体5aにスルーホールやビアホール等の貫通導体を介して電気的に接続されている。
また、絶縁基体1の搭載部1aの周辺には半導体素子3の各電極(接地電極・電源電極・信号電極)に電気的に接続される複数のメタライズ導体層5が導出されており、このメタライズ導体層5には、半導体素子3の各電極がボンディングワイヤ8を介して接続される。
メタライズ導体層5は、半導体素子3の電極を外部の電気回路に接続するための導電路として機能し、搭載部1aの周辺から絶縁基体1を上下に貫通する貫通導体(図示せず)を介して絶縁基体1の下面に導出され、そこから絶縁基体1の側面にまで延出している。そして、メタライズ導体層5の絶縁基体1の下面部位および側面部位は、外部接続用の端子として機能し、例えば半田を介して外部電気回路基板の配線導体に電気的に接続される。
これらのメタライズ金属層4およびメタライズ導体層5は、いずれもタングステンやモリブデン・銅・銀・銀−パラジウム・モリブデン−マンガン等の金属粉末メタライズから成り、例えばタングステンメタライズから成る場合であれば、タングステン粉末に適当な有機バインダ・溶剤を添加混合して得た金属ペーストを絶縁基体1となるセラミックグリーンシートに従来周知のスクリーン印刷法を採用して所定のパターンに印刷塗布し、これをセラミックグリーンシートとともに焼成することによって、絶縁基体1の所定位置に所定のパターンに被着形成される。
なお、これらのメタライズ金属層4およびメタライズ導体層5の露出表面には、ニッケルめっき層および金めっき層を順次被着させておくとよい。これによって、メタライズ金属層4やメタライズ導体層5の酸化腐食が有効に防止されるとともにメタライズ導体層5とボンディングワイヤ8との接続およびメタライズ導体層5と外部電気回路基板の配線導体との接続を容易かつ強固なものとすることができる。
また、絶縁基体1の上面外周部には、搭載部1aを取り囲むようにして、幅が0.5 〜5mm程度の四角枠状の封止領域1bが設けられている。
封止領域1bは、金属蓋体2を絶縁基体1に接合するための領域であり、この封止領域1b上に金属製の金属蓋体2が導電性樹脂接着剤6を介して接合される。
この封止領域1bにはその一部に接地用メタライズ導体層5aが延出してきて配設されており、さらにその上に枠状のセラミック膜7が被着されている。
封止領域1bに配設した接地用メタライズ導体層5aは、封止領域1bに導電性樹脂接着剤6を介して接合される金属蓋体2を所定の接地電位に接続するためのものであり、その一部がセラミック膜7に覆われずに封止領域1bの表面に露出している。このように、封止領域1bに延出した接地用メタライズ導体層5aの一部がセラミック膜7に覆われずに封止領域1bに露出していることから、金属蓋体2を導電性接着剤6を介して封止領域1bに接合すると、封止領域1bに接合する導電性樹脂接着剤6と接地用メタライズ導体層5aとが電気的に接触し、これにより金属蓋体2を接地電位とすることが可能となる。
なお、接地用メタライズ導体層5aが封止領域1bに露出する幅および長さは、それぞれ0.1mm以上であることが好ましい。接地用メタライズ導体層5aが封止領域1bに露出する幅および長さがそれぞれ0.1mm未満では、蓋体2を導電性樹脂接着剤6を介して封止領域1bに接合した場合に、導電性樹脂接着剤6と接地用メタライズ導体層5aとが良好に接触せずに接地用メタライズ導体層5aと金属蓋体2とを電気的に良好に接続することができなくなる危険性が大きなものとなる。
また、セラミック膜7は、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・ムライト質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセラミックス等のセラミックスから成る厚膜であり、その一部を除いて封止領域1bと実質的に同じ幅を有している。そして、その厚みは10〜100μm程度である。
セラミック膜7は、封止領域1bと導電性樹脂接着剤6とを強固に接合するための接合力向上部材として機能し、これを形成するセラミックスが金属と比較してエポキシ樹脂等の接着剤と強固に接着することから、銀−エポキシ樹脂等から成る導電性樹脂接着剤6と強固に接合する。
なお、セラミック膜7は、その上面の中心線平均粗さ(Ra)をRa≧0.65μmとしておくと、セラミック膜7の表面の凹凸と導電性樹脂接着剤6とが係止し合って両者をさらに強固に接合させることが可能となる。したがって、セラミック膜7は、その上面の中心線平均粗さ(Ra)をRa≧0.65μmとしておくことが好ましい。
さらに、セラミック膜7は、絶縁基体1と実質的に同じ組成のセラミックス材料で形成しておくと、絶縁基体1とセラミック膜7との熱膨張係数が略同一となり、絶縁基体1とセラミック膜7とに例えば半導体素子3が作動時に発生する熱が繰り返し印加されたとしても、両者間に熱膨張係数の相違に起因する熱応力が発生することはなく、セラミック膜7に剥離やクラックが発生することを有効に防止できる。従って、セラミック膜7は、絶縁基体1と実質的に同じ組成のセラミックス材料で形成することが好ましい。
また、セラミック膜7には、封止領域1bに延出した接地用メタライズ導体層5aの一部を封止領域1bに露出させる、例えばその内周側に切り欠き状に形成した狭幅部7aを設けている。
セラミック膜7は、封止領域1bに配設した接地用メタライズ導体層5aの一部を封止領域1bに露出させる狭幅部7aを有していることから、金属蓋体2を導電性樹脂接着剤6により封止領域1bに接合すると、接地用メタライズ導体層5aと金属製の蓋体2とがこの狭幅部7aにおいて導電性樹脂接着剤6を介して電気的に接続されることとなる。そして、これにより金属製の蓋体2を接地電位とすることが可能となり、金属蓋体2を半導体素子3に対する電磁的シールドとして機能させることができる。
なお、セラミック膜7が封止領域1bにおいて接地用メタライズ導体層5aを覆う幅は、0.1mm以上あることが好ましい。セラミック膜7が封止領域1bにおいて接地用メタライズ導体層5aを覆う幅が0.1mm未満では、封止領域1bに金属蓋体2を導電性樹脂接着剤6により接合した場合に、この部分における封止領域1bと導電性樹脂接着剤6との接着が弱いものとなり、絶縁基体1と金属蓋体2とを強固に接合することができなくなってしまう危険性が大きなものとなる。
セラミック膜7は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム・酸化珪素・酸化カルシウム・酸化マグネシウム等の原料粉末に適当な有機バインダ・溶剤を添加混合して得たセラミックペーストを絶縁基体1となるセラミックグリーンシートに従来周知のスクリーン印刷法を採用して枠状に印刷し、これをセラミックグリーンシートとともに焼成することによって絶縁基体1の上面の封止領域1bに所定の枠状に被着形成される。
なお、セラミックペーストをスクリーン印刷法により印刷塗布するとともにこれを焼成することによって得られるセラミック膜7の上面の表面粗さは、セラミックグリーンシートを焼成して得られる絶縁基体1と比較して粗いものとなりやすく、中心線平均粗さ(Ra)でRa≧0.65μmとなる表面粗さを容易に得ることができる。
他方、封止領域1bに接合される金属蓋体2は、例えば鉄−ニッケル−コバルト合金や鉄−ニッケル合金等の板を椀状にプレス加工したものであり、開口部につば部が形成されている。そして、このつば部を封止領域1bに導電性樹脂接着剤6を介して接合することにより、金属蓋体2が絶縁基体1に接合されるとともに接地用メタライズ導体層5aに電気的に接続される。
かくして、本発明の半導体装置によれば、絶縁基体1の搭載部1aに半導体素子3を接着固定するとともに半導体素子3の各電極をそれぞれ対応するメタライズ導体層5に電気的に接続し、最後に絶縁基体1の封止領域1bに金属蓋体2を導電性樹脂接着剤6を介して接合することにより、金属蓋体2が絶縁基体1に強固に接合されるとともに金属蓋体2と接地用メタライズ導体層5aとが電気的に接続される。
なお、本発明は上述の実施の形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の実施の形態の一例では、セラミック膜7の内周側を切り欠き状に除いた狭幅部7aを設けることにより、封止領域1bに接地用メタライズ導体層5aの一部を露出させるようになしたが、狭幅部7aをセラミック厚膜7の外周側を切り欠き状に除いて設けることによって封止領域1bに接地用メタライズ導体層5aの一部を露出させるようになしてもよい。あるいは図3に斜視図で示すように、セラミック膜7の内周辺と外周辺との間に開口部7bを設けることによって封止領域1bに接地用メタライズ導体層5aの一部を露出させるようになしてもよい。
さらに、上述の実施の形態の一例では、接地用メタライズ導体層5aは絶縁基体の側面から封止領域1bに延出させて配設していたが、接地用メタライズ導体層5aは、同じく図3に示すように、封止領域1bの内側に位置する接地用メタライズ導体層5aから封止領域1bに延出させて配設してもよいし、メタライズ金属層4を接地用メタライズ導体層5aに電気的に接続させるとともにこのメタライズ金属層4から封止領域1bに延出させるようにして配設してもよい。また、絶縁基体1の内部や裏面側に設けた接地用導体層から封止領域1b内に導出させた貫通導体に接続することによって、パッド状に形成して配設してもよい。
本発明の半導体装置の実施の形態の一例を示す斜視図である。 図1に示す半導体装置の断面図である。 本発明の半導体装置の他の実施の形態の例における絶縁基体を示す斜視図である。 従来の半導体装置の断面図である。 図4に示す半導体装置の斜視図である。
符号の説明
1:絶縁基体
2:金属蓋体
3:半導体素子
5a:接地用メタライズ導体層
6:導電性樹脂接着剤
7:セラミック膜

Claims (5)

  1. セラミックスから成る絶縁基体の上面に、半導体素子が搭載される搭載部および該搭載部を取り囲む枠状の封止領域ならびに該封止領域の一部に配設された接地用メタライズ導体層を有し、金属蓋体が前記封止領域に前記搭載部に搭載された前記半導体素子を覆うようにして導電性樹脂接着剤により接合され、前記半導体素子を封止するとともに前記接地用メタライズ導体層に電気的に接続される半導体装置であって、前記接地用メタライズ導体層は前記絶縁基体の側面に延出しており、前記接地用メタライズ導体層上に、前記接地用メタライズ導体層の一部が露出されるような開口部を有する枠状のセラミック膜が設けられていることを特徴とする半導体装置。
  2. 前記半導体素子は前記絶縁基体の表面に設けられたメタライズ金属層に搭載されており、該メタライズ金属層は前記接地用メタライズ導体層に電気的に接続されていることを特徴とする請求項1に記載の半導体装置。
  3. 前記導電性樹脂接着剤は銀−エポキシ樹脂からなることを特徴とする請求項1または請求項に記載の半導体装置。
  4. 前記金属蓋体の開口部につば部が形成されていることを特徴とする請求項1乃至請求項のいずれかに記載の半導体装置。
  5. 前記セラミック膜および前記接地用メタライズ導体層は、前記金属蓋体の前記開口部の全周に形成された前記導電性樹脂接着剤を介して前記金属蓋体に接続されていることを特徴とする請求項1乃至請求項のいずれかに記載の半導体装置。
JP2005288176A 2005-09-30 2005-09-30 半導体装置 Expired - Fee Related JP4203501B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005288176A JP4203501B2 (ja) 2005-09-30 2005-09-30 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005288176A JP4203501B2 (ja) 2005-09-30 2005-09-30 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP14869299A Division JP3873145B2 (ja) 1999-05-27 1999-05-27 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JP2006074059A JP2006074059A (ja) 2006-03-16
JP4203501B2 true JP4203501B2 (ja) 2009-01-07

Family

ID=36154260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005288176A Expired - Fee Related JP4203501B2 (ja) 2005-09-30 2005-09-30 半導体装置

Country Status (1)

Country Link
JP (1) JP4203501B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6849425B2 (ja) * 2016-12-22 2021-03-24 京セラ株式会社 電子装置および電子モジュール

Also Published As

Publication number Publication date
JP2006074059A (ja) 2006-03-16

Similar Documents

Publication Publication Date Title
WO2006114986A1 (ja) 電子部品搭載用基板及びそれを用いた電子装置
JP6791719B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP3873145B2 (ja) 半導体素子収納用パッケージ
JP6892252B2 (ja) 電子素子実装用基板および電子装置
JP4203501B2 (ja) 半導体装置
JP2851732B2 (ja) 電子部品収納用パッケージ
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP2001102502A (ja) イメージセンサ素子収納用パッケージ
JP2001308211A (ja) 電子部品収納用パッケージ
JP4328197B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2003068900A (ja) 電子部品収納用パッケージ
JP3847220B2 (ja) 配線基板
JP3847219B2 (ja) 配線基板
JP2001185675A (ja) 半導体装置
JP3950950B2 (ja) セラミック配線基板の製造方法
JP4557405B2 (ja) 圧力検出装置用パッケージ
JP3393784B2 (ja) 電子部品収納用パッケージ
JP4077690B2 (ja) 圧力検出装置用パッケージ
JP2728593B2 (ja) 半導体素子収納用パッケージ
JP3297603B2 (ja) 半導体素子収納用パッケージ
JP4593802B2 (ja) 半導体素子収納基板
JP3420362B2 (ja) 半導体装置の実装構造
JP2004200416A (ja) 配線基板
JP2020123618A (ja) 回路基板、電子部品および電子モジュール
JP2020136310A (ja) 回路基板、電子部品および電子モジュール

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080701

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080916

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081010

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees