WO2006114986A1 - 電子部品搭載用基板及びそれを用いた電子装置 - Google Patents

電子部品搭載用基板及びそれを用いた電子装置 Download PDF

Info

Publication number
WO2006114986A1
WO2006114986A1 PCT/JP2006/306854 JP2006306854W WO2006114986A1 WO 2006114986 A1 WO2006114986 A1 WO 2006114986A1 JP 2006306854 W JP2006306854 W JP 2006306854W WO 2006114986 A1 WO2006114986 A1 WO 2006114986A1
Authority
WO
WIPO (PCT)
Prior art keywords
insulating base
connection pad
electric circuit
solder
electronic component
Prior art date
Application number
PCT/JP2006/306854
Other languages
English (en)
French (fr)
Inventor
Toshiki Koyama
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to EP06730802A priority Critical patent/EP1876642A1/en
Priority to US11/919,292 priority patent/US7808104B2/en
Publication of WO2006114986A1 publication Critical patent/WO2006114986A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a wiring board for mounting an electronic component such as a semiconductor element, and an electronic device using the wiring board.
  • a wiring board 1 for mounting an electronic component such as a semiconductor element or a piezoelectric vibrator is generally made of a substantially square plate-like ceramic material or the like, and has an insulating substrate 2 having an electronic component mounting portion 4 on its upper surface, A plurality of wiring layers 3 led out from the electronic component mounting portion 4 of the insulating base 2 through the inside of the insulating base and a plurality of connection pads 5 formed on the outer periphery of the lower surface of the insulating base 2 And a plurality of groove-shaped recesses (which are formed on the side surface of the insulating base 2 and are electrically connected to the wiring layers 3 and the connection pads 5 by the conductor 7 on the inner wall surface.
  • the electronic component mounting part 4 of the insulating base 2 is mounted with electronic components such as the semiconductor element 11 and each electrode for electronic component signals, grounding, etc.
  • Conductive connection material such as bonding wire 12 is connected to wiring layer 3
  • the metal lid 13 made of iron-nickenore-cobalt alloy, iron-nickel alloy, or the like, or transparent glass such as glass is used.
  • the electronic device 10 is completed by sealing the electronic component by bonding the brazing material via an adhesive or the like with the lid 13 having the optical material power.
  • connection pad 5 formed on the outer peripheral portion of the lower surface of the insulating substrate 2 is connected to the wiring conductor 21 of the external electric circuit board 20 via the solder 31 such as tin-lead solder.
  • solder 31 such as tin-lead solder.
  • the groove-like recess 6 to which the conductor 7 is attached is formed on the side surface of the insulating substrate 2 in a vertical direction with a substantially identical inner diameter, usually in a semicircular cross section.
  • the plurality of connection pads 5 are generally formed in a rectangular shape, and one side of the connection pads 5 is arranged around the entire outer periphery of the lower surface of the insulating base at regular intervals (for example, JP-A-2003-2003). 68921).
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a connection pad externally.
  • Wiring board that can be firmly bonded to the wiring conductor of the electric circuit board via lead-free solder, and can be mounted on the external electric circuit board firmly and with high reliability, and an electronic device using the wiring board Is to provide.
  • the present invention provides an insulating base having an electronic component mounting portion on the upper surface and a connection pad on at least the outer peripheral portion of the lower surface, and the outer peripheral portion on the side surface of the insulating base.
  • a wiring board having a groove-shaped recess formed in a vertical direction from a connection pad and having a conductor attached to an inner wall surface, a plurality of the groove-shaped recesses are formed for one connection pad on the outer periphery. It was made to be.
  • the solder crawls along the inner wall surfaces of the plurality of recesses, and the connection pad and the external electric circuit Since the fillet is formed between the wiring conductors of the substrate, the wiring substrate (electronic device) can be bonded extremely firmly to the external electric circuit substrate.
  • connection pad of the electronic device to the wiring conductor of the external electric circuit board via lead-free solder or the like and mounting the electronic device on the external electric circuit board
  • the electronic device and the external electric circuit board are dropped. Even if an external stress such as an impact acts and a stress due to mechanical deformation occurs between the insulating base of the electronic device and the external electrical circuit board, the connection pads and casters in the direction of the stress are applied. This effectively prevents mechanical damage to the lead-free solder that is bonded to the connection pad, and makes the connection of the electronic device to the external electric circuit board extremely reliable.
  • an insulating base having an electronic component mounting portion on the upper surface and a connection pad on at least the outer peripheral portion of the lower surface, and the lead from the connection pad of the outer peripheral portion on the side surface of the insulating base
  • the wiring board having a groove-shaped recess (casteration) formed on the inner wall surface and having a conductor attached thereto
  • a plurality of the groove-shaped recesses are formed for one connection pad on the outer periphery.
  • connection pad of the electronic device is connected to the wiring conductor of the external electric circuit board via lead-free solder, etc., and the electronic device is mounted on the external electric circuit board, and then dropped onto the electronic device and the external electric circuit board.
  • an external stress such as an impact
  • a stress due to mechanical deformation is generated between the insulating substrate of the electronic device and the external electric circuit board
  • casters are applied to the connection pads in the direction of the stress. This effectively prevents mechanical damage to the lead-free solder bonded to the connection pad, which makes the connection of the electronic device to the external electric circuit board extremely reliable. I can do it.
  • FIG. 1A is an example of a top view when a wiring board according to the present invention is applied to a package for housing a semiconductor element that houses a semiconductor element.
  • FIG. 1B is an example of a side view when the wiring board according to the present invention is applied to a package for housing a semiconductor element that houses a semiconductor element.
  • FIG. 1C is an example of a bottom view when the wiring board according to the present invention is applied to a package for housing a semiconductor element that houses a semiconductor element.
  • FIG. 2A is an example of a top view showing a semiconductor device in which a semiconductor element is mounted on a wiring board according to the present invention.
  • FIG. 2B is an example of a side view showing a semiconductor device in which a semiconductor element is mounted on a wiring board according to the present invention.
  • FIG. 2C is an example of a bottom view showing a semiconductor device in which a semiconductor element is mounted on a wiring board according to the present invention.
  • FIG. 3 is a schematic perspective view showing a semiconductor device.
  • FIG. 4 is an enlarged perspective view of the corner portion of the wiring board as viewed from the back side.
  • FIG. 5 is a perspective view showing a solder fillet formed in a recess of a wiring board of a semiconductor device mounted on an external electric circuit board.
  • FIG. 6A is a cross-sectional view of part A of FIG. 2A after the semiconductor device is mounted on the external electric circuit board.
  • FIG. 6B is a cross-sectional view of part A of FIG. 2A after the semiconductor device is mounted on the external electric circuit board.
  • FIG. 7A is an example of a top view of a semiconductor device in which a semiconductor element is mounted on a wiring board according to a conventional example.
  • FIG. 7B is an example of a side view of a semiconductor device in which a semiconductor element is mounted on a wiring board according to a conventional example.
  • FIG. 7C is an example of a bottom view of a semiconductor device in which a semiconductor element is mounted on a wiring board according to a conventional example.
  • FIG. 8A is an example of a top view of a semiconductor device in which a semiconductor element is mounted on a wiring board according to a conventional example.
  • FIG. 8B is an example of a side view of a semiconductor device in which a semiconductor element is mounted on a wiring board according to a conventional example.
  • FIG. 8C is an example of a bottom view of a semiconductor device in which a semiconductor element is mounted on a wiring board according to a conventional example.
  • FIG. 9 is an enlarged perspective view of the corner portion of the wiring board as viewed from the back side.
  • FIG. 10A is a cross-sectional view of section A of FIG. 8A after the semiconductor device is mounted on the external electric circuit board.
  • FIG. 10B is a cross-sectional view of part A of FIG. 8A after the semiconductor device is mounted on the external electric circuit board.
  • FIGS. 1A to 1C show an example in which the wiring board of the present invention is applied to a package for housing a semiconductor element for housing a semiconductor element
  • FIGS. 2A to 2C show a semiconductor device in which a semiconductor element is mounted on the wiring board.
  • An example of 3 is a schematic perspective view of the semiconductor device
  • FIG. 4 is an enlarged perspective view of the corner portion of the wiring board as viewed from the back side.
  • 2 is an insulating substrate
  • 3 is a wiring layer
  • 4 is an electronic component mounting portion
  • 5 is a connection pad
  • 6 is formed on the side surface of the insulating substrate 2
  • a conductor 7 is formed on the inner wall surface.
  • This is a groove-shaped recess (casteration).
  • a wiring substrate 1 for mounting the semiconductor element 11 is formed by the connection pad 5 and the groove-like recess 6 in which the conductor is formed.
  • the insulating base 2 is made of an electrically insulating material such as an aluminum oxide sintered body, an aluminum nitride sintered body, a mullite sintered body, a glass ceramic sintered body, and the semiconductor element 11 is mounted on the upper surface thereof.
  • a mounting portion 4 is provided, and the semiconductor element 11 is bonded and fixed to the mounting portion 4 through an adhesive such as glass, resin, or brazing material.
  • the insulating base 2 is made of, for example, an aluminum oxide sintered body, an appropriate organic binder and solvent are added to and mixed with raw material powders such as aluminum oxide, silicon oxide, calcium oxide, and magnesium oxide. Then, the slurry is made into a slurry-like ceramic slurry, and then the ceramic slurry is formed into a sheet shape by a sheet forming technique such as a conventionally known doctor blade method or calendar roll method to form a ceramic green sheet (ceramic green sheet) having a predetermined shape. Finally, a plurality of the ceramic green sheets are finally laminated and fired at a temperature of about 1600 ° C. in a reducing atmosphere.
  • raw material powders such as aluminum oxide, silicon oxide, calcium oxide, and magnesium oxide.
  • the insulating base 2 has a plurality of wiring layers 3 formed from the periphery of the mounting portion on which the semiconductor element 11 is mounted to the side surface through the inside of the insulating base 2. , Acts as a conductive path for connecting the signal and ground electrodes of the semiconductor element 11 mounted on the electronic component mounting part 4 to the connection pad 5, and a semiconductor is provided at one end of the electronic component mounting part 4 side. Electrodes for signal and grounding of the element 11 are electrically connected through the bonding wire 12.
  • This wiring layer 3 is made of a metal powder such as tungsten, molybdenum, manganese, copper, silver, gold, palladium, etc., and obtained by adding a suitable organic binder or solvent to a metal powder such as tungsten and calorie mixing.
  • the metal paste is applied to the ceramic green sheet that will be the insulating substrate 2 in advance by a conventional screen printing method in a predetermined pattern to form a coating from the upper surface of the insulating substrate 2 to the side surface of the insulating substrate 2 through the inside. Is done.
  • connection pads 5 are formed on the outer periphery of the lower surface of the insulating base 2, and the connection pads 5 are connected to the wiring conductor of the external electric circuit board via lead-free solder.
  • the eleven signal and ground electrodes are electrically connected to an external electric circuit.
  • the connection pad 5 is made of a metal powder such as tungsten, molybdenum, manganese, copper, silver, gold, or rhodium, and is formed in a predetermined shape on the outer peripheral portion of the lower surface of the insulating base 2 by the same method as the wiring layer 3. It is formed.
  • the insulating base 2 has a plurality of groove-like recesses 6 (usually semicircular in cross section) formed on the side surface, and a conductor 7 is attached to the inner wall surface thereof.
  • the conductor on the inner wall surface of the recess 6 serves to electrically connect the wiring layer 3 and the connection pad 5.
  • the conductor on the inner wall surface of the recess 6 is made of a metal powder such as tungsten, molybdenum, manganese, copper, silver, gold, or palladium, and is half-cut by punching on the side surface of the ceramic green sheet serving as the insulating base 2.
  • a circular recess is formed, and a metal paste obtained by adding an appropriate organic binder or solvent to a metal powder such as tungsten is mixed and printed in a predetermined pattern in advance by a well-known screen printing method.
  • the insulating substrate 2 is formed in a predetermined shape on the side surface.
  • connection pad 5A located on the lower surface side of the corner of the insulating base 2 is formed with not only the recess 5a in the corner direction but also the recess 5b in the side direction,
  • the corner 2A of the insulating base 2 corresponding to the connection pad 5A not only the groove-shaped recess (caster) 6a in the corner direction but also the groove-shaped recess (caster) 6b in the side direction was formed.
  • the semiconductor element 11 is mounted on the electronic component mounting portion 4 on the upper surface of the insulating base 2, and the signal and ground electrodes of the semiconductor element 11 are bonded to the wiring layer 3.
  • the electronic component 10 is completed as a semiconductor device of the product by connecting through the ding wire 12 and then sealing the semiconductor element 11 with the lid 13 on the upper surface of the insulating substrate 2 in an airtight manner.
  • the semiconductor device 10 is mounted on the external electric circuit board 20 by joining the connection pads 5 on the outer peripheral portion of the lower surface of the insulating base 2 to the wiring conductor 21 of the external electric circuit board 20 via the solder 31. At the same time, the signal and ground electrodes of the semiconductor element 11 are electrically connected to the wiring conductor 21 of the external electric circuit board 20.
  • connection pad 5A located at the corner of the insulating base 2 is formed with the recess 5b not only in the corner direction but also in the side direction and at the same time corresponding to the connection pad 5A. Since the corner 2A of the edge base 2 is formed with not only the recess 6a in the corner direction but also in the side direction, the melted solder 31 at the time of solder mounting is casted in the side direction.
  • the solder fillet 32 as shown in FIG. 5 is also formed in the recess 6b by being sucked up by the location 6b.
  • a mechanical stress such as a drop impact acts on the electronic device 10 and the external electric circuit board 20, and between the insulating base 2 of the electronic device 10 and the external electric circuit board 20.
  • the stress is applied to the solder that joins the corner connection pad 5A and the external electric circuit board 20 mainly in the stress application direction.
  • the corner direction and side direction corrections 6a, 6b and solder fillet 32 are formed on the connection pad 5A in the direction. This prevents mechanical damage to the lead-free solder bonded to the connection pad 5. This can be effectively prevented and the reliability of the connection of the electronic device 10 to the external electric circuit board 20 can be made extremely high.
  • the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the scope of the present invention.
  • the present invention can be modified.
  • the wiring board is applied to a package for housing a semiconductor element that houses a semiconductor element, it may be applied to other uses such as a hybrid integrated circuit board.
  • the insulating base material is not limited to ceramic, but may be an organic material such as glass epoxy or polyimide.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

　周辺に溝状にキャスタレーション（６）を有する絶縁基体（２）のコーナーの下面側に位置する接続パッド（５Ａ）に、コーナー方向の凹部（５ａ）と辺方向にも凹部（５ｂ、５ｂ）を形成し、接続パッド（５Ａ）に対応する絶縁基体（２）のコーナー部（２Ａ）に、コーナー方向と辺方向のキャスタレーション（６ａと６ｂ、６ｂ）を形成した。この絶縁基体（２）に電子部品を搭載した電子装置の接続パッド（５）を外部電気回路基板に半田を介して実装する。この時絶縁基体（２）のコーナー部（２Ａ）のコーナー方向と辺方向のキャスタレーション（６ａと６ｂ、６ｂ）にも半田実装時に溶融した半田（３１）が吸い上げられ、キャスタレーション（６ａと６ｂ、６ｂ）に半田フィレットが形成され、外力の掛かかり易いコーナーの半田接合強度が向上し、配線基板の接続パッドを外部電気回路基板の配線導体に硬く脆い鉛フリー半田を介して強固に接合する。

Description

明 細 書
電子部品搭載用基板及びそれを用いた電子装置
技術分野
[0001] 本発明は、半導体素子等の電子部品を搭載するための配線基板、およびそれを用 レ、た電子装置に関するものである。
背景技術
[0002] 従来の電子部品搭載用基板、およびそれを用いた電子装置を図 7A乃至図 9を用 いて説明する。従来、半導体素子ゃ圧電振動子等の電子部品を搭載するための配 線基板 1は、一般に、略四角板状のセラミックス材料などから成り、上面に電子部品 搭載部 4を有する絶縁基体 2と、絶縁基体 2の電子部品搭載部 4より絶縁基体内部を 介して側面に導出されてレ、る複数個の配線層 3と、絶縁基体 2の下面外周部に形成 されている複数個の接続パッド 5と、絶縁基体 2の側面に形成されると共に、内壁面 に導体 7が被着され、導体 7により各配線層 3と各接続パッド 5とを電気的に接続する 複数個の溝状の凹部（キャスタレーシヨン) 6とにより構成されており、絶縁基体 2の電 子部品搭載部 4に半導体素子 11などの電子部品を搭載すると共に、電子部品の信 号用、接地用等の各電極を各配線層 3にボンディングワイヤー 12等の導電性接続部 材を介して電気的に接続し、しかる後、絶縁基体 2上面に電子部品を覆うようにして、 鉄—ニッケノレ—コバルト合金や鉄—ニッケル合金等から成る金属製の蓋体 13や、ガ ラスなどの透光性材料力 なる蓋体 13にて、ロウ材ゃ接着剤等を介して接合し電子 部品を封止することによって電子装置 10を完成させている。
[0003] 力、かる電子装置 10は、絶縁基体 2下面の外周部に形成した接続パッド 5を外部電 気回路基板 20の配線導体 21に錫—鉛半田等の半田 31を介して接続することによつ て外部電気回路基板 20に実装され、同時に電子部品の各電極は配線層 3と溝状の 凹部（キャスタレーシヨン) 6内壁面の導体 7と接続パッド 5とを介して外部電気回路に 電気的に接続されることとなる。その際、図 5に示すように溝状の凹部（キャスタレーシ ヨン） 6内壁面の導体 7に溶融した半田 31が吸い上げられて、半田フィレット 32が形 成され、電子部品 10と外部電気回路基板 20とを電気的機械的に接続する役割を果 たす。
[0004] また、導体 7が被着される溝状の凹部 6は、絶縁基体 2の側面に、通常は半円形の 横断面で、ほぼ同一の内径で垂直方向に形成されている。更に複数個の接続パッド 5は一般に四角形状をなし、その一辺を絶縁基体の下面外周辺として絶縁基体の下 面外周辺の略全体にわたって均一間隔に配列配置されている (例えば、特開 2003 — 68921号公報参照)。
発明の開示
[0005] し力しながら、前述した従来の技術では、下記の様な問題点があった。
[0006] 近時、各種電子装置は環境 '人体に対する悪影響を防止するため、従来使用され ている錫 鉛半田に代わり、錫 銀 ビスマス系 ·錫 銀 銅系等の鉛を含有しな レ、、いわゆる鉛フリー半田を用いて外部電気回路基板に接続されるようになってきて おり、力かる鉛フリー半田は、従来の錫—鉛半田に比べて硬く脆いという性質を有し ている。
[0007] 更に、外部電気回路基板の配線導体に電子装置の接続パッドを上述した鉛フリー 半田を介して接続し外部電気回路基板に電子装置を実装させた後、電子装置と外 部電気回路基板に落下衝撃などの外部応力が作用し、電子装置の絶縁基体と外部 電気回路基板との間に機械的な変形に起因する応力が発生した場合、接続パッドに 接合する半田に亀裂等の機械的破壊が発生し、電子装置の外部電気回路基板に 対する接続の信頼性が低下するという欠点を有していた。
[0008] 特に、機械的応力による外部電気回路基板の変形が電子装置の辺の方向に発生 すると、電子装置の各辺に設けた接続パッドのうちコーナーに位置するパッドは、キ ヤスタレーシヨンが接続パッドのコーナーに設けられているため、図 10A及び図 10B ( 半導体装置を実装した後の図 8Aの A— A断面図）に示すように、基板の変形方向に は十分な半田フィレット 32が形成されず、接合強度が劣るという問題点があった。
[0009] また、機械工学的に説明しても、コーナーに位置するパットは応力が集中してかか ることになり、この部分の信頼性向上は電子装置、特に携帯電話等の落下させやす い機器においては、機器全体の信頼性向上にもつながる重要なものであった。
[0010] 本発明は、上記課題に鑑みてなされたものであり、その目的は、接続パッドを外部 電気回路基板の配線導体に鉛フリー半田を介して強固に接合し、それにより外部電 気回路基板に強固にかつ高信頼性で実装することが可能な配線基板及びそれを用 レ、た電子装置を提供することにある。
[0011] 上記課題を解決するために本発明は、上面に電子部品搭載部を有し、下面の少な くとも外周部に接続パッドを有する絶縁基体と、前記絶縁基体の側面に前記外周部 の接続パッドから鉛直方向に形成され、内壁面に導体が被着された溝状の凹部とを 具備する配線基板において、前記外周部の接続パッド 1個に対し複数個の前記溝状 の凹部が形成されるようにした。
[0012] このため、接続パッドと外部電気回路の配線導体とを鉛フリー半田等を用いて接合 する際に、半田が複数の凹部それぞれの内壁面を伝って這い上がり、接続パッドと 外部電気回路基板の配線導体との間にフィレットが形成されるので、配線基板（電子 装置）を外部電気回路基板に極めて強固に接合することができる。
[0013] また、外部電気回路基板の配線導体に電子装置の接続パッドを鉛フリー半田等を 介して接続し外部電気回路基板に電子装置を実装させた後、電子装置と外部電気 回路基板に落下衝撃などの外部応力が作用し、電子装置の絶縁基体と外部電気回 路基板との間に機械的な変形に起因する応力が発生したとしても、その応力の作用 方向の接続パッドとキャスタレーシヨンにフィレットが形成されるので、これによつて接 続パッドに接合する鉛フリー半田に機械的破壊を生じるのが有効に阻止され、電子 装置の外部電気回路基板に対する接続の信頼性を極めて高いものとなすことができ る。
[0014] 本発明によれば、上面に電子部品搭載部を有し、下面の少なくとも外周部に接続 パッドを有する絶縁基体と、前記絶縁基体の側面に前記外周部の接続パッドから鉛 直方向に形成され、内壁面に導体が被着された溝状の凹部（キャスタレーシヨン）とを 具備する配線基板において、前記外周部の接続パッド 1個に対し複数個の前記溝状 の凹部が形成されるようにしたので、接続パッドと外部電気回路の配線導体とを鉛フ リー半田等を用いて接合する際に、半田が複数の凹部それぞれの内壁面を伝って 這い上がり、接続パッドと外部電気回路基板の配線導体との間に半田フィレットが形 成されるので、電子装置を外部電気回路基板に極めて強固に接合することができる ようになった。
[0015] また、外部電気回路基板の配線導体に電子装置の接続パッドを鉛フリー半田等を 介して接続し外部電気回路基板に電子装置を実装させた後、電子装置と外部電気 回路基板に落下衝撃などの外部応力が作用し、電子装置の絶縁基体と外部電気回 路基板との間に機械的な変形に起因する応力が発生したとしても、その応力の作用 方向の接続パッドにキャスタレーシヨンとフィレットを形成するので、これによつて接続 パッドに接合する鉛フリー半田に機械的破壊を生じるのが有効に阻止され、電子装 置の外部電気回路基板に対する接続の信頼性を極めて高いものとなすことができる ようになった。
図面の簡単な説明
[0016] [図 1A]図 1Aは、本発明に係る配線基板を半導体素子を収容する半導体素子収納 用パッケージに適用した場合の上面図の一例である。
[図 1B]図 1Bは、本発明に係る配線基板を半導体素子を収容する半導体素子収納 用パッケージに適用した場合の側面図の一例である。
[図 1C]図 1Cは、本発明に係る配線基板を半導体素子を収容する半導体素子収納 用パッケージに適用した場合の下面図の一例である。
[図 2A]図 2Aは、本発明に係る配線基板に半導体素子を搭載した半導体装置を示 す上面図の一例である。
[図 2B]図 2Bは、本発明に係る配線基板に半導体素子を搭載した半導体装置を示す 側面図の一例である。
[図 2C]図 2Cは、本発明に係る配線基板に半導体素子を搭載した半導体装置を示す 下面図の一例である。
[図 3]図 3は、半導体装置を示す概略斜視図である。
[図 4]図 4は、配線基板のコーナー部を裏面側から見た拡大斜視図である。
[図 5]図 5は、外部電気回路基板に実装した半導体装置の配線基板凹部に形成され る半田フィレットを示す斜視図である。
[図 6A]図 6Aは、半導体装置を外部電気回路基板に実装した後の図 2Aの A部断面 図である。 [図 6B]図 6Bは、半導体装置を外部電気回路基板に実装した後の図 2Aの A部断面 図である。
[図 7A]図 7Aは、従来例に係る配線基板に半導体素子を搭載した半導体装置の上 面図の一例である。
[図 7B]図 7Bは、従来例に係る配線基板に半導体素子を搭載した半導体装置の側面 図の一例である。
[図 7C]図 7Cは、従来例に係る配線基板に半導体素子を搭載した半導体装置の下 面図の一例である。
[図 8A]図 8Aは、従来例に係る配線基板に半導体素子を搭載した半導体装置の上 面図の一例である。
[図 8B]図 8Bは、従来例に係る配線基板に半導体素子を搭載した半導体装置の側面 図の一例である。
[図 8C]図 8Cは、従来例に係る配線基板に半導体素子を搭載した半導体装置の下 面図の一例である。
[図 9]図 9は、配線基板のコーナー部を裏面側から見た拡大斜視図である。
[図 10A]図 10Aは、半導体装置を外部電気回路基板に実装した後の図 8Aの A部断 面図である。
[図 10B]図 10Bは、半導体装置を外部電気回路基板に実装した後の図 8Aの A部断 面図である。
発明を実施するための最良の形態
[0017] 次に、本発明の実施の形態を図 1A乃至図 4に基づき詳細に説明する。
図 1A乃至図 1Cは、本発明の配線基板を半導体素子を収容する半導体素子収納 用パッケージに適用した場合の例を示し、図 2A乃至図 2Cは、配線基板に半導体素 子を搭載した半導体装置の例を示す。また、図 3は、半導体装置の概略斜視図を、 図 4は、配線基板のコーナー部を裏面側から見た拡大斜視図を示す。
[0018] 図 1A乃至図 2Cについて、 2は絶縁基体、 3は配線層、 4は電子部品搭載部、 5は 接続パッド、 6は絶縁基体 2の側面に形成され、内壁面に導体 7が形成された溝状の 凹部（キャスタレーシヨン)である。この絶縁基体 2、配線層 3、電子部品搭載部 4、接 続パッド 5、導体が形成されている溝状の凹部 6により半導体素子 11を搭載するため の配線基板 1が形成される。
[0019] 絶縁基体 2は、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、ムライト質 焼結体、ガラスセラミック焼結体等の電気絶縁材料から成り、その上面に半導体素子 11を搭載する搭載部 4を有し、該搭載部 4に半導体素子 11がガラス、樹脂、ロウ材 等の接着材を介して接着固定される。
[0020] 絶縁基体 2は、例えば、酸化アルミニウム質焼結体から成る場合には、酸化アルミ 二ゥム、酸化珪素、酸化カルシウム、酸化マグネシウム等の原料粉末に適当な有機 バインダー、溶剤を添加混合して泥漿状のセラミックスラリーとなし、次に前記セラミツ クスラリーを従来周知のドクターブレード法やカレンダーロール法等のシート成形技 術によりシート状となして所定形状のセラミックグリーンシート（セラミック生シート）を得 、最後に前記セラミックグリーンシートを複数枚積層すると共に、還元雰囲気中、約 1 600°Cの温度で焼成することによって製作される。
[0021] また絶縁基体 2は、その上面の半導体素子 11が搭載される搭載部周囲から絶縁基 体 2の内部を介し側面にかけて複数個の配線層 3が形成されており、この配線層 3は 、電子部品搭載部 4に搭載される半導体素子 11の信号用、接地用の各電極を接続 パッド 5に接続するための導電路として作用し、電子部品搭載部 4側の一端には半導 体素子 11の信号用、接地用等の電極がボンディングワイヤー 12を介して電気的に 接続される。
[0022] この配線層 3は、タングステン、モリブデン、マンガン、銅、銀、金、パラジウム等の金 属粉末力 成り、タングステン等の金属粉末に適当な有機バインダーや溶剤を添カロ 混合して得た金属ペーストを絶縁基体 2となるセラミックグリーンシートに予め従来周 知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって、絶縁基体 2の上面から絶縁基体 2の内部を介し側面にかけて被着形成される。
[0023] 更に前記絶縁基体 2の下面外周部には複数個の接続パッド 5が形成されており、 該接続パッド 5は外部電気回路基板の配線導体に鉛フリー半田を介して接続され、 半導体素子 11の信号用、接地用の各電極を外部電気回路に電気的に接続する作 用をなす。 [0024] 上記接続パッド 5は、タングステン、モリブデン、マンガン、銅、銀、金、ノ ジウム等 の金属粉末より成り、上記配線層 3と同様の方法によって絶縁基体 2の下面外周部 に所定形状に形成される。
[0025] また上記絶縁基体 2は、その側面に複数個の溝状の凹部 6 (通常は、断面半円状） が形成されていると共に、その内壁面に導体 7が被着されており、凹部 6内壁面の導 体は配線層 3と接続パッド 5とを電気的に接続する作用をする。
[0026] 上記凹部 6内壁面の導体は、タングステン、モリブデン、マンガン、銅、銀、金、パラ ジゥム等の金属粉末より成り、絶縁基体 2となるセラミックグリーンシートの側面に打ち 抜き加工法により半円形の凹部を形成すると共に、該凹部内にタングステン等の金 属粉末に適当な有機バインダーや溶剤を添加混合して得た金属ペーストを予め従 来周知のスクリーン印刷法により所定パターンに印刷塗布しておくことによって絶縁 基体 2の側面に所定形状に形成される。
[0027] そして、本発明では図 1Cに示すように、絶縁基体 2のコーナーの下面側に位置す る接続パッド 5Aに、コーナー方向の凹部 5aのみならず辺方向にも凹部 5bを形成し、 接続パッド 5Aに対応する絶縁基体 2のコーナー部 2Aに、コーナー方向の溝状の凹 部（キャスタレーシヨン） 6aのみならず辺方向にも溝状の凹部（キャスタレーシヨン） 6b を形成した。
[0028] 図 2A乃至図 2Cについて、上記絶縁基体 2上面の電子部品搭載部 4に半導体素 子 11を搭載すると共に、半導体素子 11の信号用、接地用の各電極を配線層 3にボ ンデイングワイヤー 12を介して接続し、しかる後、絶縁基体 2上面に蓋体 13で半導体 素子 11を気密に封止することによって製品の半導体装置としての電子部品 10が完 成する。
[0029] 上記半導体装置 10は、絶縁基体 2下面外周部の接続パッド 5を外部電気回路基 板 20の配線導体 21に半田 31を介して接合することによって外部電気回路基板 20 上に実装され、同時に半導体素子 11の信号用、接地用の各電極が外部電気回路 基板 20の配線導体 21に電気的に接続される。
[0030] 本発明では、絶縁基体 2のコーナーに位置する接続パッド 5Aにコーナー方向の凹 部 5aのみならず辺方向にも凹部 5bを形成すると共に、接続パッド 5Aに対応する絶 縁基体 2のコーナー部 2Aに、コーナー方向の凹部（キャスタレーシヨン） 6aのみなら ず辺方向にも凹部（キャスタレーシヨン） 6bを形成したので、半田実装時に溶融した 半田 31が辺方向のキャスタレーシヨン 6bにも吸い上げられ、凹部 6bにも図 5に示す ような半田フィレット 32が形成される。
[0031] その結果、コーナーの接続パッド 5Aと外部電気回路基板 20の配線導体 21との間 に十分な量の半田を介在させることができ、電子装置 10の配線基板 1を外部電気回 路基板 20に極めて強固に接合することができる。
[0032] そのため、図 6A及び図 6Bに示すように落下衝撃など機械的応力が電子装置 10と 外部電気回路基板 20に作用し、電子装置 10の絶縁基体 2と外部電気回路基板 20 との間に機械的な変形に起因する応力が発生した場合、その応力は主に応力の作 用方向にあるコーナーの接続パッド 5Aと外部電気回路基板 20とを接合する半田に 加わるが、その応力の作用方向の接続パッド 5Aに対しコーナー方向と辺方向のキヤ スタレーシヨン 6a、 6bと半田フィレット 32が形成されているので、これによつて接続パ ッド 5に接合する鉛フリー半田に機械的な破壊を生じるのが有効に防止され、電子装 置 10の外部電気回路基板 20に対する接続の信頼性を極めて高いものとなすことが できる。
[0033] なお、本発明は上述の実施例に限定されるものではなぐ本発明の要旨を逸脱しな い範囲であれば種々の変更は可能であり、例えば、上述の実施例では本発明の配 線基板を半導体素子を収容する半導体素子収納用パッケージに適用したが、混成 集積回路基板等の他の用途に適用してもよい。
[0034] また、絶縁基体材料についても、セラミックに限らずガラスエポキシやポリイミド等の 有機材料であっても構わなレ、。

Claims

請求の範囲
[1] 上面に電子部品搭載部を有し、下面の少なくとも外周部に接続パッドを有する絶縁 基体と、前記絶縁基体の側面に前記外周部の接続パッドから鉛直方向に形成され、 内壁面に導体が被着された溝状の凹部とを具備する配線基板において、 前記外周部の接続パッド 1個に対し複数個の前記溝状の凹部が形成されているこ とを特徴とする配線基板。
[2] 上面に半導体素子が収容される凹部を有し、下面の少なくとも外周部に接続パッド を有する絶縁基体と、前記絶縁基体の側面に前記外周部の接続パッドから鉛直方 向に形成され内壁面に導体が被着された溝状の凹部とを具備する半導体素子収納 用パッケージにおいて、
前記外周部の接続パッド 1個に対し複数個の前記溝状の凹部が形成されているこ とを特徴とする半導体素子収納用パッケージ。
[3] 上面に電子部品が収容される凹部を有し、下面の少なくとも外周部に接続パッドを 有する絶縁基体と、前記絶縁基体の側面に前記外周部の接続パッドから鉛直方向 に形成され内壁面に導体が被着された溝状の凹部とを具備する電子部品収納用パ ッケージにおいて、
前記外周部の接続パッド 1個に対し複数個の前記溝状の凹部が形成されているこ とを特徴とする電子部品収納用パッケージ。
[4] 請求項 1に記載の配線基板に、電子部品を搭載した機能モジュール。
[5] 請求項 2に記載の半導体素子収納用パッケージに、半導体素子を搭載した半導体 装置。
[6] 請求項 3に記載の電子部品収納用パッケージに、電子部品を搭載した電子装置。
PCT/JP2006/306854 2005-04-25 2006-03-31 電子部品搭載用基板及びそれを用いた電子装置 WO2006114986A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP06730802A EP1876642A1 (en) 2005-04-25 2006-03-31 Electronic component mounting board and electronic device using same
US11/919,292 US7808104B2 (en) 2005-04-25 2006-03-31 Substrate for mounting electronic component and electronic apparatus including the substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005125894A JP2006303335A (ja) 2005-04-25 2005-04-25 電子部品搭載用基板及びそれを用いた電子装置
JP2005-125894 2005-04-25

Publications (1)

Publication Number Publication Date
WO2006114986A1 true WO2006114986A1 (ja) 2006-11-02

Family

ID=37214614

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/306854 WO2006114986A1 (ja) 2005-04-25 2006-03-31 電子部品搭載用基板及びそれを用いた電子装置

Country Status (7)

Country Link
US (1) US7808104B2 (ja)
EP (1) EP1876642A1 (ja)
JP (1) JP2006303335A (ja)
KR (1) KR20080003827A (ja)
CN (1) CN101167181A (ja)
TW (1) TW200703588A (ja)
WO (1) WO2006114986A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046571A (ja) * 2013-08-02 2015-03-12 日本特殊陶業株式会社 配線基板およびその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009158892A (ja) * 2007-12-28 2009-07-16 Nec Corp 多層配線基板及びその製造方法
CN101668391B (zh) * 2008-09-02 2011-02-16 深圳市龙岗区横岗光台电子厂 电路板组件及其制造方法
JP2010238821A (ja) * 2009-03-30 2010-10-21 Sony Corp 多層配線基板、スタック構造センサパッケージおよびその製造方法
EP2447989B1 (en) * 2009-06-22 2016-05-04 Mitsubishi Electric Corporation Semiconductor package and semiconductor package mounting structure
CN201518316U (zh) * 2009-08-21 2010-06-30 华为终端有限公司 电子模块及其封装结构
JP2012513128A (ja) * 2010-04-30 2012-06-07 ウエイブニクス インク． 端子一体型金属ベースパッケージモジュールおよび金属ベースパッケージモジュールのための端子一体型パッケージ方法
JP5204271B2 (ja) * 2011-06-16 2013-06-05 株式会社東芝 内視鏡装置および基板
JP2014110370A (ja) * 2012-12-04 2014-06-12 Seiko Epson Corp ベース基板、実装構造体、モジュール、電子機器、および移動体
JP2014207145A (ja) * 2013-04-12 2014-10-30 タイコエレクトロニクスジャパン合同会社 平板状コネクタおよび隔壁実装構造
KR20150004118A (ko) * 2013-07-02 2015-01-12 삼성디스플레이 주식회사 표시 장치용 기판, 상기 표시 장치용 기판의 제조 방법, 및 상기 표시 장치용 기판을 포함하는 표시 장치
EP3136430B1 (en) * 2014-04-22 2021-06-16 Kyocera Corporation Wiring board, electronic device, and electronic module
JP6298163B2 (ja) * 2014-07-29 2018-03-20 京セラ株式会社 配線基板、電子装置および電子モジュール
JP6501606B2 (ja) * 2015-05-19 2019-04-17 ルネサスエレクトロニクス株式会社 半導体装置
JP6342591B2 (ja) * 2015-11-25 2018-06-13 京セラ株式会社 電子部品収納用パッケージ、電子装置および電子モジュール
JP6750862B2 (ja) * 2016-07-13 2020-09-02 キヤノン株式会社 撮像素子およびその実装基板
KR20180014903A (ko) * 2016-08-01 2018-02-12 삼성디스플레이 주식회사 전자 소자, 이의 실장 방법 및 이를 포함하는 표시 장치의 제조 방법
KR101967261B1 (ko) * 2018-05-28 2019-08-13 테라셈 주식회사 이미지 센서 패키지 및 이것의 제조 방법
JP7062569B2 (ja) * 2018-09-27 2022-05-06 京セラ株式会社 電子素子実装用基板、電子装置、および電子モジュール
CN110176442B (zh) * 2019-05-30 2021-03-02 苏州浪潮智能科技有限公司 一种防桥接的芯片引脚
JP2022048118A (ja) * 2020-09-14 2022-03-25 エスティーマイクロエレクトロニクス エス．アール．エル． 信頼性及び検査能力を改善したパッケージ化半導体装置及びその製造方法
CN113423173B (zh) * 2021-05-29 2023-09-29 华为技术有限公司 电子元件封装体、电子元件封装组件及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183103A (ja) * 1992-01-07 1993-07-23 Fujitsu Ltd 半導体装置及び半導体装置ユニット
JPH05259306A (ja) * 1992-03-12 1993-10-08 Fujitsu Ltd 半導体装置
JP2004047866A (ja) * 2002-07-15 2004-02-12 Renesas Technology Corp 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5931371A (en) * 1997-01-16 1999-08-03 Ford Motor Company Standoff controlled interconnection
US6229404B1 (en) * 1998-08-31 2001-05-08 Kyocera Corporation Crystal oscillator
JP3639505B2 (ja) * 2000-06-30 2005-04-20 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント配線基板及び半導体装置
CN2457740Y (zh) * 2001-01-09 2001-10-31 台湾沛晶股份有限公司 集成电路晶片的构装
JP2003068921A (ja) 2001-08-22 2003-03-07 Toyo Commun Equip Co Ltd 表面実装型電子部品
JP4356581B2 (ja) * 2004-10-12 2009-11-04 パナソニック株式会社 電子部品実装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05183103A (ja) * 1992-01-07 1993-07-23 Fujitsu Ltd 半導体装置及び半導体装置ユニット
JPH05259306A (ja) * 1992-03-12 1993-10-08 Fujitsu Ltd 半導体装置
JP2004047866A (ja) * 2002-07-15 2004-02-12 Renesas Technology Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015046571A (ja) * 2013-08-02 2015-03-12 日本特殊陶業株式会社 配線基板およびその製造方法

Also Published As

Publication number Publication date
JP2006303335A (ja) 2006-11-02
US7808104B2 (en) 2010-10-05
EP1876642A1 (en) 2008-01-09
KR20080003827A (ko) 2008-01-08
CN101167181A (zh) 2008-04-23
TW200703588A (en) 2007-01-16
US20090277675A1 (en) 2009-11-12

Similar Documents

Publication Publication Date Title
WO2006114986A1 (ja) 電子部品搭載用基板及びそれを用いた電子装置
JP2005236892A (ja) 圧電振動子収納用パッケージおよび圧電装置
JP2003007892A (ja) 配線基板
JP4028734B2 (ja) 圧電振動子収納用パッケージ及びこれを用いた圧電振動部品
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP4332037B2 (ja) 電子部品収納用パッケージおよび電子装置
JP3866128B2 (ja) 配線基板
JP3847216B2 (ja) 配線基板
JP3847219B2 (ja) 配線基板
JP3847220B2 (ja) 配線基板
JP3722737B2 (ja) 配線基板
JP3780503B2 (ja) 配線基板
JP3872399B2 (ja) 配線基板
JP3872400B2 (ja) 電子部品収納用パッケージ
JP2004140111A (ja) 配線基板
JP2004200416A (ja) 配線基板
JP5865783B2 (ja) 電子部品収納用容器および電子装置
JP3850338B2 (ja) 配線基板
JP4172790B2 (ja) 配線基板
JP2003303910A (ja) 配線基板
JP2004179179A (ja) 配線基板
JP2006128300A (ja) 配線基板
JP2004039811A (ja) 配線基板
JP2004179175A (ja) 配線基板
JP2003037208A (ja) 配線基板

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680014043.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006730802

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020077024408

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 11919292

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

NENP Non-entry into the national phase

Ref country code: RU

WWP Wipo information: published in national office

Ref document number: 2006730802

Country of ref document: EP