JP5381401B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5381401B2 JP5381401B2 JP2009153781A JP2009153781A JP5381401B2 JP 5381401 B2 JP5381401 B2 JP 5381401B2 JP 2009153781 A JP2009153781 A JP 2009153781A JP 2009153781 A JP2009153781 A JP 2009153781A JP 5381401 B2 JP5381401 B2 JP 5381401B2
- Authority
- JP
- Japan
- Prior art keywords
- block body
- solder
- metal plate
- face
- heat radiating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
第1接合面(12)のうち最も第1金属板(10)の側面(13)側に位置するはんだ(60)の端部を最外周部(61)とし、最外周部(61)が第1接合面(12)のうちブロック体(20)の側面(23)と第1金属板(10)の側面(13)との間に位置するように、第1金属板(10)の第1接合面(12)に溶融したはんだ(60)を濡れ広がらせる工程と、
最外周部(61)が第1接合面(12)のうちブロック体(20)の側面(23)と第1金属板(10)の側面(13)との間に位置するように、ブロック体(20)の一端面(21)を第1金属板(10)の第1接合面(12)に対向させる工程と、
ブロック体(20)の一端面(21)を第1金属板(10)側に移動させて溶融したはんだ(60)に押し付けると共に、溶融したはんだ(60)のうち押し付けたことによる余剰分をブロック体(20)の側面(23)と最外周部(61)との間に移動させることにより、ブロック体(20)の側面(23)と最外周部(61)との間に位置する溶融したはんだ(60)をブロック体(20)の一端面(21)よりも他端面(22)側に盛り上がらせた状態で固める工程と、を含んでいることを特徴とする。
以下、本発明の第1実施形態について図を参照して説明する。本実施形態で示される半導体装置は、例えばハイブリッド車のインバータ制御等に用いられるものである。
本実施形態では、第1実施形態と異なる部分についてのみ説明する。図5は、本実施形態に係る半導体装置1の製造工程を示した図であり、図1のA部に相当する断面図である。
上記各実施形態では、図3に示されるように、第1接合面12に例えば溶融したはんだ60を四角形状に濡れ広がらせていたが、これは一例であり、他の形状に濡れ広がらせても良い。図6に、はんだ60の濡れ広がりの形状の例を示す。
11 第1放熱面
12 第1接合面
13 第1金属板の側面
20 ブロック体
21 ブロック体の一端面
22 ブロック体の他端面
23 ブロック体の側面
30 半導体素子
40 第2金属板
41 第2放熱面
50 モールド樹脂
60 はんだ
61 最外周部
70 重り部材
Claims (10)
- 第1放熱面(11)と、この第1放熱面(11)の反対側の第1接合面(12)と、前記第1放熱面(11)および前記第1接合面(12)に垂直な側面(13)と、を有する第1金属板(10)と、
一端面(21)と、この一端面(21)の反対側の他端面(22)と、前記一端面(21)および前記他端面(22)に垂直な側面(23)と、を有する金属製のブロック体(20)と、
前記第1金属板(10)の第1接合面(12)と前記ブロック体(20)の一端面(21)とを電気的および熱的に接続したはんだ(60)と、
前記ブロック体(20)の他端面(22)に電気的および熱的に接続された半導体素子(30)と、
第2放熱面(41)を有し、前記第2放熱面(41)とは反対側が前記半導体素子(30)に電気的および熱的に接続された第2金属板(40)と、
前記第1放熱面(11)および前記第2放熱面(41)が露出するように、前記第1金属板(10)、前記はんだ(60)、前記ブロック体(20)、前記半導体素子(30)、および前記第2金属板(40)を封止したモールド樹脂(50)と、を備えた半導体装置の製造方法であって、
前記第1金属板(10)および前記ブロック体(20)を用意する工程と、
前記第1接合面(12)のうち最も前記第1金属板(10)の側面(13)側に位置する前記はんだ(60)の端部を最外周部(61)とし、前記最外周部(61)が前記第1接合面(12)のうち前記ブロック体(20)の側面(23)と前記第1金属板(10)の側面(13)との間に位置するように、前記第1金属板(10)の第1接合面(12)に溶融した前記はんだ(60)を濡れ広がらせる工程と、
前記最外周部(61)が前記第1接合面(12)のうち前記ブロック体(20)の側面(23)と前記第1金属板(10)の側面(13)との間に位置するように、前記ブロック体(20)の一端面(21)を前記第1金属板(10)の第1接合面(12)に対向させる工程と、
前記ブロック体(20)の一端面(21)を前記第1金属板(10)側に移動させて溶融した前記はんだ(60)に押し付けると共に、溶融した前記はんだ(60)のうち前記押し付けたことによる余剰分を前記ブロック体(20)の側面(23)と前記最外周部(61)との間に移動させることにより、前記ブロック体(20)の側面(23)と前記最外周部(61)との間に位置する溶融した前記はんだ(60)を前記ブロック体(20)の一端面(21)よりも他端面(22)側に盛り上がらせた状態で固める工程と、を含んでいることを特徴とする半導体装置の製造方法。 - 前記はんだ(60)を濡れ広がらせる工程では、溶融した前記はんだ(60)に重り部材(70)を押し付けることにより溶融した前記はんだ(60)を濡れ広がらせることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記ブロック体(20)を用意する工程では、前記ブロック体(20)として、当該ブロック体(20)のうち前記一端面(21)に予め溶融したはんだ(60)を濡れ広がらせたものを用意し、
前記固める工程では、前記予め溶融したはんだ(60)を濡れ広がらせておいた前記ブロック体(20)の一端面(21)を前記第1金属板(10)側に移動させて、前記第1金属板(10)に濡れ広がらせておいた溶融した前記はんだ(60)に押し付けることを特徴とする請求項1または2に記載の半導体装置の製造方法。 - 前記ブロック体(20)を用意する工程では、前記ブロック体(20)として、前記ブロック体(20)の側面(23)に絶縁コーティング処理を施したものを用意することを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置の製造方法。
- 前記ブロック体(20)を用意する工程では、前記ブロック体(20)として、前記ブロック体(20)の側面(23)に酸化処理を施したものを用意することを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置の製造方法。
- 前記ブロック体(20)を用意する工程では、前記ブロック体(20)として、前記ブロック体(20)の側面(23)にレーザ照射処理を施したものを用意することを特徴とする請求項1ないし3のいずれか1つに記載の半導体装置の製造方法。
- 第1放熱面(11)と、この第1放熱面(11)の反対側の第1接合面(12)と、前記第1放熱面(11)および前記第1接合面(12)に垂直な側面(13)と、を有する第1金属板(10)と、
一端面(21)と、この一端面(21)の反対側の他端面(22)と、前記一端面(21)および前記他端面(22)に垂直な側面(23)と、を有する金属製のブロック体(20)と、
前記第1金属板(10)の第1接合面(12)と前記ブロック体(20)の一端面(21)とを電気的および熱的に接続したはんだ(60)と、
前記ブロック体(20)の他端面(22)に電気的および熱的に接続された半導体素子(30)と、
第2放熱面(41)を有し、前記第2放熱面(41)とは反対側が前記半導体素子(30)に電気的および熱的に接続された第2金属板(40)と、
前記第1放熱面(11)および前記第2放熱面(41)が露出するように、前記第1金属板(10)、前記はんだ(60)、前記ブロック体(20)、前記半導体素子(30)、および前記第2金属板(40)を封止したモールド樹脂(50)と、を備えた半導体装置であって、
前記第1接合面(12)のうち最も前記第1金属板(10)の側面(13)側に位置する前記はんだ(60)の端部を最外周部(61)とすると、
前記第1接合面(12)のうち前記ブロック体(20)の側面(23)と前記最外周部(61)との間のはんだ濡れ性は、前記ブロック体(20)の側面(23)のはんだ濡れ性よりも高くなっており、
前記ブロック体(20)の側面(23)と前記最外周部(61)との間に位置する前記はんだ(60)は、前記ブロック体(20)の一端面(21)よりも他端面(22)側に盛り上がった状態で固まっていることを特徴とする半導体装置。 - 前記ブロック体(20)の側面(23)には絶縁コーティング処理が施されていることを特徴とする請求項7に記載の半導体装置。
- 前記ブロック体(20)の側面(23)には酸化処理が施されていることを特徴とする請求項7に記載の半導体装置。
- 前記ブロック体(20)の側面(23)には、レーザ照射処理が施されていることを特徴とする請求項7に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009153781A JP5381401B2 (ja) | 2009-06-29 | 2009-06-29 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009153781A JP5381401B2 (ja) | 2009-06-29 | 2009-06-29 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011009632A JP2011009632A (ja) | 2011-01-13 |
JP5381401B2 true JP5381401B2 (ja) | 2014-01-08 |
Family
ID=43565915
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009153781A Expired - Fee Related JP5381401B2 (ja) | 2009-06-29 | 2009-06-29 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5381401B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5895549B2 (ja) * | 2012-01-19 | 2016-03-30 | 株式会社デンソー | 半導体装置及びその製造方法 |
JP2020198388A (ja) * | 2019-06-04 | 2020-12-10 | 株式会社デンソー | 半導体装置およびその製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5999730A (ja) * | 1982-11-29 | 1984-06-08 | Toshiba Corp | 半導体装置の製造方法 |
JP2003110064A (ja) * | 2001-07-26 | 2003-04-11 | Denso Corp | 半導体装置 |
JP2003152145A (ja) * | 2001-08-31 | 2003-05-23 | Sumitomo Electric Ind Ltd | 半導体放熱用基板とその製造方法及びパッケージ |
JP2005150419A (ja) * | 2003-11-17 | 2005-06-09 | Nippon Soken Inc | 半導体装置 |
JP5273922B2 (ja) * | 2006-12-28 | 2013-08-28 | 株式会社アライドマテリアル | 放熱部材および半導体装置 |
-
2009
- 2009-06-29 JP JP2009153781A patent/JP5381401B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011009632A (ja) | 2011-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4438489B2 (ja) | 半導体装置 | |
CN109075147B (zh) | 电子装置及其制造方法 | |
CN108886027B (zh) | 电子装置 | |
US20150014865A1 (en) | Connection arrangement of an electric and/or electronic component | |
JP6468085B2 (ja) | 基板、および、その製造方法 | |
CN112166506B (zh) | 半导体装置 | |
JP4893303B2 (ja) | 半導体装置 | |
JP6076675B2 (ja) | 半導体装置 | |
JP4254527B2 (ja) | 半導体装置 | |
CN108604579B (zh) | 电子装置及其制造方法 | |
WO2017154289A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6450006B2 (ja) | 半導体装置およびその製造方法 | |
JP2008028286A (ja) | 半導体装置の製造方法 | |
WO2013039099A1 (ja) | 半導体装置の製造方法およびその製造方法を用いて製造した半導体装置 | |
JP2015144216A (ja) | 半導体装置及びその製造方法 | |
JP5381401B2 (ja) | 半導体装置およびその製造方法 | |
JP2014090103A (ja) | モールドパッケージおよびその製造方法 | |
JP2015095561A (ja) | 半導体装置及びその製造方法 | |
JP6255118B2 (ja) | 半導体装置 | |
JP7117960B2 (ja) | パワーモジュール用基板およびパワーモジュール | |
JP2018101664A (ja) | 半導体装置の製造方法 | |
JP2016181607A (ja) | 半導体装置及びその製造方法 | |
JP5056105B2 (ja) | 半導体装置およびその製造方法 | |
JP2018190942A (ja) | リードフレーム及びその製造方法 | |
EP2650074A1 (en) | Bonded body, power semiconductor device and method for manufacturing bonded body and power semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130516 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130903 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130916 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5381401 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |