JP4198068B2 - デジタル周波数変換のための方法および装置 - Google Patents
デジタル周波数変換のための方法および装置 Download PDFInfo
- Publication number
- JP4198068B2 JP4198068B2 JP2003579365A JP2003579365A JP4198068B2 JP 4198068 B2 JP4198068 B2 JP 4198068B2 JP 2003579365 A JP2003579365 A JP 2003579365A JP 2003579365 A JP2003579365 A JP 2003579365A JP 4198068 B2 JP4198068 B2 JP 4198068B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time shift
- output
- pulse
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 31
- 238000006243 chemical reaction Methods 0.000 title claims description 23
- 230000003111 delayed effect Effects 0.000 claims description 5
- 238000004458 analytical method Methods 0.000 claims description 2
- 230000000630 rising effect Effects 0.000 description 27
- 230000001360 synchronised effect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 101000885321 Homo sapiens Serine/threonine-protein kinase DCLK1 Proteins 0.000 description 9
- 102100039758 Serine/threonine-protein kinase DCLK1 Human genes 0.000 description 9
- 230000010363 phase shift Effects 0.000 description 9
- 230000008569 process Effects 0.000 description 6
- 238000007429 general method Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000000737 periodic effect Effects 0.000 description 3
- 229920000729 poly(L-lysine) polymer Polymers 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 125000003580 L-valyl group Chemical group [H]N([H])[C@]([H])(C(=O)[*])C(C([H])([H])[H])(C([H])([H])[H])[H] 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000003750 conditioning effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005055 memory storage Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
Description
Claims (13)
- デジタル周波数変換のための装置であって、
複数のタイムシフト信号を生成するために必要とされるパラメータとして、タイムシフトの量と遅延信号の数とを含む第1のセットに基づく複数のタイムシフト基準信号を出力するように構成されたタイムシフト発生部と、
前記タイムシフト発生部に結合されており、前記複数のタイムシフト基準信号を受領して複数のタイムシフトパルスを出力するように構成されたパルス発生部と、
第一の周波数を有するソース信号を受領して位相情報を出力するように構成された位相解析部と、
前記位相解析部および前記パルス発生部に結合されており、前記複数のタイムシフトパルスおよび前記位相情報に基づいてセット信号およびリセット信号を出力するように構成されたパルス選択部と、
パルス選択部に結合されており、前記セット信号および前記リセット信号に基づいて第二の周波数を有するデジタル出力信号を生成するように構成された出力モジュールと
を備える装置。 - 前記パルス選択部が、
前記ソース信号に対応する周波数設定値と第1の値とに基づいて、第2の値を計算するように構成された計算部と、
該第2の値と前記位相情報とに基づいて、パルス選択値を提供する乗算部と、
該パルス選択値に基づいて、前記セット信号又は前記リセット信号に対応する前記タイムシフトパルスを提供するように構成されたパルス選択モジュールと
を更に備える、請求項1記載の装置。 - 前記タイムシフト発生部が、遅延線を含む請求項1記載の装置。
- 前記出力モジュールが、セット/リセットラッチを含む請求項1記載の装置。
- 周波数変換デバイスにおける周波数を変換する方法であって、
複数の周波数設定パラメータを決定する第1のステップ、
タイムシフトの量と遅延信号の数とを含み、複数のタイムシフト信号を生成するために必要とされる前記複数の周波数設定パラメータに基づいて複数のタイムシフト信号を生成する第2のステップ、
第一の基準信号に基づいて出力信号をセットするために適切なタイムシフト信号を選択する第3のステップ、
前記第一の基準信号に基づいて前記出力信号をリセットするために適切なタイムシフト信号を選択する第4のステップ、および
選択された前記タイムシフトセット信号および前記選択されたタイムシフトリセット信号に対応する前記出力信号を生成する第5のステップ
を備えた方法。 - 請求項5記載の方法であって、前記タイムシフト信号を生成する前記第2のステップが、更に、
第二の基準信号から導かれる複数のタイムシフト信号を生成する第6のステップを含む方法。 - 請求項6記載の方法であって、
前記第4のステップにおける適切なタイムシフト信号の選択は、複数の前記タイムシフトパルスから選択することであり、
更に、複数のタイムシフト信号から導かれる複数のタイムシフトパルスを生成する第7のステップを備える方法。 - 請求項5記載の方法であって、前記出力信号をセットするために適切なタイムシフト信号の選択を行なう第3のステップが、更に、
前記第一の基準信号の新しい期間の開始を決定する第8のステップ、
期間の開始時点のみで出力をセットするために、適切な前記タイムシフト信号を選択する第9のステップ
を備えた方法。 - 請求項5記載の方法であって、前記出力信号をリセットするために適切なタイムシフト信号の選択を行なう第4のステップが、更に、
前記第一の基準信号の期間の中央を決定する第10のステップ、
期間の中央の時点のみで出力をリセットするために、適切な前記タイムシフト信号を選択する第11のステップ
を備える方法。 - 請求項5記載の方法であって、前記複数の周波数設定パラメータの決定を行なう第1のステップが、更に、
前記第3のステップおよび第4のステップの両方におけるタイムシフト信号の選択において用いられる第1の定数であって、前記第一の基準信号に対応する周波数設定値と前記遅延信号の数との両方に基づく第1の定数を演算するステップを備えた方法。 - デジタル周波数変換を行なうシステムであって、
複数の周波数設定パラメータを決定するように構成された第1のプロセッサと、
タイムシフトの量と遅延信号の数とを含み、複数のタイムシフト信号を生成するために必要とされる前記複数の周波数設定パラメータに基づいて複数のタイムシフト信号を生成するように構成された第2のプロセッサと、
第一の基準信号に基づいて出力信号をセットするために適切なタイムシフト信号を選択するように構成された第3のプロセッサと、
前記第一の基準信号に基づいて前記出力信号をリセットするために適切なタイムシフト信号を選択するように構成された第4のプロセッサと、
セットおよびリセット信号に対応する出力信号を生成するように構成された入出力デバイスと
を備えるシステム。 - 請求項11記載のシステムであって、複数のタイムシフト信号を生成する第2のプロセッサが、更に、
第二の基準信号から導かれる複数のタイムシフト信号を生成するように構成されたシステム。 - 請求項12記載のシステムであって、更に、
複数の前記タイムシフト信号から導かれる複数のタイムシフトパルスを生成するように構成されており、出力信号をセットおよびリセットするために選択された信号が複数のタイムシフトパルスから選択されるシステム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/101,305 US7072920B2 (en) | 2002-03-18 | 2002-03-18 | Method and apparatus for digital frequency conversion |
PCT/US2003/008067 WO2003081775A1 (en) | 2002-03-18 | 2003-03-12 | Method and apparatus for digital frequency conversion |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005521321A JP2005521321A (ja) | 2005-07-14 |
JP4198068B2 true JP4198068B2 (ja) | 2008-12-17 |
Family
ID=28039987
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003579365A Expired - Fee Related JP4198068B2 (ja) | 2002-03-18 | 2003-03-12 | デジタル周波数変換のための方法および装置 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7072920B2 (ja) |
EP (1) | EP1485999A1 (ja) |
JP (1) | JP4198068B2 (ja) |
CN (1) | CN1311629C (ja) |
AU (1) | AU2003223282A1 (ja) |
SG (1) | SG141271A1 (ja) |
WO (1) | WO2003081775A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7124153B2 (en) * | 2002-03-18 | 2006-10-17 | Genesis Microchip Inc. | Frequency converter and methods of use thereof |
US7466753B2 (en) * | 2004-12-01 | 2008-12-16 | Microchip Technology Incorporated | Microcontroller having a digital to frequency converter and/or a pulse frequency modulator |
DE102004063199B4 (de) * | 2004-12-23 | 2010-11-25 | Atmel Automotive Gmbh | Pulsgenerator und Verfahren zur Erzeugung einer Pulsfolge |
US7409416B2 (en) * | 2006-05-30 | 2008-08-05 | Motorola, Inc. | Digital-to-time converter using cycle selection windowing |
US8352526B1 (en) * | 2006-06-16 | 2013-01-08 | Xilinx, Inc. | Direct digital synthesis with reduced jitter |
CN102749957B (zh) * | 2012-06-20 | 2015-04-15 | 中国科学院空间科学与应用研究中心 | 一种用于星载设备的线性调频信号产生装置 |
US10778201B1 (en) * | 2019-05-03 | 2020-09-15 | Rohde & Schwarz Gmbh & Co. Kg | System and method of creating periodic pulse sequences with defined absolute phase |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3414720A (en) * | 1964-04-27 | 1968-12-03 | Lab For Electronics Inc | Pulse rate multiplier |
US5828050A (en) | 1990-08-03 | 1998-10-27 | Symbol Technologies, Inc. | Light emitting laser diode scanner |
US5179294A (en) | 1991-06-24 | 1993-01-12 | International Business Machines Corporation | Process independent digital clock signal shaping network |
US5382913A (en) | 1993-03-29 | 1995-01-17 | Motorola, Inc. | Method and apparatus for generating two phase-coherent signals with arbitrary frequency ratio |
US5422835A (en) | 1993-07-28 | 1995-06-06 | International Business Machines Corporation | Digital clock signal multiplier circuit |
US5828250A (en) | 1994-09-06 | 1998-10-27 | Intel Corporation | Differential delay line clock generator with feedback phase control |
JP3141760B2 (ja) | 1995-12-06 | 2001-03-05 | ヤマハ株式会社 | デジタルpll回路 |
US5933035A (en) | 1996-12-31 | 1999-08-03 | Cirrus Logic, Inc. | Digital clock frequency multiplication circuit and method |
US5796392A (en) | 1997-02-24 | 1998-08-18 | Paradise Electronics, Inc. | Method and apparatus for clock recovery in a digital display unit |
JPH10256883A (ja) | 1997-03-06 | 1998-09-25 | Nec Ic Microcomput Syst Ltd | デジタル逓倍回路 |
US6232952B1 (en) | 1998-09-30 | 2001-05-15 | Genesis Microchip Corp. | Method and apparatus for comparing frequently the phase of a target clock signal with the phase of a reference clock signal enabling quick synchronization |
DE59903976D1 (de) | 1999-07-27 | 2003-02-13 | Imip Llc Wilmington | Fotoelektrische Abtastvorrichtung für ein fotografisches Kopiergerät |
TW425766B (en) * | 1999-10-13 | 2001-03-11 | Via Tech Inc | Non-integer frequency division device |
US7124153B2 (en) | 2002-03-18 | 2006-10-17 | Genesis Microchip Inc. | Frequency converter and methods of use thereof |
-
2002
- 2002-03-18 US US10/101,305 patent/US7072920B2/en not_active Expired - Lifetime
-
2003
- 2003-03-12 SG SG200606396-0A patent/SG141271A1/en unknown
- 2003-03-12 JP JP2003579365A patent/JP4198068B2/ja not_active Expired - Fee Related
- 2003-03-12 WO PCT/US2003/008067 patent/WO2003081775A1/en active Application Filing
- 2003-03-12 EP EP03719395A patent/EP1485999A1/en not_active Withdrawn
- 2003-03-12 AU AU2003223282A patent/AU2003223282A1/en not_active Abandoned
- 2003-03-12 CN CNB038108011A patent/CN1311629C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN1653690A (zh) | 2005-08-10 |
WO2003081775A1 (en) | 2003-10-02 |
EP1485999A1 (en) | 2004-12-15 |
CN1311629C (zh) | 2007-04-18 |
AU2003223282A1 (en) | 2003-10-08 |
SG141271A1 (en) | 2008-04-28 |
JP2005521321A (ja) | 2005-07-14 |
US20030173945A1 (en) | 2003-09-18 |
US7072920B2 (en) | 2006-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9735787B2 (en) | Frequency synthesizer with dynamic phase and pulse-width control | |
US7937424B2 (en) | Frequency converter and methods of use thereof | |
JP5073749B2 (ja) | 数値制御型オシレータ(nco)出力クロック位相平滑化 | |
US6396313B1 (en) | Noise-shaped digital frequency synthesis | |
EP1360791A1 (en) | Direct digital synthesizer based on delay line with sorted taps | |
US5627500A (en) | Phase modulator having individually placed edges | |
JP4198068B2 (ja) | デジタル周波数変換のための方法および装置 | |
US7180339B2 (en) | Synthesizer and method for generating an output signal that has a desired period | |
US6788127B2 (en) | Circuit for variably delaying data | |
US10404244B2 (en) | Adjustments of output clocks | |
JP3779863B2 (ja) | 位相シフト発振回路 | |
KR20050016309A (ko) | 디지털 주파수 전환을 위한 방법 및 장치 | |
US8713083B2 (en) | Digital fine delay processing | |
KR20030017512A (ko) | 디지털 클럭 발생기 | |
JP4972907B2 (ja) | ドットクロック再生回路 | |
JP2011055118A (ja) | スペクトラム拡散クロック生成装置 | |
JP2017169189A (ja) | スペクトラム拡散クロック発生回路 | |
US20060145733A1 (en) | Bandlimited digital synthesis of analog waveforms | |
KR19990074255A (ko) | 타이밍 위반 방지 기능을 갖는 데이타 주파수 변환장치 및 방법 | |
JP2000341555A (ja) | 映像信号のサンプリングクロックのディレイ量調整システム、ディレイ量調整方法および記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050802 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050802 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060306 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080310 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080317 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080930 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |