JP4195004B2 - パケット処理アーキテクチャ - Google Patents
パケット処理アーキテクチャ Download PDFInfo
- Publication number
- JP4195004B2 JP4195004B2 JP2004524959A JP2004524959A JP4195004B2 JP 4195004 B2 JP4195004 B2 JP 4195004B2 JP 2004524959 A JP2004524959 A JP 2004524959A JP 2004524959 A JP2004524959 A JP 2004524959A JP 4195004 B2 JP4195004 B2 JP 4195004B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- block
- data processing
- signal
- blocks
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
- H04L1/0023—Systems modifying transmission characteristics according to link quality, e.g. power backoff characterised by the signalling
- H04L1/0025—Transmission of mode-switching indication
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/40—Network security protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5603—Access techniques
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/35—Switches specially adapted for specific applications
- H04L49/351—Switches specially adapted for specific applications for local area network [LAN], e.g. Ethernet switches
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/12—Protocol engines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/18—Multiprotocol handlers, e.g. single devices capable of handling multiple protocols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
- H04L69/22—Parsing or analysis of headers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Quality & Reliability (AREA)
- Power Engineering (AREA)
- Communication Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Description
[発明の背景]
データネットワーキング環境におけるデータパケットの処理回路は、一般に、所望の方法によりデータパケットを処理するのに必要とされる具体的計算を実行する複数のデータ処理ブロックから構成される。これらデータ処理ブロックはしばしばシーケンスの形式で接続され、そこでは、入力データパケットが処理され、処理されたデータパケットがデータ処理ブロックシーケンスを介して伝搬されるよう以降の各データ処理ブロックにわたされる。
[発明の概要]
本発明は、パケット信号処理アーキテクチャを提供することにより上記問題点を解決し、本システムにおけるデータ処理ブロックは、データパケット境界を認識し、該データパケット境界においてのみ設定データの変更が可能である。本発明は、各種データネットワーキング規格に従ってデータパケットを処理するよう設定変更可能なデータ処理システムにおける使用に特に適している。
[詳細な説明]
図1において、本発明によるデータ処理アーキテクチャを利用するシステムが示される。
Claims (14)
- 複数のデータブロックから構成されるデータパケットを処理するシステムであって、
コントローラと、
系列により接続され、各自が内部における前記データブロックの処理の制御に利用される設定パラメータを前記コントローラから受信するため前記コントローラに接続される複数のデータ処理ブロックと、
から構成され、
各データ処理ブロックは、あるデータパケットに関する第1出力データブロックと共に第1データ信号を前記系列による以降のデータ処理ブロックに送信し、
前記第1データ信号は、前記出力データブロックと共に前記データ処理ブロックの系列を介し伝搬され、
各データ処理ブロックは、前記系列による以前のデータ処理ブロックからの前記第1データ信号の受信に応答して、前記設定パラメータがデータパケット境界においてのみ変更されるよう新たな設定パラメータに変更する、
ことを特徴とするシステム。 - 請求項1記載のシステムであって、
各データ処理ブロックは、該データ処理ブロックがデータブロックの受信準備ができていることを示すRTR(Ready To Receive)信号と、該データ処理ブロックが前記データブロックの送信準備ができていることを示すRTS(Ready To Send)信号とを用いたハンドシェイキングプロトコルを利用して、入力データブロックの受信及び出力データブロックの供給を行い、
前記RTR信号と前記RTS信号の両方がデータ処理ブロックのペア間で設定されるときのみ、データブロックは前記データ処理ブロックのペア間で転送される、
ことを特徴とするシステム。 - 請求項1記載のシステムであって、
前記コントローラは、前記系列による第1データ処理ブロックに、データパケット内のデータブロック数を表す第1信号を供給することを特徴とするシステム。 - 請求項3記載のシステムであって、
前記第1データ処理ブロックは、前記第1信号に応答して、以降のデータパケットにおける第1データブロックを特定することを特徴とするシステム。 - 請求項4記載のシステムであって、
前記第1データ処理ブロックは、前記データパケットにおける最終データブロックの処理に応答して、前記データパケットが前記第1データ処理ブロックにより完全に処理が完了され、新たなデータパケットが前記第1データ処理ブロックにロード可能であることを示す第2信号を前記コントローラに供給することを特徴とするシステム。 - 請求項5記載のシステムであって、
前記系列により最終データ処理ブロックは、以前のデータ処理ブロックからの前記第1データ信号の受信に応答して、前記データパケットの第1データブロックが前記系列による前記データ処理ブロックのすべてにより処理が完了され、前記コントローラが前記データ処理ブロックにおいて前記設定パラメータの更新が可能であることを示す第3信号を前記コントローラに供給することを特徴とするシステム。 - 請求項6記載のシステムであって、
前記コントローラは、前記第2及び第3信号の存在に応答して、前記データパケットの処理が開始可能であることを示す第4信号を前記第1データ処理ブロックに供給することを特徴とするシステム。 - 請求項1記載のシステムであって、
前記データ処理ブロックの1つは、前記第1データ信号と入力データブロックを受け取り、前記入力データブロックを処理し、複数の出力データブロックを供給し、前記複数の出力データブロックの第1出力データブロックだけと共に前記第1データ信号を以降のデータ処理ブロックに供給することを特徴とするシステム。 - 各自がコントローラからの設定パラメータの受信のため前記コントローラに接続される系列により接続される複数のデータ処理ブロックを有するシステムにおけるデータパケットを処理する方法であって、
各データ処理ブロックにおいてあるデータパケットに関する第1データブロックを特定するステップと、
前記特定するステップに応答して、前記コントローラから新たな設定パラメータを読み出すステップと、
前記コントローラから読み出された設定パラメータを利用して、データ処理を実行するステップと、
前記設定パラメータがデータパケット境界で前記データ処理ブロックにおいて変更されるように、前記データパケットに関する第1出力データブロックと共に第1データ信号を送信するステップと、
から構成されることを特徴とする方法。 - 請求項9記載の方法であって、さらに、
前記複数のデータ処理ブロックのそれぞれの間におけるRTS信号ラインとRTR信号ラインを提供し、前記RTS信号とRTR信号があるときのみ、前記データ処理ブロック間にデータブロックを送信するステップを有することを特徴とする方法。 - 請求項9記載の方法であって、さらに、
前記コントローラによって、データパケット内のデータブロック数を表す第1信号を前記系列による第1データ処理ブロックに提供するステップを有し、
前記第1データ処理ブロックは、前記第1信号に応答して、以降のデータパケットにおける第1データブロックを特定する、
ことを特徴とする方法。 - 請求項11記載の方法であって、さらに、
前記系列による第1データ処理ブロックによって、前記データパケットにおける最終データブロックの処理に応答して、前記データパケットが前記第1データ処理ブロックにより完全に処理が完了され、新たなデータパケットが前記第1データ処理ブロックにロード可能であることを示す第2信号を前記コントローラに供給するステップを有することを特徴とする方法。 - 請求項12記載の方法であって、さらに、
前記系列による最終データ処理ブロックによって、該最終データ処理ブロックによる前記第1データ信号の受信に応答して、前記データパケットの第1データブロックが前記系列によるデータ処理ブロックのすべてにより処理が完了していることを示す第3信号を、該第3信号の受信に応答して前記設定パラメータを更新するコントローラに供給するステップを有することを特徴とする方法。 - 請求項13記載の方法であって、さらに、
前記コントローラによって、前記第2及び第3信号の受信に応答して、前記第1データ処理ブロックが次のデータパケットの処理を開始可能であることを示す第4信号を前記第1データ処理ブロックに供給するステップを有することを特徴とする方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US39986802P | 2002-07-31 | 2002-07-31 | |
PCT/US2003/023554 WO2004012405A2 (en) | 2002-07-31 | 2003-07-25 | Packet processing architecture |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005535189A JP2005535189A (ja) | 2005-11-17 |
JP4195004B2 true JP4195004B2 (ja) | 2008-12-10 |
Family
ID=31188633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004524959A Expired - Fee Related JP4195004B2 (ja) | 2002-07-31 | 2003-07-25 | パケット処理アーキテクチャ |
Country Status (9)
Country | Link |
---|---|
US (1) | US7401134B2 (ja) |
EP (1) | EP1525722B1 (ja) |
JP (1) | JP4195004B2 (ja) |
KR (1) | KR100966925B1 (ja) |
CN (1) | CN100417128C (ja) |
AU (1) | AU2003256938A1 (ja) |
DE (1) | DE60324149D1 (ja) |
MX (1) | MXPA05001183A (ja) |
WO (1) | WO2004012405A2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4296421B2 (ja) | 2004-06-09 | 2009-07-15 | ソニー株式会社 | 信号処理装置 |
JP4622611B2 (ja) | 2005-03-24 | 2011-02-02 | ソニー株式会社 | 信号処理装置 |
JP4861030B2 (ja) * | 2006-03-24 | 2012-01-25 | 株式会社東芝 | 半導体装置 |
EP2159993A4 (en) * | 2007-06-19 | 2013-07-24 | Fujitsu Ltd | PACKET PROCESSOR, FRAME CONTROL METHOD, AND COMMUNICATION DEVICE |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6085248A (en) * | 1997-02-11 | 2000-07-04 | Xaqtu Corporation | Media access control transmitter and parallel network management system |
US6160793A (en) * | 1998-10-13 | 2000-12-12 | Nokia Telecommunications, Oy | ECN-based approach for congestion management in hybrid IP-ATM networks |
US6356950B1 (en) * | 1999-01-11 | 2002-03-12 | Novilit, Inc. | Method for encoding and decoding data according to a protocol specification |
JP3539287B2 (ja) * | 1999-07-15 | 2004-07-07 | セイコーエプソン株式会社 | データ転送制御装置及び電子機器 |
ATE429677T1 (de) * | 2000-02-16 | 2009-05-15 | Broadcom Corp | Bluetooth-basisbandlösung mit reduzierten prozessoranforderungen und integrierter host- steuerung |
JP2002057698A (ja) * | 2000-08-09 | 2002-02-22 | Fujitsu Ltd | パケットデータ処理装置 |
US7292530B2 (en) * | 2000-12-29 | 2007-11-06 | Intel Corporation | Method and apparatus to manage packet fragmentation |
WO2002093828A2 (en) * | 2001-05-17 | 2002-11-21 | Solidum Systems Corporation | Distributed packet processing system with internal load distribution |
-
2003
- 2003-07-25 WO PCT/US2003/023554 patent/WO2004012405A2/en active Application Filing
- 2003-07-25 US US10/523,181 patent/US7401134B2/en not_active Expired - Fee Related
- 2003-07-25 JP JP2004524959A patent/JP4195004B2/ja not_active Expired - Fee Related
- 2003-07-25 CN CNB038183501A patent/CN100417128C/zh not_active Expired - Fee Related
- 2003-07-25 KR KR1020057001653A patent/KR100966925B1/ko not_active IP Right Cessation
- 2003-07-25 EP EP03771982A patent/EP1525722B1/en not_active Expired - Fee Related
- 2003-07-25 AU AU2003256938A patent/AU2003256938A1/en not_active Abandoned
- 2003-07-25 DE DE60324149T patent/DE60324149D1/de not_active Expired - Lifetime
- 2003-07-25 MX MXPA05001183A patent/MXPA05001183A/es unknown
Also Published As
Publication number | Publication date |
---|---|
WO2004012405A2 (en) | 2004-02-05 |
CN1672374A (zh) | 2005-09-21 |
MXPA05001183A (es) | 2005-05-16 |
CN100417128C (zh) | 2008-09-03 |
EP1525722A2 (en) | 2005-04-27 |
AU2003256938A1 (en) | 2004-02-16 |
WO2004012405A3 (en) | 2004-04-22 |
JP2005535189A (ja) | 2005-11-17 |
EP1525722B1 (en) | 2008-10-15 |
US7401134B2 (en) | 2008-07-15 |
US20060031424A1 (en) | 2006-02-09 |
AU2003256938A8 (en) | 2004-02-16 |
KR100966925B1 (ko) | 2010-06-29 |
KR20050026058A (ko) | 2005-03-14 |
DE60324149D1 (de) | 2008-11-27 |
WO2004012405A9 (en) | 2004-07-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3279487B2 (ja) | 高速データ通信モデム | |
JPH03250946A (ja) | 通信装置 | |
JP2002529969A (ja) | 電話回線媒体上で送信するホームネットワークステーションの送信パラメータを制御するための装置および方法 | |
KR20070039580A (ko) | 통신 구성 요소의 메시지 메모리의 데이터에 대한 액세스를제어하기 위한 메시지 관리자 및 제어 방법 | |
JP3448241B2 (ja) | 通信デバイスのインタフェース装置 | |
CN110221842B (zh) | 数据刷写方法、装置、设备及计算机可读存储介质 | |
EP3311296B1 (en) | Uart with automated protocols | |
US20030182440A1 (en) | Network processor with high-speed transceiver | |
KR20040076730A (ko) | 고속의 무선 통신에 적합한 하이브리드형 직렬 데이터전송 장치 및 그 방법 | |
JP3348331B2 (ja) | 電子機器及びその動作モード制御方法 | |
JP4195004B2 (ja) | パケット処理アーキテクチャ | |
WO2002045351A1 (en) | Communication system and communication method | |
JP2006304011A (ja) | インタフェース回路 | |
JP2003070061A (ja) | 移動通信システム及び無線パラメータ変更制御方法 | |
KR20000018716A (ko) | 무선 데이터 통신 처리 장치의 속도 적응 처리부와 보드메신저 처리부 사이의 인터페이스 방법 | |
US20060104212A1 (en) | Method of dynamically determining optimum size of buffer | |
EP1065831A1 (en) | Early preamble transmission | |
JP2006005646A (ja) | ネットワーク通信方法 | |
JP2000224227A (ja) | 通信処理装置およびターミナルアダプタ | |
JP4097064B2 (ja) | プログラムダウンロード方法及びシステム | |
KR100427764B1 (ko) | 서로 다른 데이터 버스를 가지는 디바이스들의 정합 장치 | |
JP2001007791A (ja) | 通信装置 | |
JP2010028743A (ja) | 通信制御システム | |
JPH09293047A (ja) | マイクロコンピュータのデータ転送装置 | |
JP2008053911A (ja) | データ伝送装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060706 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080826 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080924 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |