JP4194176B2 - 画像表示装置及び画像表示方法 - Google Patents
画像表示装置及び画像表示方法 Download PDFInfo
- Publication number
- JP4194176B2 JP4194176B2 JP16297799A JP16297799A JP4194176B2 JP 4194176 B2 JP4194176 B2 JP 4194176B2 JP 16297799 A JP16297799 A JP 16297799A JP 16297799 A JP16297799 A JP 16297799A JP 4194176 B2 JP4194176 B2 JP 4194176B2
- Authority
- JP
- Japan
- Prior art keywords
- image
- electron
- pulse width
- image display
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、画像表示装置の駆動回路、それを用いた画像表示装置及びそれらの駆動方法に関する。
【０００２】
【従来の技術】
近年、薄型大画面表示装置の研究開発が盛んに行われている。本発明者は、薄型大画面表示装置として、冷陰極を電子源に用いた研究を行っている。
【０００３】
従来から、電子放出素子として熱陰極素子と冷陰極素子の２種類が知られている。このうち冷陰極素子では、例えば表面伝導型放出素子や、電界放出型素子（以下ＦＥ型と記す）や、金属／絶縁層／金属型放出素子（以下ＭＩＭ型と記す）などが知られている。
【０００４】
表面伝導型放出素子としては、例えば、M. I. Elinson, Radio E-ng. Electron Phys., 10, 1290, (1965)や、後述する他の例が知られている。
【０００５】
表面伝導型放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。この表面伝導型放出素子としては、前記エリンソン(Elinson)等によるＳｎＯ2薄膜を用いたものの他に、Ａｕ薄膜によるもの［G. Dittmer：“Thin Solid Films”, 9,317 (1972)］や、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの［M. Hartwell and C. G. Fonstad：”IEEE Trans. ED Conf.”，519 (1975)］や、カーボン薄膜によるもの［荒木久 他：真空、第２６巻、第１号、２２（１９８３）］等が報告されている。
【０００６】
これらの表面伝導型放出素子の素子構成の典型的な例として、図１９に前述のM. Hartwellらによる素子の平面図を示す。同図において、３００１は基板で、３００４はスパッタで形成された金属酸化物よりなる導電性薄膜である。導電性薄膜３００４は図示のようにＨ字形の平面形状に形成されている。この導電性薄膜３００４に、後述の通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部３００５が形成される。図中の間隔Ｌは、０．５〜１［ｍｍ］，幅Ｗは、０．１［ｍｍ］に設定されている。尚、図示の便宜から、電子放出部３００５は導電性薄膜３００４の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【０００７】
M. Hartwellらによる素子をはじめとして上述の表面伝導型放出素子においては、電子放出を行う前に導電性薄膜３００４に通電フォーミングと呼ばれる通電処理を施すことにより電子放出部３００５を形成するのが一般的であった。即ち、通電フォーミングとは、通電により電子放出部を形成するものであり、例えば前記導電性薄膜３００４の両端に一定の直流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっくりとしたレートで昇圧する直流電圧を印加して通電し、導電性薄膜３００４を局所的に破壊もしくは変形もしくは変質せしめ、電気的に高抵抗な状態の電子放出部３００５を形成することである。尚、局所的に破壊もしくは変形もしくは変質した導電性薄膜３００４の一部には亀裂が発生する。この通電フォーミング後に導電性薄膜３００４に適宜の電圧を印加した場合には、前記亀裂付近において電子放出が行われる。
【０００８】
上述の表面伝導型放出素子は、構造が単純で製造も容易であることから、大面積にわたり多数の素子を形成できる利点がある。そこで、例えば本出願人による特開昭６４−３１３３２号公報において開示されるように、多数の素子を配列して駆動するための方法が研究されている。
【０００９】
ＦＥ型の例としては、例えば、W. P. Dyke & W. W. Dolan，“Field emission”, Advance in Electron Physics, 8, 89 (1956)や、或は、C. A. Spindt，“Physical properties of thin-film field emission cathodes with molybdenium cones”, J. Appl. Phys., 47, 5248 (1976)などが知られている。
【００１０】
このＦＥ型の素子構成の典型的な例として、図２０に前述のC. A. Spindtらによる素子の断面図を示す。同図において、３０１０は基板で、３０１１は導電材料よりなるエミッタ配線、３０１２はエミッタコーン、３０１３は絶縁層、３０１４はゲート電極である。本素子は、エミッタコーン３０１２とゲート電極３０１４の間に適宜の電圧を印加することにより、エミッタコーン３０１２の先端部より電界放出を起こさせるものである。また、ＦＥ型の他の素子構成として、図２０のような積層構造ではなく、基板上に基板平面とほぼ平行にエミッタとゲート電極を配置した例もある。
【００１１】
また、ＭＩＭ型の例としては、例えば、C. A. Mead，“Operation of tunnel-emission Devices, J. Appl. Phys., 32,646 (1961)などが知られている。このＭＩＭ型の素子構成の典型的な例を図５に示す。同図は断面図であり、図において、３０２０は基板で、３０２１は金属よりなる下電極、３０２２は厚さ１００オングストローム程度の薄い絶縁層、３０２３は厚さ８０〜３００オングストローム程度の金属よりなる上電極である。ＭＩＭ型においては、上電極３０２３と下電極３０２１の間に適宜の電圧を印加することにより、上電極３０２３の表面より電子放出を起こさせるものである。
【００１２】
上述の冷陰極素子は、熱陰極素子と比較して低温で電子放出を得ることができるため、加熱用ヒータを必要としない。従って、熱陰極素子よりも構造が単純であり、微細な素子を作成可能である。また、基板上に多数の素子を高い密度で配置しても、基板の熱溶融などの問題が発生しにくい。また、熱陰極素子がヒータの加熱により動作するため応答速度が遅いのとは異なり、冷陰極素子の場合には応答速度が速いという利点もある。このため、冷陰極素子を応用するための研究が盛んに行われてきている。
【００１３】
例えば、表面伝導型放出素子は、冷陰極素子のなかでも特に構造が単純で製造も容易であることから、大面積にわたり多数の素子を形成できる利点がある。そこで、例えば本出願人による特開昭６４−３１３３２号公報において開示されるように、多数の素子を配列して駆動するための方法が研究されている。
【００１４】
また、表面伝導型放出素子の応用については、例えば、画像表示装置、画像記録装置などの画像形成装置や、荷電ビーム源、等が研究されている。
【００１５】
特に、画像表示装置への応用としては、例えば本出願人によるＵＳＰ５，０６６，８８３や特開平２−２５７５５１号公報や特開平４−２８１３７号公報において開示されているように、表面伝導型放出素子と電子の照射により発光する蛍光体とを組み合わせて用いた画像表示装置が研究されている。表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、従来の他の方式の画像表示装置よりも優れた特性が期待されている。例えば、近年普及してきた液晶表示装置と比較しても、自発光型であるためバックライトを必要としない点や、視野角が広い点が優れていると言える。
【００１６】
また、ＦＥ型素子を多数個並べて駆動する方法は、例えば本出願人によるＵＳＰ４，９０４，８９５に開示されている。また、ＦＥ型を画像表示装置に応用した例として、例えば、R. Meyerらにより報告された平板型表示装置が知られている。[R. Meyer:“Recent Development on Microtips Display at LETI”，Tech. Digest of 4th Int. Vacuum Microelectronics Conf., Nagahama, pp. 6-9 (1991)]。
【００１７】
また、ＭＩＭ型を多数個並べて画像表示装置に応用した例は、例えば本出願人による特開平３−５５７３８号公報に開示されている。
【００１８】
本願発明者らは、上記従来技術に記載したものをはじめとして、さまざまな材料、製法、構造の表面伝導型放出素子を試みてきた。さらに、多数の表面伝導型放出素子を配列したマルチ電子源、並びにこのマルチ電子源を応用した画像表示装置に付いて研究を行ってきた。例えば図６に示す電気的な配線方法によるマルチ電子源を試みてきた。即ち、表面伝導型放出素子を２次元的に多数個配列し、これらの素子を図示のようにマトリクス状に配線したマルチ電子源である。
【００１９】
図中、４００１は表面伝導型放出素子を模式的に示したもの、４００２は行方向配線、４００３は列方向配線である。行方向配線４００２及び列方向配線４００３は、実際には有限の電気抵抗を有するものであるが、図においては配線抵抗４００４及び４００５として示されている。上述のような配線方法を、単純マトリクス配線と呼ぶ。なお、図示の便宜上、６×６のマトリクスで示しているが、マトリクスの規模はむろんこれに限ったわけではなく、例えば画像表示す値用のマルチ電子源の場合には、所望の画像表示を行うのに足りるだけの素子を配列し配線するものである。
【００２０】
このように表面伝導型放出素子を単純マトリクス配線したマルチ電子源においては、所望の電子ビームを出力させるため、行方向配線４００２および列方向配線４００３に適宜の電気信号を印加する。例えば、マトリクスの中の任意の１行の表面伝導型放出素子を駆動するには、選択する行の行方向配線４００２には選択電圧Ｖｓを印加し、同時に非選択の行の行方向配線４００２には非選択電圧Ｖｎｓを印加する。これと同期して列方向配線４００３に電子ビームを出力するための駆動電圧Ｖｅを印加する。この方法によれば、配線抵抗４００４及び４００５による電圧効果を無視すれば、選択する行の表面伝導型放出素子には（Ｖｅ−Ｖｓ）の電圧が印加され、また非選択行の表面伝導型放出素子には（Ｖｅ−Ｖｎｓ）の電圧が印加される。ここでＶｅ，Ｖｓ，Ｖｎｓを適宜の大きさの電圧にすれば、選択する行の表面伝導型放出素子だけから所望の強度の電子ビームが出力されるはずであり、また列方向配線の各々に異なる駆動電圧Ｖｅを印加すれば、選択する行の素子の各々から異なる強度の電子ビームが出力されるはずである。また、表面伝導型放出素子の応答速度は高速であるため、駆動電圧Ｖｅを印加する時間の長さを変えれば、電子ビームが出力される時間の長さも変えることができるはずである。
【００２１】
以下、選択時の素子印加電圧（Ｖｅ−Ｖｓ）をＶfと呼ぶ。
【００２２】
さらに、上述のように単純マトリクス配線したマルチ電子源から電子ビームを得る別の方法として、列方向配線に駆動電圧Ｖｅを印加するための電圧源を接続するのではなく駆動電流を供給するための電流源を接続して、選択する行の行方向配線には選択電圧Ｖｓを印加し、同時に非選択の行の行方向配線には非選択電圧Ｖｎｓを印加して駆動する方法もある。これにより、表面伝導型放出素子の強い閾値特性により、その選択された行の素子だけから電子ビームが得ることができる。ここで電子源に流れる電流を、以下素子電流Ｉfと呼び、放出される電子ビーム電流を放出電流Ｉeと呼ぶ。
【００２３】
従って、表面伝導型放出素子を単純マトリクス配線したマルチ電子源はいろいろな応用の可能性があり、例えば画像情報に応じた電気信号を適宜印加すれば、画像表示装置用の電子源として好適に用いることができる。
【００２４】
【発明が解決しようとする課題】
本願では、より正確に画像を表示できる構成を実現することを課題とする。
【００２５】
【課題を解決するための手段】
本願における画像表示装置の発明の一つは以下のように構成される。
【００２６】
複数の行配線と、該行配線と交叉する複数の列配線とによって、マトリックス状に接続される複数の表示素子と、該表示素子に対して画像信号をパルス幅変調したパルス幅変調信号を出力する駆動回路とを有する画像表示装置であって、
前記駆動回路は、選択された行配線に接続される複数の前記表示素子に対して立ち上がりのタイミングが揃ったパルス幅変調信号を複数の列配線を介して出力し、かつ、前記パルス幅変調信号の立下り時に画像表示状態の第１の波高値から画像非表示状態の第２の波高値になるまでの時間が、前記パルス幅変調信号の立ち上がり時に画像非表示状態の前記第２の波高値から画像表示状態の前記第１の波高値になるまでの時間よりも長いことを特徴とする。
【００２７】
また本願における画像表示装置の発明の一つは以下のように構成される。
【００２８】
複数の行配線と、該行配線と交叉する複数の列配線とによって、マトリックス状に接続される複数の表示素子と、該表示素子に対して画像信号をパルス幅変調したパルス幅変調信号を出力する駆動回路とを有する画像表示装置であって、
前記駆動回路は、選択された行配線に接続される複数の前記表示素子に対して立ち下がりのタイミングが揃ったパルス幅変調信号を複数の列配線を介して出力し、かつ、前記パルス幅変調信号の立上がり時に画像非表示状態の第２の波高値から画像表示状態の第１の波高値になるまでの時間が、前記パルス幅変調信号の立ち下がり時に画像表示状態の前記第１の波高値から画像非表示状態の前記第２の波高値になるまでの時間よりも長いことを特徴とする。
【００２９】
また本願における画像表示装置の発明の一つは以下のように構成される。
【００３３】
また、上述の各発明において、前記駆動回路は、前記信号の波高値を立ち上げる回路と立ち下げる回路とを有すると好適である。
【００３４】
また、上述の各発明において、前記駆動回路は、表示すべき画像の輝度に応じたパルス幅の信号を出力するものであるとよい。
【００３５】
また、前記表示素子は電子放出素子を有するものを好適に採用しうる。特に、該電子放出素子から放出される電子により発光する蛍光体と組み合わせて用いると好適である。特に表面伝導型放出素子を用いると好適である。
【００４４】
【発明の実施の形態】
表示素子を駆動電圧を印加もしくは駆動電流を印加し、パルス幅変調を行うことで所望のビーム出力が得られるが、その駆動手段からマルチ電子源までの有限の長さをもつ配線のインダクタンス成分や、隣接する配線間の容量成分、浮遊容量成分などが原因となって発生する共振によるパルス印加（立ち上がり）時のリンギングを抑制するために、駆動電流を印加する方式もしくは駆動電圧を印加する場合も電流制限を施す方式をとることができる。一方、パルス印加終了時（立ち下がり）時においては、浮遊容量により蓄積された電荷を速やかに放電させ立ち下がり時間を短くするために、スイッチング手段を設け、低インピーダンスである電圧バイアスを印加することができる。これらの手段により、マルチ電子源の印加電圧の定格値を超えるようなリンギングの発生を防ぎつつ、各素子の駆動を行うことができる。
【００４５】
しかし、上記構成においても、別の問題が発生していた。
【００４６】
即ち、図２に示すように、隣接する２本（あるいはそれ以上）の配線間にパルス幅の異なるパルス信号が印加された時に、幅の長い方のパルスが配線間容量により隣の先に立ち下がったパルス信号の影響を受けて信号レベルが低下し、実効印加量が低下してしまう現象が発生する。このような現象により、パルス幅で階調表現している場合には、隣接配線の影響で階調性に誤差が発生することになる。特に、大画面のパネルを構成する場合は配線間容量が増大し、この階調性の誤差が大きくなってしまうという問題がある。一方同時に複数の素子を駆動する構成において、信号の立ち下がりを揃えた信号によりパルス幅変調を行う場合は、信号の立ち上がり時に同様の問題が生じうる。
【００４７】
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
【００４８】
（実施の形態１）
図１は、本発明の実施の形態１の画像表示装置の回路構成を示すブロック図、図３は図１の回路による効果を説明するための図、図４は図１の各部の信号タイミングを示す波形図である。
【００４９】
図１において、１１はｍ×ｎのマトリクス状に、後述する素子電圧−放出電流特性を有する表面伝導型放出素子を複数配列した表示パネルである。１は映像信号を入力するための映像入力信号端子、２はアナログ信号処理部で、Ａ／Ｄ変換部３において映像輝度信号を所定の階調数でデジタル化するために、アナログ映像信号の黒レベルのクランプや振幅レベルの調整、帯域制限などを行う。４は同期分離部で、入力した映像信号から同期信号（水平、垂直同期信号など）を分離している。５はタイミング発生部で、同期分離部４から出力される同期信号を入力し、Ａ／Ｄ部３や各種部分に必要なタイミング信号を供給している。
【００５０】
Ａ／Ｄ部３は映像アナログ輝度信号を１水平期間当たりｎ個のシリアルデジタル信号に変換して出力しており、このデジタル信号は水平シフトレジスタ６に送られて保持され、パラレル信号に変換されて１ラインメモリ７に送られて記憶される。列配線駆動部１０は、各列配線毎に、入力される輝度データに応じた後述のＰＷＭジェネレータ１０１の出力パルス信号がオンの時にスイッチ回路１０３を介して列配線に電流を印加するための電流源Ｉ１と、輝度データがオフの時にスイッチ回路１０３を通して電流源Ｉ２で電流制限された直流バイアス電圧（接地レベル）を与えるためのベース接地トランジスタ１００と、それらのオン・オフを切り替える輝度データに比例したパルス幅の信号を出力するＰＷＭジェネレータ(PWN GEN)１０１を備える。本実施の形態では、同時に駆動する素子に対して立ち上がりを概略揃えたパルス幅変調信号を与える構成を採用しており、輝度データに応じて信号の立ち下がりのタイミングを変える。即ち、スイッチ回路１０３は、ＰＷＭジェネレータ(PWN GEN)１０１からのパルス信号（輝度データ）がハイレベルのときに電流源Ｉ１からの電流を列配線に流し、そのパルス信号がロウレベルになると、その列配線をトランジスタ１００側に接続するとともに、そのトランジスタ１００をオンさせている。ここで輝度データがハイレベルの時に素子に印加する電圧が定格値を超えないための保護として、列配線に印加される電圧をＶｍにクリップするためのダイオード１０２も備えている。尚、この列配線駆動部１０の電流源Ｉ２に接続されている電位Ｖssは、グランドレベル或いは−数Ｖ程度であっても良い。またＶddは図３の電位Ｖeとほぼ同等の電位である。
【００５１】
行配線駆動部９は、表示パネル１１の各行毎に行配線に直流電圧バイアスＶｓを印加するか、行配線を接地するかを選択するスイッチ回路１１０を有し、垂直シフトレジスタ８からの出力信号により、これらスイッチ回路１１０の接続を順次切り換えて表示パネル１１の各行に順に直流電圧バイアスＶｓを印加することにより、表示パネル１１の各ラインを順次走査・駆動される。この垂直シフトレジスタは、例えばタイミング発生部５よりの水平同期信号を入力し、その水平同期信号を入力する毎に、行配線を順次切り換えて選択するように信号を出力している。
【００５２】
この列配線の駆動電圧波形は、図２に示すようなパルス信号のオフ（立下がり）時、トランジスタ１００により低インピーダンスで接地レベルに切替えられる。これにより、隣接する行配線間での浮遊容量による実効電圧の低下（クロストークと称する）が、図３に示すように電流制限を施すことにより改善される。
【００５３】
次に図４を参照して、図１の回路の動作を説明する。
【００５４】
図４において、４０１は映像信号入力端子１に入力されるアナログ映像信号を示し、４０２はこのアナログ映像信号をＡ／Ｄ変換し、水平シフトレジスタ６及び１ラインメモリ７を介して列配線駆動部１０に入力される各ライン毎のデジタルデータを示している。４０３は１ライン分、即ち、ｎ個のパルス幅変調回路１００より出力されるパルス幅変調信号を示しており、これら各パルス信号のパルス幅は、デジタル輝度データの輝度に応じたパルス幅となっている。４０４は垂直シフトレジスタ８の出力信号を示し、水平同期信号が入力される度に行配線を順次切り換えて選択している。４０５は各行配線に印加される電位を示しており、垂直シフトレジスタ８の出力信号により選択された行配線に電位Ｖsが印加される様子を示している。
【００５５】
この例においては、パルスの立ち上がりは電流源Ｉ１によって制御し、立ち下がりは電流源Ｉ２によって制御する。本実施の形態では、対角３０インチの表示装置を用い、図３に示すように、信号の立ち上がり時間を２５０ｎｓとし、信号の立下り時間を５００ｎｓとした。これによりクロストークを好適に抑制できるとともに、パルス幅変調に必要な電子放出時間を十分に確保することが出来た。特に輝度階調を好適に表現することが出来た。ここで、変調に関わる電位範囲において、非表示側の電位と表示側の電位の間の電位差の１０％に相当する電位分だけ非表示側の電位から表示側の電位に近づいた時の時刻から前記電位差の９０％に相当する電位分だけ表示側の電位に近づいた時の時刻の間の時間間隔を立ち上がり時間とし、その逆を立下り時間とした。
【００５６】
また本実施の形態では、同時に駆動する素子に対して印加する信号の立ち上がりのタイミングを概略揃えた構成としたが、同時に駆動する素子に対して印加する信号の立ち下がりのタイミングを概略揃え、同時に駆動する素子に対して印加する信号の立ち上がりのタイミングをそれぞれ制御してパルス幅変調を行う構成においても、本願に関わる発明を適用できる。この場合は、立ち上がりの時間を立ち下がりの時間よりも長く取ればよい。
【００５７】
＜本実施の形態の表面伝導型放出素子の製法及び用途説明＞
図７は、本実施の形態の表示パネル１０００の外観斜視図であり、その内部構造を示すために表示パネル１０００の１部を切り欠いて示している。
【００５８】
図中、１００５はリアプレート、１００６は側壁、１００７はフェースプレートであり、１００５〜１００７により表示パネルの内部を真空に維持するための気密容器を形成している。この気密容器を組み立てるにあたっては、各部材の接合部に十分な強度と気密性を保持させるため封着する必要があるが、例えばフリットガラスを接合部に塗布し、大気中あるいは窒素雰囲気中で、４００℃〜５００℃で１０分以上焼成することにより封着を達成した。気密容器内部を真空に排気する方法については後述する。
【００５９】
リアプレート１００５には、基板１００１が固定されているが、この基板１００１上には表面伝導型放出素子１００２がＮ×Ｍ個形成されている（ここでＮ，Ｍは２以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。例えば、高品位テレビジョンの表示を目的とした表示装置においては、Ｎ＝３０００，Ｍ＝１０００以上の数を設定することが望ましい。本実施の形態においては、Ｎ＝３０７２，Ｍ＝１０２４とした）。前記Ｎ×Ｍ個の表面伝導型放出素子１００２は、Ｍ本の行方向配線１００３とＮ本の列方向配線１００４により単純マトリクス配線されている。前記１００１〜１００４によって構成される部分をマルチ電子源と呼ぶ。なお、マルチ電子源の製造方法や構造については、後で詳しく述べる。
【００６０】
本実施の形態においては、気密容器のリアプレート１００５にマルチ電子源の基板１００１を固定する構成としたが、マルチ電子源の基板１００１が十分な強度を有するものである場合には、気密容器のリアプレートとしてマルチ電子源の基板１００１自体を用いてもよい。
【００６１】
また、フェースプレート１００７の下面には、蛍光膜１００８が形成されている。本実施の形態の表示パネル１０００はカラー表示用であるため、蛍光膜１００８の部分にはＣＲＴの分野で用いられる赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色の蛍光体が塗り分けられている。各色の蛍光体は、たとえば図８（Ａ）に示すようにストライプ状に塗り分けられ、各色の蛍光体のストライプの間には黒色の導電体１０１０が設けてある。この黒色の導電体１０１０を設ける目的は、電子の照射位置に多少のずれがあっても表示色にずれが生じないようにするためや、外光の反射を防止して表示コントラストの低下を防ぐため、更には電子による蛍光膜のチャージアップを防止するためなどである。黒色の導電体１０１０には、黒鉛を主成分として用いたが、上記の目的に適するものであればこれ以外の材料を用いても良い。
【００６２】
また、３原色の蛍光体の塗り分け方は図８（Ａ）に示したストライプ状の配列に限られるものではなく、たとえば図８（Ｂ）に示すようなデルタ状配列や、それ以外の配列であってもよい。なお、モノクロームの表示パネルを作成する場合には、単色の蛍光体材料を蛍光膜１００８に用いればよく、また黒色導電材料は必ずしも用いなくともよい。
【００６３】
また、蛍光膜１００８のリアプレート側の面には、ＣＲＴの分野では公知のメタルバック１００９を設けてある。このメタルバック１００９を設けた目的は、蛍光膜１００８が発する光の一部を鏡面反射して光利用率を向上させるため、負イオンの衝突から蛍光膜１００８を保護するため、電子加速電圧を印加するための電極として作用させるため、蛍光膜１００８を励起した電子の導電路として作用させるためなどである。このメタルバック１００９は、蛍光膜１００８をフェースプレート基板１００７上に形成した後、蛍光膜表面を平滑化処理し、その上にアルミニウムを真空蒸着する方法により形成した。なお、蛍光膜１００８に低電圧用の蛍光体材料を用いた場合には、メタルバック１００９は用いない。
【００６４】
また、本実施の形態では用いなかったが、加速電圧の印加用や蛍光膜の導電性向上を目的として、フェースプレート基板１００７と蛍光膜１００８との間に、例えばＩＴＯを材料とする透明電極を設けてもよい。
【００６５】
また、Ｄx1〜ＤxMおよびＤy1〜ＤyNおよびＨｖは、当該表示パネル１０００と不図示の電気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。Ｄx1〜ＤxMはマルチ電子源の行方向配線１００３と、Ｄy1〜ＤyNはマルチ電子源の列方向配線１００４と、Ｈｖはフェースプレートのメタルバック１００９とそれぞれ電気的に接続している。
【００６６】
また、気密容器内部を真空に排気するには、気密容器を組み立てた後、不図示の排気管と真空ポンプとを接続し、気密容器内を１０のマイナス７乗［torr］程度の真空度まで排気する。その後、排気管を封止するが、気密容器内の真空度を維持するために、封止の直前あるいは封止後に気密容器内の所定の位置にゲッター膜（不図示）を形成する。ゲッター膜とは、たとえばＢａを主成分とするゲッター材料をヒータもしくは高周波加熱により加熱し蒸着して形成した膜であり、該ゲッター膜の吸着作用により気密容器内は１×１０マイナス５乗乃至１×１０マイナス７乗［torr］の真空度に維持される。
【００６７】
以上、本発明の実施の形態の表示パネル１０００の基本構成と製法を説明した。
【００６８】
次に、この実施の形態の表示パネル１０００に用いたマルチ電子源の製造方法について説明する。本実施の形態の画像表示装置に用いるマルチ電子源は、表面伝導型放出素子を単純マトリクス配線した電子源であれば、表面伝導型放出素子の材料や形状あるいは製法に制限はない。したがって、例えば表面伝導型放出素子やＦＥ型、或いはＭＩＭ型等の冷陰極素子を用いることができる。しかしながら、本願発明者らは、表面伝導型放出素子の中では、電子放出部もしくはその周辺部を微粒子膜から形成したものが電子放出特性に優れ、しかも製造が容易に行えることを見出している。したがって、高輝度で大画面の画像表示装置のマルチ電子源に用いるには、最も好適であると言える。そこで、上記実施の形態の表示パネルにおいては、電子放出部もしくはその周辺部を微粒子膜から形成した表面伝導型放出素子を用いた。そこで、まず好適な表面伝導型放出素子について基本的な構成と製法および特性を説明し、その後で多数の素子を単純マトリクス配線したマルチ電子源の構造について述べる。
【００６９】
（表面伝導型放出素子の好適な素子構成と製法）
電子放出部もしくはその周辺部を微粒子膜から形成する表面伝導型放出素子の代表的な構成には、平面型と垂直型の２種類があげられる。
【００７０】
（平面型の表面伝導型放出素子）
まず最初に、平面型の表面伝導型放出素子の素子構成と製法について説明する。図９に示すのは、平面型の表面伝導型放出素子の構成を説明するための平面図（Ａ）および断面図（Ｂ）である。図中、１１０１は基板、１１０２と１１０３は素子電極、１１０４は導電性薄膜、１１０５は通電フォーミング処理により形成した電子放出部、１１１３は通電活性化処理により形成した薄膜である。
【００７１】
基板１１０１としては、たとえば、石英ガラスや青板ガラスをはじめとする各種ガラス基板や、アルミナをはじめとする各種セラミクス基板、あるいは上述の各種基板上に、例えばＳｉＯ2を材料とする絶縁層を積層した基板などを用いることができる。
【００７２】
また、基板１１０１上に基板面と平行に対向して設けられた素子電極１１０２と１１０３は、導電性を有する材料によって形成されている。たとえば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，Ａｇ等をはじめとする金属、あるいはこれらの金属の合金、あるいはＩｎ2Ｏ3−ＳｎＯ2をはじめとする金属酸化物、ポリシリコンなどの半導体、などの中から適宜材料を選択して用いればよい。電極を形成するには、たとえば真空蒸着などの製膜技術とフォトリソグラフィ、エッチングなどのパターニング技術を組み合わせて用いれば容易に形成できるが、それ以外の方法（たとえば印刷技術）を用いて形成してもさしつかえない。
【００７３】
素子電極１１０２と１１０３の形状は、当該電子放出素子の応用目的に合わせて適宜設計される。一般的には、電極間隔Ｌは通常は数百オングストロームから数百マイクロメータの範囲から適当な数値を選んで設計されるが、なかでも表示装置に応用するために好ましいのは数マイクロメータより数十マイクロメータの範囲である。また、素子電極の厚さｄについては、通常は数百オングストロームから数マイクロメータの範囲から適当な数値が選ばれる。
【００７４】
また、導電性薄膜１１０４の部分には微粒子膜を用いる。ここで述べた微粒子膜とは、構成要素として多数の微粒子を含んだ膜（島状の集合体も含む）のことをさす。微粒子膜を微視的に調べれば、通常は、個々の微粒子が離間して配置された構造か、あるいは微粒子が互いに隣接した構造か、あるいは微粒子が互いに重なり合った構造が観測される。
【００７５】
微粒子膜に用いた微粒子の粒径は、数オングストロームから数千オングストロームの範囲に含まれるものであるが、中でも好ましいのは１０オングストロームから２００オングストロームの範囲のものである。また、微粒子膜の膜厚は、以下に述べるような諸条件を考慮して適宜設定される。即ち、素子電極１１０２或は１１０３と電気的に良好に接続するのに必要な条件、後述する通電フォーミングを良好に行うのに必要な条件、微粒子膜自身の電気抵抗を後述する適宜の値にするために必要な条件、などである。具体的には、数オングストロームから数千オングストロームの範囲のなかで設定するが、なかでも好ましいのは１０オングストロームから５００オングストロームの間である。
【００７６】
また、微粒子膜を形成するのに用いられうる材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂなどをはじめとする金属や、ＰｄＯ，ＳｎＯ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3などをはじめとする酸化物や、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，ＹＢ4，ＧｄＢ4などをはじめとする硼化物や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣなどをはじめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などをはじめとする窒化物や、Ｓｉ，Ｇｅ，などをはじめとする半導体や、カーボン、などがあげられ、これらの中から適宜選択される。
【００７７】
以上述べたように、導電性薄膜１１０４を微粒子膜で形成したが、そのシート抵抗値については、１０の３乗から１０の７乗［オーム／□］の範囲に含まれるよう設定した。
【００７８】
なお、導電性薄膜１１０４と素子電極１１０２および１１０３とは、電気的に良好に接続されるのが望ましいため、互いの一部が重なりあうような構造をとっている。その重なり方は、図９の例においては、下から、基板、素子電極、導電性薄膜の順序で積層したが、場合によっては下から基板、導電性薄膜、素子電極、の順序で積層してもさしつかえない。
【００７９】
また、電子放出部１１０５は、導電性薄膜１１０４の一部に形成された亀裂状の部分であり、電気的には周囲の導電性薄膜よりも高抵抗な性質を有している。この亀裂は、導電性薄膜１１０４に対して、後述する通電フォーミングの処理を行うことにより形成する。亀裂内には、数オングストロームから数百オングストロームの粒径の微粒子を配置する場合がある。なお、実際の電子放出部の位置や形状を精密かつ正確に図示するのは困難なため、図９においては模式的に示した。
【００８０】
また、薄膜１１１３は、炭素もしくは炭素化合物よりなる薄膜で、電子放出部１１０５およびその近傍を被覆している。薄膜１１１３は、通電フォーミング処理後に、後述する通電活性化の処理を行うことにより形成する。
【００８１】
薄膜１１１３は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は５００［オングストローム］以下とするが、３００［オングストローム］以下とするのがさらに好ましい。なお、実際の薄膜１１１３の位置や形状を精密に図示するのは困難なため、図９においては模式的に示した。また、平面図（Ａ）においては、薄膜１１１３の一部を除去した素子を図示した。
【００８２】
以上、好ましい素子の基本構成を述べたが、実施の形態においては以下のような素子を用いた。すなわち、基板１１０１には青板ガラスを用い、素子電極１１０２と１１０３にはＮｉ薄膜を用いた。素子電極の厚さｄは１０００［オングストローム］、電極間隔Ｌは２［マイクロメータ］とした。
【００８３】
微粒子膜の主要材料としてＰｄもしくはＰｄＯを用い、微粒子膜の厚さは約１００［オングストローム］、幅Ｗは１００［マイクロメータ］とした。
【００８４】
次に、好適な平面型の表面伝導型放出素子の製造方法について説明する。図１０（ａ）〜（ｄ）は、表面伝導型放出素子の製造工程を説明するための断面図で、各部材の表記は前記図９と同一である。
【００８５】
（１）まず、図１０（ａ）に示すように、基板１１０１上に素子電極１１０２および１１０３を形成する。これら電極を形成するにあたっては、予め基板１１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の材料を堆積させる（堆積する方法としては、たとえば、蒸着法やスパッタ法などの真空成膜技術を用ればよい）。その後、堆積した電極材料を、フォトリソグラフィー・エッチング技術を用いてパターニングし、（ａ）に示した一対の素子電極（１１０２と１１０３）を形成する。
【００８６】
（２）次に、同図（ｂ）に示すように、導電性薄膜１１０４を形成する。この導電性薄膜１１０４を形成するにあたっては、まず前記（ａ）の基板に有機金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を成膜した後、フォトリソグラフィー・エッチングにより所定の形状にパターニングする。ここで、有機金属溶液とは、導電性薄膜に用いる微粒子の材料を主要元素とする有機金属化合物の溶液である（具体的には、本実施の形態では主要元素としてＰｄを用いた。また、実施の形態では塗布方法として、ディッピング法を用いたが、それ以外のたとえばスピンナー法やスプレー法を用いてもよい）。
【００８７】
また、微粒子膜で作られる導電性薄膜の成膜方法としては、本実施の形態で用いた有機金属溶液の塗布による方法以外の、たとえば真空蒸着法やスパッタ法、あるいは化学的気相堆積法などを用いる場合もある。
【００８８】
（３）次に、同図（ｃ）に示すように、フォーミング用電源１１１０から素子電極１１０２と１１０３の間に適宜の電圧を印加し、通電フォーミング処理を行って、電子放出部１１０５を形成する。
【００８９】
この通電フォーミング処理とは、微粒子膜で作られた導電性薄膜１１０４に通電を行って、その一部を適宜に破壊、変形、もしくは変質せしめ、電子放出を行うのに好適な構造に変化させる処理のことである。微粒子膜で作られた導電性薄膜のうち電子放出を行うのに好適な構造に変化した部分（即ち、電子放出部１１０５）においては、薄膜に適当な亀裂が形成されている。なお、電子放出部１１０５が形成される前と比較すると、形成された後は素子電極１１０２と１１０３の間で計測される電気抵抗は大幅に増加する。
【００９０】
通電方法をより詳しく説明するために、図１１に、フォーミング用電源１１１０から印加する適宜の電圧波形の一例を示す。微粒子膜で作られた導電性薄膜をフォーミングする場合には、パルス状の電圧が好ましく、本実施の形態の場合には同図に示したようにパルス幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加した。その際には、三角波パルスの波高値Ｖｐｆを、順次昇圧した。また、電子放出部１１０５の形成状況をモニタするためのモニタパルスＰｍを適宜の間隔で三角波パルスの間に挿入し、その際に流れる電流を電流計１１１１で計測した。
【００９１】
実施の形態においては、例えば１０のマイナス５乗［torr］程度の真空雰囲気下において、例えばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに０．１［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加するたびに１回の割りで、モニタパルスＰｍを挿入した。フォーミング処理に悪影響を及ぼすことがないように、モニタパルスの電圧Ｖｐｍは０．１［Ｖ］に設定した。そして、素子電極１１０２と１１０３の間の電気抵抗が１×１０の６乗［オーム］になった段階、すなわちモニタパルス印加時に電流計１１１１で計測される電流が１×１０のマイナス７乗［Ａ］以下になった段階で、フォーミング処理にかかわる通電を終了した。
【００９２】
なお、上記の方法は、本実施の形態の表面伝導型放出素子に関する好ましい方法であり、例えば微粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面伝導型放出素子の設計を変更した場合には、それに応じて通電の条件を適宜変更するのが望ましい。
【００９３】
（４）次に、図１０（ｄ）に示すように、活性化用電源１１１２から素子電極１１０２と１１０３の間に適宜の電圧を印加し、通電活性化処理を行って、電子放出特性の改善を行う。この通電活性化処理とは、前記通電フォーミング処理により形成された電子放出部１１０５に適宜の条件で通電を行って、その近傍に炭素もしくは炭素化合物を堆積せしめる処理のことである。（図においては、炭素もしくは炭素化合物よりなる堆積物を部材１１１３として模式的に示した）。なお、通電活性化処理を行うことにより、行う前と比較して、同じ印加電圧における放出電流を典型的には１００倍以上に増加させることができる。
【００９４】
具体的には、１０のマイナス４乗ないし１０のマイナス５乗［torr］の範囲内の真空雰囲気中で、電圧パルスを定期的に印加することにより、真空雰囲気中に存在する有機化合物を起源とする炭素もしくは炭素化合物を堆積させる。堆積物１１１３は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は５００［オングストローム］以下、より好ましくは３００［オングストローム］以下である。
【００９５】
通電方法をより詳しく説明するために、図１２（ａ）に、活性化用電源１１１２から印加する適宜の電圧波形の一例を示す。本実施の形態においては、一定電圧の矩形波を定期的に印加して通電活性化処理を行ったが、具体的には，矩形波の電圧Ｖａｃは１４［Ｖ］，パルス幅Ｔ３は、１［ミリ秒］，パルス間隔Ｔ４は１０［ミリ秒］とした。なお、上述の通電条件は、本実施の形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【００９６】
図１０（ｄ）に示す１１１４は、該表面伝導型放出素子から放出される放出電流Ｉeを捕捉するためのアノード電極で、直流高電圧電源１１１５および電流計１１１６が接続されている。（なお、基板１１０１を、表示パネルの中に組み込んでから活性化処理を行う場合には、表示パネルの蛍光面をアノード電極１１１４として用いる）。活性化用電源１１１２から電圧を印加する間、電流計１１１６で放出電流Ｉeを計測して通電活性化処理の進行状況をモニタし、活性化用電源１１１２の動作を制御する。電流計１１１６で計測された放出電流Ｉeの一例を図１２（ｂ）に示す。活性化電源１１１２からパルス電圧を印加しはじめると、時間の経過とともに放出電流Ｉeは増加するが、やがて飽和してほとんど増加しなくなる。このように、放出電流Ｉeがほぼ飽和した時点で活性化用電源１１１２からの電圧印加を停止し、通電活性化処理を終了する。
【００９７】
なお、上述の通電条件は、本実施の形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【００９８】
以上のようにして、図１０（ｅ）に示す平面型の表面伝導型放出素子を製造した。
【００９９】
（垂直型の表面伝導型放出素子）
次に、電子放出部もしくはその周辺を微粒子膜から形成した表面伝導型放出素子のもうひとつの代表的な構成、すなわち垂直型の表面伝導型放出素子の構成について説明する。
【０１００】
図１３は、本実施の形態の垂直型の基本構成を説明するための模式的な断面図であり、図中の１２０１は基板、１２０２と１２０３は素子電極、１２０６は段差形成部材、１２０４は微粒子膜を用いた導電性薄膜、１２０５は通電フォーミング処理により形成した電子放出部、１２１３は通電活性化処理により形成した薄膜、である。
【０１０１】
垂直型が先に説明した平面型と異なる点は、素子電極のうちの片方（１２０２）が段差形成部材１２０６上に設けられており、導電性薄膜１２０４が段差形成部材１２０６の側面を被覆している点にある。したがって、前記図９の平面型における素子電極間隔Ｌは、垂直型においては段差形成部材１２０６の段差高Ｌｓとして設定される。なお、基板１２０１、素子電極１２０２および１２０３、微粒子膜を用いた導電性薄膜１２０４、については、前記平面型の説明中に列挙した材料を同様に用いることが可能である。また、段差形成部材１２０６には、たとえばＳｉＯ2 のような電気的に絶縁性の材料を用いる。
【０１０２】
次に、垂直型の表面伝導型放出素子の製法について説明する。図１４（ａ）〜（ｆ）は、製造工程を説明するための断面図で、各部材の表記は前記図１３と同一である。
【０１０３】
（１）まず、図１４（ａ）に示すように、基板１２０１上に素子電極１２０３を形成する。
【０１０４】
（２）次に、同図（ｂ）に示すように、段差形成部材を形成するための絶縁層を積層する。絶縁層は、たとえばＳｉＯ2 をスパッタ法で積層すればよいが、たとえば真空蒸着法や印刷法などの他の成膜方法を用いてもよい。
【０１０５】
３）次に、同図（ｃ）に示すように、絶縁層の上に素子電極１２０２を形成する。
【０１０６】
４）次に、同図（ｄ）に示すように、絶縁層の一部を、たとえばエッチング法を用いて除去し、素子電極１２０３を露出させる。
【０１０７】
５）次に、同図（ｅ）に示すように、微粒子膜を用いた導電性薄膜１２０４を形成する。形成するには、前記平面型の場合と同じく、たとえば塗布法などの成膜技術を用いればよい。
【０１０８】
６）次に、前記平面型の場合と同じく、通電フォーミング処理を行い、電子放出部を形成する（図１０（ｃ）を用いて説明した平面型の通電フォーミング処理と同様の処理を行えばよい）。
【０１０９】
（７）次に、前記平面型の場合と同じく、通電活性化処理を行い、電子放出部近傍に炭素もしくは炭素化合物を堆積させる（図１０（ｄ）を用いて説明した平面型の通電活性化処理と同様の処理を行えばよい）。
【０１１０】
以上のようにして、図１４（ｆ）に示す垂直型の表面伝導型放出素子を製造した。
【０１１１】
（表示装置に用いた表面伝導型放出素子の特性）
以上、平面型と垂直型の表面伝導型放出素子について素子構成と製法を説明したが、次に表示装置に用いた素子の特性について述べる。
【０１１２】
図１５に、本実施の形態の表示装置に用いた素子の（放出電流Ｉe）対（素子印加電圧Ｖf）特性、および（素子電流Ｉf）対（素子印加電圧Ｖf）特性の典型的な例を示す。なお、放出電流Ｉeは素子電流Ｉfに比べて著しく小さく、同一尺度で図示するのが困難であるうえ、これらの特性は素子の大きさや形状等の設計パラメータを変更することにより変化するものであるため、２本のグラフは各々任意単位で図示した。
【０１１３】
表示装置に用いた素子は、放出電流Ｉeに関して以下に述べる３つの特性を有している。
【０１１４】
第一に、ある電圧（これを閾値電圧Ｖthと呼ぶ）以上の大きさの電圧を素子に印加すると急激に放出電流Ｉeが増加するが、一方、閾値電圧Ｖth未満の電圧では放出電流Ｉeはほとんど検出されない。すなわち、放出電流Ｉeに関して、明確な閾値電圧Ｖthを持った非線形素子である。
【０１１５】
第二に、放出電流Ｉeは素子に印加する電圧Ｖfに依存して変化するため、電圧Ｖfで放出電流Ｉeの大きさを制御できる。
【０１１６】
第三に、素子に印加する電圧Ｖfに対して素子から放出される電流Ｉeの応答速度が速いため、電圧Ｖfを印加する時間の長さによって素子から放出される電子の電荷量を制御できる。
【０１１７】
以上のような特性を有するため、表面伝導型放出素子を表示装置に好適に用いることができた。たとえば多数の素子を表示画面の画素に対応して設けた表示装置において、第一の特性を利用すれば、表示画面を順次走査して表示を行うことが可能である。すなわち、駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖth以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Ｖth未満の電圧を印加する。駆動する素子を順次切り替えてゆくことにより、表示画面を順次走査して表示を行うことが可能である。
【０１１８】
また、第二の特性かまたは第三の特性を利用することにより、発光輝度を制御することができるため、諧調表示を行うことが可能である。
【０１１９】
（多数素子を単純マトリクス配線したマルチ電子源の構造）
次に、上述の表面伝導型放出素子を基板上に配列して単純マトリクス配線したマルチ電子源の構造について述べる。
【０１２０】
図１６に示すのは、前記図７の表示パネル１０００に用いたマルチ電子源の平面図である。基板１００１上には、前記図９で示したものと同様な表面伝導型放出素子が配列され、これらの素子は行方向配線電極１００３と列方向配線電極１００４により単純マトリクス状に配線されている。行方向配線電極１００３と列方向配線電極１００４の交差する部分には、電極間に絶縁層（不図示）が形成されており、電気的な絶縁が保たれている。
【０１２１】
図１６のＡ−Ａ’に沿った断面を図１７に示す。
【０１２２】
なお、このような構造のマルチ電子源は、あらかじめ基板上に行方向配線電極１００３、列方向配線電極１００４、電極間絶縁層（不図示）、および表面伝導型放出素子の素子電極と導電性薄膜を形成した後、行方向配線電極１００３および列方向配線電極１００４を介して各素子に給電して通電フォーミング処理と通電活性化処理を行うことにより製造した。
【０１２３】
図１８は、前記説明の表面伝導型放出素子を電子源として用いたディスプレイパネルに、例えばテレビジョン放送をはじめとする種々の画像情報源より提供される画像情報を表示できるように構成した多機能表示装置の一例を示すための図である。図中、１０００は前述したディスプレイパネル、２１０１はディスプレイパネルの駆動回路、２１０２はディスプレイコントローラ、２１０３はマルチプレクサ、２１０４はデコーダ、２１０５は入出力インターフェース回路、２１０６はＣＰＵ、２１０７は画像生成回路、２１０８および２１０９および２１１０は画像メモリインターフェース回路、２１１１は画像入力インターフェース回路、２１１２および２１１３はＴＶ信号受信回路、２１１４は入力部である。
【０１２４】
（なお、本表示装置は、例えばテレビジョン信号のように映像情報と音声情報の両方を含む信号を受信する場合には、当然映像の表示と同時に音声を再生するものであるが、本発明の特徴と直接関係しない音声情報の受信，分離，再生，処理，記憶などに関する回路やスピーカなどについては説明を省略する）。以下、画像信号の流れに沿って各部の機能を説明してゆく。
【０１２５】
まず、ＴＶ信号受信回路２１１３は、例えば電波や空間光通信などのような無線伝送系を用いて伝送されるＴＶ画像信号を受信するための回路である。受信するＴＶ信号の方式は特に限られるものではなく、例えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式などの諸方式でもよい。また、これらよりさらに多数の走査線よりなるＴＶ信号（例えばＭＵＳＥ方式をはじめとするいわゆる高品位ＴＶ）は、大面積化や大画素数化に適した前記ディスプレイパネルの利点を生かすのに好適な信号源である。ＴＶ信号受信回路２１１３で受信されたＴＶ信号は、デコーダ２１０４に出力される。
【０１２６】
また、ＴＶ信号受信回路２１１２は、例えば同軸ケーブルや光ファイバーなどのような有線伝送系を用いて伝送されるＴＶ画像信号を受信するための回路である。前記ＴＶ信号受信回路２１１３と同様に、受信するＴＶ信号の方式は特に限られるものではなく、また本回路で受信されたＴＶ信号もデコーダ２１０４に出力される。
【０１２７】
また、画像入力インターフェース回路２１１１は、例えばＴＶカメラや画像読み取りスキャナなどの画像入力装置から供給される画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ２１０４に出力される。
【０１２８】
また、画像メモリインターフェース回路２１１０は、ビデオテープレコーダ（以下ＶＴＲと略す）に記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ２１０４に出力される。
【０１２９】
また、画像メモリインターフェース回路２１０９は、ビデオディスクに記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ２１０４に出力される。
【０１３０】
また、画像メモリインターフェース回路２１０８は、いわゆる静止画ディスクのように、静止画像データを記憶している装置から画像信号を取り込むための回路で、取り込まれた静止画像データはデコーダ２１０４に出力される。
【０１３１】
また、入出力インターフェース回路２１０５は、本表示装置と、外部のコンピュータもしくはコンピュータネットワークもしくはプリンタなどの出力装置とを接続するための回路である。画像データや文字データ・図形情報の入出力を行うのはもちろんのこと、場合によっては本表示装置の備えるＣＰＵ２１０６と外部との間で制御信号や数値データの入出力などを行うことも可能である。
【０１３２】
また、画像生成回路２１０７は、前記入出力インターフェース回路２１０５を介して外部から入力される画像データや文字・図形情報や、あるいはＣＰＵ２１０６より出力される画像データや文字・図形情報に基づき表示用画像データを生成するための回路である。本回路の内部には、例えば画像データや文字・図形情報を蓄積するための書き換え可能メモリや、文字コードに対応する画像パターンが記憶されている読みだし専用メモリや、画像処理を行うためのプロセッサなどをはじめとして画像の生成に必要な回路が組み込まれている。本回路により生成された表示用画像データは、デコーダ２１０４に出力されるが、場合によっては前記入出力インターフェース回路２１０５を介して外部のコンピュータネットワークやプリンタ入出力することも可能である。
【０１３３】
また、ＣＰＵ２１０６は、主として本表示装置の動作制御や、表示画像の生成や選択や編集に関わる作業を行う。
【０１３４】
例えば、マルチプレクサ２１０３に制御信号を出力し、ディスプレイパネルに表示する画像信号を適宜選択したり組み合わせたりする。また、その際には表示する画像信号に応じてディスプレイパネルコントローラ２１０２に対して制御信号を発生し、画面表示周波数や走査方法（例えばインターレースかノンインターレースか）や一画面の走査線の数など表示装置の動作を適宜制御する。
【０１３５】
また、前記画像生成回路２１０７に対して画像データや文字・図形情報を直接出力したり、あるいは前記入出力インターフェース回路２１０５を介して外部のコンピュータやメモリをアクセスして画像データや文字・図形情報を入力する。
【０１３６】
なお、ＣＰＵ２１０６は、むろんこれ以外の目的の作業にも関わるものであっても良い。例えば、パーソナルコンピュータやワードプロセッサなどのように、情報を生成したり処理する機能に直接関わっても良い。
【０１３７】
あるいは、前述したように入出力インターフェース回路２１０５を介して外部のコンピュータネットワークと接続し、例えば数値計算などの作業を外部機器と協同して行っても良い。
【０１３８】
また、入力部２１１４は、前記ＣＰＵ２１０６に使用者が命令やプログラム、あるいはデータなどを入力するためのものであり、例えばキーボードやマウスのほか、ジョイスティック，バーコードリーダー，音声認識装置など多様な入力機器を用いる事が可能である。
【０１３９】
また、デコーダ２１０４は、前記２１０７ないし２１１３より入力される種々の画像信号を３原色信号、または輝度信号とＩ信号，Ｑ信号に逆変換するための回路である。なお、同図中に点線で示すように、デコーダ２１０４は内部に画像メモリを備えるのが望ましい。これは、例えばＭＵＳＥ方式をはじめとして、逆変換するに際して画像メモリを必要とするようなテレビ信号を扱うためである。また、画像メモリを備えることにより、静止画の表示が容易になる、あるいは前記画像生成回路２１０７およびＣＰＵ２１０６と協同して画像の間引き，補間，拡大，縮小，合成をはじめとする画像処理や編集が容易に行えるようになるという利点が生まれるからである。
【０１４０】
また、マルチプレクサ２１０３は、前記ＣＰＵ２１０６より入力される制御信号に基づき表示画像を適宜選択するものである。すなわち、マルチプレクサ２１０３はデコーダ２１０４から入力される逆変換された画像信号のうちから所望の画像信号を選択して駆動回路２１０１に出力する。その場合には、一画面表示時間内で画像信号を切り替えて選択することにより、いわゆる多画面テレビのように、一画面を複数の領域に分けて領域によって異なる画像を表示することも可能である。
【０１４１】
また、ディスプレイパネルコントローラ２１０２は、前記ＣＰＵ２１０６より入力される制御信号に基づき駆動回路２１０１の動作を制御するための回路である。
【０１４２】
まず、ディスプレイパネルの基本的な動作にかかわるものとして、例えばディスプレイパネルの駆動用電源（図示せず）の動作シーケンスを制御するための信号を駆動回路２１０１に対して出力する。また、ディスプレイパネルの駆動方法に関わるものとして、例えば画面表示周波数や走査方法（例えばインターレースかノンインターレースか）を制御するための信号を駆動回路２１０１に対して出力する。
【０１４３】
また、場合によっては表示画像の輝度やコントラストや色調やシャープネスといった画質の調整に関わる制御信号を駆動回路２１０１に対して出力する場合もある。
【０１４４】
また、駆動回路２１０１は、ディスプレイパネル１０００に印加する駆動信号を発生するための回路であり、前記マルチプレクサ２１０３から入力される画像信号と、前記ディスプレイパネルコントローラ２１０２より入力される制御信号に基づいて動作するものである。
【０１４５】
以上、各部の機能を説明したが、図１８に例示した構成により、本表示装置においては多様な画像情報源より入力される画像情報をディスプレイパネル１０００に表示する事が可能である。すなわち、テレビジョン放送をはじめとする各種の画像信号はデコーダ２１０４において逆変換された後、マルチプレクサ２１０３において適宜選択され、駆動回路２１０１に入力される。一方、ディスプレイコントローラ２１０２は、表示する画像信号に応じて駆動回路２１０１の動作を制御するための制御信号を発生する。駆動回路２１０１は、上記画像信号と制御信号に基づいてディスプレイパネル１０００に駆動信号を印加する。これにより、ディスプレイパネル１０００において画像が表示される。これらの一連の動作は、ＣＰＵ２１０６により統括的に制御される。
【０１４６】
また、本表示装置においては、前記デコーダ２１０４に内蔵する画像メモリや、画像生成回路２１０７およびＣＰＵ２１０６が関与することにより、単に複数の画像情報の中から選択したものを表示するだけでなく、表示する画像情報に対して、例えば拡大，縮小，回転，移動，エッジ強調，間引き，補間，色変換，画像の縦横比変換などをはじめとする画像処理や、合成，消去，接続，入れ換え，はめ込みなどをはじめとする画像編集を行う事も可能である。また、本実施の形態の説明では特に触れなかったが、上記画像処理や画像編集と同様に、音声情報に関しても処理や編集を行うための専用回路を設けても良い。
【０１４７】
したがって、本表示装置は、テレビジョン放送の表示機器，テレビ会議の端末機器，静止画像および動画像を扱う画像編集機器，コンピュータの端末機器，ワードプロセッサをはじめとする事務用端末機器，ゲーム機などの機能を一台で兼ね備える事が可能で、産業用あるいは民生用として極めて応用範囲が広い。
【０１４８】
なお、上記図１８は、表面伝導型放出素子を電子源とするディスプレイパネルを用いた表示装置の構成の一例を示したにすぎず、これのみに限定されるものではない事は言うまでもない。例えば、図１８の構成要素のうち使用目的上必要のない機能に関わる回路は省いても差し支えない。またこれとは逆に、使用目的によってはさらに構成要素を追加しても良い。例えば、本表示装置をテレビ電話機として応用する場合には、テレビカメラ，音声マイク，照明機，モデムを含む送受信回路などを構成要素に追加するのが好適である。
【０１４９】
本表示装置においては、とりわけ表面伝導型放出素子を電子源とするディスプレイパネルが容易に薄形化できるため、表示装置全体の奥行きを小さくすることが可能である。それに加えて、表面伝導型放出素子を電子源とするディスプレイパネルは大画面化が容易で輝度が高く視野角特性にも優れるため、本表示装置は臨場感あふれ迫力に富んだ画像を視認性良く表示する事が可能である。
【０１５０】
以上説明したように本実施の形態によれば、パルス幅変調により駆動される（ｍ×ｎ）マトリクス配列された表面伝導型放出素子を用いた表示パネルにおいて、隣接する配線間のクロストークによる、選択駆動されている配線上の実効印加電圧が低下するのを抑えることができ、これにより良好な階調特性を有する画像を表示できる。
【０１５１】
以上説明したように本実施の形態によれば、隣接する配線間での浮遊容量に伴う信号レベルの変動を抑えて、所定の輝度を忠実に再現して画像を表示できるとともに、表示素子を駆動する時間を十分に確保できるという効果がある。
【０１５２】
以上述べた実施の形態においては、表示素子として電子放出素子、特には表面伝導型放出素子を用いる例を示したが、ＦＥ型、ＭＩＭ型、等の他の電子放出素子を用いることもできる。また、他の発光素子、例えばＥＬ素子を用いることができる。特に本願に関わる発明は、線順次駆動を採用している構成に有効である。
【０１５３】
【発明の効果】
以上説明したように、本願に関わる発明によれば、好適な画像表示が実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の画像表示装置の回路構成を示すブロック図である。
【図２】本発明の課題を説明するための図である。
【図３】図１の回路による効果を説明するための図である。
【図４】本発明の実施の形態１，２の画像表示装置の動作タイミングを説明する図である。
【図５】従来知られたＭＩＭ型の電子放出素子の一例を示す図である。
【図６】電子放出素子の配線方法を説明する図である。
【図７】本発明の実施の形態の画像表示装置の表示パネルの一部を切り欠いて示した斜視図である。
【図８】本実施の形態の表示パネルのフェースプレートの蛍光体配列を例示した平面図である。
【図９】本実施の形態で用いた平面型の表面伝導型放出素子の平面図（Ａ），断面図（Ｂ）である。
【図１０】平面型の表面伝導型放出素子の製造工程を示す断面図である。
【図１１】通電フォーミング処理の際の印加電圧波形を示す図である。
【図１２】通電活性化処理の際の印加電圧波形（ａ），放電電流Ｉeの変化（ｂ）を示す図である。
【図１３】本実施の形態で用いた垂直型の表面伝導型放出素子の断面図である。
【図１４】垂直型の表面伝導型放出素子の製造工程を示す断面図である。
【図１５】本実施の形態の表面伝導型放出素子の典型的な特性を示すグラフである。
【図１６】本実施の形態で用いたマルチ電子源の基板の平面図である。
【図１７】図８のＡ−Ａ’の断面図である。
【図１８】本発明の実施の形態の画像表示装置を用いた多機能画像表示装置のブロック図である。
【図１９】従来知られた表面伝導型放出素子の一例を示す図である。
【図２０】従来知られたＦＥ型電子放出素子の一例を示す図である。
【符号の説明】
２ アナログ信号処理部
３ Ａ／Ｄ部
４ 同期信号分離部
５ タイミング発生部
６ 水平シフトレジスタ
７ １ラインメモリ
８ 垂直シフトレジスタ
９ 行配線駆動部
１０ 列配線駆動部
１１ 表示パネル部
１００ トランジスタ
１０１ パルス幅変調回路(PWM GEN)
１０３，１０４，１１０ スイッチ回路
１０２ ダイオード
【発明の属する技術分野】
本発明は、画像表示装置の駆動回路、それを用いた画像表示装置及びそれらの駆動方法に関する。
【０００２】
【従来の技術】
近年、薄型大画面表示装置の研究開発が盛んに行われている。本発明者は、薄型大画面表示装置として、冷陰極を電子源に用いた研究を行っている。
【０００３】
従来から、電子放出素子として熱陰極素子と冷陰極素子の２種類が知られている。このうち冷陰極素子では、例えば表面伝導型放出素子や、電界放出型素子（以下ＦＥ型と記す）や、金属／絶縁層／金属型放出素子（以下ＭＩＭ型と記す）などが知られている。
【０００４】
表面伝導型放出素子としては、例えば、M. I. Elinson, Radio E-ng. Electron Phys., 10, 1290, (1965)や、後述する他の例が知られている。
【０００５】
表面伝導型放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。この表面伝導型放出素子としては、前記エリンソン(Elinson)等によるＳｎＯ2薄膜を用いたものの他に、Ａｕ薄膜によるもの［G. Dittmer：“Thin Solid Films”, 9,317 (1972)］や、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの［M. Hartwell and C. G. Fonstad：”IEEE Trans. ED Conf.”，519 (1975)］や、カーボン薄膜によるもの［荒木久 他：真空、第２６巻、第１号、２２（１９８３）］等が報告されている。
【０００６】
これらの表面伝導型放出素子の素子構成の典型的な例として、図１９に前述のM. Hartwellらによる素子の平面図を示す。同図において、３００１は基板で、３００４はスパッタで形成された金属酸化物よりなる導電性薄膜である。導電性薄膜３００４は図示のようにＨ字形の平面形状に形成されている。この導電性薄膜３００４に、後述の通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部３００５が形成される。図中の間隔Ｌは、０．５〜１［ｍｍ］，幅Ｗは、０．１［ｍｍ］に設定されている。尚、図示の便宜から、電子放出部３００５は導電性薄膜３００４の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【０００７】
M. Hartwellらによる素子をはじめとして上述の表面伝導型放出素子においては、電子放出を行う前に導電性薄膜３００４に通電フォーミングと呼ばれる通電処理を施すことにより電子放出部３００５を形成するのが一般的であった。即ち、通電フォーミングとは、通電により電子放出部を形成するものであり、例えば前記導電性薄膜３００４の両端に一定の直流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっくりとしたレートで昇圧する直流電圧を印加して通電し、導電性薄膜３００４を局所的に破壊もしくは変形もしくは変質せしめ、電気的に高抵抗な状態の電子放出部３００５を形成することである。尚、局所的に破壊もしくは変形もしくは変質した導電性薄膜３００４の一部には亀裂が発生する。この通電フォーミング後に導電性薄膜３００４に適宜の電圧を印加した場合には、前記亀裂付近において電子放出が行われる。
【０００８】
上述の表面伝導型放出素子は、構造が単純で製造も容易であることから、大面積にわたり多数の素子を形成できる利点がある。そこで、例えば本出願人による特開昭６４−３１３３２号公報において開示されるように、多数の素子を配列して駆動するための方法が研究されている。
【０００９】
ＦＥ型の例としては、例えば、W. P. Dyke & W. W. Dolan，“Field emission”, Advance in Electron Physics, 8, 89 (1956)や、或は、C. A. Spindt，“Physical properties of thin-film field emission cathodes with molybdenium cones”, J. Appl. Phys., 47, 5248 (1976)などが知られている。
【００１０】
このＦＥ型の素子構成の典型的な例として、図２０に前述のC. A. Spindtらによる素子の断面図を示す。同図において、３０１０は基板で、３０１１は導電材料よりなるエミッタ配線、３０１２はエミッタコーン、３０１３は絶縁層、３０１４はゲート電極である。本素子は、エミッタコーン３０１２とゲート電極３０１４の間に適宜の電圧を印加することにより、エミッタコーン３０１２の先端部より電界放出を起こさせるものである。また、ＦＥ型の他の素子構成として、図２０のような積層構造ではなく、基板上に基板平面とほぼ平行にエミッタとゲート電極を配置した例もある。
【００１１】
また、ＭＩＭ型の例としては、例えば、C. A. Mead，“Operation of tunnel-emission Devices, J. Appl. Phys., 32,646 (1961)などが知られている。このＭＩＭ型の素子構成の典型的な例を図５に示す。同図は断面図であり、図において、３０２０は基板で、３０２１は金属よりなる下電極、３０２２は厚さ１００オングストローム程度の薄い絶縁層、３０２３は厚さ８０〜３００オングストローム程度の金属よりなる上電極である。ＭＩＭ型においては、上電極３０２３と下電極３０２１の間に適宜の電圧を印加することにより、上電極３０２３の表面より電子放出を起こさせるものである。
【００１２】
上述の冷陰極素子は、熱陰極素子と比較して低温で電子放出を得ることができるため、加熱用ヒータを必要としない。従って、熱陰極素子よりも構造が単純であり、微細な素子を作成可能である。また、基板上に多数の素子を高い密度で配置しても、基板の熱溶融などの問題が発生しにくい。また、熱陰極素子がヒータの加熱により動作するため応答速度が遅いのとは異なり、冷陰極素子の場合には応答速度が速いという利点もある。このため、冷陰極素子を応用するための研究が盛んに行われてきている。
【００１３】
例えば、表面伝導型放出素子は、冷陰極素子のなかでも特に構造が単純で製造も容易であることから、大面積にわたり多数の素子を形成できる利点がある。そこで、例えば本出願人による特開昭６４−３１３３２号公報において開示されるように、多数の素子を配列して駆動するための方法が研究されている。
【００１４】
また、表面伝導型放出素子の応用については、例えば、画像表示装置、画像記録装置などの画像形成装置や、荷電ビーム源、等が研究されている。
【００１５】
特に、画像表示装置への応用としては、例えば本出願人によるＵＳＰ５，０６６，８８３や特開平２−２５７５５１号公報や特開平４−２８１３７号公報において開示されているように、表面伝導型放出素子と電子の照射により発光する蛍光体とを組み合わせて用いた画像表示装置が研究されている。表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、従来の他の方式の画像表示装置よりも優れた特性が期待されている。例えば、近年普及してきた液晶表示装置と比較しても、自発光型であるためバックライトを必要としない点や、視野角が広い点が優れていると言える。
【００１６】
また、ＦＥ型素子を多数個並べて駆動する方法は、例えば本出願人によるＵＳＰ４，９０４，８９５に開示されている。また、ＦＥ型を画像表示装置に応用した例として、例えば、R. Meyerらにより報告された平板型表示装置が知られている。[R. Meyer:“Recent Development on Microtips Display at LETI”，Tech. Digest of 4th Int. Vacuum Microelectronics Conf., Nagahama, pp. 6-9 (1991)]。
【００１７】
また、ＭＩＭ型を多数個並べて画像表示装置に応用した例は、例えば本出願人による特開平３−５５７３８号公報に開示されている。
【００１８】
本願発明者らは、上記従来技術に記載したものをはじめとして、さまざまな材料、製法、構造の表面伝導型放出素子を試みてきた。さらに、多数の表面伝導型放出素子を配列したマルチ電子源、並びにこのマルチ電子源を応用した画像表示装置に付いて研究を行ってきた。例えば図６に示す電気的な配線方法によるマルチ電子源を試みてきた。即ち、表面伝導型放出素子を２次元的に多数個配列し、これらの素子を図示のようにマトリクス状に配線したマルチ電子源である。
【００１９】
図中、４００１は表面伝導型放出素子を模式的に示したもの、４００２は行方向配線、４００３は列方向配線である。行方向配線４００２及び列方向配線４００３は、実際には有限の電気抵抗を有するものであるが、図においては配線抵抗４００４及び４００５として示されている。上述のような配線方法を、単純マトリクス配線と呼ぶ。なお、図示の便宜上、６×６のマトリクスで示しているが、マトリクスの規模はむろんこれに限ったわけではなく、例えば画像表示す値用のマルチ電子源の場合には、所望の画像表示を行うのに足りるだけの素子を配列し配線するものである。
【００２０】
このように表面伝導型放出素子を単純マトリクス配線したマルチ電子源においては、所望の電子ビームを出力させるため、行方向配線４００２および列方向配線４００３に適宜の電気信号を印加する。例えば、マトリクスの中の任意の１行の表面伝導型放出素子を駆動するには、選択する行の行方向配線４００２には選択電圧Ｖｓを印加し、同時に非選択の行の行方向配線４００２には非選択電圧Ｖｎｓを印加する。これと同期して列方向配線４００３に電子ビームを出力するための駆動電圧Ｖｅを印加する。この方法によれば、配線抵抗４００４及び４００５による電圧効果を無視すれば、選択する行の表面伝導型放出素子には（Ｖｅ−Ｖｓ）の電圧が印加され、また非選択行の表面伝導型放出素子には（Ｖｅ−Ｖｎｓ）の電圧が印加される。ここでＶｅ，Ｖｓ，Ｖｎｓを適宜の大きさの電圧にすれば、選択する行の表面伝導型放出素子だけから所望の強度の電子ビームが出力されるはずであり、また列方向配線の各々に異なる駆動電圧Ｖｅを印加すれば、選択する行の素子の各々から異なる強度の電子ビームが出力されるはずである。また、表面伝導型放出素子の応答速度は高速であるため、駆動電圧Ｖｅを印加する時間の長さを変えれば、電子ビームが出力される時間の長さも変えることができるはずである。
【００２１】
以下、選択時の素子印加電圧（Ｖｅ−Ｖｓ）をＶfと呼ぶ。
【００２２】
さらに、上述のように単純マトリクス配線したマルチ電子源から電子ビームを得る別の方法として、列方向配線に駆動電圧Ｖｅを印加するための電圧源を接続するのではなく駆動電流を供給するための電流源を接続して、選択する行の行方向配線には選択電圧Ｖｓを印加し、同時に非選択の行の行方向配線には非選択電圧Ｖｎｓを印加して駆動する方法もある。これにより、表面伝導型放出素子の強い閾値特性により、その選択された行の素子だけから電子ビームが得ることができる。ここで電子源に流れる電流を、以下素子電流Ｉfと呼び、放出される電子ビーム電流を放出電流Ｉeと呼ぶ。
【００２３】
従って、表面伝導型放出素子を単純マトリクス配線したマルチ電子源はいろいろな応用の可能性があり、例えば画像情報に応じた電気信号を適宜印加すれば、画像表示装置用の電子源として好適に用いることができる。
【００２４】
【発明が解決しようとする課題】
本願では、より正確に画像を表示できる構成を実現することを課題とする。
【００２５】
【課題を解決するための手段】
本願における画像表示装置の発明の一つは以下のように構成される。
【００２６】
複数の行配線と、該行配線と交叉する複数の列配線とによって、マトリックス状に接続される複数の表示素子と、該表示素子に対して画像信号をパルス幅変調したパルス幅変調信号を出力する駆動回路とを有する画像表示装置であって、
前記駆動回路は、選択された行配線に接続される複数の前記表示素子に対して立ち上がりのタイミングが揃ったパルス幅変調信号を複数の列配線を介して出力し、かつ、前記パルス幅変調信号の立下り時に画像表示状態の第１の波高値から画像非表示状態の第２の波高値になるまでの時間が、前記パルス幅変調信号の立ち上がり時に画像非表示状態の前記第２の波高値から画像表示状態の前記第１の波高値になるまでの時間よりも長いことを特徴とする。
【００２７】
また本願における画像表示装置の発明の一つは以下のように構成される。
【００２８】
複数の行配線と、該行配線と交叉する複数の列配線とによって、マトリックス状に接続される複数の表示素子と、該表示素子に対して画像信号をパルス幅変調したパルス幅変調信号を出力する駆動回路とを有する画像表示装置であって、
前記駆動回路は、選択された行配線に接続される複数の前記表示素子に対して立ち下がりのタイミングが揃ったパルス幅変調信号を複数の列配線を介して出力し、かつ、前記パルス幅変調信号の立上がり時に画像非表示状態の第２の波高値から画像表示状態の第１の波高値になるまでの時間が、前記パルス幅変調信号の立ち下がり時に画像表示状態の前記第１の波高値から画像非表示状態の前記第２の波高値になるまでの時間よりも長いことを特徴とする。
【００２９】
また本願における画像表示装置の発明の一つは以下のように構成される。
【００３３】
また、上述の各発明において、前記駆動回路は、前記信号の波高値を立ち上げる回路と立ち下げる回路とを有すると好適である。
【００３４】
また、上述の各発明において、前記駆動回路は、表示すべき画像の輝度に応じたパルス幅の信号を出力するものであるとよい。
【００３５】
また、前記表示素子は電子放出素子を有するものを好適に採用しうる。特に、該電子放出素子から放出される電子により発光する蛍光体と組み合わせて用いると好適である。特に表面伝導型放出素子を用いると好適である。
【００４４】
【発明の実施の形態】
表示素子を駆動電圧を印加もしくは駆動電流を印加し、パルス幅変調を行うことで所望のビーム出力が得られるが、その駆動手段からマルチ電子源までの有限の長さをもつ配線のインダクタンス成分や、隣接する配線間の容量成分、浮遊容量成分などが原因となって発生する共振によるパルス印加（立ち上がり）時のリンギングを抑制するために、駆動電流を印加する方式もしくは駆動電圧を印加する場合も電流制限を施す方式をとることができる。一方、パルス印加終了時（立ち下がり）時においては、浮遊容量により蓄積された電荷を速やかに放電させ立ち下がり時間を短くするために、スイッチング手段を設け、低インピーダンスである電圧バイアスを印加することができる。これらの手段により、マルチ電子源の印加電圧の定格値を超えるようなリンギングの発生を防ぎつつ、各素子の駆動を行うことができる。
【００４５】
しかし、上記構成においても、別の問題が発生していた。
【００４６】
即ち、図２に示すように、隣接する２本（あるいはそれ以上）の配線間にパルス幅の異なるパルス信号が印加された時に、幅の長い方のパルスが配線間容量により隣の先に立ち下がったパルス信号の影響を受けて信号レベルが低下し、実効印加量が低下してしまう現象が発生する。このような現象により、パルス幅で階調表現している場合には、隣接配線の影響で階調性に誤差が発生することになる。特に、大画面のパネルを構成する場合は配線間容量が増大し、この階調性の誤差が大きくなってしまうという問題がある。一方同時に複数の素子を駆動する構成において、信号の立ち下がりを揃えた信号によりパルス幅変調を行う場合は、信号の立ち上がり時に同様の問題が生じうる。
【００４７】
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
【００４８】
（実施の形態１）
図１は、本発明の実施の形態１の画像表示装置の回路構成を示すブロック図、図３は図１の回路による効果を説明するための図、図４は図１の各部の信号タイミングを示す波形図である。
【００４９】
図１において、１１はｍ×ｎのマトリクス状に、後述する素子電圧−放出電流特性を有する表面伝導型放出素子を複数配列した表示パネルである。１は映像信号を入力するための映像入力信号端子、２はアナログ信号処理部で、Ａ／Ｄ変換部３において映像輝度信号を所定の階調数でデジタル化するために、アナログ映像信号の黒レベルのクランプや振幅レベルの調整、帯域制限などを行う。４は同期分離部で、入力した映像信号から同期信号（水平、垂直同期信号など）を分離している。５はタイミング発生部で、同期分離部４から出力される同期信号を入力し、Ａ／Ｄ部３や各種部分に必要なタイミング信号を供給している。
【００５０】
Ａ／Ｄ部３は映像アナログ輝度信号を１水平期間当たりｎ個のシリアルデジタル信号に変換して出力しており、このデジタル信号は水平シフトレジスタ６に送られて保持され、パラレル信号に変換されて１ラインメモリ７に送られて記憶される。列配線駆動部１０は、各列配線毎に、入力される輝度データに応じた後述のＰＷＭジェネレータ１０１の出力パルス信号がオンの時にスイッチ回路１０３を介して列配線に電流を印加するための電流源Ｉ１と、輝度データがオフの時にスイッチ回路１０３を通して電流源Ｉ２で電流制限された直流バイアス電圧（接地レベル）を与えるためのベース接地トランジスタ１００と、それらのオン・オフを切り替える輝度データに比例したパルス幅の信号を出力するＰＷＭジェネレータ(PWN GEN)１０１を備える。本実施の形態では、同時に駆動する素子に対して立ち上がりを概略揃えたパルス幅変調信号を与える構成を採用しており、輝度データに応じて信号の立ち下がりのタイミングを変える。即ち、スイッチ回路１０３は、ＰＷＭジェネレータ(PWN GEN)１０１からのパルス信号（輝度データ）がハイレベルのときに電流源Ｉ１からの電流を列配線に流し、そのパルス信号がロウレベルになると、その列配線をトランジスタ１００側に接続するとともに、そのトランジスタ１００をオンさせている。ここで輝度データがハイレベルの時に素子に印加する電圧が定格値を超えないための保護として、列配線に印加される電圧をＶｍにクリップするためのダイオード１０２も備えている。尚、この列配線駆動部１０の電流源Ｉ２に接続されている電位Ｖssは、グランドレベル或いは−数Ｖ程度であっても良い。またＶddは図３の電位Ｖeとほぼ同等の電位である。
【００５１】
行配線駆動部９は、表示パネル１１の各行毎に行配線に直流電圧バイアスＶｓを印加するか、行配線を接地するかを選択するスイッチ回路１１０を有し、垂直シフトレジスタ８からの出力信号により、これらスイッチ回路１１０の接続を順次切り換えて表示パネル１１の各行に順に直流電圧バイアスＶｓを印加することにより、表示パネル１１の各ラインを順次走査・駆動される。この垂直シフトレジスタは、例えばタイミング発生部５よりの水平同期信号を入力し、その水平同期信号を入力する毎に、行配線を順次切り換えて選択するように信号を出力している。
【００５２】
この列配線の駆動電圧波形は、図２に示すようなパルス信号のオフ（立下がり）時、トランジスタ１００により低インピーダンスで接地レベルに切替えられる。これにより、隣接する行配線間での浮遊容量による実効電圧の低下（クロストークと称する）が、図３に示すように電流制限を施すことにより改善される。
【００５３】
次に図４を参照して、図１の回路の動作を説明する。
【００５４】
図４において、４０１は映像信号入力端子１に入力されるアナログ映像信号を示し、４０２はこのアナログ映像信号をＡ／Ｄ変換し、水平シフトレジスタ６及び１ラインメモリ７を介して列配線駆動部１０に入力される各ライン毎のデジタルデータを示している。４０３は１ライン分、即ち、ｎ個のパルス幅変調回路１００より出力されるパルス幅変調信号を示しており、これら各パルス信号のパルス幅は、デジタル輝度データの輝度に応じたパルス幅となっている。４０４は垂直シフトレジスタ８の出力信号を示し、水平同期信号が入力される度に行配線を順次切り換えて選択している。４０５は各行配線に印加される電位を示しており、垂直シフトレジスタ８の出力信号により選択された行配線に電位Ｖsが印加される様子を示している。
【００５５】
この例においては、パルスの立ち上がりは電流源Ｉ１によって制御し、立ち下がりは電流源Ｉ２によって制御する。本実施の形態では、対角３０インチの表示装置を用い、図３に示すように、信号の立ち上がり時間を２５０ｎｓとし、信号の立下り時間を５００ｎｓとした。これによりクロストークを好適に抑制できるとともに、パルス幅変調に必要な電子放出時間を十分に確保することが出来た。特に輝度階調を好適に表現することが出来た。ここで、変調に関わる電位範囲において、非表示側の電位と表示側の電位の間の電位差の１０％に相当する電位分だけ非表示側の電位から表示側の電位に近づいた時の時刻から前記電位差の９０％に相当する電位分だけ表示側の電位に近づいた時の時刻の間の時間間隔を立ち上がり時間とし、その逆を立下り時間とした。
【００５６】
また本実施の形態では、同時に駆動する素子に対して印加する信号の立ち上がりのタイミングを概略揃えた構成としたが、同時に駆動する素子に対して印加する信号の立ち下がりのタイミングを概略揃え、同時に駆動する素子に対して印加する信号の立ち上がりのタイミングをそれぞれ制御してパルス幅変調を行う構成においても、本願に関わる発明を適用できる。この場合は、立ち上がりの時間を立ち下がりの時間よりも長く取ればよい。
【００５７】
＜本実施の形態の表面伝導型放出素子の製法及び用途説明＞
図７は、本実施の形態の表示パネル１０００の外観斜視図であり、その内部構造を示すために表示パネル１０００の１部を切り欠いて示している。
【００５８】
図中、１００５はリアプレート、１００６は側壁、１００７はフェースプレートであり、１００５〜１００７により表示パネルの内部を真空に維持するための気密容器を形成している。この気密容器を組み立てるにあたっては、各部材の接合部に十分な強度と気密性を保持させるため封着する必要があるが、例えばフリットガラスを接合部に塗布し、大気中あるいは窒素雰囲気中で、４００℃〜５００℃で１０分以上焼成することにより封着を達成した。気密容器内部を真空に排気する方法については後述する。
【００５９】
リアプレート１００５には、基板１００１が固定されているが、この基板１００１上には表面伝導型放出素子１００２がＮ×Ｍ個形成されている（ここでＮ，Ｍは２以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。例えば、高品位テレビジョンの表示を目的とした表示装置においては、Ｎ＝３０００，Ｍ＝１０００以上の数を設定することが望ましい。本実施の形態においては、Ｎ＝３０７２，Ｍ＝１０２４とした）。前記Ｎ×Ｍ個の表面伝導型放出素子１００２は、Ｍ本の行方向配線１００３とＮ本の列方向配線１００４により単純マトリクス配線されている。前記１００１〜１００４によって構成される部分をマルチ電子源と呼ぶ。なお、マルチ電子源の製造方法や構造については、後で詳しく述べる。
【００６０】
本実施の形態においては、気密容器のリアプレート１００５にマルチ電子源の基板１００１を固定する構成としたが、マルチ電子源の基板１００１が十分な強度を有するものである場合には、気密容器のリアプレートとしてマルチ電子源の基板１００１自体を用いてもよい。
【００６１】
また、フェースプレート１００７の下面には、蛍光膜１００８が形成されている。本実施の形態の表示パネル１０００はカラー表示用であるため、蛍光膜１００８の部分にはＣＲＴの分野で用いられる赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色の蛍光体が塗り分けられている。各色の蛍光体は、たとえば図８（Ａ）に示すようにストライプ状に塗り分けられ、各色の蛍光体のストライプの間には黒色の導電体１０１０が設けてある。この黒色の導電体１０１０を設ける目的は、電子の照射位置に多少のずれがあっても表示色にずれが生じないようにするためや、外光の反射を防止して表示コントラストの低下を防ぐため、更には電子による蛍光膜のチャージアップを防止するためなどである。黒色の導電体１０１０には、黒鉛を主成分として用いたが、上記の目的に適するものであればこれ以外の材料を用いても良い。
【００６２】
また、３原色の蛍光体の塗り分け方は図８（Ａ）に示したストライプ状の配列に限られるものではなく、たとえば図８（Ｂ）に示すようなデルタ状配列や、それ以外の配列であってもよい。なお、モノクロームの表示パネルを作成する場合には、単色の蛍光体材料を蛍光膜１００８に用いればよく、また黒色導電材料は必ずしも用いなくともよい。
【００６３】
また、蛍光膜１００８のリアプレート側の面には、ＣＲＴの分野では公知のメタルバック１００９を設けてある。このメタルバック１００９を設けた目的は、蛍光膜１００８が発する光の一部を鏡面反射して光利用率を向上させるため、負イオンの衝突から蛍光膜１００８を保護するため、電子加速電圧を印加するための電極として作用させるため、蛍光膜１００８を励起した電子の導電路として作用させるためなどである。このメタルバック１００９は、蛍光膜１００８をフェースプレート基板１００７上に形成した後、蛍光膜表面を平滑化処理し、その上にアルミニウムを真空蒸着する方法により形成した。なお、蛍光膜１００８に低電圧用の蛍光体材料を用いた場合には、メタルバック１００９は用いない。
【００６４】
また、本実施の形態では用いなかったが、加速電圧の印加用や蛍光膜の導電性向上を目的として、フェースプレート基板１００７と蛍光膜１００８との間に、例えばＩＴＯを材料とする透明電極を設けてもよい。
【００６５】
また、Ｄx1〜ＤxMおよびＤy1〜ＤyNおよびＨｖは、当該表示パネル１０００と不図示の電気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。Ｄx1〜ＤxMはマルチ電子源の行方向配線１００３と、Ｄy1〜ＤyNはマルチ電子源の列方向配線１００４と、Ｈｖはフェースプレートのメタルバック１００９とそれぞれ電気的に接続している。
【００６６】
また、気密容器内部を真空に排気するには、気密容器を組み立てた後、不図示の排気管と真空ポンプとを接続し、気密容器内を１０のマイナス７乗［torr］程度の真空度まで排気する。その後、排気管を封止するが、気密容器内の真空度を維持するために、封止の直前あるいは封止後に気密容器内の所定の位置にゲッター膜（不図示）を形成する。ゲッター膜とは、たとえばＢａを主成分とするゲッター材料をヒータもしくは高周波加熱により加熱し蒸着して形成した膜であり、該ゲッター膜の吸着作用により気密容器内は１×１０マイナス５乗乃至１×１０マイナス７乗［torr］の真空度に維持される。
【００６７】
以上、本発明の実施の形態の表示パネル１０００の基本構成と製法を説明した。
【００６８】
次に、この実施の形態の表示パネル１０００に用いたマルチ電子源の製造方法について説明する。本実施の形態の画像表示装置に用いるマルチ電子源は、表面伝導型放出素子を単純マトリクス配線した電子源であれば、表面伝導型放出素子の材料や形状あるいは製法に制限はない。したがって、例えば表面伝導型放出素子やＦＥ型、或いはＭＩＭ型等の冷陰極素子を用いることができる。しかしながら、本願発明者らは、表面伝導型放出素子の中では、電子放出部もしくはその周辺部を微粒子膜から形成したものが電子放出特性に優れ、しかも製造が容易に行えることを見出している。したがって、高輝度で大画面の画像表示装置のマルチ電子源に用いるには、最も好適であると言える。そこで、上記実施の形態の表示パネルにおいては、電子放出部もしくはその周辺部を微粒子膜から形成した表面伝導型放出素子を用いた。そこで、まず好適な表面伝導型放出素子について基本的な構成と製法および特性を説明し、その後で多数の素子を単純マトリクス配線したマルチ電子源の構造について述べる。
【００６９】
（表面伝導型放出素子の好適な素子構成と製法）
電子放出部もしくはその周辺部を微粒子膜から形成する表面伝導型放出素子の代表的な構成には、平面型と垂直型の２種類があげられる。
【００７０】
（平面型の表面伝導型放出素子）
まず最初に、平面型の表面伝導型放出素子の素子構成と製法について説明する。図９に示すのは、平面型の表面伝導型放出素子の構成を説明するための平面図（Ａ）および断面図（Ｂ）である。図中、１１０１は基板、１１０２と１１０３は素子電極、１１０４は導電性薄膜、１１０５は通電フォーミング処理により形成した電子放出部、１１１３は通電活性化処理により形成した薄膜である。
【００７１】
基板１１０１としては、たとえば、石英ガラスや青板ガラスをはじめとする各種ガラス基板や、アルミナをはじめとする各種セラミクス基板、あるいは上述の各種基板上に、例えばＳｉＯ2を材料とする絶縁層を積層した基板などを用いることができる。
【００７２】
また、基板１１０１上に基板面と平行に対向して設けられた素子電極１１０２と１１０３は、導電性を有する材料によって形成されている。たとえば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，Ａｇ等をはじめとする金属、あるいはこれらの金属の合金、あるいはＩｎ2Ｏ3−ＳｎＯ2をはじめとする金属酸化物、ポリシリコンなどの半導体、などの中から適宜材料を選択して用いればよい。電極を形成するには、たとえば真空蒸着などの製膜技術とフォトリソグラフィ、エッチングなどのパターニング技術を組み合わせて用いれば容易に形成できるが、それ以外の方法（たとえば印刷技術）を用いて形成してもさしつかえない。
【００７３】
素子電極１１０２と１１０３の形状は、当該電子放出素子の応用目的に合わせて適宜設計される。一般的には、電極間隔Ｌは通常は数百オングストロームから数百マイクロメータの範囲から適当な数値を選んで設計されるが、なかでも表示装置に応用するために好ましいのは数マイクロメータより数十マイクロメータの範囲である。また、素子電極の厚さｄについては、通常は数百オングストロームから数マイクロメータの範囲から適当な数値が選ばれる。
【００７４】
また、導電性薄膜１１０４の部分には微粒子膜を用いる。ここで述べた微粒子膜とは、構成要素として多数の微粒子を含んだ膜（島状の集合体も含む）のことをさす。微粒子膜を微視的に調べれば、通常は、個々の微粒子が離間して配置された構造か、あるいは微粒子が互いに隣接した構造か、あるいは微粒子が互いに重なり合った構造が観測される。
【００７５】
微粒子膜に用いた微粒子の粒径は、数オングストロームから数千オングストロームの範囲に含まれるものであるが、中でも好ましいのは１０オングストロームから２００オングストロームの範囲のものである。また、微粒子膜の膜厚は、以下に述べるような諸条件を考慮して適宜設定される。即ち、素子電極１１０２或は１１０３と電気的に良好に接続するのに必要な条件、後述する通電フォーミングを良好に行うのに必要な条件、微粒子膜自身の電気抵抗を後述する適宜の値にするために必要な条件、などである。具体的には、数オングストロームから数千オングストロームの範囲のなかで設定するが、なかでも好ましいのは１０オングストロームから５００オングストロームの間である。
【００７６】
また、微粒子膜を形成するのに用いられうる材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂなどをはじめとする金属や、ＰｄＯ，ＳｎＯ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3などをはじめとする酸化物や、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，ＹＢ4，ＧｄＢ4などをはじめとする硼化物や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣなどをはじめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などをはじめとする窒化物や、Ｓｉ，Ｇｅ，などをはじめとする半導体や、カーボン、などがあげられ、これらの中から適宜選択される。
【００７７】
以上述べたように、導電性薄膜１１０４を微粒子膜で形成したが、そのシート抵抗値については、１０の３乗から１０の７乗［オーム／□］の範囲に含まれるよう設定した。
【００７８】
なお、導電性薄膜１１０４と素子電極１１０２および１１０３とは、電気的に良好に接続されるのが望ましいため、互いの一部が重なりあうような構造をとっている。その重なり方は、図９の例においては、下から、基板、素子電極、導電性薄膜の順序で積層したが、場合によっては下から基板、導電性薄膜、素子電極、の順序で積層してもさしつかえない。
【００７９】
また、電子放出部１１０５は、導電性薄膜１１０４の一部に形成された亀裂状の部分であり、電気的には周囲の導電性薄膜よりも高抵抗な性質を有している。この亀裂は、導電性薄膜１１０４に対して、後述する通電フォーミングの処理を行うことにより形成する。亀裂内には、数オングストロームから数百オングストロームの粒径の微粒子を配置する場合がある。なお、実際の電子放出部の位置や形状を精密かつ正確に図示するのは困難なため、図９においては模式的に示した。
【００８０】
また、薄膜１１１３は、炭素もしくは炭素化合物よりなる薄膜で、電子放出部１１０５およびその近傍を被覆している。薄膜１１１３は、通電フォーミング処理後に、後述する通電活性化の処理を行うことにより形成する。
【００８１】
薄膜１１１３は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は５００［オングストローム］以下とするが、３００［オングストローム］以下とするのがさらに好ましい。なお、実際の薄膜１１１３の位置や形状を精密に図示するのは困難なため、図９においては模式的に示した。また、平面図（Ａ）においては、薄膜１１１３の一部を除去した素子を図示した。
【００８２】
以上、好ましい素子の基本構成を述べたが、実施の形態においては以下のような素子を用いた。すなわち、基板１１０１には青板ガラスを用い、素子電極１１０２と１１０３にはＮｉ薄膜を用いた。素子電極の厚さｄは１０００［オングストローム］、電極間隔Ｌは２［マイクロメータ］とした。
【００８３】
微粒子膜の主要材料としてＰｄもしくはＰｄＯを用い、微粒子膜の厚さは約１００［オングストローム］、幅Ｗは１００［マイクロメータ］とした。
【００８４】
次に、好適な平面型の表面伝導型放出素子の製造方法について説明する。図１０（ａ）〜（ｄ）は、表面伝導型放出素子の製造工程を説明するための断面図で、各部材の表記は前記図９と同一である。
【００８５】
（１）まず、図１０（ａ）に示すように、基板１１０１上に素子電極１１０２および１１０３を形成する。これら電極を形成するにあたっては、予め基板１１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の材料を堆積させる（堆積する方法としては、たとえば、蒸着法やスパッタ法などの真空成膜技術を用ればよい）。その後、堆積した電極材料を、フォトリソグラフィー・エッチング技術を用いてパターニングし、（ａ）に示した一対の素子電極（１１０２と１１０３）を形成する。
【００８６】
（２）次に、同図（ｂ）に示すように、導電性薄膜１１０４を形成する。この導電性薄膜１１０４を形成するにあたっては、まず前記（ａ）の基板に有機金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を成膜した後、フォトリソグラフィー・エッチングにより所定の形状にパターニングする。ここで、有機金属溶液とは、導電性薄膜に用いる微粒子の材料を主要元素とする有機金属化合物の溶液である（具体的には、本実施の形態では主要元素としてＰｄを用いた。また、実施の形態では塗布方法として、ディッピング法を用いたが、それ以外のたとえばスピンナー法やスプレー法を用いてもよい）。
【００８７】
また、微粒子膜で作られる導電性薄膜の成膜方法としては、本実施の形態で用いた有機金属溶液の塗布による方法以外の、たとえば真空蒸着法やスパッタ法、あるいは化学的気相堆積法などを用いる場合もある。
【００８８】
（３）次に、同図（ｃ）に示すように、フォーミング用電源１１１０から素子電極１１０２と１１０３の間に適宜の電圧を印加し、通電フォーミング処理を行って、電子放出部１１０５を形成する。
【００８９】
この通電フォーミング処理とは、微粒子膜で作られた導電性薄膜１１０４に通電を行って、その一部を適宜に破壊、変形、もしくは変質せしめ、電子放出を行うのに好適な構造に変化させる処理のことである。微粒子膜で作られた導電性薄膜のうち電子放出を行うのに好適な構造に変化した部分（即ち、電子放出部１１０５）においては、薄膜に適当な亀裂が形成されている。なお、電子放出部１１０５が形成される前と比較すると、形成された後は素子電極１１０２と１１０３の間で計測される電気抵抗は大幅に増加する。
【００９０】
通電方法をより詳しく説明するために、図１１に、フォーミング用電源１１１０から印加する適宜の電圧波形の一例を示す。微粒子膜で作られた導電性薄膜をフォーミングする場合には、パルス状の電圧が好ましく、本実施の形態の場合には同図に示したようにパルス幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加した。その際には、三角波パルスの波高値Ｖｐｆを、順次昇圧した。また、電子放出部１１０５の形成状況をモニタするためのモニタパルスＰｍを適宜の間隔で三角波パルスの間に挿入し、その際に流れる電流を電流計１１１１で計測した。
【００９１】
実施の形態においては、例えば１０のマイナス５乗［torr］程度の真空雰囲気下において、例えばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに０．１［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加するたびに１回の割りで、モニタパルスＰｍを挿入した。フォーミング処理に悪影響を及ぼすことがないように、モニタパルスの電圧Ｖｐｍは０．１［Ｖ］に設定した。そして、素子電極１１０２と１１０３の間の電気抵抗が１×１０の６乗［オーム］になった段階、すなわちモニタパルス印加時に電流計１１１１で計測される電流が１×１０のマイナス７乗［Ａ］以下になった段階で、フォーミング処理にかかわる通電を終了した。
【００９２】
なお、上記の方法は、本実施の形態の表面伝導型放出素子に関する好ましい方法であり、例えば微粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面伝導型放出素子の設計を変更した場合には、それに応じて通電の条件を適宜変更するのが望ましい。
【００９３】
（４）次に、図１０（ｄ）に示すように、活性化用電源１１１２から素子電極１１０２と１１０３の間に適宜の電圧を印加し、通電活性化処理を行って、電子放出特性の改善を行う。この通電活性化処理とは、前記通電フォーミング処理により形成された電子放出部１１０５に適宜の条件で通電を行って、その近傍に炭素もしくは炭素化合物を堆積せしめる処理のことである。（図においては、炭素もしくは炭素化合物よりなる堆積物を部材１１１３として模式的に示した）。なお、通電活性化処理を行うことにより、行う前と比較して、同じ印加電圧における放出電流を典型的には１００倍以上に増加させることができる。
【００９４】
具体的には、１０のマイナス４乗ないし１０のマイナス５乗［torr］の範囲内の真空雰囲気中で、電圧パルスを定期的に印加することにより、真空雰囲気中に存在する有機化合物を起源とする炭素もしくは炭素化合物を堆積させる。堆積物１１１３は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は５００［オングストローム］以下、より好ましくは３００［オングストローム］以下である。
【００９５】
通電方法をより詳しく説明するために、図１２（ａ）に、活性化用電源１１１２から印加する適宜の電圧波形の一例を示す。本実施の形態においては、一定電圧の矩形波を定期的に印加して通電活性化処理を行ったが、具体的には，矩形波の電圧Ｖａｃは１４［Ｖ］，パルス幅Ｔ３は、１［ミリ秒］，パルス間隔Ｔ４は１０［ミリ秒］とした。なお、上述の通電条件は、本実施の形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【００９６】
図１０（ｄ）に示す１１１４は、該表面伝導型放出素子から放出される放出電流Ｉeを捕捉するためのアノード電極で、直流高電圧電源１１１５および電流計１１１６が接続されている。（なお、基板１１０１を、表示パネルの中に組み込んでから活性化処理を行う場合には、表示パネルの蛍光面をアノード電極１１１４として用いる）。活性化用電源１１１２から電圧を印加する間、電流計１１１６で放出電流Ｉeを計測して通電活性化処理の進行状況をモニタし、活性化用電源１１１２の動作を制御する。電流計１１１６で計測された放出電流Ｉeの一例を図１２（ｂ）に示す。活性化電源１１１２からパルス電圧を印加しはじめると、時間の経過とともに放出電流Ｉeは増加するが、やがて飽和してほとんど増加しなくなる。このように、放出電流Ｉeがほぼ飽和した時点で活性化用電源１１１２からの電圧印加を停止し、通電活性化処理を終了する。
【００９７】
なお、上述の通電条件は、本実施の形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【００９８】
以上のようにして、図１０（ｅ）に示す平面型の表面伝導型放出素子を製造した。
【００９９】
（垂直型の表面伝導型放出素子）
次に、電子放出部もしくはその周辺を微粒子膜から形成した表面伝導型放出素子のもうひとつの代表的な構成、すなわち垂直型の表面伝導型放出素子の構成について説明する。
【０１００】
図１３は、本実施の形態の垂直型の基本構成を説明するための模式的な断面図であり、図中の１２０１は基板、１２０２と１２０３は素子電極、１２０６は段差形成部材、１２０４は微粒子膜を用いた導電性薄膜、１２０５は通電フォーミング処理により形成した電子放出部、１２１３は通電活性化処理により形成した薄膜、である。
【０１０１】
垂直型が先に説明した平面型と異なる点は、素子電極のうちの片方（１２０２）が段差形成部材１２０６上に設けられており、導電性薄膜１２０４が段差形成部材１２０６の側面を被覆している点にある。したがって、前記図９の平面型における素子電極間隔Ｌは、垂直型においては段差形成部材１２０６の段差高Ｌｓとして設定される。なお、基板１２０１、素子電極１２０２および１２０３、微粒子膜を用いた導電性薄膜１２０４、については、前記平面型の説明中に列挙した材料を同様に用いることが可能である。また、段差形成部材１２０６には、たとえばＳｉＯ2 のような電気的に絶縁性の材料を用いる。
【０１０２】
次に、垂直型の表面伝導型放出素子の製法について説明する。図１４（ａ）〜（ｆ）は、製造工程を説明するための断面図で、各部材の表記は前記図１３と同一である。
【０１０３】
（１）まず、図１４（ａ）に示すように、基板１２０１上に素子電極１２０３を形成する。
【０１０４】
（２）次に、同図（ｂ）に示すように、段差形成部材を形成するための絶縁層を積層する。絶縁層は、たとえばＳｉＯ2 をスパッタ法で積層すればよいが、たとえば真空蒸着法や印刷法などの他の成膜方法を用いてもよい。
【０１０５】
３）次に、同図（ｃ）に示すように、絶縁層の上に素子電極１２０２を形成する。
【０１０６】
４）次に、同図（ｄ）に示すように、絶縁層の一部を、たとえばエッチング法を用いて除去し、素子電極１２０３を露出させる。
【０１０７】
５）次に、同図（ｅ）に示すように、微粒子膜を用いた導電性薄膜１２０４を形成する。形成するには、前記平面型の場合と同じく、たとえば塗布法などの成膜技術を用いればよい。
【０１０８】
６）次に、前記平面型の場合と同じく、通電フォーミング処理を行い、電子放出部を形成する（図１０（ｃ）を用いて説明した平面型の通電フォーミング処理と同様の処理を行えばよい）。
【０１０９】
（７）次に、前記平面型の場合と同じく、通電活性化処理を行い、電子放出部近傍に炭素もしくは炭素化合物を堆積させる（図１０（ｄ）を用いて説明した平面型の通電活性化処理と同様の処理を行えばよい）。
【０１１０】
以上のようにして、図１４（ｆ）に示す垂直型の表面伝導型放出素子を製造した。
【０１１１】
（表示装置に用いた表面伝導型放出素子の特性）
以上、平面型と垂直型の表面伝導型放出素子について素子構成と製法を説明したが、次に表示装置に用いた素子の特性について述べる。
【０１１２】
図１５に、本実施の形態の表示装置に用いた素子の（放出電流Ｉe）対（素子印加電圧Ｖf）特性、および（素子電流Ｉf）対（素子印加電圧Ｖf）特性の典型的な例を示す。なお、放出電流Ｉeは素子電流Ｉfに比べて著しく小さく、同一尺度で図示するのが困難であるうえ、これらの特性は素子の大きさや形状等の設計パラメータを変更することにより変化するものであるため、２本のグラフは各々任意単位で図示した。
【０１１３】
表示装置に用いた素子は、放出電流Ｉeに関して以下に述べる３つの特性を有している。
【０１１４】
第一に、ある電圧（これを閾値電圧Ｖthと呼ぶ）以上の大きさの電圧を素子に印加すると急激に放出電流Ｉeが増加するが、一方、閾値電圧Ｖth未満の電圧では放出電流Ｉeはほとんど検出されない。すなわち、放出電流Ｉeに関して、明確な閾値電圧Ｖthを持った非線形素子である。
【０１１５】
第二に、放出電流Ｉeは素子に印加する電圧Ｖfに依存して変化するため、電圧Ｖfで放出電流Ｉeの大きさを制御できる。
【０１１６】
第三に、素子に印加する電圧Ｖfに対して素子から放出される電流Ｉeの応答速度が速いため、電圧Ｖfを印加する時間の長さによって素子から放出される電子の電荷量を制御できる。
【０１１７】
以上のような特性を有するため、表面伝導型放出素子を表示装置に好適に用いることができた。たとえば多数の素子を表示画面の画素に対応して設けた表示装置において、第一の特性を利用すれば、表示画面を順次走査して表示を行うことが可能である。すなわち、駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖth以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Ｖth未満の電圧を印加する。駆動する素子を順次切り替えてゆくことにより、表示画面を順次走査して表示を行うことが可能である。
【０１１８】
また、第二の特性かまたは第三の特性を利用することにより、発光輝度を制御することができるため、諧調表示を行うことが可能である。
【０１１９】
（多数素子を単純マトリクス配線したマルチ電子源の構造）
次に、上述の表面伝導型放出素子を基板上に配列して単純マトリクス配線したマルチ電子源の構造について述べる。
【０１２０】
図１６に示すのは、前記図７の表示パネル１０００に用いたマルチ電子源の平面図である。基板１００１上には、前記図９で示したものと同様な表面伝導型放出素子が配列され、これらの素子は行方向配線電極１００３と列方向配線電極１００４により単純マトリクス状に配線されている。行方向配線電極１００３と列方向配線電極１００４の交差する部分には、電極間に絶縁層（不図示）が形成されており、電気的な絶縁が保たれている。
【０１２１】
図１６のＡ−Ａ’に沿った断面を図１７に示す。
【０１２２】
なお、このような構造のマルチ電子源は、あらかじめ基板上に行方向配線電極１００３、列方向配線電極１００４、電極間絶縁層（不図示）、および表面伝導型放出素子の素子電極と導電性薄膜を形成した後、行方向配線電極１００３および列方向配線電極１００４を介して各素子に給電して通電フォーミング処理と通電活性化処理を行うことにより製造した。
【０１２３】
図１８は、前記説明の表面伝導型放出素子を電子源として用いたディスプレイパネルに、例えばテレビジョン放送をはじめとする種々の画像情報源より提供される画像情報を表示できるように構成した多機能表示装置の一例を示すための図である。図中、１０００は前述したディスプレイパネル、２１０１はディスプレイパネルの駆動回路、２１０２はディスプレイコントローラ、２１０３はマルチプレクサ、２１０４はデコーダ、２１０５は入出力インターフェース回路、２１０６はＣＰＵ、２１０７は画像生成回路、２１０８および２１０９および２１１０は画像メモリインターフェース回路、２１１１は画像入力インターフェース回路、２１１２および２１１３はＴＶ信号受信回路、２１１４は入力部である。
【０１２４】
（なお、本表示装置は、例えばテレビジョン信号のように映像情報と音声情報の両方を含む信号を受信する場合には、当然映像の表示と同時に音声を再生するものであるが、本発明の特徴と直接関係しない音声情報の受信，分離，再生，処理，記憶などに関する回路やスピーカなどについては説明を省略する）。以下、画像信号の流れに沿って各部の機能を説明してゆく。
【０１２５】
まず、ＴＶ信号受信回路２１１３は、例えば電波や空間光通信などのような無線伝送系を用いて伝送されるＴＶ画像信号を受信するための回路である。受信するＴＶ信号の方式は特に限られるものではなく、例えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式などの諸方式でもよい。また、これらよりさらに多数の走査線よりなるＴＶ信号（例えばＭＵＳＥ方式をはじめとするいわゆる高品位ＴＶ）は、大面積化や大画素数化に適した前記ディスプレイパネルの利点を生かすのに好適な信号源である。ＴＶ信号受信回路２１１３で受信されたＴＶ信号は、デコーダ２１０４に出力される。
【０１２６】
また、ＴＶ信号受信回路２１１２は、例えば同軸ケーブルや光ファイバーなどのような有線伝送系を用いて伝送されるＴＶ画像信号を受信するための回路である。前記ＴＶ信号受信回路２１１３と同様に、受信するＴＶ信号の方式は特に限られるものではなく、また本回路で受信されたＴＶ信号もデコーダ２１０４に出力される。
【０１２７】
また、画像入力インターフェース回路２１１１は、例えばＴＶカメラや画像読み取りスキャナなどの画像入力装置から供給される画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ２１０４に出力される。
【０１２８】
また、画像メモリインターフェース回路２１１０は、ビデオテープレコーダ（以下ＶＴＲと略す）に記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ２１０４に出力される。
【０１２９】
また、画像メモリインターフェース回路２１０９は、ビデオディスクに記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ２１０４に出力される。
【０１３０】
また、画像メモリインターフェース回路２１０８は、いわゆる静止画ディスクのように、静止画像データを記憶している装置から画像信号を取り込むための回路で、取り込まれた静止画像データはデコーダ２１０４に出力される。
【０１３１】
また、入出力インターフェース回路２１０５は、本表示装置と、外部のコンピュータもしくはコンピュータネットワークもしくはプリンタなどの出力装置とを接続するための回路である。画像データや文字データ・図形情報の入出力を行うのはもちろんのこと、場合によっては本表示装置の備えるＣＰＵ２１０６と外部との間で制御信号や数値データの入出力などを行うことも可能である。
【０１３２】
また、画像生成回路２１０７は、前記入出力インターフェース回路２１０５を介して外部から入力される画像データや文字・図形情報や、あるいはＣＰＵ２１０６より出力される画像データや文字・図形情報に基づき表示用画像データを生成するための回路である。本回路の内部には、例えば画像データや文字・図形情報を蓄積するための書き換え可能メモリや、文字コードに対応する画像パターンが記憶されている読みだし専用メモリや、画像処理を行うためのプロセッサなどをはじめとして画像の生成に必要な回路が組み込まれている。本回路により生成された表示用画像データは、デコーダ２１０４に出力されるが、場合によっては前記入出力インターフェース回路２１０５を介して外部のコンピュータネットワークやプリンタ入出力することも可能である。
【０１３３】
また、ＣＰＵ２１０６は、主として本表示装置の動作制御や、表示画像の生成や選択や編集に関わる作業を行う。
【０１３４】
例えば、マルチプレクサ２１０３に制御信号を出力し、ディスプレイパネルに表示する画像信号を適宜選択したり組み合わせたりする。また、その際には表示する画像信号に応じてディスプレイパネルコントローラ２１０２に対して制御信号を発生し、画面表示周波数や走査方法（例えばインターレースかノンインターレースか）や一画面の走査線の数など表示装置の動作を適宜制御する。
【０１３５】
また、前記画像生成回路２１０７に対して画像データや文字・図形情報を直接出力したり、あるいは前記入出力インターフェース回路２１０５を介して外部のコンピュータやメモリをアクセスして画像データや文字・図形情報を入力する。
【０１３６】
なお、ＣＰＵ２１０６は、むろんこれ以外の目的の作業にも関わるものであっても良い。例えば、パーソナルコンピュータやワードプロセッサなどのように、情報を生成したり処理する機能に直接関わっても良い。
【０１３７】
あるいは、前述したように入出力インターフェース回路２１０５を介して外部のコンピュータネットワークと接続し、例えば数値計算などの作業を外部機器と協同して行っても良い。
【０１３８】
また、入力部２１１４は、前記ＣＰＵ２１０６に使用者が命令やプログラム、あるいはデータなどを入力するためのものであり、例えばキーボードやマウスのほか、ジョイスティック，バーコードリーダー，音声認識装置など多様な入力機器を用いる事が可能である。
【０１３９】
また、デコーダ２１０４は、前記２１０７ないし２１１３より入力される種々の画像信号を３原色信号、または輝度信号とＩ信号，Ｑ信号に逆変換するための回路である。なお、同図中に点線で示すように、デコーダ２１０４は内部に画像メモリを備えるのが望ましい。これは、例えばＭＵＳＥ方式をはじめとして、逆変換するに際して画像メモリを必要とするようなテレビ信号を扱うためである。また、画像メモリを備えることにより、静止画の表示が容易になる、あるいは前記画像生成回路２１０７およびＣＰＵ２１０６と協同して画像の間引き，補間，拡大，縮小，合成をはじめとする画像処理や編集が容易に行えるようになるという利点が生まれるからである。
【０１４０】
また、マルチプレクサ２１０３は、前記ＣＰＵ２１０６より入力される制御信号に基づき表示画像を適宜選択するものである。すなわち、マルチプレクサ２１０３はデコーダ２１０４から入力される逆変換された画像信号のうちから所望の画像信号を選択して駆動回路２１０１に出力する。その場合には、一画面表示時間内で画像信号を切り替えて選択することにより、いわゆる多画面テレビのように、一画面を複数の領域に分けて領域によって異なる画像を表示することも可能である。
【０１４１】
また、ディスプレイパネルコントローラ２１０２は、前記ＣＰＵ２１０６より入力される制御信号に基づき駆動回路２１０１の動作を制御するための回路である。
【０１４２】
まず、ディスプレイパネルの基本的な動作にかかわるものとして、例えばディスプレイパネルの駆動用電源（図示せず）の動作シーケンスを制御するための信号を駆動回路２１０１に対して出力する。また、ディスプレイパネルの駆動方法に関わるものとして、例えば画面表示周波数や走査方法（例えばインターレースかノンインターレースか）を制御するための信号を駆動回路２１０１に対して出力する。
【０１４３】
また、場合によっては表示画像の輝度やコントラストや色調やシャープネスといった画質の調整に関わる制御信号を駆動回路２１０１に対して出力する場合もある。
【０１４４】
また、駆動回路２１０１は、ディスプレイパネル１０００に印加する駆動信号を発生するための回路であり、前記マルチプレクサ２１０３から入力される画像信号と、前記ディスプレイパネルコントローラ２１０２より入力される制御信号に基づいて動作するものである。
【０１４５】
以上、各部の機能を説明したが、図１８に例示した構成により、本表示装置においては多様な画像情報源より入力される画像情報をディスプレイパネル１０００に表示する事が可能である。すなわち、テレビジョン放送をはじめとする各種の画像信号はデコーダ２１０４において逆変換された後、マルチプレクサ２１０３において適宜選択され、駆動回路２１０１に入力される。一方、ディスプレイコントローラ２１０２は、表示する画像信号に応じて駆動回路２１０１の動作を制御するための制御信号を発生する。駆動回路２１０１は、上記画像信号と制御信号に基づいてディスプレイパネル１０００に駆動信号を印加する。これにより、ディスプレイパネル１０００において画像が表示される。これらの一連の動作は、ＣＰＵ２１０６により統括的に制御される。
【０１４６】
また、本表示装置においては、前記デコーダ２１０４に内蔵する画像メモリや、画像生成回路２１０７およびＣＰＵ２１０６が関与することにより、単に複数の画像情報の中から選択したものを表示するだけでなく、表示する画像情報に対して、例えば拡大，縮小，回転，移動，エッジ強調，間引き，補間，色変換，画像の縦横比変換などをはじめとする画像処理や、合成，消去，接続，入れ換え，はめ込みなどをはじめとする画像編集を行う事も可能である。また、本実施の形態の説明では特に触れなかったが、上記画像処理や画像編集と同様に、音声情報に関しても処理や編集を行うための専用回路を設けても良い。
【０１４７】
したがって、本表示装置は、テレビジョン放送の表示機器，テレビ会議の端末機器，静止画像および動画像を扱う画像編集機器，コンピュータの端末機器，ワードプロセッサをはじめとする事務用端末機器，ゲーム機などの機能を一台で兼ね備える事が可能で、産業用あるいは民生用として極めて応用範囲が広い。
【０１４８】
なお、上記図１８は、表面伝導型放出素子を電子源とするディスプレイパネルを用いた表示装置の構成の一例を示したにすぎず、これのみに限定されるものではない事は言うまでもない。例えば、図１８の構成要素のうち使用目的上必要のない機能に関わる回路は省いても差し支えない。またこれとは逆に、使用目的によってはさらに構成要素を追加しても良い。例えば、本表示装置をテレビ電話機として応用する場合には、テレビカメラ，音声マイク，照明機，モデムを含む送受信回路などを構成要素に追加するのが好適である。
【０１４９】
本表示装置においては、とりわけ表面伝導型放出素子を電子源とするディスプレイパネルが容易に薄形化できるため、表示装置全体の奥行きを小さくすることが可能である。それに加えて、表面伝導型放出素子を電子源とするディスプレイパネルは大画面化が容易で輝度が高く視野角特性にも優れるため、本表示装置は臨場感あふれ迫力に富んだ画像を視認性良く表示する事が可能である。
【０１５０】
以上説明したように本実施の形態によれば、パルス幅変調により駆動される（ｍ×ｎ）マトリクス配列された表面伝導型放出素子を用いた表示パネルにおいて、隣接する配線間のクロストークによる、選択駆動されている配線上の実効印加電圧が低下するのを抑えることができ、これにより良好な階調特性を有する画像を表示できる。
【０１５１】
以上説明したように本実施の形態によれば、隣接する配線間での浮遊容量に伴う信号レベルの変動を抑えて、所定の輝度を忠実に再現して画像を表示できるとともに、表示素子を駆動する時間を十分に確保できるという効果がある。
【０１５２】
以上述べた実施の形態においては、表示素子として電子放出素子、特には表面伝導型放出素子を用いる例を示したが、ＦＥ型、ＭＩＭ型、等の他の電子放出素子を用いることもできる。また、他の発光素子、例えばＥＬ素子を用いることができる。特に本願に関わる発明は、線順次駆動を採用している構成に有効である。
【０１５３】
【発明の効果】
以上説明したように、本願に関わる発明によれば、好適な画像表示が実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の画像表示装置の回路構成を示すブロック図である。
【図２】本発明の課題を説明するための図である。
【図３】図１の回路による効果を説明するための図である。
【図４】本発明の実施の形態１，２の画像表示装置の動作タイミングを説明する図である。
【図５】従来知られたＭＩＭ型の電子放出素子の一例を示す図である。
【図６】電子放出素子の配線方法を説明する図である。
【図７】本発明の実施の形態の画像表示装置の表示パネルの一部を切り欠いて示した斜視図である。
【図８】本実施の形態の表示パネルのフェースプレートの蛍光体配列を例示した平面図である。
【図９】本実施の形態で用いた平面型の表面伝導型放出素子の平面図（Ａ），断面図（Ｂ）である。
【図１０】平面型の表面伝導型放出素子の製造工程を示す断面図である。
【図１１】通電フォーミング処理の際の印加電圧波形を示す図である。
【図１２】通電活性化処理の際の印加電圧波形（ａ），放電電流Ｉeの変化（ｂ）を示す図である。
【図１３】本実施の形態で用いた垂直型の表面伝導型放出素子の断面図である。
【図１４】垂直型の表面伝導型放出素子の製造工程を示す断面図である。
【図１５】本実施の形態の表面伝導型放出素子の典型的な特性を示すグラフである。
【図１６】本実施の形態で用いたマルチ電子源の基板の平面図である。
【図１７】図８のＡ−Ａ’の断面図である。
【図１８】本発明の実施の形態の画像表示装置を用いた多機能画像表示装置のブロック図である。
【図１９】従来知られた表面伝導型放出素子の一例を示す図である。
【図２０】従来知られたＦＥ型電子放出素子の一例を示す図である。
【符号の説明】
２ アナログ信号処理部
３ Ａ／Ｄ部
４ 同期信号分離部
５ タイミング発生部
６ 水平シフトレジスタ
７ １ラインメモリ
８ 垂直シフトレジスタ
９ 行配線駆動部
１０ 列配線駆動部
１１ 表示パネル部
１００ トランジスタ
１０１ パルス幅変調回路(PWM GEN)
１０３，１０４，１１０ スイッチ回路
１０２ ダイオード
Claims (5)
- 複数の行配線と、該行配線と交叉する複数の列配線とによって、マトリックス状に接続される複数の表示素子と、該表示素子に対して画像信号をパルス幅変調したパルス幅変調信号を出力する駆動回路とを有する画像表示装置であって、
前記駆動回路は、選択された行配線に接続される複数の前記表示素子に対して立ち上がりのタイミングが揃ったパルス幅変調信号を複数の列配線を介して出力し、かつ、前記パルス幅変調信号の立下り時に画像表示状態の第１の波高値から画像非表示状態の第２の波高値になるまでの時間が、前記パルス幅変調信号の立ち上がり時に画像非表示状態の前記第２の波高値から画像表示状態の前記第１の波高値になるまでの時間よりも長いことを特徴とする画像表示装置。 - 複数の行配線と、該行配線と交叉する複数の列配線とによって、マトリックス状に接続される複数の表示素子と、該表示素子に対して画像信号をパルス幅変調したパルス幅変調信号を出力する駆動回路とを有する画像表示装置であって、
前記駆動回路は、選択された行配線に接続される複数の前記表示素子に対して立ち下がりのタイミングが揃ったパルス幅変調信号を複数の列配線を介して出力し、かつ、前記パルス幅変調信号の立上がり時に画像非表示状態の第２の波高値から画像表示状態の第１の波高値になるまでの時間が、前記パルス幅変調信号の立ち下がり時に画像表示状態の前記第１の波高値から画像非表示状態の前記第２の波高値になるまでの時間よりも長いことを特徴とする画像表示装置。 - 前記駆動回路は、前記パルス幅変調信号の波高値を立ち上げる回路と立ち下げる回路とを有することを特徴とする請求項１又は２に記載の画像表示装置。
- 前記駆動回路は、表示すべき画像の輝度に応じたパルス幅のパルス幅変調信号を出力することを特徴とする請求項１乃至３のいずれか１項に記載の画像表示装置。
- 前記表示素子は電子放出素子を有することを特徴とする請求項１乃至４のいずれか１項に記載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16297799A JP4194176B2 (ja) | 1999-06-09 | 1999-06-09 | 画像表示装置及び画像表示方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16297799A JP4194176B2 (ja) | 1999-06-09 | 1999-06-09 | 画像表示装置及び画像表示方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000352951A JP2000352951A (ja) | 2000-12-19 |
| JP2000352951A5 JP2000352951A5 (ja) | 2006-06-15 |
| JP4194176B2 true JP4194176B2 (ja) | 2008-12-10 |
Family
ID=15764885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16297799A Expired - Fee Related JP4194176B2 (ja) | 1999-06-09 | 1999-06-09 | 画像表示装置及び画像表示方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4194176B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102454307B (zh) * | 2010-10-18 | 2014-03-19 | 陈海水 | 曲线形房屋构造 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030067642A1 (en) * | 2001-10-09 | 2003-04-10 | Lars-Gote Svenson | Ringing and inter-symbol interference reduction in optical communications |
-
1999
- 1999-06-09 JP JP16297799A patent/JP4194176B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102454307B (zh) * | 2010-10-18 | 2014-03-19 | 陈海水 | 曲线形房屋构造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000352951A (ja) | 2000-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3840027B2 (ja) | 画像表示装置及び表示制御方法 | |
| JP3618948B2 (ja) | 画像表示装置とその駆動方法 | |
| JP3049061B1 (ja) | 画像表示装置及び画像表示方法 | |
| JPH09259753A (ja) | 電子発生装置、画像形成装置及びそれらの製造方法と調整方法 | |
| JP3679712B2 (ja) | 画像表示装置の制御方法 | |
| JP3342278B2 (ja) | 画像表示装置及び該装置における画像表示方法 | |
| JPH1039825A (ja) | 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法 | |
| JP2000066633A (ja) | 電子発生装置及びその駆動方法及び画像形成装置 | |
| JP3592311B2 (ja) | 画像表示装置とその方法 | |
| JP4194176B2 (ja) | 画像表示装置及び画像表示方法 | |
| JP2000148081A (ja) | 電子源と前記電子源を用いた画像形成装置 | |
| JP3472016B2 (ja) | マルチ電子ビーム源の駆動回路及びそれを用いた画像形成装置 | |
| JP3423600B2 (ja) | 画像表示方法及び装置 | |
| JPH11352923A (ja) | 画像表示方法及び装置 | |
| JPH11288246A (ja) | 画像表示装置及び該装置における表示制御方法 | |
| JP2000010520A (ja) | 画像表示装置及びその表示制御方法 | |
| JP3226772B2 (ja) | マルチ電子ビーム源及びそれを用いた表示装置 | |
| JP3274345B2 (ja) | 画像表示装置及び前記装置における画像表示方法 | |
| JP3236465B2 (ja) | 表示装置 | |
| JP3392050B2 (ja) | 画像表示装置 | |
| JPH11338413A (ja) | 電子発生装置およびその駆動方法 | |
| JP2000214817A (ja) | 画像表示装置 | |
| JPH11109913A (ja) | 画像形成方法及び装置 | |
| JP2000242211A (ja) | 画像形成装置及びその駆動方法 | |
| JPH09204875A (ja) | 電子源及び前記電子源を用いた画像形成方法及びその装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060418 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060418 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20060418 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20060418 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080717 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080730 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080912 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080922 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |