JP4194176B2 - Image display device and image display method - Google Patents

Image display device and image display method Download PDF

Info

Publication number
JP4194176B2
JP4194176B2 JP16297799A JP16297799A JP4194176B2 JP 4194176 B2 JP4194176 B2 JP 4194176B2 JP 16297799 A JP16297799 A JP 16297799A JP 16297799 A JP16297799 A JP 16297799A JP 4194176 B2 JP4194176 B2 JP 4194176B2
Authority
JP
Japan
Prior art keywords
image
electron
pulse width
image display
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16297799A
Other languages
Japanese (ja)
Other versions
JP2000352951A (en
JP2000352951A5 (en
Inventor
達郎 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP16297799A priority Critical patent/JP4194176B2/en
Publication of JP2000352951A publication Critical patent/JP2000352951A/en
Publication of JP2000352951A5 publication Critical patent/JP2000352951A5/ja
Application granted granted Critical
Publication of JP4194176B2 publication Critical patent/JP4194176B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、画像表示装置の駆動回路、それを用いた画像表示装置及びそれらの駆動方法に関する。
【０００２】
【従来の技術】
近年、薄型大画面表示装置の研究開発が盛んに行われている。本発明者は、薄型大画面表示装置として、冷陰極を電子源に用いた研究を行っている。
【０００３】
従来から、電子放出素子として熱陰極素子と冷陰極素子の２種類が知られている。このうち冷陰極素子では、例えば表面伝導型放出素子や、電界放出型素子（以下ＦＥ型と記す）や、金属／絶縁層／金属型放出素子（以下ＭＩＭ型と記す）などが知られている。
【０００４】
表面伝導型放出素子としては、例えば、M. I. Elinson, Radio E-ng. Electron Phys., 10, 1290, (1965)や、後述する他の例が知られている。
【０００５】
表面伝導型放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。この表面伝導型放出素子としては、前記エリンソン(Elinson)等によるＳｎＯ2薄膜を用いたものの他に、Ａｕ薄膜によるもの［G. Dittmer：“Thin Solid Films”, 9,317 (1972)］や、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの［M. Hartwell and C. G. Fonstad：”IEEE Trans. ED Conf.”，519 (1975)］や、カーボン薄膜によるもの［荒木久 他：真空、第２６巻、第１号、２２（１９８３）］等が報告されている。
【０００６】
これらの表面伝導型放出素子の素子構成の典型的な例として、図１９に前述のM. Hartwellらによる素子の平面図を示す。同図において、３００１は基板で、３００４はスパッタで形成された金属酸化物よりなる導電性薄膜である。導電性薄膜３００４は図示のようにＨ字形の平面形状に形成されている。この導電性薄膜３００４に、後述の通電フォーミングと呼ばれる通電処理を施すことにより、電子放出部３００５が形成される。図中の間隔Ｌは、０．５〜１［ｍｍ］，幅Ｗは、０．１［ｍｍ］に設定されている。尚、図示の便宜から、電子放出部３００５は導電性薄膜３００４の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。
【０００７】
M. Hartwellらによる素子をはじめとして上述の表面伝導型放出素子においては、電子放出を行う前に導電性薄膜３００４に通電フォーミングと呼ばれる通電処理を施すことにより電子放出部３００５を形成するのが一般的であった。即ち、通電フォーミングとは、通電により電子放出部を形成するものであり、例えば前記導電性薄膜３００４の両端に一定の直流電圧、もしくは、例えば１Ｖ／分程度の非常にゆっくりとしたレートで昇圧する直流電圧を印加して通電し、導電性薄膜３００４を局所的に破壊もしくは変形もしくは変質せしめ、電気的に高抵抗な状態の電子放出部３００５を形成することである。尚、局所的に破壊もしくは変形もしくは変質した導電性薄膜３００４の一部には亀裂が発生する。この通電フォーミング後に導電性薄膜３００４に適宜の電圧を印加した場合には、前記亀裂付近において電子放出が行われる。
【０００８】
上述の表面伝導型放出素子は、構造が単純で製造も容易であることから、大面積にわたり多数の素子を形成できる利点がある。そこで、例えば本出願人による特開昭６４−３１３３２号公報において開示されるように、多数の素子を配列して駆動するための方法が研究されている。
【０００９】
ＦＥ型の例としては、例えば、W. P. Dyke & W. W. Dolan，“Field emission”, Advance in Electron Physics, 8, 89 (1956)や、或は、C. A. Spindt，“Physical properties of thin-film field emission cathodes with molybdenium cones”, J. Appl. Phys., 47, 5248 (1976)などが知られている。
【００１０】
このＦＥ型の素子構成の典型的な例として、図２０に前述のC. A. Spindtらによる素子の断面図を示す。同図において、３０１０は基板で、３０１１は導電材料よりなるエミッタ配線、３０１２はエミッタコーン、３０１３は絶縁層、３０１４はゲート電極である。本素子は、エミッタコーン３０１２とゲート電極３０１４の間に適宜の電圧を印加することにより、エミッタコーン３０１２の先端部より電界放出を起こさせるものである。また、ＦＥ型の他の素子構成として、図２０のような積層構造ではなく、基板上に基板平面とほぼ平行にエミッタとゲート電極を配置した例もある。
【００１１】
また、ＭＩＭ型の例としては、例えば、C. A. Mead，“Operation of tunnel-emission Devices, J. Appl. Phys., 32,646 (1961)などが知られている。このＭＩＭ型の素子構成の典型的な例を図５に示す。同図は断面図であり、図において、３０２０は基板で、３０２１は金属よりなる下電極、３０２２は厚さ１００オングストローム程度の薄い絶縁層、３０２３は厚さ８０〜３００オングストローム程度の金属よりなる上電極である。ＭＩＭ型においては、上電極３０２３と下電極３０２１の間に適宜の電圧を印加することにより、上電極３０２３の表面より電子放出を起こさせるものである。
【００１２】
上述の冷陰極素子は、熱陰極素子と比較して低温で電子放出を得ることができるため、加熱用ヒータを必要としない。従って、熱陰極素子よりも構造が単純であり、微細な素子を作成可能である。また、基板上に多数の素子を高い密度で配置しても、基板の熱溶融などの問題が発生しにくい。また、熱陰極素子がヒータの加熱により動作するため応答速度が遅いのとは異なり、冷陰極素子の場合には応答速度が速いという利点もある。このため、冷陰極素子を応用するための研究が盛んに行われてきている。
【００１３】
例えば、表面伝導型放出素子は、冷陰極素子のなかでも特に構造が単純で製造も容易であることから、大面積にわたり多数の素子を形成できる利点がある。そこで、例えば本出願人による特開昭６４−３１３３２号公報において開示されるように、多数の素子を配列して駆動するための方法が研究されている。
【００１４】
また、表面伝導型放出素子の応用については、例えば、画像表示装置、画像記録装置などの画像形成装置や、荷電ビーム源、等が研究されている。
【００１５】
特に、画像表示装置への応用としては、例えば本出願人によるＵＳＰ５，０６６，８８３や特開平２−２５７５５１号公報や特開平４−２８１３７号公報において開示されているように、表面伝導型放出素子と電子の照射により発光する蛍光体とを組み合わせて用いた画像表示装置が研究されている。表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、従来の他の方式の画像表示装置よりも優れた特性が期待されている。例えば、近年普及してきた液晶表示装置と比較しても、自発光型であるためバックライトを必要としない点や、視野角が広い点が優れていると言える。
【００１６】
また、ＦＥ型素子を多数個並べて駆動する方法は、例えば本出願人によるＵＳＰ４，９０４，８９５に開示されている。また、ＦＥ型を画像表示装置に応用した例として、例えば、R. Meyerらにより報告された平板型表示装置が知られている。[R. Meyer:“Recent Development on Microtips Display at LETI”，Tech. Digest of 4th Int. Vacuum Microelectronics Conf., Nagahama, pp. 6-9 (1991)]。
【００１７】
また、ＭＩＭ型を多数個並べて画像表示装置に応用した例は、例えば本出願人による特開平３−５５７３８号公報に開示されている。
【００１８】
本願発明者らは、上記従来技術に記載したものをはじめとして、さまざまな材料、製法、構造の表面伝導型放出素子を試みてきた。さらに、多数の表面伝導型放出素子を配列したマルチ電子源、並びにこのマルチ電子源を応用した画像表示装置に付いて研究を行ってきた。例えば図６に示す電気的な配線方法によるマルチ電子源を試みてきた。即ち、表面伝導型放出素子を２次元的に多数個配列し、これらの素子を図示のようにマトリクス状に配線したマルチ電子源である。
【００１９】
図中、４００１は表面伝導型放出素子を模式的に示したもの、４００２は行方向配線、４００３は列方向配線である。行方向配線４００２及び列方向配線４００３は、実際には有限の電気抵抗を有するものであるが、図においては配線抵抗４００４及び４００５として示されている。上述のような配線方法を、単純マトリクス配線と呼ぶ。なお、図示の便宜上、６×６のマトリクスで示しているが、マトリクスの規模はむろんこれに限ったわけではなく、例えば画像表示す値用のマルチ電子源の場合には、所望の画像表示を行うのに足りるだけの素子を配列し配線するものである。
【００２０】
このように表面伝導型放出素子を単純マトリクス配線したマルチ電子源においては、所望の電子ビームを出力させるため、行方向配線４００２および列方向配線４００３に適宜の電気信号を印加する。例えば、マトリクスの中の任意の１行の表面伝導型放出素子を駆動するには、選択する行の行方向配線４００２には選択電圧Ｖｓを印加し、同時に非選択の行の行方向配線４００２には非選択電圧Ｖｎｓを印加する。これと同期して列方向配線４００３に電子ビームを出力するための駆動電圧Ｖｅを印加する。この方法によれば、配線抵抗４００４及び４００５による電圧効果を無視すれば、選択する行の表面伝導型放出素子には（Ｖｅ−Ｖｓ）の電圧が印加され、また非選択行の表面伝導型放出素子には（Ｖｅ−Ｖｎｓ）の電圧が印加される。ここでＶｅ，Ｖｓ，Ｖｎｓを適宜の大きさの電圧にすれば、選択する行の表面伝導型放出素子だけから所望の強度の電子ビームが出力されるはずであり、また列方向配線の各々に異なる駆動電圧Ｖｅを印加すれば、選択する行の素子の各々から異なる強度の電子ビームが出力されるはずである。また、表面伝導型放出素子の応答速度は高速であるため、駆動電圧Ｖｅを印加する時間の長さを変えれば、電子ビームが出力される時間の長さも変えることができるはずである。
【００２１】
以下、選択時の素子印加電圧（Ｖｅ−Ｖｓ）をＶfと呼ぶ。
【００２２】
さらに、上述のように単純マトリクス配線したマルチ電子源から電子ビームを得る別の方法として、列方向配線に駆動電圧Ｖｅを印加するための電圧源を接続するのではなく駆動電流を供給するための電流源を接続して、選択する行の行方向配線には選択電圧Ｖｓを印加し、同時に非選択の行の行方向配線には非選択電圧Ｖｎｓを印加して駆動する方法もある。これにより、表面伝導型放出素子の強い閾値特性により、その選択された行の素子だけから電子ビームが得ることができる。ここで電子源に流れる電流を、以下素子電流Ｉfと呼び、放出される電子ビーム電流を放出電流Ｉeと呼ぶ。
【００２３】
従って、表面伝導型放出素子を単純マトリクス配線したマルチ電子源はいろいろな応用の可能性があり、例えば画像情報に応じた電気信号を適宜印加すれば、画像表示装置用の電子源として好適に用いることができる。
【００２４】
【発明が解決しようとする課題】
本願では、より正確に画像を表示できる構成を実現することを課題とする。
【００２５】
【課題を解決するための手段】
本願における画像表示装置の発明の一つは以下のように構成される。
【００２６】
複数の行配線と、該行配線と交叉する複数の列配線とによって、マトリックス状に接続される複数の表示素子と、該表示素子に対して画像信号をパルス幅変調したパルス幅変調信号を出力する駆動回路とを有する画像表示装置であって、
前記駆動回路は、選択された行配線に接続される複数の前記表示素子に対して立ち上がりのタイミングが揃ったパルス幅変調信号を複数の列配線を介して出力し、かつ、前記パルス幅変調信号の立下り時に画像表示状態の第１の波高値から画像非表示状態の第２の波高値になるまでの時間が、前記パルス幅変調信号の立ち上がり時に画像非表示状態の前記第２の波高値から画像表示状態の前記第１の波高値になるまでの時間よりも長いことを特徴とする。
【００２７】
また本願における画像表示装置の発明の一つは以下のように構成される。
【００２８】
複数の行配線と、該行配線と交叉する複数の列配線とによって、マトリックス状に接続される複数の表示素子と、該表示素子に対して画像信号をパルス幅変調したパルス幅変調信号を出力する駆動回路とを有する画像表示装置であって、
前記駆動回路は、選択された行配線に接続される複数の前記表示素子に対して立ち下がりのタイミングが揃ったパルス幅変調信号を複数の列配線を介して出力し、かつ、前記パルス幅変調信号の立上がり時に画像非表示状態の第２の波高値から画像表示状態の第１の波高値になるまでの時間が、前記パルス幅変調信号の立ち下がり時に画像表示状態の前記第１の波高値から画像非表示状態の前記第２の波高値になるまでの時間よりも長いことを特徴とする。
【００２９】
また本願における画像表示装置の発明の一つは以下のように構成される。
【００３３】
また、上述の各発明において、前記駆動回路は、前記信号の波高値を立ち上げる回路と立ち下げる回路とを有すると好適である。
【００３４】
また、上述の各発明において、前記駆動回路は、表示すべき画像の輝度に応じたパルス幅の信号を出力するものであるとよい。
【００３５】
また、前記表示素子は電子放出素子を有するものを好適に採用しうる。特に、該電子放出素子から放出される電子により発光する蛍光体と組み合わせて用いると好適である。特に表面伝導型放出素子を用いると好適である。
【００４４】
【発明の実施の形態】
表示素子を駆動電圧を印加もしくは駆動電流を印加し、パルス幅変調を行うことで所望のビーム出力が得られるが、その駆動手段からマルチ電子源までの有限の長さをもつ配線のインダクタンス成分や、隣接する配線間の容量成分、浮遊容量成分などが原因となって発生する共振によるパルス印加（立ち上がり）時のリンギングを抑制するために、駆動電流を印加する方式もしくは駆動電圧を印加する場合も電流制限を施す方式をとることができる。一方、パルス印加終了時（立ち下がり）時においては、浮遊容量により蓄積された電荷を速やかに放電させ立ち下がり時間を短くするために、スイッチング手段を設け、低インピーダンスである電圧バイアスを印加することができる。これらの手段により、マルチ電子源の印加電圧の定格値を超えるようなリンギングの発生を防ぎつつ、各素子の駆動を行うことができる。
【００４５】
しかし、上記構成においても、別の問題が発生していた。
【００４６】
即ち、図２に示すように、隣接する２本（あるいはそれ以上）の配線間にパルス幅の異なるパルス信号が印加された時に、幅の長い方のパルスが配線間容量により隣の先に立ち下がったパルス信号の影響を受けて信号レベルが低下し、実効印加量が低下してしまう現象が発生する。このような現象により、パルス幅で階調表現している場合には、隣接配線の影響で階調性に誤差が発生することになる。特に、大画面のパネルを構成する場合は配線間容量が増大し、この階調性の誤差が大きくなってしまうという問題がある。一方同時に複数の素子を駆動する構成において、信号の立ち下がりを揃えた信号によりパルス幅変調を行う場合は、信号の立ち上がり時に同様の問題が生じうる。
【００４７】
以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。
【００４８】
（実施の形態１）
図１は、本発明の実施の形態１の画像表示装置の回路構成を示すブロック図、図３は図１の回路による効果を説明するための図、図４は図１の各部の信号タイミングを示す波形図である。
【００４９】
図１において、１１はｍ×ｎのマトリクス状に、後述する素子電圧−放出電流特性を有する表面伝導型放出素子を複数配列した表示パネルである。１は映像信号を入力するための映像入力信号端子、２はアナログ信号処理部で、Ａ／Ｄ変換部３において映像輝度信号を所定の階調数でデジタル化するために、アナログ映像信号の黒レベルのクランプや振幅レベルの調整、帯域制限などを行う。４は同期分離部で、入力した映像信号から同期信号（水平、垂直同期信号など）を分離している。５はタイミング発生部で、同期分離部４から出力される同期信号を入力し、Ａ／Ｄ部３や各種部分に必要なタイミング信号を供給している。
【００５０】
Ａ／Ｄ部３は映像アナログ輝度信号を１水平期間当たりｎ個のシリアルデジタル信号に変換して出力しており、このデジタル信号は水平シフトレジスタ６に送られて保持され、パラレル信号に変換されて１ラインメモリ７に送られて記憶される。列配線駆動部１０は、各列配線毎に、入力される輝度データに応じた後述のＰＷＭジェネレータ１０１の出力パルス信号がオンの時にスイッチ回路１０３を介して列配線に電流を印加するための電流源Ｉ１と、輝度データがオフの時にスイッチ回路１０３を通して電流源Ｉ２で電流制限された直流バイアス電圧（接地レベル）を与えるためのベース接地トランジスタ１００と、それらのオン・オフを切り替える輝度データに比例したパルス幅の信号を出力するＰＷＭジェネレータ(PWN GEN)１０１を備える。本実施の形態では、同時に駆動する素子に対して立ち上がりを概略揃えたパルス幅変調信号を与える構成を採用しており、輝度データに応じて信号の立ち下がりのタイミングを変える。即ち、スイッチ回路１０３は、ＰＷＭジェネレータ(PWN GEN)１０１からのパルス信号（輝度データ）がハイレベルのときに電流源Ｉ１からの電流を列配線に流し、そのパルス信号がロウレベルになると、その列配線をトランジスタ１００側に接続するとともに、そのトランジスタ１００をオンさせている。ここで輝度データがハイレベルの時に素子に印加する電圧が定格値を超えないための保護として、列配線に印加される電圧をＶｍにクリップするためのダイオード１０２も備えている。尚、この列配線駆動部１０の電流源Ｉ２に接続されている電位Ｖssは、グランドレベル或いは−数Ｖ程度であっても良い。またＶddは図３の電位Ｖeとほぼ同等の電位である。
【００５１】
行配線駆動部９は、表示パネル１１の各行毎に行配線に直流電圧バイアスＶｓを印加するか、行配線を接地するかを選択するスイッチ回路１１０を有し、垂直シフトレジスタ８からの出力信号により、これらスイッチ回路１１０の接続を順次切り換えて表示パネル１１の各行に順に直流電圧バイアスＶｓを印加することにより、表示パネル１１の各ラインを順次走査・駆動される。この垂直シフトレジスタは、例えばタイミング発生部５よりの水平同期信号を入力し、その水平同期信号を入力する毎に、行配線を順次切り換えて選択するように信号を出力している。
【００５２】
この列配線の駆動電圧波形は、図２に示すようなパルス信号のオフ（立下がり）時、トランジスタ１００により低インピーダンスで接地レベルに切替えられる。これにより、隣接する行配線間での浮遊容量による実効電圧の低下（クロストークと称する）が、図３に示すように電流制限を施すことにより改善される。
【００５３】
次に図４を参照して、図１の回路の動作を説明する。
【００５４】
図４において、４０１は映像信号入力端子１に入力されるアナログ映像信号を示し、４０２はこのアナログ映像信号をＡ／Ｄ変換し、水平シフトレジスタ６及び１ラインメモリ７を介して列配線駆動部１０に入力される各ライン毎のデジタルデータを示している。４０３は１ライン分、即ち、ｎ個のパルス幅変調回路１００より出力されるパルス幅変調信号を示しており、これら各パルス信号のパルス幅は、デジタル輝度データの輝度に応じたパルス幅となっている。４０４は垂直シフトレジスタ８の出力信号を示し、水平同期信号が入力される度に行配線を順次切り換えて選択している。４０５は各行配線に印加される電位を示しており、垂直シフトレジスタ８の出力信号により選択された行配線に電位Ｖsが印加される様子を示している。
【００５５】
この例においては、パルスの立ち上がりは電流源Ｉ１によって制御し、立ち下がりは電流源Ｉ２によって制御する。本実施の形態では、対角３０インチの表示装置を用い、図３に示すように、信号の立ち上がり時間を２５０ｎｓとし、信号の立下り時間を５００ｎｓとした。これによりクロストークを好適に抑制できるとともに、パルス幅変調に必要な電子放出時間を十分に確保することが出来た。特に輝度階調を好適に表現することが出来た。ここで、変調に関わる電位範囲において、非表示側の電位と表示側の電位の間の電位差の１０％に相当する電位分だけ非表示側の電位から表示側の電位に近づいた時の時刻から前記電位差の９０％に相当する電位分だけ表示側の電位に近づいた時の時刻の間の時間間隔を立ち上がり時間とし、その逆を立下り時間とした。
【００５６】
また本実施の形態では、同時に駆動する素子に対して印加する信号の立ち上がりのタイミングを概略揃えた構成としたが、同時に駆動する素子に対して印加する信号の立ち下がりのタイミングを概略揃え、同時に駆動する素子に対して印加する信号の立ち上がりのタイミングをそれぞれ制御してパルス幅変調を行う構成においても、本願に関わる発明を適用できる。この場合は、立ち上がりの時間を立ち下がりの時間よりも長く取ればよい。
【００５７】
＜本実施の形態の表面伝導型放出素子の製法及び用途説明＞
図７は、本実施の形態の表示パネル１０００の外観斜視図であり、その内部構造を示すために表示パネル１０００の１部を切り欠いて示している。
【００５８】
図中、１００５はリアプレート、１００６は側壁、１００７はフェースプレートであり、１００５〜１００７により表示パネルの内部を真空に維持するための気密容器を形成している。この気密容器を組み立てるにあたっては、各部材の接合部に十分な強度と気密性を保持させるため封着する必要があるが、例えばフリットガラスを接合部に塗布し、大気中あるいは窒素雰囲気中で、４００℃〜５００℃で１０分以上焼成することにより封着を達成した。気密容器内部を真空に排気する方法については後述する。
【００５９】
リアプレート１００５には、基板１００１が固定されているが、この基板１００１上には表面伝導型放出素子１００２がＮ×Ｍ個形成されている（ここでＮ，Ｍは２以上の正の整数であり、目的とする表示画素数に応じて適宜設定される。例えば、高品位テレビジョンの表示を目的とした表示装置においては、Ｎ＝３０００，Ｍ＝１０００以上の数を設定することが望ましい。本実施の形態においては、Ｎ＝３０７２，Ｍ＝１０２４とした）。前記Ｎ×Ｍ個の表面伝導型放出素子１００２は、Ｍ本の行方向配線１００３とＮ本の列方向配線１００４により単純マトリクス配線されている。前記１００１〜１００４によって構成される部分をマルチ電子源と呼ぶ。なお、マルチ電子源の製造方法や構造については、後で詳しく述べる。
【００６０】
本実施の形態においては、気密容器のリアプレート１００５にマルチ電子源の基板１００１を固定する構成としたが、マルチ電子源の基板１００１が十分な強度を有するものである場合には、気密容器のリアプレートとしてマルチ電子源の基板１００１自体を用いてもよい。
【００６１】
また、フェースプレート１００７の下面には、蛍光膜１００８が形成されている。本実施の形態の表示パネル１０００はカラー表示用であるため、蛍光膜１００８の部分にはＣＲＴの分野で用いられる赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色の蛍光体が塗り分けられている。各色の蛍光体は、たとえば図８（Ａ）に示すようにストライプ状に塗り分けられ、各色の蛍光体のストライプの間には黒色の導電体１０１０が設けてある。この黒色の導電体１０１０を設ける目的は、電子の照射位置に多少のずれがあっても表示色にずれが生じないようにするためや、外光の反射を防止して表示コントラストの低下を防ぐため、更には電子による蛍光膜のチャージアップを防止するためなどである。黒色の導電体１０１０には、黒鉛を主成分として用いたが、上記の目的に適するものであればこれ以外の材料を用いても良い。
【００６２】
また、３原色の蛍光体の塗り分け方は図８（Ａ）に示したストライプ状の配列に限られるものではなく、たとえば図８（Ｂ）に示すようなデルタ状配列や、それ以外の配列であってもよい。なお、モノクロームの表示パネルを作成する場合には、単色の蛍光体材料を蛍光膜１００８に用いればよく、また黒色導電材料は必ずしも用いなくともよい。
【００６３】
また、蛍光膜１００８のリアプレート側の面には、ＣＲＴの分野では公知のメタルバック１００９を設けてある。このメタルバック１００９を設けた目的は、蛍光膜１００８が発する光の一部を鏡面反射して光利用率を向上させるため、負イオンの衝突から蛍光膜１００８を保護するため、電子加速電圧を印加するための電極として作用させるため、蛍光膜１００８を励起した電子の導電路として作用させるためなどである。このメタルバック１００９は、蛍光膜１００８をフェースプレート基板１００７上に形成した後、蛍光膜表面を平滑化処理し、その上にアルミニウムを真空蒸着する方法により形成した。なお、蛍光膜１００８に低電圧用の蛍光体材料を用いた場合には、メタルバック１００９は用いない。
【００６４】
また、本実施の形態では用いなかったが、加速電圧の印加用や蛍光膜の導電性向上を目的として、フェースプレート基板１００７と蛍光膜１００８との間に、例えばＩＴＯを材料とする透明電極を設けてもよい。
【００６５】
また、Ｄx1〜ＤxMおよびＤy1〜ＤyNおよびＨｖは、当該表示パネル１０００と不図示の電気回路とを電気的に接続するために設けた気密構造の電気接続用端子である。Ｄx1〜ＤxMはマルチ電子源の行方向配線１００３と、Ｄy1〜ＤyNはマルチ電子源の列方向配線１００４と、Ｈｖはフェースプレートのメタルバック１００９とそれぞれ電気的に接続している。
【００６６】
また、気密容器内部を真空に排気するには、気密容器を組み立てた後、不図示の排気管と真空ポンプとを接続し、気密容器内を１０のマイナス７乗［torr］程度の真空度まで排気する。その後、排気管を封止するが、気密容器内の真空度を維持するために、封止の直前あるいは封止後に気密容器内の所定の位置にゲッター膜（不図示）を形成する。ゲッター膜とは、たとえばＢａを主成分とするゲッター材料をヒータもしくは高周波加熱により加熱し蒸着して形成した膜であり、該ゲッター膜の吸着作用により気密容器内は１×１０マイナス５乗乃至１×１０マイナス７乗［torr］の真空度に維持される。
【００６７】
以上、本発明の実施の形態の表示パネル１０００の基本構成と製法を説明した。
【００６８】
次に、この実施の形態の表示パネル１０００に用いたマルチ電子源の製造方法について説明する。本実施の形態の画像表示装置に用いるマルチ電子源は、表面伝導型放出素子を単純マトリクス配線した電子源であれば、表面伝導型放出素子の材料や形状あるいは製法に制限はない。したがって、例えば表面伝導型放出素子やＦＥ型、或いはＭＩＭ型等の冷陰極素子を用いることができる。しかしながら、本願発明者らは、表面伝導型放出素子の中では、電子放出部もしくはその周辺部を微粒子膜から形成したものが電子放出特性に優れ、しかも製造が容易に行えることを見出している。したがって、高輝度で大画面の画像表示装置のマルチ電子源に用いるには、最も好適であると言える。そこで、上記実施の形態の表示パネルにおいては、電子放出部もしくはその周辺部を微粒子膜から形成した表面伝導型放出素子を用いた。そこで、まず好適な表面伝導型放出素子について基本的な構成と製法および特性を説明し、その後で多数の素子を単純マトリクス配線したマルチ電子源の構造について述べる。
【００６９】
（表面伝導型放出素子の好適な素子構成と製法）
電子放出部もしくはその周辺部を微粒子膜から形成する表面伝導型放出素子の代表的な構成には、平面型と垂直型の２種類があげられる。
【００７０】
（平面型の表面伝導型放出素子）
まず最初に、平面型の表面伝導型放出素子の素子構成と製法について説明する。図９に示すのは、平面型の表面伝導型放出素子の構成を説明するための平面図（Ａ）および断面図（Ｂ）である。図中、１１０１は基板、１１０２と１１０３は素子電極、１１０４は導電性薄膜、１１０５は通電フォーミング処理により形成した電子放出部、１１１３は通電活性化処理により形成した薄膜である。
【００７１】
基板１１０１としては、たとえば、石英ガラスや青板ガラスをはじめとする各種ガラス基板や、アルミナをはじめとする各種セラミクス基板、あるいは上述の各種基板上に、例えばＳｉＯ2を材料とする絶縁層を積層した基板などを用いることができる。
【００７２】
また、基板１１０１上に基板面と平行に対向して設けられた素子電極１１０２と１１０３は、導電性を有する材料によって形成されている。たとえば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，Ａｇ等をはじめとする金属、あるいはこれらの金属の合金、あるいはＩｎ2Ｏ3−ＳｎＯ2をはじめとする金属酸化物、ポリシリコンなどの半導体、などの中から適宜材料を選択して用いればよい。電極を形成するには、たとえば真空蒸着などの製膜技術とフォトリソグラフィ、エッチングなどのパターニング技術を組み合わせて用いれば容易に形成できるが、それ以外の方法（たとえば印刷技術）を用いて形成してもさしつかえない。
【００７３】
素子電極１１０２と１１０３の形状は、当該電子放出素子の応用目的に合わせて適宜設計される。一般的には、電極間隔Ｌは通常は数百オングストロームから数百マイクロメータの範囲から適当な数値を選んで設計されるが、なかでも表示装置に応用するために好ましいのは数マイクロメータより数十マイクロメータの範囲である。また、素子電極の厚さｄについては、通常は数百オングストロームから数マイクロメータの範囲から適当な数値が選ばれる。
【００７４】
また、導電性薄膜１１０４の部分には微粒子膜を用いる。ここで述べた微粒子膜とは、構成要素として多数の微粒子を含んだ膜（島状の集合体も含む）のことをさす。微粒子膜を微視的に調べれば、通常は、個々の微粒子が離間して配置された構造か、あるいは微粒子が互いに隣接した構造か、あるいは微粒子が互いに重なり合った構造が観測される。
【００７５】
微粒子膜に用いた微粒子の粒径は、数オングストロームから数千オングストロームの範囲に含まれるものであるが、中でも好ましいのは１０オングストロームから２００オングストロームの範囲のものである。また、微粒子膜の膜厚は、以下に述べるような諸条件を考慮して適宜設定される。即ち、素子電極１１０２或は１１０３と電気的に良好に接続するのに必要な条件、後述する通電フォーミングを良好に行うのに必要な条件、微粒子膜自身の電気抵抗を後述する適宜の値にするために必要な条件、などである。具体的には、数オングストロームから数千オングストロームの範囲のなかで設定するが、なかでも好ましいのは１０オングストロームから５００オングストロームの間である。
【００７６】
また、微粒子膜を形成するのに用いられうる材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂなどをはじめとする金属や、ＰｄＯ，ＳｎＯ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3などをはじめとする酸化物や、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，ＹＢ4，ＧｄＢ4などをはじめとする硼化物や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣなどをはじめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などをはじめとする窒化物や、Ｓｉ，Ｇｅ，などをはじめとする半導体や、カーボン、などがあげられ、これらの中から適宜選択される。
【００７７】
以上述べたように、導電性薄膜１１０４を微粒子膜で形成したが、そのシート抵抗値については、１０の３乗から１０の７乗［オーム／□］の範囲に含まれるよう設定した。
【００７８】
なお、導電性薄膜１１０４と素子電極１１０２および１１０３とは、電気的に良好に接続されるのが望ましいため、互いの一部が重なりあうような構造をとっている。その重なり方は、図９の例においては、下から、基板、素子電極、導電性薄膜の順序で積層したが、場合によっては下から基板、導電性薄膜、素子電極、の順序で積層してもさしつかえない。
【００７９】
また、電子放出部１１０５は、導電性薄膜１１０４の一部に形成された亀裂状の部分であり、電気的には周囲の導電性薄膜よりも高抵抗な性質を有している。この亀裂は、導電性薄膜１１０４に対して、後述する通電フォーミングの処理を行うことにより形成する。亀裂内には、数オングストロームから数百オングストロームの粒径の微粒子を配置する場合がある。なお、実際の電子放出部の位置や形状を精密かつ正確に図示するのは困難なため、図９においては模式的に示した。
【００８０】
また、薄膜１１１３は、炭素もしくは炭素化合物よりなる薄膜で、電子放出部１１０５およびその近傍を被覆している。薄膜１１１３は、通電フォーミング処理後に、後述する通電活性化の処理を行うことにより形成する。
【００８１】
薄膜１１１３は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は５００［オングストローム］以下とするが、３００［オングストローム］以下とするのがさらに好ましい。なお、実際の薄膜１１１３の位置や形状を精密に図示するのは困難なため、図９においては模式的に示した。また、平面図（Ａ）においては、薄膜１１１３の一部を除去した素子を図示した。
【００８２】
以上、好ましい素子の基本構成を述べたが、実施の形態においては以下のような素子を用いた。すなわち、基板１１０１には青板ガラスを用い、素子電極１１０２と１１０３にはＮｉ薄膜を用いた。素子電極の厚さｄは１０００［オングストローム］、電極間隔Ｌは２［マイクロメータ］とした。
【００８３】
微粒子膜の主要材料としてＰｄもしくはＰｄＯを用い、微粒子膜の厚さは約１００［オングストローム］、幅Ｗは１００［マイクロメータ］とした。
【００８４】
次に、好適な平面型の表面伝導型放出素子の製造方法について説明する。図１０（ａ）〜（ｄ）は、表面伝導型放出素子の製造工程を説明するための断面図で、各部材の表記は前記図９と同一である。
【００８５】
（１）まず、図１０（ａ）に示すように、基板１１０１上に素子電極１１０２および１１０３を形成する。これら電極を形成するにあたっては、予め基板１１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の材料を堆積させる（堆積する方法としては、たとえば、蒸着法やスパッタ法などの真空成膜技術を用ればよい）。その後、堆積した電極材料を、フォトリソグラフィー・エッチング技術を用いてパターニングし、（ａ）に示した一対の素子電極（１１０２と１１０３）を形成する。
【００８６】
（２）次に、同図（ｂ）に示すように、導電性薄膜１１０４を形成する。この導電性薄膜１１０４を形成するにあたっては、まず前記（ａ）の基板に有機金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を成膜した後、フォトリソグラフィー・エッチングにより所定の形状にパターニングする。ここで、有機金属溶液とは、導電性薄膜に用いる微粒子の材料を主要元素とする有機金属化合物の溶液である（具体的には、本実施の形態では主要元素としてＰｄを用いた。また、実施の形態では塗布方法として、ディッピング法を用いたが、それ以外のたとえばスピンナー法やスプレー法を用いてもよい）。
【００８７】
また、微粒子膜で作られる導電性薄膜の成膜方法としては、本実施の形態で用いた有機金属溶液の塗布による方法以外の、たとえば真空蒸着法やスパッタ法、あるいは化学的気相堆積法などを用いる場合もある。
【００８８】
（３）次に、同図（ｃ）に示すように、フォーミング用電源１１１０から素子電極１１０２と１１０３の間に適宜の電圧を印加し、通電フォーミング処理を行って、電子放出部１１０５を形成する。
【００８９】
この通電フォーミング処理とは、微粒子膜で作られた導電性薄膜１１０４に通電を行って、その一部を適宜に破壊、変形、もしくは変質せしめ、電子放出を行うのに好適な構造に変化させる処理のことである。微粒子膜で作られた導電性薄膜のうち電子放出を行うのに好適な構造に変化した部分（即ち、電子放出部１１０５）においては、薄膜に適当な亀裂が形成されている。なお、電子放出部１１０５が形成される前と比較すると、形成された後は素子電極１１０２と１１０３の間で計測される電気抵抗は大幅に増加する。
【００９０】
通電方法をより詳しく説明するために、図１１に、フォーミング用電源１１１０から印加する適宜の電圧波形の一例を示す。微粒子膜で作られた導電性薄膜をフォーミングする場合には、パルス状の電圧が好ましく、本実施の形態の場合には同図に示したようにパルス幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加した。その際には、三角波パルスの波高値Ｖｐｆを、順次昇圧した。また、電子放出部１１０５の形成状況をモニタするためのモニタパルスＰｍを適宜の間隔で三角波パルスの間に挿入し、その際に流れる電流を電流計１１１１で計測した。
【００９１】
実施の形態においては、例えば１０のマイナス５乗［torr］程度の真空雰囲気下において、例えばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに０．１［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加するたびに１回の割りで、モニタパルスＰｍを挿入した。フォーミング処理に悪影響を及ぼすことがないように、モニタパルスの電圧Ｖｐｍは０．１［Ｖ］に設定した。そして、素子電極１１０２と１１０３の間の電気抵抗が１×１０の６乗［オーム］になった段階、すなわちモニタパルス印加時に電流計１１１１で計測される電流が１×１０のマイナス７乗［Ａ］以下になった段階で、フォーミング処理にかかわる通電を終了した。
【００９２】
なお、上記の方法は、本実施の形態の表面伝導型放出素子に関する好ましい方法であり、例えば微粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面伝導型放出素子の設計を変更した場合には、それに応じて通電の条件を適宜変更するのが望ましい。
【００９３】
（４）次に、図１０（ｄ）に示すように、活性化用電源１１１２から素子電極１１０２と１１０３の間に適宜の電圧を印加し、通電活性化処理を行って、電子放出特性の改善を行う。この通電活性化処理とは、前記通電フォーミング処理により形成された電子放出部１１０５に適宜の条件で通電を行って、その近傍に炭素もしくは炭素化合物を堆積せしめる処理のことである。（図においては、炭素もしくは炭素化合物よりなる堆積物を部材１１１３として模式的に示した）。なお、通電活性化処理を行うことにより、行う前と比較して、同じ印加電圧における放出電流を典型的には１００倍以上に増加させることができる。
【００９４】
具体的には、１０のマイナス４乗ないし１０のマイナス５乗［torr］の範囲内の真空雰囲気中で、電圧パルスを定期的に印加することにより、真空雰囲気中に存在する有機化合物を起源とする炭素もしくは炭素化合物を堆積させる。堆積物１１１３は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は５００［オングストローム］以下、より好ましくは３００［オングストローム］以下である。
【００９５】
通電方法をより詳しく説明するために、図１２（ａ）に、活性化用電源１１１２から印加する適宜の電圧波形の一例を示す。本実施の形態においては、一定電圧の矩形波を定期的に印加して通電活性化処理を行ったが、具体的には，矩形波の電圧Ｖａｃは１４［Ｖ］，パルス幅Ｔ３は、１［ミリ秒］，パルス間隔Ｔ４は１０［ミリ秒］とした。なお、上述の通電条件は、本実施の形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【００９６】
図１０（ｄ）に示す１１１４は、該表面伝導型放出素子から放出される放出電流Ｉeを捕捉するためのアノード電極で、直流高電圧電源１１１５および電流計１１１６が接続されている。（なお、基板１１０１を、表示パネルの中に組み込んでから活性化処理を行う場合には、表示パネルの蛍光面をアノード電極１１１４として用いる）。活性化用電源１１１２から電圧を印加する間、電流計１１１６で放出電流Ｉeを計測して通電活性化処理の進行状況をモニタし、活性化用電源１１１２の動作を制御する。電流計１１１６で計測された放出電流Ｉeの一例を図１２（ｂ）に示す。活性化電源１１１２からパルス電圧を印加しはじめると、時間の経過とともに放出電流Ｉeは増加するが、やがて飽和してほとんど増加しなくなる。このように、放出電流Ｉeがほぼ飽和した時点で活性化用電源１１１２からの電圧印加を停止し、通電活性化処理を終了する。
【００９７】
なお、上述の通電条件は、本実施の形態の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。
【００９８】
以上のようにして、図１０（ｅ）に示す平面型の表面伝導型放出素子を製造した。
【００９９】
（垂直型の表面伝導型放出素子）
次に、電子放出部もしくはその周辺を微粒子膜から形成した表面伝導型放出素子のもうひとつの代表的な構成、すなわち垂直型の表面伝導型放出素子の構成について説明する。
【０１００】
図１３は、本実施の形態の垂直型の基本構成を説明するための模式的な断面図であり、図中の１２０１は基板、１２０２と１２０３は素子電極、１２０６は段差形成部材、１２０４は微粒子膜を用いた導電性薄膜、１２０５は通電フォーミング処理により形成した電子放出部、１２１３は通電活性化処理により形成した薄膜、である。
【０１０１】
垂直型が先に説明した平面型と異なる点は、素子電極のうちの片方（１２０２）が段差形成部材１２０６上に設けられており、導電性薄膜１２０４が段差形成部材１２０６の側面を被覆している点にある。したがって、前記図９の平面型における素子電極間隔Ｌは、垂直型においては段差形成部材１２０６の段差高Ｌｓとして設定される。なお、基板１２０１、素子電極１２０２および１２０３、微粒子膜を用いた導電性薄膜１２０４、については、前記平面型の説明中に列挙した材料を同様に用いることが可能である。また、段差形成部材１２０６には、たとえばＳｉＯ2 のような電気的に絶縁性の材料を用いる。
【０１０２】
次に、垂直型の表面伝導型放出素子の製法について説明する。図１４（ａ）〜（ｆ）は、製造工程を説明するための断面図で、各部材の表記は前記図１３と同一である。
【０１０３】
（１）まず、図１４（ａ）に示すように、基板１２０１上に素子電極１２０３を形成する。
【０１０４】
（２）次に、同図（ｂ）に示すように、段差形成部材を形成するための絶縁層を積層する。絶縁層は、たとえばＳｉＯ2 をスパッタ法で積層すればよいが、たとえば真空蒸着法や印刷法などの他の成膜方法を用いてもよい。
【０１０５】
３）次に、同図（ｃ）に示すように、絶縁層の上に素子電極１２０２を形成する。
【０１０６】
４）次に、同図（ｄ）に示すように、絶縁層の一部を、たとえばエッチング法を用いて除去し、素子電極１２０３を露出させる。
【０１０７】
５）次に、同図（ｅ）に示すように、微粒子膜を用いた導電性薄膜１２０４を形成する。形成するには、前記平面型の場合と同じく、たとえば塗布法などの成膜技術を用いればよい。
【０１０８】
６）次に、前記平面型の場合と同じく、通電フォーミング処理を行い、電子放出部を形成する（図１０（ｃ）を用いて説明した平面型の通電フォーミング処理と同様の処理を行えばよい）。
【０１０９】
（７）次に、前記平面型の場合と同じく、通電活性化処理を行い、電子放出部近傍に炭素もしくは炭素化合物を堆積させる（図１０（ｄ）を用いて説明した平面型の通電活性化処理と同様の処理を行えばよい）。
【０１１０】
以上のようにして、図１４（ｆ）に示す垂直型の表面伝導型放出素子を製造した。
【０１１１】
（表示装置に用いた表面伝導型放出素子の特性）
以上、平面型と垂直型の表面伝導型放出素子について素子構成と製法を説明したが、次に表示装置に用いた素子の特性について述べる。
【０１１２】
図１５に、本実施の形態の表示装置に用いた素子の（放出電流Ｉe）対（素子印加電圧Ｖf）特性、および（素子電流Ｉf）対（素子印加電圧Ｖf）特性の典型的な例を示す。なお、放出電流Ｉeは素子電流Ｉfに比べて著しく小さく、同一尺度で図示するのが困難であるうえ、これらの特性は素子の大きさや形状等の設計パラメータを変更することにより変化するものであるため、２本のグラフは各々任意単位で図示した。
【０１１３】
表示装置に用いた素子は、放出電流Ｉeに関して以下に述べる３つの特性を有している。
【０１１４】
第一に、ある電圧（これを閾値電圧Ｖthと呼ぶ）以上の大きさの電圧を素子に印加すると急激に放出電流Ｉeが増加するが、一方、閾値電圧Ｖth未満の電圧では放出電流Ｉeはほとんど検出されない。すなわち、放出電流Ｉeに関して、明確な閾値電圧Ｖthを持った非線形素子である。
【０１１５】
第二に、放出電流Ｉeは素子に印加する電圧Ｖfに依存して変化するため、電圧Ｖfで放出電流Ｉeの大きさを制御できる。
【０１１６】
第三に、素子に印加する電圧Ｖfに対して素子から放出される電流Ｉeの応答速度が速いため、電圧Ｖfを印加する時間の長さによって素子から放出される電子の電荷量を制御できる。
【０１１７】
以上のような特性を有するため、表面伝導型放出素子を表示装置に好適に用いることができた。たとえば多数の素子を表示画面の画素に対応して設けた表示装置において、第一の特性を利用すれば、表示画面を順次走査して表示を行うことが可能である。すなわち、駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖth以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Ｖth未満の電圧を印加する。駆動する素子を順次切り替えてゆくことにより、表示画面を順次走査して表示を行うことが可能である。
【０１１８】
また、第二の特性かまたは第三の特性を利用することにより、発光輝度を制御することができるため、諧調表示を行うことが可能である。
【０１１９】
（多数素子を単純マトリクス配線したマルチ電子源の構造）
次に、上述の表面伝導型放出素子を基板上に配列して単純マトリクス配線したマルチ電子源の構造について述べる。
【０１２０】
図１６に示すのは、前記図７の表示パネル１０００に用いたマルチ電子源の平面図である。基板１００１上には、前記図９で示したものと同様な表面伝導型放出素子が配列され、これらの素子は行方向配線電極１００３と列方向配線電極１００４により単純マトリクス状に配線されている。行方向配線電極１００３と列方向配線電極１００４の交差する部分には、電極間に絶縁層（不図示）が形成されており、電気的な絶縁が保たれている。
【０１２１】
図１６のＡ−Ａ’に沿った断面を図１７に示す。
【０１２２】
なお、このような構造のマルチ電子源は、あらかじめ基板上に行方向配線電極１００３、列方向配線電極１００４、電極間絶縁層（不図示）、および表面伝導型放出素子の素子電極と導電性薄膜を形成した後、行方向配線電極１００３および列方向配線電極１００４を介して各素子に給電して通電フォーミング処理と通電活性化処理を行うことにより製造した。
【０１２３】
図１８は、前記説明の表面伝導型放出素子を電子源として用いたディスプレイパネルに、例えばテレビジョン放送をはじめとする種々の画像情報源より提供される画像情報を表示できるように構成した多機能表示装置の一例を示すための図である。図中、１０００は前述したディスプレイパネル、２１０１はディスプレイパネルの駆動回路、２１０２はディスプレイコントローラ、２１０３はマルチプレクサ、２１０４はデコーダ、２１０５は入出力インターフェース回路、２１０６はＣＰＵ、２１０７は画像生成回路、２１０８および２１０９および２１１０は画像メモリインターフェース回路、２１１１は画像入力インターフェース回路、２１１２および２１１３はＴＶ信号受信回路、２１１４は入力部である。
【０１２４】
（なお、本表示装置は、例えばテレビジョン信号のように映像情報と音声情報の両方を含む信号を受信する場合には、当然映像の表示と同時に音声を再生するものであるが、本発明の特徴と直接関係しない音声情報の受信，分離，再生，処理，記憶などに関する回路やスピーカなどについては説明を省略する）。以下、画像信号の流れに沿って各部の機能を説明してゆく。
【０１２５】
まず、ＴＶ信号受信回路２１１３は、例えば電波や空間光通信などのような無線伝送系を用いて伝送されるＴＶ画像信号を受信するための回路である。受信するＴＶ信号の方式は特に限られるものではなく、例えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式などの諸方式でもよい。また、これらよりさらに多数の走査線よりなるＴＶ信号（例えばＭＵＳＥ方式をはじめとするいわゆる高品位ＴＶ）は、大面積化や大画素数化に適した前記ディスプレイパネルの利点を生かすのに好適な信号源である。ＴＶ信号受信回路２１１３で受信されたＴＶ信号は、デコーダ２１０４に出力される。
【０１２６】
また、ＴＶ信号受信回路２１１２は、例えば同軸ケーブルや光ファイバーなどのような有線伝送系を用いて伝送されるＴＶ画像信号を受信するための回路である。前記ＴＶ信号受信回路２１１３と同様に、受信するＴＶ信号の方式は特に限られるものではなく、また本回路で受信されたＴＶ信号もデコーダ２１０４に出力される。
【０１２７】
また、画像入力インターフェース回路２１１１は、例えばＴＶカメラや画像読み取りスキャナなどの画像入力装置から供給される画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ２１０４に出力される。
【０１２８】
また、画像メモリインターフェース回路２１１０は、ビデオテープレコーダ（以下ＶＴＲと略す）に記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ２１０４に出力される。
【０１２９】
また、画像メモリインターフェース回路２１０９は、ビデオディスクに記憶されている画像信号を取り込むための回路で、取り込まれた画像信号はデコーダ２１０４に出力される。
【０１３０】
また、画像メモリインターフェース回路２１０８は、いわゆる静止画ディスクのように、静止画像データを記憶している装置から画像信号を取り込むための回路で、取り込まれた静止画像データはデコーダ２１０４に出力される。
【０１３１】
また、入出力インターフェース回路２１０５は、本表示装置と、外部のコンピュータもしくはコンピュータネットワークもしくはプリンタなどの出力装置とを接続するための回路である。画像データや文字データ・図形情報の入出力を行うのはもちろんのこと、場合によっては本表示装置の備えるＣＰＵ２１０６と外部との間で制御信号や数値データの入出力などを行うことも可能である。
【０１３２】
また、画像生成回路２１０７は、前記入出力インターフェース回路２１０５を介して外部から入力される画像データや文字・図形情報や、あるいはＣＰＵ２１０６より出力される画像データや文字・図形情報に基づき表示用画像データを生成するための回路である。本回路の内部には、例えば画像データや文字・図形情報を蓄積するための書き換え可能メモリや、文字コードに対応する画像パターンが記憶されている読みだし専用メモリや、画像処理を行うためのプロセッサなどをはじめとして画像の生成に必要な回路が組み込まれている。本回路により生成された表示用画像データは、デコーダ２１０４に出力されるが、場合によっては前記入出力インターフェース回路２１０５を介して外部のコンピュータネットワークやプリンタ入出力することも可能である。
【０１３３】
また、ＣＰＵ２１０６は、主として本表示装置の動作制御や、表示画像の生成や選択や編集に関わる作業を行う。
【０１３４】
例えば、マルチプレクサ２１０３に制御信号を出力し、ディスプレイパネルに表示する画像信号を適宜選択したり組み合わせたりする。また、その際には表示する画像信号に応じてディスプレイパネルコントローラ２１０２に対して制御信号を発生し、画面表示周波数や走査方法（例えばインターレースかノンインターレースか）や一画面の走査線の数など表示装置の動作を適宜制御する。
【０１３５】
また、前記画像生成回路２１０７に対して画像データや文字・図形情報を直接出力したり、あるいは前記入出力インターフェース回路２１０５を介して外部のコンピュータやメモリをアクセスして画像データや文字・図形情報を入力する。
【０１３６】
なお、ＣＰＵ２１０６は、むろんこれ以外の目的の作業にも関わるものであっても良い。例えば、パーソナルコンピュータやワードプロセッサなどのように、情報を生成したり処理する機能に直接関わっても良い。
【０１３７】
あるいは、前述したように入出力インターフェース回路２１０５を介して外部のコンピュータネットワークと接続し、例えば数値計算などの作業を外部機器と協同して行っても良い。
【０１３８】
また、入力部２１１４は、前記ＣＰＵ２１０６に使用者が命令やプログラム、あるいはデータなどを入力するためのものであり、例えばキーボードやマウスのほか、ジョイスティック，バーコードリーダー，音声認識装置など多様な入力機器を用いる事が可能である。
【０１３９】
また、デコーダ２１０４は、前記２１０７ないし２１１３より入力される種々の画像信号を３原色信号、または輝度信号とＩ信号，Ｑ信号に逆変換するための回路である。なお、同図中に点線で示すように、デコーダ２１０４は内部に画像メモリを備えるのが望ましい。これは、例えばＭＵＳＥ方式をはじめとして、逆変換するに際して画像メモリを必要とするようなテレビ信号を扱うためである。また、画像メモリを備えることにより、静止画の表示が容易になる、あるいは前記画像生成回路２１０７およびＣＰＵ２１０６と協同して画像の間引き，補間，拡大，縮小，合成をはじめとする画像処理や編集が容易に行えるようになるという利点が生まれるからである。
【０１４０】
また、マルチプレクサ２１０３は、前記ＣＰＵ２１０６より入力される制御信号に基づき表示画像を適宜選択するものである。すなわち、マルチプレクサ２１０３はデコーダ２１０４から入力される逆変換された画像信号のうちから所望の画像信号を選択して駆動回路２１０１に出力する。その場合には、一画面表示時間内で画像信号を切り替えて選択することにより、いわゆる多画面テレビのように、一画面を複数の領域に分けて領域によって異なる画像を表示することも可能である。
【０１４１】
また、ディスプレイパネルコントローラ２１０２は、前記ＣＰＵ２１０６より入力される制御信号に基づき駆動回路２１０１の動作を制御するための回路である。
【０１４２】
まず、ディスプレイパネルの基本的な動作にかかわるものとして、例えばディスプレイパネルの駆動用電源（図示せず）の動作シーケンスを制御するための信号を駆動回路２１０１に対して出力する。また、ディスプレイパネルの駆動方法に関わるものとして、例えば画面表示周波数や走査方法（例えばインターレースかノンインターレースか）を制御するための信号を駆動回路２１０１に対して出力する。
【０１４３】
また、場合によっては表示画像の輝度やコントラストや色調やシャープネスといった画質の調整に関わる制御信号を駆動回路２１０１に対して出力する場合もある。
【０１４４】
また、駆動回路２１０１は、ディスプレイパネル１０００に印加する駆動信号を発生するための回路であり、前記マルチプレクサ２１０３から入力される画像信号と、前記ディスプレイパネルコントローラ２１０２より入力される制御信号に基づいて動作するものである。
【０１４５】
以上、各部の機能を説明したが、図１８に例示した構成により、本表示装置においては多様な画像情報源より入力される画像情報をディスプレイパネル１０００に表示する事が可能である。すなわち、テレビジョン放送をはじめとする各種の画像信号はデコーダ２１０４において逆変換された後、マルチプレクサ２１０３において適宜選択され、駆動回路２１０１に入力される。一方、ディスプレイコントローラ２１０２は、表示する画像信号に応じて駆動回路２１０１の動作を制御するための制御信号を発生する。駆動回路２１０１は、上記画像信号と制御信号に基づいてディスプレイパネル１０００に駆動信号を印加する。これにより、ディスプレイパネル１０００において画像が表示される。これらの一連の動作は、ＣＰＵ２１０６により統括的に制御される。
【０１４６】
また、本表示装置においては、前記デコーダ２１０４に内蔵する画像メモリや、画像生成回路２１０７およびＣＰＵ２１０６が関与することにより、単に複数の画像情報の中から選択したものを表示するだけでなく、表示する画像情報に対して、例えば拡大，縮小，回転，移動，エッジ強調，間引き，補間，色変換，画像の縦横比変換などをはじめとする画像処理や、合成，消去，接続，入れ換え，はめ込みなどをはじめとする画像編集を行う事も可能である。また、本実施の形態の説明では特に触れなかったが、上記画像処理や画像編集と同様に、音声情報に関しても処理や編集を行うための専用回路を設けても良い。
【０１４７】
したがって、本表示装置は、テレビジョン放送の表示機器，テレビ会議の端末機器，静止画像および動画像を扱う画像編集機器，コンピュータの端末機器，ワードプロセッサをはじめとする事務用端末機器，ゲーム機などの機能を一台で兼ね備える事が可能で、産業用あるいは民生用として極めて応用範囲が広い。
【０１４８】
なお、上記図１８は、表面伝導型放出素子を電子源とするディスプレイパネルを用いた表示装置の構成の一例を示したにすぎず、これのみに限定されるものではない事は言うまでもない。例えば、図１８の構成要素のうち使用目的上必要のない機能に関わる回路は省いても差し支えない。またこれとは逆に、使用目的によってはさらに構成要素を追加しても良い。例えば、本表示装置をテレビ電話機として応用する場合には、テレビカメラ，音声マイク，照明機，モデムを含む送受信回路などを構成要素に追加するのが好適である。
【０１４９】
本表示装置においては、とりわけ表面伝導型放出素子を電子源とするディスプレイパネルが容易に薄形化できるため、表示装置全体の奥行きを小さくすることが可能である。それに加えて、表面伝導型放出素子を電子源とするディスプレイパネルは大画面化が容易で輝度が高く視野角特性にも優れるため、本表示装置は臨場感あふれ迫力に富んだ画像を視認性良く表示する事が可能である。
【０１５０】
以上説明したように本実施の形態によれば、パルス幅変調により駆動される（ｍ×ｎ）マトリクス配列された表面伝導型放出素子を用いた表示パネルにおいて、隣接する配線間のクロストークによる、選択駆動されている配線上の実効印加電圧が低下するのを抑えることができ、これにより良好な階調特性を有する画像を表示できる。
【０１５１】
以上説明したように本実施の形態によれば、隣接する配線間での浮遊容量に伴う信号レベルの変動を抑えて、所定の輝度を忠実に再現して画像を表示できるとともに、表示素子を駆動する時間を十分に確保できるという効果がある。
【０１５２】
以上述べた実施の形態においては、表示素子として電子放出素子、特には表面伝導型放出素子を用いる例を示したが、ＦＥ型、ＭＩＭ型、等の他の電子放出素子を用いることもできる。また、他の発光素子、例えばＥＬ素子を用いることができる。特に本願に関わる発明は、線順次駆動を採用している構成に有効である。
【０１５３】
【発明の効果】
以上説明したように、本願に関わる発明によれば、好適な画像表示が実現できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の画像表示装置の回路構成を示すブロック図である。
【図２】本発明の課題を説明するための図である。
【図３】図１の回路による効果を説明するための図である。
【図４】本発明の実施の形態１，２の画像表示装置の動作タイミングを説明する図である。
【図５】従来知られたＭＩＭ型の電子放出素子の一例を示す図である。
【図６】電子放出素子の配線方法を説明する図である。
【図７】本発明の実施の形態の画像表示装置の表示パネルの一部を切り欠いて示した斜視図である。
【図８】本実施の形態の表示パネルのフェースプレートの蛍光体配列を例示した平面図である。
【図９】本実施の形態で用いた平面型の表面伝導型放出素子の平面図（Ａ），断面図（Ｂ）である。
【図１０】平面型の表面伝導型放出素子の製造工程を示す断面図である。
【図１１】通電フォーミング処理の際の印加電圧波形を示す図である。
【図１２】通電活性化処理の際の印加電圧波形（ａ），放電電流Ｉeの変化（ｂ）を示す図である。
【図１３】本実施の形態で用いた垂直型の表面伝導型放出素子の断面図である。
【図１４】垂直型の表面伝導型放出素子の製造工程を示す断面図である。
【図１５】本実施の形態の表面伝導型放出素子の典型的な特性を示すグラフである。
【図１６】本実施の形態で用いたマルチ電子源の基板の平面図である。
【図１７】図８のＡ−Ａ’の断面図である。
【図１８】本発明の実施の形態の画像表示装置を用いた多機能画像表示装置のブロック図である。
【図１９】従来知られた表面伝導型放出素子の一例を示す図である。
【図２０】従来知られたＦＥ型電子放出素子の一例を示す図である。
【符号の説明】
２ アナログ信号処理部
３ Ａ／Ｄ部
４ 同期信号分離部
５ タイミング発生部
６ 水平シフトレジスタ
７ １ラインメモリ
８ 垂直シフトレジスタ
９ 行配線駆動部
１０ 列配線駆動部
１１ 表示パネル部
１００ トランジスタ
１０１ パルス幅変調回路(PWM GEN)
１０３，１０４，１１０ スイッチ回路
１０２ ダイオード[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a drive circuit for an image display device, an image display device using the drive circuit, and a drive method thereof.
[0002]
[Prior art]
In recent years, research and development of thin large-screen display devices have been actively conducted. The inventor has conducted research using a cold cathode as an electron source as a thin large-screen display device.
[0003]
Conventionally, two types of electron-emitting devices, a hot cathode device and a cold cathode device, are known. Among these, as the cold cathode element, for example, a surface conduction type emission element, a field emission type element (hereinafter referred to as FE type), a metal / insulating layer / metal type emission element (hereinafter referred to as MIM type), and the like are known. .
[0004]
As the surface conduction electron-emitting device, for example, MI Elinson, Radio E-ng. Electron Phys., 10, 1290, (1965) and other examples described later are known.
[0005]
The surface conduction electron-emitting device utilizes a phenomenon in which electron emission occurs when a current flows in parallel to a film surface in a small-area thin film formed on a substrate. As the surface conduction electron-emitting devices, in addition to those using the SnO2 thin film by Elinson et al., Those using an Au thin film [G. Dittmer: “Thin Solid Films”, 9,317 (1972)], In2O3 / SnO2 Thin film [M. Hartwell and CG Fonstad: "IEEE Trans. ED Conf.", 519 (1975)] and carbon thin film [Hiroshi Araki et al .: Vacuum, Vol. 26, No. 1, 22 (1983) ] Have been reported.
[0006]
As a typical example of the device configuration of these surface conduction electron-emitting devices, FIG. 19 shows a plan view of the device by the aforementioned M. Hartwell et al. In the figure, reference numeral 3001 denotes a substrate, and 3004 denotes a conductive thin film made of a metal oxide formed by sputtering. The conductive thin film 3004 is formed in an H-shaped planar shape as shown. By applying an energization process called energization forming described later to the conductive thin film 3004, an electron emission portion 3005 is formed. The interval L in the drawing is set to 0.5 to 1 [mm], and the width W is set to 0.1 [mm]. For convenience of illustration, the electron emission portion 3005 is shown as a rectangular shape in the center of the conductive thin film 3004. However, this is a schematic shape and faithfully represents the actual position and shape of the electron emission portion. I don't mean.
[0007]
In the above-described surface conduction electron-emitting devices such as the device by M. Hartwell et al., The electron emission portion 3005 is generally formed by applying an energization process called energization forming to the conductive thin film 3004 before electron emission. It was the target. That is, energization forming is to form an electron emission portion by energization, and for example, the voltage is boosted at a very constant rate of, for example, a constant DC voltage or, for example, about 1 V / min across the conductive thin film 3004. Applying a DC voltage to energize the conductive thin film 3004 locally destroys or deforms or alters it to form an electron emitting portion 3005 in an electrically high resistance state. Note that a crack is generated in a part of the conductive thin film 3004 that is locally broken, deformed, or altered. When an appropriate voltage is applied to the conductive thin film 3004 after the energization forming, electrons are emitted in the vicinity of the crack.
[0008]
The surface conduction electron-emitting device described above has an advantage that a large number of devices can be formed over a large area because the structure is simple and the manufacturing is easy. Therefore, for example, as disclosed in Japanese Patent Application Laid-Open No. 64-31332 by the present applicant, a method for arranging and driving a large number of elements has been studied.
[0009]
Examples of FE types include, for example, WP Dyke & WW Dolan, “Field emission”, Advance in Electron Physics, 8, 89 (1956), or CA Spindt, “Physical properties of thin-film field emission cathodes with molybdenium cones ”, J. Appl. Phys., 47, 5248 (1976).
[0010]
As a typical example of this FE type element configuration, FIG. 20 shows a cross-sectional view of the element by the aforementioned CA Spindt et al. In this figure, 3010 is a substrate, 3011 is an emitter wiring made of a conductive material, 3012 is an emitter cone, 3013 is an insulating layer, and 3014 is a gate electrode. This element causes field emission from the tip of the emitter cone 3012 by applying an appropriate voltage between the emitter cone 3012 and the gate electrode 3014. Further, as another element configuration of the FE type, there is an example in which an emitter and a gate electrode are arranged on a substrate substantially parallel to the substrate plane, instead of the laminated structure as shown in FIG.
[0011]
Further, as an example of the MIM type, for example, CA Mead, “Operation of tunnel-emission Devices, J. Appl. Phys., 32,646 (1961)” is known. An example is shown in Fig. 5. This figure is a sectional view, in which 3020 is a substrate, 3021 is a lower electrode made of metal, 3022 is a thin insulating layer having a thickness of about 100 angstroms, and 3023 is a thickness of 80 to 300. In the MIM type, an appropriate voltage is applied between the upper electrode 3023 and the lower electrode 3021 to cause electron emission from the surface of the upper electrode 3023.
[0012]
Since the above-described cold cathode device can obtain electron emission at a lower temperature than a hot cathode device, a heater for heating is not required. Therefore, the structure is simpler than that of the hot cathode device, and a fine device can be produced. Further, even if a large number of elements are arranged on the substrate at a high density, problems such as thermal melting of the substrate hardly occur. Further, unlike the case where the hot cathode element operates by heating of the heater, the response speed is slow. In the case of the cold cathode element, there is also an advantage that the response speed is fast. For this reason, research for applying cold cathode devices has been actively conducted.
[0013]
For example, the surface conduction electron-emitting device has an advantage that a large number of devices can be formed over a large area because the structure is particularly simple and easy to manufacture among the cold cathode devices. Therefore, for example, as disclosed in Japanese Patent Application Laid-Open No. 64-31332 by the present applicant, a method for arranging and driving a large number of elements has been studied.
[0014]
As for the application of surface conduction electron-emitting devices, for example, image forming apparatuses such as image display apparatuses and image recording apparatuses, charged beam sources, and the like have been studied.
[0015]
In particular, as an application to an image display device, for example, as disclosed in US Pat. No. 5,066,883 and Japanese Patent Application Laid-Open No. 2-257551 and Japanese Patent Application Laid-Open No. 4-28137 by the present applicant, An image display device using a combination of a phosphor that emits light when irradiated with electrons has been studied. An image display device using a combination of a surface conduction electron-emitting device and a phosphor is expected to have characteristics superior to those of other conventional image display devices. For example, it can be said that it is superior in that it does not require a backlight and has a wide viewing angle as compared with a liquid crystal display device that has become widespread in recent years.
[0016]
A method of driving a large number of FE elements side by side is disclosed, for example, in US Pat. No. 4,904,895 by the present applicant. Further, as an example of applying the FE type to an image display device, for example, a flat panel display device reported by R. Meyer et al. Is known. [R. Meyer: “Recent Development on Microtips Display at LETI”, Tech. Digest of 4th Int. Vacuum Microelectronics Conf., Nagahama, pp. 6-9 (1991)].
[0017]
An example in which a large number of MIM types are arranged and applied to an image display device is disclosed in, for example, Japanese Patent Application Laid-Open No. 3-55738 by the present applicant.
[0018]
The inventors of the present application have tried surface conduction electron-emitting devices having various materials, manufacturing methods, and structures including those described in the prior art. Furthermore, research has been conducted on a multi-electron source in which a large number of surface conduction electron-emitting devices are arranged, and an image display device to which the multi-electron source is applied. For example, a multi-electron source using the electrical wiring method shown in FIG. 6 has been tried. That is, this is a multi-electron source in which a large number of surface conduction electron-emitting devices are two-dimensionally arranged and these devices are wired in a matrix as shown in the figure.
[0019]
In the drawing, reference numeral 4001 schematically shows a surface conduction electron-emitting device, 4002 is a row direction wiring, and 4003 is a column direction wiring. The row direction wiring 4002 and the column direction wiring 4003 actually have a finite electrical resistance, but are shown as wiring resistances 4004 and 4005 in the drawing. The wiring method as described above is called simple matrix wiring. For convenience of illustration, a 6 × 6 matrix is shown. However, the scale of the matrix is not limited to this. For example, in the case of a multi-electron source for displaying images, a desired image is displayed. This is to arrange and wire enough elements.
[0020]
As described above, in a multi-electron source in which surface conduction electron-emitting devices are wired in a simple matrix, appropriate electric signals are applied to the row direction wiring 4002 and the column direction wiring 4003 in order to output a desired electron beam. For example, in order to drive a surface conduction electron-emitting device of an arbitrary row in the matrix, the selection voltage Vs is applied to the row direction wiring 4002 of the selected row, and at the same time, the row direction wiring 4002 of the non-selected row is applied. Applies a non-selection voltage Vns. In synchronization with this, a driving voltage Ve for outputting an electron beam is applied to the column direction wiring 4003. According to this method, if the voltage effect due to the wiring resistors 4004 and 4005 is ignored, a voltage of (Ve−Vs) is applied to the surface conduction electron-emitting device of the selected row, and the surface conduction emission of the non-selected row. A voltage of (Ve−Vns) is applied to the element. Here, if Ve, Vs, and Vns are set to appropriate voltages, an electron beam having a desired intensity should be output only from the surface conduction electron-emitting devices in the selected row, and each column-directional wiring is supplied to each of the column-directional wirings. If a different driving voltage Ve is applied, an electron beam with a different intensity should be output from each element in the selected row. Further, since the response speed of the surface conduction electron-emitting device is high, if the length of time for applying the driving voltage Ve is changed, the length of time for which the electron beam is output should be able to be changed.
[0021]
Hereinafter, the element applied voltage (Ve−Vs) at the time of selection is referred to as Vf.
[0022]
Furthermore, as another method for obtaining an electron beam from a multi-electron source having a simple matrix wiring as described above, a driving current is supplied instead of connecting a voltage source for applying a driving voltage Ve to the column wiring. There is also a method of driving by connecting a current source and applying the selection voltage Vs to the row direction wiring of the selected row and simultaneously applying the non-selection voltage Vns to the row direction wiring of the non-selected row. Thereby, the electron beam can be obtained only from the element in the selected row due to the strong threshold characteristic of the surface conduction electron-emitting device. Here, the current flowing through the electron source is hereinafter referred to as element current If, and the emitted electron beam current is referred to as emission current Ie.
[0023]
Therefore, a multi-electron source in which surface conduction electron-emitting devices are wired in a simple matrix has various applications. For example, if an electric signal corresponding to image information is appropriately applied, it is suitably used as an electron source for an image display device. be able to.
[0024]
[Problems to be solved by the invention]
An object of the present application is to realize a configuration capable of displaying an image more accurately.
[0025]
[Means for Solving the Problems]
One of the inventions of the image display device in the present application is configured as follows.
[0026]
A plurality of display elements connected in a matrix by a plurality of row wirings and a plurality of column wirings crossing the row wirings, and the display elements Image signal pulse width modulated pulse width modulation An image display device having a drive circuit for outputting a signal,
The drive circuit Is A plurality of the display elements connected to the selected row wiring Standing The timing of the rise Output a uniform pulse width modulation signal via multiple column wirings ,And The pulse width modulation The time from the first peak value in the image display state to the second peak value in the image non-display state at the fall of the signal, Pulse width modulation It is longer than the time from the second peak value in the image non-display state to the first peak value in the image display state when the signal rises.
[0027]
One of the inventions of the image display device in the present application is configured as follows.
[0028]
A plurality of display elements connected in a matrix by a plurality of row wirings and a plurality of column wirings crossing the row wirings, and the display elements Image signal pulse width modulated pulse width modulation An image display device having a drive circuit for outputting a signal,
The drive circuit Is A plurality of the display elements connected to the selected row wiring Standing The timing of falling Output a uniform pulse width modulation signal via multiple column wirings ,And The pulse width modulation The time from the second peak value in the non-image display state to the first peak value in the image display state at the rise of the signal, Pulse width modulation It is characterized in that it is longer than the time from the first peak value in the image display state to the second peak value in the image non-display state when the signal falls.
[0029]
One of the inventions of the image display device in the present application is configured as follows.
[0033]
In each of the above-described inventions, it is preferable that the driving circuit includes a circuit that raises and lowers the peak value of the signal.
[0034]
In each of the above inventions, the driving circuit may output a signal having a pulse width corresponding to the luminance of the image to be displayed.
[0035]
In addition, the display element having an electron-emitting element can be preferably used. In particular, it is preferable to use in combination with a phosphor that emits light by electrons emitted from the electron-emitting device. It is particularly preferable to use a surface conduction electron-emitting device.
[0044]
DETAILED DESCRIPTION OF THE INVENTION
A desired beam output can be obtained by applying a drive voltage or a drive current to the display element and performing pulse width modulation. The inductance component of the wiring having a finite length from the drive means to the multi-electron source, In order to suppress ringing at the time of pulse application (rising) due to resonance caused by capacitance components between adjacent wirings, stray capacitance components, etc., a method of applying a drive current or a case of applying a drive voltage is also possible. It is possible to adopt a method for limiting current. On the other hand, at the end of pulse application (falling), a switching means is provided to apply a voltage bias with low impedance in order to quickly discharge the charge accumulated by the stray capacitance and shorten the falling time. Can do. By these means, each element can be driven while preventing occurrence of ringing exceeding the rated value of the applied voltage of the multi-electron source.
[0045]
However, in the above configuration, another problem has occurred.
[0046]
That is, as shown in FIG. 2, when a pulse signal having a different pulse width is applied between two adjacent (or more) wires, the longer pulse is caused to stand next to the other by the capacitance between the wires. Under the influence of the lowered pulse signal, the signal level is lowered and the effective application amount is reduced. Due to such a phenomenon, when the gradation is expressed by the pulse width, an error occurs in the gradation due to the influence of the adjacent wiring. In particular, when a large-screen panel is configured, there is a problem that the inter-wiring capacitance increases, and the error in gradation is increased. On the other hand, in a configuration in which a plurality of elements are driven at the same time, when pulse width modulation is performed using a signal in which the falling edges of the signals are aligned, the same problem may occur at the rising edge of the signal.
[0047]
Preferred embodiments of the present invention will be described below in detail with reference to the accompanying drawings.
[0048]
(Embodiment 1)
1 is a block diagram showing a circuit configuration of an image display apparatus according to Embodiment 1 of the present invention, FIG. 3 is a diagram for explaining the effect of the circuit of FIG. 1, and FIG. 4 is a signal timing of each part of FIG. FIG.
[0049]
In FIG. 1, reference numeral 11 denotes a display panel in which a plurality of surface conduction type emission elements having element voltage-emission current characteristics, which will be described later, are arranged in an mxn matrix. Reference numeral 1 denotes a video input signal terminal for inputting a video signal. Reference numeral 2 denotes an analog signal processing unit. In order to digitize the video luminance signal with a predetermined number of gradations in the A / D conversion unit 3, Perform level clamping, amplitude level adjustment, band limitation, etc. Reference numeral 4 denotes a sync separator for separating a sync signal (horizontal, vertical sync signal, etc.) from the input video signal. Reference numeral 5 denotes a timing generation unit which receives a synchronization signal output from the synchronization separation unit 4 and supplies necessary timing signals to the A / D unit 3 and various parts.
[0050]
The A / D unit 3 converts the video analog luminance signal into n serial digital signals per horizontal period and outputs them. The digital signals are sent to the horizontal shift register 6 to be held and converted into parallel signals. Sent to the one-line memory 7 and stored therein. The column wiring drive unit 10 applies a current for applying a current to the column wiring via the switch circuit 103 when an output pulse signal of a PWM generator 101 (described later) corresponding to the input luminance data is turned on for each column wiring. Proportional to the source I1, the grounded base transistor 100 for providing a DC bias voltage (ground level) that is current-limited by the current source I2 through the switch circuit 103 when the luminance data is off, and the luminance data for switching them on / off A PWM generator (PWN GEN) 101 is provided for outputting a signal having the above pulse width. In the present embodiment, a configuration is employed in which pulse width modulation signals having substantially uniform rising edges are applied to simultaneously driven elements, and the signal falling timing is changed in accordance with luminance data. That is, the switch circuit 103 causes the current from the current source I1 to flow through the column wiring when the pulse signal (luminance data) from the PWM generator (PWN GEN) 101 is at a high level. The wiring is connected to the transistor 100 side and the transistor 100 is turned on. Here, a diode 102 for clipping the voltage applied to the column wiring to Vm is also provided as a protection to prevent the voltage applied to the element from exceeding the rated value when the luminance data is at a high level. Note that the potential Vss connected to the current source I2 of the column wiring driving unit 10 may be a ground level or about a few volts. Vdd is substantially the same as the potential Ve in FIG.
[0051]
The row wiring drive unit 9 includes a switch circuit 110 that selects whether to apply a DC voltage bias Vs to the row wiring or to ground the row wiring for each row of the display panel 11, and output signals from the vertical shift register 8. Thus, the connection of these switch circuits 110 is sequentially switched and a DC voltage bias Vs is sequentially applied to each row of the display panel 11, whereby each line of the display panel 11 is sequentially scanned and driven. This vertical shift register inputs a horizontal synchronizing signal from, for example, the timing generator 5, and outputs a signal so that the row wirings are switched and selected each time the horizontal synchronizing signal is input.
[0052]
The driving voltage waveform of the column wiring is switched to the ground level with low impedance by the transistor 100 when the pulse signal is turned off (falling) as shown in FIG. Thereby, a decrease in effective voltage (referred to as crosstalk) due to stray capacitance between adjacent row wirings is improved by applying a current limit as shown in FIG.
[0053]
Next, the operation of the circuit of FIG. 1 will be described with reference to FIG.
[0054]
In FIG. 4, 401 indicates an analog video signal input to the video signal input terminal 1, and 402 indicates A / D conversion of the analog video signal, and a column wiring drive unit via the horizontal shift register 6 and the 1-line memory 7. 10 shows digital data for each line inputted to the line 10. Reference numeral 403 denotes a pulse width modulation signal output from one pulse width modulation circuit 100, that is, the pulse width of each pulse signal is a pulse width corresponding to the luminance of the digital luminance data. ing. Reference numeral 404 denotes an output signal of the vertical shift register 8, which is selected by sequentially switching the row wiring every time a horizontal synchronizing signal is inputted. Reference numeral 405 denotes a potential applied to each row wiring, and shows how the potential Vs is applied to the row wiring selected by the output signal of the vertical shift register 8.
[0055]
In this example, the rising edge of the pulse is controlled by the current source I1, and the falling edge is controlled by the current source I2. In this embodiment, a 30-inch diagonal display device is used, and as shown in FIG. 3, the signal rise time is 250 ns and the signal fall time is 500 ns. As a result, crosstalk can be suitably suppressed, and sufficient electron emission time required for pulse width modulation can be secured. In particular, the luminance gradation can be suitably expressed. Here, in the potential range related to modulation, from the time when the non-display side potential approaches the display side potential by the potential corresponding to 10% of the potential difference between the non-display side potential and the display side potential. The time interval between the times when the display side potential was approached by the potential corresponding to 90% of the potential difference was the rise time, and the opposite was the fall time.
[0056]
In this embodiment, the rising timings of the signals applied to the simultaneously driven elements are roughly aligned. However, the falling timings of the signals applied to the simultaneously driven elements are approximately aligned, and simultaneously The invention relating to the present application can also be applied to a configuration in which the rise timing of a signal applied to a driving element is controlled to perform pulse width modulation. In this case, the rise time may be longer than the fall time.
[0057]
<Production method and application explanation of surface conduction electron-emitting device of this embodiment>
FIG. 7 is an external perspective view of the display panel 1000 of this embodiment, and a part of the display panel 1000 is cut away to show the internal structure.
[0058]
In the figure, 1005 is a rear plate, 1006 is a side wall, and 1007 is a face plate, and 1005 to 1007 form an airtight container for maintaining the inside of the display panel in a vacuum. When assembling this hermetic container, it is necessary to seal it in order to maintain sufficient strength and airtightness at the joints of each member, but for example, frit glass is applied to the joints, in the atmosphere or in a nitrogen atmosphere, Sealing was achieved by firing at 400 ° C. to 500 ° C. for 10 minutes or more. A method for evacuating the inside of the hermetic container will be described later.
[0059]
A substrate 1001 is fixed to the rear plate 1005, and N × M surface conduction electron-emitting devices 1002 are formed on the substrate 1001 (where N and M are positive integers of 2 or more). For example, in a display device intended for display of high-definition television, it is desirable to set N = 3000 and M = 1000 or more. In this embodiment, N = 3072 and M = 1024). The N × M surface conduction electron-emitting devices 1002 are simply matrix-wired by M row-directional wirings 1003 and N column-directional wirings 1004. The part constituted by the above-mentioned 1001 to 1004 is called a multi-electron source. The manufacturing method and structure of the multi-electron source will be described in detail later.
[0060]
In this embodiment, the multi-electron source substrate 1001 is fixed to the rear plate 1005 of the hermetic container. However, when the multi-electron source substrate 1001 has sufficient strength, The multi-electron source substrate 1001 itself may be used as the rear plate.
[0061]
A fluorescent film 1008 is formed on the lower surface of the face plate 1007. Since the display panel 1000 of this embodiment is for color display, phosphors of three primary colors red (R), green (G), and blue (B) used in the field of CRT are included in the fluorescent film 1008. They are painted separately. For example, as shown in FIG. 8A, the phosphors of the respective colors are separately applied in a stripe shape, and a black conductor 1010 is provided between the stripes of the phosphors of the respective colors. The purpose of providing the black conductor 1010 is to prevent the display color from being shifted even if there is a slight shift in the electron irradiation position, or to prevent the reflection of external light and prevent the display contrast from being lowered. For this reason, the phosphor film is prevented from being charged up by electrons. For the black conductor 1010, graphite is used as a main component, but other materials may be used as long as they are suitable for the above purpose.
[0062]
In addition, the method of separately applying the phosphors of the three primary colors is not limited to the stripe arrangement shown in FIG. 8A, and for example, a delta arrangement as shown in FIG. It may be. Note that when a monochrome display panel is formed, a monochromatic phosphor material may be used for the phosphor film 1008, and a black conductive material is not necessarily used.
[0063]
Further, a metal back 1009 known in the field of CRT is provided on the surface of the fluorescent film 1008 on the rear plate side. The purpose of providing the metal back 1009 is to apply an electron acceleration voltage to protect the fluorescent film 1008 from collision of negative ions in order to improve the light utilization rate by specularly reflecting a part of the light emitted from the fluorescent film 1008. This is because the fluorescent film 1008 is caused to act as a conductive path of excited electrons in order to act as an electrode for the purpose. The metal back 1009 was formed by forming a fluorescent film 1008 on the face plate substrate 1007, smoothing the surface of the fluorescent film, and vacuum-depositing aluminum thereon. Note that when a low-voltage phosphor material is used for the phosphor film 1008, the metal back 1009 is not used.
[0064]
Although not used in the present embodiment, a transparent electrode made of, for example, ITO is used between the face plate substrate 1007 and the fluorescent film 1008 for the purpose of applying an acceleration voltage or improving the conductivity of the fluorescent film. It may be provided.
[0065]
Dx1 to DxM, Dy1 to DyN, and Hv are electrical connection terminals having an airtight structure provided to electrically connect the display panel 1000 and an electric circuit (not shown). Dx1 to DxM are electrically connected to the row direction wiring 1003 of the multi electron source, Dy1 to DyN are electrically connected to the column direction wiring 1004 of the multi electron source, and Hv is electrically connected to the metal back 1009 of the face plate.
[0066]
In order to evacuate the inside of the hermetic container to a vacuum, after assembling the hermetic container, an exhaust pipe (not shown) and a vacuum pump are connected, and the inside of the hermetic container has a degree of vacuum of about 10 to the seventh power [torr]. Exhaust. Thereafter, the exhaust pipe is sealed. In order to maintain the degree of vacuum in the hermetic container, a getter film (not shown) is formed at a predetermined position in the hermetic container immediately before or after sealing. The getter film is, for example, a film formed by heating and vapor-depositing a getter material containing Ba as a main component by a heater or high-frequency heating, and the inside of the airtight container is 1 × 10 minus 5 to 1 by the adsorption action of the getter film. The vacuum degree is maintained at x10 minus 7 [torr].
[0067]
The basic configuration and manufacturing method of the display panel 1000 according to the embodiment of the present invention have been described above.
[0068]
Next, a method for manufacturing a multi-electron source used in the display panel 1000 of this embodiment will be described. As long as the multi-electron source used in the image display apparatus according to the present embodiment is an electron source in which surface conduction electron-emitting devices are wired in a simple matrix, there is no limitation on the material, shape, or manufacturing method of the surface conduction electron-emitting devices. Therefore, for example, a cold cathode device such as a surface conduction electron-emitting device, FE type, or MIM type can be used. However, the inventors of the present invention have found that among the surface conduction electron-emitting devices, those in which the electron emission portion or its peripheral portion is formed of a fine particle film have excellent electron emission characteristics and can be easily manufactured. Therefore, it can be said that it is most suitable for use in a multi-electron source of a high-luminance and large-screen image display device. Therefore, in the display panel of the above embodiment, a surface conduction electron-emitting device in which the electron emission portion or its peripheral portion is formed of a fine particle film is used. First, the basic configuration, manufacturing method, and characteristics of a suitable surface conduction electron-emitting device will be described, and then the structure of a multi-electron source in which a large number of devices are wired in a simple matrix will be described.
[0069]
(Suitable device configuration and manufacturing method for surface conduction electron-emitting devices)
There are two types of typical structures of the surface conduction electron-emitting device in which the electron-emitting portion or its peripheral portion is formed of a fine particle film, a planar type and a vertical type.
[0070]
(Planar surface conduction electron-emitting devices)
First, the device configuration and manufacturing method of a planar surface conduction electron-emitting device will be described. FIG. 9 shows a plan view (A) and a cross-sectional view (B) for explaining the configuration of a planar surface conduction electron-emitting device. In the figure, 1101 is a substrate, 1102 and 1103 are element electrodes, 1104 is a conductive thin film, 1105 is an electron emission portion formed by energization forming treatment, and 1113 is a thin film formed by energization activation treatment.
[0071]
Examples of the substrate 1101 include various glass substrates such as quartz glass and blue plate glass, various ceramic substrates including alumina, or a substrate in which an insulating layer made of, for example, SiO2 is laminated on the above-described various substrates. Etc. can be used.
[0072]
In addition, element electrodes 1102 and 1103 provided on the substrate 1101 so as to face the substrate surface in parallel are formed of a conductive material. For example, metals such as Ni, Cr, Au, Mo, W, Pt, Ti, Cu, Pd, and Ag, alloys of these metals, metal oxides such as In2O3-SnO2, polysilicon, etc. A material may be selected as appropriate from the semiconductors described above. The electrode can be easily formed by using a combination of a film forming technique such as vacuum deposition and a patterning technique such as photolithography and etching, but it can be formed using other methods (for example, a printing technique). No problem.
[0073]
The shapes of the device electrodes 1102 and 1103 are appropriately designed according to the application purpose of the electron-emitting device. In general, the electrode interval L is usually designed by selecting an appropriate value from the range of several hundreds of angstroms to several hundreds of micrometers. Among them, the number of electrodes less than several micrometers is preferred for application to a display device. It is in the range of ten micrometers. For the element electrode thickness d, an appropriate value is usually selected from the range of several hundred angstroms to several micrometers.
[0074]
A fine particle film is used for the conductive thin film 1104. The fine particle film described here refers to a film (including an island-like aggregate) containing a large number of fine particles as a constituent element. If the fine particle film is examined microscopically, usually, a structure in which individual fine particles are arranged apart from each other, a structure in which the fine particles are adjacent to each other, or a structure in which the fine particles overlap each other is observed.
[0075]
The particle diameter of the fine particles used for the fine particle film is in the range of several angstroms to several thousand angstroms, and among them, the one in the range of 10 angstroms to 200 angstroms is preferable. The film thickness of the fine particle film is appropriately set in consideration of various conditions as described below. That is, the conditions necessary for a good electrical connection with the device electrodes 1102 or 1103, the conditions necessary for good energization forming described later, and the electrical resistance of the fine particle film itself to an appropriate value described later. Necessary conditions, etc. Specifically, it is set within the range of several angstroms to several thousand angstroms, and is preferably between 10 angstroms and 500 angstroms.
[0076]
Examples of materials that can be used to form the fine particle film include Pd, Pt, Ru, Ag, Au, Ti, In, Cu, Cr, Fe, Zn, Sn, Ta, W, and Pb. Metals, PdO, SnO2, In2O3, PbO, Sb2O3 and other oxides, borides such as HfB2, ZrB2, LaB6, CeB6, YB4, GdB4, and TiC, ZrC, HfC, TaC Carbides including SiC, SiC, WC, etc., nitrides including TiN, ZrN, HfN, etc., semiconductors including Si, Ge, etc., carbon, etc. It is selected appropriately.
[0077]
As described above, the conductive thin film 1104 is formed of a fine particle film, and the sheet resistance value is set so as to fall within the range of 10 3 to 10 7 [Ohm / □].
[0078]
Note that it is desirable that the conductive thin film 1104 and the element electrodes 1102 and 1103 be electrically connected to each other, and thus a structure in which a part of the conductive thin film 1104 and the element electrodes 1102 and 1103 overlap each other is employed. In the example of FIG. 9, the layers are stacked in the order of the substrate, the device electrode, and the conductive thin film from the bottom. In some cases, the substrate, the conductive thin film, and the device electrode are stacked in this order. No problem.
[0079]
In addition, the electron emission portion 1105 is a crack-like portion formed in a part of the conductive thin film 1104, and has an electrical property higher than that of the surrounding conductive thin film. This crack is formed by performing the energization forming process described later on the conductive thin film 1104. There are cases where fine particles having a particle diameter of several angstroms to several hundred angstroms are arranged in the crack. In addition, since it is difficult to accurately and accurately illustrate the actual position and shape of the electron emission portion, it is schematically shown in FIG.
[0080]
The thin film 1113 is a thin film made of carbon or a carbon compound, and covers the electron emission portion 1105 and the vicinity thereof. The thin film 1113 is formed by performing an energization activation process described later after the energization forming process.
[0081]
The thin film 1113 is one of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof. The film thickness is 500 [angstroms] or less, but is preferably 300 [angstroms] or less. preferable. In addition, since it is difficult to accurately illustrate the position and shape of the actual thin film 1113, it is schematically illustrated in FIG. In addition, in the plan view (A), an element from which a part of the thin film 1113 is removed is shown.
[0082]
The basic configuration of a preferable element has been described above. In the embodiment, the following element is used. That is, blue plate glass was used for the substrate 1101, and Ni thin films were used for the device electrodes 1102 and 1103. The thickness d of the device electrode was 1000 [angstrom], and the electrode interval L was 2 [micrometer].
[0083]
Pd or PdO was used as a main material of the fine particle film, the thickness of the fine particle film was about 100 [angstrom], and the width W was 100 [micrometer].
[0084]
Next, a preferred method for manufacturing a planar surface conduction electron-emitting device will be described. FIGS. 10A to 10D are cross-sectional views for explaining the manufacturing process of the surface conduction electron-emitting device, and the notations of the respective members are the same as those in FIG.
[0085]
(1) First, device electrodes 1102 and 1103 are formed on a substrate 1101 as shown in FIG. In forming these electrodes, the substrate 1101 is sufficiently cleaned in advance using a detergent, pure water, and an organic solvent, and then a material for the element electrode is deposited (as a deposition method, for example, an evaporation method, a sputtering method, or the like). Vacuum deposition technology may be used). Thereafter, the deposited electrode material is patterned using a photolithography / etching technique to form a pair of element electrodes (1102 and 1103) shown in FIG.
[0086]
(2) Next, a conductive thin film 1104 is formed as shown in FIG. In forming the conductive thin film 1104, first, an organometallic solution is applied to the substrate of (a), dried, heated and fired to form a fine particle film, and then formed into a predetermined shape by photolithography and etching. To pattern. Here, the organometallic solution is a solution of an organometallic compound whose main element is a fine particle material used for the conductive thin film (specifically, Pd is used as the main element in the present embodiment. In the embodiment, the dipping method is used as the coating method, but other methods such as a spinner method and a spray method may be used.
[0087]
In addition, as a method for forming a conductive thin film made of a fine particle film, for example, a vacuum vapor deposition method, a sputtering method, a chemical vapor deposition method, or the like other than the method by application of an organometallic solution used in this embodiment. May be used.
[0088]
(3) Next, as shown in FIG. 5C, an appropriate voltage is applied between the forming power supply 1110 between the device electrodes 1102 and 1103, and energization forming processing is performed to form the electron emission portion 1105. .
[0089]
The energization forming process is a process in which a conductive thin film 1104 made of a fine particle film is energized, and a part thereof is appropriately destroyed, deformed, or altered, and changed into a structure suitable for electron emission. That is. In the portion of the conductive thin film made of the fine particle film that has changed to a structure suitable for electron emission (that is, the electron emission portion 1105), an appropriate crack is formed in the thin film. Note that the electrical resistance measured between the device electrodes 1102 and 1103 significantly increases after the formation, compared to before the electron emission portion 1105 is formed.
[0090]
In order to describe the energization method in more detail, FIG. 11 shows an example of appropriate voltage waveforms applied from the forming power supply 1110. When forming a conductive thin film made of a fine particle film, a pulsed voltage is preferable. In the case of this embodiment, a triangular wave pulse having a pulse width T1 is continuously applied at a pulse interval T2 as shown in FIG. Applied. At that time, the peak value Vpf of the triangular wave pulse was boosted sequentially. Further, a monitor pulse Pm for monitoring the formation state of the electron emission portion 1105 was inserted between the triangular wave pulses at an appropriate interval, and the current flowing at that time was measured by an ammeter 1111.
[0091]
In the embodiment, for example, in a vacuum atmosphere of about 10 to the fifth power [torr], for example, the pulse width T1 is 1 [millisecond], the pulse interval T2 is 10 [milliseconds], and the peak value Vpf is 1 pulse. Every time, the pressure was increased by 0.1 [V]. Then, every time 5 pulses of triangular wave were applied, the monitor pulse Pm was inserted at a rate of once. The monitor pulse voltage Vpm was set to 0.1 [V] so as not to adversely affect the forming process. Then, when the electrical resistance between the element electrodes 1102 and 1103 becomes 1 × 10 6 [Ohm], that is, when the monitor pulse is applied, the current measured by the ammeter 1111 becomes 1 × 10 minus 7 [A At the following stage, the energization related to the forming process was terminated.
[0092]
The above method is a preferable method for the surface conduction electron-emitting device of the present embodiment. For example, when the design of the surface conduction electron-emitting device such as the material and film thickness of the fine particle film or the device electrode interval L is changed. Therefore, it is desirable to change the energization conditions accordingly.
[0093]
(4) Next, as shown in FIG. 10 (d), an appropriate voltage is applied between the activation power supply 1112 between the device electrodes 1102 and 1103, and an energization activation process is performed to improve the electron emission characteristics. I do. The energization activation process is a process of energizing the electron emission portion 1105 formed by the energization forming process under appropriate conditions and depositing carbon or a carbon compound in the vicinity thereof. (In the figure, a deposit made of carbon or a carbon compound is schematically shown as a member 1113). By performing the energization activation process, it is possible to increase the emission current at the same applied voltage typically 100 times or more compared to before the energization activation process.
[0094]
Specifically, by applying a voltage pulse periodically in a vacuum atmosphere in the range of 10 minus 4 to 10 minus 5 [torr], an organic compound existing in the vacuum atmosphere originates. Carbon or carbon compound to be deposited is deposited. The deposit 1113 is one of single crystal graphite, polycrystalline graphite, and amorphous carbon, or a mixture thereof, and has a film thickness of 500 [angstrom] or less, more preferably 300 [angstrom] or less.
[0095]
In order to describe the energization method in more detail, FIG. 12A shows an example of an appropriate voltage waveform applied from the activation power supply 1112. In this embodiment, the energization activation process is performed by periodically applying a rectangular wave having a constant voltage. Specifically, the rectangular wave voltage Vac is 14 [V], and the pulse width T3 is 1. [Milliseconds] and the pulse interval T4 was 10 [milliseconds]. The energization conditions described above are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to change the conditions accordingly.
[0096]
Reference numeral 1114 shown in FIG. 10D is an anode electrode for capturing the emission current Ie emitted from the surface conduction electron-emitting device, to which a DC high voltage power source 1115 and an ammeter 1116 are connected. (Note that when the activation process is performed after the substrate 1101 is incorporated in the display panel, the phosphor screen of the display panel is used as the anode electrode 1114). While the voltage is applied from the activation power supply 1112, the emission current Ie is measured by the ammeter 1116 to monitor the progress of the energization activation process, and the operation of the activation power supply 1112 is controlled. An example of the emission current Ie measured by the ammeter 1116 is shown in FIG. When a pulse voltage starts to be applied from the activation power supply 1112, the emission current Ie increases with time, but eventually saturates and hardly increases. Thus, when the emission current Ie is almost saturated, the voltage application from the activation power supply 1112 is stopped, and the energization activation process is terminated.
[0097]
The energization conditions described above are preferable conditions for the surface conduction electron-emitting device of the present embodiment, and when the design of the surface conduction electron-emitting device is changed, it is desirable to change the conditions accordingly.
[0098]
As described above, the planar surface conduction electron-emitting device shown in FIG.
[0099]
(Vertical surface conduction electron-emitting devices)
Next, another representative configuration of the surface conduction electron-emitting device in which the electron emission portion or its periphery is formed of a fine particle film, that is, the configuration of a vertical surface conduction electron-emitting device will be described.
[0100]
FIG. 13 is a schematic cross-sectional view for explaining a vertical basic configuration of the present embodiment, in which 1201 is a substrate, 1202 and 1203 are element electrodes, 1206 is a step forming member, and 1204 is a fine particle. A conductive thin film using a film, 1205 is an electron emission portion formed by energization forming treatment, and 1213 is a thin film formed by energization activation treatment.
[0101]
The vertical type is different from the planar type described above in that one of the element electrodes (1202) is provided on the step forming member 1206, and the conductive thin film 1204 covers the side surface of the step forming member 1206. There is in point. Therefore, the element electrode interval L in the planar type in FIG. 9 is set as the step height Ls of the step forming member 1206 in the vertical type. For the substrate 1201, the device electrodes 1202 and 1203, and the conductive thin film 1204 using a fine particle film, the materials listed in the description of the planar type can be used similarly. The step forming member 1206 is made of an electrically insulating material such as SiO2.
[0102]
Next, a method for manufacturing a vertical surface conduction electron-emitting device will be described. 14A to 14F are cross-sectional views for explaining the manufacturing process, and the notation of each member is the same as in FIG.
[0103]
(1) First, as shown in FIG. 14A, an element electrode 1203 is formed on a substrate 1201.
[0104]
(2) Next, as shown in FIG. 2B, an insulating layer for forming a step forming member is laminated. The insulating layer may be formed by, for example, laminating SiO2 by sputtering, but other film forming methods such as vacuum vapor deposition and printing may be used.
[0105]
3) Next, as shown in FIG. 3C, the device electrode 1202 is formed on the insulating layer.
[0106]
4) Next, as shown in FIG. 4D, a part of the insulating layer is removed by using, for example, an etching method to expose the device electrode 1203.
[0107]
5) Next, as shown in FIG. 5E, a conductive thin film 1204 using a fine particle film is formed. For the formation, as in the case of the planar type, a film forming technique such as a coating method may be used.
[0108]
6) Next, as in the case of the planar type, an energization forming process is performed to form an electron emission portion (the same process as the planar energization forming process described with reference to FIG. 10C may be performed). ).
[0109]
(7) Next, as in the case of the planar type, an energization activation process is performed to deposit carbon or a carbon compound in the vicinity of the electron emission portion (planar type energization activation described with reference to FIG. 10D). The same processing as the processing may be performed).
[0110]
As described above, the vertical surface conduction electron-emitting device shown in FIG. 14F was manufactured.
[0111]
(Characteristics of surface conduction electron-emitting devices used in display devices)
The device structure and manufacturing method of the planar and vertical surface conduction electron-emitting devices have been described above. Next, the characteristics of the devices used in the display device will be described.
[0112]
FIG. 15 shows typical examples of the (emission current Ie) vs. (element applied voltage Vf) characteristics and (element current If) vs. (element applied voltage Vf) characteristics of the elements used in the display device of this embodiment. Show. The emission current Ie is remarkably smaller than the device current If and is difficult to show on the same scale, and these characteristics are changed by changing design parameters such as the size and shape of the device. Therefore, the two graphs are shown in arbitrary units.
[0113]
The element used in the display device has the following three characteristics with respect to the emission current Ie.
[0114]
First, when a voltage greater than a certain voltage (referred to as a threshold voltage Vth) is applied to the device, the emission current Ie increases rapidly. On the other hand, at a voltage lower than the threshold voltage Vth, the emission current Ie is almost none. Not detected. That is, it is a nonlinear element having a clear threshold voltage Vth with respect to the emission current Ie.
[0115]
Second, since the emission current Ie changes depending on the voltage Vf applied to the device, the magnitude of the emission current Ie can be controlled by the voltage Vf.
[0116]
Third, since the response speed of the current Ie emitted from the device is fast with respect to the voltage Vf applied to the device, the amount of electrons emitted from the device can be controlled by the length of time for which the voltage Vf is applied.
[0117]
Due to the above characteristics, the surface conduction electron-emitting device can be suitably used for a display device. For example, in a display device in which a large number of elements are provided corresponding to the pixels of the display screen, if the first characteristic is used, it is possible to perform display by sequentially scanning the display screen. That is, a voltage equal to or higher than the threshold voltage Vth is appropriately applied to the driven element according to the desired light emission luminance, and a voltage lower than the threshold voltage Vth is applied to the non-selected element. By sequentially switching the elements to be driven, it is possible to display by sequentially scanning the display screen.
[0118]
Further, by using the second characteristic or the third characteristic, the light emission luminance can be controlled, so that gradation display can be performed.
[0119]
(Multi-electron source structure with a simple matrix wiring of many elements)
Next, the structure of a multi-electron source in which the above-described surface conduction electron-emitting devices are arranged on a substrate and wired in a simple matrix will be described.
[0120]
FIG. 16 is a plan view of the multi-electron source used in the display panel 1000 of FIG. On the substrate 1001, surface conduction electron-emitting devices similar to those shown in FIG. 9 are arranged, and these devices are wired in a simple matrix by row direction wiring electrodes 1003 and column direction wiring electrodes 1004. In the portion where the row direction wiring electrode 1003 and the column direction wiring electrode 1004 intersect, an insulating layer (not shown) is formed between the electrodes, and electrical insulation is maintained.
[0121]
FIG. 17 shows a cross section taken along line AA ′ of FIG.
[0122]
Note that the multi-electron source having such a structure includes a row-direction wiring electrode 1003, a column-direction wiring electrode 1004, an inter-electrode insulating layer (not shown), and an element electrode and a conductive thin film of a surface conduction electron-emitting device on a substrate in advance. After forming, the power was supplied to each element via the row direction wiring electrode 1003 and the column direction wiring electrode 1004 to perform energization forming processing and energization activation processing.
[0123]
FIG. 18 is a multi-function configured to display image information provided from various image information sources such as a television broadcast on a display panel using the surface conduction electron-emitting device described above as an electron source. It is a figure for showing an example of a display. In the figure, 1000 is a display panel described above, 2101 is a display panel drive circuit, 2102 is a display controller, 2103 is a multiplexer, 2104 is a decoder, 2105 is an input / output interface circuit, 2106 is a CPU, 2107 is an image generation circuit, 2108 and Reference numerals 2109 and 2110 denote image memory interface circuits, 2111 denotes an image input interface circuit, 2112 and 2113 denote TV signal receiving circuits, and 2114 denotes an input unit.
[0124]
(Note that this display device, when receiving a signal including both video information and audio information, such as a television signal, for example, reproduces the audio simultaneously with the display of the video. (Description of circuits and speakers related to reception, separation, playback, processing, storage, etc. of audio information not directly related to features will be omitted). Hereinafter, the function of each part will be described along the flow of the image signal.
[0125]
First, the TV signal receiving circuit 2113 is a circuit for receiving a TV image signal transmitted using a wireless transmission system such as radio waves or space optical communication. The method of the TV signal to be received is not particularly limited, and various methods such as an NTSC method, a PAL method, and a SECAM method may be used. Further, a TV signal (for example, a so-called high-definition TV including the MUSE system) composed of a larger number of scanning lines than these is suitable for taking advantage of the display panel suitable for increasing the area and the number of pixels. It is a signal source. The TV signal received by the TV signal receiving circuit 2113 is output to the decoder 2104.
[0126]
The TV signal receiving circuit 2112 is a circuit for receiving a TV image signal transmitted using a wired transmission system such as a coaxial cable or an optical fiber. As with the TV signal receiving circuit 2113, the TV signal system to be received is not particularly limited, and the TV signal received by this circuit is also output to the decoder 2104.
[0127]
The image input interface circuit 2111 is a circuit for capturing an image signal supplied from an image input device such as a TV camera or an image reading scanner, and the captured image signal is output to the decoder 2104.
[0128]
The image memory interface circuit 2110 is a circuit for capturing an image signal stored in a video tape recorder (hereinafter abbreviated as VTR), and the captured image signal is output to the decoder 2104.
[0129]
The image memory interface circuit 2109 is a circuit for capturing an image signal stored in the video disk, and the captured image signal is output to the decoder 2104.
[0130]
The image memory interface circuit 2108 is a circuit for capturing an image signal from a device that stores still image data, such as a so-called still image disk. The captured still image data is output to the decoder 2104.
[0131]
An input / output interface circuit 2105 is a circuit for connecting the display device to an output device such as an external computer, a computer network, or a printer. In addition to inputting / outputting image data, character data, and graphic information, in some cases, it is also possible to input / output control signals and numerical data between the CPU 2106 of the display device and the outside. .
[0132]
The image generation circuit 2107 displays image data or character / graphic information input from the outside via the input / output interface circuit 2105, or image data for display based on image data or character / graphic information output from the CPU 2106. Is a circuit for generating In this circuit, for example, a rewritable memory for storing image data, character / graphic information, a read-only memory storing an image pattern corresponding to a character code, and a processor for performing image processing The circuit necessary for image generation is incorporated. Display image data generated by this circuit is output to the decoder 2104, but in some cases, it can also be input / output via an input / output interface circuit 2105 to an external computer network or a printer.
[0133]
The CPU 2106 mainly performs operations related to operation control of the display device and generation, selection, and editing of a display image.
[0134]
For example, a control signal is output to the multiplexer 2103, and image signals to be displayed on the display panel are appropriately selected or combined. In this case, a control signal is generated for the display panel controller 2102 in accordance with the image signal to be displayed, and the screen display frequency, scanning method (for example, interlaced or non-interlaced), the number of scanning lines on one screen, and the like are displayed. The operation of the apparatus is appropriately controlled.
[0135]
Further, image data and character / graphic information are directly output to the image generation circuit 2107, or an external computer or memory is accessed via the input / output interface circuit 2105 to obtain image data, character / graphic information. input.
[0136]
It should be noted that the CPU 2106 may be involved in other purposes. For example, it may be directly related to a function for generating or processing information, such as a personal computer or a word processor.
[0137]
Alternatively, as described above, it may be connected to an external computer network via the input / output interface circuit 2105, and work such as numerical calculation may be performed in cooperation with an external device.
[0138]
The input unit 2114 is used by a user to input commands, programs, data, and the like to the CPU 2106. For example, in addition to a keyboard and a mouse, various input devices such as a joystick, a barcode reader, and a voice recognition device. Can be used.
[0139]
The decoder 2104 is a circuit for inversely converting various image signals input from the above 2107 to 2113 into three primary color signals or luminance signals, I signals, and Q signals. Note that, as indicated by a dotted line in the figure, the decoder 2104 preferably includes an image memory therein. This is because, for example, a MUSE system and other television signals that require an image memory for reverse conversion are handled. Further, by providing an image memory, it becomes easy to display a still image, or in cooperation with the image generation circuit 2107 and the CPU 2106, image processing and editing including image thinning, interpolation, enlargement, reduction, and composition can be performed. This is because there is an advantage that it can be easily performed.
[0140]
The multiplexer 2103 appropriately selects a display image based on a control signal input from the CPU 2106. That is, the multiplexer 2103 selects a desired image signal from the inversely converted image signals input from the decoder 2104 and outputs the selected image signal to the drive circuit 2101. In that case, by switching and selecting an image signal within one screen display time, it is possible to divide one screen into a plurality of regions and display different images depending on the region, as in a so-called multi-screen television. .
[0141]
The display panel controller 2102 is a circuit for controlling the operation of the drive circuit 2101 based on a control signal input from the CPU 2106.
[0142]
First, as a basic operation of the display panel, for example, a signal for controlling an operation sequence of a driving power source (not shown) for driving the display panel is output to the driving circuit 2101. Further, as for the display panel driving method, for example, a signal for controlling the screen display frequency and the scanning method (for example, interlaced or non-interlaced) is output to the driving circuit 2101.
[0143]
In some cases, a control signal related to image quality adjustment such as brightness, contrast, color tone, and sharpness of a display image may be output to the drive circuit 2101.
[0144]
The drive circuit 2101 is a circuit for generating a drive signal to be applied to the display panel 1000, and operates based on an image signal input from the multiplexer 2103 and a control signal input from the display panel controller 2102. To do.
[0145]
The function of each unit has been described above, but with the configuration illustrated in FIG. 18, the display apparatus can display image information input from various image information sources on the display panel 1000. That is, various image signals including television broadcasts are inversely converted by the decoder 2104, selected as appropriate by the multiplexer 2103, and input to the drive circuit 2101. On the other hand, the display controller 2102 generates a control signal for controlling the operation of the drive circuit 2101 according to the image signal to be displayed. The drive circuit 2101 applies a drive signal to the display panel 1000 based on the image signal and the control signal. As a result, an image is displayed on the display panel 1000. A series of these operations is comprehensively controlled by the CPU 2106.
[0146]
Further, in this display device, the image memory built in the decoder 2104, the image generation circuit 2107, and the CPU 2106 are involved, so that not only the one selected from a plurality of image information is displayed but also displayed. For image information, for example, image processing such as enlargement, reduction, rotation, movement, edge enhancement, thinning, interpolation, color conversion, image aspect ratio conversion, composition, deletion, connection, replacement, inset, etc. It is also possible to perform image editing including the beginning. Although not particularly mentioned in the description of the present embodiment, a dedicated circuit for processing and editing audio information may be provided in the same manner as the image processing and image editing.
[0147]
Therefore, this display device is a television broadcast display device, a video conference terminal device, an image editing device that handles still images and moving images, a computer terminal device, an office terminal device such as a word processor, a game machine, etc. It is possible to combine functions with a single unit, and it has a very wide range of applications for industrial and consumer use.
[0148]
Note that FIG. 18 is merely an example of the configuration of a display device using a display panel using a surface conduction electron-emitting device as an electron source, and it is needless to say that the present invention is not limited to this. For example, a circuit related to a function that is not necessary for the purpose of use among the components shown in FIG. 18 may be omitted. On the contrary, depending on the purpose of use, additional components may be added. For example, when this display device is applied as a videophone, it is preferable to add a transmission / reception circuit including a television camera, an audio microphone, an illuminator, and a modem to the constituent elements.
[0149]
In this display device, in particular, a display panel using a surface conduction electron-emitting device as an electron source can be easily thinned, so that the depth of the entire display device can be reduced. In addition, a display panel that uses a surface conduction electron-emitting device as an electron source is easy to increase in screen size, has high brightness, and has excellent viewing angle characteristics. It is possible to display.
[0150]
As described above, according to the present embodiment, in the display panel using the (m × n) matrix arrayed surface conduction electron-emitting device driven by pulse width modulation, due to crosstalk between adjacent wirings, It is possible to suppress a decrease in the effective applied voltage on the selectively driven wiring, thereby displaying an image having good gradation characteristics.
[0151]
As described above, according to the present embodiment, it is possible to display an image while faithfully reproducing a predetermined luminance while suppressing fluctuations in signal level due to stray capacitance between adjacent wirings, and driving a display element. There is an effect that sufficient time can be secured.
[0152]
In the above-described embodiment, an example in which an electron-emitting device, particularly a surface conduction electron-emitting device is used as the display device has been described. In addition, other light emitting elements such as an EL element can be used. In particular, the invention relating to the present application is effective for a configuration employing line sequential driving.
[0153]
【The invention's effect】
As described above, according to the invention relating to the present application, a suitable image display can be realized.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a circuit configuration of an image display device according to a first embodiment of the present invention.
FIG. 2 is a diagram for explaining the problem of the present invention.
FIG. 3 is a diagram for explaining the effect of the circuit of FIG. 1;
FIG. 4 is a diagram illustrating operation timings of the image display devices according to the first and second embodiments of the present invention.
FIG. 5 is a diagram showing an example of a conventionally known MIM type electron-emitting device.
FIG. 6 is a diagram for explaining a wiring method for an electron-emitting device.
FIG. 7 is a perspective view in which a part of the display panel of the image display device according to the embodiment of the present invention is cut away.
FIG. 8 is a plan view illustrating the phosphor arrangement of the face plate of the display panel according to the embodiment;
FIGS. 9A and 9B are a plan view and a cross-sectional view of a planar surface conduction electron-emitting device used in the present embodiment.
FIG. 10 is a cross-sectional view showing a manufacturing process of a planar surface conduction electron-emitting device.
FIG. 11 is a diagram showing a voltage waveform applied during energization forming processing;
FIG. 12 is a diagram showing an applied voltage waveform (a) and a change (b) in the discharge current Ie during the energization activation process.
FIG. 13 is a cross-sectional view of a vertical surface conduction electron-emitting device used in the present embodiment.
FIG. 14 is a cross-sectional view showing a manufacturing process of the vertical surface conduction electron-emitting device.
FIG. 15 is a graph showing typical characteristics of the surface conduction electron-emitting device according to the present embodiment.
FIG. 16 is a plan view of a substrate of a multi-electron source used in the present embodiment.
17 is a cross-sectional view taken along line AA ′ of FIG.
FIG. 18 is a block diagram of a multi-function image display device using the image display device according to the embodiment of the present invention.
FIG. 19 is a diagram showing an example of a conventionally known surface conduction electron-emitting device.
FIG. 20 is a diagram showing an example of a conventionally known FE type electron-emitting device.
[Explanation of symbols]
2 Analog signal processor
3 A / D section
4 Sync signal separator
5 Timing generator
6 Horizontal shift register
7 1 line memory
8 Vertical shift register
9 row wiring drive
10 column wiring drive unit
11 Display panel
100 transistors
101 Pulse width modulation circuit (PWM GEN)
103, 104, 110 switch circuit
102 diode

Claims (5)

複数の行配線と、該行配線と交叉する複数の列配線とによって、マトリックス状に接続される複数の表示素子と、該表示素子に対して画像信号をパルス幅変調したパルス幅変調信号を出力する駆動回路とを有する画像表示装置であって、
前記駆動回路は、選択された行配線に接続される複数の前記表示素子に対して立ち上がりのタイミングが揃ったパルス幅変調信号を複数の列配線を介して出力し、かつ、前記パルス幅変調信号の立下り時に画像表示状態の第１の波高値から画像非表示状態の第２の波高値になるまでの時間が、前記パルス幅変調信号の立ち上がり時に画像非表示状態の前記第２の波高値から画像表示状態の前記第１の波高値になるまでの時間よりも長いことを特徴とする画像表示装置。A plurality of display elements connected in a matrix by a plurality of row wirings and a plurality of column wirings crossing the row wirings, and output a pulse width modulation signal obtained by pulse-width modulating an image signal to the display elements An image display device having a driving circuit for
The driving circuit outputs through a plurality of column wirings pulse width modulation signal timing are aligned in rising with respect to a plurality of the display elements connected to the row wiring is selected, and the pulse width The time from the first peak value in the image display state to the second peak value in the image non-display state at the fall of the modulation signal is the second time in the image non-display state at the rise of the pulse width modulation signal. An image display device characterized by being longer than a time from a peak value to the first peak value in an image display state. 複数の行配線と、該行配線と交叉する複数の列配線とによって、マトリックス状に接続される複数の表示素子と、該表示素子に対して画像信号をパルス幅変調したパルス幅変調信号を出力する駆動回路とを有する画像表示装置であって、
前記駆動回路は、選択された行配線に接続される複数の前記表示素子に対して立ち下がりのタイミングが揃ったパルス幅変調信号を複数の列配線を介して出力し、かつ、前記パルス幅変調信号の立上がり時に画像非表示状態の第２の波高値から画像表示状態の第１の波高値になるまでの時間が、前記パルス幅変調信号の立ち下がり時に画像表示状態の前記第１の波高値から画像非表示状態の前記第２の波高値になるまでの時間よりも長いことを特徴とする画像表示装置。A plurality of display elements connected in a matrix by a plurality of row wirings and a plurality of column wirings crossing the row wirings, and output a pulse width modulation signal obtained by pulse-width modulating an image signal to the display elements An image display device having a driving circuit for
The driving circuit outputs through a plurality of column wirings pulse width modulation signal timing are aligned in falling with respect to a plurality of the display elements connected to the row wiring is selected, and the pulse width The time from the second peak value in the non-image display state to the first peak value in the image display state when the modulation signal rises is the first wave in the image display state when the pulse width modulation signal falls. An image display device characterized by being longer than a time from a high value to the second peak value in an image non-display state. 前記駆動回路は、前記パルス幅変調信号の波高値を立ち上げる回路と立ち下げる回路とを有することを特徴とする請求項１又は２に記載の画像表示装置。Wherein the driving circuit, an image display apparatus according to claim 1 or 2, characterized in that it has a circuit to reduce circuit and trailing launch a peak value of the pulse width modulation signal. 前記駆動回路は、表示すべき画像の輝度に応じたパルス幅のパルス幅変調信号を出力することを特徴とする請求項１乃至３のいずれか１項に記載の画像表示装置。Wherein the driving circuit, an image display apparatus according to any one of claims 1 to 3, characterized in that outputs a pulse width modulated signal having a pulse width corresponding to luminance of an image to be displayed. 前記表示素子は電子放出素子を有することを特徴とする請求項１乃至４のいずれか１項に記載の画像表示装置。The display element is an image display apparatus according to any one of claims 1 to 4, characterized in that it has an electron-emitting device.
JP16297799A 1999-06-09 1999-06-09 Image display device and image display method Expired - Fee Related JP4194176B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16297799A JP4194176B2 (en) 1999-06-09 1999-06-09 Image display device and image display method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16297799A JP4194176B2 (en) 1999-06-09 1999-06-09 Image display device and image display method

Publications (3)

Publication Number Publication Date
JP2000352951A JP2000352951A (en) 2000-12-19
JP2000352951A5 JP2000352951A5 (en) 2006-06-15
JP4194176B2 true JP4194176B2 (en) 2008-12-10

Family

ID=15764885

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16297799A Expired - Fee Related JP4194176B2 (en) 1999-06-09 1999-06-09 Image display device and image display method

Country Status (1)

Country Link
JP (1) JP4194176B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102454307B (en) * 2010-10-18 2014-03-19 陈海水 Curve-shaped building entity

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030067642A1 (en) * 2001-10-09 2003-04-10 Lars-Gote Svenson Ringing and inter-symbol interference reduction in optical communications

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102454307B (en) * 2010-10-18 2014-03-19 陈海水 Curve-shaped building entity

Also Published As

Publication number Publication date
JP2000352951A (en) 2000-12-19

Similar Documents

Publication Publication Date Title
JP3840027B2 (en) Image display apparatus and display control method
JP3618948B2 (en) Image display device and driving method thereof
JP3049061B1 (en) Image display device and image display method
JPH09259753A (en) Electron generator, image forming device and manufacture and adjusting method therefor
JP3679712B2 (en) Method for controlling image display device
JP3342278B2 (en) Image display device and image display method in the device
JPH1039825A (en) Electron generation device, picture display device, and their driving circuit and driving method
JP2000066633A (en) Electron generating device, its driving method, and image forming device
JP3592311B2 (en) Image display apparatus and method
JP4194176B2 (en) Image display device and image display method
JP2000148081A (en) Electron source and image-forming device using the same
JP3472016B2 (en) Drive circuit for multi-electron beam source and image forming apparatus using the same
JP3423600B2 (en) Image display method and apparatus
JPH11352923A (en) Image display method and device
JPH11288246A (en) Picture display device and display control method for the device
JP2000010520A (en) Image display device and its display control method
JP3226772B2 (en) Multi-electron beam source and display device using the same
JP3274345B2 (en) Image display device and image display method in the device
JP3236465B2 (en) Display device
JP3392050B2 (en) Image display device
JPH11338413A (en) Electron generating device and its driving method
JP2000214817A (en) Image display
JPH11109913A (en) Method and device for image forming
JP2000242211A (en) Image forming device and driving method thereof
JPH09204875A (en) Electron source and image forming method/device using the electron source

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060418

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060418

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20060418

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20060418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080717

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080730

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080912

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080922

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees