JP4193423B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4193423B2 JP4193423B2 JP2002170074A JP2002170074A JP4193423B2 JP 4193423 B2 JP4193423 B2 JP 4193423B2 JP 2002170074 A JP2002170074 A JP 2002170074A JP 2002170074 A JP2002170074 A JP 2002170074A JP 4193423 B2 JP4193423 B2 JP 4193423B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode plate
- electrode
- divided
- plate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0103—Zinc [Zn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子に設けられた電極と電極板とが面的に接続された半導体装置に関する。
【０００２】
【従来の技術】
半導体素子（チップ）の上面に設けられた電極（素子側電極）とボンディングワイヤが電気的に接続された半導体装置が知られている。このような半導体装置として、面的に拡がる素子側電極の上に、面的に拡がる電極板を、面的に広がる導電性接合材層（典型的には半田層）により接続し、その電極板にボンディングワイヤを接続した構成のものがある。かかる構成では、ワイヤボンディング（典型的には超音波接続）が電極板に対して行われるので、素子側電極の表面にボンディングワイヤを直接（機械的かつ電気的に）接続する構成に比べて、ワイヤボンディングの際に半導体素子が受けるダメージ（ワイヤボンドダメージ）を緩和することができる。このワイヤボンドダメージは、ボンディングワイヤが太く（径が大きく）なると増大する傾向にある。したがって、大電流を通電するために比較的太いボンディングワイヤを接続することが望ましい半導体素子（例えば電力用半導体素子）を備えた半導体装置では、このように、電極板を用いて素子側へのワイヤボンドダメージを緩和し得る構成とすることが特に有効である。
【０００３】
【発明が解決しようとする課題】
ところで、一般に半導体素子と電極板（典型的には、アルミニウム（Ａｌ），銅（Ｃｕ）等の金属を主体とする板状体が用いられる）とは熱膨張の程度（線膨張率等により表される）が大きく異なる。このため、面的に拡がる素子側電極と面的に拡がる電極板を面的に拡がる半田層等により接続する構造では、半導体装置の使用により生じる温度変化によって素子側電極と金属板の間に熱応力が発生する。この熱応力によって半田層等にクラックが生じる場合がある。このようなクラックの発生を防止または抑制する（すなわち、素子側電極と電極板の接続耐久性を向上させる）ことができれば、半導体装置の耐久性がさらに向上するので好ましい。
【０００４】
特開平４−１３９８６４号公報には、リードフレームのダイパッドと半導体素子との膨張率の違いから半導体素子に応力が発生し特性不良を起こすという現象を回避するために、ダイパッドを多数ブロックからなる切り欠き構造とすることが開示されている。しかし、ワイヤボンディングの対象となる電極板を単純に切り欠き構造とすると、その切り欠き部分はワイヤボンディングに適さなくなる。このためワイヤボンディング位置が制約される。特に、比較的太いボンディングワイヤを接続する場合には、電極板を切り欠き構造とすると十分な接続スペースを確保することが困難になりがちである。
【０００５】
そこで本発明は、面的な素子側電極と面的な電極板が面的な導電性接合材層により接続された構成であって、その接続耐久性に優れ、かつ、ボンディングワイヤの接続スペースに関する制約が緩和された（ワイヤボンディング性の良い）半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段と作用と効果】
本発明者は、導電性接合材層（半田層等）にクラックが発生する場合、そのクラックは、電極板の外方部分に位置する接合材層を起点として発生するケースが多く、内方部分から発生するケースは少ないことに着目した。これは、電極板の外方部分には熱膨張の程度の差が蓄積されやすく、このため内方部分に比べて大きな応力がかかりやすいことによると推察される。そこで、電極板の外方部分と内方部分との間で応力緩和性能を適正化することにより、応力緩和性能とワイヤボンディング性とを高度に両立し得ることを見出して本発明を完成した。
【０００７】
本発明によると、ボンディングワイヤが接続される面に面的に拡がる素子側電極と、面的に拡がる電極板とが、面的に拡がる導電性接合材層によって機械的かつ電気的に接続されている半導体装置が提供される。その電極板は、間に隙間が設けられることで複数の区画に分割されている。その複数の区画は、内方部よりも周縁部が細かい区画に分割されている。電極板の内方部にはボンディングワイヤが接続されている。
ここで、電極板の「周縁部」とは、面方向に分割された領域のうち、電極板（その全体）の外周端を含む領域をいう。電極板の「内方部」とは、面方向に分割された領域のうち、電極板（その全体）の外周端を含まない領域をいう。
かかる構成によると、温度変化等により大きな応力のかかりやすい周縁部では、電極板が細かく分割されているので良好な応力緩和性能が得られる。一方、比較的（周縁部に比べて）応力のかかりにくい内方部では電極板の分割を粗くしている。したがって、この内方部ではワイヤボンディングに適したスペースを広くとることができ、この内方部にボンディングワイヤが接続されている。従って、電極板の周縁部に比べて内方部の分割が粗いという特徴を有効に利用することができる。例えば、直径が大きい（太い）ため比較的広い接続スペースを要する（周縁部では十分な接続スペースを確保し難い）ボンディングワイヤであっても、分割の粗い内方部には容易に接続することが可能である。このように、電極板の周縁部と内方部とで分割の程度を変える（電極板各部の応力緩和性能を適正化する）ことにより、応力緩和性能とワイヤボンディング性とを高いレベルで両立させることができる。
【０００８】
本発明に係る電極板の好適な一形態としては、各区画が電極片であり、電極板が、互いに分離された複数の電極片から構成されている形態が例示される。このような形態の電極板は、電極片相互の干渉が少ないので、特に良好な応力緩和性能を示し得る。
【０００９】
本発明に係る電極板の他の好適な一形態としては、この電極板が、複数の区画が狭隘部で連結された一体形状である形態が例示される。このような形態の電極板は、その全体が一繋がりとなっているので、半導体装置の製造時等における電極板の取扱性（作業性）が良好である。
【００１１】
【発明の実施の形態】
この発明は、また、下記の形態で実施することを特徴とする。
【００１２】
（形態１）
本発明の半導体装置に備えられる半導体素子が電力用半導体素子である。
電力用半導体素子は、その作動に伴う発熱量が大きいので導電性接合材層に大きな熱応力がかかりやすい。また、大電流を通電するために比較的太いボンディングワイヤを接続することが望ましく、このため電極板を用いてワイヤボンドダメージを低減する構造が好ましく採用される。したがって本発明の接続構造を適用する効果が大きい。導電性接合材層が半田層である場合には、導電性接着剤層等に比べてクラックが発生しやすい傾向にあるので、本発明を適用することが特に有効である。
【００１３】
（形態２）
電極板がＡｌまたはＣｕを主体に構成されている。
一般に、半導体素子の熱膨張係数は凡そ２．５×１０-6／℃程度である。本発明では、電極板の分割により応力の緩和が図られているので、Ａｌ（代表的な熱膨張係数；約２５×１０-6／℃）やＣｕ（代表的な熱膨張係数；１７×１０-6／℃）等のように、半導体素子との熱膨張係数の差が比較的大きい材料を用いた場合にも十分な接続耐久性が得られる。したがって、モリブデン（代表的な熱膨張係数；４．９×１０-6／℃）等のように熱膨張係数が半導体素子に近い高価な材料に限らず、Ａｌ，Ｃｕ等の安価で導電性の良い材料をも、電極板の構成材料として好ましく使用することができる。
【００１４】
（形態３）
電極板の内方部には、直径０．２mm以上（典型的には０．２〜１．０mm）、好ましくは直径０．３mm以上（典型的には０．３mm〜０．５mm）のボンディングワイヤが接続されている。
電極板の応力緩和性能は、電極板の分割を細かくするにつれて高くなる傾向にある。特に、電極板がＡｌやＣｕ等のように半導体素子との熱膨張係数の差が比較的大きい金属を主体に構成されている場合には、電極板の分割を細かくして熱応力緩和性能を高めることが望ましい。本発明の構成では、このような場合にも電極板の内方部では分割を粗くしているので、この内方部ではワイヤボンディングに適するスペースが広くとることができる。したがって、上記のように比較的太いボンディングワイヤに対しても十分な接続スペースを提供し得る。
【００１５】
【実施例】
以下、本発明の好適な実施例について詳細に説明する。
本発明の半導体装置に備えられる半導体素子としては、各種の半導体素子（ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のバイポーラトランジスタやＭＯＳ等の電界効果型トランジスタ等）を用いることができる。本発明の半導体装置がパワー半導体モジュールである（典型的には、ＩＧＢＴ、パワーＭＯＳ等の電力用半導体素子（パワー素子）を備える）場合には、本発明を適用することによる効果（接続耐久性の向上等）が特によく発揮される。
【００１６】
電極板の構成材料としては、導電性および熱伝導性が高い材料が適している。また、ワイヤボンドダメージを抑制する効果を高めるためには高硬度の材料が好ましい。電極板の構成材料として使用し得る材料の具体例としては、銅、銀、金、白金、ニッケル、コバルト、亜鉛、モリブデン、鉄、アルミニウム、チタン、タングステン等の純金属およびこれらの金属を主体とする合金等の金属材料が挙げられる。これらの金属材料の接合品（例えば積層品）を用いてもよい。このような金属材料の表面に半田濡れ性のよい金属（ニッケル、クロム、金等）がメッキされた電極板を用いてもよい。また、金属以外の材料（セラミックス等）の表面を金属材料で覆った電極板を用いてもよい。
これらのうち、本発明にとり好ましい電極板の材質としては、銅、アルミニウムおよびこれらを主体とする合金が挙げられる。
【００１７】
電極板の全体形状は特に限定されない。大まかな形状が平板状である電極板が好ましく用いられる。電極板の厚さが５０μm以上（より好ましくは１００μm以上）であると、ワイヤボンドダメージを緩和する効果がさらに向上するので好ましい。また、電極板の厚さが比較的大きい（例えば１００μm以上、好ましくは１５０μm以上である）場合には、この電極板の畜熱効果によって半導体素子の負荷短絡容量を向上させ得る。電極板の平均厚さが半導体素子の平均厚さと同等以上である場合にはこの効果が特によく発揮される。
【００１８】
本発明は、半導体素子の上面に電極板が５mm以上（より好ましくは８mm以上）の長さに亘って設けられている（例えば、電極板が全体として長方形状であり、その長辺の長さが上記範囲にある）半導体装置に対して好ましく適用される。このように電極板が比較的広範囲に亘って設けられている場合には、半導体素子と電極板との接合部（特に電極板の周縁部に位置する導電性接合材層）に熱応力が蓄積されやすい。したがって、本発明のように電極板を分割することにより応力緩和を図る実益が大きい。すなわち接続耐久性の向上効果がよく発揮される。
【００１９】
この電極板は、内方部よりも周縁部が細かく分割されている。例えば、電極板を構成する各ブロック（分割された一区画（電極片、板状部等）をいう。）の大きさを内方部と周縁部とで比較したとき、電極板の内方部にあるブロックの長辺の長さを１として、周縁部にあるブロックの長辺の長さが０．８以下（典型的には０．１〜０．８、より好ましくは０．２〜０．６）となる程度に、周縁部の電極板が細かく分割されていることが好ましい。また、内方部にあるブロックの面積を１として、周縁部にあるブロックの面積が０．７以下（典型的には０．０５〜０．７、より好ましくは０．１〜０．５）となる程度に、周縁部の電極板が細かく分割されていることが好ましい。
【００２０】
電極板の内方部は、長辺の長さが１．２mm以上（より好ましくは１．５mm以上、さらに好ましくは２mm以上）となるようなブロックに分割されていることが好ましい。また、面積が１．５mm2以上（より好ましくは２mm2以上、さらに好ましくは４mm2以上）となるようなブロックに分割されていることが好ましい。かかる形状の電極板によると、その内方部に、比較的太い（例えば直径０．３mm以上、典型的には直径０．３〜０．５mmの）ボンディングワイヤを接続（超音波接続等）するのにも適した接続スペースを確保し得る。
【００２１】
なお、熱応力を緩和するという観点から好ましい分割の程度は、導電性接合材層を構成する導電性接合材の材質、導電性接合材層の形状（厚さ、面積、平面形状等）、電極板の材質、電極板の厚さ、本発明に係る半導体装置の使用条件（使用温度域）等により異なり得る。特に限定するものではないが、例えば、周縁部にあるブロックの長辺の長さが２mm以下、内方部にあるブロックの長辺の長さが４mm以下となるように電極板を分割することができる。かかる分割の程度は、熱膨張係数が比較的大きい（例えば１０×１０-6／℃以上）金属から構成されている電極板を用いる場合に好ましく適用される。このような金属としては、Ａｌ，Ｃｕまたはこれらを主体とする合金が例示される。
【００２２】
電極板を構成する各ブロックの間に隙間（間隙）が設けられていると、応力がかかったとき（典型的には、温度変化に曝されたとき）にもブロック同士が干渉しにくいので好ましい。ブロックの間隙の幅は、例えば０．０５〜１mm程度とすることができ、０．１〜０．６mm程度とすることが好ましい。ブロックの間隙が大きすぎるとワイヤボンディングに適したスペースが小さくなる。また、電極板に接続されたボンディングワイヤと素子側電極との導通性が低下（抵抗値が増大）しやすくなる。
【００２３】
電極板と素子側電極は、導電性接合材層によって面的に接続されている。この接合材層を構成する導電性接合材の典型例としては、半田に代表される低融点金属類（特に好ましくは半田）が挙げられる。また、有機高分子等からなるマトリックス樹脂中に導電性充填材が分散された導電性樹脂材料を導電性接合材として用いてもよい。このマトリックス樹脂としてはエポキシ樹脂、ポリイミド樹脂、フェノール樹脂、シリコーン樹脂等を用いることができる。導電性充填材としては、銅、銀、金、白金、ニッケル、カーボン等からなる導電性繊維、導電性微粒子等を用いることができる。導電性接合材が半田である場合には、本発明を適用することによる効果（接続耐久性の向上等）が特によく発揮される。
【００２４】
本発明の半導体装置は、電極板に接続されたボンディングワイヤを有する構成とすることができる。少なくとも一本のボンディングワイヤは、電極板の内方部にあるブロックに接続されていることが好ましい。本発明の構成は、この内方部に接続されたボンディングワイヤの直径が０．２mm以上（典型的には０．２〜１．０mm）である場合に有効であり、ボンディングワイヤの直径が０．３mm以上（典型的には０．３mm〜０．５mm、好ましくは０．３５〜０．５mm）である場合にはさらに有効である。このように比較的太いボンディングワイヤは、接続（超音波接続等）のために要するスペースが広くなりがちである。本発明に係る電極板は、内方部の分割を周縁部よりも粗くしているので、ワイヤボンディングに適したスペースを広くとることができる。
【００２５】
このようにワイヤボンディングに適したスペースを広くとれるということは、この電極板に接続するボンディングワイヤがそれほど太くない場合にも（ボンディングワイヤの太さを問わず）有利である。例えば、ボンディング時の作業性が向上する、多数本のワイヤをボンディングすることができる、等のうち少なくとも一つの効果が得られる。
【００２６】
なお、本発明は、電極板と外部回路（基板側電極等）とをワイヤボンディングにより接続する半導体装置に限らず、電極板と外部回路とをリードフレームにより接続する構成の半導体装置にも適用可能である。このような構成においても、電極板が分割されていることにより接続耐久性を向上させる効果が得られる。また、電極板の周縁部が内方部よりも細かく（すなわち内方部が周縁部よりも粗く）分割されていることにより、電極板全体を均等に分割した場合等に比べて、素子側電極とリードフレーム（ひいては外部回路）との導通性を向上させ得る。
【００２７】
以下、本発明に関連する実験例につき説明する。
＜実験例：電極板の形状と半田塑性歪との関係＞
熱応力有限要素解析により、電極板の形状（分割の程度）と半田層にかかる応力との関係を検討した。使用した解析モデルを図９〜図１４に示す。
【００２８】
図９は、分割されていない電極板を備える解析モデル（１）の断面図である。厚さ０．３７mm、長さ１２mmの電力用半導体素子（パワー素子）１０の上面のほぼ中央部に、面的に設けられた半田層３０（厚さ；０．２５mm）によって、厚さ０．２mm、長さ１１mmの一枚板状の（分割されていない）銅製の電極板１１０が面的に接続されている。ここで、パワー素子１０の典型的な熱膨張係数は２．５×１０-6／℃程度である。また、銅製電極板の典型的な熱膨張係数は１７×１０-6／℃程度である。
このパワー素子１０の下面は、半田層３２（厚さ；０．１mm）によって基板４０の上面に接続されている。この基板４０は、窒化アルミニウム板４２（厚さ；０．６３５mm）の両面に、二枚のアルミニウム箔４４（厚さ；０．４mm）を積層した構成を有する。基板４０の下面は、半田層３４（厚さ；０．２mm）によって銅−モリブデン合金製の放熱板（厚さ；３．０mm）５０に接続されている。
【００２９】
図１０〜図１４は、図９に示す解析モデル（１）から電極板１１０の形状を変更した解析モデルを示す断面図である。以下、図９に示す解析モデル（１）と同様の機能を果たす部材については同じ符号を付し、その説明を省略する。また、パワー素子１０よりも下の部分の構成は図９と同様であるので図示を省略する。
【００３０】
図１０に示す解析モデル（２）に備えられる電極板１２０（厚さ０．２mm）は、長さ方向に対して、３つの電極片１２２に等分割されている。各電極片１２２の長さは３．３mmであり、隣接する電極片１２２との間に０．５mmの間隙を開けて配置されている。その結果、電極板１２０の全体の長さは、図９に示す電極板１１０とほぼ同じ長さ（１０．９mm）となっている。
図１１に示す解析モデル（３）に備えられる電極板１３０（厚さ０．２mm）は、長さ方向に対して、５つの電極片１３２に等分割されている。各電極片１３２の長さは１．８mmであり、隣接する電極片１３２との間に０．５mmの間隙を開けて配置されている。その結果、電極板１３０の全体の長さは、図９に示す電極板１１０とほぼ同じ長さ（１１mm）となっている。
図１２に示す解析モデル（４）に備えられる電極板１４０（厚さ０．２mm）は、長さ方向に対して、８つの電極片１４２に等分割されている。各電極片１４２の長さは０．９４mmであり、隣接する電極片１４２との間に０．５mmの間隙を開けて配置されている。その結果、電極板１４０の全体の長さは、図９に示す電極板１１０とほぼ同じ長さ（１１．０２mm）となっている。
【００３１】
解析モデル１〜４につき、ΔＴj（１ヒートサイクル中の素子の温度変化の幅を示す）＝１４０℃の温度変化を加えた場合を想定し、このとき電極板の外周端（図９〜図１２に矢印Ａで示す部分；以下、「Ａ部」という。）に位置する半田層３０に発生する塑性歪（熱歪）を算出した。図１５は、その結果を電極片（解析モデル１では電極板）の長さとＡ部（最も大きな塑性歪が生じる部分）の半田塑性歪との関係として表した特性図である。解析モデル（２）〜（４）のＡ部の塑性歪の値は、解析モデル（１）１のＡ部の塑性歪の値を１としたときの割合に換算して示している。
【００３２】
また、解析モデル（２）〜（４）につき、同様にΔＴj＝１４０℃の温度変化を加えた場合を想定し、内方部にある電極片１２２，１３２，１４２（電極板の外周端を含まない電極片）のうち最も外方の部分（図１０〜図１２に矢印Ｂで示す部分；以下、「Ｂ部」という。）に位置する半田層３０に発生する塑性歪（熱歪）を算出した。その結果を、解析モデル１のＡ部の塑性歪の値を１としたときの割合に換算して、図１５に併せて示す。図中に黒丸で示したプロットはＡ部の塑性歪の値を、白丸で示したプロットはＢ部の塑性歪の値を示している。各プロットの近くにある括弧書きの数字は、それらのプロットに対応する解析モデルの番号を示している。
【００３３】
図１５から判るように、電極板の分割の程度が細かくなる（個々の電極片の長さが短くなる）につれて、Ａ部およびＢ部のいずれの箇所でも半田塑性歪は小さくなる傾向にある。解析モデル（２）〜（４）のように電極板を等分割する場合には、その分割の程度に関わらず、Ａ部の塑性歪はＢ部の塑性歪よりも大きい。したがって、電極板を等分割することにより、図９に示す解析モデル（１）（電極板は分割されていない）に比べて半田層に生じる塑性歪の最大値（最大塑性歪）を約半分に抑えるには、Ａ部の塑性歪が約半分になるように電極板を分割すればよい。図１５から、Ａ部の半田塑性歪が解析モデル（１）の約半分の値（０．５）になる電極片の長さを読み取ると約１．３mmである。したがって、例えば図１３に示す解析モデル（５）のように、電極板１５０を構成する個々の電極片１５２の長さを約１．３mmとし、隣接する電極片１５２との間隙を０．３２mmとすればよい。
【００３４】
ここで、図１５に示すように、解析モデル（２）〜（４）のように電極板を等分割する場合にはＡ部の塑性歪よりもＢ部の塑性歪のほうが小さくなることに着目すると、Ｂ部の塑性歪がＡ部と同等以下まで大きくなっても半田層全体での最大塑性歪は実質的に変わらないことになる。例えば、図１４に示す解析モデル（６）のように、電極板１６０を構成する電極片のうち、周縁部（図１４の左右端）にある電極片１６２の長さは解析モデル（５）（図１３参照）の電極片１５２と同等の長さ（１．３mm）のままとし、内方部（図１４の中央部）にある電極片１６４（図１４では３つが示されている）の長さを２．３mmまで長くしても、半田層３０に発生する最大塑性歪の値は解析モデル（５）とほぼ同程度（解析モデル１の半分程度に）に抑えられる（ここでは電極片の間隙を０．３８mmとした）。すなわち、電極板の分割形状を、解析モデル（５）（図１３参照）のように全体を等分割した形状から、解析モデル（６）（図１４参照）のように内方部の分割を粗くした形状に変更することにより、最大塑性歪の顕著な増大を抑えつつ、内方部の電極片を大きくすることができる。
【００３５】
以下、この思想を具現化した半導体装置につき説明する。
＜第一実施例＞
本発明の第一実施例に係る半導体装置の要部を図１および図２に示す。
図１に示すように、パワー素子１０の上面に銅製の電極板１７０が接続されている。電極板１７０は、面方向に互いに分離された複数の電極片（銅板）１７２，１７４から構成されている。電極板１７０は、これらの電極片１７２，１７４に分割されつつ、全体として約１０．１mm×４．９mmの長方形状に面的に拡がっている。電極板１７０の周縁部は、一辺の長さが約１mmの正方形状の電極片１７２に分割されている。また、電極板１７０の内方部は、一辺の長さが約２．３mmの正方形状の電極片１７４に分割されている。このように電極板１７０は、周縁部が内方部よりも細かく（より小さな電極片に）分割されている。各電極片は、それぞれ周囲（隣接する電極片との間）に０．３mmの間隙を開けて配置されている。
【００３６】
これらの電極片１７２，１７４（電極板１７０）は、図２に示すように、面的に設けられた一つの半田層３０によって、パワー素子１０の上面に共通的に接続されている。ここで、パワー素子１０の上面には、図示しない素子側電極が面的に設けられている。このようにして、面的に拡がる素子側電極（図示せず）と、面方向に分割されつつ面的に拡がる電極板１７０とが、面的に拡がる半田層３０によって機械的かつ電気的に接続されている。図９に示す解析モデル（１）と同様に、パワー素子１０の下面は、窒化アルミニウム板４２の両面に二枚のアルミニウム箔４４を積層した基板４０の上面に、半田層３２によって接続されている。基板４０の下面は、半田層３４によって銅−モリブデン合金製の放熱板５０に接続されている。この半導体装置を構成する各部材の厚さは解析モデル（１）と同様である。
【００３７】
かかる構成の半導体装置によると、電極板１７０の周縁部は細かい電極片１７２に分割されているので、半田層３０にかかる塑性歪を効率よく低減する（緩和する）ことができる。これにより素子側電極と電極板１７０との接続耐久性（例えば、いわゆるパワーサイクル試験や冷熱サイクル試験等に対する寿命）を向上させ得る。
【００３８】
一方、電極板１７０の内方部は周縁部よりも粗く分割されているので、この部分は周縁部に比べてワイヤボンディング性が良好である。これにより、比較的太いボンディングワイヤであっても超音波接続することができる。例えば、一般的な超音波溶接法により直径約０．５mmのボンディングワイヤを超音波接続すると、その接続部の大きさは凡そ０．７５mm（幅）×１．５mm（長さ）程度となる。したがって、図８に示すように、電極板２７０の全体を一辺が約１mmの正方形状の電極片２７２に等分割した場合（電極片２７２の間隙；０．３mm）には、この電極板２７０上に直径約０．５mm以上のボンディングワイヤ２０を超音波接続するために適した箇所（単一の電極片２７２上にボンディングワイヤ２０を接続できる箇所）はないことになる。これに対して、図１に示すように、本実施例に係る電極板１７０では、内方部にある電極板１７４には、このように比較的太いボンディングワイヤ２０の接続にも適したスペースが確保されている。
【００３９】
このように、本実施例によると、電極板１７０の周縁部における良好な応力緩和性能（半田塑性歪を低減する効果）と、内方部における良好なワイヤボンディング性とを高度に両立させることができる。また、図８に示すように電極板２７０の全体を等分割した場合と比較して、本実施例に係る電極板１７０（図１参照）では内方部の分割が（塑性歪を顕著には増大させない程度に）省略されている。これにより、図８に示す電極板２７０に比べて、素子側電極とボンディングワイヤとの導通性が良好なものとなり得る。
【００４０】
なお、上記第一実施例では電極板１７０の周縁部および内方部をそれぞれ正方形状に分割したが、電極板１７０の一部を長方形状に分割してもよい。図３は、電極板１７０の内方部を長方形状の電極片１７４に分割した一例である。また、一つの電極板を構成する電極片の形状は二種類に限られるものではなく、一つの電極板が三種類以上の形状の電極片から構成されていてもよい。
【００４１】
＜第二実施例＞
この第二実施例は、第一実施例に係る半導体装置とは電極板の分割形状が異なる例である。電極板以外の部分の形状は第一実施例と同様であるので、図示および説明を省略する。
【００４２】
図４に示すように、本実施例に係る銅製電極板１８０は、全体として約１０．１mm×４．９mmの長方形状であって、複数の板状部１８２，１８４に分割されつつ面的に拡がっている。電極板１８０の周縁部は、一辺の長さが約１mmの正方形状の板状部１８２に分割されている。また、電極板１８０の内方部は、一辺の長さが約２．３mmの正方形状の板状部１８４に分割されている。これらの板状部１８２，１８４は、それぞれ周囲（隣接する板状部との間）に０．３mmの間隙を開けて配置されているとともに、狭隘部１８６によって相互に連結（橋渡し）されている。このことによって、板状部１８２，１８４は全体として一体形状（一繋がり）の電極板１８０を構成している。
かかる構成の電極板１８０を用いることにより、第一実施例と同様に、応力緩和性能とワイヤボンディング性とを高度に両立させることができる。また、板状部１８２，１８４は全体として一体形状となっているので、電極板１８０の成形時や半導体素子への接続時の作業性（取扱性）が良い。
【００４３】
板状部を連結する狭隘部１８６は、図５に示すように、板状部１８２，１８４から上方に湾曲している。かかる形状の狭隘部１８６は柔軟性が高い（狭隘部１８６が撓み変形しやすい）ので、応力緩和性能等の点から好ましい。また、狭隘部１８６が板状部１８２，１８４と同一平面上でこれらを連結する構成としてもよい。このような電極板１８０は、例えば、金属板の打抜加工により容易に製造することができる。
板状部に対する狭隘部の配置位置は特に限定されない。図４に示すように、狭隘部１８６によって各板状部１８２，１８４のそれぞれ二以上の辺が隣接する板状部に連結されている場合には、電極板１８０の全体としての保形性が良好なものとなりやすい。これにより電極板１８０の取扱性が向上するので好ましい。
【００４４】
なお、上記第二実施例では電極板１８０の周縁部および内方部をそれぞれ正方形状に分割したが、電極板１８０の一部を長方形状に分割してもよい。図６および図７は、電極板１８０の内方部を長方形状に分割した場合の、板状部１８２，１８４および狭隘部１８６の配置例である。
【００４５】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【図１】 第一実施例に係る半導体装置の要部を示す平面図である。
【図２】 図１のII−II線断面図である。
【図３】 第一実施例の変形例に係る半導体装置の電極板を示す平面図である。
【図４】 第二実施例に係る半導体装置の電極板を示す平面図である。
【図５】 図４のＶ−Ｖ線断面図である。
【図６】 第二実施例の変形例に係る半導体装置の電極板を示す平面図である。
【図７】 第二実施例の他の変形例に係る半導体装置の電極板を示す平面図である
【図８】 全体が等分割された電極板を示す平面図である。
【図９】 実験例で用いた解析モデル１を示す断面図である。
【図１０】 実験例で用いた解析モデル２を示す要部断面図である。
【図１１】 実験例で用いた解析モデル３を示す要部断面図である。
【図１２】 実験例で用いた解析モデル４を示す要部断面図である。
【図１３】 実験例で用いた解析モデル５を示す要部断面図である。
【図１４】 実験例で用いた解析モデル６を示す要部断面図である。
【図１５】 電極片の長さと半田塑性歪との関係を示す特性図である。
【符号の説明】
１０：パワー素子（半導体素子）
２０：ボンディングワイヤ
３０：半田層（導電性接合材層）
４０：基板
１７０：電極板
１７２，１７４：電極片
１８０：電極板
１８２，１８４：板状部
１８６：狭隘部
【発明の属する技術分野】
本発明は、半導体素子に設けられた電極と電極板とが面的に接続された半導体装置に関する。
【０００２】
【従来の技術】
半導体素子（チップ）の上面に設けられた電極（素子側電極）とボンディングワイヤが電気的に接続された半導体装置が知られている。このような半導体装置として、面的に拡がる素子側電極の上に、面的に拡がる電極板を、面的に広がる導電性接合材層（典型的には半田層）により接続し、その電極板にボンディングワイヤを接続した構成のものがある。かかる構成では、ワイヤボンディング（典型的には超音波接続）が電極板に対して行われるので、素子側電極の表面にボンディングワイヤを直接（機械的かつ電気的に）接続する構成に比べて、ワイヤボンディングの際に半導体素子が受けるダメージ（ワイヤボンドダメージ）を緩和することができる。このワイヤボンドダメージは、ボンディングワイヤが太く（径が大きく）なると増大する傾向にある。したがって、大電流を通電するために比較的太いボンディングワイヤを接続することが望ましい半導体素子（例えば電力用半導体素子）を備えた半導体装置では、このように、電極板を用いて素子側へのワイヤボンドダメージを緩和し得る構成とすることが特に有効である。
【０００３】
【発明が解決しようとする課題】
ところで、一般に半導体素子と電極板（典型的には、アルミニウム（Ａｌ），銅（Ｃｕ）等の金属を主体とする板状体が用いられる）とは熱膨張の程度（線膨張率等により表される）が大きく異なる。このため、面的に拡がる素子側電極と面的に拡がる電極板を面的に拡がる半田層等により接続する構造では、半導体装置の使用により生じる温度変化によって素子側電極と金属板の間に熱応力が発生する。この熱応力によって半田層等にクラックが生じる場合がある。このようなクラックの発生を防止または抑制する（すなわち、素子側電極と電極板の接続耐久性を向上させる）ことができれば、半導体装置の耐久性がさらに向上するので好ましい。
【０００４】
特開平４−１３９８６４号公報には、リードフレームのダイパッドと半導体素子との膨張率の違いから半導体素子に応力が発生し特性不良を起こすという現象を回避するために、ダイパッドを多数ブロックからなる切り欠き構造とすることが開示されている。しかし、ワイヤボンディングの対象となる電極板を単純に切り欠き構造とすると、その切り欠き部分はワイヤボンディングに適さなくなる。このためワイヤボンディング位置が制約される。特に、比較的太いボンディングワイヤを接続する場合には、電極板を切り欠き構造とすると十分な接続スペースを確保することが困難になりがちである。
【０００５】
そこで本発明は、面的な素子側電極と面的な電極板が面的な導電性接合材層により接続された構成であって、その接続耐久性に優れ、かつ、ボンディングワイヤの接続スペースに関する制約が緩和された（ワイヤボンディング性の良い）半導体装置を提供することを目的とする。
【０００６】
【課題を解決するための手段と作用と効果】
本発明者は、導電性接合材層（半田層等）にクラックが発生する場合、そのクラックは、電極板の外方部分に位置する接合材層を起点として発生するケースが多く、内方部分から発生するケースは少ないことに着目した。これは、電極板の外方部分には熱膨張の程度の差が蓄積されやすく、このため内方部分に比べて大きな応力がかかりやすいことによると推察される。そこで、電極板の外方部分と内方部分との間で応力緩和性能を適正化することにより、応力緩和性能とワイヤボンディング性とを高度に両立し得ることを見出して本発明を完成した。
【０００７】
本発明によると、ボンディングワイヤが接続される面に面的に拡がる素子側電極と、面的に拡がる電極板とが、面的に拡がる導電性接合材層によって機械的かつ電気的に接続されている半導体装置が提供される。その電極板は、間に隙間が設けられることで複数の区画に分割されている。その複数の区画は、内方部よりも周縁部が細かい区画に分割されている。電極板の内方部にはボンディングワイヤが接続されている。
ここで、電極板の「周縁部」とは、面方向に分割された領域のうち、電極板（その全体）の外周端を含む領域をいう。電極板の「内方部」とは、面方向に分割された領域のうち、電極板（その全体）の外周端を含まない領域をいう。
かかる構成によると、温度変化等により大きな応力のかかりやすい周縁部では、電極板が細かく分割されているので良好な応力緩和性能が得られる。一方、比較的（周縁部に比べて）応力のかかりにくい内方部では電極板の分割を粗くしている。したがって、この内方部ではワイヤボンディングに適したスペースを広くとることができ、この内方部にボンディングワイヤが接続されている。従って、電極板の周縁部に比べて内方部の分割が粗いという特徴を有効に利用することができる。例えば、直径が大きい（太い）ため比較的広い接続スペースを要する（周縁部では十分な接続スペースを確保し難い）ボンディングワイヤであっても、分割の粗い内方部には容易に接続することが可能である。このように、電極板の周縁部と内方部とで分割の程度を変える（電極板各部の応力緩和性能を適正化する）ことにより、応力緩和性能とワイヤボンディング性とを高いレベルで両立させることができる。
【０００８】
本発明に係る電極板の好適な一形態としては、各区画が電極片であり、電極板が、互いに分離された複数の電極片から構成されている形態が例示される。このような形態の電極板は、電極片相互の干渉が少ないので、特に良好な応力緩和性能を示し得る。
【０００９】
本発明に係る電極板の他の好適な一形態としては、この電極板が、複数の区画が狭隘部で連結された一体形状である形態が例示される。このような形態の電極板は、その全体が一繋がりとなっているので、半導体装置の製造時等における電極板の取扱性（作業性）が良好である。
【００１１】
【発明の実施の形態】
この発明は、また、下記の形態で実施することを特徴とする。
【００１２】
（形態１）
本発明の半導体装置に備えられる半導体素子が電力用半導体素子である。
電力用半導体素子は、その作動に伴う発熱量が大きいので導電性接合材層に大きな熱応力がかかりやすい。また、大電流を通電するために比較的太いボンディングワイヤを接続することが望ましく、このため電極板を用いてワイヤボンドダメージを低減する構造が好ましく採用される。したがって本発明の接続構造を適用する効果が大きい。導電性接合材層が半田層である場合には、導電性接着剤層等に比べてクラックが発生しやすい傾向にあるので、本発明を適用することが特に有効である。
【００１３】
（形態２）
電極板がＡｌまたはＣｕを主体に構成されている。
一般に、半導体素子の熱膨張係数は凡そ２．５×１０-6／℃程度である。本発明では、電極板の分割により応力の緩和が図られているので、Ａｌ（代表的な熱膨張係数；約２５×１０-6／℃）やＣｕ（代表的な熱膨張係数；１７×１０-6／℃）等のように、半導体素子との熱膨張係数の差が比較的大きい材料を用いた場合にも十分な接続耐久性が得られる。したがって、モリブデン（代表的な熱膨張係数；４．９×１０-6／℃）等のように熱膨張係数が半導体素子に近い高価な材料に限らず、Ａｌ，Ｃｕ等の安価で導電性の良い材料をも、電極板の構成材料として好ましく使用することができる。
【００１４】
（形態３）
電極板の内方部には、直径０．２mm以上（典型的には０．２〜１．０mm）、好ましくは直径０．３mm以上（典型的には０．３mm〜０．５mm）のボンディングワイヤが接続されている。
電極板の応力緩和性能は、電極板の分割を細かくするにつれて高くなる傾向にある。特に、電極板がＡｌやＣｕ等のように半導体素子との熱膨張係数の差が比較的大きい金属を主体に構成されている場合には、電極板の分割を細かくして熱応力緩和性能を高めることが望ましい。本発明の構成では、このような場合にも電極板の内方部では分割を粗くしているので、この内方部ではワイヤボンディングに適するスペースが広くとることができる。したがって、上記のように比較的太いボンディングワイヤに対しても十分な接続スペースを提供し得る。
【００１５】
【実施例】
以下、本発明の好適な実施例について詳細に説明する。
本発明の半導体装置に備えられる半導体素子としては、各種の半導体素子（ＩＧＢＴ（Insulated Gate Bipolar Transistor）等のバイポーラトランジスタやＭＯＳ等の電界効果型トランジスタ等）を用いることができる。本発明の半導体装置がパワー半導体モジュールである（典型的には、ＩＧＢＴ、パワーＭＯＳ等の電力用半導体素子（パワー素子）を備える）場合には、本発明を適用することによる効果（接続耐久性の向上等）が特によく発揮される。
【００１６】
電極板の構成材料としては、導電性および熱伝導性が高い材料が適している。また、ワイヤボンドダメージを抑制する効果を高めるためには高硬度の材料が好ましい。電極板の構成材料として使用し得る材料の具体例としては、銅、銀、金、白金、ニッケル、コバルト、亜鉛、モリブデン、鉄、アルミニウム、チタン、タングステン等の純金属およびこれらの金属を主体とする合金等の金属材料が挙げられる。これらの金属材料の接合品（例えば積層品）を用いてもよい。このような金属材料の表面に半田濡れ性のよい金属（ニッケル、クロム、金等）がメッキされた電極板を用いてもよい。また、金属以外の材料（セラミックス等）の表面を金属材料で覆った電極板を用いてもよい。
これらのうち、本発明にとり好ましい電極板の材質としては、銅、アルミニウムおよびこれらを主体とする合金が挙げられる。
【００１７】
電極板の全体形状は特に限定されない。大まかな形状が平板状である電極板が好ましく用いられる。電極板の厚さが５０μm以上（より好ましくは１００μm以上）であると、ワイヤボンドダメージを緩和する効果がさらに向上するので好ましい。また、電極板の厚さが比較的大きい（例えば１００μm以上、好ましくは１５０μm以上である）場合には、この電極板の畜熱効果によって半導体素子の負荷短絡容量を向上させ得る。電極板の平均厚さが半導体素子の平均厚さと同等以上である場合にはこの効果が特によく発揮される。
【００１８】
本発明は、半導体素子の上面に電極板が５mm以上（より好ましくは８mm以上）の長さに亘って設けられている（例えば、電極板が全体として長方形状であり、その長辺の長さが上記範囲にある）半導体装置に対して好ましく適用される。このように電極板が比較的広範囲に亘って設けられている場合には、半導体素子と電極板との接合部（特に電極板の周縁部に位置する導電性接合材層）に熱応力が蓄積されやすい。したがって、本発明のように電極板を分割することにより応力緩和を図る実益が大きい。すなわち接続耐久性の向上効果がよく発揮される。
【００１９】
この電極板は、内方部よりも周縁部が細かく分割されている。例えば、電極板を構成する各ブロック（分割された一区画（電極片、板状部等）をいう。）の大きさを内方部と周縁部とで比較したとき、電極板の内方部にあるブロックの長辺の長さを１として、周縁部にあるブロックの長辺の長さが０．８以下（典型的には０．１〜０．８、より好ましくは０．２〜０．６）となる程度に、周縁部の電極板が細かく分割されていることが好ましい。また、内方部にあるブロックの面積を１として、周縁部にあるブロックの面積が０．７以下（典型的には０．０５〜０．７、より好ましくは０．１〜０．５）となる程度に、周縁部の電極板が細かく分割されていることが好ましい。
【００２０】
電極板の内方部は、長辺の長さが１．２mm以上（より好ましくは１．５mm以上、さらに好ましくは２mm以上）となるようなブロックに分割されていることが好ましい。また、面積が１．５mm2以上（より好ましくは２mm2以上、さらに好ましくは４mm2以上）となるようなブロックに分割されていることが好ましい。かかる形状の電極板によると、その内方部に、比較的太い（例えば直径０．３mm以上、典型的には直径０．３〜０．５mmの）ボンディングワイヤを接続（超音波接続等）するのにも適した接続スペースを確保し得る。
【００２１】
なお、熱応力を緩和するという観点から好ましい分割の程度は、導電性接合材層を構成する導電性接合材の材質、導電性接合材層の形状（厚さ、面積、平面形状等）、電極板の材質、電極板の厚さ、本発明に係る半導体装置の使用条件（使用温度域）等により異なり得る。特に限定するものではないが、例えば、周縁部にあるブロックの長辺の長さが２mm以下、内方部にあるブロックの長辺の長さが４mm以下となるように電極板を分割することができる。かかる分割の程度は、熱膨張係数が比較的大きい（例えば１０×１０-6／℃以上）金属から構成されている電極板を用いる場合に好ましく適用される。このような金属としては、Ａｌ，Ｃｕまたはこれらを主体とする合金が例示される。
【００２２】
電極板を構成する各ブロックの間に隙間（間隙）が設けられていると、応力がかかったとき（典型的には、温度変化に曝されたとき）にもブロック同士が干渉しにくいので好ましい。ブロックの間隙の幅は、例えば０．０５〜１mm程度とすることができ、０．１〜０．６mm程度とすることが好ましい。ブロックの間隙が大きすぎるとワイヤボンディングに適したスペースが小さくなる。また、電極板に接続されたボンディングワイヤと素子側電極との導通性が低下（抵抗値が増大）しやすくなる。
【００２３】
電極板と素子側電極は、導電性接合材層によって面的に接続されている。この接合材層を構成する導電性接合材の典型例としては、半田に代表される低融点金属類（特に好ましくは半田）が挙げられる。また、有機高分子等からなるマトリックス樹脂中に導電性充填材が分散された導電性樹脂材料を導電性接合材として用いてもよい。このマトリックス樹脂としてはエポキシ樹脂、ポリイミド樹脂、フェノール樹脂、シリコーン樹脂等を用いることができる。導電性充填材としては、銅、銀、金、白金、ニッケル、カーボン等からなる導電性繊維、導電性微粒子等を用いることができる。導電性接合材が半田である場合には、本発明を適用することによる効果（接続耐久性の向上等）が特によく発揮される。
【００２４】
本発明の半導体装置は、電極板に接続されたボンディングワイヤを有する構成とすることができる。少なくとも一本のボンディングワイヤは、電極板の内方部にあるブロックに接続されていることが好ましい。本発明の構成は、この内方部に接続されたボンディングワイヤの直径が０．２mm以上（典型的には０．２〜１．０mm）である場合に有効であり、ボンディングワイヤの直径が０．３mm以上（典型的には０．３mm〜０．５mm、好ましくは０．３５〜０．５mm）である場合にはさらに有効である。このように比較的太いボンディングワイヤは、接続（超音波接続等）のために要するスペースが広くなりがちである。本発明に係る電極板は、内方部の分割を周縁部よりも粗くしているので、ワイヤボンディングに適したスペースを広くとることができる。
【００２５】
このようにワイヤボンディングに適したスペースを広くとれるということは、この電極板に接続するボンディングワイヤがそれほど太くない場合にも（ボンディングワイヤの太さを問わず）有利である。例えば、ボンディング時の作業性が向上する、多数本のワイヤをボンディングすることができる、等のうち少なくとも一つの効果が得られる。
【００２６】
なお、本発明は、電極板と外部回路（基板側電極等）とをワイヤボンディングにより接続する半導体装置に限らず、電極板と外部回路とをリードフレームにより接続する構成の半導体装置にも適用可能である。このような構成においても、電極板が分割されていることにより接続耐久性を向上させる効果が得られる。また、電極板の周縁部が内方部よりも細かく（すなわち内方部が周縁部よりも粗く）分割されていることにより、電極板全体を均等に分割した場合等に比べて、素子側電極とリードフレーム（ひいては外部回路）との導通性を向上させ得る。
【００２７】
以下、本発明に関連する実験例につき説明する。
＜実験例：電極板の形状と半田塑性歪との関係＞
熱応力有限要素解析により、電極板の形状（分割の程度）と半田層にかかる応力との関係を検討した。使用した解析モデルを図９〜図１４に示す。
【００２８】
図９は、分割されていない電極板を備える解析モデル（１）の断面図である。厚さ０．３７mm、長さ１２mmの電力用半導体素子（パワー素子）１０の上面のほぼ中央部に、面的に設けられた半田層３０（厚さ；０．２５mm）によって、厚さ０．２mm、長さ１１mmの一枚板状の（分割されていない）銅製の電極板１１０が面的に接続されている。ここで、パワー素子１０の典型的な熱膨張係数は２．５×１０-6／℃程度である。また、銅製電極板の典型的な熱膨張係数は１７×１０-6／℃程度である。
このパワー素子１０の下面は、半田層３２（厚さ；０．１mm）によって基板４０の上面に接続されている。この基板４０は、窒化アルミニウム板４２（厚さ；０．６３５mm）の両面に、二枚のアルミニウム箔４４（厚さ；０．４mm）を積層した構成を有する。基板４０の下面は、半田層３４（厚さ；０．２mm）によって銅−モリブデン合金製の放熱板（厚さ；３．０mm）５０に接続されている。
【００２９】
図１０〜図１４は、図９に示す解析モデル（１）から電極板１１０の形状を変更した解析モデルを示す断面図である。以下、図９に示す解析モデル（１）と同様の機能を果たす部材については同じ符号を付し、その説明を省略する。また、パワー素子１０よりも下の部分の構成は図９と同様であるので図示を省略する。
【００３０】
図１０に示す解析モデル（２）に備えられる電極板１２０（厚さ０．２mm）は、長さ方向に対して、３つの電極片１２２に等分割されている。各電極片１２２の長さは３．３mmであり、隣接する電極片１２２との間に０．５mmの間隙を開けて配置されている。その結果、電極板１２０の全体の長さは、図９に示す電極板１１０とほぼ同じ長さ（１０．９mm）となっている。
図１１に示す解析モデル（３）に備えられる電極板１３０（厚さ０．２mm）は、長さ方向に対して、５つの電極片１３２に等分割されている。各電極片１３２の長さは１．８mmであり、隣接する電極片１３２との間に０．５mmの間隙を開けて配置されている。その結果、電極板１３０の全体の長さは、図９に示す電極板１１０とほぼ同じ長さ（１１mm）となっている。
図１２に示す解析モデル（４）に備えられる電極板１４０（厚さ０．２mm）は、長さ方向に対して、８つの電極片１４２に等分割されている。各電極片１４２の長さは０．９４mmであり、隣接する電極片１４２との間に０．５mmの間隙を開けて配置されている。その結果、電極板１４０の全体の長さは、図９に示す電極板１１０とほぼ同じ長さ（１１．０２mm）となっている。
【００３１】
解析モデル１〜４につき、ΔＴj（１ヒートサイクル中の素子の温度変化の幅を示す）＝１４０℃の温度変化を加えた場合を想定し、このとき電極板の外周端（図９〜図１２に矢印Ａで示す部分；以下、「Ａ部」という。）に位置する半田層３０に発生する塑性歪（熱歪）を算出した。図１５は、その結果を電極片（解析モデル１では電極板）の長さとＡ部（最も大きな塑性歪が生じる部分）の半田塑性歪との関係として表した特性図である。解析モデル（２）〜（４）のＡ部の塑性歪の値は、解析モデル（１）１のＡ部の塑性歪の値を１としたときの割合に換算して示している。
【００３２】
また、解析モデル（２）〜（４）につき、同様にΔＴj＝１４０℃の温度変化を加えた場合を想定し、内方部にある電極片１２２，１３２，１４２（電極板の外周端を含まない電極片）のうち最も外方の部分（図１０〜図１２に矢印Ｂで示す部分；以下、「Ｂ部」という。）に位置する半田層３０に発生する塑性歪（熱歪）を算出した。その結果を、解析モデル１のＡ部の塑性歪の値を１としたときの割合に換算して、図１５に併せて示す。図中に黒丸で示したプロットはＡ部の塑性歪の値を、白丸で示したプロットはＢ部の塑性歪の値を示している。各プロットの近くにある括弧書きの数字は、それらのプロットに対応する解析モデルの番号を示している。
【００３３】
図１５から判るように、電極板の分割の程度が細かくなる（個々の電極片の長さが短くなる）につれて、Ａ部およびＢ部のいずれの箇所でも半田塑性歪は小さくなる傾向にある。解析モデル（２）〜（４）のように電極板を等分割する場合には、その分割の程度に関わらず、Ａ部の塑性歪はＢ部の塑性歪よりも大きい。したがって、電極板を等分割することにより、図９に示す解析モデル（１）（電極板は分割されていない）に比べて半田層に生じる塑性歪の最大値（最大塑性歪）を約半分に抑えるには、Ａ部の塑性歪が約半分になるように電極板を分割すればよい。図１５から、Ａ部の半田塑性歪が解析モデル（１）の約半分の値（０．５）になる電極片の長さを読み取ると約１．３mmである。したがって、例えば図１３に示す解析モデル（５）のように、電極板１５０を構成する個々の電極片１５２の長さを約１．３mmとし、隣接する電極片１５２との間隙を０．３２mmとすればよい。
【００３４】
ここで、図１５に示すように、解析モデル（２）〜（４）のように電極板を等分割する場合にはＡ部の塑性歪よりもＢ部の塑性歪のほうが小さくなることに着目すると、Ｂ部の塑性歪がＡ部と同等以下まで大きくなっても半田層全体での最大塑性歪は実質的に変わらないことになる。例えば、図１４に示す解析モデル（６）のように、電極板１６０を構成する電極片のうち、周縁部（図１４の左右端）にある電極片１６２の長さは解析モデル（５）（図１３参照）の電極片１５２と同等の長さ（１．３mm）のままとし、内方部（図１４の中央部）にある電極片１６４（図１４では３つが示されている）の長さを２．３mmまで長くしても、半田層３０に発生する最大塑性歪の値は解析モデル（５）とほぼ同程度（解析モデル１の半分程度に）に抑えられる（ここでは電極片の間隙を０．３８mmとした）。すなわち、電極板の分割形状を、解析モデル（５）（図１３参照）のように全体を等分割した形状から、解析モデル（６）（図１４参照）のように内方部の分割を粗くした形状に変更することにより、最大塑性歪の顕著な増大を抑えつつ、内方部の電極片を大きくすることができる。
【００３５】
以下、この思想を具現化した半導体装置につき説明する。
＜第一実施例＞
本発明の第一実施例に係る半導体装置の要部を図１および図２に示す。
図１に示すように、パワー素子１０の上面に銅製の電極板１７０が接続されている。電極板１７０は、面方向に互いに分離された複数の電極片（銅板）１７２，１７４から構成されている。電極板１７０は、これらの電極片１７２，１７４に分割されつつ、全体として約１０．１mm×４．９mmの長方形状に面的に拡がっている。電極板１７０の周縁部は、一辺の長さが約１mmの正方形状の電極片１７２に分割されている。また、電極板１７０の内方部は、一辺の長さが約２．３mmの正方形状の電極片１７４に分割されている。このように電極板１７０は、周縁部が内方部よりも細かく（より小さな電極片に）分割されている。各電極片は、それぞれ周囲（隣接する電極片との間）に０．３mmの間隙を開けて配置されている。
【００３６】
これらの電極片１７２，１７４（電極板１７０）は、図２に示すように、面的に設けられた一つの半田層３０によって、パワー素子１０の上面に共通的に接続されている。ここで、パワー素子１０の上面には、図示しない素子側電極が面的に設けられている。このようにして、面的に拡がる素子側電極（図示せず）と、面方向に分割されつつ面的に拡がる電極板１７０とが、面的に拡がる半田層３０によって機械的かつ電気的に接続されている。図９に示す解析モデル（１）と同様に、パワー素子１０の下面は、窒化アルミニウム板４２の両面に二枚のアルミニウム箔４４を積層した基板４０の上面に、半田層３２によって接続されている。基板４０の下面は、半田層３４によって銅−モリブデン合金製の放熱板５０に接続されている。この半導体装置を構成する各部材の厚さは解析モデル（１）と同様である。
【００３７】
かかる構成の半導体装置によると、電極板１７０の周縁部は細かい電極片１７２に分割されているので、半田層３０にかかる塑性歪を効率よく低減する（緩和する）ことができる。これにより素子側電極と電極板１７０との接続耐久性（例えば、いわゆるパワーサイクル試験や冷熱サイクル試験等に対する寿命）を向上させ得る。
【００３８】
一方、電極板１７０の内方部は周縁部よりも粗く分割されているので、この部分は周縁部に比べてワイヤボンディング性が良好である。これにより、比較的太いボンディングワイヤであっても超音波接続することができる。例えば、一般的な超音波溶接法により直径約０．５mmのボンディングワイヤを超音波接続すると、その接続部の大きさは凡そ０．７５mm（幅）×１．５mm（長さ）程度となる。したがって、図８に示すように、電極板２７０の全体を一辺が約１mmの正方形状の電極片２７２に等分割した場合（電極片２７２の間隙；０．３mm）には、この電極板２７０上に直径約０．５mm以上のボンディングワイヤ２０を超音波接続するために適した箇所（単一の電極片２７２上にボンディングワイヤ２０を接続できる箇所）はないことになる。これに対して、図１に示すように、本実施例に係る電極板１７０では、内方部にある電極板１７４には、このように比較的太いボンディングワイヤ２０の接続にも適したスペースが確保されている。
【００３９】
このように、本実施例によると、電極板１７０の周縁部における良好な応力緩和性能（半田塑性歪を低減する効果）と、内方部における良好なワイヤボンディング性とを高度に両立させることができる。また、図８に示すように電極板２７０の全体を等分割した場合と比較して、本実施例に係る電極板１７０（図１参照）では内方部の分割が（塑性歪を顕著には増大させない程度に）省略されている。これにより、図８に示す電極板２７０に比べて、素子側電極とボンディングワイヤとの導通性が良好なものとなり得る。
【００４０】
なお、上記第一実施例では電極板１７０の周縁部および内方部をそれぞれ正方形状に分割したが、電極板１７０の一部を長方形状に分割してもよい。図３は、電極板１７０の内方部を長方形状の電極片１７４に分割した一例である。また、一つの電極板を構成する電極片の形状は二種類に限られるものではなく、一つの電極板が三種類以上の形状の電極片から構成されていてもよい。
【００４１】
＜第二実施例＞
この第二実施例は、第一実施例に係る半導体装置とは電極板の分割形状が異なる例である。電極板以外の部分の形状は第一実施例と同様であるので、図示および説明を省略する。
【００４２】
図４に示すように、本実施例に係る銅製電極板１８０は、全体として約１０．１mm×４．９mmの長方形状であって、複数の板状部１８２，１８４に分割されつつ面的に拡がっている。電極板１８０の周縁部は、一辺の長さが約１mmの正方形状の板状部１８２に分割されている。また、電極板１８０の内方部は、一辺の長さが約２．３mmの正方形状の板状部１８４に分割されている。これらの板状部１８２，１８４は、それぞれ周囲（隣接する板状部との間）に０．３mmの間隙を開けて配置されているとともに、狭隘部１８６によって相互に連結（橋渡し）されている。このことによって、板状部１８２，１８４は全体として一体形状（一繋がり）の電極板１８０を構成している。
かかる構成の電極板１８０を用いることにより、第一実施例と同様に、応力緩和性能とワイヤボンディング性とを高度に両立させることができる。また、板状部１８２，１８４は全体として一体形状となっているので、電極板１８０の成形時や半導体素子への接続時の作業性（取扱性）が良い。
【００４３】
板状部を連結する狭隘部１８６は、図５に示すように、板状部１８２，１８４から上方に湾曲している。かかる形状の狭隘部１８６は柔軟性が高い（狭隘部１８６が撓み変形しやすい）ので、応力緩和性能等の点から好ましい。また、狭隘部１８６が板状部１８２，１８４と同一平面上でこれらを連結する構成としてもよい。このような電極板１８０は、例えば、金属板の打抜加工により容易に製造することができる。
板状部に対する狭隘部の配置位置は特に限定されない。図４に示すように、狭隘部１８６によって各板状部１８２，１８４のそれぞれ二以上の辺が隣接する板状部に連結されている場合には、電極板１８０の全体としての保形性が良好なものとなりやすい。これにより電極板１８０の取扱性が向上するので好ましい。
【００４４】
なお、上記第二実施例では電極板１８０の周縁部および内方部をそれぞれ正方形状に分割したが、電極板１８０の一部を長方形状に分割してもよい。図６および図７は、電極板１８０の内方部を長方形状に分割した場合の、板状部１８２，１８４および狭隘部１８６の配置例である。
【００４５】
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
【図面の簡単な説明】
【図１】 第一実施例に係る半導体装置の要部を示す平面図である。
【図２】 図１のII−II線断面図である。
【図３】 第一実施例の変形例に係る半導体装置の電極板を示す平面図である。
【図４】 第二実施例に係る半導体装置の電極板を示す平面図である。
【図５】 図４のＶ−Ｖ線断面図である。
【図６】 第二実施例の変形例に係る半導体装置の電極板を示す平面図である。
【図７】 第二実施例の他の変形例に係る半導体装置の電極板を示す平面図である
【図８】 全体が等分割された電極板を示す平面図である。
【図９】 実験例で用いた解析モデル１を示す断面図である。
【図１０】 実験例で用いた解析モデル２を示す要部断面図である。
【図１１】 実験例で用いた解析モデル３を示す要部断面図である。
【図１２】 実験例で用いた解析モデル４を示す要部断面図である。
【図１３】 実験例で用いた解析モデル５を示す要部断面図である。
【図１４】 実験例で用いた解析モデル６を示す要部断面図である。
【図１５】 電極片の長さと半田塑性歪との関係を示す特性図である。
【符号の説明】
１０：パワー素子（半導体素子）
２０：ボンディングワイヤ
３０：半田層（導電性接合材層）
４０：基板
１７０：電極板
１７２，１７４：電極片
１８０：電極板
１８２，１８４：板状部
１８６：狭隘部
Claims (3)
- ボンディングワイヤが接続される面に面的に拡がる素子側電極と、面的に拡がる電極板とが、面的に拡がる導電性接合材層によって機械的かつ電気的に接続されており、
その電極板は、間に隙間が設けられることで複数の区画に分割されており、
その複数の区画は、内方部よりも周縁部が細かい区画であり、
前記電極板の内方部にボンディングワイヤが接続されていることを特徴とする半導体装置。 - 各区画は電極片であり、前記電極板は、互いに分離された複数の電極片から構成されている請求項１に記載の半導体装置。
- 前記電極板は、前記複数の区画が狭隘部で連結された一体形状である請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002170074A JP4193423B2 (ja) | 2002-06-11 | 2002-06-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002170074A JP4193423B2 (ja) | 2002-06-11 | 2002-06-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004014994A JP2004014994A (ja) | 2004-01-15 |
| JP4193423B2 true JP4193423B2 (ja) | 2008-12-10 |
Family
ID=30436448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002170074A Expired - Lifetime JP4193423B2 (ja) | 2002-06-11 | 2002-06-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4193423B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07118514B2 (ja) * | 1989-04-24 | 1995-12-18 | 株式会社東芝 | 半田バンプ型半導体装置 |
| JPH08274228A (ja) * | 1995-03-29 | 1996-10-18 | Origin Electric Co Ltd | 半導体搭載基板、電力用半導体装置及び電子回路装置 |
| JP2000183249A (ja) * | 1998-12-11 | 2000-06-30 | Mitsubishi Electric Corp | パワー半導体モジュール |
| JP2002124613A (ja) * | 2001-08-23 | 2002-04-26 | Hitachi Ltd | パワーｍｏｓｆｅｔの製造方法 |
-
2002
- 2002-06-11 JP JP2002170074A patent/JP4193423B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004014994A (ja) | 2004-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8933568B2 (en) | Semiconductor device | |
| KR20100085191A (ko) | 반도체 모듈 | |
| US7304379B2 (en) | Semiconductor device with pipe for passing refrigerant liquid | |
| JP7447979B2 (ja) | 半導体装置 | |
| CN107615464A (zh) | 电力用半导体装置的制造方法以及电力用半导体装置 | |
| CN111052353A (zh) | 半导体装置 | |
| US5532905A (en) | Thermally enhanced leadframe for packages that utilize a large number of leads | |
| JP2005116702A (ja) | パワー半導体モジュール | |
| US6512304B2 (en) | Nickel-iron expansion contact for semiconductor die | |
| JP2013125889A (ja) | 半導体装置 | |
| JP7070661B2 (ja) | 半導体装置 | |
| JP4193423B2 (ja) | 半導体装置 | |
| KR20180103097A (ko) | 회로 캐리어를 제조하는 방법, 회로 캐리어, 반도체 모듈을 제조하는 방법, 및 반도체 모듈 | |
| JPH11214612A (ja) | パワー半導体モジュール | |
| JP3744431B2 (ja) | 半導体装置およびその製造方法 | |
| JP2006004961A (ja) | 半導体モジュール | |
| JP7495225B2 (ja) | 半導体装置 | |
| JP5724415B2 (ja) | 半導体モジュール | |
| JP4573467B2 (ja) | パワー半導体装置 | |
| JPH10290000A (ja) | 圧接型半導体装置 | |
| JPH0677678A (ja) | ヒートシンク構造 | |
| JP7414130B2 (ja) | 半導体素子 | |
| KR20190085587A (ko) | 고열전도성 반도체 패키지 | |
| JP3879647B2 (ja) | 線膨張係数が相違する部材の接合体 | |
| US11749731B2 (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050202 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080730 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080915 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |