JP7414130B2 - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP7414130B2
JP7414130B2 JP2022522415A JP2022522415A JP7414130B2 JP 7414130 B2 JP7414130 B2 JP 7414130B2 JP 2022522415 A JP2022522415 A JP 2022522415A JP 2022522415 A JP2022522415 A JP 2022522415A JP 7414130 B2 JP7414130 B2 JP 7414130B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor substrate
tensile stress
semiconductor element
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022522415A
Other languages
English (en)
Other versions
JPWO2021229728A1 (ja
Inventor
佑貴 秦
毅 大佐賀
保夫 阿多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021229728A1 publication Critical patent/JPWO2021229728A1/ja
Application granted granted Critical
Publication of JP7414130B2 publication Critical patent/JP7414130B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H01L23/4924—Bases or plates or solder therefor characterised by the materials
    • H01L23/4926—Bases or plates or solder therefor characterised by the materials the materials containing semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本開示は半導体素子に関する。
例えば電力用途の半導体素子では高い放熱性が要求されることから、一般的には素子の下面全面を電極として、その電極を放熱部材などに接合することでダイボンドされる。具体的には、コレクタ電極が素子の下面全面に設けられ、そのコレクタ電極が放熱部材に接合される。
他方、半導体素子の上面側には、主に、エミッタ電極とゲート電極が形成される。エミッタ電極とゲート電極が形成される面では、電極領域は必要サイズに絞り、電極以外の部分を表面保護膜で覆う場合がある。
そうすると、半導体素子の上面と下面で電極サイズの違いが生じるため、半導体素子が上に凸に反る。この場合、ダイボンド時に半導体素子の下にボイドをため込みやすくなり、半導体素子の放熱性が不十分になる問題があった。一般的には、半導体素子の反りの低減のために、下面と上面の電極を別々に製膜して厚みを変えたり、電極サイズを上面側と下面側で近似させたりし得るが、そうすると製造プロセスが複雑化したり、製造費用が増えたりしてしまう弊害がある。
特許文献１には、両面電極を無電解めっきで一括形成することによりウエハの反りを抑制できることが記載されている。
日本特開２０１３－１９４２９１号公報
しかしながら、特許文献１に記載の方法では、半導体素子の反りを十分改善できない。無電解めっきによる両面電極の一括形成では上面電極と下面電極の厚みが等しくなるので、上面電極と下面電極のサイズに差がある場合、そのサイズ差に比例して応力差が生じるため、半導体素子が反る。例えば、上面電極と下面電極に、それらと接する材料を収縮させようとする力である引張応力がはたらく場合、上面電極と下面電極のうち面積が大きい方が大きい引張応力を及ぼす。上面電極よりも下面電極の面積が大きければ、半導体素子は上面側に凸形状に反る。
さらに近年、大電流通電を可能とするために素子サイズを１ｃｍ２より大きくしたり、素子厚みを１００μｍ以下としたりするので、半導体素子は反りやすくなっている。
本開示は、上述のような課題を解決するためになされたもので、反り形状を改善した半導体素子を提供することを目的とする。
本開示に係る半導体素子は、半導体基板と、該半導体基板の上面側に形成された上面電極と、該半導体基板の上面側に形成された絶縁膜と、該半導体基板の下面側に形成された、該上面電極よりも面積が大きい下面電極と、を備えた半導体素子であって、該上面電極と該下面電極は、圧縮応力を有する電極であり、Ｐ含有率が９～１４％のＮｉＰであり、前記半導体素子は下に凸に反っていることを特徴とする。
本開示に係る別の半導体素子は、半導体基板と、該半導体基板の上面側に形成された上面導電層と、該上面導電層の上面側に形成された引張応力膜と、該引張応力膜の上面側に形成された上面電極と、該半導体基板の上面側に該上面電極と隣接して形成された絶縁膜と、該半導体基板の下面側に形成された、該上面電極よりも面積が大きい下面電極と、を備え、該引張応力膜は該上面導電層より大きい引張応力を有し、該半導体基板の下面側には形成されていないことを特徴とする。
本開示のその他の特徴は以下に明らかにする。
本開示によれば、半導体基板の上面側の応力を調整することで、半導体素子の反り形状を改善することができる。
実施の形態１に係る半導体素子の終端部の断面図である。 ＮｉＰ合金めっきのリン含有率と内部応力の関係を示す図である。 半導体素子の平面図、右側面図、正面図である。 実施の形態２に係る半導体素子の終端部の断面図である。 実施の形態３に係る半導体素子の終端部の断面図である。
実施の形態に係る半導体素子について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体素子１０の終端部の断面図である。この半導体素子１０は半導体基板１１を備えている。一例によれば半導体基板１１はＳｉ又はＳｉＣである。半導体基板１１の上面側には上面導電層１２が設けられている。半導体基板１１の下面側には下面導電層１８が設けられている。上面導電層１２と下面導電層１８の材料は、例えばＡｌＳｉ、Ａｌ又はＡｌ合金である。
半導体基板１１の上面側には、上面電極１４と絶縁膜１６が形成されている。上面電極１４はＰ含有率が９～１４％のＮｉＰである。絶縁膜１６は表面保護膜として機能する。この例では、上面電極１４と絶縁膜１６は上面導電層１２の上面に接している。
半導体基板１１の下面側には下面電極２０が形成されている。下面電極２０はＰ含有率が９～１４％のＮｉＰである。一例によれば、この下面電極２０と上面電極１４を無電解ＮｉＰめっきにより一括形成することができる。この場合、下面電極２０と上面電極１４の厚みは等しくなる。この例では、下面電極２０は下面導電層１８の下面に接している。
下面電極２０は上面電極１４よりも面積が大きい。一例によれば、半導体基板１１の上側の一部に上面電極１４があり、半導体基板１１の下側全体に下面電極２０がある。上面電極１４を複数設け、そのうちの1つの電極をエミッタ電極とし、そのうちの別の１つの電極をゲート電極とすることができる。半導体素子１０の上面側には、上面電極１４があり、上面電極１４がない部分には絶縁膜１６が形成されている。
下面電極２０は、半導体基板１１の下面側の全体に設けられたコレクタ電極とすることができる。コレクタ電極を素子の下面全面に形成することは半導体素子１０の放熱性を高めることに貢献する。
一例によれば、上面電極１４の上面から下面電極２０の下面までの長さは１００μｍ以下である。したがって、この半導体素子１０は比較的薄い。別の例によれば別の長さを採用することができる。
図２は、無電解ニッケル－リン合金めっきのリン含有率と内部応力の関係を示す図である。この図は、J.J.Grundwaid, H.Rhodenizer, L.Slominski, Plating 58, 1004(1971)から引用した。この図２によれば、ＮｉＰにおいてＰ含有率が９～１４％の場合、ＮｉＰ合金には圧縮応力が生じる。上述のとおり、上面電極１４と下面電極２０は、Ｐ含有率が９～１４％のＮｉＰである。そのため、上面電極１４と下面電極２０には、これらに接する材料を伸ばそうとする圧縮応力が生じる。そして、上面電極１４より下面電極２０の方が面積が大きいので、上面電極１４には相対的に小さな圧縮応力が生じ、下面電極２０には相対的に大きな圧縮応力が生じる。その結果、半導体素子１０は下に凸に反る。言いかえると、半導体基板１１は下面電極２０側に凸となる。下に凸に反った半導体素子１０の下面電極２０をダイボンドすることで、上に凸に沿った半導体素子よりもボイドを生じにくくできる。なお、上面電極１４と下面電極２０に「Ｐ含有率が９～１４％のＮｉＰ」以外の材料を用いて、これらの電極に圧縮応力を生じさせてもよい。
図３は、半導体素子１０の平面図、右側面図、正面図である。図３の中央に平面図があり、右側に右側面図があり、下方に正面図がある。右側面図と正面図における実線は、半導体素子１０の形状を示す。半導体素子１０は下に凸に反っているため、半導体素子１０の下面をダイボンドするときに接合材にボイドが生じにくい。
図３の右側面図と正面図における破線は、上に凸に沿った半導体素子の形状を示す。例えば１００μｍ以下の薄い半導体素子の場合、半導体素子が反りやすいので、上に凸に反る場合の反り量が大きくなってしまう。破線で示される半導体素子は上に凸に反っているため、半導体素子の下面をダイボンドするときに接合材にボイドが生じやすい。
実施の形態１に係る半導体素子１０は、例えばＩＧＢＴ、ＭＯＳＦＥＴ又はダイオードなどの電力用半導体素子として提供され得る。上述した特徴を失わない範囲で、図１の断面構造とは別の構造を採用することもできる。以下の実施の形態に係る半導体素子については、主として実施の形態１との相違点を説明する。実施の形態１に記載した変形例、修正例又は代案については、以下の実施の形態に係る半導体素子に応用し得る。
実施の形態２．
図４は、実施の形態２に係る半導体素子３０の終端部の断面図である。上面導電層１２の上面側に引張応力膜３２が形成されている。引張応力膜３２は上面導電層１２より大きい引張応力を有する。例えば、上面導電層１２はＡｌＳｉであり、引張応力膜３２はＴｉである。実施の形態１と同様、半導体基板１１の下面側には上面電極１４よりも面積が大きい下面電極２０が設けられている。
引張応力膜３２の上面側には上面電極１４と絶縁膜１６が形成されている。この例では、引張応力膜３２は、上面電極１４の下面と絶縁膜１６の下面とに接する。絶縁膜１６は、半導体基板１１の上面側に上面電極１４と隣接して形成され得る。
上述のとおり、引張応力膜３２の引張応力は上面導電層１２の引張応力より大きいので、上面導電層１２が上面電極１４に接する場合と比べて上面電極１４に及ぼされる引張応力を大きくすることができる。このように、引張応力膜３２の提供によって半導体素子３０の上面側の引張応力を強化する。そうすると、上に凸に反った半導体素子の反り量を低減させたり、反りをなくしたり、下に凸に反らせたりすることができる。
引張応力膜３２としてＴｉを採用し、上面導電層１２としてＡｌＳｉを採用した場合、ＴｉはＡｌＳｉより仕事関数が小さいため、接触抵抗を抑制し通電能力を低下させずに、半導体素子が上面側に凸に反ることを抑制できる。別の材料を採用してこの効果を得ることもできる。
実施の形態３．
図５は、実施の形態３に係る半導体素子４０の終端部の断面図である。実施の形態３の半導体素子４０は、引張応力膜４２の配置位置において実施の形態２の半導体素子３０と相違する。引張応力膜４２は、上面電極１４の下面と絶縁膜１６の側面とに接する。別の例によれば、引張応力膜４２は、上面電極１４の下面に接し絶縁膜１６の下面に接しない。
実施の形態３に係る引張応力膜４２は、上面導電層１２の上面の全面に設けるのではなく、主として上面電極１４の下部にのみ形成する。こうすることで、引張応力膜４２によって半導体素子４０の上面側の引張応力を強化しつつ、引張応力膜４２を追加することによるコストの低減を図ることができる。
１１ 半導体基板、 １２ 上面導電層、 １４ 上面電極、 １６ 絶縁膜、 １８ 下面導電層、 ２０ 下面電極、 ３２，４２ 引張応力膜

Claims (9)

  1. 半導体基板と、
    前記半導体基板の上面側に形成された上面電極と、
    前記半導体基板の上面側に形成された絶縁膜と、
    前記半導体基板の下面側に形成された、前記上面電極よりも面積が大きい下面電極と、を備えた半導体素子であって、
    前記上面電極と前記下面電極は、圧縮応力を有する電極であり、Ｐ含有率が９～１４％のＮｉＰであり、
    前記半導体素子は下に凸に反っていることを特徴とする半導体素子。
  2. 半導体基板と、
    前記半導体基板の上面側に形成された上面導電層と、
    前記上面導電層の上面側に形成された引張応力膜と、
    前記引張応力膜の上面側に形成された上面電極と、
    前記半導体基板の上面側に前記上面電極と隣接して形成された絶縁膜と、
    前記半導体基板の下面側に形成された、前記上面電極よりも面積が大きい下面電極と、を備え、
    前記引張応力膜は前記上面導電層より大きい引張応力を有し、前記半導体基板の下面側には形成されていないことを特徴とする半導体素子。
  3. 前記引張応力膜は、前記上面電極の下面と前記絶縁膜の下面とに接することを特徴とする請求項２に記載の半導体素子。
  4. 前記引張応力膜は、前記上面電極の下面と前記絶縁膜の側面とに接することを特徴とする請求項２に記載の半導体素子。
  5. 前記引張応力膜は、前記上面電極の下面に接し前記絶縁膜の下面に接しないことを特徴とする請求項２に記載の半導体素子。
  6. 前記上面電極と前記下面電極はＮｉＰであり、前記引張応力膜はＴｉであり、前記上面導電層はＡｌＳｉであることを特徴とする請求項２から５のいずれか１項に記載の半導体素子。
  7. 前記半導体基板はＳｉであることを特徴とする請求項１から６のいずれか１項に記載の半導体素子。
  8. 前記上面電極の上面から前記下面電極の下面までの長さが１００μｍ以下であることを特徴とする請求項１から７のいずれか１項に記載の半導体素子。
  9. 前記半導体基板は前記下面電極側に凸となる請求項１から８のいずれか１項に記載の半導体素子。
JP2022522415A 2020-05-13 2020-05-13 半導体素子 Active JP7414130B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/019138 WO2021229728A1 (ja) 2020-05-13 2020-05-13 半導体素子

Publications (2)

Publication Number Publication Date
JPWO2021229728A1 JPWO2021229728A1 (ja) 2021-11-18
JP7414130B2 true JP7414130B2 (ja) 2024-01-16

Family

ID=78525508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022522415A Active JP7414130B2 (ja) 2020-05-13 2020-05-13 半導体素子

Country Status (5)

Country Link
US (1) US20230040727A1 (ja)
JP (1) JP7414130B2 (ja)
CN (1) CN115552632A (ja)
DE (1) DE112020007180T5 (ja)
WO (1) WO2021229728A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205991A (ja) 2009-03-04 2010-09-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2011222898A (ja) 2010-04-14 2011-11-04 Fuji Electric Co Ltd 半導体装置の製造方法
WO2014037996A1 (ja) 2012-09-04 2014-03-13 三菱電機株式会社 半導体装置、半導体装置の製造方法
US20160126197A1 (en) 2014-11-04 2016-05-05 Infineon Technologies Ag Semiconductor device having a stress-compensated chip electrode
WO2017126344A1 (ja) 2016-01-19 2017-07-27 三菱電機株式会社 電力用半導体装置および電力用半導体装置を製造する方法
JP2019125758A (ja) 2018-01-19 2019-07-25 三菱電機株式会社 半導体装置の製造方法
JP2020035812A (ja) 2018-08-28 2020-03-05 株式会社 日立パワーデバイス 半導体装置および電力変換装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5669780B2 (ja) 2012-03-21 2015-02-18 三菱電機株式会社 半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010205991A (ja) 2009-03-04 2010-09-16 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2011222898A (ja) 2010-04-14 2011-11-04 Fuji Electric Co Ltd 半導体装置の製造方法
WO2014037996A1 (ja) 2012-09-04 2014-03-13 三菱電機株式会社 半導体装置、半導体装置の製造方法
US20160126197A1 (en) 2014-11-04 2016-05-05 Infineon Technologies Ag Semiconductor device having a stress-compensated chip electrode
WO2017126344A1 (ja) 2016-01-19 2017-07-27 三菱電機株式会社 電力用半導体装置および電力用半導体装置を製造する方法
JP2019125758A (ja) 2018-01-19 2019-07-25 三菱電機株式会社 半導体装置の製造方法
JP2020035812A (ja) 2018-08-28 2020-03-05 株式会社 日立パワーデバイス 半導体装置および電力変換装置

Also Published As

Publication number Publication date
US20230040727A1 (en) 2023-02-09
CN115552632A (zh) 2022-12-30
DE112020007180T5 (de) 2023-04-20
JPWO2021229728A1 (ja) 2021-11-18
WO2021229728A1 (ja) 2021-11-18

Similar Documents

Publication Publication Date Title
CN107210241B (zh) 功率半导体装置
WO2013118478A1 (ja) 半導体装置
JP6264230B2 (ja) 半導体装置
US11232991B2 (en) Semiconductor apparatus
JP2019186326A (ja) 半導体装置およびその製造方法
US9443784B2 (en) Semiconductor module including plate-shaped insulating members having different thickness
US9859195B1 (en) Semiconductor device
JP2015090965A (ja) 半導体装置
JP6406996B2 (ja) 半導体装置
JP6129090B2 (ja) パワーモジュール及びパワーモジュールの製造方法
US20190013261A1 (en) Semiconductor module
US9633918B2 (en) Semiconductor device
JP7414130B2 (ja) 半導体素子
US11538734B2 (en) Power semiconductor package with highly reliable chip topside
JP2015122453A (ja) パワーモジュール
JP2007227762A (ja) 半導体装置及びこれを備えた半導体モジュール
JP4498966B2 (ja) 金属−セラミックス接合基板
JP5653228B2 (ja) 半導体装置
JP7495225B2 (ja) 半導体装置
WO2020095614A1 (ja) リードフレーム配線構造及び半導体モジュール
JP2019009280A (ja) 半導体装置
WO2020184304A1 (ja) 炭化珪素半導体装置
WO2024157764A1 (ja) 半導体装置
JP7136367B2 (ja) 半導体パッケージ
JP7419020B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231211

R150 Certificate of patent or registration of utility model

Ref document number: 7414130

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150