JP4187962B2 - マトリクス表示装置 - Google Patents
マトリクス表示装置 Download PDFInfo
- Publication number
- JP4187962B2 JP4187962B2 JP2001358351A JP2001358351A JP4187962B2 JP 4187962 B2 JP4187962 B2 JP 4187962B2 JP 2001358351 A JP2001358351 A JP 2001358351A JP 2001358351 A JP2001358351 A JP 2001358351A JP 4187962 B2 JP4187962 B2 JP 4187962B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- display image
- preliminary
- display
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000011159 matrix material Substances 0.000 title claims description 45
- 230000007423 decrease Effects 0.000 claims description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 63
- 230000004044 response Effects 0.000 description 42
- 238000010586 diagram Methods 0.000 description 15
- 230000008859 change Effects 0.000 description 10
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 102100035954 Choline transporter-like protein 2 Human genes 0.000 description 5
- 101000948115 Homo sapiens Choline transporter-like protein 2 Proteins 0.000 description 5
- 206010047571 Visual impairment Diseases 0.000 description 5
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 4
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 4
- 102100031699 Choline transporter-like protein 1 Human genes 0.000 description 3
- 101000940912 Homo sapiens Choline transporter-like protein 1 Proteins 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000005401 electroluminescence Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 2
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 2
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229920001155 polypropylene Polymers 0.000 description 2
- 101100494773 Caenorhabditis elegans ctl-2 gene Proteins 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0257—Reduction of after-image effects
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マトリクス表示装置に関し、特に、表示画素がマトリクス状に配設された液晶表示装置に用いて好適なものである。
【０００２】
【従来の技術】
近年、表示装置の省エネルギー（低消費電力化）および省スペース（小型化）の要求により、従来のＣＲＴに代わり、表示画素がマトリクス状に配置された液晶表示装置等のマトリクス表示装置が普及してきた。上記液晶表示装置をモニタとして用いたデスクトップ型のパーソナル・コンピュータや液晶テレビ等が普及してきた。
【０００３】
例えば、マトリクス表示装置の１つである液晶表示装置は、複数のスキャンラインと複数のデータラインとがマトリクス状に配列され、上記スキャンラインとデータラインとの交差部に画像を表示するための表示画素が配設されていた。上記液晶表示装置では、上記スキャンラインおよびデータラインを駆動し、上記スキャンラインにより１表示ライン毎に順次走査して、表示する画像の階調に応じた表示データ電圧を上記データラインを介して各表示画素に印加していた。このようにして、液晶表示装置は、各表示画素に対応する液晶に上記表示データ電圧を印加して上記液晶を配向させ、バックライトの光の透過を制御することで所望の画像を表示していた。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述したような従来の液晶表示装置においては、液晶が表示データ電圧を印加されてから、それに応じた配向を実際に示す（応答する）までの液晶の応答速度は、図１０に示すように応答前後の表示画像の階調、すなわち応答前後に液晶に印加する表示データ電圧に応じてばらつきがあるという問題があった。
【０００５】
図１０は、表示画像の階調変化に対する液晶の応答速度の一例を示す図である。
図１０において、応答前の表示画像の階調値を縦方向に示し、応答後、すなわち表示すべき表示画像の階調値を横方向に示している。表示画像の階調値は、“１”が黒を表示し、“６４”が白を表示するものとする。表示画像の階調値“１６”、“３２”および“４８”は、黒と白との中間の階調であり、階調値が大きくなるに従い、表示画像は明るくなる（白に近づく）。
【０００６】
また、応答前および応答後の表示画像の階調値が交差するそれぞれの欄に、階調変化に対する液晶の応答速度を記号Ａ〜Ｅにて示している。記号Ａ〜Ｅは、記号Ａ→Ｂ→Ｃ→Ｄ→Ｅの順に応答速度が遅くなることを示しており、記号Ａが最も応答速度が速く、記号Ｅが最も応答速度が遅い。
【０００７】
図１０において、例えば、応答前の表示画像の階調値が“１”、応答後の表示画像の階調値が“３２”の場合には、液晶の応答速度は最も遅い（記号Ｅ）。また、例えば、応答後の表示画像の階調値が“６４”の場合には、応答前の表示画像の階調値にかかわらず、液晶の応答速度は最も速い（記号Ａ）。
【０００８】
このように、液晶の応答速度は、応答前後の表示画像の階調に応じてばらつきがあるため、従来の液晶表示装置において動画像を表示する場合には、液晶の応答速度のばらつきによって残像が発生し、表示画像が明瞭に見えないという問題があった。
【０００９】
この液晶の応答速度のばらつきによって発生する残像を抑制する１つの方法として、液晶表示装置のバックライトを表示中にＯＮ−ＯＦＦ制御し、バックライトをＣＲＴのように駆動してパルス状に点灯させることにより、観察者の目に見える残像を抑制する方法があった。しかしながら、上記方法は、液晶表示装置の液晶自体の応答速度がある階調変化に対しては非常に遅いため、観察者の目に見える残像の抑制に高い効果は得られなかった。
【００１０】
本発明は、このような問題を解決するためになされたものであり、応答前後の表示画像の階調にかかわらず表示装置における応答速度を速くし、表示画像を速やかに表示することができるようにすることを目的とする。
【００１１】
【課題を解決するための手段】
本発明のマトリクス表示装置は、マトリクス状に配設された複数の画素に表示画像に応じた表示画像電圧をそれぞれ供給する複数のデータ信号線と、上記表示画像電圧を上記複数の画素に供給するために上記複数の画素を走査する複数の走査信号線とを備え、上記画素に表示画像電圧を供給する所定時間前に当該画素に表示画像電圧とは異なる予備書込み電圧を供給するようにし、かつ上記画素に供給される表示画像電圧に係る表示画像にてコントラストの低下が発生する場合には当該画素に対する上記予備書込み電圧の供給を停止し、上記予備書込み電圧を、上記データ信号線を介して上記画素に供給し、上記表示画像電圧を上記画素に供給するための表示画像書込み信号と、上記表示画像書込み信号とは信号幅が異なり、上記予備書込み電圧を上記画素に供給するための予備書込み信号とを、上記走査信号線により上記画素に供給し、上記表示画像電圧と上記予備書込み電圧との何れか一方を選択し、選択した電圧を上記データ信号線を介して上記画素に供給するためのスイッチング回路と、上記表示画像書込み信号を生成するパルス生成回路と、上記パルス生成回路により生成された上記表示画像書込み信号を所定の信号でマスクして上記予備書込み信号を生成するパルスマスク回路とをさらに備えたことを特徴としている。
上記のように構成した本発明によれば、表示画像の階調変化に対して速やかに応答可能な電圧を予備書込み電圧として上記画素に供給することで、応答後の表示画像の階調にかかわらず応答速度を速くすることができるようになる。また、画素に供給される表示画像電圧に係る表示画像にてコントラストが低下してしまう場合には当該画素に対する予備書込み電圧の供給を停止することで、表示画像のコントラストの低下を抑止することができるようになる。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態によるマトリクス表示装置を適用した液晶表示装置の一構成例を示すブロック図である。
図１において、１は信号源であり、表示部（液晶パネル）１３に画像を表示させるためのクロック信号および表示信号等を制御回路２に供給する。
【００１３】
制御回路２は、ゲート駆動回路８、データ駆動回路９等を制御するためのものであり、タイミングコントローラ３およびゲート制御信号生成回路４を備えている。タイミングコントローラ３は、上記信号源１から供給されるクロック信号および表示信号等に基づいて、スイッチング用パルスＳＰを生成し基準電圧作成回路６に出力する。また、タイミングコントローラ３は、上記信号源１から供給されるクロック信号および表示信号等に基づいて、ゲート制御信号を生成するための信号をゲート制御信号生成回路４に出力する。
【００１４】
さらに、タイミングコントローラ３は、上記信号源１から供給されるクロック信号および表示信号等に基づいて、データ駆動回路９を制御する制御信号ＣＴＬ１、ゲート駆動回路８およびデータ駆動回路９をそれぞれ動作させるためのクロック信号ＣＬＫ２、ＣＬＫ１を生成し出力する。
【００１５】
ゲート制御信号生成回路４は、タイミングコントローラ３から供給される信号に基づいて、ゲート駆動回路８を制御する制御信号ＣＴＬ２を生成し出力する。基準電圧作成回路６は、電源回路７から供給される電圧を抵抗等を用いて分圧し、分圧により得られた数種の基準電圧および電源回路７から供給される予備書込み電圧をデータ駆動回路９に供給する。
【００１６】
ゲート駆動回路８は、画素にデータ（電圧）を取り込むタイミングを形成する複数のゲートドライバ１０−１〜１０−ｎ（ｎは自然数）により構成される。ゲートドライバ１０−１〜１０−ｎは、タイミングコントローラ３から供給されるクロック信号ＣＬＫ２およびゲート信号生成回路４から供給される制御信号ＣＴＬ２に基づいて、表示部１３の各スキャンラインをそれぞれ駆動することにより、表示部１３が有する複数のスキャンラインを順次駆動する。
【００１７】
データ駆動回路９は、画素にデータ（電圧）を印加する複数のデータドライバ１１−１〜１１−ｍ（ｍは自然数）により構成される。データドライバ１１−１〜１１−ｍは、タイミングコントローラ３から供給されるクロック信号ＣＬＫ１および制御信号ＣＴＬ１に基づいて、表示部１３の各データラインに表示データ等に応じた電圧を印加する。
【００１８】
表示部１３は、複数のスキャンラインと複数のデータラインとがマトリクス状に配列され、上記スキャンラインとデータラインとの交差部に画像を表示するための画素が配設されている。上記スキャンラインおよびデータラインが、上述した複数のゲートドライバ１０−１〜１０−ｎおよび複数のデータドライバ１１−１〜１１−ｍによりそれぞれ駆動制御され、信号源１から供給された表示信号に係る画像が表示部１３に表示される。
【００１９】
なお、図１においては、説明の便宜上、スキャンラインＧ１〜Ｇｎ、データラインＤＬ、およびスキャンラインＧ１〜ＧｎとデータラインＤＬとの交差部に配設される画素１２−１〜１２−ｎのみ示している。
【００２０】
画素１２−１〜１２−ｎは、ＭＯＳトランジスタとコンデンサとによりそれぞれ構成される。ＭＯＳトランジスタのゲートはスキャンラインに接続され、ドレイン（ソース）はデータラインに接続され、ソース（ドレイン）はコンデンサの一方の電極に接続される。また、コンデンサの他方の電極は、コモン電圧ＶＣを供給するコモン電極に接続される。
【００２１】
図２は、図１に示した液晶表示装置にて、複数のゲートドライバ１０−１〜１０−ｎおよび複数のデータドライバ１１−１〜１１−ｍによりスキャンラインおよびデータラインをそれぞれ駆動する際の駆動波形の一例を示す図である。図２（Ａ）は、表示データ書込み時の駆動波形であり、図２（Ｂ）は、予備書込み時の駆動波形である。
【００２２】
図２（Ａ）において、ＳＬＷ１はスキャンラインの駆動波形であり、ＤＰは表示データ書込みパルスである。また、ＤＬＷはデータラインの駆動波形であり、ＲＶは予備書込み電圧、ＤＶは表示データ電圧である。このように本実施形態では、データラインに印加するデータ波形は、従来、表示データ電圧ＤＶのみであったものを、データ波形の一部を所定の時間だけ予備書込み電圧ＲＶにし、その後表示データ電圧ＤＶにする。なお、予備書込み電圧ＲＶは、図９に示すように、応答後の表示画像の階調値にかかわらず、階調変化に対する応答速度が常に最も速い階調値“６４”、すなわち白データに相当する電圧であることが望ましい。
【００２３】
図２（Ａ）に示すように、表示データ書込み時にスキャンラインに供給される表示データ書込みパルスＤＰは、データラインに表示データ電圧ＤＶが印加されている時刻ＬＤにて立下ることで、画素に対して表示データ電圧ＤＶを供給する（書き込む）。
【００２４】
図２（Ｂ）において、図２（Ａ）と同様にＳＬＷ２はスキャンラインの駆動波形であり、ＤＬＷはデータラインの駆動波形である。また、ＰＰは予備書込みパルスである。予備書込み時には、スキャンラインに供給される予備書込みパルスＰＰは、データラインに予備書込み電圧ＲＶが印加されている時刻ＬＲにて立下ることで、画素に対して予備書込み電圧ＲＶを供給する（書き込む）。
【００２５】
ここで、表示データ電圧ＤＶおよび予備書込み電圧ＲＶは、図３に示すようにして生成される。
図３は、データラインの駆動動作において、表示データ電圧ＤＶおよび予備書込み電圧ＲＶを生成する動作を説明するための図である。なお、この図３において、上記図１に示したブロック等と同一の機能を有するブロック等には同一の符号を付している。
【００２６】
図３において、基準電圧作成回路６は、分圧回路３１およびスイッチング回路３２により構成される。分圧回路３１は、電源回路７から供給される電圧を抵抗等を用いて分圧し、スイッチング回路３２に供給する。スイッチング回路３２は、２つの入力端子と１つの出力端子をそれぞれ備える複数の３端子スイッチＳＷ１〜ＳＷ５により構成される。
【００２７】
３端子スイッチＳＷ１〜ＳＷ５の１つの入力端子には、分圧回路３１から供給される分圧により得られた互いに異なる基準電圧がそれぞれ供給され、他の入力端子には、電源回路７から供給される予備書込み電圧ＲＶが供給される。また、３端子スイッチＳＷ１〜ＳＷ５は、制御回路２から供給されるスイッチング用パルスＳＰにより同期して制御される。したがって、分圧により得られた互いに異なる基準電圧、または予備書込み電圧ＲＶの何れか一方が電圧ＶＢ１〜ＶＢ５として３端子スイッチＳＷ１〜ＳＷ５からデータ駆動回路９内のデータドライバ１１−３に供給される。
【００２８】
データドライバ１１−３は、抵抗分圧回路３３および駆動回路３４により構成される。抵抗分圧回路３３は、基準電圧作成回路６から供給される電圧ＶＢ１〜ＶＢ５を抵抗分圧し、６４階調の電圧を生成し駆動回路３４に供給する。駆動回路３４は、制御回路２から供給される制御信号ＣＴＬ１に含まれるデータ制御信号ＤＣＴＬに応じて、抵抗分圧回路３３から供給される電圧の何れか１つの電圧をデータラインＤＬに出力する。
【００２９】
したがって、データドライバ１１−３は、基準電圧作成回路６から供給された電圧ＶＢ１〜ＶＢ５が分圧により得られた互いに異なる基準電圧の場合には、６４階調の電圧の何れか１つの電圧をデータラインＤＬに出力する。一方、データドライバ１１−３は、供給された電圧ＶＢ１〜ＶＢ５が予備書込み電圧ＲＶの場合には、予備書込み電圧をデータラインＤＬに出力する。
【００３０】
なお、図３においては、電源回路７から基準電圧作成回路６内のスイッチング回路３２に通常の電圧と区別して、予備書込み電圧ＲＶを供給するようにしているが、分圧回路３１により得られた基準電圧の何れか（例えば、最も高い電圧値を示す電圧）を予備書込み電圧ＲＶとしてスイッチング回路３２に供給するようにしても良い。また、本実施形態では、表示部１３にて表示可能な階調が６４階調である場合を示しているが、表示部１３にて表示可能な階調が２５６階調の場合には、抵抗分圧回路３３にて、電圧ＶＢ１〜ＶＢ５を２５６階調に抵抗分圧すれば良い。
【００３１】
また、図２（Ａ）および（Ｂ）に示す表示データ書込みパルスＤＰおよび予備書込みパルスＰＰは、図４（Ａ）および（Ｂ）に示すようにして生成される。
【００３２】
図４（Ａ）は、スキャンラインの駆動動作において、表示データ書込みパルスＤＰおよび予備書込みパルスＰＰを生成する動作を説明するための図である。
図４（Ａ）において、１０はゲートドライバであり、ゲートパルス生成回路４１およびゲートパルスマスク回路４２を備えている。ゲートパルス生成回路４１は、制御回路２から供給されるクロック信号ＣＬＫ２および制御信号ＣＴＬ２に基づいて、表示データ書込みパルスＤＰに相当するゲートパルスＧＰを生成しゲートパルスマスク回路４２に供給する。
【００３３】
ゲートパルスマスク回路４２は、制御回路２から供給されるクロック信号ＣＬＫ２および制御信号ＣＴＬ２に基づいて、ゲートパルス生成回路４１から供給されたゲートパルスＧＰに対してマスク処理を行うか否か判断する。さらに、ゲートパルスマスク回路４２は、判断結果に応じてゲートパルスＧＰにマスク処理を行い、スキャンラインに出力する。
【００３４】
具体的には、ゲートパルスマスク回路４２は、制御回路２から供給される制御信号ＣＴＬ２等に基づいて、表示データ書込みを行うためにスキャンラインを走査するか、予備書込みを行うためにスキャンラインを走査するかを判断する。上記判断の結果、ゲートパルスマスク回路４２は、表示データ書込みを行うと判断した場合には、ゲートパルスＧＰにマスク処理を施さず、表示データ書込みパルスＤＰとして出力する。一方、ゲートパルスマスク回路４２は、予備書込みを行うと判断した場合には、ゲートパルスＧＰにマスク処理を施し、予備書込みパルスＰＰとして出力する。
【００３５】
図４（Ｂ）は、表示データ書込みパルスＤＰおよび予備書込みパルスＰＰの生成原理を説明するための図である。
図４（Ｂ）において、ＰＣＴＬ１〜３は、制御信号ＣＴＬ２に含まれるパルス制御信号であり、例えば、図４（Ｂ）に示すようにパルス制御信号ＰＣＴＬ１の１クロック後（時刻Ｔ２）にパルス制御信号ＰＣＴＬ２が出力され、パルス制御信号ＰＣＴＬ２の１クロック後（時刻Ｔ３）にパルス制御信号ＰＣＴＬ３が出力される。
【００３６】
時刻Ｔ１にて、パルス制御信号ＰＣＴＬ１の立ち上がりとともに、ゲートパルス生成回路４１にて２クロック幅のゲートパルスＧＰが生成される。表示データ書込みを行う場合には、生成されたゲートパルスＧＰは、ゲートパルスマスク回路４２にて何ら処理が施されずに、表示データ書込みパルスＤＰとして出力される。一方、予備書込みを行う場合には、生成されたゲートパルスＧＰは、ゲートパルスマスク回路４２にてパルス制御信号ＰＣＴＬ２を用いてゲートパルスＧＰの斜線部ＭＰに対してマスク処理が施され、表示データ書込みパルスＤＰよりもパルス幅の短い予備書込みパルスＰＰとして出力される。
【００３７】
次に、図１に示した液晶表示装置の動作について説明する。
なお、以下の説明では、表示部１３におけるスキャンラインおよびデータラインの駆動動作のみについて説明する。
図５は、図１に示した液晶表示装置の動作を示すタイミングチャートである。通常、液晶表示装置では、コモン電圧ＶＣに対して正電圧で駆動する正フィールドと負電圧で駆動する負フィールドが存在するが、図５においては説明の便宜上、正フィールドにおける３つのスキャンラインと１つのデータラインの駆動波形のみを示している。なお、負フィールドにおいては、コモン電圧に対する電圧極性が逆となるだけで、図５に示す駆動波形と同様である。
【００３８】
図５に示すように、データラインＤＬは、一定の電圧値である予備書込み電圧ＲＶの印加後に、表示データに応じた電圧値である表示データ電圧ＤＶを印加するように駆動される。また、１組の予備書込み電圧ＲＶと表示データ電圧ＤＶとが、コモン電圧ＶＣに対して交互（正電圧→負電圧→正電圧→…）になるように駆動される。
【００３９】
図５において、まずスキャンラインＧ１に予備書込みパルスＰＰ１が供給されると、時刻ＬＲ１にて予備書込みパルスＰＰ１が立ち下がることによりスキャンラインＧ１とデータラインＤＬとの交差部に配設された画素に予備書込み電圧ＲＶが供給される。これにより、スキャンラインＧ１とデータラインＤＬとの交差部に配設された画素に対応する液晶には、予備書込み電圧ＲＶが印加される。
【００４０】
次に、同様に、スキャンラインＧ２に予備書込みパルスＰＰ３が供給されると、時刻ＬＲ２にて予備書込みパルスＰＰ３が立ち下がることにより、スキャンラインＧ２とデータラインＤＬとの交差部に配設された画素に対応する液晶に、予備書込み電圧ＲＶが印加される。
【００４１】
さらに、スキャンラインＧ１に表示データ書込みパルスＤＰ１が供給されるとともに、スキャンラインＧ３に予備書込みパルスＰＰ５が供給される。このとき、まず、時刻ＬＲ３にてスキャンラインＧ３に供給された予備書込みパルスＰＰ５が立ち下がることにより、スキャンラインＧ３とデータラインＤＬとの交差部に配設された画素に対応する液晶に、予備書込み電圧ＲＶが印加される。その後、時刻ＬＤ１にてスキャンラインＧ１に供給された表示データ書込みパルスＤＰ１が立ち下がることにより、スキャンラインＧ１とデータラインＤＬとの交差部に配設された画素に表示データ電圧ＤＶが供給される。これにより、スキャンラインＧ１とデータラインＤＬとの交差部に配設された画素に対応する液晶には、表示データ電圧ＤＶが印加され、表示データ電圧ＤＶに応じた階調の画像が表示される。
【００４２】
さらに、スキャンラインＧ１に予備書込みパルスＰＰ１が供給された後、１フレーム期間ＦＴが経過すると再び、スキャンラインＧ１に予備書込みパルスＰＰ２が供給され、時刻ＬＲ４にて予備書込みパルスＰＰ２が立ち下がることにより、スキャンラインＧ１とデータラインＤＬとの交差部に配設された画素に対応する液晶に、再び予備書込み電圧ＲＶが印加される。
その後、同様に、スキャンラインＧ２に予備書込みパルスＰＰ４が供給されることにより、時刻ＬＲ５にてスキャンラインＧ２とデータラインＤＬとの交差部に配設された画素に対応する液晶に、予備書込み電圧ＲＶが再び印加される。
【００４３】
続いて、スキャンラインＧ１に表示データ書込みパルスＤＰ２が供給されるとともに、スキャンラインＧ３に予備書込みパルスＰＰ６が供給されることで、まず、時刻ＬＲ６にてスキャンラインＧ３とデータラインＤＬとの交差部に配設された画素に対応する液晶に、予備書込み電圧ＲＶが印加された後、時刻ＬＤ３にてスキャンラインＧ１とデータラインＤＬとの交差部に配設された画素に表示データ電圧ＤＶが供給される。
上述した動作を繰り返すことにより、表示部１３に所望の表示画像を表示する。
【００４４】
ここで、図５において、ＰＣ１、ＰＣ２は予備書込み期間である。予備書込み期間ＰＣ１、ＰＣ２は、画素に予備書込み電圧ＲＶを印加した（画素が予備書込み電圧ＲＶを取り込んだ）後に、画素に表示データ電圧ＤＶを印加する（画素が表示データ電圧ＤＶを取り込む）までの時間である。上記予備書込み期間ＰＣ１、ＰＣ２は、印加した予備書込み電圧ＲＶに応じて表示される画像を、観察者が認識できないように１〜３ｍｓ程度が望ましい。
【００４５】
以上、詳しく説明したように本実施形態によれば、複数のデータラインと複数のスキャンラインとがマトリクス状に配置され、上記データラインと上記スキャンラインとの交差部に画素が配設され液晶表示装置にて、データラインおよびスキャンラインにより表示データ電圧ＤＶを画素に供給するよりも、予備書込み期間だけ前に、応答後の表示画像の階調値にかかわらず階調変化に対する応答速度が速い階調値の予備書込み電圧ＲＶを画素に供給する。
【００４６】
これにより、表示データ電圧ＤＶを画素に供給する際には、応答後の表示画像の階調値にかかわらず階調変化に対する応答速度が速い予備書込み電圧ＲＶが画素に常に供給されているので、応答後の表示画像の階調値、すなわち表示データ電圧ＤＶにかかわらず液晶表示装置を構成する液晶の応答速度を速くすることができ、表示画像を速やかに表示部１３に表示することができる。したがって、従来の液晶表示装置にて発生していた応答前後の表示画像の階調に依存した液晶の応答速度のばらつきがなくなり、動画像を表示したとしても残像が発生せず、表示画像を鮮明に表示することができる。
【００４７】
（第２の実施形態）
上述した第１の実施形態における液晶表示装置においては、例えば、黒画像を表示する表示データを画素に対して供給する場合、予備書込み動作にて予備書込み電圧ＲＶを画素に対して供給すると表示画像のコントラストが低下してしまうことがある。そこで、第２の実施形態によるマトリクス表示装置を適用した液晶表示装置では、画素に対して供給する表示データ（表示データ電圧ＤＶ）に応じて、予備書込み電圧ＲＶを印加するようにして、表示画像のコントラストの低下が発生する表示データである場合には、予備書込み電圧ＲＶとは異なる電圧、例えば表示データ電圧ＤＶを印加するようにしたものである。
【００４８】
図６は、本発明の第２の実施形態によるマトリクス表示装置を適用した液晶表示装置の一構成例を示すブロック図である。
なお、この図６において、図１に示したブロック等と同一の機能を有するブロック等には同一の符号を付し、重複する説明は省略する。
【００４９】
図６において、制御回路２’は、タイミングコントローラ３およびゲート制御信号生成回路４に加え、さらにメモリ５１を有している。メモリ５１は、表示画像のコントラストが低下する表示信号が信号源５１からタイミングコントローラ３に供給されたとき、その表示信号に係る表示データを読み込む。また、メモリ５１は、表示画像のコントラストが低下する表示データが供給される画素に対して、予備書込み動作において予備書込み電圧ＲＶを供給しないように基準電圧作成回路６およびデータ駆動回路９に指示する。具体的には、メモリ５１は、表示画像のコントラストが低下する表示データが供給される画素にて本来予備書込み動作を行うタイミングにおいて、予備書込み電圧ＲＶを供給しないように基準電圧作成回路６およびデータ駆動回路９に指示する。
【００５０】
上記指示に応じて、基準電圧作成回路６およびデータ駆動回路９は、本来予備書込み動作を行うタイミングにて、予備書込み電圧ＲＶと異なる電圧（例えば、表示データ電圧ＤＶ）を供給するようにデータドライバ１１−１〜１１−ｍに指示し、予備書込み電圧ＲＶが画素に対して供給されることを抑止する。
【００５１】
次に、図６に示した液晶表示装置の動作について説明する。
なお、以下の説明では、表示部１３におけるスキャンラインおよびデータラインの駆動動作のみについて説明する。
【００５２】
図７は、図６に示した液晶表示装置の動作を示すタイミングチャートである。なお、図７においては、説明の便宜上、図５と同様に、正フィールドにおける３つのスキャンラインと１つのデータラインの駆動波形のみを示している。
図７において、予備書込み動作にて予備書込み電圧を印加した後、表示データ電圧を印加する場合の動作については、図５に示した第１の実施形態における液晶表示装置と同じであるので説明は省略する。
【００５３】
図７の表示データ部６２にて表示画像のコントラストが低下する表示データの表示データ電圧ＤＶが供給されるとする。この表示データ部６２は、表示データ書込みパルスＤＰ４が立ち下がる時刻ＬＤ４にて、スキャンラインＧ２とデータラインＤＬとの交差部に配設された画素に対応する液晶に印加される表示データ電圧である。
【００５４】
このような場合、第２の実施形態における液晶表示装置では、表示データ部６２に対応する予備書込み動作を行う予備書込み部６１にて、スキャンラインＧ２とデータラインＤＬとの交差部に配設された画素に対して予備書込み電圧ＲＶが印加されないように制御する。
すなわち、スキャンラインＧ２に予備書込みパルスＰＰ４が供給されるとき、制御回路２’は、データラインＤＬにて予備書込み電圧ＲＶを印加せず、表示データ電圧ＤＶが印加されるように基準電圧作成回路６およびデータドライバ１１−１〜１１−ｍを制御する。
【００５５】
したがって、スキャンラインＧ２に供給された予備書込みパルスＰＰ４が立ち下がる時刻ＬＲ５にて、スキャンラインＧ２とデータラインＤＬとの交差部に配設された画素には異なるスキャンラインの画素に供給する表示データ電圧ＤＶが供給される。これにより、スキャンラインＧ２とデータラインＤＬとの交差部に配設された画素に対応する液晶には、表示データ電圧ＤＶが印加される。
【００５６】
これにより、予備書込み動作にて予備書込み電圧ＲＶを供給すると、表示画像のコントラストが低下してしまう表示データ電圧ＤＶを供給する場合には、予備書込み動作にて予備書込み電圧ＲＶを印加しないようにして、表示画像のコントラストの低下を抑止することができる。
【００５７】
なお、本実施形態では、表示画像のコントラストの低下を抑止するために、表示画像のコントラストの低下が発生する表示データ電圧ＤＶを画素に対して供給する場合、予備書込み動作にて予備書込み電圧ＲＶを印加しないようにデータラインの駆動波形を制御したが、データラインの駆動波形を制御せずにスキャンラインの駆動波形を制御するようにしても良い。
【００５８】
具体的には、表示画像のコントラストの低下が発生する表示信号が信号源５１からタイミングコントローラ３に供給されたとき、その表示信号に係る表示データをメモリ５１に読み込む。そして、メモリ５１は、表示画像のコントラストが低下する表示データが供給される画素に対して、予備書込み動作を行わないようにゲート制御信号生成回路４に指示する。この指示に基づいて、ゲート制御信号生成回路４は、本来予備書込み動作を行うタイミングにおいて、予備書込みパルスＰＰを出力しないようにゲートドライバ１０−１〜１０−ｎに指示するようにしても良い。
【００５９】
また、本実施形態では、表示画像のコントラストの低下を抑止するために、表示画像のコントラストの低下が発生する表示データ電圧ＤＶを画素に対して供給する場合、予備書込み動作にて予備書込み電圧ＲＶの代わりに表示データ電圧ＤＶを用いているが、表示データ電圧ＤＶに限らず、表示画像のコントラストの低下が発生しないように一定の電圧であれば良い。
【００６０】
また、上述した第１および第２の実施形態においては、１つの表示データ書込みパルスＤＰに対して、予備書込み期間ＰＣ１、ＰＣ２前に１つの予備書込みパルスＰＰを供給するようにしているが、予備書込み期間ＰＣ１、ＰＣ２中に複数の予備書込みパルスＰＰを供給するようにしても良い。例えば、図８に示すように、例えば、表示データ書込みパルスＤＰ１に対する予備書込み期間ＰＣ１中に２回の予備書込みパルスＰＰ１、ＰＰ１’を供給するようにして、予備書込み期間ＰＣ１、ＰＣ２中に２回の予備書込みパルスＰＰを供給するようにしても良い。
【００６１】
このように、予備書込み期間中に複数の予備書込みパルスＰＰを供給するようにした場合には、予備書込み電圧ＲＶ（例えば白を表示する電圧）を安定した状態で保持することができ、表示データ電圧ＤＶを書き込んだ際の応答速度を安定して速くすることができる。
【００６２】
また、上述した第１および第２の実施形態においては、データラインに印加する予備書込み電圧ＲＶおよび表示データ電圧ＤＶを基準電圧作成回路６およびデータドライバ１１−３にて作成するようにしていたが、データドライバ１１−３のみで作成するようにしても良いし、他の回路にて予備書込み電圧ＲＶおよび表示データ電圧ＤＶを作成するようにしても良い。
【００６３】
また、上述した第１および第２の実施形態に示した予備書込みパルスＰＰおよび表示データ書込みパルスＤＰに限らず、図９に示すような予備書込みパルスＰＰ−Ａ、ＰＰ−Ｂ、ＰＰ−Ｃおよび表示データ書込みパルスＤＰ−Ａ、ＤＰ−Ｂ、ＤＰ−Ｃを用いるようにしても良い。
【００６４】
図９は、予備書込みパルスおよび表示データ書込みパルスの他の例を示す図である。
図９において、ＰＣＴＬ０〜３は、図４（Ｂ）に示した信号と同様のパルス制御信号であり、パルス制御信号ＰＣＴＬ１の１クロック後にパルス制御信号ＰＣＴＬ２が出力され、パルス制御信号ＰＣＴＬ２の１クロック後にパルス制御信号ＰＣＴＬ３が出力される。
【００６５】
予備書込みパルスＰＰ−Ａは、パルス制御信号ＰＣＴＬ１の立ち上がりとともに、ゲートパルス生成回路４１にて生成される２クロック幅のゲートパルスＧＰの位相を１クロック前にずらしたものである。この予備書込みパルスＰＰ−Ａは、タイミングコントローラ３の制御により、ゲート制御信号生成回路４からパルス制御信号ＰＣＴＬ１を通常よりも１クロック早く（時刻Ｔ０にて）出力する、すなわちパルス制御信号ＰＣＴＬ０により生成することができる。
【００６６】
また、表示データ書込みパルスＤＰ−Ａは、時刻Ｔ１にてパルス制御信号ＰＣＴＬ１の立ち上がりとともに、ゲートパルス生成回路４１にて生成される２クロック幅のゲートパルスＧＰを、パルス制御信号ＰＣＴＬ１を用いてゲートパルスマスク回路４２にてマスク処理することにより生成することができる。
【００６７】
このような予備書込みパルスＰＰ−Ａ、表示データ書込みパルスＤＰ−Ａを用いたとしても、データラインＤＬにより印加される電圧ＲＶ、ＤＶを画素に供給するタイミングである予備書込みパルスＰＰ−Ａ、表示データ書込みパルスＤＰ−Ａの立下るタイミング（それぞれ時刻Ｔ２、Ｔ３）は変化しないため、上述した第１および第２の実施形態に示した液晶表示装置と同様に動作させることができる。
【００６８】
同様に、パルス制御信号ＰＣＴＬ０の立ち上がりとともに生成される２クロック幅のゲートパルスＧＰによる予備書込みパルスＰＰ−Ｂ、およびパルス制御信号ＰＣＴＬ０の立ち上がりとともに生成される２クロック幅のゲートパルスＧＰの位相を１クロック後にずらしたものあるいはパルス制御信号ＰＣＴＬ１の立ち上がりとともに生成される２クロック幅のゲートパルスＧＰによる表示データ書込みパルスＤＰ−Ｂを用いても、上述した第１および第２の実施形態に示した液晶表示装置と同様に動作させることができる。
【００６９】
また、同様に、パルス制御信号ＰＣＴＬ１の立ち上がりとともに生成される２クロック幅のゲートパルスＧＰを、パルス制御信号ＰＣＴＬ２およびＰＣＴＬ１を用いてそれぞれマスク処理して得られる予備書込みパルスＰＰ−Ｃおよび表示データ書込みパルスＤＰ−Ｃを用いても、上述した第１および第２の実施形態に示した液晶表示装置と同様に動作させることができる。
このように、予備書込みパルスＰＰ、表示データ書込みパルスＤＰには、時刻Ｔ２、Ｔ３にてそれぞれ立下る任意のパルス信号を用いることができる。
【００７０】
また、上述した第１および第２の実施形態においては、液晶表示装置を一例として示したが、本発明は液晶表示装置に限らず、ＰＤＰ（Plasma Display Panel：プラズマディスプレイパネル）、ＥＬ（Electro Luminescence：エレクトロ・ルミネセンス）装置、表示部にＬＥＤ（Light Emitting Diode：発光ダイオード）を用いた表示装置等のマトリクス表示装置に適用することができるものである。
【００７１】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
【００７２】
（付記１）複数の画素がマトリクス状に配設されたマトリクス表示装置であって、
上記複数の画素に表示画像に応じた表示画像電圧をそれぞれ供給する複数のデータ信号線と、
上記データ信号線により供給される表示画像電圧を上記複数の画素に供給するために上記複数の画素を走査する複数の走査信号線とを備え、
上記画素に表示画像電圧を供給する所定時間前に、当該画素に表示画像電圧とは異なる予備書込み電圧を供給するようにしたことを特徴とするマトリクス表示装置。
【００７３】
（付記２）上記予備書込み電圧は、一定の電圧であることを特徴とする付記１に記載のマトリクス表示装置。
（付記３）上記予備書込み電圧は、上記データ信号線を介して上記画素に供給することを特徴とする付記１に記載のマトリクス表示装置。
（付記４）上記表示画像電圧と上記予備書込み電圧との何れか一方を選択し、選択した電圧を上記データ信号線を介して上記画素に供給するためのスイッチング回路をさらに備えたことを特徴とする付記３に記載のマトリクス表示装置。
（付記５）上記データ信号線は、上記予備書込み電圧を供給した後、上記予備書込み電圧から電圧を切り換えて上記表示画像電圧を供給するように駆動されることを特徴とする付記３に記載のマトリクス表示装置。
【００７４】
（付記６）上記走査信号線は、上記表示画像電圧を上記画素に供給するための表示画像書込み信号と、上記予備書込み電圧を上記画素に供給するための予備書込み信号とを上記画素に供給することを特徴とする付記３に記載のマトリクス表示装置。
【００７５】
（付記７）上記表示画像書込み信号および上記予備書込み信号は、パルス状の信号であり、上記表示画像書込み信号は、上記データ信号線を介して上記表示画像電圧が上記画素に供給されているときに立下り、上記表示画像書込み信号は、上記データ信号線を介して上記予備書込み電圧が上記画素に供給されているときに立下ることを特徴とする付記６に記載のマトリクス表示装置。
（付記８）上記データ信号線は、上記予備書込み電圧を供給した後、上記予備書込み電圧から電圧を切り換えて上記表示画像電圧を供給するように駆動され、上記複数の走査信号線の何れか１つの走査信号線にて上記表示画像書込み信号が供給されるとともに、上記１つの走査信号線とは異なる少なくとも１つの走査信号線にて上記予備書込み信号が供給されることを特徴とする付記６に記載のマトリクス表示装置。
【００７６】
（付記９）上記表示画像書込み信号と上記予備書込み信号とは、信号幅および位相の少なくとも一方が異なることを特徴とする付記６に記載のマトリクス表示装置。
（付記１０）上記表示画像書込み信号と上記予備書込み信号とは信号幅が異なり、
上記表示画像書込み信号を生成するパルス生成回路と、
上記パルス生成回路により生成された上記表示画像書込み信号を所定の信号でマスクして上記予備書込み信号を生成するパルスマスク回路とをさらに備えたことを特徴とする付記６に記載のマトリクス表示装置。
【００７７】
（付記１１）上記画素に供給される表示画像電圧に係る表示画像にてコントラストの低下が発生する場合には、当該画素に対する上記予備書込み電圧の供給を停止することを特徴とする付記１に記載のマトリクス表示装置。
（付記１２）上記予備書込み電圧を上記画素に供給するための予備書込み信号を上記走査信号線を介して上記画素に供給することを抑止することにより、上記画素に対する上記予備書込み電圧の供給を停止することを特徴とする付記１１に記載のマトリクス表示装置。
（付記１３）上記表示画像にて発生するコントラストの低下は表示画像電圧によるものであり、上記表示画像電圧が所定の値より小さい場合には、画素に対する上記予備書込み電圧の供給を停止することを特徴とする付記１１に記載のマトリクス表示装置。
（付記１４）上記画素に供給される表示画像電圧に係る表示画像にてコントラストの低下が発生する場合には、上記予備書込み電圧として上記表示画像電圧を供給することを特徴とする付記１に記載のマトリクス表示装置。
【００７８】
（付記１５）複数のデータ信号線と複数の走査信号線の交点に複数の画素がマトリクス状に配設されたマトリクス表示装置の駆動方法であって、
上記画素に表示画像に応じた表示画像電圧を供給する所定時間前に、当該画素に表示画像電圧とは異なる予備書込み電圧を供給するようにしたことを特徴とするマトリクス表示装置の駆動方法。
【００７９】
（付記１６）上記予備書込み電圧は、一定の電圧であることを特徴とする付記１５に記載のマトリクス表示装置の駆動方法。
（付記１７）上記データ信号線を介して上記予備書込み電圧を上記画素に供給した後、連続して上記表示画像電圧を供給するように上記データ信号線を駆動することを特徴とする付記１５に記載のマトリクス表示装置の駆動方法。
【００８０】
（付記１８）上記予備書込み電圧を上記画素に供給するための予備書込み信号を上記画素に供給した所定時間後に、上記予備書込み信号に対して信号幅および位相の少なくとも一方が異なり、上記表示画像電圧を上記画素に供給するための表示画像書込み信号を上記画素に供給することを特徴とする付記１５に記載のマトリクス表示装置の駆動方法。
（付記１９）上記予備書込み信号は、上記表示画像書込み信号を所定の信号によりマスクして生成することを特徴とする付記１８に記載のマトリクス表示装置の駆動方法。
【００８１】
【発明の効果】
本発明によれば、応答前および応答後に表示画像として表示する画像の階調変化にかかわらず、表示装置における応答速度を速くし、表示画像を速やかに表示することができるとともに、表示画像のコントラストの低下を抑止することができる。
【図面の簡単な説明】
【図１】第１の実施形態によるマトリクス表示装置を適用した液晶表示装置の一構成例を示すブロック図である。
【図２】第１の実施形態における液晶表示装置を駆動する駆動波形の一例を示す図である。
【図３】表示データ電圧および予備書込み電圧を生成する動作を説明するための図である。
【図４】表示データ書込みパルスおよび予備書込みパルスを生成する動作を説明するための図である。
【図５】第１の実施形態における液晶表示装置の動作を示すタイミングチャートである。
【図６】第２の実施形態によるマトリクス表示装置を適用した液晶表示装置の一構成例を示すブロック図である。
【図７】第２の実施形態における液晶表示装置の動作を示すタイミングチャートである。
【図８】液晶表示装置の動作を示すタイミングチャートの他の例を示す図である。
【図９】予備書込みパルスおよび表示データ書込みパルスの他の例を示す図である。
【図１０】表示画素の階調変化に対する応答速度の一例を示す図である。
【符号の説明】
１ 信号源
２ 制御回路
３ タイミングコントローラ
４ ゲート制御信号生成回路
６ 基準電圧作成回路
７ 電源回路
８ ゲート駆動回路
９ データ駆動回路
１０−１〜１０−ｎ ゲートドライバ
１１−１〜１１−ｍ データドライバ
１２−１〜１２−ｎ 画素
１３ 表示部
Ｇ１〜Ｇｎ スキャンライン
ＤＬ データライン
【発明の属する技術分野】
本発明は、マトリクス表示装置に関し、特に、表示画素がマトリクス状に配設された液晶表示装置に用いて好適なものである。
【０００２】
【従来の技術】
近年、表示装置の省エネルギー（低消費電力化）および省スペース（小型化）の要求により、従来のＣＲＴに代わり、表示画素がマトリクス状に配置された液晶表示装置等のマトリクス表示装置が普及してきた。上記液晶表示装置をモニタとして用いたデスクトップ型のパーソナル・コンピュータや液晶テレビ等が普及してきた。
【０００３】
例えば、マトリクス表示装置の１つである液晶表示装置は、複数のスキャンラインと複数のデータラインとがマトリクス状に配列され、上記スキャンラインとデータラインとの交差部に画像を表示するための表示画素が配設されていた。上記液晶表示装置では、上記スキャンラインおよびデータラインを駆動し、上記スキャンラインにより１表示ライン毎に順次走査して、表示する画像の階調に応じた表示データ電圧を上記データラインを介して各表示画素に印加していた。このようにして、液晶表示装置は、各表示画素に対応する液晶に上記表示データ電圧を印加して上記液晶を配向させ、バックライトの光の透過を制御することで所望の画像を表示していた。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述したような従来の液晶表示装置においては、液晶が表示データ電圧を印加されてから、それに応じた配向を実際に示す（応答する）までの液晶の応答速度は、図１０に示すように応答前後の表示画像の階調、すなわち応答前後に液晶に印加する表示データ電圧に応じてばらつきがあるという問題があった。
【０００５】
図１０は、表示画像の階調変化に対する液晶の応答速度の一例を示す図である。
図１０において、応答前の表示画像の階調値を縦方向に示し、応答後、すなわち表示すべき表示画像の階調値を横方向に示している。表示画像の階調値は、“１”が黒を表示し、“６４”が白を表示するものとする。表示画像の階調値“１６”、“３２”および“４８”は、黒と白との中間の階調であり、階調値が大きくなるに従い、表示画像は明るくなる（白に近づく）。
【０００６】
また、応答前および応答後の表示画像の階調値が交差するそれぞれの欄に、階調変化に対する液晶の応答速度を記号Ａ〜Ｅにて示している。記号Ａ〜Ｅは、記号Ａ→Ｂ→Ｃ→Ｄ→Ｅの順に応答速度が遅くなることを示しており、記号Ａが最も応答速度が速く、記号Ｅが最も応答速度が遅い。
【０００７】
図１０において、例えば、応答前の表示画像の階調値が“１”、応答後の表示画像の階調値が“３２”の場合には、液晶の応答速度は最も遅い（記号Ｅ）。また、例えば、応答後の表示画像の階調値が“６４”の場合には、応答前の表示画像の階調値にかかわらず、液晶の応答速度は最も速い（記号Ａ）。
【０００８】
このように、液晶の応答速度は、応答前後の表示画像の階調に応じてばらつきがあるため、従来の液晶表示装置において動画像を表示する場合には、液晶の応答速度のばらつきによって残像が発生し、表示画像が明瞭に見えないという問題があった。
【０００９】
この液晶の応答速度のばらつきによって発生する残像を抑制する１つの方法として、液晶表示装置のバックライトを表示中にＯＮ−ＯＦＦ制御し、バックライトをＣＲＴのように駆動してパルス状に点灯させることにより、観察者の目に見える残像を抑制する方法があった。しかしながら、上記方法は、液晶表示装置の液晶自体の応答速度がある階調変化に対しては非常に遅いため、観察者の目に見える残像の抑制に高い効果は得られなかった。
【００１０】
本発明は、このような問題を解決するためになされたものであり、応答前後の表示画像の階調にかかわらず表示装置における応答速度を速くし、表示画像を速やかに表示することができるようにすることを目的とする。
【００１１】
【課題を解決するための手段】
本発明のマトリクス表示装置は、マトリクス状に配設された複数の画素に表示画像に応じた表示画像電圧をそれぞれ供給する複数のデータ信号線と、上記表示画像電圧を上記複数の画素に供給するために上記複数の画素を走査する複数の走査信号線とを備え、上記画素に表示画像電圧を供給する所定時間前に当該画素に表示画像電圧とは異なる予備書込み電圧を供給するようにし、かつ上記画素に供給される表示画像電圧に係る表示画像にてコントラストの低下が発生する場合には当該画素に対する上記予備書込み電圧の供給を停止し、上記予備書込み電圧を、上記データ信号線を介して上記画素に供給し、上記表示画像電圧を上記画素に供給するための表示画像書込み信号と、上記表示画像書込み信号とは信号幅が異なり、上記予備書込み電圧を上記画素に供給するための予備書込み信号とを、上記走査信号線により上記画素に供給し、上記表示画像電圧と上記予備書込み電圧との何れか一方を選択し、選択した電圧を上記データ信号線を介して上記画素に供給するためのスイッチング回路と、上記表示画像書込み信号を生成するパルス生成回路と、上記パルス生成回路により生成された上記表示画像書込み信号を所定の信号でマスクして上記予備書込み信号を生成するパルスマスク回路とをさらに備えたことを特徴としている。
上記のように構成した本発明によれば、表示画像の階調変化に対して速やかに応答可能な電圧を予備書込み電圧として上記画素に供給することで、応答後の表示画像の階調にかかわらず応答速度を速くすることができるようになる。また、画素に供給される表示画像電圧に係る表示画像にてコントラストが低下してしまう場合には当該画素に対する予備書込み電圧の供給を停止することで、表示画像のコントラストの低下を抑止することができるようになる。
【００１２】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態によるマトリクス表示装置を適用した液晶表示装置の一構成例を示すブロック図である。
図１において、１は信号源であり、表示部（液晶パネル）１３に画像を表示させるためのクロック信号および表示信号等を制御回路２に供給する。
【００１３】
制御回路２は、ゲート駆動回路８、データ駆動回路９等を制御するためのものであり、タイミングコントローラ３およびゲート制御信号生成回路４を備えている。タイミングコントローラ３は、上記信号源１から供給されるクロック信号および表示信号等に基づいて、スイッチング用パルスＳＰを生成し基準電圧作成回路６に出力する。また、タイミングコントローラ３は、上記信号源１から供給されるクロック信号および表示信号等に基づいて、ゲート制御信号を生成するための信号をゲート制御信号生成回路４に出力する。
【００１４】
さらに、タイミングコントローラ３は、上記信号源１から供給されるクロック信号および表示信号等に基づいて、データ駆動回路９を制御する制御信号ＣＴＬ１、ゲート駆動回路８およびデータ駆動回路９をそれぞれ動作させるためのクロック信号ＣＬＫ２、ＣＬＫ１を生成し出力する。
【００１５】
ゲート制御信号生成回路４は、タイミングコントローラ３から供給される信号に基づいて、ゲート駆動回路８を制御する制御信号ＣＴＬ２を生成し出力する。基準電圧作成回路６は、電源回路７から供給される電圧を抵抗等を用いて分圧し、分圧により得られた数種の基準電圧および電源回路７から供給される予備書込み電圧をデータ駆動回路９に供給する。
【００１６】
ゲート駆動回路８は、画素にデータ（電圧）を取り込むタイミングを形成する複数のゲートドライバ１０−１〜１０−ｎ（ｎは自然数）により構成される。ゲートドライバ１０−１〜１０−ｎは、タイミングコントローラ３から供給されるクロック信号ＣＬＫ２およびゲート信号生成回路４から供給される制御信号ＣＴＬ２に基づいて、表示部１３の各スキャンラインをそれぞれ駆動することにより、表示部１３が有する複数のスキャンラインを順次駆動する。
【００１７】
データ駆動回路９は、画素にデータ（電圧）を印加する複数のデータドライバ１１−１〜１１−ｍ（ｍは自然数）により構成される。データドライバ１１−１〜１１−ｍは、タイミングコントローラ３から供給されるクロック信号ＣＬＫ１および制御信号ＣＴＬ１に基づいて、表示部１３の各データラインに表示データ等に応じた電圧を印加する。
【００１８】
表示部１３は、複数のスキャンラインと複数のデータラインとがマトリクス状に配列され、上記スキャンラインとデータラインとの交差部に画像を表示するための画素が配設されている。上記スキャンラインおよびデータラインが、上述した複数のゲートドライバ１０−１〜１０−ｎおよび複数のデータドライバ１１−１〜１１−ｍによりそれぞれ駆動制御され、信号源１から供給された表示信号に係る画像が表示部１３に表示される。
【００１９】
なお、図１においては、説明の便宜上、スキャンラインＧ１〜Ｇｎ、データラインＤＬ、およびスキャンラインＧ１〜ＧｎとデータラインＤＬとの交差部に配設される画素１２−１〜１２−ｎのみ示している。
【００２０】
画素１２−１〜１２−ｎは、ＭＯＳトランジスタとコンデンサとによりそれぞれ構成される。ＭＯＳトランジスタのゲートはスキャンラインに接続され、ドレイン（ソース）はデータラインに接続され、ソース（ドレイン）はコンデンサの一方の電極に接続される。また、コンデンサの他方の電極は、コモン電圧ＶＣを供給するコモン電極に接続される。
【００２１】
図２は、図１に示した液晶表示装置にて、複数のゲートドライバ１０−１〜１０−ｎおよび複数のデータドライバ１１−１〜１１−ｍによりスキャンラインおよびデータラインをそれぞれ駆動する際の駆動波形の一例を示す図である。図２（Ａ）は、表示データ書込み時の駆動波形であり、図２（Ｂ）は、予備書込み時の駆動波形である。
【００２２】
図２（Ａ）において、ＳＬＷ１はスキャンラインの駆動波形であり、ＤＰは表示データ書込みパルスである。また、ＤＬＷはデータラインの駆動波形であり、ＲＶは予備書込み電圧、ＤＶは表示データ電圧である。このように本実施形態では、データラインに印加するデータ波形は、従来、表示データ電圧ＤＶのみであったものを、データ波形の一部を所定の時間だけ予備書込み電圧ＲＶにし、その後表示データ電圧ＤＶにする。なお、予備書込み電圧ＲＶは、図９に示すように、応答後の表示画像の階調値にかかわらず、階調変化に対する応答速度が常に最も速い階調値“６４”、すなわち白データに相当する電圧であることが望ましい。
【００２３】
図２（Ａ）に示すように、表示データ書込み時にスキャンラインに供給される表示データ書込みパルスＤＰは、データラインに表示データ電圧ＤＶが印加されている時刻ＬＤにて立下ることで、画素に対して表示データ電圧ＤＶを供給する（書き込む）。
【００２４】
図２（Ｂ）において、図２（Ａ）と同様にＳＬＷ２はスキャンラインの駆動波形であり、ＤＬＷはデータラインの駆動波形である。また、ＰＰは予備書込みパルスである。予備書込み時には、スキャンラインに供給される予備書込みパルスＰＰは、データラインに予備書込み電圧ＲＶが印加されている時刻ＬＲにて立下ることで、画素に対して予備書込み電圧ＲＶを供給する（書き込む）。
【００２５】
ここで、表示データ電圧ＤＶおよび予備書込み電圧ＲＶは、図３に示すようにして生成される。
図３は、データラインの駆動動作において、表示データ電圧ＤＶおよび予備書込み電圧ＲＶを生成する動作を説明するための図である。なお、この図３において、上記図１に示したブロック等と同一の機能を有するブロック等には同一の符号を付している。
【００２６】
図３において、基準電圧作成回路６は、分圧回路３１およびスイッチング回路３２により構成される。分圧回路３１は、電源回路７から供給される電圧を抵抗等を用いて分圧し、スイッチング回路３２に供給する。スイッチング回路３２は、２つの入力端子と１つの出力端子をそれぞれ備える複数の３端子スイッチＳＷ１〜ＳＷ５により構成される。
【００２７】
３端子スイッチＳＷ１〜ＳＷ５の１つの入力端子には、分圧回路３１から供給される分圧により得られた互いに異なる基準電圧がそれぞれ供給され、他の入力端子には、電源回路７から供給される予備書込み電圧ＲＶが供給される。また、３端子スイッチＳＷ１〜ＳＷ５は、制御回路２から供給されるスイッチング用パルスＳＰにより同期して制御される。したがって、分圧により得られた互いに異なる基準電圧、または予備書込み電圧ＲＶの何れか一方が電圧ＶＢ１〜ＶＢ５として３端子スイッチＳＷ１〜ＳＷ５からデータ駆動回路９内のデータドライバ１１−３に供給される。
【００２８】
データドライバ１１−３は、抵抗分圧回路３３および駆動回路３４により構成される。抵抗分圧回路３３は、基準電圧作成回路６から供給される電圧ＶＢ１〜ＶＢ５を抵抗分圧し、６４階調の電圧を生成し駆動回路３４に供給する。駆動回路３４は、制御回路２から供給される制御信号ＣＴＬ１に含まれるデータ制御信号ＤＣＴＬに応じて、抵抗分圧回路３３から供給される電圧の何れか１つの電圧をデータラインＤＬに出力する。
【００２９】
したがって、データドライバ１１−３は、基準電圧作成回路６から供給された電圧ＶＢ１〜ＶＢ５が分圧により得られた互いに異なる基準電圧の場合には、６４階調の電圧の何れか１つの電圧をデータラインＤＬに出力する。一方、データドライバ１１−３は、供給された電圧ＶＢ１〜ＶＢ５が予備書込み電圧ＲＶの場合には、予備書込み電圧をデータラインＤＬに出力する。
【００３０】
なお、図３においては、電源回路７から基準電圧作成回路６内のスイッチング回路３２に通常の電圧と区別して、予備書込み電圧ＲＶを供給するようにしているが、分圧回路３１により得られた基準電圧の何れか（例えば、最も高い電圧値を示す電圧）を予備書込み電圧ＲＶとしてスイッチング回路３２に供給するようにしても良い。また、本実施形態では、表示部１３にて表示可能な階調が６４階調である場合を示しているが、表示部１３にて表示可能な階調が２５６階調の場合には、抵抗分圧回路３３にて、電圧ＶＢ１〜ＶＢ５を２５６階調に抵抗分圧すれば良い。
【００３１】
また、図２（Ａ）および（Ｂ）に示す表示データ書込みパルスＤＰおよび予備書込みパルスＰＰは、図４（Ａ）および（Ｂ）に示すようにして生成される。
【００３２】
図４（Ａ）は、スキャンラインの駆動動作において、表示データ書込みパルスＤＰおよび予備書込みパルスＰＰを生成する動作を説明するための図である。
図４（Ａ）において、１０はゲートドライバであり、ゲートパルス生成回路４１およびゲートパルスマスク回路４２を備えている。ゲートパルス生成回路４１は、制御回路２から供給されるクロック信号ＣＬＫ２および制御信号ＣＴＬ２に基づいて、表示データ書込みパルスＤＰに相当するゲートパルスＧＰを生成しゲートパルスマスク回路４２に供給する。
【００３３】
ゲートパルスマスク回路４２は、制御回路２から供給されるクロック信号ＣＬＫ２および制御信号ＣＴＬ２に基づいて、ゲートパルス生成回路４１から供給されたゲートパルスＧＰに対してマスク処理を行うか否か判断する。さらに、ゲートパルスマスク回路４２は、判断結果に応じてゲートパルスＧＰにマスク処理を行い、スキャンラインに出力する。
【００３４】
具体的には、ゲートパルスマスク回路４２は、制御回路２から供給される制御信号ＣＴＬ２等に基づいて、表示データ書込みを行うためにスキャンラインを走査するか、予備書込みを行うためにスキャンラインを走査するかを判断する。上記判断の結果、ゲートパルスマスク回路４２は、表示データ書込みを行うと判断した場合には、ゲートパルスＧＰにマスク処理を施さず、表示データ書込みパルスＤＰとして出力する。一方、ゲートパルスマスク回路４２は、予備書込みを行うと判断した場合には、ゲートパルスＧＰにマスク処理を施し、予備書込みパルスＰＰとして出力する。
【００３５】
図４（Ｂ）は、表示データ書込みパルスＤＰおよび予備書込みパルスＰＰの生成原理を説明するための図である。
図４（Ｂ）において、ＰＣＴＬ１〜３は、制御信号ＣＴＬ２に含まれるパルス制御信号であり、例えば、図４（Ｂ）に示すようにパルス制御信号ＰＣＴＬ１の１クロック後（時刻Ｔ２）にパルス制御信号ＰＣＴＬ２が出力され、パルス制御信号ＰＣＴＬ２の１クロック後（時刻Ｔ３）にパルス制御信号ＰＣＴＬ３が出力される。
【００３６】
時刻Ｔ１にて、パルス制御信号ＰＣＴＬ１の立ち上がりとともに、ゲートパルス生成回路４１にて２クロック幅のゲートパルスＧＰが生成される。表示データ書込みを行う場合には、生成されたゲートパルスＧＰは、ゲートパルスマスク回路４２にて何ら処理が施されずに、表示データ書込みパルスＤＰとして出力される。一方、予備書込みを行う場合には、生成されたゲートパルスＧＰは、ゲートパルスマスク回路４２にてパルス制御信号ＰＣＴＬ２を用いてゲートパルスＧＰの斜線部ＭＰに対してマスク処理が施され、表示データ書込みパルスＤＰよりもパルス幅の短い予備書込みパルスＰＰとして出力される。
【００３７】
次に、図１に示した液晶表示装置の動作について説明する。
なお、以下の説明では、表示部１３におけるスキャンラインおよびデータラインの駆動動作のみについて説明する。
図５は、図１に示した液晶表示装置の動作を示すタイミングチャートである。通常、液晶表示装置では、コモン電圧ＶＣに対して正電圧で駆動する正フィールドと負電圧で駆動する負フィールドが存在するが、図５においては説明の便宜上、正フィールドにおける３つのスキャンラインと１つのデータラインの駆動波形のみを示している。なお、負フィールドにおいては、コモン電圧に対する電圧極性が逆となるだけで、図５に示す駆動波形と同様である。
【００３８】
図５に示すように、データラインＤＬは、一定の電圧値である予備書込み電圧ＲＶの印加後に、表示データに応じた電圧値である表示データ電圧ＤＶを印加するように駆動される。また、１組の予備書込み電圧ＲＶと表示データ電圧ＤＶとが、コモン電圧ＶＣに対して交互（正電圧→負電圧→正電圧→…）になるように駆動される。
【００３９】
図５において、まずスキャンラインＧ１に予備書込みパルスＰＰ１が供給されると、時刻ＬＲ１にて予備書込みパルスＰＰ１が立ち下がることによりスキャンラインＧ１とデータラインＤＬとの交差部に配設された画素に予備書込み電圧ＲＶが供給される。これにより、スキャンラインＧ１とデータラインＤＬとの交差部に配設された画素に対応する液晶には、予備書込み電圧ＲＶが印加される。
【００４０】
次に、同様に、スキャンラインＧ２に予備書込みパルスＰＰ３が供給されると、時刻ＬＲ２にて予備書込みパルスＰＰ３が立ち下がることにより、スキャンラインＧ２とデータラインＤＬとの交差部に配設された画素に対応する液晶に、予備書込み電圧ＲＶが印加される。
【００４１】
さらに、スキャンラインＧ１に表示データ書込みパルスＤＰ１が供給されるとともに、スキャンラインＧ３に予備書込みパルスＰＰ５が供給される。このとき、まず、時刻ＬＲ３にてスキャンラインＧ３に供給された予備書込みパルスＰＰ５が立ち下がることにより、スキャンラインＧ３とデータラインＤＬとの交差部に配設された画素に対応する液晶に、予備書込み電圧ＲＶが印加される。その後、時刻ＬＤ１にてスキャンラインＧ１に供給された表示データ書込みパルスＤＰ１が立ち下がることにより、スキャンラインＧ１とデータラインＤＬとの交差部に配設された画素に表示データ電圧ＤＶが供給される。これにより、スキャンラインＧ１とデータラインＤＬとの交差部に配設された画素に対応する液晶には、表示データ電圧ＤＶが印加され、表示データ電圧ＤＶに応じた階調の画像が表示される。
【００４２】
さらに、スキャンラインＧ１に予備書込みパルスＰＰ１が供給された後、１フレーム期間ＦＴが経過すると再び、スキャンラインＧ１に予備書込みパルスＰＰ２が供給され、時刻ＬＲ４にて予備書込みパルスＰＰ２が立ち下がることにより、スキャンラインＧ１とデータラインＤＬとの交差部に配設された画素に対応する液晶に、再び予備書込み電圧ＲＶが印加される。
その後、同様に、スキャンラインＧ２に予備書込みパルスＰＰ４が供給されることにより、時刻ＬＲ５にてスキャンラインＧ２とデータラインＤＬとの交差部に配設された画素に対応する液晶に、予備書込み電圧ＲＶが再び印加される。
【００４３】
続いて、スキャンラインＧ１に表示データ書込みパルスＤＰ２が供給されるとともに、スキャンラインＧ３に予備書込みパルスＰＰ６が供給されることで、まず、時刻ＬＲ６にてスキャンラインＧ３とデータラインＤＬとの交差部に配設された画素に対応する液晶に、予備書込み電圧ＲＶが印加された後、時刻ＬＤ３にてスキャンラインＧ１とデータラインＤＬとの交差部に配設された画素に表示データ電圧ＤＶが供給される。
上述した動作を繰り返すことにより、表示部１３に所望の表示画像を表示する。
【００４４】
ここで、図５において、ＰＣ１、ＰＣ２は予備書込み期間である。予備書込み期間ＰＣ１、ＰＣ２は、画素に予備書込み電圧ＲＶを印加した（画素が予備書込み電圧ＲＶを取り込んだ）後に、画素に表示データ電圧ＤＶを印加する（画素が表示データ電圧ＤＶを取り込む）までの時間である。上記予備書込み期間ＰＣ１、ＰＣ２は、印加した予備書込み電圧ＲＶに応じて表示される画像を、観察者が認識できないように１〜３ｍｓ程度が望ましい。
【００４５】
以上、詳しく説明したように本実施形態によれば、複数のデータラインと複数のスキャンラインとがマトリクス状に配置され、上記データラインと上記スキャンラインとの交差部に画素が配設され液晶表示装置にて、データラインおよびスキャンラインにより表示データ電圧ＤＶを画素に供給するよりも、予備書込み期間だけ前に、応答後の表示画像の階調値にかかわらず階調変化に対する応答速度が速い階調値の予備書込み電圧ＲＶを画素に供給する。
【００４６】
これにより、表示データ電圧ＤＶを画素に供給する際には、応答後の表示画像の階調値にかかわらず階調変化に対する応答速度が速い予備書込み電圧ＲＶが画素に常に供給されているので、応答後の表示画像の階調値、すなわち表示データ電圧ＤＶにかかわらず液晶表示装置を構成する液晶の応答速度を速くすることができ、表示画像を速やかに表示部１３に表示することができる。したがって、従来の液晶表示装置にて発生していた応答前後の表示画像の階調に依存した液晶の応答速度のばらつきがなくなり、動画像を表示したとしても残像が発生せず、表示画像を鮮明に表示することができる。
【００４７】
（第２の実施形態）
上述した第１の実施形態における液晶表示装置においては、例えば、黒画像を表示する表示データを画素に対して供給する場合、予備書込み動作にて予備書込み電圧ＲＶを画素に対して供給すると表示画像のコントラストが低下してしまうことがある。そこで、第２の実施形態によるマトリクス表示装置を適用した液晶表示装置では、画素に対して供給する表示データ（表示データ電圧ＤＶ）に応じて、予備書込み電圧ＲＶを印加するようにして、表示画像のコントラストの低下が発生する表示データである場合には、予備書込み電圧ＲＶとは異なる電圧、例えば表示データ電圧ＤＶを印加するようにしたものである。
【００４８】
図６は、本発明の第２の実施形態によるマトリクス表示装置を適用した液晶表示装置の一構成例を示すブロック図である。
なお、この図６において、図１に示したブロック等と同一の機能を有するブロック等には同一の符号を付し、重複する説明は省略する。
【００４９】
図６において、制御回路２’は、タイミングコントローラ３およびゲート制御信号生成回路４に加え、さらにメモリ５１を有している。メモリ５１は、表示画像のコントラストが低下する表示信号が信号源５１からタイミングコントローラ３に供給されたとき、その表示信号に係る表示データを読み込む。また、メモリ５１は、表示画像のコントラストが低下する表示データが供給される画素に対して、予備書込み動作において予備書込み電圧ＲＶを供給しないように基準電圧作成回路６およびデータ駆動回路９に指示する。具体的には、メモリ５１は、表示画像のコントラストが低下する表示データが供給される画素にて本来予備書込み動作を行うタイミングにおいて、予備書込み電圧ＲＶを供給しないように基準電圧作成回路６およびデータ駆動回路９に指示する。
【００５０】
上記指示に応じて、基準電圧作成回路６およびデータ駆動回路９は、本来予備書込み動作を行うタイミングにて、予備書込み電圧ＲＶと異なる電圧（例えば、表示データ電圧ＤＶ）を供給するようにデータドライバ１１−１〜１１−ｍに指示し、予備書込み電圧ＲＶが画素に対して供給されることを抑止する。
【００５１】
次に、図６に示した液晶表示装置の動作について説明する。
なお、以下の説明では、表示部１３におけるスキャンラインおよびデータラインの駆動動作のみについて説明する。
【００５２】
図７は、図６に示した液晶表示装置の動作を示すタイミングチャートである。なお、図７においては、説明の便宜上、図５と同様に、正フィールドにおける３つのスキャンラインと１つのデータラインの駆動波形のみを示している。
図７において、予備書込み動作にて予備書込み電圧を印加した後、表示データ電圧を印加する場合の動作については、図５に示した第１の実施形態における液晶表示装置と同じであるので説明は省略する。
【００５３】
図７の表示データ部６２にて表示画像のコントラストが低下する表示データの表示データ電圧ＤＶが供給されるとする。この表示データ部６２は、表示データ書込みパルスＤＰ４が立ち下がる時刻ＬＤ４にて、スキャンラインＧ２とデータラインＤＬとの交差部に配設された画素に対応する液晶に印加される表示データ電圧である。
【００５４】
このような場合、第２の実施形態における液晶表示装置では、表示データ部６２に対応する予備書込み動作を行う予備書込み部６１にて、スキャンラインＧ２とデータラインＤＬとの交差部に配設された画素に対して予備書込み電圧ＲＶが印加されないように制御する。
すなわち、スキャンラインＧ２に予備書込みパルスＰＰ４が供給されるとき、制御回路２’は、データラインＤＬにて予備書込み電圧ＲＶを印加せず、表示データ電圧ＤＶが印加されるように基準電圧作成回路６およびデータドライバ１１−１〜１１−ｍを制御する。
【００５５】
したがって、スキャンラインＧ２に供給された予備書込みパルスＰＰ４が立ち下がる時刻ＬＲ５にて、スキャンラインＧ２とデータラインＤＬとの交差部に配設された画素には異なるスキャンラインの画素に供給する表示データ電圧ＤＶが供給される。これにより、スキャンラインＧ２とデータラインＤＬとの交差部に配設された画素に対応する液晶には、表示データ電圧ＤＶが印加される。
【００５６】
これにより、予備書込み動作にて予備書込み電圧ＲＶを供給すると、表示画像のコントラストが低下してしまう表示データ電圧ＤＶを供給する場合には、予備書込み動作にて予備書込み電圧ＲＶを印加しないようにして、表示画像のコントラストの低下を抑止することができる。
【００５７】
なお、本実施形態では、表示画像のコントラストの低下を抑止するために、表示画像のコントラストの低下が発生する表示データ電圧ＤＶを画素に対して供給する場合、予備書込み動作にて予備書込み電圧ＲＶを印加しないようにデータラインの駆動波形を制御したが、データラインの駆動波形を制御せずにスキャンラインの駆動波形を制御するようにしても良い。
【００５８】
具体的には、表示画像のコントラストの低下が発生する表示信号が信号源５１からタイミングコントローラ３に供給されたとき、その表示信号に係る表示データをメモリ５１に読み込む。そして、メモリ５１は、表示画像のコントラストが低下する表示データが供給される画素に対して、予備書込み動作を行わないようにゲート制御信号生成回路４に指示する。この指示に基づいて、ゲート制御信号生成回路４は、本来予備書込み動作を行うタイミングにおいて、予備書込みパルスＰＰを出力しないようにゲートドライバ１０−１〜１０−ｎに指示するようにしても良い。
【００５９】
また、本実施形態では、表示画像のコントラストの低下を抑止するために、表示画像のコントラストの低下が発生する表示データ電圧ＤＶを画素に対して供給する場合、予備書込み動作にて予備書込み電圧ＲＶの代わりに表示データ電圧ＤＶを用いているが、表示データ電圧ＤＶに限らず、表示画像のコントラストの低下が発生しないように一定の電圧であれば良い。
【００６０】
また、上述した第１および第２の実施形態においては、１つの表示データ書込みパルスＤＰに対して、予備書込み期間ＰＣ１、ＰＣ２前に１つの予備書込みパルスＰＰを供給するようにしているが、予備書込み期間ＰＣ１、ＰＣ２中に複数の予備書込みパルスＰＰを供給するようにしても良い。例えば、図８に示すように、例えば、表示データ書込みパルスＤＰ１に対する予備書込み期間ＰＣ１中に２回の予備書込みパルスＰＰ１、ＰＰ１’を供給するようにして、予備書込み期間ＰＣ１、ＰＣ２中に２回の予備書込みパルスＰＰを供給するようにしても良い。
【００６１】
このように、予備書込み期間中に複数の予備書込みパルスＰＰを供給するようにした場合には、予備書込み電圧ＲＶ（例えば白を表示する電圧）を安定した状態で保持することができ、表示データ電圧ＤＶを書き込んだ際の応答速度を安定して速くすることができる。
【００６２】
また、上述した第１および第２の実施形態においては、データラインに印加する予備書込み電圧ＲＶおよび表示データ電圧ＤＶを基準電圧作成回路６およびデータドライバ１１−３にて作成するようにしていたが、データドライバ１１−３のみで作成するようにしても良いし、他の回路にて予備書込み電圧ＲＶおよび表示データ電圧ＤＶを作成するようにしても良い。
【００６３】
また、上述した第１および第２の実施形態に示した予備書込みパルスＰＰおよび表示データ書込みパルスＤＰに限らず、図９に示すような予備書込みパルスＰＰ−Ａ、ＰＰ−Ｂ、ＰＰ−Ｃおよび表示データ書込みパルスＤＰ−Ａ、ＤＰ−Ｂ、ＤＰ−Ｃを用いるようにしても良い。
【００６４】
図９は、予備書込みパルスおよび表示データ書込みパルスの他の例を示す図である。
図９において、ＰＣＴＬ０〜３は、図４（Ｂ）に示した信号と同様のパルス制御信号であり、パルス制御信号ＰＣＴＬ１の１クロック後にパルス制御信号ＰＣＴＬ２が出力され、パルス制御信号ＰＣＴＬ２の１クロック後にパルス制御信号ＰＣＴＬ３が出力される。
【００６５】
予備書込みパルスＰＰ−Ａは、パルス制御信号ＰＣＴＬ１の立ち上がりとともに、ゲートパルス生成回路４１にて生成される２クロック幅のゲートパルスＧＰの位相を１クロック前にずらしたものである。この予備書込みパルスＰＰ−Ａは、タイミングコントローラ３の制御により、ゲート制御信号生成回路４からパルス制御信号ＰＣＴＬ１を通常よりも１クロック早く（時刻Ｔ０にて）出力する、すなわちパルス制御信号ＰＣＴＬ０により生成することができる。
【００６６】
また、表示データ書込みパルスＤＰ−Ａは、時刻Ｔ１にてパルス制御信号ＰＣＴＬ１の立ち上がりとともに、ゲートパルス生成回路４１にて生成される２クロック幅のゲートパルスＧＰを、パルス制御信号ＰＣＴＬ１を用いてゲートパルスマスク回路４２にてマスク処理することにより生成することができる。
【００６７】
このような予備書込みパルスＰＰ−Ａ、表示データ書込みパルスＤＰ−Ａを用いたとしても、データラインＤＬにより印加される電圧ＲＶ、ＤＶを画素に供給するタイミングである予備書込みパルスＰＰ−Ａ、表示データ書込みパルスＤＰ−Ａの立下るタイミング（それぞれ時刻Ｔ２、Ｔ３）は変化しないため、上述した第１および第２の実施形態に示した液晶表示装置と同様に動作させることができる。
【００６８】
同様に、パルス制御信号ＰＣＴＬ０の立ち上がりとともに生成される２クロック幅のゲートパルスＧＰによる予備書込みパルスＰＰ−Ｂ、およびパルス制御信号ＰＣＴＬ０の立ち上がりとともに生成される２クロック幅のゲートパルスＧＰの位相を１クロック後にずらしたものあるいはパルス制御信号ＰＣＴＬ１の立ち上がりとともに生成される２クロック幅のゲートパルスＧＰによる表示データ書込みパルスＤＰ−Ｂを用いても、上述した第１および第２の実施形態に示した液晶表示装置と同様に動作させることができる。
【００６９】
また、同様に、パルス制御信号ＰＣＴＬ１の立ち上がりとともに生成される２クロック幅のゲートパルスＧＰを、パルス制御信号ＰＣＴＬ２およびＰＣＴＬ１を用いてそれぞれマスク処理して得られる予備書込みパルスＰＰ−Ｃおよび表示データ書込みパルスＤＰ−Ｃを用いても、上述した第１および第２の実施形態に示した液晶表示装置と同様に動作させることができる。
このように、予備書込みパルスＰＰ、表示データ書込みパルスＤＰには、時刻Ｔ２、Ｔ３にてそれぞれ立下る任意のパルス信号を用いることができる。
【００７０】
また、上述した第１および第２の実施形態においては、液晶表示装置を一例として示したが、本発明は液晶表示装置に限らず、ＰＤＰ（Plasma Display Panel：プラズマディスプレイパネル）、ＥＬ（Electro Luminescence：エレクトロ・ルミネセンス）装置、表示部にＬＥＤ（Light Emitting Diode：発光ダイオード）を用いた表示装置等のマトリクス表示装置に適用することができるものである。
【００７１】
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
本発明の諸態様を付記として以下に示す。
【００７２】
（付記１）複数の画素がマトリクス状に配設されたマトリクス表示装置であって、
上記複数の画素に表示画像に応じた表示画像電圧をそれぞれ供給する複数のデータ信号線と、
上記データ信号線により供給される表示画像電圧を上記複数の画素に供給するために上記複数の画素を走査する複数の走査信号線とを備え、
上記画素に表示画像電圧を供給する所定時間前に、当該画素に表示画像電圧とは異なる予備書込み電圧を供給するようにしたことを特徴とするマトリクス表示装置。
【００７３】
（付記２）上記予備書込み電圧は、一定の電圧であることを特徴とする付記１に記載のマトリクス表示装置。
（付記３）上記予備書込み電圧は、上記データ信号線を介して上記画素に供給することを特徴とする付記１に記載のマトリクス表示装置。
（付記４）上記表示画像電圧と上記予備書込み電圧との何れか一方を選択し、選択した電圧を上記データ信号線を介して上記画素に供給するためのスイッチング回路をさらに備えたことを特徴とする付記３に記載のマトリクス表示装置。
（付記５）上記データ信号線は、上記予備書込み電圧を供給した後、上記予備書込み電圧から電圧を切り換えて上記表示画像電圧を供給するように駆動されることを特徴とする付記３に記載のマトリクス表示装置。
【００７４】
（付記６）上記走査信号線は、上記表示画像電圧を上記画素に供給するための表示画像書込み信号と、上記予備書込み電圧を上記画素に供給するための予備書込み信号とを上記画素に供給することを特徴とする付記３に記載のマトリクス表示装置。
【００７５】
（付記７）上記表示画像書込み信号および上記予備書込み信号は、パルス状の信号であり、上記表示画像書込み信号は、上記データ信号線を介して上記表示画像電圧が上記画素に供給されているときに立下り、上記表示画像書込み信号は、上記データ信号線を介して上記予備書込み電圧が上記画素に供給されているときに立下ることを特徴とする付記６に記載のマトリクス表示装置。
（付記８）上記データ信号線は、上記予備書込み電圧を供給した後、上記予備書込み電圧から電圧を切り換えて上記表示画像電圧を供給するように駆動され、上記複数の走査信号線の何れか１つの走査信号線にて上記表示画像書込み信号が供給されるとともに、上記１つの走査信号線とは異なる少なくとも１つの走査信号線にて上記予備書込み信号が供給されることを特徴とする付記６に記載のマトリクス表示装置。
【００７６】
（付記９）上記表示画像書込み信号と上記予備書込み信号とは、信号幅および位相の少なくとも一方が異なることを特徴とする付記６に記載のマトリクス表示装置。
（付記１０）上記表示画像書込み信号と上記予備書込み信号とは信号幅が異なり、
上記表示画像書込み信号を生成するパルス生成回路と、
上記パルス生成回路により生成された上記表示画像書込み信号を所定の信号でマスクして上記予備書込み信号を生成するパルスマスク回路とをさらに備えたことを特徴とする付記６に記載のマトリクス表示装置。
【００７７】
（付記１１）上記画素に供給される表示画像電圧に係る表示画像にてコントラストの低下が発生する場合には、当該画素に対する上記予備書込み電圧の供給を停止することを特徴とする付記１に記載のマトリクス表示装置。
（付記１２）上記予備書込み電圧を上記画素に供給するための予備書込み信号を上記走査信号線を介して上記画素に供給することを抑止することにより、上記画素に対する上記予備書込み電圧の供給を停止することを特徴とする付記１１に記載のマトリクス表示装置。
（付記１３）上記表示画像にて発生するコントラストの低下は表示画像電圧によるものであり、上記表示画像電圧が所定の値より小さい場合には、画素に対する上記予備書込み電圧の供給を停止することを特徴とする付記１１に記載のマトリクス表示装置。
（付記１４）上記画素に供給される表示画像電圧に係る表示画像にてコントラストの低下が発生する場合には、上記予備書込み電圧として上記表示画像電圧を供給することを特徴とする付記１に記載のマトリクス表示装置。
【００７８】
（付記１５）複数のデータ信号線と複数の走査信号線の交点に複数の画素がマトリクス状に配設されたマトリクス表示装置の駆動方法であって、
上記画素に表示画像に応じた表示画像電圧を供給する所定時間前に、当該画素に表示画像電圧とは異なる予備書込み電圧を供給するようにしたことを特徴とするマトリクス表示装置の駆動方法。
【００７９】
（付記１６）上記予備書込み電圧は、一定の電圧であることを特徴とする付記１５に記載のマトリクス表示装置の駆動方法。
（付記１７）上記データ信号線を介して上記予備書込み電圧を上記画素に供給した後、連続して上記表示画像電圧を供給するように上記データ信号線を駆動することを特徴とする付記１５に記載のマトリクス表示装置の駆動方法。
【００８０】
（付記１８）上記予備書込み電圧を上記画素に供給するための予備書込み信号を上記画素に供給した所定時間後に、上記予備書込み信号に対して信号幅および位相の少なくとも一方が異なり、上記表示画像電圧を上記画素に供給するための表示画像書込み信号を上記画素に供給することを特徴とする付記１５に記載のマトリクス表示装置の駆動方法。
（付記１９）上記予備書込み信号は、上記表示画像書込み信号を所定の信号によりマスクして生成することを特徴とする付記１８に記載のマトリクス表示装置の駆動方法。
【００８１】
【発明の効果】
本発明によれば、応答前および応答後に表示画像として表示する画像の階調変化にかかわらず、表示装置における応答速度を速くし、表示画像を速やかに表示することができるとともに、表示画像のコントラストの低下を抑止することができる。
【図面の簡単な説明】
【図１】第１の実施形態によるマトリクス表示装置を適用した液晶表示装置の一構成例を示すブロック図である。
【図２】第１の実施形態における液晶表示装置を駆動する駆動波形の一例を示す図である。
【図３】表示データ電圧および予備書込み電圧を生成する動作を説明するための図である。
【図４】表示データ書込みパルスおよび予備書込みパルスを生成する動作を説明するための図である。
【図５】第１の実施形態における液晶表示装置の動作を示すタイミングチャートである。
【図６】第２の実施形態によるマトリクス表示装置を適用した液晶表示装置の一構成例を示すブロック図である。
【図７】第２の実施形態における液晶表示装置の動作を示すタイミングチャートである。
【図８】液晶表示装置の動作を示すタイミングチャートの他の例を示す図である。
【図９】予備書込みパルスおよび表示データ書込みパルスの他の例を示す図である。
【図１０】表示画素の階調変化に対する応答速度の一例を示す図である。
【符号の説明】
１ 信号源
２ 制御回路
３ タイミングコントローラ
４ ゲート制御信号生成回路
６ 基準電圧作成回路
７ 電源回路
８ ゲート駆動回路
９ データ駆動回路
１０−１〜１０−ｎ ゲートドライバ
１１−１〜１１−ｍ データドライバ
１２−１〜１２−ｎ 画素
１３ 表示部
Ｇ１〜Ｇｎ スキャンライン
ＤＬ データライン
Claims (3)
- 複数の画素がマトリクス状に配設されたマトリクス表示装置であって、
上記複数の画素に表示画像に応じた表示画像電圧をそれぞれ供給する複数のデータ信号線と、
上記データ信号線により供給される表示画像電圧を上記複数の画素に供給するために上記複数の画素を走査する複数の走査信号線とを備え、
上記画素に表示画像電圧を供給する所定時間前に当該画素に表示画像電圧とは異なる予備書込み電圧を供給するようにし、かつ上記画素に供給される表示画像電圧に係る表示画像にてコントラストの低下が発生する場合には当該画素に対する上記予備書込み電圧の供給を停止し、
上記予備書込み電圧を、上記データ信号線を介して上記画素に供給し、
上記表示画像電圧を上記画素に供給するための表示画像書込み信号と、上記表示画像書込み信号とは信号幅が異なり、上記予備書込み電圧を上記画素に供給するための予備書込み信号とを、上記走査信号線により上記画素に供給し、
上記表示画像電圧と上記予備書込み電圧との何れか一方を選択し、選択した電圧を上記データ信号線を介して上記画素に供給するためのスイッチング回路と、
上記表示画像書込み信号を生成するパルス生成回路と、
上記パルス生成回路により生成された上記表示画像書込み信号を所定の信号でマスクして上記予備書込み信号を生成するパルスマスク回路とをさらに備えたことを特徴とするマトリクス表示装置。 - 上記予備書込み電圧は、一定の電圧であることを特徴とする請求項１に記載のマトリクス表示装置。
- 上記データ信号線は、上記予備書込み電圧を供給した後、上記予備書込み電圧から電圧を切り換えて上記表示画像電圧を供給するように駆動されることを特徴とする請求項１に記載のマトリクス表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001358351A JP4187962B2 (ja) | 2001-11-22 | 2001-11-22 | マトリクス表示装置 |
| US10/095,137 US7173588B2 (en) | 2001-11-22 | 2002-03-11 | Matrix display device having switching circuit for selecting either a picture voltage or a pre-write voltage for picture elements |
| TW091104839A TW550536B (en) | 2001-11-22 | 2002-03-14 | Matrix display device and method of driving matrix display device |
| KR1020020014414A KR20030043569A (ko) | 2001-11-22 | 2002-03-18 | 매트릭스 표시 장치 및 매트릭스 표시 장치의 구동 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001358351A JP4187962B2 (ja) | 2001-11-22 | 2001-11-22 | マトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003162256A JP2003162256A (ja) | 2003-06-06 |
| JP4187962B2 true JP4187962B2 (ja) | 2008-11-26 |
Family
ID=19169543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001358351A Expired - Fee Related JP4187962B2 (ja) | 2001-11-22 | 2001-11-22 | マトリクス表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7173588B2 (ja) |
| JP (1) | JP4187962B2 (ja) |
| KR (1) | KR20030043569A (ja) |
| TW (1) | TW550536B (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4177065B2 (ja) | 2002-10-03 | 2008-11-05 | 三菱電機株式会社 | 液晶表示装置 |
| JP2004271672A (ja) * | 2003-03-06 | 2004-09-30 | Pioneer Electronic Corp | 表示パネルの駆動装置 |
| JP2004301989A (ja) * | 2003-03-31 | 2004-10-28 | Fujitsu Display Technologies Corp | 液晶表示パネルの駆動方法及び液晶表示装置 |
| JP4105132B2 (ja) * | 2003-08-22 | 2008-06-25 | シャープ株式会社 | 表示装置の駆動回路、表示装置および表示装置の駆動方法 |
| CN100371781C (zh) * | 2004-04-21 | 2008-02-27 | 钰瀚科技股份有限公司 | 增进影像灰阶响应速度的方法 |
| EP1598806A1 (en) * | 2004-05-19 | 2005-11-23 | Vastview Technology Inc. | Method and device for driving liquid crystal display |
| JP4623712B2 (ja) * | 2004-07-02 | 2011-02-02 | ルネサスエレクトロニクス株式会社 | 階調電圧選択回路、ドライバ回路、液晶駆動回路、液晶表示装置 |
| KR101136791B1 (ko) * | 2004-12-27 | 2012-04-19 | 엘지디스플레이 주식회사 | 입체영상표시장치용 인터페이스 회로부와 이를 이용한 3디입체영상 구동방법 |
| US7663594B2 (en) * | 2005-05-17 | 2010-02-16 | Lg Display Co., Ltd. | Liquid crystal display device with charge sharing function and driving method thereof |
| KR101256921B1 (ko) * | 2006-02-06 | 2013-04-25 | 삼성디스플레이 주식회사 | 게이트 구동유닛 및 이를 갖는 표시장치 |
| TWI336461B (en) * | 2007-03-15 | 2011-01-21 | Au Optronics Corp | Liquid crystal display and pulse adjustment circuit thereof |
| TWI423212B (zh) * | 2010-01-26 | 2014-01-11 | Himax Tech Ltd | 平面顯示器的共電壓產生器及方法 |
| US10580344B2 (en) * | 2016-01-14 | 2020-03-03 | Kopin Corporation | Variable duty cycle display scanning method and system |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0442211A (ja) * | 1990-06-08 | 1992-02-12 | Matsushita Electric Ind Co Ltd | 液晶パネルの駆動方法 |
| JPH07113713B2 (ja) | 1992-11-26 | 1995-12-06 | カシオ計算機株式会社 | 液晶パネルの駆動方法 |
| JP3482683B2 (ja) * | 1994-04-22 | 2003-12-22 | ソニー株式会社 | アクティブマトリクス表示装置及びその駆動方法 |
| JPH1097224A (ja) * | 1996-09-24 | 1998-04-14 | Toshiba Corp | 液晶表示装置 |
| JP3613940B2 (ja) * | 1997-08-29 | 2005-01-26 | ソニー株式会社 | ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路 |
| JPH11142807A (ja) * | 1997-11-13 | 1999-05-28 | Nec Ic Microcomput Syst Ltd | 液晶駆動回路および液晶駆動方法 |
| JP3734629B2 (ja) | 1998-10-15 | 2006-01-11 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 表示装置 |
| JP3589395B2 (ja) | 1999-03-29 | 2004-11-17 | シャープ株式会社 | 液晶表示装置 |
| JP2000298259A (ja) * | 1999-04-15 | 2000-10-24 | Victor Co Of Japan Ltd | 液晶表示装置の駆動方法 |
| JP3385530B2 (ja) * | 1999-07-29 | 2003-03-10 | 日本電気株式会社 | 液晶表示装置およびその駆動方法 |
| US6320565B1 (en) * | 1999-08-17 | 2001-11-20 | Philips Electronics North America Corporation | DAC driver circuit with pixel resetting means and color electro-optic display device and system incorporating same |
| JP3777913B2 (ja) * | 1999-10-28 | 2006-05-24 | 株式会社日立製作所 | 液晶駆動回路及び液晶表示装置 |
| JP4277148B2 (ja) * | 2000-01-07 | 2009-06-10 | シャープ株式会社 | 液晶表示装置及びその駆動方法 |
| JP2001305509A (ja) * | 2000-04-10 | 2001-10-31 | Ind Technol Res Inst | マルチステージ液晶ディスプレイ充電の駆動回路 |
| US6850218B2 (en) * | 2000-12-18 | 2005-02-01 | Brillian Corporation | Frame prewriting in a liquid crystal display |
| US6636196B2 (en) * | 2001-06-08 | 2003-10-21 | Koninklijke Philips Electronics N.V. | Electro-optic display device using a multi-row addressing scheme |
| US6738036B2 (en) * | 2001-08-03 | 2004-05-18 | Koninklijke Philips Electronics N.V. | Decoder based row addressing circuitry with pre-writes |
-
2001
- 2001-11-22 JP JP2001358351A patent/JP4187962B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-11 US US10/095,137 patent/US7173588B2/en not_active Expired - Lifetime
- 2002-03-14 TW TW091104839A patent/TW550536B/zh not_active IP Right Cessation
- 2002-03-18 KR KR1020020014414A patent/KR20030043569A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003162256A (ja) | 2003-06-06 |
| KR20030043569A (ko) | 2003-06-02 |
| TW550536B (en) | 2003-09-01 |
| US7173588B2 (en) | 2007-02-06 |
| US20030095117A1 (en) | 2003-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3229250B2 (ja) | 液晶表示装置における画像表示方法及び液晶表示装置 | |
| JP5183871B2 (ja) | 液晶表示装置とその駆動方法 | |
| CN111210784B (zh) | 数据驱动电路、显示面板和显示装置 | |
| US7362299B2 (en) | Liquid crystal display device, driving circuit for the same and driving method for the same | |
| JP4187962B2 (ja) | マトリクス表示装置 | |
| KR101213810B1 (ko) | 액정표시소자의 구동 장치 및 방법 | |
| JP5734951B2 (ja) | 表示装置およびその駆動方法、ならびに液晶表示装置 | |
| KR20140011388A (ko) | 표시 장치 및 그 구동 방법 | |
| US20130127930A1 (en) | Video signal line driving circuit and display device provided with same | |
| JP2006526162A (ja) | 電気泳動ディスプレイの駆動 | |
| CN113450709A (zh) | 显示装置和使用显示装置驱动显示面板的方法 | |
| KR101340989B1 (ko) | 전기영동 표시장치와 그 구동방법 | |
| KR20060017537A (ko) | 전기 영동 디스플레이 유닛 | |
| CN115394238A (zh) | 显示装置 | |
| US20110115768A1 (en) | Method of driving electro-optical device, electro-optical device, and electronic apparatus | |
| KR101286528B1 (ko) | 액정표시장치 및 그의 구동 방법 | |
| KR101192759B1 (ko) | 액정 표시장치의 구동장치 및 구동방법 | |
| JP2005250065A (ja) | ディスプレイパネル駆動方法，ドライバ，及びディスプレイパネル駆動用プログラム | |
| KR101973405B1 (ko) | 액정표시장치 | |
| JP2002297100A (ja) | 液晶表示装置ならびにそれを備える携帯電話機および携帯情報端末機器 | |
| KR101785339B1 (ko) | 공통전압 드라이버 및 이를 포함하는 액정표시장치 | |
| JP2008158189A (ja) | アクティブマトリクス基板、電気光学装置及び電子機器 | |
| KR101264704B1 (ko) | 액정표시장치 및 그의 구동 방법 | |
| JP2005148362A (ja) | Ｔｆｔ液晶パネルの駆動方法及びｔｆｔ液晶パネル駆動モジュール | |
| JP4506355B2 (ja) | 電源回路、駆動装置、電気光学装置、電子機器及び駆動電圧供給方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040416 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060113 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060126 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060310 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080910 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |