JP4185095B2

JP4185095B2 - 液晶表示装置及びその駆動方法

Info

Publication number: JP4185095B2
Application number: JP2005366716A
Authority: JP
Inventors: 信浩姜; 鎮鉄洪; 成哲河
Original assignee: エルジーディスプレイカンパニーリミテッド
Priority date: 2005-06-28
Filing date: 2005-12-20
Publication date: 2008-11-19
Anticipated expiration: 2025-12-20
Also published as: US20060290637A1; US7570243B2; TWI336459B; CN100479024C; CN1889165A; KR20070000881A; TW200701147A; JP2007011262A; KR101167407B1

Description

本発明は、液晶表示装置に係り、特に、データ集積回路の発熱温度を下げ、消費電力を低減するようにした液晶表示装置及びその駆動方法に関する。

液晶表示装置(ＬＣＤ)は、ビデオ信号に応じて、液晶セルの光透過率を調節することで画像を表示する。

アクティブマトリックス型の液晶表示装置は、スイッチング素子の能動的な制御が可能であるため、動画の具現に有利である。アクティブマトリックス型の液晶表示素子に使用されるスイッチング素子には、一般的に薄膜トランジスタ(以下、「ＴＦＴ」と言う。)が利用されている。

図１を参照すると、このような液晶表示装置は、図１のように、多数のデータライン５と多数のゲートライン６とが交差し、その交差部に液晶セルを駆動するためのＴＦＴ(図示せず)が形成された液晶表示パネル２と、データライン５にデータを供給するためのデータ駆動部３と、ゲートライン６にスキャンパルスを供給するためのゲート駆動部４と、データ駆動部３とゲート駆動部４とを制御するためのタイミングコントローラ１とを備える。

液晶表示パネル２は、２枚のガラス基板(図示せず)の間に液晶が注入され、この２枚のガラス基板のうち下部ガラス基板上に、データライン５とゲートライン６とが直交する。対応するデータライン５と対応するゲートライン６との交差部に形成されたＴＦＴは、ゲートライン６からのスキャンパルスに応じて、データライン５からのデータを液晶セルに供給する。このように、ＴＦＴのゲート電極(図示せず)は、ゲートライン６に接続され、ソース電極(図示せず)は、データライン５に接続される。また、ＴＦＴのドレイン電極(図示せず)は、液晶セル(Ｃｌｃ)の画素電極に接続される。なお、液晶表示パネル２の下部ガラス基板上には、液晶セルの電圧を保持させるためのストレージキャパシター(Ｃｓｔ)(図示せず)が形成される。

タイミングコントローラ１は、システムまたはユニット(図示せず)からデジタルビデオデータ信号(ＲＧＢ)、水平同期信号(Ｈ)、垂直同期信号(Ｈ、Ｖ)及びクロック信号(ＣＬＫ)を入力され、ゲート駆動部４を制御するためのゲート制御信号(ＧＤＣ)を発生すると共に、データ駆動部３を制御するためのデータ制御信号(ＤＤＣ)を発生する。また、タイミングコントローラ１は、受信されたデータ信号(ＲＧＢ)をデータ駆動部３に供給する。データ制御信号(ＤＤＣ)は、ソースシフトクロック(ＳＳＣ)、ソーススタートパルス(ＳＳＰ)、極性制御信号(ＰＯＬ)及びソース出力イネイブル信号(ＳＯＥ)などを含み、データ駆動部３に供給される。ゲート制御信号(ＧＤＣ)は、ゲートスタートパルス(ＧＳＰ)、ゲートシフトクロック(ＧＳＣ)、及びゲート出力イネイブル(ＧＯＥ)を含み、ゲート駆動部４に供給される。

ゲート駆動部４は、タイミングコントローラ１からのゲート制御信号(ＧＤＣ)に応じて、スキャンパルスを順次発生するシフトレジスタ、スキャンパルスのスイング幅を液晶セル(Ｃｌｃ)の駆動に適するレベルでシフトさせるためのレベルシフター、出力バッファーなどから構成される。このゲート駆動部４は、スキャンパルスをゲートライン６に供給することにより、そのゲートライン６に接続されたＴＦＴをターンオン(制御)し、データの画素電圧、即ちアナログガンマ補償電圧が供給される１水平ラインの液晶セル(Ｃｌｃ)を選択する。データ駆動部３から発生するデータは、スキャンパルスにより選択された水平ラインの液晶セル(Ｃｌｃ)に供給される。

データ駆動部３は、タイミングコントローラ１から供給されるデータ駆動制御信号(ＤＤＣ)に応じて、データをデータライン５に供給する。このデータ駆動部３は、タイミングコントローラ１からのデジタルデータ(ＲＧＢ)をサンプリングし、そのデータをラッチした後、そのデータをアナログガンマ電圧に変換する。このデータ駆動部３は、図２に示されているような構成を有する多数のデータ集積回路(以下、「ＩＣ」と言う。)3Aを含む。

それぞれのデータＩＣ3Aは、図２のように、タイミングコントローラ１からデジタルデータ(ＲＧＢ)が入力されるデータレジスタ２１と、サンプリングクロックを発生するためのシフトレジスタ２２と、シフトレジスタ２２とｋ(但し、ｋは、ｍより小さい整数)個のデータラインＤＬ１〜ＤＬｋとの間に接続された第１のラッチ２３、第２のラッチ２４、デジタル／アナログ変換器(以下、「ＤＡＣ」と言う。)２５と、出力回路２６と、ガンマ電圧供給部２７と、を備える。
データレジスタ２１は、タイミングコントローラ１からのデジタルデータ(ＲＧＢ)を第１のラッチ２３に供給する。シフトレジスタ２２は、タイミングコントローラ１からのソーススタートパルス(ＳＳＰ)をソースサンプリングクロック信号(ＳＳＣ)に応じてシフトさせ、サンプリング信号を発生させる。また、シフトレジスタ２２は、ソーススタートパルス(ＳＳＰ)をシフトさせ、シフトレジスタ２２から次の段のＩＣ3Aにキャリー信号(ＣＡＲ)を伝達する。第１のラッチ２３は、シフトレジスタ２２から順次入力されるサンプリング信号に応じて、データレジスタ２１から受信したデジタルデータ(ＲＧＢ)を順次サンプリングする。第２のラッチ２４は、第１のラッチ２３から入力されるデータをラッチした後、このラッチしたデータをタイミングコントローラ１から受信したソース出力イネイブル信号(ＳＯＥ)に応じて、出力する。ＤＡＣ２５は、第２のラッチ２４からのデータとガンマ電圧供給部２７からのガンマ電圧(ＤＧＨ、ＤＧＬ)を変換させる。ガンマ電圧(ＤＧＨ、ＤＧＬ)は、デジタル入力データの２個の階調値それぞれに対応するアナログ電圧である。出力回路２６は、データラインそれぞれに接続された出力バッファーを含む。ガンマ電圧供給部２７は、ガンマ基準電圧を細分化し、各階調に対応するガンマ電圧をＤＡＣ２５に供給する。

このようなデータＩＣ3Aは、液晶表示装置が相対的に大型化され、実質的に高精細化されるにつれ、負荷が増加し、駆動周波数が上昇して発熱量が多くなる。このようなデータＩＣ3Aの発熱により、データＩＣ3Aの駆動信頼性が落ち、さらには発火するなどの安全上、危険性が大きくなっている。データＩＣ3Aの発熱を起こす主要原因は、図３のように、出力バッファー２６ａである。即ち、この出力バッファー２６ａの対応する内部抵抗の成分を通じて流れる電流(ｉ_SOURCE及びｉ_ＳＩＮＫ)による電力消耗によりデータＩＣ3Aが発熱する。

液晶セルの充電特性を改善し、消費電力を低減させるために、データＩＣは、チャージシェアー方式またはプレチャージ方式を用いて作動するように構成されつつある。チャージシェアー方式では、隣接するデータラインを接続させ、そのデータラインの間のチャージシェアーにより発生するチャージシェアー電圧でデータラインをプレチャージした後、データラインを分離した状態で、データ電圧が各データラインに供給される。プレチャージ方式では、予め設定された外部電圧であるプレチャージ電圧でデータラインをプレチャージさせた後、データ電圧がそのデータラインに供給される。

チャージシェアー方式は、図４のように、チャージシェアー電圧(Ｖｓｈａｒｅ)が、データ電圧に変換されるか、または転換される際、出力バッファー駆動区間から出力バッファー２６ａに多くの電流が流れ、発熱と消費電力が増加する。プレチャージ方式は、図５のように、出力バッファー２６ａの駆動領域の電圧はデータ電圧が比較的に高い場合、初期にデータＩＣ3Aに供給される比較的に高い外部電圧のホワイトまたはグリッド電圧から供給されるプレチャージ電圧(＋Ｖｐｒｅ及び−Ｖｐｒｅ)まで下がり、データＩＣ3Aの温度を下げることができる。しかし、高い外部電圧の中間点より低いデータ電圧で、比較的に高い外部電圧から供給されるプレチャージ電圧＋Ｖｐｒｅ、−Ｖｐｒｅにより、低いデータ電圧のプレチャージ駆動領域５１、５２ではデータＩＣ3Aの温度が上昇し、消費電力が急増する。

従って、本発明の目的は、データ集積回路の発熱温度を下げ、消費電力を低減するようにした液晶表示装置及びその駆動方法を提供することにある。

本発明による液晶表示装置は、第１の出力制御信号に応じて、チャージシェアー電圧をデータラインに出力する第１のトランジスタを含む。第２のトランジスタは、第１の出力制御信号から位相が遅延された第２の出力制御信号に応じて、チャージシェアー電圧よりも大きいプレチャージ電圧をデータラインに出力する。第３のトランジスタは、第１及び第２の出力制御信号に応じて、データ電圧をデータラインに出力する。論理回路は、出力制御信号及びデータ電圧の極性を制御する極性制御信号に応じて、トランジスタを制御する。

本発明による液晶表示装置の駆動方法は、第１の出力制御信号に応じて、チャージシェアー電圧をデータラインに出力する段階を含む。提案された方法で、第１の出力制御信号に対して、位相が遅延された第２の出力制御信号に応じて、チャージシェアー電圧よりも大きいプレチャージ電圧がデータラインに出力されるか、供給される。また、第１及び第２の出力制御信号のうち少なくとも一つに応じて、データ電圧がデータラインに供給される。

本発明による液晶表示装置とその駆動方法は、チャージシェアー電圧でデータラインを１次プレチャージさせた後、そのチャージシェアー電圧よりも高いプレチャージ電圧でデータラインを２次プレチャージさせ、出力バッファーの動作を減らすことにより、データＩＣの発熱温度を下げ、消費電力を低減させることができる。

以下、図６乃至図７を参照し、本発明の望ましい実試形態に対して説明する。

図６は、本発明の実施形態による液晶表示装置のデータＩＣの回路構成を示す回路図であり、図７は、図６に示されているソース出力イネイブル信号(ＳＯＥ１、ＳＯＥ２)と極性制御信号(ＰＯＬ)との波形を示す波形図である。

図６及び図７を参照すれば、本発明の実施形態による液晶表示装置のデータＩＣは、データレジスタ６１、ラッチ６２、ＤＡＣ６３、出力バッファー６４、ＡＮＤゲート６５、６６、ＯＲゲート６７、及びトランジスタｐＴ(６８)、ｎＴ１(６９)、ｎＴ２(７０)、ｎＴ３(７１)を備える。

図７において、第１のソース出力イネイブル信号ＳＯＥ１（７２)は、チャージシェアー電圧Ｖ−Ｓｈａｒｅ（７３)の出力を指示する制御信号であり、第２のソース出力イネイブル信号ＳＯＥ２（７４)は、プレチャージ電圧Ｖ−ＰＯＳ（７５）、Ｖ−ＮＥＧ（７６)の出力を指示する制御信号である。第２のソース出力イネイブル信号ＳＯＥ２（７４)は、第１のソース出力イネイブル信号ＳＯＥ１（７２)の一パルス幅だけシフトされる。このソース出力イネイブル信号ＳＯＥ１（７２）、ＳＯＥ２（７４)は、１水平期間の間隔に発生する。極性制御信号ＰＯＬ（７７)は、１水平期間周期で、その論理値が反転され、液晶表示パネルのデータラインに供給されるデータ電圧の極性を制御する。このようなソース出力イネイブル信号ＳＯＥ１（７２）、ＳＯＥ２（７４)と極性制御信号ＰＯＬ（７７)とは、タイミングコントローラから発生させる。

データレジスタ６１は、タイミングコントローラからのデジタルデータをラッチ６２に供給する。ラッチ６２は、シフトレジスタ(図示せず)から順次入力されるサンプリング信号に応じて、データレジスタ６１からのデジタルデータを順次サンプリングし、ラッチした後、出力してデータの直列体系を並列体系に変換する。ＤＡＣ６３は、ラッチ６２からのデータをアナログガンマ電圧に変換する。出力バッファー６４は、ＤＡＣ６３からのガンマアナログ電圧を失うことなくｐ-型トランジスタｐＴ（６８)のドレイン端子に供給する。

第１のソース出力イネイブル信号ＳＯＥ１（７２)は、第１のn-型トランジスタｎＴ１（６９)を制御し、プレチャージ電圧Ｖ−ＰＯＳ（７５）、Ｖ−ＮＥＧ（７６)に先立って、チャージシェアー電圧Ｖ−Ｓｈａｒｅ（７３)で液晶表示パネルのデータラインをプレチャージさせる。

第１のn-型トランジスタｎＴ１（６９)のゲート端子には、第１のソース出力イネイブル信号ＳＯＥ１（７２)が供給される。更に、第１のn-型トランジスタｎＴ１（６９)のドレイン端子は、チャージシェアー電圧Ｖ−Ｓｈａｒｅ（７３)に接続され、ソース端子は、データＩＣの出力端子を経て、液晶表示パネルのデータラインに接続される。この第１のn-型トランジスタｎＴ１（６９)は、第１のソース出力イネイブル信号ＳＯＥ１（７２)に応じて、チャージシェアー電圧Ｖ−Ｓｈａｒｅ（７３)を液晶表示パネルのデータラインに供給する。

ＯＲゲート６７は、第１のソース出力イネイブル信号ＳＯＥ１（７２)と第２のソース出力イネイブル信号ＳＯＥ２（７４)とを論理和演算して出力信号を発生し、その第２のソース出力信号を通じてｐ-型トランジスタｐＴ（６８)を制御する。

ｐ-型トランジスタｐＴ（６８)のゲート端子は、ＯＲゲート６７の出力端に接続され、ドレイン端子は、出力バッファー６４の出力端に接続される。更に、ｐ-型トランジスタｐＴ（６８)のソース端子は、データＩＣの出力端子を経て、液晶表示パネルのデータラインに接続される。このｐ-型トランジスタｐＴ（６８)は、ＯＲゲート６７の出力に応じて、出力バッファー６４からのデータ電圧を液晶表示パネルのデータラインに供給する。

第１のＡＮＤゲート６５の第１の入力端子には、第２のソース出力イネイブル信号ＳＯＥ２（７４)が供給され、第１のＡＮＤゲート６５の第２の入力端子には、極性制御信号ＰＯＬ（７７)が供給される。この第１のＡＮＤゲート６５は、第２のソース出力イネイブル信号ＳＯＥ２（７４)と極性制御信号ＰＯＬ（７７)とを論理和演算し、第２のn-型トランジスタｎＴ２（７０)を制御する。

第２のn-型トランジスタｎＴ２（７０)のゲート端子は、第１のＡＮＤゲート６５の出力端に接続され、ドレイン端子は、正極性プレチャージ電圧Ｖ−ＰＯＳ（７５)に接続される。更に、第２のn-型トランジスタｎＴ２（７０)のソース端子は、データＩＣの出力端子を経て、液晶表示パネルのデータラインに接続される。この第２のn-型トランジスタｎＴ２（７０)は、第１のＡＮＤゲート６５の出力に応じて、正極性プレチャージ電圧Ｖ−ＰＯＳ（７５)を液晶表示パネルのデータラインに供給する。

第２のＡＮＤゲート６６の第１の入力端子には、第２のソース出力イネイブル信号ＳＯＥ２（７４)が供給され、第２のＡＮＤゲート６６の第２の入力端子には、極性制御信号ＰＯＬ（７７)が供給される。第１の入力端子は、非反転入力端子であり、第２の入力端子は、反転入力端子である。この第２のＡＮＤゲート６６は、第２のソース出力イネイブル信号ＳＯＥ２（７４)と反転された極性制御信号ＰＯＬ（７７)とを論理和演算し、第３のn-型トランジスタｎＴ３（７１)を制御する。

第３のn-型トランジスタｎＴ３（７１)のゲート端子は、第２のＡＮＤゲート６６の出力端に接続され、ドレイン端子は、負極性プレチャージ電圧Ｖ−ＮＥＧ（７６)に接続される。また、第３のn-型トランジスタｎＴ３（７１)のソース端子は、データＩＣの出力端子を経て、液晶表示パネルのデータラインに接続される。この第３のn-型トランジスタｎＴ３（７１)は、第２のＡＮＤゲート６６の出力に応じて、負極性プレチャージ電圧Ｖ−ＶＥＧ（７６)を液晶表示パネルのデータラインに供給する。

一方、チャージシェアー電圧Ｖ−Ｓｈａｒｅ（７３)は、データＩＣの外部に配置された電源回路で別に発生させることもでき、データＩＣ内でデータラインのチャージシェアーにより生成される電圧であることもできる。このようなチャージシェアー電圧Ｖ−Ｓｈａｒｅ（７３)は、正極性プレチャージ電圧Ｖ−ＰＯＳ（７５)よりも低い場合と、更に負極性プレチャージ電圧Ｖ−ＮＥＧ（７６)よりも低い場合とで、２つ以上の電圧範囲に分けることができる。

本発明による液晶表示装置のデータＩＣは、図８のように、第１のソース出力イネイブル信号ＳＯＥ１（７２)に応じて、チャージシェアー電圧Ｖ−Ｓｈａｒｅ（７３)で液晶表示パネルのデータラインを１次プレチャージした後、第２のソース出力イネイブル信号ＳＯＥ２（７４)に応じて、プレチャージ電圧Ｖ−ＰＯＳ（７５）、Ｖ−ＮＥＧ（７６)でデータラインを２次プレチャージさせた後、データ電圧をデータラインに供給する。その結果、本発明によるデータＩＣは、図８のように、出力バッファー６４の動作区間を減らし、データＩＣの発熱温度を下げることができる。

一方、本発明によるデータＩＣにおいて、チャージシェアー電圧は、正極性プレチャージ電圧Ｖ−ＰＯＳよりも低い場合と、負極性プレチャージ電圧Ｖ−ＮＥＧよりも低い場合とで、二つ以上の電圧範囲に分けることができる。

上述したように、本発明による液晶表示装置及びその駆動方法は、チャージシェアー電圧でデータラインを１次プレチャージさせた後、そのチャージシェアー電圧よりも高いプレチャージ電圧でデータラインを２次プレチャージさせ、出力バッファーの動作を減らすことによって、データＩＣの発熱温度を下げ、消費電力を低減させることができる。

以上、説明した内容により、当業者であれば、本発明の技術思想を逸脱しない範囲内で様々な変更及び修正が可能であることが分かるだろう。よって、本発明の技術的範囲は、明細書における詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲により決められるべきである。

液晶表示装置を概略的に示すブロック図である。図１に示したデータ駆動部を詳細に示すブロック図である。図２のデータ駆動部の出力バッファー内の内部抵抗と、その内部抵抗を通じて流れる電流を示す回路図である。外部プレチャージ電圧でデータラインをプレチャージする一例に対応する波形図である。チャージシェアー電圧でデータラインをプレチャージする一例に対応する波形図である。本発明の実施形態による液晶表示装置のアナログサンプリング装置を示す回路図である。図６に示したソース出力イネイブル信号と、極性制御信号とを示す波形図である。図６の実施形態による液晶表示装置のデータ集積回路から出力される波形の一例を示す波形図である。

符号の説明

１：タイミングコントローラ
２：液晶表示パネル
３：データ駆動部
４：ゲート駆動部
２１、６１：データレジスタ
２２：シフトレジスタ
２３、２４、６２：ラッチ
２５、６３：デジタル／アナログ変換器（ＤＡＣ）
２６a、６４：出力バッファー
２７：ガンマ電圧供給部
６５、６６：ＡＮＤゲート
６７：ＯＲゲート

Claims

第１のソース出力信号により制御され、第１の出力制御信号に応じて、チャージシェアー電圧をデータラインに出力する第１のn−型トランジスタと、
データ電圧の極性が正極性である場合、前記第１の出力制御信号から位相−シフトされた第２の出力制御信号に応じて、前記チャージシェアー電圧よりも大きい正極性プレチャージ電圧を前記データラインに出力する第２のn−型トランジスタと、
前記データ電圧の極性が負極性である場合、前記第２の出力制御信号に応じて、負極性プレチャージ電圧を前記データラインに出力する第３のn−型トランジスタと、
第２のソース出力信号により制御され、データ電圧を液晶表示パネルのデータラインに供給するｐ−型トランジスタと、
前記出力制御信号及び前記データ電圧の極性を制御する極性制御信号に応じて、前記第１、第２、及び第３トランジスタを制御する論理回路とを備え、
前記論理回路は、前記第１の出力制御信号と第２の出力制御信号とを論理和演算し、前記ｐ−型トランジスタを制御するＯＲゲートと、前記第２の出力制御信号と前記極性制御信号とを論理積演算し、前記第２のn−型トランジスタを制御する第１のＡＮＤゲートと、
前記第２の出力制御信号と反転された前記極性制御信号とを論理積演算し、前記第３のn−型トランジスタを制御する第２のＡＮＤゲートと、を含むことを特徴とする液晶表示装置。
前記第２のソース出力信号は、前記第１のソース出力信号のパルス幅だけシフトされることを特徴とする請求項１に記載の液晶表示装置。
前記第１及び第２のソース出力信号は、周期的に発生することを特徴とする請求項１に記載の液晶表示装置。
前記極性制御信号は、それぞれの周期に対して反転された論理値を有し、液晶表示パネルのデータラインに供給されたデータ電圧の極性を制御することを特徴とする請求項１に記載の液晶表示装置。
前記ソース出力信号及び前記極性制御信号は、タイミングコントローラにより発生することを特徴とする請求項１に記載の液晶表示装置。
第１のn−型トランジスタが、第１のソース出力信号により制御され、第１の出力制御信号に応じて、チャージシェアー電圧をデータラインに供給する段階と、
データ電圧の極性が正極性である場合、前記第１の出力制御信号から位相−シフトされた第２の出力制御信号に応じて、第２のn−型トランジスタが前記チャージシェアー電圧よりも大きい正極性プレチャージ電圧を前記データラインに供給する段階と、
前記データ電圧の極性が負極性である場合、前記第２の出力制御信号に応じて、第３のn−型トランジスタが負極性プレチャージ電圧を前記データラインに供給する段階と、
ｐ−型トランジスタが、第２のソース出力信号により制御され、データ電圧を液晶表示パネルのデータラインに供給する段階と、
前記第１、第２、及び第３トランジスタが、前記出力制御信号及び前記データ電圧の極性を制御する極性制御信号に応じ、論理回路によって制御される段階とを含み、
前記論理回路は、前記第１の出力制御信号と第２の出力制御信号とを論理和演算し、前記ｐ−型トランジスタを制御するＯＲゲートと、前記第２の出力制御信号と前記極性制御信号とを論理積演算し、前記第２のn−型トランジスタを制御する第１のＡＮＤゲートと、
前記第２の出力制御信号と反転された前記極性制御信号とを論理積演算し、前記第３のn−型トランジスタを制御する第２のＡＮＤゲートと、を含むことを特徴とする液晶表示装置の駆動方法。
前記データ電圧は、第３のトランジスタを介して供給されることを特徴とする請求項６に記載の液晶表示装置の駆動方法。