KR101224459B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101224459B1
KR101224459B1 KR1020070064561A KR20070064561A KR101224459B1 KR 101224459 B1 KR101224459 B1 KR 101224459B1 KR 1020070064561 A KR1020070064561 A KR 1020070064561A KR 20070064561 A KR20070064561 A KR 20070064561A KR 101224459 B1 KR101224459 B1 KR 101224459B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
data
cell group
crystal cell
polarity
Prior art date
Application number
KR1020070064561A
Other languages
English (en)
Other versions
KR20090000475A (ko
Inventor
장수혁
김종우
구성조
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070064561A priority Critical patent/KR101224459B1/ko
Priority to JP2007339981A priority patent/JP5265184B2/ja
Priority to JP2007339684A priority patent/JP4856052B2/ja
Priority to JP2007341172A priority patent/JP4974878B2/ja
Priority to CN2007101606875A priority patent/CN101334971B/zh
Priority to CN2007101606894A priority patent/CN101334972B/zh
Priority to US12/003,747 priority patent/US8049697B2/en
Priority to US12/003,762 priority patent/US8049698B2/en
Priority to US12/003,756 priority patent/US8026887B2/en
Priority to CN2008100089541A priority patent/CN101334975B/zh
Publication of KR20090000475A publication Critical patent/KR20090000475A/ko
Application granted granted Critical
Publication of KR101224459B1 publication Critical patent/KR101224459B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정표시장치에 관한 것으로, 입력 영상을 분석하여 연속적으로 입력되는 데이터들의 계조차에 따라 논리가 달라지는 동적 차지쉐어 제어신호를 발생함과 아울러, 상기 데이터들의 계조차에 무관하게 주기적으로 논리가 반전되는 디폴트 차지쉐어 제어신호를 발생하는 영상분석회로; 매 프레임기간마다 위상이 달라지는 극성제어신호를 발생하고 상기 영상분석 회로의 제어 하에 상기 극성제어신호의 위상을 다르게 제어하는 로직회로; 상기 극성제어신호에 응답하여 데이터전압의 극성을 변환하여 액정표시패널의 데이터라인들에 공급하고 상기 차지쉐어 제어신호들 중 어느 하나에 응답하여 상기 데이터라인들에 연속적으로 공급되는 데이터전압들 사이에 차지쉐어전압과 공통전압 중 어느 하나를 공급하는 데이터 구동회로; 및 스캔펄스를 상기 액정표시패널의 게이트라인들에 공급하는 게이트 구동회로를 구비한다.

Description

액정표시장치{Liquid Crystal Display}
도 1은 액정표시장치의 액정셀을 보여 주는 등가 회로도.
도 2는 인터레이스 데이터의 일예를 보여 주는 파형도.
도 3은 인터레이스 데이터로 인한 직류화 잔상을 보여 주는 실험 결과 화면.
도 4는 스크롤 데이터로 인한 직류화 잔상을 보여 주는 실험 결과 화면.
도 5는 본 발명의 실시예에 따른 액정표시장치의 구동방법의 제어수순을 단계적으로 나타내는 흐름도.
도 6은 수직 화이트-블랙 패턴의 일예를 나타내는 도면.
도 7은 동적 차지 쉐어링에 의해 제어되는 데이터전압들의 예를 나타내는 파형도.
도 8은 수평 화이트-블랙 패턴의 일예를 나타내는 도면.
도 9는 디폴트 차지 쉐어링에 의해 제어되는 데이터전압들의 예를 나타내는 파형도.
도 10은 수평 화이트-블랙 패턴에서 액정표시패널에 표시되는 데이터전압들의 극성패턴을 보여 주는 도면.
도 11 및 도 12는 일반영상이나 중간 계조영상에서 액정표시패널에 표시되는 데이터전압들의 극성패턴을 보여 주는 도면.
도 13은 도 10과 같은 데이터전압의 극성을 제어하기 위한 극성제어신호들과 수평출력 반전신호를 나타내는 파형도.
도 14는 도 11과 같은 데이터전압의 극성을 제어하기 위한 극성제어신호들과 수평출력 반전신호를 나타내는 파형도.
도 15는 도 12와 같은 데이터전압의 극성을 제어하기 위한 극성제어신호들과 수평출력 반전신호를 나타내는 파형도.
도 16은 제1 액정셀군으로 인한 직류화잔상 방지효과를 보여 주는 파형도.
도 17은 제2 액정셀군으로 인하여 빨라지는 액정표시패널에 표시되는 영상의 구동 주파수를 나타내는 실험 결과 도면.
도 18은 본 발명의 실시예에 따른 액정표시장치를 나타내는 블록도.
도 19는 도 18에 도시된 로직회로를 상세히 나타내는 회로도.
도 20은 도 19에 도시된 POL 발생회로를 상세히 나타내는 회로도.
도 21은 도 18에 도시된 데이터 구동회로를 상세히 나타내는 회로도.
도 22는 도 21에 도시된 DAC를 상세히 나타내는 회로도.
도 23은 디지털 비디오 데이터들과 그 데이터들의 계조에 따라 발생되는 차지쉐어 제어신호의 일예를 나타내는 파형도.
도 24는 데이터의 극성패턴 변환 타이밍을 나타내는 파형도.
< 도면의 주요 부분에 대한 부호의 설명 >
100 : 액정표시패널 101 : 타이밍 콘트롤러
102 : 로직회로 103 : 데이터 구동회로
104 : 게이트 구동회로 105 : 시스템
106 : 라인 메모리 141 : 프레임 카운터
142 : 라인 카운터 143 : POL 발생회로
144 : 멀티플렉서
본 발명은 액정표시장치에 관한 것으로, 특히 직류화 잔상과 플리커를 방지하여 표시품질을 높이고 데이터 구동회로의 발열 및 소비전력을 줄이도록 한 액정표시장치에 관한 것이다.
액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시한다. 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 도 1과 같이 액정셀(Clc)마다 형성된 박막트랜지스터(Thin Film Transistor, TFT)를 이용하여 액정셀들에 공급되는 데이터전압을 스위칭하여 데이터를 능동적으로 제어하므로 동화상의 표시품질을 높일 수 있다. 도 1에 있어서, 도면부호 "Cst"는 액정셀(Clc)에 충전된 데이터전압을 유지하기 위한 스토리지 커패시터(Storage Capacitor, Cst), 'D1'은 데이터전압이 공급되는 데이터라인, 그리고 'G1'은 스캔전압이 공급되는 게이트라인을 각각 의미한다.
이와 같은 액정표시장치는 직류 옵셋 성분을 감소시키고 액정의 열화를 줄이기 위하여, 이웃한 액정셀들 사이에서 극성이 반전되고 프레임기간 단위로 극성이 반전되는 인버젼 방식(Inversion)으로 구동되고 있다. 그런데 데이터전압의 두 극성 중에서 어느 한 극성이 장시간 우세적(dominant)으로 공급되면 잔상이 발생한다. 이러한 잔상을 액정셀에 동일 극성의 전압이 반복적으로 충전되므로 "직류화 잔상(DC Image sticking)"이라 한다. 이러한 예 중 하나는 액정표시장치에 인터레이스(Interlace) 방식의 데이터전압들이 공급되는 경우이다. 인터레이스 방식의 데이터(이하, "인터레이스 데이터"라 함)은 기수 프레임기간에 기수 수평라인의 액정셀들에 표시될 기수라인 데이터전압만을 포함하고, 우수 프레임기간에 우수 수평라인의 액정셀들에 표시될 데이터전압만을 포함한다.
도 2는 액정셀(Clc)에 공급되는 인터레이스 데이터의 일예를 보여주는 파형도이다. 도 2와 같은 데이터전압이 공급되는 액정셀(Clc)은 기수 수평라인에 배치된 액정셀들 중 어느 하나로 가정한다.
도 2를 참조하면, 액정셀(Clc)에는 기수 프레임기간 동안 정극성 전압이 공급되고 우수 프레임기간 동안 부극성 전압이 공급된다. 인터레이스 방식에서, 기수 수평라인에 배치된 액정셀(Clc)에 기수 프레임기간 동안에만 높은 정극성 데이터전압이 공급된다. 이 때문에, 4 개의 프레임기간 동안 박스 내의 파형과 같이 정극성 데이터전압이 부극성 데이터전압에 비하여 우세적으로 되어 직류화 잔상이 나타나게 된다. 도 3은 인터레이스 데이터로 인하여 나타나는 직류화 잔상의 실험 결과를 보여주는 이미지이다. 도 3의 좌측 이미지와 같은 원 화상을 인터레이스방식으로 액정표시패널에 일정시간 동안 공급하면 극성이 프레임기간 단위로 변하는 데이터전압이 기수 프레임과 우수 프레임에서 진폭이 달라진다. 그 결과, 좌측 이미지와 같은 원 화상(Original image) 후에 액정표시패널의 모든 액정셀들(Clc)에 중간계조 즉, 127 계조의 데이터전압을 공급하면 우측 이미지와 같이 원 화상의 패턴이 희미하게 보이는 직류화 잔상이 나타난다.
직류화 잔상의 다른 예로써, 동일한 화상을 일정한 속도로 이동 또는 스크롤(scroll)시키면 스크롤되는 그림의 크기와 스크롤 속도(이동속도)의 상관 관계에 따라 액정셀(Clc)에 동일 극성의 전압이 반복적으로 축적되어 직류화 잔상이 나타날 수 있다. 이러한 실예는 도 4와 같다. 도 4는 사선 패턴과 문자 패턴을 일정한 속도로 이동시킬 때 나타나는 직류화 잔상의 실험 결과를 보여주는 이미지이다.
액정표시장치에서는 직류화 잔상에 의해 동화상 표시품질이 떨어질 뿐 아니라 육안으로 휘도차이를 주기적으로 느끼는 플리커(Flicker) 현상에 의해서도 표시품질이 떨어진다. 따라서, 액정표시장치의 표시품질을 높이기 위해서는 직류화 잔상과 함께 플리커 현상을 방지하여야 한다.
또한, 종래의 액정표시장치에서 데이터 구동회로는 발열과 소비전력이 큰 문제점이 있다. 예컨대, 데이터 전압들 간의 극성이 다르고 전압차가 크면 데이터 구동회로에서 발열량과 소비전류가 크다. 이러한 데이터 구동회로의 발열과 소비전류를 줄이기 위하여 이웃한 데이터전압들 사이에서 차지쉐어링을 통해 그 데이터 전압들 사이에서 스윙폭을 줄일 수 있지만 차지쉐어링시에도 데이터 구동회로에서 전류가 흐르므로 데이터 구동회로의 발열과 소비전류를 줄이는데 한계가 있다.
본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 직류화 잔상과 플리커를 방지하여 표시품질을 높이고 데이터 구동회로의 발열 및 소비전력을 줄이도록 한 액정표시장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인과 다수의 게이트라인이 교차되고 다수의 액정셀들을 가지는 액정표시패널; 입력 영상을 분석하여 연속적으로 입력되는 데이터들의 계조차에 따라 논리가 달라지는 동적 차지쉐어 제어신호를 발생함과 아울러, 상기 데이터들의 계조차에 무관하게 주기적으로 논리가 반전되는 디폴트 차지쉐어 제어신호를 발생하는 영상분석회로; 매 프레임기간마다 위상이 달라지는 극성제어신호를 발생하고 상기 영상분석 회로의 제어 하에 상기 극성제어신호의 위상을 다르게 제어하는 로직회로; 상기 극성제어신호에 응답하여 데이터전압의 극성을 변환하여 상기 데이터라인들에 공급하고 상기 차지쉐어 제어신호들 중 어느 하나에 응답하여 상기 데이터라인들에 연속적으로 공급되는 데이터전압들 사이에 차지쉐어전압과 공통전압 중 어느 하나를 공급하는 데이터 구동회로; 및 스캔펄스를 상기 게이트라인들에 공급 하는 게이트 구동회로를 구비한다.
상기 영상분석회로는 상기 입력 영상이 상기 액정표시패널에서 수직으로 이웃하는 액정셀들에 표시될 데이터전압들이 블랙계조 데이터와 화이트계조 데이터를 포함하는 제1 데이터 패턴이면 상기 동적 차지쉐어 제어신호를 상기 데이터 구동회로에 공급한다.
상기 데이터 구동회로는 상기 동적 차지쉐어신호에 응답하여 상기 데이터전압의 극성이 바뀌는 시간과, 동일 극성의 데이터전압들이 화이트 계조와 블랙 계조를 가질 때 그 데이터전압들 사이의 시간에만 상기 차지쉐어전압과 상기 공통전압 중 어느 하나를 상기 데이터라인들에 공급한다.
상기 로직회로는 상기 제1 데이터패턴에서 상기 액정표시패널에 표시되는 데이터전압들의 현재 극성패턴이 유지되도록 상기 현재 극성패턴을 제어하는 1 군의 극성제어신호들을 순차적으로 상기 데이터 구동회로에 공급한다.
상기 영상분석회로는 상기 제1 데이터 패턴 이외의 다른 데이터 패턴들에서 상기 디폴트 차지쉐어 제어신호를 상기 데이터 구동회로에 공급한다.
상기 데이터 구동회로는 상기 동적 차지쉐어신호에 응답하여 매 라인마다 상기 데이터전압들 사이에 상기 차지쉐어전압과 상기 공통전압 중 어느 하나를 상기 데이터라인들에 공급한다.
상기 액정표시패널은 2 프레임기간 동안 동일 극성의 데이터전압이 공급되는 제1 액정셀군과, 상기 제1 액정셀군의 극성 반전주기와 어긋나는 반전주기를 가지는 데이터전압을 충전하여 상기 2 프레임기간 내에서 극성이 1회 반전되는 제2 액 정셀군을 구비한다.
본 발명의 다른 실시예에 따른 액정표시장치는 다수의 데이터라인과 다수의 게이트라인이 교차되고 다수의 액정셀들을 가지는 액정표시패널; 입력 영상을 분석하여 연속적으로 입력되는 데이터들의 계조차에 따라 논리가 달라지는 동적 차지쉐어 제어신호를 발생함과 아울러, 상기 데이터들의 계조차에 무관하게 주기적으로 논리가 반전되는 디폴트 차지쉐어 제어신호를 발생하고 상기 액정표시패널에서 수평방향으로 이웃하는 액정셀들에 공급되는 데이터전압들의 극성을 지시하는 수평출력 반전신호를 발생하는 영상분석회로; 매 프레임기간마다 위상이 달라지는 극성제어신호를 발생하고 상기 영상분석 회로의 제어 하에 상기 극성제어신호의 위상을 다르게 제어하는 로직회로; 상기 극성제어신호에 응답하여 데이터전압의 극성을 변환하여 상기 데이터라인들에 공급하고 상기 차지쉐어 제어신호들 중 어느 하나에 응답하여 상기 데이터라인들에 연속적으로 공급되는 데이터전압들 사이에 차지쉐어전압과 공통전압 중 어느 하나를 공급하고 상기 수평출력 반전신호에 응답하여 수평으로 이웃하는 데이터라인들을 통해 출력되는 데이터전압들의 극성을 반전시키는 데이터 구동회로; 및 스캔펄스를 상기 게이트라인들에 공급하는 게이트 구동회로를 구비한다.
상기 영상분석회로는 상기 입력 영상이 상기 액정표시패널에서 수직으로 이웃하는 액정셀들에 표시될 데이터전압들이 블랙계조 데이터와 화이트계조 데이터를 포함하는 제1 데이터 패턴이면 상기 동적 차지쉐어 제어신호를 상기 데이터 구동회로에 공급한다.
상기 데이터 구동회로는 상기 동적 차지쉐어신호에 응답하여 상기 데이터전압의 극성이 바뀌는 시간과, 동일 극성의 데이터전압들이 화이트 계조와 블랙 계조를 가질 때 그 데이터전압들 사이의 시간에만 상기 차지쉐어전압과 상기 공통전압 중 어느 하나를 상기 데이터라인들에 공급한다.
상기 로직회로는 상기 제1 데이터패턴에서 상기 액정표시패널에 표시되는 데이터전압들의 현재 극성패턴이 유지되도록 상기 현재 극성패턴을 제어하는 1 군의 극성제어신호들을 순차적으로 상기 데이터 구동회로에 공급한다.
상기 영상분석회로는 상기 제1 데이터 패턴 이외의 다른 데이터 패턴들에서 상기 디폴트 차지쉐어 제어신호를 상기 데이터 구동회로에 공급한다.
상기 데이터 구동회로는 상기 동적 차지쉐어신호에 응답하여 매 라인마다 상기 데이터전압들 사이에 상기 차지쉐어전압과 상기 공통전압 중 어느 하나를 상기 데이터라인들에 공급한다.
상기 영상분석회로는 상기 입력 영상이 상기 액정표시패널에서 수평으로 이웃하는 액정셀들에 표시될 데이터전압들이 블랙계조 데이터와 화이트계조 데이터를 포함하는 제2 데이터 패턴이면 상기 수평출력 반전신호를 매 프레임마다 반전시킨다.
상기 로직회로는 제4i+1(i는 양의 정수) 프레임기간 동안 2 수평기간마다 극성이 반전되는 제1 극성제어신호를 발생하고, 제4i+2 프레임기간 동안, 상기 제1 극성제어신호에 1 수평기간만큼 위상이 빠른 제2 극성제어신호를 발생하고, 제4i+3 프레임기간 동안 상기 제1 극성제어신호의 역위상인 제3 극성제어신호를 발생하고, 제4i+4 프레임기간 동안, 상기 제2 극성제어신호의 역위상인 제4 극성제어신호를 발생한다.
상기 제4i+1 프레임기간 동안 상기 제1 액정셀군은 제4i+1 및 제4i+3 수평라인에서 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들과, 제4i+2 및 제4i+4 수평라인에서 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 상기 제1 액정셀군을 사이에 두고 배치되고; 상기 제4i+2 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+1 및 제4i+3 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들과, 상기 제4i+2 및 제4i+4 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 상기 제1 액정셀군을 사이에 두고 배치되고; 상기 제4i+3 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+1 및 제4i+3 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들과, 상기 제4i+2 및 제4i+4 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 상기 제1 액정셀군을 사이에 두고 배치되며; 상기 제4i+4 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+1 및 제4i+3 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들과, 상기 제4i+2 및 제4i+4 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 상기 제1 액정셀군을 사이에 두고 배치된다.
상기 영상분석회로는 상기 입력 영상이 상기 제1 및 제2 데이터 패턴 이외의 다른 데이터패턴을 포함하면 상기 수평출력 반전신호를 일정한 논리로 발생한다.
상기 로직회로는 제4i+1(i는 양의 정수) 프레임기간 동안 2 수평기간마다 극성이 반전되는 제1 극성제어신호를 발생하고, 제4i+2 프레임기간 동안, 상기 제1 극성제어신호에 1 수평기간만큼 위상이 빠른 제2 극성제어신호를 발생하고, 제4i+3 프레임기간 동안 상기 제1 극성제어신호의 역위상인 제3 극성제어신호를 발생하고, 제4i+4 프레임기간 동안, 상기 제2 극성제어신호의 역위상인 제4 극성제어신호를 발생한다.
상기 제4i+1 프레임기간 동안, 상기 제1 액정셀군은 우수 수평라인의 액정셀들을 포함하고, 상기 제2 액정셀군은 기수 수평라인의 액정셀들을 포함하고; 상기 제4i+2 프레임기간 동안, 상기 제1 액정셀군은 상기 기수 수평라인의 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 우수 수평라인의 액정셀들을 포함하고; 상기 제4i+3 프레임기간 동안, 상기 제1 액정셀군은 상기 우수 수평라인의 액정셀들을 포함하고, 상기 제2 액정셀군은 기수 수평라인의 액정셀들을 포함하고; 상기 제4i+4 프레임기간 동안, 상기 제1 액정셀군은 상기 기수 수평라인의 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 우수 수평라인의 액정셀들을 포함한다.
상기 로직회로는 제4i+1(i는 양의 정수) 프레임기간 동안 2 수평기간마다 극성이 반전되는 제1 극성제어신호를 발생하고, 제4i+2 프레임기간 동안, 상기 제1 극성제어신호에 1 수평기간만큼 위상이 늦은 제2 극성제어신호를 발생하고, 제4i+3 프레임기간 동안 상기 제1 극성제어신호의 역위상인 제3 극성제어신호를 발생하고, 제4i+4 프레임기간 동안, 상기 제2 극성제어신호의 역위상인 제4 극성제어신호를 발생한다.
상기 제4i+1 프레임기간 동안, 상기 제1 액정셀군은 기수 수평라인의 액정셀들을 포함하고, 상기 제2 액정셀군은 우수 수평라인의 액정셀들을 포함하고; 상기 제4i+2 프레임기간 동안, 상기 제1 액정셀군은 상기 우수 수평라인의 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 기수 수평라인의 액정셀들을 포함하고; 상기 제4i+3 프레임기간 동안, 상기 제1 액정셀군은 상기 기수 수평라인의 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 우수 수평라인의 액정셀들을 포함하며; 상기 제4i+4 프레임기간 동안, 상기 제1 액정셀군은 상기 우수 수평라인의 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 기수 수평라인의 액정셀들을 포함한다.
삭제
삭제
이하, 도 5 내지 도 24를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
본 발명의 실시예에 따른 액정표시장치는 매 라인마다 입력 영상의 데이터를 분석한다. 영상의 데이터 분석 방법은 각 화소에 포함된 R, G, B 서브 화소 데이터들 각각의 최상위 2 bits 데이터만으로 화소 각각의 계조를 판단한다. 또한, 영상의 데이터 분석 방법은 매 라인마다 쉬프트 레지스터에 데이터를 업데이트하고, 매 라인마다 타이밍 콘트롤러에 데이터가 입력되는 시점부터 액정표시패널에 데이터를 공급하기 시작하는 시점(이하, "패널 로드시점"이라 함)까지의 기간 동안 두 라인 데이터들의 계조정보를 판단한다. 이러한 영상의 데이터 분석방법은 타이밍 콘트롤러의 데이터 전송 타이밍부터 데이터 구동회로의 동작 타이밍 및 패널 로드시점 까지 고려하여 두 라인 데이터의 계조정보를 판단하기 때문에 기존 타이밍 콘트롤러 내의 메모리와 데이터 구동회로 내의 메모리(래치)만이 필요하므로 메모리를 추가로 필요하지 않고, 타이밍 콘트롤러와 데이터 구동회로의 데이터 흐름의 변경없이 매 라인마다 데이터의 계조정보를 판단할 수 있다.
영상의 데이터 분석 결과, 현재 입력되는 영상이 도 6과 같이 수직 방향(또는 화소열(pixel column) 방향)으로 백색 계조(W)의 데이터와 흑색 계조(B)의 데이터가 1 라인씩 교대로 배치되는 데이터 스트림을 포함한다면(S2), 본 발명의 실시예에 따른 액정표시장치는 액정표시패널에 공급되는 데이터전압들에 대하여 동적 차지 쉐어링(Dynamic Charge Sharing)을 실행한다.(S3) 동적 차지 쉐어링(DCS)은 도 7의 위쪽 데이터 파형과 같이 액정표시패널에 공급되는 데이터전압들(+Vdata, -Vdata)의 극성이 바뀌는 시점과, 액정표시패널에 연속적으로 공급되는 동일 극성의 데이터전압들이 화이트 계조(W)에서 블랙 계조로(B) 또는, 블랙 계조(B)에서 화이트 계조(W)로 변하는 시간 동안 액정표시패널의 데이터라인들에 공통전압(Vcom)이나 차지 쉐어전압을 공급한다. 그리고 동적 차지 쉐어링(DCS)은 도 7의 아래쪽 데이터 파형들과 같이 액정표시패널에 연속적으로 공급되는 동일 극성의 데이터전압들이 화이트 계조(W1)에서 화이트 계조(W2)로, 또는 블랙 계조(B1)에서 블랙 계조(B2)로 변하는 시간 동안 액정표시패널의 데이터라인들에 공통전압이나 차지쉐어전압을 공급한다. 공통전압(Vcom)은 액정셀의 공통전극에 공급되는 공통전압(Vcom)과 등전위 전압으로써 정극성 데이터전압과 부극성 데이터전압 사이의 전압이다. 차지쉐어전압은 정극성 데이터전압이 공급되는 데이터라인과 부극성 데이터전압이 공급되는 데이터라인이 단락(short)될 때 발생되는 전압으로써 정극성 데이터전압과 부극성 데이터전압의 평균전압이다.
또한, 현재 입력되는 영상이 도 6과 같이 수직 방향으로 백색 계조의 데이터(W)와 흑색 계조의 데이터(B)가 1 라인씩 교대로 배치되는 데이터 스트림을 포함한다면, 액정표시패널에 공급되는 극성 패턴을 현재 상태로 유지한다.(S3) 본 발명의 실시예에 따른 액정표시장치는 직류화잔상을 줄이기 위하여 도 10 내지 도 12와 같은 극성패턴들로 액정표시패널에 공급되는 데이터전압의 극성을 제어한다. 이러한 극성패턴들은 후술하는 바와 같이 영상의 패턴에 따라 선택될 수 있다. 동적 차지 쉐어링은 동일 극성에서 유사한 계조의 데이터전압들 사이에 차지 쉐어링을 하지 않으므로 데이터 구동회로의 소비전력과 발열을 줄일 수 있으며 동일 극성에서 계조차이가 큰 데이터전압들 사이에서 차지 쉐어링을 실시하여 그 데이터전압들 사이의 시간 동안 차지쉐어링 회로만 구동시키고 데이터 구동회로 내의 다른 회로의 동작을 정시시켜 데이터 구동회로의 발열과 소비전력을 더 낮춘다.
영상의 데이터 분석 결과, 현재 입력되는 영상이 도 8과 같이 수평 방향(또는 화소행(pixel row) 방향)으로 백색 계조(W)의 데이터와 흑색 계조(B)의 데이터가 1 픽셀씩 교대로 배치되는 데이터 스트림을 포함한다면(S4), 본 발명의 실시예에 따른 액정표시장치는 액정표시패널에 공급되는 데이터전압들에 대하여 디폴트 차지 쉐어링(Default Charge Sharing)을 실행한다.(S5) 디폴트 차지 쉐어링(CS)은 도 9와 같이 계조 변화와 극성에 관계없이 매 라인마다 데이터전압들(+Vdata, -Vdata) 사이에 공통전압(Vcom)이나 차지쉐어전압을 공급한다. 즉, S5 단계는 액정표시패널에 공급되는 데이터전압들의 극성이 바뀌는 시점과, 매 1 수평기간마다 데이터전압들 사이의 시간 동안 공통전압(Vcom)이나 차지쉐어전압을 데이터라인들에 공급한다.
또한, 현재 입력되는 영상이 도 8과 같이 수평 방향으로 백색 계조(W)의 데이터와 흑색 계조(B)의 데이터가 1 픽셀씩 교대로 배치되는 데이터 스트림을 포함한다면(S4), 본 발명의 실시예에 따른 액정표시장치는 직류화 잔상이 없을 뿐 아니라 도 8과 같은 데이터 패턴에서 플리커와 노이즈가 거의 보이지 않는 도 10의 극성패턴으로 액정표시패널에 공급되는 데이터전압의 극성을 제어한다.(S5)
영상의 데이터 분석 결과, 현재 입력되는 영상이 도 6 및 도 8과 같이 이웃한 픽셀 또는 이웃한 라인들 사이에 계조차가 크지 않은 중간 계조 영상이나 일반 영상이면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널에 공급되는 데이터전압들에 대하여 디폴트 차지 쉐어링을 실행한다.(S6) 또한, 현재 입력되는 영상이 도 6 및 도 8과 같이 이웃한 픽셀 또는 이웃한 라인들 사이에 계조차가 크지 않은 중간 계조 영상이나 일반 영상이면, 본 발명의 실시예에 따른 액정표시장치는 직류화 잔상이 없을 뿐 아니라 중간 계조 영상과 일반 영상에서 플리커와 노이즈가 거의 보이지 않는 도 11 또는 도 12의 극성패턴으로 액정표시패널에 공급되는 데이터전압의 극성을 제어한다.(S5)
도 10 내지 도 12의 극성패턴들 모두는 직류화잔상과 플리커를 방지한다.
도 10 내지 도 12를 참조하면, 제1 및 제2 액정셀군에 충전되는 데이터전압의 극성은 2 프레임기간 주기로 반전되나, 제2 액정셀군에 공급되는 데이터전압의 극성 반전주기는 제1 액정셀군에 충전되는 데이터전압의 극성 반전주기와 어긋난다. 따라서, 제1 액정셀군은 2 프레임기간 내에서 동일한 극성의 데이터전압들이 연속적으로 공급되는데 비하여, 동일 기간 내에서 제2 액정셀군에 충전되는 데이터전압들의 극성은 1회 반전된다.
제1 액정셀군은 직류화 잔상을 방지하기 위하여 낮은 구동 주파수로 구동된다. 이에 비하여, 제2 액정셀군은 제1 액정셀군에 의해 나타날 수 있는 플리커를 방지하기 위하여 상대적으로 높은 구동 주파수로 구동된다. 제1 액정셀군에 충전되는 데이터전압의 극성패턴 변화는 제1 액정셀군의 구동 주파수에 대응하고, 제2 액정셀군에 충전되는 데이터전압의 극성패턴 변화는 제2 액정셀군의 구동 주파수에 대응한다.
본 발명의 실시예에 따른 액정표시장치는 도 10 내지 도 12와 같이 수평 방향으로 1 액정셀 단위로 데이터전압의 극성이 반전되는 수평 1 도트 인버젼(Horizontal 1 dot inversion, V2D)과 함께, 수직 방향으로 2 액정셀 단위로 극성이 반전되는 수직 2 도트 인버젼(Horizontal 2 dot inversion, V2D)으로 액정표시패널에 공급되는 데이터전압들의 극성을 제어한다.
본 발명의 실시예에 따른 액정표시장치는 도 10과 같이 2 프레임기간 내에서 제1 액정셀군을 제2 액정셀군에 비하여 1/2 낮은 주파수로 구동하기 위하여, 매 프레임기간마다 극성제어신호(POLa 내지 POLd)를 다르게 발생하고, 수평출력 반전신호(HINV)를 이용하여 데이터 구동회로에서 이웃하는 출력 채널들을 통해 데이터라인들로 공급되는 데이터전압들의 극성들을 반전시켜 매 프레임마다 수직방향을 따라 데이터전압의 극성을 1 액정셀만큼 쉬프트시킴과 동시에, 수평방향을 따라 데이터전압의 극성을 1 액정셀만큼 쉬프트시킨다. 도 10과 같이 수평방향과 수직방향을 따라 데이터전압의 극성을 쉬프트시키기 위하여 수평출력 반전신호(HINV)는 매 프레임기간마다 논리가 반전된다.
본 발명의 실시예에 따른 액정표시장치는 도 11 또는 도 12와 같이 2 프레임기간 내에서 제1 액정셀군을 제2 액정셀군에 비하여 1/2 낮은 주파수로 구동하기 위하여, 매 프레임기간마다 극성제어신호(POLa 내지 POLd)를 다르게 발생하여 매 프레임마다 수직방향을 따라 데이터전압의 극성을 1 액정셀만큼 쉬프트시킨다. 도 11 또는 도 12와 같이 수직방향을 따라 데이터전압의 극성을 쉬프트시키기 위하여 수평출력 반전신호(HINV)는 로우논리(L)를 유지한다.
도 10은 수평 화이트 및 블랙의 교번 패턴(도 5의 S4 및 S5 단계)에서 선택되는 데이터전압의 극성패턴의 일예이다.
도 10을 참조하면, 제4i+1(i는 양의 정수) 프레임기간 동안 제1 액정셀군은 제4i+1 및 제4i+3 수평라인(L1, L3, L5, L7)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들을 포함하고, 제4i+2 및 제4i+4 수평라인(L2, L4, L6)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함한다. 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치 된다. 제2 액정셀군은 제4i+1 및 제4i+3 수평라인(L1, L3, L5, L7)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함하고, 제4i+2 및 제4i+4 수평라인(L2, L4, L6)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함한다. 제1 및 제2 액정셀군 각각은 수평방향에서 이웃하는 2×1 액정셀들 단위로 배치된다. 이러한 2×1 액정셀들 내에서 이웃하는 액정셀들의 극성은 상반된다. 그리고 제1 액정셀군의 액정셀과 그와 이웃하는 제2 액정셀군의 액정셀은 서로 다른 극성의 데이터전압들을 충전한다. 이를 위하여, 제4i+1 프레임기간 동안 발생되는 제1 극성제어신호(POLa)는 2 수평기간 단위로 극성이 반전된다. 데이터 구동회로는 제4i+1 프레임기간 동안 수평으로 이웃하는 액정셀들에 서로 다른 극성의 데이터전압을 공급하고 2 수평기간 단위로 데이터전압의 극성을 반전시키기 위하여, 제1 극성제어신호(POLa)에 응답하여 데이터전압들의 극성을 반전시킨다. 제4i+1 프레임기간 동안, 제1 및 제2 액정셀군은 수평 1 도트 인버젼(H1D) 및 수직 2 도트 인버젼(V2D) 방식으로 구동된다.
제4i+2 프레임기간 동안, 제1 액정셀군은 제4i+1 및 제4i+3 수평라인(L1, L3, L5, L7)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함하고, 제4i+2 및 제4i+4 수평라인(L2, L4, L6)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함한다. 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치된다. 제2 액정셀군은 제4i+1 및 제4i+3 수평라인(L1, L3, L5, L7)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함하고, 제4i+2 및 제4i+4 수평라 인(L2, L4, L6)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함한다. 제1 및 제2 액정셀군 각각은 수평방향에서 이웃하는 2×1 액정셀들 단위로 배치된다. 이러한 2×1 액정셀들 내에서 이웃하는 액정셀들에 충전되는 데이터전압들의 극성은 상반된다. 제1 액정셀군의 액정셀과 그와 이웃하는 제2 액정셀군의 액정셀은 서로 다른 극성의 데이터전압들을 충전한다. 이를 위하여, 제4i+2 프레임기간 동안 발생되는 제2 극성제어신호(POLb)는 2 수평기간 단위로 극성이 반전되고, 제1 극성제어신호(POLa)에 대하여 1 수평기간 만큼의 위상차로 발생된다. 데이터 구동회로는 제4i+2 프레임기간 동안 수평으로 이웃하는 액정셀들에 서로 다른 극성의 데이터전압을 공급하고 2 수평기간 단위로 데이터전압의 극성을 반전시키기 위하여, 제2 극성제어신호(POLb)에 응답하여 데이터전압들의 극성을 반전시킨다. 제4i+2 프레임기간 동안, 제1 및 제2 액정셀군은 수평 2 도트 인버젼(H2D) 및 수직 2 도트 인버젼(V2D) 방식으로 구동된다.
제4i+3 프레임기간 동안, 제1 액정셀군은 제4i+1 및 제4i+3 수평라인(L1, L3, L5, L7)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함하고, 제4i+2 및 제4i+4 수평라인(L2, L4, L6)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함한다. 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치된다. 제2 액정셀군은 제4i+1 및 제4i+3 수평라인(L1, L3, L5, L7)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함하고, 제4i+2 및 제4i+4 수평라인(L2, L4, L6)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀 들(Clc)을 포함한다. 제1 및 제2 액정셀군 각각은 수직 및 수평방향에서 이웃하는 2×1 액정셀들 단위로 배치된다. 이러한 2×1 액정셀들 내에서 이웃하는 액정셀들의 극성은 상반된다. 제1 액정셀군의 액정셀과 그와 이웃하는 제2 액정셀군의 액정셀은 서로 다른 극성의 데이터전압들을 충전한다. 제4i+3 프레임기간 동안 제1 및 제2 액정셀군의 액정셀들 각각에 공급되는 데이터전압들의 극성은 제4i+1 프레임기간 동안 발생되는 데이터전압들의 극성과 상반된다. 이를 위하여, 제4i+3 프레임기간 동안 발생되는 제3 극성제어신호(POLc)는 2 수평기간 단위로 극성이 반전되고, 제1 극성제어신호(POLa)에 대하여 반전된 논리로 발생된다. 데이터 구동회로는 제4i+3 프레임기간 동안 수평으로 이웃하는 2 개의 액정셀들에 동일한 극성의 데이터전압을 공급하기 위하여, 제3 극성제어신호(POLc)에 응답하여 이웃하는 두 개의 출력채널들을 통해 동일한 극성의 데이터전압들을 출력하고 두 개의 출력채널 단위로 데이터전압들의 극성을 반전시킨다. 또한, 데이터 구동회로는 제4i+2 프레임기간 동안 수평으로 이웃하는 액정셀들에 서로 다른 극성의 데이터전압을 공급하고 2 수평기간 단위로 데이터전압의 극성을 반전시키기 위하여, 제3 극성제어신호(POLc)에 응답하여 데이터전압들의 극성을 반전시킨다. 제4i+3 프레임기간 동안, 제1 및 제2 액정셀군은 수평 1 도트 인버젼(H1D) 및 수직 2 도트 인버젼(V2D) 방식으로 구동된다.
제4i+4 프레임기간 동안, 제1 액정셀군은 제4i+1 및 제4i+3 수평라인(L1, L3, L5, L7)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함하고, 제4i+2 및 제4i+4 수평라인(L2, L4, L6)에서 제4i+1 및 제 4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함한다. 제2 액정셀군은 수직 및 수평방향에서 제1 액정셀군을 사이에 두고 배치된다. 제2 액정셀은 제4i+1 및 제4i+3 수평라인(L1, L3, L5, L7)에서 제4i+1 및 제4i+2 수직라인(C1, C2, C5, C6)에 배치된 액정셀들(Clc)을 포함하고, 제4i+2 및 제4i+4 수평라인(L2, L4, L6)에서 제4i+3 및 제4i+4 수직라인(C3, C4, C7, C8)에 배치된 액정셀들(Clc)을 포함한다. 제1 및 제2 액정셀군 각각은 수직 및 수평방향에서 이웃하는 2×1 액정셀들 단위로 배치된다. 이러한 2×1 액정셀들 내에서 이웃하는 액정셀들의 극성은 상반된다. 제1 액정셀군의 액정셀과 그와 이웃하는 제2 액정셀군의 액정셀은 서로 다른 극성의 데이터전압들을 충전한다. 제4i+4 프레임기간 동안 제1 및 제2 액정셀군의 액정셀들 각각에 공급되는 데이터전압들의 극성은 제4i+2 프레임기간 동안 발생되는 데이터전압들의 극성과 상반된다. 이를 위하여, 제4i+4 프레임기간 동안 발생되는 제4 극성제어신호(POLd)는 2 수평기간 단위로 극성이 반전되고, 제2 극성제어신호(POLb)에 대하여 반전된 논리로 발생된다. 데이터 구동회로는 제4i+4 프레임기간 동안 수평으로 이웃하는 액정셀들에 서로 다른 극성의 데이터전압을 공급하고 2 수평기간 단위로 데이터전압의 극성을 반전시키기 위하여, 제4 극성제어신호(POLd)에 응답하여 데이터전압들의 극성을 반전시킨다. 제4i+4 프레임기간 동안, 제1 및 제2 액정셀군은 수평 2 도트 인버젼(H2D) 및 수직 2 도트 인버젼(V2D) 방식으로 구동된다.
도 11 및 도 12는 일반 영상이나 중간계조 영상(도 5의 S6 단계)에서 선택되는 데이터전압의 극성패턴의 예들이다.
도 11을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 4 프레임기간 주기로 데이터전압 극성패턴을 반복하고 매 프레임마다 제1 및 제2 액정셀군의 위치를 이동시킨다.
제4i+1 프레임기간에서, 제1 액정셀군은 우수 수평라인(Even Horizontal lines)의 액정셀들(Clc)을 포함하고, 제2 액정셀군은 기수 수평라인의 액정셀들(Clc)을 포함한다. 제4i+1 프레임기간 동안 제2 액정셀군의 액정셀(Clc)을 사이에 두고 수직방향으로 이웃하는 제1 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반되고 또한, 수평방향으로 이웃하는 제1 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반된다. 마찬가지로, 제4i+1 프레임기간 동안 제1 액정셀군의 액정셀(Clc)을 사이에 두고 수직방향으로 이웃하는 제2 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반되고 또한, 수평방향으로 이웃하는 제2 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반된다.
제4i+2 프레임기간 동안, 제1 및 제2 액정셀군에는 제4i+1 프레임기간의 데이터전압 극성패턴에 대하여 반전된 극성패턴의 데이터전압들이 공급된다. 제4i+1 프레임기간의 제1 액정셀군은 제4i+2 프레임기간에서 제2 액정셀군으로 바뀌고, 제4i+1 프레임기간의 제2 액정셀군은 제4i+2 프레임기간에서 제1 액정셀군으로 바뀐다. 따라서, 제4i+2 프레임기간에서 제1 액정셀군은 기수 수평라인의 액정셀들(Clc)을 포함하고, 제2 액정셀군은 우수 수평라인의 액정셀들(Clc)을 포함한다. 제4i+2 프레임기간 동안, 제2 액정셀군의 액정셀(Clc)을 사이에 두고 수직방향으로 이웃하는 제1 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반되고 또한, 수평방향으로 이웃하는 제1 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반된다. 마찬가지로, 제4i+2 프레임기간 동안 제1 액정셀군의 액정셀(Clc)을 사이에 두고 수직방향으로 이웃하는 제2 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반되고 또한, 수평방향으로 이웃하는 제2 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반된다.
제4i+3 프레임기간 동안, 제1 및 제2 액정셀군에는 제4i+2 프레임기간의 데이터전압 극성패턴에 대하여 반전된 극성패턴의 데이터전압들이 공급된다. 제4i+2 프레임기간의 제1 액정셀군은 제4i+3 프레임기간에서 제2 액정셀군으로 바뀌고, 제4i+2 프레임기간의 제2 액정셀군은 제4i+3 프레임기간에서 제1 액정셀군으로 바뀐다. 따라서, 제4i+3 프레임기간에서 제1 액정셀군은 우수 수평라인의 액정셀들(Clc)을 포함하고, 제2 액정셀군은 기수 수평라인의 액정셀들(Clc)을 포함한다. 제4i+3 프레임기간 동안, 제2 액정셀군의 액정셀(Clc)을 사이에 두고 수직방향으로 이웃하는 제1 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반되고 또한, 수평방향으로 이웃하는 제1 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반된다. 마찬가지로, 제4i+3 프레임기간 동안, 제1 액정셀군의 액정셀(Clc)을 사이에 두고 수직방향으로 이웃하는 제2 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반되고 또한, 수평방향으로 이웃하는 제2 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반 된다. 제4i+3 프레임기간의 데이터전압 극성 패턴과 제4i+1 프레임기간의 데이터전압 극성패턴의 비교에서 알 수 있는바, 제4i+1 프레임기간과 제4i+3 프레임기간에서 제1 및 제2 액정셀군의 위치는 동일한데 반하여, 데이터전압의 극성은 상반된다.
제4i+4 프레임기간 동안, 제1 및 제2 액정셀군에는 제4i+3 프레임기간의 데이터전압 극성패턴에 대하여 반전된 극성패턴의 데이터전압들이 공급된다. 제4i+3 프레임기간의 제1 액정셀군은 제4i+4 프레임기간에서 제2 액정셀군으로 바뀌고, 제4i+3 프레임기간의 제2 액정셀군은 제4i+4 프레임기간에서 제1 액정셀군으로 바뀐다. 따라서, 제4i+4 프레임기간에서 제1 액정셀군은 기수 수평라인의 액정셀들(Clc)을 포함하고, 제2 액정셀군은 우수 수평라인의 액정셀들(Clc)을 포함한다. 제4i+4 프레임기간 동안, 제2 액정셀군의 액정셀(Clc)을 사이에 두고 수직방향으로 이웃하는 제1 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반되고 또한, 수평방향으로 이웃하는 제1 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반된다. 마찬가지로, 제4i+4 프레임기간 동안 제1 액정셀군의 액정셀(Clc)을 사이에 두고 수직방향으로 이웃하는 제2 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반되고 또한, 수평방향으로 이웃하는 제2 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반된다. 제4i+4 프레임기간의 데이터전압 극성 패턴과 제4i+2 프레임기간의 데이터전압 극성패턴의 비교에서 알 수 있는바, 제4i+2 프레임기간과 제4i+4 프레임기간에서 제1 및 제2 액정셀군의 위치는 동일한데 반하여, 데이터전압의 극성은 상반된 다.
제4i+1 프레임기간에서 발생되는 제1 극성제어신호(POLa)와 제4i+3 프레임기간 동안 발생되는 제3 극성제어신호(POLc)는 서로 역위상의 파형으로 발생된다. 제4i+2 프레임기간에서 발생되는 제2 극성제어신호(POLb)와 제4i+4 프레임기간 동안 발생되는 제4 극성제어신호(POLd)는 서로 역위상의 파형으로 발생된다. 제1 극성제어신호(POLa)와 제2 극성제어신호(POLb)는 1 수평기간 만큼의 위상차가 있고, 제3 극성제어신호(POLc)와 제4 극성제어신호(POLd) 역시 1 수평기간 만큼의 위상차가 있다.
도 12의 데이터전압 극성패턴을 제어하기 위한 극성제어신호들(POLa 내지 POLd) 중에서 제2 및 제4 극성제어신호들(POLb, POLd)은 도 11의 제2 및 제4 극성제어신호들(POLb, POLd)에 비하여 역위상으로 발생된다.
도 12를 참조하면, 제4i+1 프레임기간 동안 제1 액정셀군은 기수 수평라인의 액정셀들(Clc)을 포함하고, 제2 액정셀군은 우수 수평라인의 액정셀들(Clc)을 포함한다. 제4i+1 프레임기간 동안 제2 액정셀군의 액정셀(Clc)을 사이에 두고 수직방향으로 이웃하는 제1 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반되고 또한, 수평방향으로 이웃하는 제1 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반된다. 마찬가지로, 제4i+1 프레임기간 동안 제1 액정셀군의 액정셀(Clc)을 사이에 두고 수직방향으로 이웃하는 제2 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반되고 또한, 수평방향으로 이웃하는 제2 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상 반된다.
제4i+2 프레임기간 동안, 제1 및 제2 액정셀군에는 제4i+1 프레임기간의 데이터전압 극성패턴에 대하여 반전된 극성패턴의 데이터전압들이 공급된다. 제4i+1 프레임기간의 제1 액정셀군은 제4i+2 프레임기간에서 제2 액정셀군으로 바뀌고, 제4i+1 프레임기간의 제2 액정셀군은 제4i+2 프레임기간에서 제1 액정셀군으로 바뀐다. 따라서, 제4i+2 프레임기간에서 제1 액정셀군은 우수 수평라인의 액정셀들(Clc)을 포함하고, 제2 액정셀군은 기수 수평라인의 액정셀들(Clc)을 포함한다. 제4i+2 프레임기간 동안, 제2 액정셀군의 액정셀(Clc)을 사이에 두고 수직방향으로 이웃하는 제1 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반되고 또한, 수평방향으로 이웃하는 제1 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반된다. 마찬가지로, 제4i+2 프레임기간 동안 제1 액정셀군의 액정셀(Clc)을 사이에 두고 수직방향으로 이웃하는 제2 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반되고 또한, 수평방향으로 이웃하는 제2 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반된다.
제4i+3 프레임기간 동안, 제1 및 제2 액정셀군에는 제4i+2 프레임기간의 데이터전압 극성패턴에 대하여 반전된 극성패턴의 데이터전압들이 공급된다. 제4i+2 프레임기간의 제1 액정셀군은 제4i+3 프레임기간에서 제2 액정셀군으로 바뀌고, 제4i+2 프레임기간의 제2 액정셀군은 제4i+3 프레임기간에서 제1 액정셀군으로 바뀐다. 따라서, 제4i+3 프레임기간에서 제1 액정셀군은 기수 수평라인의 액정셀 들(Clc)을 포함하고, 제2 액정셀군은 우수 수평라인의 액정셀들(Clc)을 포함한다. 제4i+3 프레임기간 동안, 제2 액정셀군의 액정셀(Clc)을 사이에 두고 수직방향으로 이웃하는 제1 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반되고 또한, 수평방향으로 이웃하는 제1 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반된다. 마찬가지로, 제4i+3 프레임기간 동안, 제1 액정셀군의 액정셀(Clc)을 사이에 두고 수직방향으로 이웃하는 제2 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반되고 또한, 수평방향으로 이웃하는 제2 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반된다. 제4i+1 프레임기간과 제4i+3 프레임기간에서 제1 및 제2 액정셀군의 위치는 동일한데 반하여, 데이터전압의 극성은 상반된다.
제4i+4 프레임기간 동안, 제1 및 제2 액정셀군에는 제4i+3 프레임기간의 데이터전압 극성패턴에 대하여 반전된 극성패턴의 데이터전압들이 공급된다. 제4i+3 프레임기간의 제1 액정셀군은 제4i+4 프레임기간에서 제2 액정셀군으로 바뀌고, 제4i+3 프레임기간의 제2 액정셀군은 제4i+4 프레임기간에서 제1 액정셀군으로 바뀐다. 따라서, 제4i+4 프레임기간에서 제1 액정셀군은 우수 수평라인의 액정셀들(Clc)을 포함하고, 제2 액정셀군은 기수 수평라인의 액정셀들(Clc)을 포함한다. 제4i+4 프레임기간 동안, 제2 액정셀군의 액정셀(Clc)을 사이에 두고 수직방향으로 이웃하는 제1 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반되고 또한, 수평방향으로 이웃하는 제1 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반된다. 마찬가지로, 제4i+4 프레임기간 동안 제1 액정 셀군의 액정셀(Clc)을 사이에 두고 수직방향으로 이웃하는 제2 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반되고 또한, 수평방향으로 이웃하는 제2 액정셀군의 액정셀들(Clc)에 충전되는 데이터전압의 극성은 서로 상반된다. 제4i+2 프레임기간과 제4i+4 프레임기간에서 제1 및 제2 액정셀군의 위치는 동일한데 반하여, 데이터전압의 극성은 상반된다.
도 13은 도 10과 같은 데이터전압의 극성을 제어하기 위한 극성제어신호들(POLa~POLd)과 수평출력 반전신호(HINV)를 나타내는 파형도이다. 도 14는 도 11과 같은 데이터전압의 극성을 제어하기 위한 극성제어신호들(POLa~POLd)과 수평출력 반전신호(HINV)를 나타내는 파형도이다. 도 15는 도 12와 같은 데이터전압의 극성을 제어하기 위한 극성제어신호들(POLa~POLd)과 수평출력 반전신호(HINV)를 나타내는 파형도이다.
제1 액정셀군으로 인한 직류화 잔상의 방지효과를 도 16을 결부하여 설명하면 다음과 같다.
도 16을 참조하면, 제1 액정셀군에 포함된 임의의 액정셀(Clc)에 기수 프레임기간 동안 높은 데이터전압이 공급되고 우수 프레임기간 동안 상대적으로 낮은 데이터전압이 공급되고, 그 데이터전압들이 2 프레임기간 주기로 극성이 변한다. 그러면, 제1 및 제2 프레임기간 동안 박스 내의 파형과 같이 제1 액정셀군의 액정셀에 공급되는 정극성 데이터전압들과 제3 및 제4 프레임기간 동안 제1 액정셀군의 액정셀(Clc)에 공급되는 부극성 데이터전압들이 중화되어 액정셀에 편향된 극성의 전압이 축적되지 않는다. 따라서, 본 발명의 액정표시장치는 제1 액정셀군에 의해 기수 프레임과 우수 프레임 중 어느 하나에서 우세한 극성의 높은 전압이 인가되는 데이터전압 예컨대, 인터레이스 화상의 데이터전압에서도 직류화 잔상이 나타나지 않는다.
제1 액정셀군은 직류화잔상을 방지할 수 있지만 동일 극성의 데이터전압들이 2 프레임기간 주기로 액정셀에 공급되므로 플리커가 나타날 수 있다. 제2 액정셀군에 충전되는 데이터전압의 극성은 육안으로 플리커가 거의 느껴지지 않는 1 프레임기간 주기로 반전된다. 이 제2 액정셀군에 의해 육안으로 느끼는 표시화면의 구동 주파수는 제2 액정셀군의 빠른 구동 주파수로 인식된다.
도 17은 도 10 내지 도 12와 같은 극성패턴으로 127 계조의 데이터전압을 액정표시패널에 공급하고 그 액정표시패널의 전압 파형을 측정한 실험 결과를 나타낸다. 이 실험에서, 액정표시패널은 제2 액정셀군으로 인하여 60Hz 주파수로 구동된다. 이는 액정표시패널에서 측정되는 광파형은 2 프레임기간 내에서 구동 주파수가 느린 제1 액정셀 보다는 구동 주파수가 빠른 제2 액정셀군의 광 변환주기에 의해 결정되기 때문이다. 한편, 액정표시패널의 액정셀들 모두가 제1 액정셀군의 액정셀들로 구동된다면 그 구동 주파수는 30Hz 주파수로 낮아져 30Hz 플리커가 나타난다.
도 18 내지 도 22는 본 발명의 실시예에 따른 액정표시장치를 나타낸다.
도 18을 참조하면, 본 발명의 실시예에 따른 액정표시장치는 액정표시패널(100), 타이밍 콘트롤러(101), 로직회로(102), 데이터 구동회로(103), 게이트 구동회로(104), 및 영상분석회로(107)를 구비한다.
액정표시패널(100)은 두 장의 유리기판 사이에 액정분자들이 주입된다. 이 액정표시패널(100)의 하부 유리기판에는 m 개의 데이터라인들(D1 내지 Dm)과 n 개의 게이트라인들(G1 내지 Gn)이 교차된다. 데이터라인들(D1 내지 Dm)과 n 개의 게이트라인들(G1 내지 Gn)의 교차 구조에 의해 액정표시패널(100)에는 매트릭스 형태로 배치된 m×n 개의 액정셀들(Clc)을 포함한다. 액정셀들(Clc)은 전술한 바와 같이 서로 다른 데이터전압 주파수로 구동되는 제1 액정셀군과 제2 액정셀군을 포함한다. 액정표시패널(100)의 하부 유리기판에는 데이터라인들(D1 내지 Dm), 게이트라인들(G1 내지 Gn), TFT들, TFT에 접속된 액정셀(Clc)의 화소전극들(1), 및 스토리지 커패시터(Cst) 등이 형성된다.
액정표시패널(100)의 상부 유리기판상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판상에 형성된다. 액정표시패널(100)의 상부 유리기판과 하부 유리기판 각각에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 내면에 액정의 프리틸트각을 설정하기 위한 배향막이 형성된다.
타이밍 콘트롤러(101)는 수직/수평 동기신호(Vsync, Hsync), 데이터인에이블(Data Enable), 클럭신호(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로(103)와 게이트 구동회로(104) 및 로직회로(102)의 동작 타이밍을 제어하기 위한 제어신호들을 발생한다. 이러한 제어신호들은 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC), 게이트 출력 인에이블신호(Gate Output Enable : GOE), 소스 스타트 펄스(Source Start Pulse : SSP), 소스 샘플링 클럭(Source Sampling Clock : SSC), 소스 출력 인에이블신호(Source Output Enable : SOE), 기준 극성제어신호(Polarity : POL)를 포함한다. 게이트 스타트 펄스(GSP)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시한다. 게이트 쉬프트 클럭신호(GSC)은 게이트 구동회로 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온(ON) 기간에 대응하는 펄스폭으로 발생된다. 게이트 출력 인에이블신호(GOE)는 게이트 구동회로(104)의 출력을 지시한다. 소스 스타트 펄스(SSP)는 데이터가 표시될 1 수평라인에서 시작 화소를 지시한다. 소스 샘플링 클럭(SSC)은 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(103) 내에서 데이터의 래치동작을 지시한다. 소스 출력 인에이블신호(Source Output Enable : SOE)는 데이터 구동회로(103)의 출력을 지시한다. 기준 극성제어신호(Polarity : POL)는 액정표시패널(100)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 지시한다. 기준 극성제어신호(POL)는 1 수평기간 주기로 논리가 반전되는 1 도트 인버젼의 극성제어신호나 2 수평기간 주기로 논리가 반전되는 2 도트 인버젼의 극성제어신호 중 어느 한 형태로 발생된다.
또한, 타이밍 콘트롤러(101)는 디지털 비디오 데이터의 전송 주파수를 낮추기 위하여, 입력 디지털 비디오 데이터(RGB)를 기수 화소 데이터(RGBodd)와 우수 화소 데이터(RGBeven)로 분리하고 그 데이터들(RGBodd, RGBeven)을 6 개의 데이터버스를 통해 데이터 구동회로(103)에 공급한다.
영상분석회로(107)는 매 라인마다 입력 영상의 데이터를 분석한다. 이 영상분석회로(107)는 영상의 데이터 분석 방법은 각 화소에 포함된 R, G, B 서브 화소 데이터들 각각의 최상위 2 bits 데이터만으로 화소 각각의 계조를 판단한다. 또한, 영상분석회로(107)는 매 라인마다 쉬프트 레지스터에 데이터를 업데이트하고, 매 라인마다 타이밍 콘트롤러에 데이터가 입력되는 시점부터 패널 로드시점까지의 시간 동안 두 라인 데이터들의 계조정보를 판단한다. 영상분석회로(107)는 입력영상에 도 6과 같은 데이터 패턴이 포함되면 데이터 구동회로(103)로부터 출력되는 데이터전압들이 디폴트 차지 쉐어링 제어되도록 하고, 그 외의 입력 영상에서 데이터 구동회로(103)로부터 출력되는 데이터전압들이 디폴트 차지 쉐어링 제어되도록 데이터 구동회로(103)를 제어하는 차지 쉐어 제어신호(CS/DCS)를 발생한다. 또한 영상 분석회로(107)는 입력 영상에 도 8과 같은 데이터 패턴이 포함되면 데이터 구동회로(103)로부터 데이터전압들이 도 10의 극성패턴으로 출력되도록 1 프레임마다 논리가 반전되는 수평출력 반전신호(HINV)를 발생하고, 현재 입력되는 영상이 도 6 및 도 8과 같은 데이터 패턴들을 포함하고 있지 않은 중간 계조 영상이나 일반 영상이면, 극성패턴으로 데이터 구동회로(103)로부터 데이터전압들이 도 11 또는 도 12의 극성패턴으로 출력되도록 수평출력 반전신호(HINV)를 로우논리(L)로 유지시킨다.
로직회로(102)는 게이트 스타트 펄스(GSP), 소스 출력 인에이블신호(SOE), 기준 극성제어신호(POL) 및 데이터 인에이블신호(DE)를 입력받아 잔상과 플리커를 방지하기 위한 도 10 내지 도 12와 같은 극성제어신호들(POLa 내지 POLd)을 순차적으로 출력하거나 또는 선택적으로 매 프레임마다 동일한 기준 극성제어신호(POL)를 출력한다. 또한, 로직회로(102)는 영상분석회로(107)의 제어 하에 데이터 인이에블신호(DE)에서 유효 픽셀 데이터들이 없는 블랭크기간 동안 영상의 데이터패턴에 따라 극성제어신호들(POLa 내지 POLd)을 선택한다. 예컨대, 로직회로(102)는 영상분석회로(107)의 제어 하에 데이터 인이에블신호(DE)에서 유효 픽셀 데이터들이 없는 블랭크기간 동안 영상의 데이터패턴에 따라 극성제어신호들(POLa 내지 POLd)을 선택한다. 예컨대, 입력 영상에 도 8과 같은 데이터 패턴이 포함되면, 로직회로(102)는 데이터 인이에블신호(DE)에서 유효 픽셀 데이터들이 없는 블랭크기간 동안 도 10과 같은 극성제어신호들(POLa 내지 POLd)을 데이터 구동회로(103)에 공급한다. 입력 영상이 중간 계조 영상이나 일반 영상이면, 로직회로(102)는 도 11 또는 도 12와 같은 극성제어신호들(POLa 내지 POLd)을 데이터 구동회로(103)에 공급한다.
데이터 구동회로(103)는 타이밍 콘트롤러(101)의 제어 하에 디지털 비디오 데이터(RGBodd, RGBevne)를 래치하고 그 디지털 비디오 데이터를 로직회로(102)로부터의 극성제어신호(POL/POLa~POLd)에 응답하여 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 아날로그 데이터전압을 발생하고 그 데이터전압을 데이터라인들(D1 내지 Dm)에 공급한다. 데이터 구동회로(103)는 로직회로(102)로부터의 극성제어신호(POL/POLa~POLd)에 응답하여 1 수평기간 또는 2 수평기간 단 위로 데이터전압의 극성을 반전시킨다. 또한, 데이터 구동회로(103)는 로직회로(102)로부터의 수평출력 반전신호(HINV)에 응답하여 이웃하는 데이터라인들에 공급될 데이터전압들의 극성을 반전시키거나, 두 개의 데이터라인 단위로 데이터전압들의 극성을 반전시킨다. 또한, 데이터 구동회로(103)는 차지 쉐어 제어신호(CS/DCS)와 소스 출력 인에이블신호(SOE)에 응답하여 데이터라인들로 공급될 데이터전압들 사이에 공통전압(Vcom)이나 차지쉐어전압을 공급한다. 차지쉐어전압은 정극성 데이터전압이 공급되는 데이터라인과 부극성 데이터전압이 공급되는 데이터라인을 단락시켜 발생되는 평균전압이다.
게이트 구동회로(104)는 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터와 게이트라인(G1 내지 Gn) 사이에 접속되는 출력 버퍼를 각각 포함하는 다수의 게이트 드라이브 집적회로들로 구성되어 대략 1 수평기간의 펄스폭을 가지는 스캔펄스들을 순차적으로 출력한다.
영상분석회로(107)와 로직회로(102)는 타이밍 콘트롤러(101) 내에 내장될 수 있다.
본 발명의 제1 실시예에 따른 액정표시장치는 타이밍 콘트롤러(101)에 디지털 비디오 데이터(RGB)와 타이밍신호들(Vsync, Hsync, DE, CLK)을 공급하는 시스템(105)을 더 구비한다.
시스템(105)은 방송신호, 외부기기 인터페이스회로, 그래픽처리회로, 라인 메모리(106) 등을 포함하여 방송신호나 외부기기로부터 입력되는 영상소스로부터 비디오 데이터를 추출하고 그 비디오 데이터를 디지털로 변환하여 타이밍 콘트롤러(101)에 공급한다. 시스템(105)에서 수신되는 인터레이스 방송신호는 라인메모리(106)에 저장된 후 출력된다. 인터레이스 방송신호의 비디오 데이터는 기수 프레임기간에 기수라인에만 존재하고 우수 프레임기간에 우수라인에만 존재한다. 따라서, 시스템(105)은 인터레이스 방송신호를 수신하면 라인 메모리(106)에 저장된 유효 데이터들의 평균값 또는 블랙 데이터값으로 기수 프레임기간의 우수라인 데이터, 그리고 우수 프레임의 기수라인 데이터를 발생한다. 이러한 시스템(105)은 디지털 비디오 데이터와 함께 타이밍신호들(Vsync, Hsync, DE, CLK)과 전원을 타이밍 콘트롤러(101)에 공급한다.
도 19 및 도 20은 로직회로(102)를 상세히 나타내는 회로도들이다.
도 19 및 도 20을 참조하면, 로직회로(102)는 프레임 카운터(141), 라인 카운터(142), POL 발생회로(143), 및 멀티플렉서(144)를 구비한다.
프레임 카운터(141)는 1 프레임기간 동안 1회 발생되고 1 프레임기간의 시작과 동시에 발생되는 게이트 스타트 펄스(GSP)에 응답하여 액정표시패널(100)에 표시될 화상의 프레임 수를 지시하는 프레임 카운트 정보(Fcnt)를 출력한다. 프레임 카운트 정보(Fcnt)는 도 9 내지 도 12와 같이 4 프레임기간 주기로 데이터전압의 극성패턴이 반복된다고 가정할 때 4 개의 프레임기간 각각을 식별할 수 있도록 2 비트 정보로 발생된다.
라인 카운터(142)는 매 수평라인에 데이터전압을 공급하는 시점을 지시하는 소스 출력 인에이블 신호(SOE)에 응답하여 액정표시패널(100)에 표시될 수평라인을 지시하는 라인 카운트 정보(Lcnt)를 출력한다. 라인 카운트 정보(Fcnt)는 도 9 내지 도 12와 같은 극성패턴에서 알 수 있는 바와 같이 액정표시패널(100)에 표시되는 데이터전압의 극성이 1 또는 2 수평라인 주기로 반전되므로 2 비트 정보로 발생된다.
멀티플렉서(144)의 제어단자는 옵션핀에 접속된다. 이 멀티플렉서(144)는 옵션핀으로부터의 제어신호 전압에 따라 데이터 구동회로(103)에 공급할 극성제어신호들(POL, POLa 내지 POLd)을 선택한다. 옵션핀은 제조업체 또는 사용자에 의해 기저전압(GND) 또는 전원전압(Vcc)에 선택적으로 접속될 수 있다. 옵션핀이 기저전압원(GND)에 접속되면 멀티플렉서(144)는 기준 극성 제어신호(POL)를 출력한다. 옵션핀이 전원전압원(Vcc)에 접속되면, 멀티플렉서(144)는 도 10 내지 도 12와 같은 극성제어신호들(POLa 내지 POLd)을 출력한다.
POL 발생회로(143)는 제1 POL 발생회로(151), 제2 POL 발생회로(152), 제1 및 제2 인버터(153, 154), 멀티플렉서(155)를 포함하여, 극성제어신호들(POLa 내지 POLd(또는 POL2a 및 POL2b))을 순차적으로 발생한다.
제1 POL 발생회로(151)는 라인 카운터 정보(Lcnt)에 기초하여 2 수평기간 단위로 논리(H, L)가 반전되는 제1 극성제어신호(POLa)를 발생한다. 제1 인버터(153)는 제1 극성제어신호(POLa)를 반전시켜 제1 극성제어신호(POLa)의 역위상을 가지는 제3 극성제어신호(POLc)를 발생한다.
제2 POL 발생회로(152)는 라인 카운터 정보(Lcnt)에 기초하여 2 수평기간 단위로 논리(H, L)가 반전되고 제1 극성제어신호(POLa)에 비하여 1 수평기간만큼 위 상차를 가지는 제2 극성제어신호(POLb)를 발생한다. 이 제2 POL 발생회로(152)는 영상분석회로(107)의 영상 분석 결과 입력 영상이 중간 계조 영상이나 일반 영상이면, 도 12와 같은 제2 극성제어신호(POLb)을 선택적으로 출력할 수 있다. 제2 인버터(154)는 제2 극성제어신호(POLb)를 반전시켜 제4 극성제어신호(POLd)를 발생한다.
또한, POL 발생회로(143)는 영상분석회로(107)의 영상 분석 결과 입력 영상에 도 8과 같은 데이터 패턴이 포함되면, 데이터 인이에블신호(DE)에서 유효 픽셀 데이터들이 없는 블랭크기간 동안 도 10과 같은 제1 극성제어신호(POLa)를 출력하고, 입력 영상이 중간 계조 영상이나 일반 영상이면 데이터 인이에블신호(DE)에서 유효 픽셀 데이터들이 없는 블랭크기간 동안 도 11 또는 도 12와 같은 극성제어신호들(POLa 내지 POLd)을 출력한다.
멀티플렉서(155)는 2 비트의 프레임 카운트 정보(Fcnt)에 응답하여 제4i+1 프레임기간 동안 제1 극성제어신호(POLa)를 출력한 후, 제4i+2 프레임기간 동안 제2 극성제어신호(POLb)를 출력한 다음, 제4i+3 프레임기간 동안 제3 극성제어신호(POLc)를 출력한다. 그리고 멀티플렉서(155)는 제4i+4 프레임기간 동안 제4 극성제어신호(POLd)를 출력한다.
도 21은 데이터 구동회로(103)를 상세히 나타낸다.
도 21을 참조하면, 데이터 구동회로(103)는 각각 k(k는 m보다 작은 정수) 개의 데이터라인들(D1 내지 Dk)을 구동하는 다수의 집적회로(Integrated Circuit, IC)를 포함한다. 집적회로 각각은 쉬프트 레지스터(161), 데이터 레지스터(162), 제1 래치(163), 제2 래치(164), 디지털/아날로그 변환기(이하, "DAC"라 한다)(165), 출력회로(166), 및 차지쉐어회로(167)를 포함한다.
쉬프트레지스터(161)는 타이밍 콘트롤러(101)로부터의 소스 스타트 펄스(SSP)를 소스 샘플링 클럭(SSC)에 따라 쉬프트시켜 샘플링신호를 발생하게 된다. 또한, 쉬프트 레지스터(161)는 소스 스타트 펄스(SSP)를 쉬프트시켜 다음 단 집적회로의 쉬프트 레지스터(161)에 캐리신호(CAR)를 전달하게 된다. 데이터 레지스터(162)는 타이밍 콘트롤러(101)에 의해 분리된 기수 디지털 비디오 데이터(RGBodd)와 우수 디지털 비디오 데이터(RGBeven)를 일시 저장하고 저장된 데이터들(RGBodd,RGBeven)을 제1 래치(163)에 공급한다. 제1 래치(163)는 쉬프트 레지스터(161)로부터 순차적으로 입력되는 샘플링신호에 응답하여 데이터 레지스터(162)로부터의 디지털 비디오 데이터들(RGBeven, RGBodd)을 샘플링하고, 그 데이터들(RGBeven, RGBodd)을 래치한 다음, 그 데이터들을 동시에 출력한다. 제2 래치(164)는 제1 래치(163)로부터 입력되는 데이터들을 래치한 다음, 소스 출력 인에이블신호(SOE)의 로우논리기간 동안 다른 집적회로들의 제2 래치(164)와 동시에 래치된 디지털 비디오 데이터들을 출력한다.
DAC(165)는 도 22와 같은 회로로 구성된다. 이 DAC(165)는 극성제어신호(POL/POLa~POLd)와 수평출력 반전신호(HINV)에 응답하여 제2 래치(164)로부터의 디지털 비디오 데이터를 정극성 감마보상전압(GH) 또는 부극성 감마보상전압(GL)으로 변환하여 아날로그 정극성/부극성 데이터전압으로 변환한다.
출력회로(166)는 버퍼를 포함하여 데이터라인(D1 내지 Dk)으로 공급되는 아 날로그 데이터전압의 신호감쇠를 최소화한다.
차지쉐어회로(167)는 차지쉐어 제어신호(CS/DCS)가 로우논리전압일 때 소스 출력 인에이블신호(SOE)의 하이논리기간 동안 차지쉐어전압이나 공통전압(Vcom)을 데이터라인들(D1 내지 Dk)에 공급한다.
도 22는 DAC(165)를 상세히 나타내는 회로도이다.
도 22를 참조하면, 본 발명의 제2 실시예에 따른 DAC(165)는 정극성 감마보상전압(GH)이 공급되는 P-디코더(PDEC)(171), 부극성 감마보상전압(GL)이 공급되는 N-디코더(NDEC)(172), 극성제어신호들(POL/POLa~POLd)에 응답하여 P-디코더(171)의 출력과 N-디코더(172)의 출력을 선택하는 멀티플렉서(173a 내지 173d), 수평출력 반전신호(HINV)에 응답하여 멀티플렉서(123)의 제어단자에 공급되는 선택 제어신호의 논리를 반전시키는 수평출력 반전회로(190)를 포함한다.
P-디코더(171)는 제2 래치(164)로부터 입력되는 디지털 비디오 데이터를 디코드하여 그 데이터의 계조값에 해당하는 정극성 감마보상전압을 출력하고, N-디코더(172)는 제2 래치(164)로부터 입력되는 디지털 비디오 데이터를 디코드하여 그 데이터의 계조값에 해당하는 부극성 감마보상전압을 출력한다.
멀티플렉서(173)는 극성제어신호(POL/POLa,POL2b)에 의해 직접 제어되는 제4i+1 및 제4i+2 멀티플렉서(173a, 173b)와, 수평출력 반전회로(190)의 출력에 의해 제어되는 제4i+3 및 제4i+4 멀티플렉서(173c, 173d)를 구비한다.
제4i+1 멀티플렉서(173a)는 자신의 비반전 제어단자에 입력되는 극성제어신호(POL/POLa,POLb)에 응답하여 1 수평기간 단위로 정극성의 감마보상전압과 부극성 의 감마보상전압을 교대로 선택하고 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압으로 출력한다. 제4i+2 멀티플렉서(173b)는 자신의 반전 제어단자에 입력되는 극성제어신호(POL/POLa,POLb)에 응답하여 1 수평기간 단위로 정극성의 감마보상전압과 부극성의 감마보상전압을 교대로 선택하고 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압으로 출력한다.
제4i+3 멀티플렉서(173c)는 자신의 비반전 제어단자에 입력되는 수평출력 반전회로(190)의 출력에 응답하여 1 수평기간 단위로 정극성의 감마보상전압과 부극성의 감마보상전압을 교대로 선택하고 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압으로 출력한다. 제4i+4 멀티플렉서(173d)는 자신의 반전 제어단자에 입력되는 수평출력 반전회로(190)의 출력에 응답하여 1 수평기간 단위로 정극성의 감마보상전압과 부극성의 감마보상전압을 교대로 선택하고 선택된 정극성/부극성 감마보상전압을 아날로그 데이터전압으로 출력한다.
수평출력 반전회로(190)는 스위치소자들(S1, S2), 및 인버터(194)를 구비한다. 이 수평출력 반전회로(190)는 수평출력 반전신호(HINV)에 응답하여 제4i+3 멀티플렉서(173c)와 제4i+4 멀티플렉서(173d)의 제어단자에 공급되는 선택 제어신호의 논리값을 제어한다. 제1 스위치소자(S1)의 입력단자는 극성제어신호 공급단자(181)에 접속되고 제1 스위치소자(S1)의 출력단자는 제4i+3 및 제4i+4 멀티플렉서(173c, 173d)의 반전/비반전 제어단자에 접속된다. 제1 스위치소자(S1)의 반전 제어단자는 수평출력 반전신호 공급단자(182)에 접속된다. 제2 스위치소자(S2)의 입력단자는 극성제어신호 공급단자(181)에 접속되고 제2 스위치소자(S2)의 출력단 자는 인버터(194)에 접속된다. 제2 스위치소자(S2)의 비반전 제어단자는 수평출력 반전신호 공급단자(182)에 접속된다. 인버터(194)는 제2 스위치소자(S2)의 출력단자와, 제4i+1 또는 제4i+2 멀티플렉서(173a, 173b)의 반전/비반전 제어단자에 접속된다.
수평출력 반전신호(HINV)가 하이논리이면, 제2 스위치소자(S2)는 턴-온되고 제1 스위치소자(S1)는 턴-오프된다. 그러면 제4i+3 멀티플렉서(173c)의 비반전 제어단자에는 반전된 극성제어신호들(POL/POLa,POLb)이 입력되고, 제4i+4 멀티플렉서(173d)의 반전 제어단자에는 반전된 극성제어신호들(POL/POLa,POLb)이 입력된다. 수평출력 반전신호(HINV)가 로우논리이면, 제1 스위치소자(S1)는 턴-온되고 제2 스위치소자(S2)는 턴-오프된다. 그러면 제4i+3 멀티플렉서(173c)의 비반전 제어단자에는 극성제어신호들(POL/POLa,POLb)이 그대로 입력되고, 제4i+4 멀티플렉서(173d)의 반전 제어단자에는 극성제어신호들(POL/POL2a,POL2b)이 그대로 입력된다. 따라서, 도 13과 같이 수평출력 반전신호(HINV)와 극성제어신호들(POLa~POLd)이 발생된다면, 제4i+1 내지 제4i+4 데이터라인들에 공급되는 데이터의 수평 극성패턴은 도 10과 같이 제4i+1 프레임기간 동안 "+ - + -"으로, 제4i+2 프레임기간 동안 "- + + -"로, 제4i+3 프레임기간 동안 "- + - +"로, 제4i+4 프레임기간 동안 "+ - - +"로 된다. 도 14와 같은 극성제어신호들(POLa~POLd)이 발생되고 수평출력 반전신호(HINV)가 로우논리를 유지한다면, 제4i+1 내지 제4i+4 데이터라인들에 공급되는 데이터의 수평 극성패턴은 도 11과 같이 제4i+1 프레임기간 동안 "+ - + -", "+ - + -"로, 제4i+3 프레임기간 동안 "- + - +"로, 제4i+4 프레임기간 동안 "- + - +" 로 된다. 도 15와 같은 극성제어신호들(POLa~POLd)이 발생되고 수평출력 반전신호(HINV)가 로우논리를 유지한다면, 제4i+1 내지 제4i+4 데이터라인들에 공급되는 데이터의 수평 극성패턴은 도 12와 같이 제4i+1 프레임기간 동안 "+ - + -", "- + - +"로, 제4i+3 프레임기간 동안 "- + - +"로, 제4i+4 프레임기간 동안 "+ - + -"로 된다.
도 23은 디지털 비디오 데이터들과 그 데이터들의 계조에 따라 영상분석회로(107)에서 발생되는 차지쉐어 제어신호(CS/DCS)의 일예를 나타낸다.
영상분석회로(107)는 타이밍 콘트롤러(101)에 입력되는 디지털 비디오 데이터를 1 수평기간 늦은 시점부터 분석하여 연속적으로 입력되는 디지털 비디오 데이터의 최상위 2 bits 데이터만으로 그 데이터의 계조를 판단한다. 그 결과, 영상분석회로(107)는 데이터의 계조 변화를 지시하는 마스크신호(MASK)를 발생함과 아울러, 데이터의 극성이나 계조에 관계없이 1 수평기간 또는 2 수평기간 단위로 논리가 반전되는 디폴트 차지쉐어 제어신호(CS)를 발생한다. 그리고 영상분석회로(107)는 마스크신호(MASK)와 디폴트 차지쉐어신호(CS)를 논리곱(AND) 연산하여 동적 차지쉐어 제어신호(DCS)를 발생한다.
마스크신호(MASK)는 백색 계조(W)의 데이터에 이어서 흑색 계조(B)의 데이터가 입력되거나, 흑색 계조(B)의 데이터에 이어서 백색 계조(W)의 데이터가 입력될 때 로우논리로 발생된다. 그리고 마스크 신호는 백색 계조(W)에서 백색 계조(W) 또는, 흑색 계조(B)에서 흑색 계조(B)로 계조가 변하는 데이터들에서 하이논리로 발생된다.
동적 차지쉐어 제어신호(DCS)는 마스크신호(MASK)에 따라 백색 계조(W)의 데이터에 이어서 흑색 계조(B)의 데이터가 입력되거나, 흑색 계조(B)의 데이터에 이어서 백색 계조(W)의 데이터가 입력될 때에만 로우논리로 발생된다. 데이터 구동회로(103)는 동적 차지쉐어 제어신호(DCS)가 로우논리이고 소스출력 인에이블신호(SOE)가 하이논리일 때에만 데이터라인들에 공통전압(Vcom)이나 차지쉐어전압을 공급한다. 그리고 데이터 구동회로(103)는 동적 차지쉐어 제어신호(DCS)가 하이논리이고 소스출력 인에이블신호(SOE)가 로우논리일 때 데이터라인들에 데이터전압을 공급한다.
데이터 구동회로(103) 내에서의 데이터지연으로 인하여, 타이밍 콘트롤러(101)의 출력으로부터 1 수평기간(1H) 후에 데이터전압들이 데이터라인들에 공급된다.
입력 영상의 분석 결과, 도 8과 같은 데이터패턴이 포함된 영상으로부터 일반영상이나 중간계조 영상으로 변하거나 그 반대의 경우에 도 10의 극성패턴과 도 11 또는 도 12의 극성패턴 사이에 극성패턴이 변환되어야 한다. 이러한 영상 변화시에, 영상분석회로(107)는 도 24와 같이 매 프레임기간마다 유효 픽셀 데이터들이 없는 블랭크기간(BLK) 또는 포치기간(Porch) 동안에 도 13 내지 도 15와 같이 수평출력 반전신호(HINV)를 변환하다. 또한, 영상 변화시에 로직회로(102)는 도 24와 같이 매 프레임기간마다 유효 픽셀 데이터들이 없는 블랭크기간(BLK) 또는 포치기간(Porch) 동안에 도 10 내지 도 12의 극성제어신호들(POLa 내지 POLd)을 변환한다.
상술한 바와 같이, 본 발명의 실시예에 따른 액정표시장치는 도 10 내지 도 12와 같은 극성패턴을 이용하여 직류화 잔상과 플리커를 방지하여 표시품질을 높일뿐 아니라 동적 차지쉐어링을 이용하여 데이터 구동회로의 발열 및 소비전력을 줄일 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (23)

  1. 다수의 데이터라인과 다수의 게이트라인이 교차되고 다수의 액정셀들을 가지는 액정표시패널;
    입력 영상을 분석하여 연속적으로 입력되는 데이터들의 계조차에 따라 논리가 달라지는 동적 차지쉐어 제어신호를 발생함과 아울러, 상기 데이터들의 계조차에 무관하게 주기적으로 논리가 반전되는 디폴트 차지쉐어 제어신호를 발생하는 영상분석회로;
    매 프레임기간마다 위상이 달라지는 극성제어신호를 발생하고 상기 영상분석 회로의 제어 하에 상기 극성제어신호의 위상을 다르게 제어하는 로직회로;
    상기 극성제어신호에 응답하여 데이터전압의 극성을 변환하여 상기 데이터라인들에 공급하고 상기 차지쉐어 제어신호들 중 어느 하나에 응답하여 상기 데이터라인들에 연속적으로 공급되는 데이터전압들 사이에 차지쉐어전압과 공통전압 중 어느 하나를 공급하는 데이터 구동회로; 및
    스캔펄스를 상기 게이트라인들에 공급하는 게이트 구동회로를 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 영상분석회로는,
    상기 입력 영상이 상기 액정표시패널에서 수직으로 이웃하는 액정셀들에 표시될 데이터전압들이 블랙계조 데이터와 화이트계조 데이터를 포함하는 제1 데이터 패턴이면 상기 동적 차지쉐어 제어신호를 상기 데이터 구동회로에 공급하고,
    상기 제1 데이터 패턴 이외의 다른 데이터 패턴들이 입력되면 상기 디폴트 차지쉐어 제어신호를 상기 데이터 구동회로에 공급하는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 데이터 구동회로는,
    상기 동적 차지쉐어신호에 응답하여 상기 데이터전압의 극성이 바뀌는 시간과, 동일 극성의 데이터전압들이 화이트 계조와 블랙 계조를 가질 때 그 데이터전압들 사이의 시간에만 상기 차지쉐어전압과 상기 공통전압 중 어느 하나를 상기 데이터라인들에 공급하고,
    상기 디폴트 차지쉐어 제어신호에 응답하여 매 라인마다 상기 데이터전압들 사이에 상기 차지쉐어전압과 상기 공통전압 중 어느 하나를 상기 데이터라인들에 공급하는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 로직회로는,
    상기 제1 데이터패턴에서 상기 액정표시패널에 표시되는 데이터전압들의 현재 극성패턴이 유지되도록 상기 현재 극성패턴을 제어하는 1 군의 극성제어신호들을 순차적으로 상기 데이터 구동회로에 공급하는 것을 특징으로 하는 액정표시장치.
  5. 삭제
  6. 삭제
  7. 제 2 항에 있어서,
    상기 액정표시패널은,
    2 프레임기간 동안 동일 극성의 데이터전압이 공급되는 제1 액정셀군과,
    상기 제1 액정셀군의 극성 반전주기와 어긋나는 반전주기를 가지는 데이터전압을 충전하여 상기 2 프레임기간 내에서 극성이 1회 반전되는 제2 액정셀군을 구비하는 것을 특징으로 하는 액정표시장치.
  8. 다수의 데이터라인과 다수의 게이트라인이 교차되고 다수의 액정셀들을 가지는 액정표시패널;
    입력 영상을 분석하여 연속적으로 입력되는 데이터들의 계조차에 따라 논리가 달라지는 동적 차지쉐어 제어신호를 발생함과 아울러, 상기 데이터들의 계조차에 무관하게 주기적으로 논리가 반전되는 디폴트 차지쉐어 제어신호를 발생하고 상기 액정표시패널에서 수평방향으로 이웃하는 액정셀들에 공급되는 데이터전압들의 극성을 지시하는 수평출력 반전신호를 발생하는 영상분석회로;
    매 프레임기간마다 위상이 달라지는 극성제어신호를 발생하고 상기 영상분석 회로의 제어 하에 상기 극성제어신호의 위상을 다르게 제어하는 로직회로;
    상기 극성제어신호에 응답하여 데이터전압의 극성을 변환하여 상기 데이터라인들에 공급하고 상기 차지쉐어 제어신호들 중 어느 하나에 응답하여 상기 데이터라인들에 연속적으로 공급되는 데이터전압들 사이에 차지쉐어전압과 공통전압 중 어느 하나를 공급하고 상기 수평출력 반전신호에 응답하여 수평으로 이웃하는 데이터라인들을 통해 출력되는 데이터전압들의 극성을 반전시키는 데이터 구동회로; 및
    스캔펄스를 상기 게이트라인들에 공급하는 게이트 구동회로를 구비하는 것을 특징으로 하는 액정표시장치.
  9. 제 8 항에 있어서,
    상기 영상분석회로는,
    상기 입력 영상이 상기 액정표시패널에서 수직으로 이웃하는 액정셀들에 표시될 데이터전압들이 블랙계조 데이터와 화이트계조 데이터를 포함하는 제1 데이터 패턴이면 상기 동적 차지쉐어 제어신호를 상기 데이터 구동회로에 공급하고,
    상기 제1 데이터 패턴 이외의 다른 데이터 패턴들이 입력되면 상기 디폴트 차지쉐어 제어신호를 상기 데이터 구동회로에 공급하는 것을 특징으로 하는 액정표시장치.
  10. 제 9 항에 있어서,
    상기 데이터 구동회로는,
    상기 동적 차지쉐어신호에 응답하여 상기 데이터전압의 극성이 바뀌는 시간과, 동일 극성의 데이터전압들이 화이트 계조와 블랙 계조를 가질 때 그 데이터전압들 사이의 시간에만 상기 차지쉐어전압과 상기 공통전압 중 어느 하나를 상기 데이터라인들에 공급하고,
    상기 디폴트 차지쉐어 제어신호에 응답하여 매 라인마다 상기 데이터전압들 사이에 상기 차지쉐어전압과 상기 공통전압 중 어느 하나를 상기 데이터라인들에 공급하는 것을 특징으로 하는 액정표시장치.
  11. 제 10 항에 있어서,
    상기 로직회로는,
    상기 제1 데이터패턴에서 상기 액정표시패널에 표시되는 데이터전압들의 현재 극성패턴이 유지되도록 상기 현재 극성패턴을 제어하는 1 군의 극성제어신호들을 순차적으로 상기 데이터 구동회로에 공급하는 것을 특징으로 하는 액정표시장치.
  12. 삭제
  13. 삭제
  14. 제 9 항에 있어서,
    상기 영상분석회로는,
    상기 입력 영상이 상기 액정표시패널에서 수평으로 이웃하는 액정셀들에 표시될 데이터전압들이 블랙계조 데이터와 화이트계조 데이터를 포함하는 제2 데이터 패턴이면 상기 수평출력 반전신호를 매 프레임마다 반전시키는 것을 특징으로 하는 액정표시장치.
  15. 제 14 항에 있어서,
    상기 로직회로는,
    제4i+1(i는 양의 정수) 프레임기간 동안 2 수평기간마다 극성이 반전되는 제1 극성제어신호를 발생하고,
    제4i+2 프레임기간 동안, 상기 제1 극성제어신호에 1 수평기간만큼 위상이 빠른 제2 극성제어신호를 발생하고,
    제4i+3 프레임기간 동안 상기 제1 극성제어신호의 역위상인 제3 극성제어신호를 발생하고,
    제4i+4 프레임기간 동안, 상기 제2 극성제어신호의 역위상인 제4 극성제어신호를 발생하는 것을 특징으로 하는 액정표시장치.
  16. 제 15 항에 있어서,
    상기 액정표시패널은,
    2 프레임기간 동안 동일 극성의 데이터전압이 공급되는 제1 액정셀군과,
    상기 제1 액정셀군의 극성 반전주기와 어긋나는 반전주기를 가지는 데이터전압을 충전하여 상기 2 프레임기간 내에서 극성이 1회 반전되는 제2 액정셀군을 구비하며,
    상기 제4i+1 프레임기간 동안 상기 제1 액정셀군은 제4i+1 및 제4i+3 수평라인에서 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들과, 제4i+2 및 제4i+4 수평라인에서 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 상기 제1 액정셀군을 사이에 두고 배치되고;
    상기 제4i+2 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+1 및 제4i+3 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들과, 상기 제4i+2 및 제4i+4 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 상기 제1 액정셀군을 사이에 두고 배치되고;
    상기 제4i+3 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+1 및 제4i+3 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들과, 상기 제4i+2 및 제4i+4 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 상기 제1 액정셀군을 사이에 두고 배치되며;
    상기 제4i+4 프레임기간 동안, 상기 제1 액정셀군은 상기 제4i+1 및 제4i+3 수평라인에서 상기 제4i+3 및 제4i+4 수직라인에 배치된 액정셀들과, 상기 제4i+2 및 제4i+4 수평라인에서 상기 제4i+1 및 제4i+2 수직라인에 배치된 액정셀들을 포함하고, 상기 제2 액정셀군은 수직 및 수평방향에서 상기 제1 액정셀군을 사이에 두고 배치되는 것을 특징으로 하는 액정표시장치.
  17. 제 14 항에 있어서,
    상기 영상분석회로는,
    상기 입력 영상이 상기 제1 및 제2 데이터 패턴 이외의 다른 데이터패턴을 포함하면 상기 수평출력 반전신호를 일정한 논리로 발생하는 것을 특징으로 하는 액정표시장치.
  18. 제 17 항에 있어서,
    상기 로직회로는,
    제4i+1(i는 양의 정수) 프레임기간 동안 2 수평기간마다 극성이 반전되는 제1 극성제어신호를 발생하고,
    제4i+2 프레임기간 동안, 상기 제1 극성제어신호에 1 수평기간만큼 위상이 빠른 제2 극성제어신호를 발생하고,
    제4i+3 프레임기간 동안 상기 제1 극성제어신호의 역위상인 제3 극성제어신호를 발생하고,
    제4i+4 프레임기간 동안, 상기 제2 극성제어신호의 역위상인 제4 극성제어신 호를 발생하는 것을 특징으로 하는 액정표시장치.
  19. 제 18 항에 있어서,
    상기 액정표시패널은,
    2 프레임기간 동안 동일 극성의 데이터전압이 공급되는 제1 액정셀군과,
    상기 제1 액정셀군의 극성 반전주기와 어긋나는 반전주기를 가지는 데이터전압을 충전하여 상기 2 프레임기간 내에서 극성이 1회 반전되는 제2 액정셀군을 구비하며,
    상기 제4i+1 프레임기간 동안, 상기 제1 액정셀군은 우수 수평라인의 액정셀들을 포함하고, 상기 제2 액정셀군은 기수 수평라인의 액정셀들을 포함하고;
    상기 제4i+2 프레임기간 동안, 상기 제1 액정셀군은 상기 기수 수평라인의 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 우수 수평라인의 액정셀들을 포함하고;
    상기 제4i+3 프레임기간 동안, 상기 제1 액정셀군은 상기 우수 수평라인의 액정셀들을 포함하고, 상기 제2 액정셀군은 기수 수평라인의 액정셀들을 포함하고;
    상기 제4i+4 프레임기간 동안, 상기 제1 액정셀군은 상기 기수 수평라인의 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 우수 수평라인의 액정셀들을 포함하는 것을 특징으로 하는 액정표시장치.
  20. 제 17 항에 있어서,
    상기 로직회로는,
    제4i+1(i는 양의 정수) 프레임기간 동안 2 수평기간마다 극성이 반전되는 제1 극성제어신호를 발생하고,
    제4i+2 프레임기간 동안, 상기 제1 극성제어신호에 1 수평기간만큼 위상이 늦은 제2 극성제어신호를 발생하고,
    제4i+3 프레임기간 동안 상기 제1 극성제어신호의 역위상인 제3 극성제어신호를 발생하고,
    제4i+4 프레임기간 동안, 상기 제2 극성제어신호의 역위상인 제4 극성제어신호를 발생하는 것을 특징으로 하는 액정표시장치.
  21. 제 20 항에 있어서,
    상기 액정표시패널은,
    2 프레임기간 동안 동일 극성의 데이터전압이 공급되는 제1 액정셀군과,
    상기 제1 액정셀군의 극성 반전주기와 어긋나는 반전주기를 가지는 데이터전압을 충전하여 상기 2 프레임기간 내에서 극성이 1회 반전되는 제2 액정셀군을 구비하며,
    상기 제4i+1 프레임기간 동안, 상기 제1 액정셀군은 기수 수평라인의 액정셀들을 포함하고, 상기 제2 액정셀군은 우수 수평라인의 액정셀들을 포함하고;
    상기 제4i+2 프레임기간 동안, 상기 제1 액정셀군은 상기 우수 수평라인의 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 기수 수평라인의 액정셀들을 포함 하고;
    상기 제4i+3 프레임기간 동안, 상기 제1 액정셀군은 상기 기수 수평라인의 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 우수 수평라인의 액정셀들을 포함하며;
    상기 제4i+4 프레임기간 동안, 상기 제1 액정셀군은 상기 우수 수평라인의 액정셀들을 포함하고, 상기 제2 액정셀군은 상기 기수 수평라인의 액정셀들을 포함하는 것을 특징으로 하는 액정표시장치.
  22. 삭제
  23. 삭제
KR1020070064561A 2007-06-28 2007-06-28 액정표시장치 KR101224459B1 (ko)

Priority Applications (10)

Application Number Priority Date Filing Date Title
KR1020070064561A KR101224459B1 (ko) 2007-06-28 2007-06-28 액정표시장치
JP2007339684A JP4856052B2 (ja) 2007-06-28 2007-12-28 液晶表示装置とその駆動方法
JP2007341172A JP4974878B2 (ja) 2007-06-28 2007-12-28 液晶表示装置及びその駆動方法
JP2007339981A JP5265184B2 (ja) 2007-06-28 2007-12-28 液晶表示装置とその駆動方法
CN2007101606875A CN101334971B (zh) 2007-06-28 2007-12-29 液晶显示器及其驱动方法
CN2007101606894A CN101334972B (zh) 2007-06-28 2007-12-29 液晶显示器及其驱动方法
US12/003,747 US8049697B2 (en) 2007-06-28 2007-12-31 Liquid crystal display and driving method thereof
US12/003,762 US8049698B2 (en) 2007-06-28 2007-12-31 Liquid crystal display and driving method thereof
US12/003,756 US8026887B2 (en) 2007-06-28 2007-12-31 Liquid crystal display and driving method thereof
CN2008100089541A CN101334975B (zh) 2007-06-28 2008-01-31 液晶显示器及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070064561A KR101224459B1 (ko) 2007-06-28 2007-06-28 액정표시장치

Publications (2)

Publication Number Publication Date
KR20090000475A KR20090000475A (ko) 2009-01-07
KR101224459B1 true KR101224459B1 (ko) 2013-01-22

Family

ID=40159783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070064561A KR101224459B1 (ko) 2007-06-28 2007-06-28 액정표시장치

Country Status (4)

Country Link
US (3) US8049697B2 (ko)
JP (3) JP4856052B2 (ko)
KR (1) KR101224459B1 (ko)
CN (3) CN101334972B (ko)

Families Citing this family (88)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101224459B1 (ko) * 2007-06-28 2013-01-22 엘지디스플레이 주식회사 액정표시장치
KR101301312B1 (ko) * 2008-04-08 2013-08-29 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
GB2460409B (en) * 2008-05-27 2012-04-04 Sony Corp Driving circuit for a liquid crystal display
KR101303424B1 (ko) * 2008-06-12 2013-09-05 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR20100078699A (ko) * 2008-12-30 2010-07-08 삼성전자주식회사 능동형 유기발광 다이오드의 전력 제어 방법 및 장치
TWI423228B (zh) 2009-01-23 2014-01-11 Novatek Microelectronics Corp 用於一液晶顯示裝置之驅動方法及其相關裝置
KR101040902B1 (ko) 2009-01-23 2011-06-16 삼성모바일디스플레이주식회사 유기 전계 발광 표시장치 및 그 구동방법
TWI413968B (zh) 2009-01-23 2013-11-01 Novatek Microelectronics Corp 驅動一液晶顯示器的方法及其相關驅動裝置
JP5434090B2 (ja) * 2009-01-26 2014-03-05 セイコーエプソン株式会社 電気光学装置の駆動装置及び方法、並びに電気光学装置及び電子機器
CN101794557B (zh) * 2009-02-03 2013-10-30 联咏科技股份有限公司 用于液晶显示装置的驱动方法及其相关装置
CN101800036B (zh) * 2009-02-05 2012-12-12 联咏科技股份有限公司 驱动一液晶显示器的方法及其相关驱动装置
KR101337130B1 (ko) * 2009-02-18 2013-12-05 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
CN101819337B (zh) 2009-02-27 2012-02-29 北京京东方光电科技有限公司 液晶显示器的检测电路和检测方法
JP2010256401A (ja) * 2009-04-21 2010-11-11 Renesas Electronics Corp ドライバ及び表示装置
KR101363136B1 (ko) * 2009-05-15 2014-02-14 엘지디스플레이 주식회사 액정표시장치
US20100315396A1 (en) * 2009-06-10 2010-12-16 Himax Technologies Limited Timing controller, display and charge sharing function controlling method thereof
JP5073712B2 (ja) * 2009-06-16 2012-11-14 シャープ株式会社 データ信号線駆動回路、液晶表示装置、および液晶表示装置の駆動方法
KR101332479B1 (ko) * 2009-08-14 2013-11-26 엘지디스플레이 주식회사 액정표시장치와 그 도트 인버젼 제어방법
KR101651290B1 (ko) * 2009-08-18 2016-09-05 엘지디스플레이 주식회사 액정표시장치와 그 데이터 극성 제어방법
US20110069088A1 (en) * 2009-09-21 2011-03-24 Himax Technologies Limited Source driver and charge sharing function controlling method thereof
JP5236815B2 (ja) * 2009-10-16 2013-07-17 シャープ株式会社 表示駆動回路、表示装置及び表示駆動方法
CN102063878A (zh) * 2009-11-17 2011-05-18 群康科技(深圳)有限公司 液晶显示装置
KR101102358B1 (ko) * 2009-11-30 2012-01-05 주식회사 실리콘웍스 디스플레이 패널 구동 회로 및 그의 구동 방법
WO2011070722A1 (ja) * 2009-12-10 2011-06-16 パナソニック株式会社 表示装置用駆動回路及び表示装置の駆動方法
KR101459409B1 (ko) * 2009-12-11 2014-11-07 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR101666578B1 (ko) * 2009-12-14 2016-10-14 엘지디스플레이 주식회사 영상 표시장치의 구동장치와 그 구동방법
KR101900662B1 (ko) * 2009-12-18 2018-11-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 그 구동 방법
US20110164076A1 (en) * 2010-01-06 2011-07-07 Sang Tae Lee Cost-effective display methods and apparatuses
JP2011197457A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 液晶表示装置およびデータ駆動装置
KR101279659B1 (ko) * 2010-05-14 2013-06-27 엘지디스플레이 주식회사 입체 영상 표시장치와 그 구동 방법
KR101329505B1 (ko) * 2010-05-28 2013-11-13 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101329410B1 (ko) * 2010-07-19 2013-11-14 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101710611B1 (ko) * 2010-07-30 2017-02-28 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
JP2012078415A (ja) * 2010-09-30 2012-04-19 Hitachi Displays Ltd 表示装置
KR101739133B1 (ko) * 2010-11-30 2017-05-23 엘지디스플레이 주식회사 액정표시장치
TWI420459B (zh) * 2010-12-10 2013-12-21 Au Optronics Corp 顯示裝置之資料驅動電路及其控制方法
KR101289652B1 (ko) * 2010-12-10 2013-07-25 엘지디스플레이 주식회사 액정표시장치
JP5721444B2 (ja) * 2011-01-04 2015-05-20 ローム株式会社 ソースドライバおよびそれを用いた液晶ディスプレイ装置
CN102646383A (zh) * 2011-02-16 2012-08-22 联咏科技股份有限公司 多类型极性反转驱动方法及其应用电路与装置
CN102087844A (zh) * 2011-02-24 2011-06-08 华映视讯（吴江）有限公司 液晶面板的补偿电路
CN102629453B (zh) * 2011-05-25 2014-04-30 京东方科技集团股份有限公司 液晶显示器面板极性反转驱动方法及装置
KR102016554B1 (ko) * 2011-11-24 2019-09-02 삼성디스플레이 주식회사 액정 표시 장치
KR101985247B1 (ko) * 2011-12-02 2019-06-04 엘지디스플레이 주식회사 액정표시장치와 그 구동 방법
KR101920763B1 (ko) * 2011-12-29 2019-02-14 엘지디스플레이 주식회사 표시장치
KR101951365B1 (ko) 2012-02-08 2019-04-26 삼성디스플레이 주식회사 액정 표시 장치
KR20130092775A (ko) * 2012-02-13 2013-08-21 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
TWI464721B (zh) * 2012-03-27 2014-12-11 Novatek Microelectronics Corp 顯示驅動優化方法與顯示驅動器
CN103366670A (zh) * 2012-04-06 2013-10-23 联咏科技股份有限公司 显示驱动优化方法与显示驱动器
TWI463463B (zh) * 2012-04-12 2014-12-01 Chunghwa Picture Tubes Ltd 有機發光二極體顯示器及其運作方法
JP2013231800A (ja) * 2012-04-27 2013-11-14 Sharp Corp 液晶表示装置
KR102061555B1 (ko) 2012-05-23 2020-01-03 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN102789771B (zh) 2012-08-03 2016-06-15 京东方科技集团股份有限公司 极性反转信号转换方法、装置及显示器
US9646551B2 (en) * 2012-09-21 2017-05-09 Sharp Kabushiki Kaisha Display control system, processor, controller, and display control method
TWI469130B (zh) * 2012-10-25 2015-01-11 Au Optronics Corp 立體顯示系統
CN103000149B (zh) * 2012-11-16 2015-05-20 京东方科技集团股份有限公司 帧比率转换驱动方法
KR102019764B1 (ko) * 2012-12-21 2019-09-09 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US20140210804A1 (en) * 2013-01-27 2014-07-31 Himax Technologies Limited Method of dynamic charge sharing for a display device
CN103208265B (zh) 2013-04-15 2015-08-19 合肥京东方光电科技有限公司 液晶显示器件极性反转驱动方法、装置及液晶显示器件
US9520091B2 (en) * 2013-06-17 2016-12-13 Shenzhen China Star Optoelectronics Technology Co., Ltd Liquid crystal cell and the liquid crystal display with the same
KR102129609B1 (ko) * 2013-06-25 2020-07-03 삼성디스플레이 주식회사 표시 패널 구동 방법, 이를 수행하기 위한 표시 패널 구동 장치 및 이 표시패널 구동 장치를 포함하는 표시 장치
US9530373B2 (en) * 2013-06-25 2016-12-27 Samsung Display Co., Ltd. Method of driving a display panel, display panel driving apparatus for performing the method and display apparatus having the display panel driving apparatus
TWI494913B (zh) * 2013-09-03 2015-08-01 Raydium Semiconductor Corp 源極驅動電路之預充電裝置及其運作方法
TWI529691B (zh) * 2014-04-08 2016-04-11 友達光電股份有限公司 資料驅動方法及其顯示裝置
CN104077988B (zh) * 2014-06-18 2016-09-21 京东方科技集团股份有限公司 驱动信号产生电路、方法和 3d 显示装置
CN104102035B (zh) * 2014-06-27 2017-01-18 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示装置
TWI560688B (en) 2014-12-16 2016-12-01 Novatek Microelectronics Corp Driving device and control method thereof
CN104680961B (zh) * 2015-03-18 2017-05-24 京东方科技集团股份有限公司 画面检测方法、画面检测装置、显示面板和显示装置
KR102388710B1 (ko) * 2015-04-30 2022-04-20 삼성디스플레이 주식회사 액정 표시 장치 및 그 구동 방법
CN105161059B (zh) * 2015-06-30 2018-09-07 京东方科技集团股份有限公司 显示驱动方法、显示面板及其制作方法、显示装置
CN105096828A (zh) * 2015-08-18 2015-11-25 京东方科技集团股份有限公司 显示驱动方法及装置
CN105513555B (zh) * 2016-02-18 2018-11-16 京东方科技集团股份有限公司 一种显示装置
CN105869596A (zh) * 2016-06-07 2016-08-17 深圳市华星光电技术有限公司 一种液晶面板的驱动方法及驱动装置
KR102544321B1 (ko) * 2016-08-02 2023-06-19 삼성디스플레이 주식회사 액정 표시 장치 및 이의 구동 방법
CN106128410B (zh) * 2016-09-21 2019-02-01 深圳市华星光电技术有限公司 显示驱动电路及液晶显示面板
CN106898319B (zh) 2017-02-20 2019-02-26 武汉华星光电技术有限公司 一种goa电路及液晶显示面板
JP6965552B2 (ja) * 2017-04-13 2021-11-10 凸版印刷株式会社 液晶調光装置及び液晶調光方法
CN107134248B (zh) * 2017-07-04 2020-11-06 京东方科技集团股份有限公司 源极驱动电路及其输出信号的电压控制方法、显示装置
US11074881B2 (en) * 2017-07-07 2021-07-27 Semiconductor Energy Laboratory Co., Ltd. Method for driving a display device
CN110322847B (zh) * 2018-03-30 2021-01-22 京东方科技集团股份有限公司 栅极驱动电路、显示装置及驱动方法
CN109102770B (zh) * 2018-08-23 2019-12-27 上海深实微***科技有限公司 一种面向高性能计算的低功耗低带宽显示面板驱动芯片
CN109215600A (zh) * 2018-10-23 2019-01-15 深圳市华星光电技术有限公司 显示面板及液晶显示装置
CN109697949A (zh) * 2019-01-29 2019-04-30 合肥京东方显示技术有限公司 显示装置及其显示控制方法和显示控制装置
CN111508445B (zh) * 2019-01-31 2022-02-22 奇景光电股份有限公司 时序控制器
CN112581910A (zh) * 2019-09-29 2021-03-30 上海和辉光电有限公司 一种阵列基板、显示面板以及显示方法
CN112581911A (zh) * 2019-09-29 2021-03-30 上海和辉光电有限公司 一种阵列基板、显示面板以及显示方法
KR102630609B1 (ko) * 2019-12-24 2024-01-26 엘지디스플레이 주식회사 표시장치
CN112992098B (zh) * 2021-04-22 2023-03-31 集创北方(珠海)科技有限公司 驱动方法与装置、芯片及电子设备
CN114399979B (zh) * 2021-12-20 2023-03-24 北京奕斯伟计算技术股份有限公司 一种电路结构及显示驱动芯片

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235375A (ja) 1998-12-15 2000-08-29 Fujitsu Ltd 表示パネルの駆動方法、表示パネルの駆動回路及び液晶表示装置
JP2002196731A (ja) 2000-11-22 2002-07-12 Samsung Electronics Co Ltd マルチフレーム反転機能を有する液晶表示装置とその駆動装置及び方法
US6680722B1 (en) 1998-10-27 2004-01-20 Fujitsu Display Technologies Corporation Display panel driving method, display panel driver circuit, and liquid crystal display device
US6756957B2 (en) 2002-02-22 2004-06-29 Samsung Electronics Co., Ltd. Precharge method and precharge voltage gerneration circuit of signal line

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0744139A (ja) * 1993-07-29 1995-02-14 Hitachi Ltd 液晶表示装置
TW279964B (ko) * 1994-04-13 1996-07-01 Asahi Glass Co Ltd
JPH08202317A (ja) * 1995-01-31 1996-08-09 Mitsubishi Electric Corp 液晶表示装置及びその駆動方法
JP2000029438A (ja) * 1998-07-10 2000-01-28 Fujitsu Ltd 表示パネルの駆動方法、表示パネルの駆動回路及び表示装置
JP3504512B2 (ja) * 1998-10-27 2004-03-08 富士通ディスプレイテクノロジーズ株式会社 液晶表示装置
KR100312344B1 (ko) * 1999-06-03 2001-11-03 최종선 다단계 전하 재활용을 이용한 ｔｆｔ-ｌｃｄ 및 그 방법
TW499664B (en) * 2000-10-31 2002-08-21 Au Optronics Corp Drive circuit of liquid crystal display panel and liquid crystal display
JP2002229525A (ja) * 2001-02-02 2002-08-16 Nec Corp 液晶表示装置の信号線駆動回路及び信号線駆動方法
JP4031291B2 (ja) * 2001-11-14 2008-01-09 東芝松下ディスプレイテクノロジー株式会社 液晶表示装置
JP3917845B2 (ja) * 2001-11-16 2007-05-23 シャープ株式会社 液晶表示装置
JP4275434B2 (ja) * 2002-07-01 2009-06-10 シャープ株式会社 液晶表示装置、およびその駆動方法
JP3799307B2 (ja) * 2002-07-25 2006-07-19 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその駆動方法
JP4401090B2 (ja) * 2003-03-14 2010-01-20 パナソニック株式会社 表示装置およびその駆動方法
KR100671515B1 (ko) * 2003-03-31 2007-01-19 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 도트반전구동방법
US7102610B2 (en) * 2003-04-21 2006-09-05 National Semiconductor Corporation Display system with frame buffer and power saving sequence
KR100965571B1 (ko) * 2003-06-30 2010-06-23 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
JP4217196B2 (ja) * 2003-11-06 2009-01-28 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ駆動装置、画像表示システム、および表示方法
JP4559091B2 (ja) * 2004-01-29 2010-10-06 ルネサスエレクトロニクス株式会社 表示装置用駆動回路
JP2006154772A (ja) * 2004-10-25 2006-06-15 Nec Micro Systems Ltd 液晶表示装置、液晶ドライバ及びその動作方法
JP4744851B2 (ja) * 2004-11-12 2011-08-10 ルネサスエレクトロニクス株式会社 駆動回路及び表示装置
US7663594B2 (en) * 2005-05-17 2010-02-16 Lg Display Co., Ltd. Liquid crystal display device with charge sharing function and driving method thereof
KR101201127B1 (ko) * 2005-06-28 2012-11-13 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101167407B1 (ko) * 2005-06-28 2012-07-19 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101157251B1 (ko) * 2005-06-28 2012-06-15 엘지디스플레이 주식회사 액정표시장치와 그 구동방법
KR101165844B1 (ko) * 2005-06-30 2012-07-13 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
JP4739343B2 (ja) * 2005-08-29 2011-08-03 シャープ株式会社 表示装置、表示方法、表示モニターおよびテレビジョン受像機
JP4717582B2 (ja) * 2005-10-07 2011-07-06 シャープ株式会社 表示素子駆動回路およびこれを備える液晶表示装置、表示素子駆動方法
KR101243811B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
KR101287209B1 (ko) * 2006-06-30 2013-07-16 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그의 구동방법
US8063876B2 (en) * 2007-04-13 2011-11-22 Lg Display Co., Ltd. Liquid crystal display device
KR100892613B1 (ko) * 2007-04-25 2009-04-08 삼성전자주식회사 액정 패널 및 이를 구비하는 액정 표시 장치
KR101224459B1 (ko) * 2007-06-28 2013-01-22 엘지디스플레이 주식회사 액정표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6680722B1 (en) 1998-10-27 2004-01-20 Fujitsu Display Technologies Corporation Display panel driving method, display panel driver circuit, and liquid crystal display device
JP2000235375A (ja) 1998-12-15 2000-08-29 Fujitsu Ltd 表示パネルの駆動方法、表示パネルの駆動回路及び液晶表示装置
JP2002196731A (ja) 2000-11-22 2002-07-12 Samsung Electronics Co Ltd マルチフレーム反転機能を有する液晶表示装置とその駆動装置及び方法
US6756957B2 (en) 2002-02-22 2004-06-29 Samsung Electronics Co., Ltd. Precharge method and precharge voltage gerneration circuit of signal line

Also Published As

Publication number Publication date
US8049697B2 (en) 2011-11-01
KR20090000475A (ko) 2009-01-07
CN101334975A (zh) 2008-12-31
JP2009009090A (ja) 2009-01-15
US8026887B2 (en) 2011-09-27
US20090002301A1 (en) 2009-01-01
US20090002302A1 (en) 2009-01-01
US20090002291A1 (en) 2009-01-01
CN101334971B (zh) 2011-03-02
CN101334971A (zh) 2008-12-31
CN101334972A (zh) 2008-12-31
JP2009009088A (ja) 2009-01-15
JP5265184B2 (ja) 2013-08-14
JP2009009087A (ja) 2009-01-15
US8049698B2 (en) 2011-11-01
JP4856052B2 (ja) 2012-01-18
CN101334975B (zh) 2011-09-28
CN101334972B (zh) 2011-03-02
JP4974878B2 (ja) 2012-07-11

Similar Documents

Publication Publication Date Title
KR101224459B1 (ko) 액정표시장치
KR101303424B1 (ko) 액정표시장치와 그 구동방법
KR100899157B1 (ko) 액정표시장치와 그 구동 방법
KR101323090B1 (ko) 액정표시장치와 그 구동방법
KR100870500B1 (ko) 액정표시장치와 그 구동 방법
US8111229B2 (en) Liquid crystal display and driving method thereof
KR101289634B1 (ko) 액정표시장치와 그 구동방법
KR101274702B1 (ko) 액정표시장치와 그 구동방법
KR101330459B1 (ko) 액정표시장치
KR100894642B1 (ko) 액정표시장치와 그 구동 방법
KR101585687B1 (ko) 액정표시장치
KR100874641B1 (ko) 액정표시장치와 그 구동 방법
KR100894641B1 (ko) 액정표시장치와 그 구동 방법
KR100874640B1 (ko) 액정표시장치와 그 구동 방법
KR101341784B1 (ko) 액정표시장치와 그 구동방법
KR100891496B1 (ko) 액정표시장치와 그 구동 방법
KR100870491B1 (ko) 액정표시장치와 그 구동방법
KR20090073262A (ko) 액정표시장치와 그 구동방법
KR100870511B1 (ko) 액정표시장치와 그 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 7