KR100920375B1

KR100920375B1 - 액정표시장치 및 그 구동방법

Info

Publication number: KR100920375B1
Application number: KR1020020084624A
Authority: KR
Inventors: 소성진; 김건태
Original assignee: 엘지디스플레이 주식회사
Priority date: 2002-12-26
Filing date: 2002-12-26
Publication date: 2009-10-07
Also published as: KR20040057811A

Abstract

본 발명은 표시품질을 높이도록 한 액정표시장치에 관한 것으로, 정극성 전압이 인가되는 액정셀과 부극성 전압이 인가되는 액정셀을 가지는 액정패널과, 액정패널의 데이터라인에 접속되어 액정패널에 데이터를 공급하기 위한 데이터 구동회로와, 정극성 전압이 인가되는 액정셀과 부극성 전압이 인가되는 액정셀에 따라 데이터의 출력을 지시하는 소스 출력신호의 펄스폭 및 듀티비 중 적어도 어느 하나를 다르게 제어하기 위한 소스출력제어회로를 구비한다.

Description

액정표시장치 및 그 구동방법{LIQUID CRYSTAL DISPLAY AND METHOD FOR DRIVING THE SAME}

도 1은 1 도트 인버젼 방식에서 구동되는 액정패널의 데이터 극성을 개략적으로 나타내는 도면이다.

도 2는 2 도트 인버젼 방식에서 구동되는 액정패널의 데이터 극성을 개략적으로 나타내는 도면이다.

도 3은 라인 인버젼 방식에서 구동되는 액정패널의 데이터 극성을 개략적으로 나타내는 도면이다.

도 4는 컬럼 인버젼 방식에서 구동되는 액정패널의 데이터 극성을 개략적으로 나타내는 도면이다.

도 5는 종래의 액정표시장치를 나타내는 블록도이다.

도 6은 도 5에 도시된 액정표시장치에 의해 발생되는 제어신호와 그에 따른 액정셀전압을 나타내는 파형도이다.

도 7은 박막트랜지스터의 기생용량 변동과 그에 따른 피드스루 전압(ΔVp)을 설명하기 위한 서브 픽셀의 등가 회로도이다.

도 8은 본 발명의 제1 실시예에 따른 액정표시장치를 나타내는 블록도이다.

도 9는 도 8에 도시된 타이밍 콘트롤러로부터 발생되는 소스 출력신호를 나타내는 파형도이다.

도 10은 도 8에 도시된 SOE 변환회로를 상세히 나타내는 회로도이다.

도 11은 도 8에 도시된 데이터 구동회로를 상세히 나타내는 회로도이다.

도 12는 도 8에 도시된 게이트 구동회로를 상세히 나타내는 회로도이다.

도 13은 도 8에 도시된 SOE 변환회로로부터 발생되는 Fn-1 번째 프레임의 소스 출력신호와 Fn 번째 프레임의 소스 출력신호를 나타내는 파형도이다.

도 14a는 도 13에 도시된 Fn-1 번째 프레임의 소스 출력신호에 의해 제어되는 데이터 출력과 그에 따른 액정셀의 전압을 나타내는 파형도이다.

도 14b는 도 13에 도시된 Fn 번째 프레임의 소스 출력신호에 의해 제어되는 데이터 출력과 그에 따른 액정셀의 전압을 나타내는 파형도이다.

도 15는 본 발명의 제2 실시예에 따른 액정표시장치를 나타내는 블록도이다.

도 16은 도 15에 도시된 타이밍 콘트롤러로부터 발생되는 소스 출력신호를 나타내는 파형도이다.

도 17은 도 15에 도시된 GOE 변환회로를 상세히 나타내는 회로도이다.

도 18은 도 15에 도시된 데이터 구동회로를 상세히 나타내는 회로도이다.

도 19는 도 15에 도시된 게이트 구동회로를 상세히 나타내는 회로도이다.

도 20은 도 15에 도시된 GOE 변환회로로부터 발생되는 Fn-1 번째 프레임의 소스 출력신호와 Fn 번째 프레임의 소스 출력신호를 나타내는 파형도이다.

도 21a는 도 20에 도시된 Fn-1 번째 프레임의 소스 출력신호에 의해 제어되 는 스캔펄스의 출력과 그에 따른 액정셀의 전압을 나타내는 파형도이다.

도 21b는 도 20에 도시된 Fn 번째 프레임의 소스 출력신호에 의해 제어되는 스캔펄스의 출력과 그에 따른 액정셀의 전압을 나타내는 파형도이다.

< 도면의 주요 부분에 대한 부호의 설명 >

51,81,151 : 타이밍 콘트롤러 52,82,152 : 데이터 구동회로

53,83,153 : 게이트 구동회로 54,84,154 : 액정패널

85 : SOE 변환회로 110,170 : 멀티플렉서

91,181 : 제1 래치 93,183 : 제2 래치

94,184 : 디지털-아날로그 변환기 95,185 : 버퍼

155 : GOE 변환회로

92,182 : 데이터 구동회로의 쉬프트 레지스터

1011 내지 101n, 2011 내지 200n: 레벨 쉬프터

102,202 : 게이트 구동회로의 쉬프트 레지스터

본 발명은 액정표시장치에 관한 것으로, 특히 표시품질을 높이도록 한 액정표시장치 및 그 구동방법에 관한 것이다.

액정표시장치는 비디오신호에 따라 액정셀들의 광투과율을 조절하여 화상을 표시하게 된다. 액티브 매트릭스(Active Matrix) 타입의 액정표시장치는 액정셀마다 스위칭소자가 형성되어 동영상을 표시하기에 유리하다. 스위칭소자로는 주로 박막트랜지스터(Thin Film Transistor; 이하 "TFT"라 함)가 이용되고 있다.

액정표시장치는 액정셀에 충전되는 데이터의 극성을 주기적으로 반전시킴으로써 플리커와 잔상을 줄이기 위한 인버젼 방식으로 구동되고 있다. 인버젼 방식으로는 수직라인 방향에서 인접한 액정셀들간 데이터의 극성을 반전시키는 라인 인버젼 방식, 수평라인 방향에서 인접한 액정셀들간 데이터의 극성을 반전시키는 컬럼 인버젼 방식, 수직라인 방향과 수평라인 방향에서 인접한 액정셀들간 데이터의 극성을 반전시키는 도트 인버젼 방식이 있다.

도트 인버젼 방식은 도 1과 같이 수직방향에서 인접하는 액정셀에 각각 공급되는 데이터의 극성이 상반됨과 아울러 수평방향에서 인접하는 액정셀에 각각 공급되는 데이터의 극성이 상반된다. 그리고 그 데이터의 극성은 매 프레임(Fn-1,Fn)마다 반전된다. 이러한 도트 인버젼 방식은 수직 및 수평방향 모두에서 플리커가 최소화되기 때문에 현재 액정표시장치에서 가장 많이 적용되고 있다.

도 2의 도트 인버젼 방식은 수평 및 수직방향에서 2 도트 단위로 데이터의 극성이 반전된다. 도 2와 같은 2 도트 인버젼 방식은 도 1과 같은 1 도트 인버젼 방식에 비하여 소비전력이 낮은 장점이 있다.

라인 인버젼 방식은 도 3과 같이 수직방향에서 인접하는 액정셀에 각각 공급되는 데이터의 극성이 상반되는 반면 수평방향에서 인접하는 액정셀에 각각 공급되 는 데이터의 극성은 동일하다. 그리고 그 데이터의 극성은 매 프레임(Fn-1,Fn)마다 반전된다.

컬럼 인버젼 방식은 도 4와 같이 수평방향에서 인접하는 액정셀에 각각 공급되는 데이터의 극성이 상반되는 반면 수직방향에서 인접하는 액정셀에 각각 공급되는 데이터의 극성은 동일하다. 그리고 그 데이터의 극성은 매 프레임(Fn-1,Fn)마다 반전된다.

도 5는 종래의 액정표시장치를 개략적으로 나타낸 것이다.

도 5를 참조하면, 종래의 액정표시장치는 데이터라인(D1 내지 Dm)과 게이트라인(G1 내지 Gn)이 교차되며 그 교차부에 액정셀(Clc)을 구동하기 위한 TFT가 형성된 액정패널(54)과, 액정패널(54)의 데이터라인(D1 내지 Dm)에 데이터를 공급하기 위한 데이터 구동회로(52)와, 액정패널(54)의 게이트라인(G1 내지 Gn)에 스캔펄스를 공급하기 위한 게이트 구동회로(53)와, 데이터 구동회로(52) 및 게이트 구동회로(53)를 제어하기 위한 타이밍 콘트롤러(51)를 구비한다.

액정패널(54)은 두 장의 유리기판 사이에 액정이 주입되며, 그 하부 유리기판 상에 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)이 상호 직교되도록 형성된다. 데이터라인들(D1 내지 Dm)과 게이트라인들(G1 내지 Gn)의 교차부에 형성된 TFT는 게이트라인(G1 내지 Gn)으로부터의 스캔펄스에 응답하여 데이터라인들(D1 내지 Dm) 상의 데이터를 액정셀(Clc)에 공급하게 된다. 이를 위하여, TFT의 게이트전극은 게이트라인(G1 내지 Gn)에 접속되며, 소스전극은 데이터라인(D1 내지 Dm)에 접속된다. TFT의 드레인전극은 액정셀(Clc)의 화소전극에 접 속된다. 화소전극과 대향하는 공통전극에는 공통전압(Vcom)이 공급된다.

데이터 구동회로(52)는 클럭을 샘플링하기 위한 쉬프트레지스터, 데이터를 일시저장하기 위한 레지스터, 쉬프트레지스터로부터의 클럭신호에 응답하여 데이터를 1 라인분씩 저장하고 저장된 1 라인분의 데이터를 동시에 출력하기 위한 래치, 래치로부터의 디지털 데이터값에 대응하여 정극성/부극성의 감마전압을 선택하기 위한 디지털/아날로그 변환기, 정극성/부극성 감마전압에 의해 변환된 아날로그 데이터가 공급되는 데이터라인(D1 내지 Dm)을 선택하기 위한 멀티플렉서 및 멀티플렉서와 데이터라인 사이에 접속된 출력버퍼 등으로 구성된다. 이 데이터 구동회로(52)는 타이밍 콘트롤러(51)로부터 입력되는 데이터를 타이밍 콘트롤러(51)의 제어 하에 액정패널(54)의 데이터라인들(D1 내지 Dm)에 공급하게 된다.

게이트 구동회로(53)는 스캔펄스를 순차적으로 순차적으로 발생하는 쉬프트 레지스터와, 스캔펄스의 전압을 액정셀(Clc)의 구동에 적합한 레벨로 쉬프트시키기 위한 레벨 쉬프터 등으로 구성된다. 이 게이트 구동회로(53)는 타이밍 콘트롤러(51)의 제어 하에 게이트라인들(G1 내지 Gn)에 순차적으로 스캔펄스를 공급한다.

타이밍 콘트롤러(51)는 수직/수평 동기신호(V,H)와 클럭(CLK)을 이용하여 게이트 구동회로(53)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(52)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 데이터 제어신호(DDC)는 소스 스타트 펄스(Source Start Pulse : SSP), 소스 쉬프트 클럭(Source Shift Clock : SSC), 소스 출력신호(Source Output Enable : SOE), 극성신호(Polarity : POL) 등을 포함한다. 여기서, 소스 출력신호(SOE)는 데이터의 출력시간을 지시하는 신호이다. 게이트 제어신호(GDC)는 게이트 쉬프트 클럭(Gate Shift Clock : GSC), 게이트 출력신호(Gate Output Enable : GOE), 게이트스타트 펄스(Gate Start Pulse : GSP) 등을 포함한다. 여기서, 게이트 출력신호(GOE)는 스캔펄스의 출력기산을 지시하는 신호이다.

도 6은 소스 출력신호(POL)에 따라 발생되는 데이터신호와 게이트 출력신호(GOE)에 따라 발생되는 스캔펄스 및 액정셀(Clc)에 충전되는 전압을 나타낸다.

도 6을 참조하면, 소스 출력신호(SOE)와 게이트 출력신호(GOE)는 대략 1 수평기간 주기로 발생된다. 데이터전압(data)은 소스 출력신호의 폴링에지에 동기되어 소스 출력신호(SOE)가 발생될 때마다 데이터라인들(D1 내지 Dm)에 공급된다.

도트 인버젼이나 라인 인버젼 등의 인버젼 방식에서 데이터전압(data)은 도면과 같이 정극성과 부극성이 교대로 나타난다.

스캔펄스(SP)는 매 수평라인의 스캔기간마다 게이트 출력신호(GOE)의 폴링에지에 동기되어 TFT의 문턱전압 이상으로 설정된 Vgh 전압으로 발생된다.

액정셀(Clc)은 스캔펄스(SP)가 발생되는 스캔기간 동안 TFT의 턴-온에 의해 데이터전압(data)을 충전하게 되며 충전된 전압(Vlc)을 한 프레임기간 동안 유지한다.

그런데 종래의 액정표시장치에서는 인버젼 방식에서 액정셀(Clc)에 따라 TFT 의 기생용량(Cgd)에 충전되는 전압이 차이가 나게 된다. 특히, 도 6에서 빗금친 부분에서 알 수 있는 바 정극성 전압이 충전되는 액정셀(Clc)과 부극성 전압이 충전되는 액정셀(Clc) 사이에 TFT의 게이트-드레인 간의 기생용량(Cgd)에 충전되는 전압이 큰 폭으로 달라진다. 이 때문에 종래의 액정표시장치는 플리커가 발생되며 라인간에 그리고 셀간에 휘도 편차가 발생되는 문제점이 있다. 이를 도 7 및 수학식 1 및 2를 결부하여 상세히 설명하기로 한다.

도 7을 참조하면, 액정패널(54)의 서브-픽셀들 각각은 서로 교차하는 데이터라인(D1)과 게이트라인(G1) 사이의 셀 영역에 TFT, 액정셀(Clc) 및 스토리지 캐패시터(Cst)를 포함한다. 게이트라인(G1)에 접속된 TFT의 게이트전극과 액정셀(Clc)의 화소전극에 접속되는 TFT의 드레인전극 간에는 기생용량(Cgd)가 존재한다.

액정셀(Clc)의 데이터 전압 충전율이 100%라고 가정할 때, TFT의 게이트 전압이 Vgh를 유지하는 기간 동안 액정셀(Clc)의 전압은 데이터라인(D1) 상의 전압이다. TFT의 게이트 전압이 Vgh에서 Vgl로 변하면서 TFT는 턴-오프되어 오프상태로 바뀌게 된다. 이 순간, 액정셀(Clc)의 전압(Vlc)은 TFT의 기생용량(Cgd) 때문에 아래의 수학식 1 및 2와 같이 변한다.

Vlc(t) = V_D - ΔVp

여기서, ΔVp는 피드스루 전압(Feed-through voltage)라 하다. 이 ΔVp는 수학식 1과 같이 액정셀(Clc)에 인가되는 전압이 정극성인 경우에 액정셀(Clc)의 전압(Vlc)을 낮추는 반면에 액정셀(Clc)에 인가되는 전압이 부극성인 경우에 액정셀(Clc)의 전압(Vlc)을 높이게 된다. 이러한 ΔVp의 차이에 의해 정극성 전압이 충전되는 액정셀(Clc)과 부극성 전압이 충전되는 액정셀(Clc) 사이에 휘도차가 발생되어 플리커 현상이 나타나게 된다. ΔVp는 수학식 1에서 알 수 있는 바, TFT의 기생용량(Cgd)에 의해 변하게 된다.

따라서, 본 발명의 목적은 TFT의 기생용량의 변동을 억제하여 표시품질을 높이도록 한 액정표시장치 및 그 구동방법을 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 정극성 전압이 인가되는 액정셀과 부극성 전압이 인가되는 액정셀을 가지는 액정패널과, 액정패널의 데이터라인에 접속되어 액정패널에 데이터를 공급하기 위한 데이터 구동회로와, 정극성 전압이 인가되는 액정셀과 부극성 전압이 인가되는 액정셀에 따라 데이터의 출력을 지시하는 소스 출력신호의 펄스폭 및 듀티비 중 적어도 어느 하나를 다르게 제어하기 위한 소스출력제어회로를 구비한다.

삭제

상기 소스출력제어회로는 소스 출력신호의 펄스폭을 정극성 전압이 인가되는 액정셀보다 부극성 전압이 인가되는 액정셀에서 더 넓게 제어하는 것을 특징으로 한다.

상기 소스 출력제어회로는 제1 펄스폭을 가지는 제1 소스출력신호와 제2 펄스폭을 가지는 제2 소스출력신호를 발생하는 신호 발생기와, 제1 소스출력신호와 제2 소스출력신호를 교대로 선택하고 선택된 소스출력신호를 데이터 구동회로에 공급하기 위한 스위치회로를 구비한다.

상기 소스 출력제어회로는 대략 1 수평기간 주기로 제1 소스출력신호와 제2 소스출력신호를 교대로 선택한다.

상기 신호 발생기는 데이터 구동회로를 제어함과 아울러 데이터 구동회로에 데이터를 공급하기 위한 타이밍 콘트롤러이다.

삭제

본 발명의 실시예에 따른 액정표시장치의 구동방법은 정극성 전압이 인가되는 액정셀과 부극성 전압이 인가되는 액정셀에 따라 액정패널에 공급되는 데이터의 출력을 지시하는 소스 출력신호의 펄스폭 및 듀티비 중 적어도 어느 하나를 다르게 제어하는 단계와, 소스 출력신호를 액정패널에 공급하는 단계를 포함한다.

상기 소스 출력신호를 제어하는 단계는 소스 출력신호의 펄스폭을 정극성 전압이 인가되는 액정셀보다 부극성 전압이 인가되는 액정셀에서 더 넓게 제어한다.

상기 소스 출력신호를 제어하는 단계는 제1 펄스폭을 가지는 제1 소스출력신호와 제2 펄스폭을 가지는 제2 소스출력신호를 발생하는 단계와, 대략 1 수평기간 주기로 제1 소스출력신호와 제2 소스출력신호를 교대로 선택하고 선택된 소스출력신호를 액정패널의 데이터라인에 접속된 데이터 구동회로에 공급한다.

삭제

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부한 도면들을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 도 8 내지 도 21을 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 8을 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치는 서로 다른 펄스폭을 가지는 제1 소스출력신호(SOE1)와 제2 소스출력신호(SOE2)를 데이터 구동회로(82)에 공급하기 위한 SOE 변환회로(85)와, 제1 소스출력신호(SOE1)와 제2 소스출력신호(SOE2)에 교번적으로 응답하여 액정패널(84)의 데이터라인(D1 내지 Dm)에 데이터를 공급하기 위한 데이터 구동회로(82)와, 액정패널(84)의 게이트라인(G1 내지 Gn)에 스캔펄스를 공급하기 위한 게이트 구동회로(83)와, 데이터 구동회로(82)와 게이트 구동회로(83) 및 SOE 변환회로(85)를 제어하기 위한 타이밍 콘트롤러(81)를 구비한다.

액정패널(84)은 도 5에 도시된 그 것과 실질적으로 동일하다. 도면부호 'Cst'는 스토리지 캐패시터(Storage Capacitor)이다. 스토리지 캐패시터(Cst)는 k(단, k는 1과 n 사이의 양의 정수) 번째 게이트라인에 접속된 액정셀(Clc)과 k-1 번째의 전단 게이트라인 사이에 형성될 수도 있으며, k 번째 게이트라인에 접속된 액정셀(Clc)과 별도의 공통라인 사이에 형성될 수도 있다.

SOE 변환회로(85)는 타이밍 콘트롤러(81)로부터 입력되는 제1 소스출력신호(SOE1)와 제2 소스출력신호(SOE2)를 대략 1 수평기간 주기로 교대로 선택하고 선택된 소스출력신호(SOE1,SOE2)를 데이터 구동회로(82)에 공급한다.

데이터 구동회로(82)는 타이밍 콘트롤러(81)로부터 입력되는 디지털 데이터(RGB)를 타이밍 콘트롤러(81)와 SOE 변환회로(85)로부터 입력되는 제어신호(DDC(SOE1,SOE2))에 응답하여 액정패널(84)의 데이터라인들(D1 내지 Dm)에 공급하게 된다.

게이트 구동회로(83)는 타이밍 콘트롤러(81)로부터의 제어신호(GDC)에 응답하여 게이트라인들(G1 내지 Gn)에 순차적으로 스캔펄스를 공급한다.

타이밍 콘트롤러(81)는 수직/수평 동기신호(V,H)와 클럭(CLK)을 이용하여 게이트 구동회로(83)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(82)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 데이터 제어신호(DDC)는 도 11에서 알 수 있는 바 소스 스타트 펄스(SSP), 소스 쉬프트 클럭(SSC), 제1 소스 출력신호(SOE1), 제1 소스 출력신호(SOE1), 극성신호(POL) 등을 포함한다. 게이트 제어신호(GDC)는 도 12에서 알 수 있는 바 게이트 쉬프트 클럭(GSC), 게이트 출력신호(GOE), 게이트스타트 펄스(GSP) 등을 포함한다.

타이밍 콘트롤러(81)는 클럭(CLK)의 계수 수를 달리함으로써 도 9와 같이 펄스폭 및 듀티비가 다른 제1 소스 출력신호(SOE1)와 제2 소스 출력신호(SOE2)를 발생한다. 이 제1 소스 출력신호(SOE1)와 제2 소스 출력신호(SOE2)는 액정패널(84)에 공급되는 전압의 공급기간을 달리함으로서 정극성 전압이 공급되는 액정셀(Clc)과 부극성 전압이 공급되는 액정셀(Clc)에서의 TFT 기생용량에 의한 전압차를 줄이는 역할을 한다.

도 9는 타이밍 콘트롤러(81)로부터 발생되는 제1 및 제2 소스 출력신호(SOE1,SOE2)를 나타낸다.

도 9를 참조하면, 제1 소스 출력신호(SOE1)는 데이터 구동회로(82)에서 정극성 전압이 출력되게 하는 제어신호이며 그 펄스폭이 W1으로 설정된다. 제2 소스 출력신호(SOE2)는 데이터 구동회로(82)에서 부극성 전압이 출력되게 하는 제어신호이며 그 펄스폭이 제1 소스 출력신호(SOE1)의 그 것(W1)보다 넓은 W2로 설정된다.

도 10은 SOE 변환회로(85)를 상세히 나타낸다.

도 10을 참조하면, SOE 변환회로(85)는 타이밍 콘트롤러(81)로부터의 스위치 제어신호(MUXC1)에 응답하여 제1 소스 출력신호(SOE1)와 제2 소스 출력신호(SOE2) 중 어느 하나를 선택하기 위한 멀티플렉서(Multiplexer : 이하, "MUX"라 한다)(110)를 구비한다.

스위치 제어신호(MUXC1)은 하이논리와 로우논리의 두 가지 논리값을 가지며, 그 논리값은 대략 1 수평기간 단위로 반전된다.

MUX(110)는 자신의 입력단자에 입력되는 제1 및 제2 소스 출력신호(SOE1,SOE2) 중에서 스위치 제어신호(MUXC1)의 하이논리값에 응답하여 제1 소스 출력신호(SOE1)를 선택하고 스위치 제어신호(MUXC1)의 로우논리값에 응답하여 제2 소스 출력신호(SOE2)를 선택한다.

또한, SOE 변환회로(85)는 스위치 제어신호(MUXC1)에 응답하여 프레임이 바뀔때마다 제1 소스 출력신호(SOE1)와 제2 소스 출력신호(SOE1)의 출력신호를 반전시킨다.

도 11은 데이터 구동회로(82)를 개략적으로 나타낸 것이다.

도 11을 참조하면, 데이터 구동회로(82)는 다수의 집적회로(IC)를 포함하며, 각각의 집적회로는 입력라인과 데이터라인 사이에 종속적으로 접속된 쉬프트 레지스터(92), 제1 래치(91), 제2 래치(93), 디지털-아날로그 변환기(Digital to Analog Convertor : 이하, "DAC"라 한다)(94) 및 버퍼(95)를 구비한다.

쉬프트 레지스터(92)는 타이밍 콘트롤러(81)로부터의 소스 스타트 펄스(SSP)를 소스 쉬프트 클럭신호(SSC)에 따라 쉬프트시켜 샘플링신호를 발생한다. 또한, 쉬프트 레지스터(92)는 소스 스타트 펄스(SSP)를 쉬프트시켜 다음 단의 쉬프트 레지스터(92)에 캐리신호(CAR)를 전달한다.

제1 래치(91)는 쉬프트 레지스터(92)로부터 입력되는 샘플링신호에 따라 디 지털 데이터(RGB)를 샘플링하여 저장하고 저장된 디지털 데이터를 제2 래치(93)에 공급한다.

제2 래치(93)는 제1 래치(91)로부터 입력되는 데이터(EFD,RGB)를 래치한 다음, 타이밍 콘트롤러(60)로부터의 소스 출력 신호(SOE)에 응답하여 다른 집적회로 내의 제2 래치(93)와 함께 래치된 1 수평라인분의 디지털 데이터를 동시에 출력한다. 이 제2 래치(93)는 SOE 변환회로(85)로부터의 제1 소스 출력신호(SOE1)나 제2 소스 출력신호(SOE2)에 응답하여 저장된 데이터를 출력한다.

DAC(94)는 제2 래치(93)로부터의 디지털 데이터(RGB)를 타이밍 콘트롤러(81)로부터의 극성신호(POL)에 따라 정극성 아날로그 감마전압(VPG)이나 부극성 아날로그 감마전압(VNG)으로 변환한다. 또한, DAC(94)로부터 발생되는 전압은 극선신호(POL)에 응답하여 도트 인버젼, N 도트 인버젼, 라인 인버젼, 컬럼 인버젼 방식 등의 인버젼 방식에 따라 데이터의 극성을 제어한다.

버퍼(95)는 DAC(94)로부터 입력되는 아날로그 감마전압(VPG,VNG)을 신호감쇠없이 데이터라인(D1 내지 Dm)으로 출력하는 역할을 한다.

도 11에 있어서, 도면부호 'R'은 데이터 구동회로(82)의 출력단과 데이터라인(D1 내지 Dm) 사이의 선저항이다.

도 12는 게이트 구동회로(83)를 상세히 나타낸다.

도 12를 참조하면, 게이트 구동회로(83)는 다수의 스테이지(1001 내지 100n)를 가지는 쉬프트 레지스터(102)와, 쉬프트 레지스터(102)에 입력된 레벨 쉬프터(1011 내지 101n)을 구비한다.

쉬프트 레지스터(102)의 제1 스테이지(1001)는 타이밍 콘트롤러(81)로부터의 게이트 스타트 펄스(GSP)와 게이트 쉬프트 클럭(GSC)에 응답하여 스캔펄스를 발생한다. 그리고 제2 내지 제n 스테이지(1002 내지 100n)는 전단 게이트라인(G1 내지 Gn-1) 상의 전압을 게이트 스타트 펄스로서 입력받아 그 신호와 게이트 쉬프트 클럭(GSC)에 응답하여 스캔펄스를 순차적으로 발생한다.

레벨 쉬프터(1011 내지 101n)는 쉬프트 레지스터(102)의 출력단자에 각각 접속되어 쉬프트 레지스터(102)의 각 출력신호의 스윙폭을 액정셀(Clc)의 구동에 스윙폭으로 변환한다. 이 레벨 쉬프터(1011 내지 101n)로부터 출력되는 스캔펄스는 Vgh와 Vgl의 두 전압레벨을 가지게 된다. 이 레벨 쉬프터(1011 내지 101n)과 게이트라인(G1 내지 Gn) 사이에는 버퍼가 설치될 수 있다.

SOE 변환기(85)로부터 출력되는 Fn-1 번째 프레임의 소스 출력신호와 Fn 번째 프레임의 소스 출력신호는 도 13과 같이 반대로 된다. 도 13에서 알 수 있는 바, SOE 변환기(85)로부터 출력되는 소스 출력신호는 듀티비가 액정셀(Clc)에 공급되는 데이터전압의 극성에 따라 대략 1 수평기간 단위로 주기적으로 바뀌게 된다. 소스 출력신호가 도 13과 같을 때, 액정셀(Clc)에 충전되는 전압은 도 14a 및 도 14b와 같다.

도 14a 및 도 14b를 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치는 정극성 전압이 충전되는 액정셀(Clc)과 부극성 전압이 충전되는 액정셀(Clc) 간에 TFT의 기생용량(Cgd)에 충전되는 전압(Vgd)의 차이가 작아지기 된다. 따라서, 동일한 데이터라고 가정할 때 정극성 전압이 충전되는 액정셀(Clc)과 부극성 전압이 충전되는 액정셀(Clc)의 충전양이 거의 동일하게 된다. 이는 SOE 변환회로(85)로부터 출력되는 소스 출력신호(SOE(Fn-1,Fn))에 의하여 정극성 전압의 출력시간에 비하여 상대적으로 기생용량(Cgd)에 충전되는 전압(Vgd)이 커지는 부극성 전압의 출력시간이 줄기 때문이다.

도 15 내지 도 21은 본 발명의 제2 실시예에 따른 액정표시장치 및 그 구동방법을 나타낸다.

도 15를 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치는 서로 다른 펄스폭을 가지는 제1 게이트 출력신호(GOE1)와 제2 게이트 출력신호(GOE2)를 게이트 구동회로(153)에 공급하기 위한 GOE 변환회로(155)와, 액정패널(154)의 데이터라인(D1 내지 Dm)에 데이터를 공급하기 위한 데이터 구동회로(152)와, 제1 게이트 출력신호(GOE1)와 제2 게이트 출력신호(GOE2)에 교번적으로 응답하여 액정패널(154)의 게이트라인(G1 내지 Gn)에 스캔펄스를 공급하기 위한 게이트 구동회로(153)와, 데이터 구동회로(152)와 게이트 구동회로(153) 및 GOE 변환회로(155)를 제어하기 위한 타이밍 콘트롤러(151)를 구비한다.

액정패널(154)은 도 5 및 도 8에 도시된 그 것과 실질적으로 동일하다.

GOE 변환회로(155)는 타이밍 콘트롤러(151)로부터 입력되는 제1 게이트 출력신호(GOE1)와 제2 게이트 출력신호(GOE2)를 대략 1 수평기간 주기로 교대로 선택하고 선택된 게이트 출력신호(GOE1,GOE2)를 게이트 구동회로(153)에 공급한다.

데이터 구동회로(152)는 타이밍 콘트롤러(151)로부터 입력되는 디지털 데이터(RGB)를 타이밍 콘트롤러(151)로부터 입력되는 제어신호(DDC)에 응답하여 액정패 널(154)의 데이터라인들(D1 내지 Dm)에 공급하게 된다.

게이트 구동회로(153)는 타이밍 콘트롤러(151)와 GOE 변환회로(155)로부터의 제어신호(GDC(GOE1,GOE2))에 응답하여 게이트라인들(G1 내지 Gn)에 순차적으로 스캔펄스를 공급한다.

타이밍 콘트롤러(151)는 수직/수평 동기신호(V,H)와 클럭(CLK)을 이용하여 게이트 구동회로(153)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동회로(152)를 제어하기 위한 데이터 제어신호(DDC)를 발생한다. 데이터 제어신호(DDC)는 도 18에서 알 수 있는 바 소스 스타트 펄스(SSP), 소스 쉬프트 클럭(SSC), 소스 출력신호(SOE), 극성신호(POL) 등을 포함한다. 게이트 제어신호(GDC)는 도 19에서 알 수 있는 바 게이트 쉬프트 클럭(GSC), 제1 게이트 출력신호(GOE1), 제2 게이트 출력신호(GOE2), 게이트스타트 펄스(GSP) 등을 포함한다.

타이밍 콘트롤러(151)는 클럭(CLK)의 계수 수를 달리함으로써 도 16과 같이 펄스폭 및 듀티비가 다른 제1 게이트 출력신호(GOE1)와 제2 게이트 출력신호(GOE2)를 발생한다. 이 제1 게이트 출력신호(GOE1)와 제2 게이트 출력신호(GOE2)는 액정패널(154)에 공급되는 전압의 공급기간을 달리함으로서 정극성 전압이 공급되는 액정셀(Clc)과 부극성 전압이 공급되는 액정셀(Clc)에서의 TFT 기생용량에 의한 전압차를 줄이는 역할을 한다.

도 16은 타이밍 콘트롤러(151)로부터 발생되는 제1 및 제2 소스 출력신호(SOE1,SOE2)를 나타낸다.

도 16을 참조하면, 제1 게이트 출력신호(GOE1)는 게이트 구동회로(153)에서 출력되는 스캔펄스(SP)의 출력시간을 제어하는 제어신호이며 그 펄스폭이 W1으로 설정된다. 제2 게이트 출력신호(GOE2)는 제1 게이트 출력신호(GOE2)에 비하여 스캔펄스(SP)의 출력시간을 상대적으로 짧게 제어하는 제어신호이며 그 펄스폭이 제1 게이트 출력신호(GOE1)의 그 것(W1)보다 넓은 W2로 설정된다.

도 17은 GOE 변환회로(155)를 상세히 나타낸다.

도 17을 참조하면, GOE 변환회로(155)는 타이밍 콘트롤러(151)로부터의 스위치 제어신호(MUXC2)에 응답하여 제1 게이트 출력신호(GOE1)와 제2 게이트 출력신호(GOE2) 중 어느 하나를 선택하기 위한 MUX(170)를 구비한다.

스위치 제어신호(MUXC2)는 하이논리와 로우논리의 두 가지 논리값을 가지며, 그 논리값은 대략 1 수평기간 단위로 반전된다.

MUX(170)는 자신의 입력단자에 입력되는 제1 및 제2 게이트 출력신호(GOE1,GOE2) 중에서 스위치 제어신호(MUXC2)의 하이논리값에 응답하여 제1 게이트 출력신호(GOE1)를 선택하고 스위치 제어신호(MUXC2)의 로우논리값에 응답하여 제2 게이트 출력신호(GOE2)를 선택한다.

또한, GOE 변환회로(155)는 스위치 제어신호(MUXC2)에 응답하여 프레임이 바뀔때마다 제1 게이트 출력신호(GOE1)와 제2 게이트 출력신호(GOE1)의 출력신호를 반전시킨다.

도 18은 데이터 구동회로(152)를 개략적으로 나타낸 것이다.

도 18을 참조하면, 데이터 구동회로(152)는 다수의 집적회로(IC)를 포함하 며, 각각의 집적회로는 입력라인과 데이터라인 사이에 종속적으로 접속된 쉬프트 레지스터(182), 제1 래치(181), 제2 래치(183), DAC(184) 및 버퍼(185)를 구비한다.

이 데이터 구동회로(152)는 제2 래치(183)가 펄스폭이 일정하고 대략 1 수평기간마다 발생되는 소스 출력신호(SOE)에 응답하여 저장된 데이터를 출력하는 것을 제외하고 그 이외의 다른 구성이 도 11에 도시된 그 것과 실질적으로 동일하다.

도 19는 게이트 구동회로(153)를 상세히 나타낸다.

도 19를 참조하면, 게이트 구동회로(153)는 다수의 스테이지(1001 내지 100n)를 가지며 제1 및 제2 게이트 출력신호(GOE1,GOE2)에 따라 스캔펄스의 출력을 조절하는 쉬프트 레지스터(202)와, 쉬프트 레지스터(202)에 입력된 레벨 쉬프터(2011 내지 201n)를 구비한다.

쉬프트 레지스터(202)의 제1 스테이지(2001)는 타이밍 콘트롤러(151)로부터의 게이트 스타트 펄스(GSP)와 게이트 쉬프트 클럭(GSC)에 응답하여 스캔펄스를 발생한다. 그리고 제2 내지 제n 스테이지(2002 내지 200n)는 전단 게이트라인(G1 내지 Gn-1) 상의 전압을 게이트 스타트 펄스로서 입력받아 그 신호와 게이트 쉬프트 클럭(GSC)에 응답하여 스캔펄스를 순차적으로 발생한다. 이 쉬프트 레지스터(202)로부터 출력되는 스캔펄스의 폭은 제1 및 제2 게이트 출력신호(GOE1,GOE2)에 따라 조절된다. 예컨대, 제1 게이트 출력신호(GOE1)가 쉬프트 레지스터(202)에 입력될 때보다 제2 게이트 출력신호(GOE2)가 쉬프트 레지스터(202)에 입력될 때 스캔펄스의 폭은 상대적으로 더 좁아진다.

레벨 쉬프터(2011 내지 201n)는 쉬프트 레지스터(202)의 출력단자에 각각 접속되어 쉬프트 레지스터(202)의 각 출력신호의 스윙폭을 액정셀(Clc)의 구동에 스윙폭으로 변환한다. 이 레벨 쉬프터(2011 내지 201n)로부터 출력되는 스캔펄스는 Vgh와 Vgl의 두 전압레벨을 가지게 된다. 이 레벨 쉬프터(2011 내지 201n)과 게이트라인(G1 내지 Gn) 사이에는 버퍼가 설치될 수 있다.

GOE 변환기(155)로부터 출력되는 Fn-1 번째 프레임의 게이트 출력신호와 Fn 번째 프레임의 게이트 출력신호는 도 20과 같이 반대로 된다. 도 20에서 알 수 있는 바, GOE 변환기(155)로부터 출력되는 게이트 출력신호는 듀티비가 액정셀(Clc)에 공급되는 데이터전압의 극성에 따라 대략 1 수평기간 단위로 주기적으로 바뀌게 된다. 게이트 출력신호가 도 20과 같을 때, 액정셀(Clc)에 충전되는 전압은 도 21a 및 도 21b와 같다.

도 21a 및 도 21b를 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치는 정극성 전압이 충전되는 액정셀(Clc)과 부극성 전압이 충전되는 액정셀(Clc) 간에 TFT의 기생용량(Cgd)에 충전되는 전압(Vgd)의 차이가 작아지기 된다. 따라서, 동일한 데이터라고 가정할 때 정극성 전압이 충전되는 액정셀(Clc)과 부극성 전압이 충전되는 액정셀(Clc)의 충전양이 거의 동일하게 된다. 이는 GOE 변환회로(155)로부터 출력되는 게이트 출력신호(GOE(Fn-1,Fn))에 의하여 정극성 전압의 출력시간에 비하여 상대적으로 기생용량(Cgd)에 충전되는 전압(Vgd)이 커지는 부극성 전압의 출력시간이 줄기 때문이다.

상술한 바와 같이, 본 발명에 따른 액정표시장치 및 그 구동방법은 소스 출력신호나 게이트 출력신호를 정극성 전압이 충전되는 액정셀과 부극성 전압이 충전되는 액정셀에서 다르게 제어하게 된다. 그 결과, 본 발명에 따른 액정표시장치 및 그 구동방법은 정극성 전압이 충전되는 액정셀과 부극성 전압이 충전되는 액정셀에서 TFT의 기생용량의 변동을 억제하여 플리커를 줄임으로써 표시품질을 높일 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 예컨대, 본 발명의 실시예는 도트 인버젼 방식을 중심으로 설명되었지만, N(단, N은 2 이상의 양의 정수) 도트 인버젼 방식이나 라인 인버젼, 컬럼 인버젼 방식 등에도 적용될 수도 있다. 또한, 발명의 상세한 설명에 개시된 실시예들이 병용될 수도 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims

삭제
삭제
삭제
삭제
정극성 전압이 인가되는 액정셀과 부극성 전압이 인가되는 액정셀을 가지는 액정패널;

상기 액정패널의 데이터라인에 접속되어 상기 액정패널에 데이터를 공급하기 위한 데이터 구동회로; 및

상기 정극성 전압이 인가되는 액정셀과 상기 부극성 전압이 인가되는 액정셀에 따라 상기 데이터의 출력을 지시하는 소스 출력신호의 펄스폭 및 듀티비 중 적어도 어느 하나를 다르게 제어하기 위한 소스출력제어회로를 구비하는 것을 특징으로 하는 액정표시장치.
제 5 항에 있어서,

상기 소스출력제어회로는,

상기 소스 출력신호의 펄스폭을 상기 정극성 전압이 인가되는 액정셀보다 상기 부극성 전압이 인가되는 액정셀에서 더 넓게 제어하는 것을 특징으로 하는 액정표시장치.
제 5 항에 있어서,

상기 소스 출력제어회로는,

제1 펄스폭을 가지는 제1 소스출력신호와 상기 제1 펄스폭과 다른 제2 펄스폭을 가지는 제2 소스출력신호를 발생하는 신호 발생기와,

상기 제1 소스출력신호와 상기 제2 소스출력신호를 교대로 선택하고 선택된 소스출력신호를 상기 데이터 구동회로에 공급하기 위한 스위치회로를 구비하는 것을 특징으로 하는 액정표시장치.
제 7 항에 있어서,

상기 소스 출력제어회로는,

1 수평기간 주기로 상기 제1 소스출력신호와 상기 제2 소스출력신호를 교대로 선택하는 것을 특징으로 하는 액정표시장치.
제 7 항에 있어서,

상기 신호 발생기는 상기 데이터 구동회로를 제어함과 아울러 상기 데이터 구동회로에 상기 데이터를 공급하기 위한 타이밍 콘트롤러인 것을 특징으로 하는 액정표시장치.
정극성 전압이 인가되는 액정셀과 부극성 전압이 인가되는 액정셀을 가지는 액정패널;

상기 액정패널의 스캔라인에 접속되어 상기 액정패널에 스캔펄스를 공급하기 위한 게이트 구동회로; 및

상기 정극성 전압이 인가되는 액정셀과 상기 부극성 전압이 인가되는 액정셀에 따라 상기 스캔펄스의 출력을 지시하는 게이트 출력신호의 펄스폭 및 듀티비 중 적어도 어느 하나를 다르게 제어하기 위한 게이트 출력제어회로를 구비하고,

상기 게이트 출력제어회로는,

제1 펄스폭을 가지는 제1 게이트 출력신호와 상기 제1 펄스폭과 다른 제2 펄스폭을 가지는 제2 게이트 출력신호를 발생하는 신호 발생기; 및

상기 제1 게이트 출력신호와 상기 제2 게이트 출력신호를 교대로 선택하고 선택된 게이트 출력신호를 상기 게이트 구동회로에 공급하기 위한 스위치회로를 구비하는 것을 특징으로 하는 액정표시장치.
제 10 항에 있어서,

상기 게이트 출력제어회로는,

상기 게이트 출력신호의 펄스폭을 상기 정극성 전압이 인가되는 액정셀보다 상기 부극성 전압이 인가되는 액정셀에서 더 넓게 제어하는 것을 특징으로 하는 액정표시장치.
삭제
제 10 항에 있어서,

상기 게이트 출력제어회로는,

1 수평기간 주기로 상기 제1 게이트 출력신호와 상기 제2 게이트 출력신호를 교대로 선택하는 것을 특징으로 하는 액정표시장치.
제 10 항에 있어서,

상기 신호 발생기는 상기 게이트 구동회로를 제어하는 타이밍 콘트롤러인 것을 특징으로 하는 액정표시장치.
정극성 전압이 인가되는 액정셀과 부극성 전압이 인가되는 액정셀에 따라 액정패널에 공급되는 데이터의 출력을 지시하는 소스 출력신호의 펄스폭 및 듀티비 중 적어도 어느 하나를 다르게 제어하는 단계; 및

상기 소스 출력신호를 상기 액정패널에 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
제 15 항에 있어서,

상기 소스 출력신호를 제어하는 단계는,

상기 소스 출력신호의 펄스폭을 상기 정극성 전압이 인가되는 액정셀보다 상기 부극성 전압이 인가되는 액정셀에서 더 넓게 제어하는 것을 특징으로 하는 액정표시장치의 구동방법.
제 15 항에 있어서,

상기 소스 출력신호를 제어하는 단계는,

제1 펄스폭을 가지는 제1 소스출력신호와 상기 제1 펄스폭과 다른 제2 펄스폭을 가지는 제2 소스출력신호를 발생하는 단계와,

1 수평기간 주기로 상기 제1 소스출력신호와 상기 제2 소스출력신호를 교대로 선택하고 선택된 소스출력신호를 상기 액정패널의 데이터라인에 접속된 데이터 구동회로에 공급하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 구동방법.
삭제
삭제
삭제