JP4166097B2 - 混成集積回路装置 - Google Patents
混成集積回路装置 Download PDFInfo
- Publication number
- JP4166097B2 JP4166097B2 JP2003026502A JP2003026502A JP4166097B2 JP 4166097 B2 JP4166097 B2 JP 4166097B2 JP 2003026502 A JP2003026502 A JP 2003026502A JP 2003026502 A JP2003026502 A JP 2003026502A JP 4166097 B2 JP4166097 B2 JP 4166097B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit device
- circuit
- conductive pattern
- conductive
- conductive path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、混成集積回路装置に関し、特に、薄型の回路装置を内蔵させることで、装置内部に多機能な回路機構を構成することができる混成集積回路装置に関するものである。
【０００２】
【従来の技術】
図７を参照して、従来の混成集積回路装置１００の構成を説明する（例えば、特許文献１を参照）。図７は、混成集積回路装置１００の断面図である。
【０００３】
アルミニウム等の金属から成る回路基板１０１の表面には、絶縁層を介して導電路１０２が形成されており、導電路１０２の所定の箇所に回路素子１０３が実装されることにより所望の混成集積回路が実現されている。ここで、回路素子１０３としては、ＩＣ、チップ抵抗、チップコンデンサ、パワートランジスタ等が採用され、フェイスアップで実装されるトランジスタは金属細線１０５を介して導電路１０２と電気的に接続されている。導電パターン１０２から成るパッドには、半田等のロウ材を介してリード１０３が固着される。また、回路基板１０１の表面に形成された回路は、ケース材１０２により封止されている。
【０００４】
【特許文献１】
特開平６−１７７２９５号公報（第４頁、第１図）
【０００５】
【発明が解決しようとする課題】
混成集積回路装置１００では、パワー系の半導体素子である回路素子１０３Ａは、放熱性が考慮されてヒートシンク１０４に固着されている。このことから、ヒートシンク１０４を含めた回路素子１０３が高くなってしまい、回路を封止するケース材１０２が厚くなる。しかしながら、回路を構成する他の回路素子１０３Ｂ（チップ部品等）は比較的薄いことから、回路素子１０３Ａが固着される箇所以外の箇所に空間が存在する。従って、混成集積回路装置１００は、全体的なサイズは大きく形成されるにもかかわらず、内部に複雑な回路が構成できない問題があった。
【０００６】
更に、回路基板１０１の表面に形成される導電路１０２の一部は、電源および接地電位に接続されており、他の箇所の導電路と比較して、これらの導電路１０２は幅広に形成される。従って、導電路１０２が部分的に幅広に形成されることも、回路の集積化を阻害していた。
【０００７】
本発明は上記した問題を鑑みて成されたものであり、本発明の主な目的は、薄型の回路装置を混成集積回路装置に内蔵させることにより、より複雑な回路を内部に構成する混成集積回路装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の混成集積回路装置は、上面に導電路が形成された回路基板と、前記回路基板の上面に配置されると共に前記導電路に電気的に接続される回路素子とを備え、前記回路素子として、半導体素子が樹脂封止された回路装置が採用され、前記回路装置は、前記導電路が形成された領域の前記回路基板に、前記半導体素子と接続された導電パターンが露出する面を上面にして、絶縁性接着材を介して固着され、前記回路装置の上面に露出する前記導電パターンと前記回路基板上の前記導電路とは、金属細線を経由して接続され、前記回路装置は、前記導電パターンが露出しない前記回路装置の主面が、前記導電路を跨ぐように、前記絶縁性接着材を介して前記回路基板に固着されることを特徴とする。
【００１０】
【発明の実施の形態】
図１を参照して、本発明の混成集積回路装置１０Ａの構成を説明する。図１（Ａ）は混成集積回路装置１０Ａの断面図であり、図１（Ｂ）はその平面図である。本発明の混成集積回路装置１０Ａは、表面に導電路１３が形成された回路基板１１と、導電路１３に電気的に接続され且つ高さを有する第1の回路素子１６と、導電パターン２１および第２の回路素子２４が封止樹脂により一体に封止され且つ導電路１３に電気的に接続された回路装置２０とを有し、第1の回路素子１６の高さよりも薄い複数の回路装置２０が接着剤を介して積層される構成を有する。ここでは、導電路１３に固着される最下段の回路装置を第1の回路装置２０とし、第1の回路装置２０上に積層される回路装置を第２の回路装置３０して以下にて説明する。
【００１１】
図１（Ａ）を参照して、回路基板１１は例えばアルミニウム等の金属から成り、矩形に成形されている。両面に酸化膜が形成されたアルマイト板を回路基板１１として採用しても良い。また、導電路１３が形成される側の回路基板１１の表面には、導電路１３との絶縁のために絶縁層１２が全面的に設けられる。
【００１２】
図１（Ｂ）を参照して、回路基板１１の表面に所望の回路が構成されるように、導電路１３が設けられている。銅等の金属から成る導電路は、回路素子が実装されるダイパッド、金属細線１７がボンディングされるボンディングパッドおよび配線部を構成している。更に、回路基板１１の周辺部に、リード１５を固着するために整列されたパッド部が形成されている。
【００１３】
第1の回路素子１６は、パワー系の半導体素子であり、ヒートシンク１４を介して導電路１３に固着されている。従って、第1の回路素子１６の位置は高くなり、第1の回路素子１６の上部から回路基板１１の表面までの距離は、２．５〜３ｍｍ程度になる。また、第1の回路素子１６は、金属細線１７を介して、他の回路素子または導電路１３と電気的に接続されている。ここで、金属細線１７としては、アルミニウムから成るものを用いることができる。更に、回路基板１１上には他の回路素子も固着され、ＩＣ、チップ抵抗、チップコンデンサ、パワートランジスタ、コイル等が実装される。
【００１４】
第1の回路装置２０は、導電パターン２１の上部に第２の回路素子２４が実装され、導電パターン２１の裏面を露出させて封止樹脂により一体に封止されたものである。第1の回路装置は、導電パターンの裏面に形成されたロウ材を介して、導電路１３から成るパッド上に固着されている。また、内蔵される第２の回路素子２４としては、セミパワー系若しくは小信号系の半導体素子が採用される。更に、第1の回路装置２０の内部には１つのシステムを構成することも可能である。このようにシステム化された回路を第1の回路装置２０の内部に構成することで、混成集積回路装置１０Ａ内部に更に複雑な回路を内蔵させることができる。更に、回路装置の内部に於いて、導電パターンを引き回すことにより、回路基板１１の表面に形成される導電路１３の構成を単純化することが可能となる。
【００１５】
第1の回路装置２０の厚みは、０．８〜１．０ｍｍ程度である。また、導電パターン２１は封止樹脂に埋め込まれているので、導電パターン２１の抜けを防止した構成となっている。詳細な第1の回路装置２０の構成は、図２および図３を参照して説明する。
【００１６】
第２の回路装置３０は、導電パターン３１を上向きにして、第1の回路装置２０の上部に絶縁性接着剤を介して積層されている。ここでは、２つの第２の回路装置２０が、２段に積層されている。第２の回路装置３０の上面に形成された導電パターン３１と導電路１３は、金属細線１７により電気的に接続されている。また、最上段の第２の回路装置３０は、金属細線１７を介して、第1の回路素子と電気的に接続されている。第２の回路装置３０の厚みは、上記した第1の回路装置２０と同じように、０．８〜１．０ｍｍ程度と薄い。ここで、導電パターン３１は凸状に形成されており、幅が５０μ以下の微細なパターンを構成することが可能である。また、導電パターン３１を、上記した第1の回路装置２０と同様に、封止樹脂に埋め込まれた構成にすることも可能である。更に、第２の回路装置に内蔵される素子としては、小信号系の素子を採用することができる。第２の回路装置３０の詳細な構成に関しては図４および図５を参照して説明する。
【００１７】
金属細線１７は、回路基板１１の表面に固着された第1の回路素子または回路装置と、導電路１３とを電気的に接続する働きを有する。特に第２の回路装置３０では、金属細線１７は導電パターン３１の裏面に接続するが、好適には、第２の回路装置３０内部の金属細線が接続する導電パターン３１を回避して、それ以外の導電パターン３１に接続している。更に、金属細線１７は、第２の回路装置３０内部の第２の回路素子２４が固着される導電パターン３１を回避して、それ以外の導電パターン３１に接続している。仮に、同一の導電パターン３１に、第２の回路装置３０内部の金属細線と金属細線１７とが接続された場合、ワイヤボンディング時の衝撃により、第２の回路装置３０内部の金属細線が断線してしまう恐れがある。従って、上記のような構成にすることにより、第２の回路装置３０内部の金属細線が断線してしまうのを防止することができる。
【００１８】
最上層の第２の回路装置３０は、２段目の第２の回路装置３０よりも小さく形成されている。このことにより、２段目の第２の回路装置３０が有する導電パターン３０は部分的に露出され、金属細線１６を介して導電路１３と接続される。また、２段目の回路装置３０は、金属細線１７を介して他の回路素子と電気的に接続されても良い。また、金属細線１７の替わりに金属接続板を用いることも可能である。
【００１９】
最上層の第２の回路装置３０は、導電パターン３１が露出する面を上面にして、２段目の第２の回路装置３０に絶縁性接着剤を介して接続されている。最上層の第２の回路装置３０と他の回路素子または導電路１３は、金属細線１７により電気的に接続されている。ここでは、最上層の第２の回路装置３０の導電パターン３１と、第1の回路素子１６および導電路１３とが、金属細線１７を介して電気的に接続されている。そして、最上層の第２の回路装置３０の上面の高さを、回路基板１１に実装される回路素子の中で最も高く形成される第1の回路素子１６と同等の高さにすることができる。このことにより、高さを有する第1の回路素子１６を封止するために厚く形成されたケース材１８の内部空間を、積層された回路装置により有効に用いることができる。ここでは、ケース材１８により回路が封止されているが、封止樹脂により回路基板１１の表面に構成された混成集積回路を封止することも可能である。
【００２０】
図２を参照して、第1の回路装置２０の構成を説明する。図２（Ａ）は第1の回路装置２０の断面図であり、図２（Ｂ）はその平面図である。第1の回路装置２０は、導電パターン２１に第２の回路素子２４が実装されている。そして、導電パターン２１の裏面を露出させて全体が封止樹脂２６により封止された構成となっている。また、裏面に露出した導電パターン２１はソルダーレジスト２８で被覆され、ソルダーレジスト２８の開口部に半田等のロウ材から成る外部電極２７が設けられている。
【００２１】
図２（Ａ）を参照して、導電パターン２１は、第２の回路素子２４の載置領域を成す導電パターン２１Ａと、ボンディングパッドの役割を有する導電パターン２１Ｂとからなる。導電パターン２１の側面は、エッチング等により成ることから湾曲するので、導電パターン２１と封止樹脂２６との密着強度は非常に大きい。従って、封止樹脂２６からの導電パターン２１の抜けを防止した構成となっている。ここでは、導電パターン２１は単層の配線構造であるが、２層以上の複数層の配線構造を導電パターン２１で構成することも可能である。導電パターン２１が複数層の配線構造であることにより、より複雑な回路を第1の回路装置２０の内部に構成することが可能となる。
【００２２】
封止樹脂２６は、導電パターン２１の裏面を露出させて、第２の回路素子２４、金属細線２５および導電パターン２１を封止している。更に、分離溝２２に充填された箇所の封止樹脂１３は、装置の裏面に凸状に露出している。また、封止樹脂２６としては、熱硬化性樹脂または熱可塑性樹脂を全般的に採用することができる。
【００２３】
第２の回路素子２４としては、ここでは、半導体素子が導電パターン２１Ａに固着され、金属細線２５を介して導電パターン２１Ｂと電気的に接続されている。また、チップ部品である第２の回路素子は、分離溝を跨ぐようにして、導電パターン２１に固着されている。第２の回路素子２４としては、ＩＣ、チップ抵抗、チップコンデンサ、パワートランジスタ、コイル等を採用することもできる。特に、第1の回路装置２０は、外部電極２７を介して回路基板１１に実装されるので、放熱性に優れている。従って、動作中に発熱を伴うパワー系の回路素子を、第２の回路素子２４として採用することができる。
【００２４】
図２（Ｂ）を参照して、第２の回路素子２４が固着される領域および金属細線１６がボンディングされる領域には、銀等から成るメッキ膜２３が形成されている。
【００２５】
図３を参照して、図２に示した第1の回路装置２０の製造方法を説明する。図３（Ａ）から図３（Ｅ）は、第1の回路装置２０の製造方法を説明する各工程の断面図であり、これらの図を参照しつつ各工程を説明する。
【００２６】
図３（Ａ）を参照して、銅またはアルミニウムを主成分とする導電箔４０を用意して、分離溝２２を設けることにより、導電パターン２１を形成する。具体的には、導電箔４０の導電パターン２１が形成される箇所をエッチング用のレジスト４１にて被覆して、ウェットエッチングを行うことで分離溝２２を形成する。エッチングにより成る分離溝２２の側面は湾曲し、更に粗面に成るので、封止樹脂２６との密着は強固になる。分離溝２２が形成された後に、レジスト４１は剥離して除去する。また、導電パターン２１の表面には、メッキ膜が形成される。
【００２７】
図３（Ｂ）を参照して、導電パターン２１に第２の回路素子２４を実装する。ここでは、半導体素子である第２の回路素子を導電パターン２１Ａに固着し、金属細線１６により第２の回路素子２４と導電パターン２１Ｂとを電気的に接続している。また、チップ部品である第２の回路素子２４は、半田等のロウ材により、導電パターン２１に固着されている。
【００２８】
図３（Ｃ）を参照して、第２の回路素子２４および金属細線１６を被覆して、分離溝２２に充填されるように封止樹脂１３を形成する。
【００２９】
図３（Ｄ）を参照して、導電箔４０を裏面から全面的に除去することにより、各導電パターン２１を電気的に分離する。具体的には、導電箔４０の裏面を全面的にエッチングを行うことにより、各導電パターン２１を電気的に分離することができる。従って、分離溝２２に充填された封止樹脂２６が導電パターン２１から露出する構造となる。
【００３０】
図３（Ｅ）を参照して、裏面に露出した導電パターン２１をソルダーレジスト２８で被覆する。そして、ソルダーレジスト２８の所望の箇所に開口部を設けて、外部電極２７を形成する。最後に、マトリックス状に形成された各回路装置を、封止樹脂２６をダイシングすることで、個別の第1の回路装置２０に分割する。
【００３１】
本工程の利点は、封止樹脂１３を被覆するまでは、導電パターン２１となる導電箔４０が支持基板となることである。従来では、本来必要としない支持基板を採用して導電路を形成しているが、本発明では、支持基板となる導電箔４０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００３２】
図４を参照して、第２の回路装置３０の構成を説明する。図４（Ａ）は第２の回路装置３０の断面図であり、図４（Ｂ）はその平面図である。第２の回路装置３０は、混成集積回路装置１０Ａ内部に於いて、第1の回路装置３０上に積層される回路装置である。
【００３３】
図４（Ａ）を参照して、第２の回路装置３０は、導電パターン２１に実装された第２の回路素子３４が封止樹脂３６により封止された構成となっている。そして、導電パターン２１の側面は封止樹脂により被覆されず、その断面は凸状になっている。
【００３４】
第２の回路素子３４としては、第1の回路素子２０に内蔵されるものと同種の様々な能動素子および受動素子を採用することが可能である。また、ここで採用される第２の回路素子３４として、小信号系の半導体素子を採用することも可能である。即ち、回路基板１１に直に固着されることで熱の放散性に優れる第1の回路装置に多量の発熱を伴う素子を内蔵させ、第1の回路装置２０上に積層させる第２の回路装置３０に小信号系の素子を内蔵させることができる。このことで、パワー系の素子から発生する熱を回路基板１１を介して良好に放熱させ、より多数個の小信号系の素子を混成集積回路装置１０Ａに内蔵させることができる。
【００３５】
図４（Ｂ）を参照して、導電パターン３１は、第２の回路素子３４が実装される導電パターン３１Ａと、金属細線３５のボンディングパッドとなる導電パターン３１Ｂ等を構成している。ここでは、図２に示すような分離溝２２は有さないので、図２に示す第1の回路装置２０よりも更に微細はパターンを、導電パターン３１により構成することができる。
【００３６】
導電パターン３１の表面および裏面は、第1のメッキ膜３３Ａおよび第２のメッキ膜３３Ｂにより全面的に覆われている。表面に形成された第1のメッキ膜３３Ａは、ダイパッドおよびボンディングパッドとして機能する導電パターン３１の領域のボンディング性を向上させる働きを有する。導電パターン３１の裏面に形成された第２のメッキ膜３３Ｂは、回路装置の製造工程に於いて、耐エッチングマスクとして機能する。更に、第２のメッキ膜３３Ｂは、混成集積回路装置１０Ａの他の要素との電気的接続を行う金属細線１７のボンディング性を向上させる働きを有する。
【００３７】
図５を参照して第２の回路装置３０の製造方法を説明する。図５（Ａ）から図５（Ｄ）は、第２の回路装置３０を製造する各工程を説明する断面図である。これらの図を参照しつつ各工程を説明する。
【００３８】
図５（Ａ）を参照して、銅またはアルミニウムを主材料とする金属から成る導電箔４５を用意する。そして、導電箔４５の表面および裏面に、第1のメッキ膜３３Ａおよび第２のメッキ膜３３Ｂを形成する。ここで、第1のメッキ膜３３Ａは、回路素子や金属細線の付着性を向上させるためのものである。そして、第２のメッキ膜３３Ｂは、後の工程で耐エッチングマスクとして用いられる。また、第1のメッキ膜３３Ａおよび第２のメッキ膜３３Ｂは、形成予定の導電パターンの形状に則して同様の形状に成っても良い。
【００３９】
図５（Ｂ）を参照して、第２の回路装置３０に内蔵される第２の回路素子３４を実装する。ここでは、金属細線３５を介して導電箔５０と接続される半導体素子およびチップ部品が第２の回路素子３４として実装されている。
【００４０】
図５（Ｃ）を参照して、第２の回路素子３４、金属細線３５および導電箔５０の表面を封止樹脂３６で封止する。この工程は、熱硬化性樹脂を用いるトランスファーモールドまたは熱可塑性樹脂を用いるインジェクションモールド等により行うことができる。本工程までは導電箔５０にて全体が支持され、本工程後は封止樹脂３６にて全体が支持されている。
【００４１】
図５（Ｄ）を参照して、第２のメッキ膜３３Ｂをエッチングマスクとしてエッチングを行うことにより、導電パターン３１Ａを形成する。本工程により導電箔５０は所定の形状になるように部分的に除去され、第２の回路素子３４が実装されるパッドおよび配線部等が形成される。
【００４２】
上記した第２の回路装置３０の製造工程による利点は、導電パターン３１を極めて微細に形成できる点にある。導電パターン３１は、第２のメッキ膜３３Ｂをエッチングマスクとして、裏面から行う１回のエッチングにより行う。従って、導電箔５０を薄くすることで、微細な導電パターン３１を得ることができる。具体的には、幅が５０μｍ以下の導電パターン３１Ａを形成することが可能である。従って、より複雑な回路またはシステムを第２の回路装置３０に内蔵させることができる。
【００４３】
図６を参照して、混成集積回路装置１０Ｂの構成を説明する。混成集積回路装置１０Ｂは、表面に導電路１３が形成された回路基板１１と、導電路１３に電気的に接続された第1の回路素子１６と、導電パターン３１および第２の回路素子３４が封止樹脂３６により一体に封止され且つ導電路１３に電気的に接続された回路装置３０とを有し、回路装置３０は、導電パターン３１が露出する面を上向きにして回路基板１１に固着され、金属細線１７を介して回路装置３０と導電路１３が接続される構成となっている。混成集積回路装置１０Ｂの基本的な構成は、図１を参照して説明した混成集積回路装置１０Ａと共通であるので、相違点を中心に説明する。
【００４４】
図６（Ａ）を参照して、回路基板１１の表面には、導電パターン３１が露出する面を上面にして回路装置３０が固着されている。従って、回路装置３０は、絶縁性の接着剤４０を介して樹脂面が回路基板１１に固着されている。上面に露出した導電パターン３１は、回路基板１１の表面に形成された導電路１３と電気的に接続されており、この接続は金属細線１７等により行うことができる。また、フレキシブルシート等を用いてもこの接続を行うことは可能である。また、第1の回路素子１６も金属細線１７により導電路１３と接続される。従って、ワイヤボンディングの工程に於いて、第1の回路素子１６と導電路１３との接続と、回路装置３０と導電路１３との接続を同時に行えるメリットを有する。
【００４５】
更に、回路装置３０は、図４の説明でも述べたように、微細に形成された導電パターン３１を有するので、複雑な回路やシステムを内蔵させることができる。また、ここでは、回路装置３０は図４に示す形状を有し、導電パターン３１が樹脂面から凸状に突出している。更に、図２に示すような、導電パターン２１が封止樹脂２６に埋め込まれる第1の回路装置２０を採用することも可能である。
【００４６】
絶縁性樹脂５１は、回路基板１１の表面に形成された導電路１３、第1の回路素子１６および回路装置３０等を被覆している。ここでは、絶縁性樹脂４１は、回路基板１１の表面を主に被覆しているが、回路基板１１の側面および裏面も被覆するように形成することも可能である。また、図１に示したようなケース材による封止を行うことも可能である。
【００４７】
図６（Ｂ）を参照して、導電路１３は、所定の回路を構成するように回路基板１１上に構成されている。そして、回路装置３０は、導電路１３を跨ぐようにして、接着剤４０により固着されている。導電路１３の中でも、接地電位および電源と接続される導電路１３Ａは、比較的大電流が流れるので、他の箇所の導電路１３よりも幅が広く形成されている。従って、幅広の導電路１３Ａの上部に、絶縁して固着された回路装置３０を設けることにより、混成集積回路装置１０Ｂの集積度を更に向上させることができる。更に、図１のように、数個の回路装置３０を積層させることも可能である。この場合は、混成集積回路装置１０Ｂの集積度を更に向上させることができる。
【００４８】
更に、図６（Ｂ）を参照して、幅の狭い導電パターン１３の複数個を跨ぐようにして、回路装置３０を実装することも可能である。具体的には、複数個の導電路１３が密集して束状に成っている箇所に、絶縁性の接着剤４０を介して、回路装置３０を実装することができる。また、樹脂面を下面にして実装された回路装置３０は、金属細線１７により、導電路１３と電気的に接続される。この様に束状の導電路１３が形成される箇所に、回路装置３０を配置することにより、固着された回路装置３０の平坦性を確保することができる。従って、回路装置３０と導電路１３との接続を行う金属細線１７のワイヤボンディングを確実に行うことができる。
【００４９】
また、上記の説明では、幅広の導電路１３Ａまたは束状の導電路１３の上部に回路装置３０が固着されているが、他の箇所の導電路１３上に回路装置３０を固着することも可能である。具体的には、３次元的に空間があり、回路装置３０を実装できる箇所があれば、上記のような構成を採用することが可能である。更に、複数個の回路装置３０を平面的に固着することも可能である。
【００５０】
【発明の効果】
本発明の混成集積回路装置１０Ａによれば、回路基板１１上に複数個の回路装置を積層させることにより、混成集積回路装置内部の空間を３次元的に有効に用いることができる。従って、混成集積回路装置１０Ｂの集積度を向上させて、より多機能な回路またはシステムを内蔵させることができる。更に、積層される回路装置の中でも、最下段の第1の回路装置２０の導電パターン２１を下向きにして回路基板１１に固着することにより、第1の回路装置２０の放熱性を向上させることができる。
【００５１】
本発明の混成集積回路装置１０Ａによれば、回路基板１１の表面に形成された導電路１３の表面に、導電パターン３１を上面にした回路装置３０を固着することにより、より多機能な回路またはシステムを内蔵させることができる。更に、接地電位や電源と接続される幅広の導電路１３Ａ上に回路装置３０を固着することで、この効果を更に向上させることができる。
【００５２】
更に、本発明で混成集積回路装置１０に内蔵される回路装置は、実装基板（インターポーザ）を不要にした薄型のものであるので、より多数個の回路装置を積層させることが可能となる。
【図面の簡単な説明】
【図１】本発明の混成集積回路装置を説明する断面図（Ａ）、平面図（Ｂ）である。
【図２】本発明の混成集積回路装置に用いる回路装置を説明する断面図（Ａ）、平面図（Ｂ）である。
【図３】本発明の混成集積回路装置に用いる回路装置の製造方法を説明する断面図（Ａ）−（Ｅ）である。
【図４】本発明の混成集積回路装置に用いる回路装置を説明する断面図（Ａ）、平面図（Ｂ）である。
【図５】本発明の混成集積回路装置に用いる回路装置の製造方法を説明する断面図（Ａ）−（Ｄ）である。
【図６】本発明の混成集積回路装置を説明する断面図（Ａ）、平面図（Ｂ）である。
【図７】従来の混成集積回路装置を説明する断面図である。
【符号の説明】
１０Ａ、１０Ｂ 混成集積回路装置
１１ 回路基板
１２ 絶縁層
１３ 導電路
１４ ヒートシンク
１５ リード
１７ 金属細線
２０ 第1の回路装置
３０ 第２の回路装置
【発明の属する技術分野】
本発明は、混成集積回路装置に関し、特に、薄型の回路装置を内蔵させることで、装置内部に多機能な回路機構を構成することができる混成集積回路装置に関するものである。
【０００２】
【従来の技術】
図７を参照して、従来の混成集積回路装置１００の構成を説明する（例えば、特許文献１を参照）。図７は、混成集積回路装置１００の断面図である。
【０００３】
アルミニウム等の金属から成る回路基板１０１の表面には、絶縁層を介して導電路１０２が形成されており、導電路１０２の所定の箇所に回路素子１０３が実装されることにより所望の混成集積回路が実現されている。ここで、回路素子１０３としては、ＩＣ、チップ抵抗、チップコンデンサ、パワートランジスタ等が採用され、フェイスアップで実装されるトランジスタは金属細線１０５を介して導電路１０２と電気的に接続されている。導電パターン１０２から成るパッドには、半田等のロウ材を介してリード１０３が固着される。また、回路基板１０１の表面に形成された回路は、ケース材１０２により封止されている。
【０００４】
【特許文献１】
特開平６−１７７２９５号公報（第４頁、第１図）
【０００５】
【発明が解決しようとする課題】
混成集積回路装置１００では、パワー系の半導体素子である回路素子１０３Ａは、放熱性が考慮されてヒートシンク１０４に固着されている。このことから、ヒートシンク１０４を含めた回路素子１０３が高くなってしまい、回路を封止するケース材１０２が厚くなる。しかしながら、回路を構成する他の回路素子１０３Ｂ（チップ部品等）は比較的薄いことから、回路素子１０３Ａが固着される箇所以外の箇所に空間が存在する。従って、混成集積回路装置１００は、全体的なサイズは大きく形成されるにもかかわらず、内部に複雑な回路が構成できない問題があった。
【０００６】
更に、回路基板１０１の表面に形成される導電路１０２の一部は、電源および接地電位に接続されており、他の箇所の導電路と比較して、これらの導電路１０２は幅広に形成される。従って、導電路１０２が部分的に幅広に形成されることも、回路の集積化を阻害していた。
【０００７】
本発明は上記した問題を鑑みて成されたものであり、本発明の主な目的は、薄型の回路装置を混成集積回路装置に内蔵させることにより、より複雑な回路を内部に構成する混成集積回路装置を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の混成集積回路装置は、上面に導電路が形成された回路基板と、前記回路基板の上面に配置されると共に前記導電路に電気的に接続される回路素子とを備え、前記回路素子として、半導体素子が樹脂封止された回路装置が採用され、前記回路装置は、前記導電路が形成された領域の前記回路基板に、前記半導体素子と接続された導電パターンが露出する面を上面にして、絶縁性接着材を介して固着され、前記回路装置の上面に露出する前記導電パターンと前記回路基板上の前記導電路とは、金属細線を経由して接続され、前記回路装置は、前記導電パターンが露出しない前記回路装置の主面が、前記導電路を跨ぐように、前記絶縁性接着材を介して前記回路基板に固着されることを特徴とする。
【００１０】
【発明の実施の形態】
図１を参照して、本発明の混成集積回路装置１０Ａの構成を説明する。図１（Ａ）は混成集積回路装置１０Ａの断面図であり、図１（Ｂ）はその平面図である。本発明の混成集積回路装置１０Ａは、表面に導電路１３が形成された回路基板１１と、導電路１３に電気的に接続され且つ高さを有する第1の回路素子１６と、導電パターン２１および第２の回路素子２４が封止樹脂により一体に封止され且つ導電路１３に電気的に接続された回路装置２０とを有し、第1の回路素子１６の高さよりも薄い複数の回路装置２０が接着剤を介して積層される構成を有する。ここでは、導電路１３に固着される最下段の回路装置を第1の回路装置２０とし、第1の回路装置２０上に積層される回路装置を第２の回路装置３０して以下にて説明する。
【００１１】
図１（Ａ）を参照して、回路基板１１は例えばアルミニウム等の金属から成り、矩形に成形されている。両面に酸化膜が形成されたアルマイト板を回路基板１１として採用しても良い。また、導電路１３が形成される側の回路基板１１の表面には、導電路１３との絶縁のために絶縁層１２が全面的に設けられる。
【００１２】
図１（Ｂ）を参照して、回路基板１１の表面に所望の回路が構成されるように、導電路１３が設けられている。銅等の金属から成る導電路は、回路素子が実装されるダイパッド、金属細線１７がボンディングされるボンディングパッドおよび配線部を構成している。更に、回路基板１１の周辺部に、リード１５を固着するために整列されたパッド部が形成されている。
【００１３】
第1の回路素子１６は、パワー系の半導体素子であり、ヒートシンク１４を介して導電路１３に固着されている。従って、第1の回路素子１６の位置は高くなり、第1の回路素子１６の上部から回路基板１１の表面までの距離は、２．５〜３ｍｍ程度になる。また、第1の回路素子１６は、金属細線１７を介して、他の回路素子または導電路１３と電気的に接続されている。ここで、金属細線１７としては、アルミニウムから成るものを用いることができる。更に、回路基板１１上には他の回路素子も固着され、ＩＣ、チップ抵抗、チップコンデンサ、パワートランジスタ、コイル等が実装される。
【００１４】
第1の回路装置２０は、導電パターン２１の上部に第２の回路素子２４が実装され、導電パターン２１の裏面を露出させて封止樹脂により一体に封止されたものである。第1の回路装置は、導電パターンの裏面に形成されたロウ材を介して、導電路１３から成るパッド上に固着されている。また、内蔵される第２の回路素子２４としては、セミパワー系若しくは小信号系の半導体素子が採用される。更に、第1の回路装置２０の内部には１つのシステムを構成することも可能である。このようにシステム化された回路を第1の回路装置２０の内部に構成することで、混成集積回路装置１０Ａ内部に更に複雑な回路を内蔵させることができる。更に、回路装置の内部に於いて、導電パターンを引き回すことにより、回路基板１１の表面に形成される導電路１３の構成を単純化することが可能となる。
【００１５】
第1の回路装置２０の厚みは、０．８〜１．０ｍｍ程度である。また、導電パターン２１は封止樹脂に埋め込まれているので、導電パターン２１の抜けを防止した構成となっている。詳細な第1の回路装置２０の構成は、図２および図３を参照して説明する。
【００１６】
第２の回路装置３０は、導電パターン３１を上向きにして、第1の回路装置２０の上部に絶縁性接着剤を介して積層されている。ここでは、２つの第２の回路装置２０が、２段に積層されている。第２の回路装置３０の上面に形成された導電パターン３１と導電路１３は、金属細線１７により電気的に接続されている。また、最上段の第２の回路装置３０は、金属細線１７を介して、第1の回路素子と電気的に接続されている。第２の回路装置３０の厚みは、上記した第1の回路装置２０と同じように、０．８〜１．０ｍｍ程度と薄い。ここで、導電パターン３１は凸状に形成されており、幅が５０μ以下の微細なパターンを構成することが可能である。また、導電パターン３１を、上記した第1の回路装置２０と同様に、封止樹脂に埋め込まれた構成にすることも可能である。更に、第２の回路装置に内蔵される素子としては、小信号系の素子を採用することができる。第２の回路装置３０の詳細な構成に関しては図４および図５を参照して説明する。
【００１７】
金属細線１７は、回路基板１１の表面に固着された第1の回路素子または回路装置と、導電路１３とを電気的に接続する働きを有する。特に第２の回路装置３０では、金属細線１７は導電パターン３１の裏面に接続するが、好適には、第２の回路装置３０内部の金属細線が接続する導電パターン３１を回避して、それ以外の導電パターン３１に接続している。更に、金属細線１７は、第２の回路装置３０内部の第２の回路素子２４が固着される導電パターン３１を回避して、それ以外の導電パターン３１に接続している。仮に、同一の導電パターン３１に、第２の回路装置３０内部の金属細線と金属細線１７とが接続された場合、ワイヤボンディング時の衝撃により、第２の回路装置３０内部の金属細線が断線してしまう恐れがある。従って、上記のような構成にすることにより、第２の回路装置３０内部の金属細線が断線してしまうのを防止することができる。
【００１８】
最上層の第２の回路装置３０は、２段目の第２の回路装置３０よりも小さく形成されている。このことにより、２段目の第２の回路装置３０が有する導電パターン３０は部分的に露出され、金属細線１６を介して導電路１３と接続される。また、２段目の回路装置３０は、金属細線１７を介して他の回路素子と電気的に接続されても良い。また、金属細線１７の替わりに金属接続板を用いることも可能である。
【００１９】
最上層の第２の回路装置３０は、導電パターン３１が露出する面を上面にして、２段目の第２の回路装置３０に絶縁性接着剤を介して接続されている。最上層の第２の回路装置３０と他の回路素子または導電路１３は、金属細線１７により電気的に接続されている。ここでは、最上層の第２の回路装置３０の導電パターン３１と、第1の回路素子１６および導電路１３とが、金属細線１７を介して電気的に接続されている。そして、最上層の第２の回路装置３０の上面の高さを、回路基板１１に実装される回路素子の中で最も高く形成される第1の回路素子１６と同等の高さにすることができる。このことにより、高さを有する第1の回路素子１６を封止するために厚く形成されたケース材１８の内部空間を、積層された回路装置により有効に用いることができる。ここでは、ケース材１８により回路が封止されているが、封止樹脂により回路基板１１の表面に構成された混成集積回路を封止することも可能である。
【００２０】
図２を参照して、第1の回路装置２０の構成を説明する。図２（Ａ）は第1の回路装置２０の断面図であり、図２（Ｂ）はその平面図である。第1の回路装置２０は、導電パターン２１に第２の回路素子２４が実装されている。そして、導電パターン２１の裏面を露出させて全体が封止樹脂２６により封止された構成となっている。また、裏面に露出した導電パターン２１はソルダーレジスト２８で被覆され、ソルダーレジスト２８の開口部に半田等のロウ材から成る外部電極２７が設けられている。
【００２１】
図２（Ａ）を参照して、導電パターン２１は、第２の回路素子２４の載置領域を成す導電パターン２１Ａと、ボンディングパッドの役割を有する導電パターン２１Ｂとからなる。導電パターン２１の側面は、エッチング等により成ることから湾曲するので、導電パターン２１と封止樹脂２６との密着強度は非常に大きい。従って、封止樹脂２６からの導電パターン２１の抜けを防止した構成となっている。ここでは、導電パターン２１は単層の配線構造であるが、２層以上の複数層の配線構造を導電パターン２１で構成することも可能である。導電パターン２１が複数層の配線構造であることにより、より複雑な回路を第1の回路装置２０の内部に構成することが可能となる。
【００２２】
封止樹脂２６は、導電パターン２１の裏面を露出させて、第２の回路素子２４、金属細線２５および導電パターン２１を封止している。更に、分離溝２２に充填された箇所の封止樹脂１３は、装置の裏面に凸状に露出している。また、封止樹脂２６としては、熱硬化性樹脂または熱可塑性樹脂を全般的に採用することができる。
【００２３】
第２の回路素子２４としては、ここでは、半導体素子が導電パターン２１Ａに固着され、金属細線２５を介して導電パターン２１Ｂと電気的に接続されている。また、チップ部品である第２の回路素子は、分離溝を跨ぐようにして、導電パターン２１に固着されている。第２の回路素子２４としては、ＩＣ、チップ抵抗、チップコンデンサ、パワートランジスタ、コイル等を採用することもできる。特に、第1の回路装置２０は、外部電極２７を介して回路基板１１に実装されるので、放熱性に優れている。従って、動作中に発熱を伴うパワー系の回路素子を、第２の回路素子２４として採用することができる。
【００２４】
図２（Ｂ）を参照して、第２の回路素子２４が固着される領域および金属細線１６がボンディングされる領域には、銀等から成るメッキ膜２３が形成されている。
【００２５】
図３を参照して、図２に示した第1の回路装置２０の製造方法を説明する。図３（Ａ）から図３（Ｅ）は、第1の回路装置２０の製造方法を説明する各工程の断面図であり、これらの図を参照しつつ各工程を説明する。
【００２６】
図３（Ａ）を参照して、銅またはアルミニウムを主成分とする導電箔４０を用意して、分離溝２２を設けることにより、導電パターン２１を形成する。具体的には、導電箔４０の導電パターン２１が形成される箇所をエッチング用のレジスト４１にて被覆して、ウェットエッチングを行うことで分離溝２２を形成する。エッチングにより成る分離溝２２の側面は湾曲し、更に粗面に成るので、封止樹脂２６との密着は強固になる。分離溝２２が形成された後に、レジスト４１は剥離して除去する。また、導電パターン２１の表面には、メッキ膜が形成される。
【００２７】
図３（Ｂ）を参照して、導電パターン２１に第２の回路素子２４を実装する。ここでは、半導体素子である第２の回路素子を導電パターン２１Ａに固着し、金属細線１６により第２の回路素子２４と導電パターン２１Ｂとを電気的に接続している。また、チップ部品である第２の回路素子２４は、半田等のロウ材により、導電パターン２１に固着されている。
【００２８】
図３（Ｃ）を参照して、第２の回路素子２４および金属細線１６を被覆して、分離溝２２に充填されるように封止樹脂１３を形成する。
【００２９】
図３（Ｄ）を参照して、導電箔４０を裏面から全面的に除去することにより、各導電パターン２１を電気的に分離する。具体的には、導電箔４０の裏面を全面的にエッチングを行うことにより、各導電パターン２１を電気的に分離することができる。従って、分離溝２２に充填された封止樹脂２６が導電パターン２１から露出する構造となる。
【００３０】
図３（Ｅ）を参照して、裏面に露出した導電パターン２１をソルダーレジスト２８で被覆する。そして、ソルダーレジスト２８の所望の箇所に開口部を設けて、外部電極２７を形成する。最後に、マトリックス状に形成された各回路装置を、封止樹脂２６をダイシングすることで、個別の第1の回路装置２０に分割する。
【００３１】
本工程の利点は、封止樹脂１３を被覆するまでは、導電パターン２１となる導電箔４０が支持基板となることである。従来では、本来必要としない支持基板を採用して導電路を形成しているが、本発明では、支持基板となる導電箔４０は、電極材料として必要な材料である。そのため、構成材料を極力省いて作業できるメリットを有し、コストの低下も実現できる。
【００３２】
図４を参照して、第２の回路装置３０の構成を説明する。図４（Ａ）は第２の回路装置３０の断面図であり、図４（Ｂ）はその平面図である。第２の回路装置３０は、混成集積回路装置１０Ａ内部に於いて、第1の回路装置３０上に積層される回路装置である。
【００３３】
図４（Ａ）を参照して、第２の回路装置３０は、導電パターン２１に実装された第２の回路素子３４が封止樹脂３６により封止された構成となっている。そして、導電パターン２１の側面は封止樹脂により被覆されず、その断面は凸状になっている。
【００３４】
第２の回路素子３４としては、第1の回路素子２０に内蔵されるものと同種の様々な能動素子および受動素子を採用することが可能である。また、ここで採用される第２の回路素子３４として、小信号系の半導体素子を採用することも可能である。即ち、回路基板１１に直に固着されることで熱の放散性に優れる第1の回路装置に多量の発熱を伴う素子を内蔵させ、第1の回路装置２０上に積層させる第２の回路装置３０に小信号系の素子を内蔵させることができる。このことで、パワー系の素子から発生する熱を回路基板１１を介して良好に放熱させ、より多数個の小信号系の素子を混成集積回路装置１０Ａに内蔵させることができる。
【００３５】
図４（Ｂ）を参照して、導電パターン３１は、第２の回路素子３４が実装される導電パターン３１Ａと、金属細線３５のボンディングパッドとなる導電パターン３１Ｂ等を構成している。ここでは、図２に示すような分離溝２２は有さないので、図２に示す第1の回路装置２０よりも更に微細はパターンを、導電パターン３１により構成することができる。
【００３６】
導電パターン３１の表面および裏面は、第1のメッキ膜３３Ａおよび第２のメッキ膜３３Ｂにより全面的に覆われている。表面に形成された第1のメッキ膜３３Ａは、ダイパッドおよびボンディングパッドとして機能する導電パターン３１の領域のボンディング性を向上させる働きを有する。導電パターン３１の裏面に形成された第２のメッキ膜３３Ｂは、回路装置の製造工程に於いて、耐エッチングマスクとして機能する。更に、第２のメッキ膜３３Ｂは、混成集積回路装置１０Ａの他の要素との電気的接続を行う金属細線１７のボンディング性を向上させる働きを有する。
【００３７】
図５を参照して第２の回路装置３０の製造方法を説明する。図５（Ａ）から図５（Ｄ）は、第２の回路装置３０を製造する各工程を説明する断面図である。これらの図を参照しつつ各工程を説明する。
【００３８】
図５（Ａ）を参照して、銅またはアルミニウムを主材料とする金属から成る導電箔４５を用意する。そして、導電箔４５の表面および裏面に、第1のメッキ膜３３Ａおよび第２のメッキ膜３３Ｂを形成する。ここで、第1のメッキ膜３３Ａは、回路素子や金属細線の付着性を向上させるためのものである。そして、第２のメッキ膜３３Ｂは、後の工程で耐エッチングマスクとして用いられる。また、第1のメッキ膜３３Ａおよび第２のメッキ膜３３Ｂは、形成予定の導電パターンの形状に則して同様の形状に成っても良い。
【００３９】
図５（Ｂ）を参照して、第２の回路装置３０に内蔵される第２の回路素子３４を実装する。ここでは、金属細線３５を介して導電箔５０と接続される半導体素子およびチップ部品が第２の回路素子３４として実装されている。
【００４０】
図５（Ｃ）を参照して、第２の回路素子３４、金属細線３５および導電箔５０の表面を封止樹脂３６で封止する。この工程は、熱硬化性樹脂を用いるトランスファーモールドまたは熱可塑性樹脂を用いるインジェクションモールド等により行うことができる。本工程までは導電箔５０にて全体が支持され、本工程後は封止樹脂３６にて全体が支持されている。
【００４１】
図５（Ｄ）を参照して、第２のメッキ膜３３Ｂをエッチングマスクとしてエッチングを行うことにより、導電パターン３１Ａを形成する。本工程により導電箔５０は所定の形状になるように部分的に除去され、第２の回路素子３４が実装されるパッドおよび配線部等が形成される。
【００４２】
上記した第２の回路装置３０の製造工程による利点は、導電パターン３１を極めて微細に形成できる点にある。導電パターン３１は、第２のメッキ膜３３Ｂをエッチングマスクとして、裏面から行う１回のエッチングにより行う。従って、導電箔５０を薄くすることで、微細な導電パターン３１を得ることができる。具体的には、幅が５０μｍ以下の導電パターン３１Ａを形成することが可能である。従って、より複雑な回路またはシステムを第２の回路装置３０に内蔵させることができる。
【００４３】
図６を参照して、混成集積回路装置１０Ｂの構成を説明する。混成集積回路装置１０Ｂは、表面に導電路１３が形成された回路基板１１と、導電路１３に電気的に接続された第1の回路素子１６と、導電パターン３１および第２の回路素子３４が封止樹脂３６により一体に封止され且つ導電路１３に電気的に接続された回路装置３０とを有し、回路装置３０は、導電パターン３１が露出する面を上向きにして回路基板１１に固着され、金属細線１７を介して回路装置３０と導電路１３が接続される構成となっている。混成集積回路装置１０Ｂの基本的な構成は、図１を参照して説明した混成集積回路装置１０Ａと共通であるので、相違点を中心に説明する。
【００４４】
図６（Ａ）を参照して、回路基板１１の表面には、導電パターン３１が露出する面を上面にして回路装置３０が固着されている。従って、回路装置３０は、絶縁性の接着剤４０を介して樹脂面が回路基板１１に固着されている。上面に露出した導電パターン３１は、回路基板１１の表面に形成された導電路１３と電気的に接続されており、この接続は金属細線１７等により行うことができる。また、フレキシブルシート等を用いてもこの接続を行うことは可能である。また、第1の回路素子１６も金属細線１７により導電路１３と接続される。従って、ワイヤボンディングの工程に於いて、第1の回路素子１６と導電路１３との接続と、回路装置３０と導電路１３との接続を同時に行えるメリットを有する。
【００４５】
更に、回路装置３０は、図４の説明でも述べたように、微細に形成された導電パターン３１を有するので、複雑な回路やシステムを内蔵させることができる。また、ここでは、回路装置３０は図４に示す形状を有し、導電パターン３１が樹脂面から凸状に突出している。更に、図２に示すような、導電パターン２１が封止樹脂２６に埋め込まれる第1の回路装置２０を採用することも可能である。
【００４６】
絶縁性樹脂５１は、回路基板１１の表面に形成された導電路１３、第1の回路素子１６および回路装置３０等を被覆している。ここでは、絶縁性樹脂４１は、回路基板１１の表面を主に被覆しているが、回路基板１１の側面および裏面も被覆するように形成することも可能である。また、図１に示したようなケース材による封止を行うことも可能である。
【００４７】
図６（Ｂ）を参照して、導電路１３は、所定の回路を構成するように回路基板１１上に構成されている。そして、回路装置３０は、導電路１３を跨ぐようにして、接着剤４０により固着されている。導電路１３の中でも、接地電位および電源と接続される導電路１３Ａは、比較的大電流が流れるので、他の箇所の導電路１３よりも幅が広く形成されている。従って、幅広の導電路１３Ａの上部に、絶縁して固着された回路装置３０を設けることにより、混成集積回路装置１０Ｂの集積度を更に向上させることができる。更に、図１のように、数個の回路装置３０を積層させることも可能である。この場合は、混成集積回路装置１０Ｂの集積度を更に向上させることができる。
【００４８】
更に、図６（Ｂ）を参照して、幅の狭い導電パターン１３の複数個を跨ぐようにして、回路装置３０を実装することも可能である。具体的には、複数個の導電路１３が密集して束状に成っている箇所に、絶縁性の接着剤４０を介して、回路装置３０を実装することができる。また、樹脂面を下面にして実装された回路装置３０は、金属細線１７により、導電路１３と電気的に接続される。この様に束状の導電路１３が形成される箇所に、回路装置３０を配置することにより、固着された回路装置３０の平坦性を確保することができる。従って、回路装置３０と導電路１３との接続を行う金属細線１７のワイヤボンディングを確実に行うことができる。
【００４９】
また、上記の説明では、幅広の導電路１３Ａまたは束状の導電路１３の上部に回路装置３０が固着されているが、他の箇所の導電路１３上に回路装置３０を固着することも可能である。具体的には、３次元的に空間があり、回路装置３０を実装できる箇所があれば、上記のような構成を採用することが可能である。更に、複数個の回路装置３０を平面的に固着することも可能である。
【００５０】
【発明の効果】
本発明の混成集積回路装置１０Ａによれば、回路基板１１上に複数個の回路装置を積層させることにより、混成集積回路装置内部の空間を３次元的に有効に用いることができる。従って、混成集積回路装置１０Ｂの集積度を向上させて、より多機能な回路またはシステムを内蔵させることができる。更に、積層される回路装置の中でも、最下段の第1の回路装置２０の導電パターン２１を下向きにして回路基板１１に固着することにより、第1の回路装置２０の放熱性を向上させることができる。
【００５１】
本発明の混成集積回路装置１０Ａによれば、回路基板１１の表面に形成された導電路１３の表面に、導電パターン３１を上面にした回路装置３０を固着することにより、より多機能な回路またはシステムを内蔵させることができる。更に、接地電位や電源と接続される幅広の導電路１３Ａ上に回路装置３０を固着することで、この効果を更に向上させることができる。
【００５２】
更に、本発明で混成集積回路装置１０に内蔵される回路装置は、実装基板（インターポーザ）を不要にした薄型のものであるので、より多数個の回路装置を積層させることが可能となる。
【図面の簡単な説明】
【図１】本発明の混成集積回路装置を説明する断面図（Ａ）、平面図（Ｂ）である。
【図２】本発明の混成集積回路装置に用いる回路装置を説明する断面図（Ａ）、平面図（Ｂ）である。
【図３】本発明の混成集積回路装置に用いる回路装置の製造方法を説明する断面図（Ａ）−（Ｅ）である。
【図４】本発明の混成集積回路装置に用いる回路装置を説明する断面図（Ａ）、平面図（Ｂ）である。
【図５】本発明の混成集積回路装置に用いる回路装置の製造方法を説明する断面図（Ａ）−（Ｄ）である。
【図６】本発明の混成集積回路装置を説明する断面図（Ａ）、平面図（Ｂ）である。
【図７】従来の混成集積回路装置を説明する断面図である。
【符号の説明】
１０Ａ、１０Ｂ 混成集積回路装置
１１ 回路基板
１２ 絶縁層
１３ 導電路
１４ ヒートシンク
１５ リード
１７ 金属細線
２０ 第1の回路装置
３０ 第２の回路装置
Claims (5)
- 上面に導電路が形成された回路基板と、前記回路基板の上面に配置されると共に前記導電路に電気的に接続される回路素子とを備え、
前記回路素子として、半導体素子が樹脂封止された回路装置が採用され、
前記回路装置は、前記導電路が形成された領域の前記回路基板に、前記半導体素子と接続された導電パターンが露出する面を上面にして、絶縁性接着材を介して固着され、
前記回路装置の上面に露出する前記導電パターンと前記回路基板上の前記導電路とは、金属細線を経由して接続され、
前記回路装置は、前記導電パターンが露出しない前記回路装置の主面が、前記導電路を跨ぐように、前記絶縁性接着材を介して前記回路基板に固着されることを特徴とする混成集積回路装置。 - 前記回路装置は、電源または接地電位と接続される前記導電路が形成された箇所の前記回路基板の上面に固着されることを特徴とする請求項１記載の混成集積回路装置。
- 前記回路装置内部に於いて電気的接続を行う金属細線が接続する前記導電パターンを回避して、前記回路装置と前記回路基板上の前記導電路とを接続する前記金属細線が前記導電パターンに接続することを特徴とする請求項１記載の混成集積回路装置。
- 前記回路装置に内蔵される前記半導体素子が固着される前記導電パターンを回避して、前記回路装置と前記回路基板上の前記導電路とを接続する金属細線が前記導電パターンに接続することを特徴とする請求項１記載の混成集積回路装置。
- 前記回路基板は、上面が絶縁層により被覆された金属から成る基板であることを特徴とする請求項１記載の混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003026502A JP4166097B2 (ja) | 2003-02-03 | 2003-02-03 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003026502A JP4166097B2 (ja) | 2003-02-03 | 2003-02-03 | 混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004241441A JP2004241441A (ja) | 2004-08-26 |
| JP4166097B2 true JP4166097B2 (ja) | 2008-10-15 |
Family
ID=32954487
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003026502A Expired - Fee Related JP4166097B2 (ja) | 2003-02-03 | 2003-02-03 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4166097B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5109740B2 (ja) * | 2008-03-18 | 2012-12-26 | 株式会社デンソー | 電子装置およびその製造方法 |
-
2003
- 2003-02-03 JP JP2003026502A patent/JP4166097B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004241441A (ja) | 2004-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8159055B2 (en) | Semiconductor device, lead-frame product used for the same and method for manufacturing the same | |
| KR100298162B1 (ko) | 수지봉지형반도체장치 | |
| WO2011102561A1 (ja) | 多層プリント配線基板およびその製造方法 | |
| JPH07169872A (ja) | 半導体装置及びその製造方法 | |
| WO2005045902A2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2000012606A (ja) | 半導体装置及びその製造方法 | |
| JP2009295959A (ja) | 半導体装置及びその製造方法 | |
| KR100606295B1 (ko) | 회로 모듈 | |
| JP4383257B2 (ja) | 回路装置およびその製造方法 | |
| KR100611291B1 (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
| JP4945682B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JP2001085603A (ja) | 半導体装置 | |
| JP2000068322A (ja) | 半導体装置及びその製造方法 | |
| JP2005347359A (ja) | 回路装置 | |
| JP4166097B2 (ja) | 混成集積回路装置 | |
| JP3611957B2 (ja) | 積層型実装体 | |
| JP2008078164A (ja) | 半導体装置とその製造方法 | |
| JP4183500B2 (ja) | 回路装置およびその製造方法 | |
| JPH1167963A (ja) | 半導体装置 | |
| JP2620611B2 (ja) | 電子部品搭載用基板 | |
| JP2007096083A (ja) | 混成集積回路装置 | |
| JP4412817B2 (ja) | 樹脂封止型半導体装置 | |
| WO2022004178A1 (ja) | インターポーザ、回路装置、インターポーザの製造方法、および回路装置の製造方法 | |
| JP2008034762A (ja) | 回路装置 | |
| JP3676197B2 (ja) | 半導体装置および混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071030 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080422 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080729 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |