JP4164966B2 - Ｍｐｅｇ画像表示制御方法及び装置 - Google Patents
Ｍｐｅｇ画像表示制御方法及び装置 Download PDFInfo
- Publication number
- JP4164966B2 JP4164966B2 JP29897799A JP29897799A JP4164966B2 JP 4164966 B2 JP4164966 B2 JP 4164966B2 JP 29897799 A JP29897799 A JP 29897799A JP 29897799 A JP29897799 A JP 29897799A JP 4164966 B2 JP4164966 B2 JP 4164966B2
- Authority
- JP
- Japan
- Prior art keywords
- image data
- frame
- image
- display
- frame memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
- Controls And Circuits For Display Device (AREA)
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＭＰＥＧ（Moving Picture Experts Group）ストリームをデコードして画像表示制御を行うＭＰＥＧ画像表示制御方法及び装置に関する。
【０００２】
【従来の技術】
図１３は従来のＭＰＥＧ画像表示装置の一例の要部を示すブロック回路図である。図１３中、１はディスプレイ、２はＭＰＥＧストリームをデコードして画像表示制御を行う従来のＭＰＥＧ画像表示制御装置であり、ＭＰＥＧ画像表示制御装置２において、３はＭＰＥＧストリームをデコードするＭＰＥＧデコーダ、４−０、４−１、４−２はＭＰＥＧデコーダ３から出力されるデコード画像データを格納するフレームメモリである。
【０００３】
また、５はＭＰＥＧデコーダ３から与えられる分配制御信号に制御され、ＭＰＥＧデコーダ３から出力されるデコード画像データをフレームメモリ４−０、４−１、４−２のいずれかに分配する分配回路、６はＭＰＥＧデコーダ３から与えられるセレクト制御信号に制御され、フレームメモリ４−０、４−１、４−２のいずれかを選択し、選択したフレームメモリから出力されるデコード画像データを出力するセレクタ、７はセレクタ６から出力されるデコード画像データが表示画像データである場合、これを入力してディスプレイ１に対する画像表示制御を行う表示制御部である。
【０００４】
図１４は図１３に示す従来のＭＰＥＧ画像表示装置の動作例を示すタイミングチャートであり、図１４ＡはＭＰＥＧデコーダ３から出力されるデコード画像、図１４Ｂはディスプレイ１に表示される表示画像、図１４Ｃはフレームメモリ４−０〜４−２が格納するデコード画像、図１４Ｄは時刻ＴＡにおけるフレームメモリ４−２のメモリマップを示している。この動作例では、ＭＰＥＧデコーダ３において、Ｉ２画像→Ｂ０画像→Ｂ１画像→Ｐ６画像→Ｂ３画像→Ｂ４画像→Ｂ５画像→Ｐ１０画像の順にデコードが行われ、ディスプレイ１において、Ｂ０画像→Ｂ１画像→Ｉ２画像→Ｂ３画像→Ｂ４画像→Ｂ５画像の順に表示が行われている。
【０００５】
【発明が解決しようとする課題】
図１３に示す従来のＭＰＥＧ画像表示装置においては、ＭＰＥＧストリームのデコード処理とデコード画像の表示処理とは、フレーム単位での同期が取られておらず、表示画像データを読み出しているフレームメモリにデコード画像データを書き込まなくてはならない場合が発生する。例えば、図１４に示す動作例で、ＭＰＥＧデコーダ３からＢ４画像データが出力される場合、フレームメモリ４−０、４−１には、それぞれ、有効データとして保持しておくべき参照画像データであるＩ２画像データ、Ｐ６画像データが格納されているため、フレームメモリ４−０、４−１にはＢ４画像データを書き込むことはできず、Ｂ３画像データが格納され、現にＢ３画像データの読み出しが行われているフレームメモリ４−２にＢ４画像データを上書きせざるを得ない。
【０００６】
ここに、例えば、図１５に示すように、ＭＰＥＧデコーダ３においてデコード中のＢ４画像データにエラーが発生した場合、現在表示しているＢ３画像の次に何を表示するかについて、（１）エラーのあるＢ４画像をそのまま表示する方法、（２）現在表示しているＢ３画像を表示する方法、（３）参照画像として保持しているＩ２画像又はＰ６画像を表示する方法が考えられる。しかし、（１）の方法はエラーが含まれているＢ４画像を表示する点で不都合であり、（２）の方法はＢ４画像で上書きされているＢ３画像を表示する点で不都合であり、（３）の方法は表示画像の時間関係に矛盾がある画像を表示する点で不都合である。
【０００７】
このように、図１３に示す従来のＭＰＥＧ画像表示制御装置２を備える従来のＭＰＥＧ画像表示装置においては、デコード画像にエラーが発生した場合、充分なエラーコンシールメント処理を行うことができず、ディスプレイ１における表示画像の乱れを目立たせないようにすることができないという問題点があった。なお、特に、放送系メディアでは、ＭＰＥＧストリームは電波によって伝送されることから、ノイズによってビット列が異常となるエラーが発生しやすく、このため、エラーコンシールメント処理が特に重要な処理とされている。
【０００８】
本発明は、かかる点に鑑み、ＭＰＥＧデコーダにおいて、デコード画像データにエラーが発生した場合、簡単なエラーコンシールメント処理により、表示画像の乱れを目立たせないようにすることができるようにしたＭＰＥＧ画像表示制御方法及び装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明のＭＰＥＧ画像表示制御方法は、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理が行われるようにＭＰＥＧストリームのデコード処理を行う工程と、前記デコード処理により得られるデコード画像データをフレーム単位で、複数のフレームメモリのうち、無効データを格納しているフレームメモリに書き込む工程を含み、前記１フレームのエンコード画像データのデコード処理は、該当フレームの画像ヘッダ後、前記該当フレームの画像データ前から開始し、次のフレームの画像ヘッダ後、前記次のフレームの画像データ前に停止し、前記次のフレームの画像ヘッダのデコード処理の結果に基づいて、前記複数のフレームメモリを、表示画像データ格納フレームメモリ、デコード画像データ格納フレームメモリ及び参照画像データ格納フレームメモリが同時に存在するように、前記表示画像データ格納フレームメモリ、前記デコード画像データ格納フレームメモリ及び前記参照画像データ格納フレームメモリのいずれかに切り替えるというものである。
【００１０】
本発明のＭＰＥＧ画像表示制御方法においては、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理を行うとし、デコード処理と表示処理とをフレーム単位で同期させるようにしている。しかも、ＭＰＥＧデコーダから出力されるデコード画像データをフレーム単位で、無効データを格納しているフレームメモリに書き込むとし、現に表示されている画像の基データであるデコード画像データを格納しているフレームメモリや、参照画像データとして保持しておくべきデコード画像データを格納しているフレームメモリには、ＭＰＥＧデコーダから出力されるデコード画像データを書き込まないようにしている。この結果、ＭＰＥＧデコーダにおいて、デコード画像データにエラーが発生した場合、現に表示している画像をリピート表示することができる。
【００１１】
本発明のＭＰＥＧ画像表示制御装置は、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理を行うようにしてＭＰＥＧストリームをデコード処理するＭＰＥＧデコーダと、表示画像データ格納フレームメモリ、デコード画像データ格納フレームメモリ及び参照画像データ格納フレームメモリが同時に存在するように、前記表示画像データ格納フレームメモリ、前記デコード画像データ格納フレームメモリ及び前記参照画像データ格納フレームメモリのいずれかに切り替え可能な複数のフレームメモリを備え、前記ＭＰＥＧデコーダは、前記１フレームのエンコード画像データのデコード処理を、該当フレームの画像ヘッダ後、前記該当フレームの画像データ前から開始し、次のフレームの画像ヘッダ後、前記次のフレームの画像データ前に停止し、前記次のフレームの画像ヘッダのデコード処理の結果に基づいて、前記複数のフレームメモリを、前記表示画像データ格納フレームメモリ、前記デコード画像データ格納フレームメモリ及び前記参照画像データ格納フレームメモリが同時に存在するように、前記表示画像データ格納フレームメモリ、前記デコード画像データ格納フレームメモリ及び前記参照画像データ格納フレームメモリのいずれかに切り替えるというものである。
【００１２】
本発明のＭＰＥＧ画像表示制御装置においては、１フレーム表示期間内に１フレームのエンコード画像データがデコード処理され、デコード処理と表示処理とのフレーム単位での同期が取られることになる。しかも、複数のフレームメモリのうち、無効データを格納しているフレームメモリをデコード画像データ格納フレームメモリとして割り当てることにより、現に表示されている画像の基データであるデコード画像データを格納しているフレームメモリや、参照画像データとして保持しておくべきデコード画像データを格納しているフレームメモリには、ＭＰＥＧデコーダから出力されるデコード画像データを書き込まないようにすることができる。この結果、ＭＰＥＧデコーダにおいて、デコード画像データにエラーが発生した場合、現に表示している画像をリピート表示することができる。
【００１３】
【発明の実施の形態】
以下、図１〜図１２を参照して、本発明のＭＰＥＧ画像表示制御方法の第１実施形態〜第４実施形態及び本発明のＭＰＥＧ画像表示制御装置の一実施形態について説明する。
【００１４】
本発明のＭＰＥＧ画像表示制御方法の第１実施形態・・図１、図２
本発明のＭＰＥＧ画像表示制御方法の第１実施形態は、４個のフレームメモリＭ０、Ｍ１、Ｍ２、Ｍ３を使用するものであり、ＭＰＥＧデコーダにおいて、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理が行われるようにＭＰＥＧストリームのデコード処理を行い、しかも、ＭＰＥＧデコーダから出力される１フレームのデコード画像データについては、無効データを格納しているフレームメモリに書き込むという工程を画像表示制御工程に含めるというものである。
【００１５】
図１は本発明のＭＰＥＧ画像表示制御方法の第１実施形態の第１具体例を示すタイミングチャートであり、図１ＡはＭＰＥＧデコーダから出力されるデコード画像、図１Ｂはディスプレイに表示される表示画像、図１ＣはフレームメモリＭ０〜Ｍ３が格納するデコード画像を示している。
【００１６】
図１に示す第１具体例においては、ＭＰＥＧデコーダにおいて、Ｉ２画像→Ｂ０画像→Ｂ１画像→Ｐ６画像→Ｂ３画像→Ｂ４画像→Ｂ５画像→Ｐ１０画像の順にデコード処理が行われ、ディスプレイにおいて、Ｂ０画像→Ｂ１画像→Ｉ２画像→Ｂ３画像→Ｂ４画像→Ｂ５画像の順に表示が行われている。
【００１７】
しかも、表示処理に先行して行う必要があるＩ２画像及びＢ０画像のデコード処理の後のＢ１画像、Ｐ６画像、Ｂ３画像、Ｂ４画像、Ｂ５画像、Ｐ１０画像の各デコード処理は、それぞれ、Ｂ０画像、Ｂ１画像、Ｉ２画像、Ｂ３画像、Ｂ４画像、Ｂ５画像の各表示処理とフレーム単位で同期されて実行されている。
【００１８】
そして、また、Ｉ２画像データは、無効データである初期値を格納しているフレームメモリＭ０に書き込まれ、Ｂ０画像データは、無効データである初期値を格納しているフレームメモリＭ１に書き込まれ、Ｂ１画像データは、無効データである初期値を格納しているフレームメモリＭ２に書き込まれ、Ｐ６画像データは、表示済の無効データであるＢ０画像データを格納するフレームメモリＭ１に書き込まれている。
【００１９】
また、Ｂ３画像データは、表示済の無効データであるＢ１画像データを格納するフレームメモリＭ２に書き込まれ、Ｂ４画像データは、無効データである初期値を格納しているフレームメモリＭ３に書き込まれ、Ｂ５画像データは、表示済の無効データであるＢ３画像データを格納するフレームメモリＭ２に書き込まれ、Ｐ１０画像データは、表示済、参照済の無効データであるＩ２画像データを格納するフレームメモリＭ０に書き込まれている。
【００２０】
したがって、例えば、図２に示すように、ＭＰＥＧデコーダにおいて、Ｂ４画像データにエラーが発生した場合、Ｂ３画像の表示が終了した後、上書きされることなく完全に保持されているＢ３画像データに基づいてＢ３画像をリピート処理することができる。なお、この場合、Ｂ３画像のリピート表示中にＭＰＥＧデコーダから出力されるＢ５画像データは、無効データであるＢ４画像データを格納しているフレームメモリＭ３に書き込まれる。
【００２１】
このように、本発明のＭＰＥＧ画像表示制御方法の第１実施形態によれば、ＭＰＥＧデコーダにおいて、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理を行い、ＭＰＥＧデコーダから出力されるデコード画像データについては、無効データを格納しているフレームメモリに書き込むとしているので、ＭＰＥＧデコーダにおいて、デコード画像データにエラーが発生した場合、現に表示している画像をリピート表示するという簡単なエラーコンシールメント処理を行うことにより、表示画像の乱れを目立たせないようにすることができる。
【００２２】
本発明のＭＰＥＧ画像表示制御方法の第２実施形態・・図３〜図６
本発明のＭＰＥＧ画像表示制御方法の第２実施形態は、本発明のＭＰＥＧ画像表示制御方法の第１実施形態において、１フレームのエンコード画像データのデコード処理は、該当フレームの画像ヘッダ（Picture Header）後、該当フレームの画像データ（Picture Data）前から開始し、次のフレームの画像ヘッダ後、次のフレームの画像データ前に停止するというものである。
【００２３】
図３は本発明のＭＰＥＧ画像表示制御方法の第２実施形態の具体例を示すタイミングチャートであり、図３ＡはＭＰＥＧデコーダから出力されるデコード画像、図３Ｂはディスプレイに表示される表示画像、図３ＣはフレームメモリＭ０〜Ｍ３が格納するデコード画像を示している。
【００２４】
また、ＤＥＣは当該フレームメモリがデコード画像データ格納フレームメモリとして割り当てられていることを意味し、ＤＩＳＰは当該フレームメモリが表示画像データを格納フレームメモリとして割り当てられていることを意味し、ＢＷＤは当該フレームメモリが後方参照画像データ格納フレームメモリとして割り当てられていることを意味し、ＦＷＤは当該フレームメモリが前方参照画像データ格納フレームメモリとして割り当てられていることを意味している。
【００２５】
なお、デコード画像データ格納フレームメモリとして割り当てられたフレームメモリにはＭＰＥＧデコーダから出力されるデコード画像データが格納され、表示画像データ格納フレームメモリとして割り当てられたフレームメモリに格納されているデコード画像データは表示画像データとして扱われ、後方参照画像データ格納フレームメモリとして割り当てられたフレームメモリに格納されているデコード画像データは後方参照画像データとして扱われ、前方参照画像データ格納フレームメモリとして割り当てられたフレームメモリに格納されているデコード画像データは前方参照画像データとして扱われることになる。
【００２６】
図３に示す具体例では、Ｂ０画像表示フレーム時には、Ｂ１画像ストリームの画像データとＰ６画像ストリームの画像ヘッダ（ＰＨＤ）とがデコードされ、Ｂ１画像表示フレーム時には、Ｐ６画像ストリームの画像データとＢ３画像ストリームの画像ヘッダとがデコードされ、Ｉ２画像表示フレーム時には、Ｂ３画像ストリームの画像データとＢ４画像ストリームの画像ヘッダとがデコードされ、Ｂ３画像表示フレーム時には、Ｂ４画像ストリームの画像データとＢ５画像ストリームの画像ヘッダとがデコードされている。
【００２７】
ここに、図４に参照画像データの割り当て動作例を示しているが、ＭＰＥＧデコーダがデコードに使用する参照画像データは、デコード画像の画像タイプにより決定される。例えば、デコード画像がＢ画像の場合には、参照画像の割り当ての遷移は起こらないが、デコード画像がＩ画像又はＰ画像の場合には、後方参照画像データ（ＢＷＤ）として割り当てられていたデコード画像データが前方参照画像データ（ＦＷＤ）に遷移する等の割り当ての変化が起こる。このように、ＭＰＥＧデコーダにおいては、デコード画像の画像タイプが判明した後でないと、参照画像データを後方参照画像データに割り当てるか、前方参照画像データに割り当てるかを決定することができない。
【００２８】
そこで、また、図５にＭＰＥＧストリームの構造を概略的に示しているが、１フレーム画像ストリームは、画像ヘッダの後に画像データが続く構造となっているので、１フレーム画像ストリームのデコード処理を１フレーム表示処理に同期させて行うと、例えば、図６に示すように、Ｂ０画像の表示終了時には、次のデコード画像であるＰ６画像の画像ヘッダはデコードされておらず、次のデコード画像がＰ６画像であることは判明していないので、Ｂ０画像からＢ１画像への表示フレームの割り当て変化のタイミングでＩ２画像データの割り当てを行うことができず、Ｐ６画像ストリームの画像ヘッダのデコード後でなければ、Ｉ２画像データの割り当てを行うことができないことになる。
【００２９】
また、Ｂ１画像の表示終了時には、次のデコード画像であるＢ３画像の画像ヘッダはデコードされておらず、次のデコード画像がＢ３画像であることは判明していないので、Ｂ１画像からＩ２画像への表示フレームの割り当て変化のタイミングでＰ６画像データの割り当てを行うことができず、Ｂ３画像ストリームの画像ヘッダのデコード後でなければ、Ｐ６画像データの割り当てを行うことができないことになる。このような不都合を回避するためには、きわめて複雑な制御が必要となってしまう。
【００３０】
ところが、図３に示す具体例においては、Ｂ０画像表示時には、Ｂ１画像ストリームの画像データの後にＰ６画像ストリームの画像ヘッダがデコードされているので、次にデコードする画像はＰ６画像であることが判明し、Ｂ０画像からＢ１画像への表示フレームの割り当て変化のタイミングでＩ２画像データの割り当てを行うことができないという不都合は発生しないし、また、Ｂ１画像表示時には、Ｐ６画像ストリームの画像データの後にＢ３画像ストリームの画像ヘッダがデコードされているので、Ｂ１画像からＩ２画像への表示フレームの割り当て変化のタイミングでＰ６画像データの割り当てを行うことができないという不都合は発生しない。
【００３１】
このように、本発明のＭＰＥＧ画像表示制御方法の第２実施形態によれば、本発明のＭＰＥＧ画像表示制御方法の第１実施形態において、１フレームのエンコード画像データのデコード処理は、該当フレームの画像ヘッダ後、該当フレームの画像データ前から開始し、次のフレームの画像ヘッダ後、次のフレームの画像データ前に停止するとしているので、本発明のＭＰＥＧ画像表示制御方法の第１実施形態と同様の作用効果を得ることができるほか、複雑な制御を行うことなく、表示フレームの割り当て変化のタイミングで参照画像データの割り当てを行うことができないという不都合を回避することができる。
【００３２】
本発明のＭＰＥＧ画像表示制御方法の第３実施形態・・図７
本発明のＭＰＥＧ画像表示制御方法の第３実施形態は、本発明のＭＰＥＧ画像表示制御方法の第１実施形態において、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理が終了しなかった場合には、現に表示しているフレーム画像をリピート表示するというものである。
【００３３】
図７は本発明のＭＰＥＧ画像表示制御方法の第３実施形態の具体例を示すタイミングチャートであり、図７ＡはＭＰＥＧデコーダから出力されるデコード画像、図７Ｂはディスプレイに表示される表示画像を示しており、図７に示す具体例では、Ｉ２画像の表示終了時において、Ｂ３画像のデコードが終了していないので、Ｉ２画像のリピート表示が行われ、次に行われるＢ４画像のデコード処理とＢ３画像の表示処理との同期が取られている。
【００３４】
このように、本発明のＭＰＥＧ画像表示制御方法の第３実施形態によれば、本発明のＭＰＥＧ画像表示制御方法の第１実施形態において、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理が終了しなかった場合には、現に表示しているフレーム画像をリピート表示するとしているので、本発明のＭＰＥＧ画像表示制御方法の第１実施形態と同様の作用効果を得ることができるほか、入力ストリームの遅延等の理由で、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理が終了しなかった場合においても、不都合な画像表示を行うことなく、デコード処理と表示処理との同期を取ることができる。
【００３５】
本発明のＭＰＥＧ画像表示制御方法の第４実施形態・・図８
本発明のＭＰＥＧ画像表示制御方法の第４実施形態は、本発明のＭＰＥＧ画像表示制御方法の第１実施形態において、リピート表示を行う場合には、リピート表示の終了後の表示切り替えタイミングまでデコード処理を待機するというものである。
【００３６】
図８は本発明のＭＰＥＧ画像表示制御方法の第４実施形態の具体例を示すタイミングチャートであり、図８ＡはＭＰＥＧデコーダから出力されるデコード画像、図８Ｂはディスプレイに表示される表示画像を示しており、図８に示す具体例では、Ｉ２画像をリピート表示する例を示しており、Ｉ２画像のリピート表示の終了後の表示切り替えタイミングまでＢ４画像のデコード処理が待機されている。なお、リピート表示する場合には、フレームメモリの割り当ての切り替えは行わないようにする。
【００３７】
このように、本発明のＭＰＥＧ画像表示制御方法の第４実施形態によれば、本発明のＭＰＥＧ画像表示制御方法の第１実施形態において、リピート表示を行う場合には、リピート表示の終了後の表示切り替えタイミングまでデコード処理を待機するとしているので、本発明の第１実施形態と同様の作用効果を得ることができるほか、ＭＰＥＧストリームに含まれているリピート表示指示あるいは外部からの表示停止指示等により、リピート表示を行う場合においても、デコード処理と表示処理との同期を取ることができる。
【００３８】
本発明のＭＰＥＧ画像表示制御装置の一実施形態・・図９
図９は本発明のＭＰＥＧ画像表示制御装置の一実施形態を備えるＭＰＥＧ画像表示装置の要部を示すブロック回路図であり、図９中、８はディスプレイ、９はＭＰＥＧストリームをデコードして画像表示制御を行う本発明のＭＰＥＧ画像表示制御装置の一実施形態である。
【００３９】
また、本発明のＭＰＥＧ画像表示制御装置の一実施形態９において、１０は１フレーム表示期間内に１フレームのエンコード画像データのデコード処理を行うように、かつ、１フレームのエンコード画像データのデコード処理は、該当フレームの画像ヘッダ後、該当フレームの画像データ前から開始し、次のフレームの画像ヘッダ後、次のフレームの画像データ前に停止するようにしてＭＰＥＧストリームをデコード処理するＭＰＥＧデコーダである。
【００４０】
また、１１−０〜１１−３はＭＰＥＧデコーダ１０から出力されるデコード画像データをフレーム単位で格納するフレームメモリ、１２はＭＰＥＧデコーダ１０から出力されるデコード画像データをフレームメモリ１１−０〜１１−３のいずれかに分配する分配回路であり、分配回路１２は、ＭＰＥＧデコーダ１０から出力されるデコード画像データ格納フレームメモリ指定信号ｄｅｃにより分配動作が制御される。
【００４１】
また、１３はフレームメモリ１１−０〜１１−３のいずれかを選択し、選択したフレームメモリから出力されるデコード画像データを出力するセレクタ、１４はＭＰＥＧデコーダ１０から出力される前方参照画像データ格納フレームメモリ指定信号ｆｗｄ又は後方参照画像データ格納フレームメモリ指定信号ｂｗｄ又は表示画像データ格納フレームメモリ指定信号ｄｉｓｐを選択し、選択した信号をセレクト制御信号としてセレクタ１３に供給するセレクタ、１５はセレクタ１３から出力されるデコード画像データが表示画像データである場合、これを入力してディスプレイ８に対する画像表示を制御する表示制御部である。
【００４２】
また、ＭＰＥＧデコーダ１０において、１６はフレームメモリ１１−０〜１１−３のそれぞれをデコード画像データ格納フレームメモリに割り当てるか、前方参照画像データ格納フレームメモリに割り当てるか、後方参照画像データ格納フレームメモリに割り当てるか、表示画像データ格納フレームメモリに割り当てるかのフレームメモリ割り当ての切り替えタイミングを制御するフレームメモリ割り当て切り替えタイミング信号ＣＨＡＮＧＥを表示制御部１５から供給されるフレーム同期信号ＦＳＹＮＣに同期させて出力するフレームメモリ割り当て切り替えタイミング信号生成部である。
【００４３】
フレームメモリ割り当て切り替えタイミング信号生成部１６は、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理が終了しなかった場合を検出するデコード遅延検出部１７と、ＭＰＥＧストリームに含まれているリピート表示指示あるいは外部からの表示停止指示等により表示のリピートを制御する表示リピート制御部１８を備え、デコード遅延検出部１７がデコードの遅延を検出した場合あるいは表示リピート制御部１８が表示のリピートを指示した場合には、フレームメモリ割り当て切り替えタイミング信号ＣＨＡＮＧＥをマスクするように構成されている。
【００４４】
また、１９はフレームメモリ割り当て切り替えタイミング信号ＣＨＡＮＧＥに同期させてフレームメモリ１１−０〜１１−３の割り当てを制御するフレームメモリ割り当て制御部であり、２０はデコード画像データ格納フレームメモリを指定するデコード画像データ格納フレームメモリ指定レジスタである。このデコード画像データ格納フレームメモリ指定レジスタ２０の内容がデコード画像データ格納フレームメモリ指定信号ｄｅｃとして分配回路１２に供給される。
【００４５】
このデコード画像データ格納フレームメモリ指定レジスタ２０は、ＭＰＥＧデコーダ１０から出力されるデコード画像データを、フレームメモリ１１−０〜１１−３のうち、無効データを格納しているフレームメモリに書き込むように、その内容が設定される。
【００４６】
また、２１は前方参照画像データ格納フレームメモリを指定する前方参照画像データ格納フレームメモリ指定レジスタ、２２は後方参照画像データ格納フレームメモリを指定する後方参照画像データ格納フレームメモリ指定レジスタ、２３は表示画像データ格納フレームメモリを指定する表示画像データ格納フレームメモリ指定レジスタである。
【００４７】
ここに、前方参照画像データ格納フレームメモリ指定レジスタ２１の内容が前方参照画像データ格納フレームメモリ指定信号ｆｗｄとしてセレクタ１４に入力され、後方参照画像データ格納フレームメモリ指定レジスタ２２の内容が後方参照画像データ格納フレームメモリ指定信号ｂｗｄとしてセレクタ１４に入力され、表示画像データ格納フレームメモリ指定レジスタ２３の内容が表示画像データ格納フレームメモリ指定信号ｄｉｓｐとしてセレクタ１４に入力される。
【００４８】
また、２４はフレームメモリ１１−０〜１１−３から前方参照画像データ、後方参照画像データ及び表示画像データのいずれのデータを出力させるべきかを制御するメモリ制御部であり、セレクタ１４は、メモリ制御部２４が前方参照画像データを出力させるべきとする場合には前方参照画像データ格納フレームメモリ指定信号ｆｗｄを選択し、メモリ制御部２４が後方参照画像データを出力させるべきとする場合には後方参照画像データ格納フレームメモリ指定信号ｂｗｄを選択し、メモリ制御部２４が表示画像データを出力させるべきとする場合には表示画像データ格納フレームメモリ指定信号ｄｉｓｐを選択する。
【００４９】
そして、セレクタ１３は、前方参照画像データ格納フレームメモリ指定信号ｆｗｄが供給されたときは、前方参照画像データ格納フレームメモリ指定信号ｆｗｄが指定するフレームメモリの出力を選択し、後方参照画像データ格納フレームメモリ指定信号ｂｗｄが供給されたときは、後方参照画像データ格納フレームメモリ指定信号ｂｗｄが指定するフレームメモリの出力を選択し、表示画像データ格納フレームメモリ指定信号ｄｉｓｐが供給されたときは、表示画像データ格納フレームメモリ指定信号ｄｉｓｐが指定するフレームメモリの出力を選択することになる。
【００５０】
このように構成された図９に示す本発明のＭＰＥＧ画像表示制御装置の一実施形態９を備えるＭＰＥＧ画像表示装置においては、ＭＰＥＧデコーダ１０は、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理を行うように、かつ、１フレームのエンコード画像データのデコード処理は、該当フレームの画像ヘッダ後、該当フレームの画像データ前から開始し、次のフレームの画像ヘッダ後、次のフレームの画像データ前に停止するようにしてＭＰＥＧストリームをデコードし、しかも、ＭＰＥＧデコーダ１０から出力されるデコード画像データは、フレームメモリ１１−０〜１１−３のうち、無効データを格納しているフレームメモリに書き込まれる。
【００５１】
すなわち、本発明のＭＰＥＧ画像表示制御装置の一実施形態９によれば、本発明のＭＰＥＧ画像表示制御方法の第１実施形態及び第２実施形態を実行することができ、ＭＰＥＧデコーダ１０において、デコード画像データにエラーが発生しなかった場合には、例えば、図１０に示すように動作し、ＭＰＥＧデコーダ１０において、例えば、Ｂ４画像にエラーが発生した場合には、図１１に示すように、Ｂ３画像のリピート表示が行われる。
【００５２】
なお、図１０Ａ及び図１１Ａは表示制御部１５から出力されるフレーム同期信号ＦＳＹＮＣ、図１０Ｂ及び図１１Ｂはフレームメモリ割り当て切り替えタイミング信号生成部１６から出力されるフレームメモリ割り当て切り替えタイミング信号ＣＨＡＮＧＥ、図１０Ｃ及び図１１ＣはＭＰＥＧデコーダ１０から出力されるデコード画像、図１０Ｄ及び図１１Ｄはフレームメモリ１１−０〜１１−３の割り当て状態、図１０Ｅ及び図１１Ｅはフレームメモリ１１−０〜１１−３が格納するデコード画像を示している。
【００５３】
また、本発明のＭＰＥＧ画像表示制御装置の一実施形態９においては、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理が終了しなかった場合、デコード遅延検出部１７がこれを検出することにより、フレームメモリ割り当て切り替えタイミング信号ＣＨＡＮＧＥがマスクされるので、フレームメモリの割り当ての切り替えが行われないことになる。
【００５４】
また、ＭＰＥＧストリームに含まれているリピート表示指示あるいは外部からの表示停止指示等があった場合には、表示リピート制御部１８により、表示のリピートが指示されることになるので、この場合も、フレームメモリ割り当て切り替えタイミング信号ＣＨＡＮＧＥがマスクされ、フレームメモリの割り当ての切り替えが行われないことになる。
【００５５】
すなわち、本発明のＭＰＥＧ画像表示制御装置の一実施形態９によれば、本発明のＭＰＥＧ画像表示制御方法の第３実施形態及び第４実施形態を実行することができ、例えば、１フレーム表示期間内にＢ１画像データのデコード処理が終了しなかった場合や、Ｉ２画像のリピート表示指示があった場合には、例えば、図１２に示すように動作することになる。
【００５６】
なお、図１２Ａは表示制御部１５から出力されるフレーム同期信号ＦＳＹＮＣ、図１２Ｂはデコード遅延部１７から出力されるデコード遅延検出信号ＤＥＬＡＹ、図１２Ｃは表示リピート制御部１８から出力される表示リピート指示信号ＲＥＰＥＡＴ、図１２Ｄはフレームメモリ割り当て切り替えタイミング信号生成部１６から出力されるフレームメモリ割り当て切り替えタイミング信号ＣＨＡＮＧＥ、図１２ＥはＭＰＥＧデコーダ１０から出力されるデコード画像、図１２Ｆはフレームメモリ１１−０〜１１−３の割り当て状態、図１２Ｇはフレームメモリ１１−０〜１１−３が格納するデコード画像を示している。
【００５７】
このように、本発明のＭＰＥＧ画像表示制御装置の一実施形態９によれば、本発明のＭＰＥＧ画像表示制御方法の第１実施形態〜第４実施形態を実行することができるので、（１）ＭＰＥＧデコーダ１０において、デコード画像データにエラーが発生した場合、現在表示している画像をリピート表示するという簡単なエラーコンシールメント処理を行うことにより、表示画像の乱れを目立たせないようにすることができ、（２）複雑な制御を行うことなく、表示フレームの割り当て変化のタイミングで参照画像データの割り当てを行うことができないという不都合を回避することができ、（３）入力ストリームの遅延等の理由により、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理が終了しなかった場合においても、リピート表示を行うことにより、不都合な画像表示を行うことなく、デコード処理と表示処理との同期を取ることができ、（４）ＭＰＥＧストリームに含まれているリピート表示指示あるいは外部からの表示停止指示等により、リピート表示を行う場合においても、デコード処理と表示処理との同期を取ることができる。
【００５８】
ここで、本発明のＭＰＥＧ画像表示制御方法及び装置の内容を整理すると、本発明のＭＰＥＧ画像表示制御方法及び装置には、少なくとも、以下のＭＰＥＧ画像表示制御方法及び装置が含まれる。
【００５９】
［１］ ＭＰＥＧデコーダにおいて、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理が行われるようにＭＰＥＧストリームのデコード処理を行い、前記ＭＰＥＧデコーダから出力されるデコード画像データをフレーム単位で、無効データを格納しているフレームメモリに書き込む工程を含んでいることを特徴とするＭＰＥＧ画像表示制御方法。
【００６０】
［２］ 前記［１］に記載のＭＰＥＧ画像表示制御方法において、前記１フレームのエンコード画像データのデコード処理は、該当フレームの画像ヘッダ後、前記該当フレームの画像データ前から開始し、次のフレームの画像ヘッダ後、前記次のフレームの画像データ前に停止することを特徴とするＭＰＥＧ画像表示制御方法。
【００６１】
［３］ 前記［１］に記載のＭＰＥＧ画像表示制御方法において、前記１フレームのエンコード画像データのデコード処理が１フレーム表示期間内に終了しなかった場合には、現在表示しているフレーム画像をリピート表示させ、次のデコード処理は、次に表示切り替えが行われるまで行わないことを特徴とするＭＰＥＧ画像表示制御方法。
【００６２】
［４］ 前記［１］に記載のＭＰＥＧ画像表示制御方法において、リピート表示を行う場合には、リピート表示の終了後の表示切り替えタイミングまでデコード処理を待機することを特徴とするＭＰＥＧ画像表示制御方法。
【００６３】
［５］ １フレーム表示期間内に１フレームのエンコード画像データのデコード処理を行うようにしてＭＰＥＧストリームをデコード処理するＭＰＥＧデコーダと、表示画像データ格納フレームメモリ、デコード画像データ格納フレームメモリ及び第１、第２の参照画像データ格納フレームメモリが同時に存在するように、前記表示画像データ格納フレームメモリ、前記デコード画像データ格納フレームメモリ及び前記第１、第２の参照画像データ格納フレームメモリのいずれかに切り替え可能に割り当てられる複数のフレームメモリを備えていることを特徴とするＭＰＥＧ画像表示制御装置。
【００６４】
［６］ 前記［５］に記載のＭＰＥＧ画像表示制御装置において、前記ＭＰＥＧデコーダは、前記１フレームのエンコード画像データのデコード処理を、該当フレームの画像ヘッダ後、前記該当フレームの画像データ前から開始し、次のフレームの画像ヘッダ後、前記次のフレームの画像データ前に停止することを特徴とするＭＰＥＧ画像表示制御装置。
【００６５】
［７］ 前記［５］に記載のＭＰＥＧ画像表示制御装置において、前記ＭＰＥＧデコーダは、前記１フレームのエンコード画像データのデコード処理が１フレーム表示期間内に終了しなかった場合には、現在表示しているフレーム画像をリピート表示させ、次のデコード処理は、次に表示切り替えが行われるまで行わないことを特徴とするＭＰＥＧ画像表示制御装置。
【００６６】
［８］ 前記［５］に記載のＭＰＥＧ画像表示制御装置において、前記ＭＰＥＧデコーダは、リピート表示を行う場合には、リピート表示の終了後の表示切り替えタイミングまでデコード処理を待機することを特徴とするＭＰＥＧ画像表示制御装置。
【００６７】
【発明の効果】
以上のように、本発明のＭＰＥＧ画像表示制御方法によれば、デコード処理と表示処理とをフレーム単位で同期づけることができ、しかも、ＭＰＥＧデコーダから出力されるデコード画像データを、無効データを格納しているフレームメモリに格納し、現に表示されている画像の基データであるデコード画像データを格納しているフレームメモリには書き込まないようにすることができるので、ＭＰＥＧデコーダにおいて、デコード画像データにエラーが発生した場合、現に表示している画像をリピート表示するという簡単なエラーコンシールメント処理を行うことにより、表示画像の乱れを目立たせないようにすることができる。
【００６８】
また、本発明のＭＰＥＧ画像表示制御装置によれば、本発明のＭＰＥＧ画像表示制御方法を実行し、ＭＰＥＧデコーダにおいて、デコード画像データにエラーが発生した場合、現に表示している画像をリピート表示するという簡単なエラーコンシールメント処理を行うことにより、表示画像の乱れを目立たせないようにすることができる。
【図面の簡単な説明】
【図１】本発明のＭＰＥＧ画像表示制御方法の第１実施形態の第１具体例を示すタイミングチャートである。
【図２】本発明のＭＰＥＧ画像表示制御方法の第１実施形態の第２具体例を示すタイミングチャートである。
【図３】本発明のＭＰＥＧ画像表示制御方法の第２実施形態の具体例を示すタイミングチャートである。
【図４】参照画像データの割り当て動作例を示すタイミングチャートである。
【図５】ＭＰＥＧストリームの構造を概略的に示す図である。
【図６】１フレーム画像ストリームのデコード処理を１フレーム表示処理に同期させて行う場合に発生する問題点を説明するためのタイミングチャートである。
【図７】本発明のＭＰＥＧ画像表示制御方法の第３実施形態の具体例を示すタイミングチャートである。
【図８】本発明のＭＰＥＧ画像表示制御方法の第４実施形態の具体例を示すタイミングチャートである。
【図９】本発明のＭＰＥＧ画像表示制御装置の一実施形態を備えるＭＰＥＧ画像表示装置の要部を示すブロック回路図である。
【図１０】図９に示すＭＰＥＧ画像表示装置の第１動作例を示すタイミングチャートである。
【図１１】図９に示すＭＰＥＧ画像表示装置の第２動作例を示すタイミングチャートである。
【図１２】図９に示すＭＰＥＧ画像表示装置の第３動作例を示すタイミングチャートである。
【図１３】従来のＭＰＥＧ画像表示装置の一例の要部を示すブロック回路図である。
【図１４】図１３に示す従来のＭＰＥＧ画像表示装置の動作例を示すタイミングチャートである。
【図１５】図１３に示す従来のＭＰＥＧ画像表示制御装置が有する問題点を説明するためのタイミングチャートである。
【符号の説明】
（図９）
２０ デコード画像データ格納フレームメモリ指定レジスタ
２１ 前方参照画像データ格納フレームメモリ指定レジスタ
２２ 後方参照画像データ格納フレームメモリ指定レジスタ
２３ 表示画像データ格納フレームメモリ指定レジスタ
ｄｅｃ デコード画像データ格納フレームメモリ指定信号
ｆｗｄ 前方参照画像データ格納フレームメモリ指定信号
ｂｗｄ 後方参照画像データ格納フレームメモリ指定信号
ｄｉｓｐ 表示画像データ格納フレームメモリ指定信号
ＦＳＹＮＣ フレーム同期信号
ＣＨＡＮＧＥ フレームメモリ割り当て切り替えタイミング信号
【発明の属する技術分野】
本発明は、ＭＰＥＧ（Moving Picture Experts Group）ストリームをデコードして画像表示制御を行うＭＰＥＧ画像表示制御方法及び装置に関する。
【０００２】
【従来の技術】
図１３は従来のＭＰＥＧ画像表示装置の一例の要部を示すブロック回路図である。図１３中、１はディスプレイ、２はＭＰＥＧストリームをデコードして画像表示制御を行う従来のＭＰＥＧ画像表示制御装置であり、ＭＰＥＧ画像表示制御装置２において、３はＭＰＥＧストリームをデコードするＭＰＥＧデコーダ、４−０、４−１、４−２はＭＰＥＧデコーダ３から出力されるデコード画像データを格納するフレームメモリである。
【０００３】
また、５はＭＰＥＧデコーダ３から与えられる分配制御信号に制御され、ＭＰＥＧデコーダ３から出力されるデコード画像データをフレームメモリ４−０、４−１、４−２のいずれかに分配する分配回路、６はＭＰＥＧデコーダ３から与えられるセレクト制御信号に制御され、フレームメモリ４−０、４−１、４−２のいずれかを選択し、選択したフレームメモリから出力されるデコード画像データを出力するセレクタ、７はセレクタ６から出力されるデコード画像データが表示画像データである場合、これを入力してディスプレイ１に対する画像表示制御を行う表示制御部である。
【０００４】
図１４は図１３に示す従来のＭＰＥＧ画像表示装置の動作例を示すタイミングチャートであり、図１４ＡはＭＰＥＧデコーダ３から出力されるデコード画像、図１４Ｂはディスプレイ１に表示される表示画像、図１４Ｃはフレームメモリ４−０〜４−２が格納するデコード画像、図１４Ｄは時刻ＴＡにおけるフレームメモリ４−２のメモリマップを示している。この動作例では、ＭＰＥＧデコーダ３において、Ｉ２画像→Ｂ０画像→Ｂ１画像→Ｐ６画像→Ｂ３画像→Ｂ４画像→Ｂ５画像→Ｐ１０画像の順にデコードが行われ、ディスプレイ１において、Ｂ０画像→Ｂ１画像→Ｉ２画像→Ｂ３画像→Ｂ４画像→Ｂ５画像の順に表示が行われている。
【０００５】
【発明が解決しようとする課題】
図１３に示す従来のＭＰＥＧ画像表示装置においては、ＭＰＥＧストリームのデコード処理とデコード画像の表示処理とは、フレーム単位での同期が取られておらず、表示画像データを読み出しているフレームメモリにデコード画像データを書き込まなくてはならない場合が発生する。例えば、図１４に示す動作例で、ＭＰＥＧデコーダ３からＢ４画像データが出力される場合、フレームメモリ４−０、４−１には、それぞれ、有効データとして保持しておくべき参照画像データであるＩ２画像データ、Ｐ６画像データが格納されているため、フレームメモリ４−０、４−１にはＢ４画像データを書き込むことはできず、Ｂ３画像データが格納され、現にＢ３画像データの読み出しが行われているフレームメモリ４−２にＢ４画像データを上書きせざるを得ない。
【０００６】
ここに、例えば、図１５に示すように、ＭＰＥＧデコーダ３においてデコード中のＢ４画像データにエラーが発生した場合、現在表示しているＢ３画像の次に何を表示するかについて、（１）エラーのあるＢ４画像をそのまま表示する方法、（２）現在表示しているＢ３画像を表示する方法、（３）参照画像として保持しているＩ２画像又はＰ６画像を表示する方法が考えられる。しかし、（１）の方法はエラーが含まれているＢ４画像を表示する点で不都合であり、（２）の方法はＢ４画像で上書きされているＢ３画像を表示する点で不都合であり、（３）の方法は表示画像の時間関係に矛盾がある画像を表示する点で不都合である。
【０００７】
このように、図１３に示す従来のＭＰＥＧ画像表示制御装置２を備える従来のＭＰＥＧ画像表示装置においては、デコード画像にエラーが発生した場合、充分なエラーコンシールメント処理を行うことができず、ディスプレイ１における表示画像の乱れを目立たせないようにすることができないという問題点があった。なお、特に、放送系メディアでは、ＭＰＥＧストリームは電波によって伝送されることから、ノイズによってビット列が異常となるエラーが発生しやすく、このため、エラーコンシールメント処理が特に重要な処理とされている。
【０００８】
本発明は、かかる点に鑑み、ＭＰＥＧデコーダにおいて、デコード画像データにエラーが発生した場合、簡単なエラーコンシールメント処理により、表示画像の乱れを目立たせないようにすることができるようにしたＭＰＥＧ画像表示制御方法及び装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明のＭＰＥＧ画像表示制御方法は、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理が行われるようにＭＰＥＧストリームのデコード処理を行う工程と、前記デコード処理により得られるデコード画像データをフレーム単位で、複数のフレームメモリのうち、無効データを格納しているフレームメモリに書き込む工程を含み、前記１フレームのエンコード画像データのデコード処理は、該当フレームの画像ヘッダ後、前記該当フレームの画像データ前から開始し、次のフレームの画像ヘッダ後、前記次のフレームの画像データ前に停止し、前記次のフレームの画像ヘッダのデコード処理の結果に基づいて、前記複数のフレームメモリを、表示画像データ格納フレームメモリ、デコード画像データ格納フレームメモリ及び参照画像データ格納フレームメモリが同時に存在するように、前記表示画像データ格納フレームメモリ、前記デコード画像データ格納フレームメモリ及び前記参照画像データ格納フレームメモリのいずれかに切り替えるというものである。
【００１０】
本発明のＭＰＥＧ画像表示制御方法においては、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理を行うとし、デコード処理と表示処理とをフレーム単位で同期させるようにしている。しかも、ＭＰＥＧデコーダから出力されるデコード画像データをフレーム単位で、無効データを格納しているフレームメモリに書き込むとし、現に表示されている画像の基データであるデコード画像データを格納しているフレームメモリや、参照画像データとして保持しておくべきデコード画像データを格納しているフレームメモリには、ＭＰＥＧデコーダから出力されるデコード画像データを書き込まないようにしている。この結果、ＭＰＥＧデコーダにおいて、デコード画像データにエラーが発生した場合、現に表示している画像をリピート表示することができる。
【００１１】
本発明のＭＰＥＧ画像表示制御装置は、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理を行うようにしてＭＰＥＧストリームをデコード処理するＭＰＥＧデコーダと、表示画像データ格納フレームメモリ、デコード画像データ格納フレームメモリ及び参照画像データ格納フレームメモリが同時に存在するように、前記表示画像データ格納フレームメモリ、前記デコード画像データ格納フレームメモリ及び前記参照画像データ格納フレームメモリのいずれかに切り替え可能な複数のフレームメモリを備え、前記ＭＰＥＧデコーダは、前記１フレームのエンコード画像データのデコード処理を、該当フレームの画像ヘッダ後、前記該当フレームの画像データ前から開始し、次のフレームの画像ヘッダ後、前記次のフレームの画像データ前に停止し、前記次のフレームの画像ヘッダのデコード処理の結果に基づいて、前記複数のフレームメモリを、前記表示画像データ格納フレームメモリ、前記デコード画像データ格納フレームメモリ及び前記参照画像データ格納フレームメモリが同時に存在するように、前記表示画像データ格納フレームメモリ、前記デコード画像データ格納フレームメモリ及び前記参照画像データ格納フレームメモリのいずれかに切り替えるというものである。
【００１２】
本発明のＭＰＥＧ画像表示制御装置においては、１フレーム表示期間内に１フレームのエンコード画像データがデコード処理され、デコード処理と表示処理とのフレーム単位での同期が取られることになる。しかも、複数のフレームメモリのうち、無効データを格納しているフレームメモリをデコード画像データ格納フレームメモリとして割り当てることにより、現に表示されている画像の基データであるデコード画像データを格納しているフレームメモリや、参照画像データとして保持しておくべきデコード画像データを格納しているフレームメモリには、ＭＰＥＧデコーダから出力されるデコード画像データを書き込まないようにすることができる。この結果、ＭＰＥＧデコーダにおいて、デコード画像データにエラーが発生した場合、現に表示している画像をリピート表示することができる。
【００１３】
【発明の実施の形態】
以下、図１〜図１２を参照して、本発明のＭＰＥＧ画像表示制御方法の第１実施形態〜第４実施形態及び本発明のＭＰＥＧ画像表示制御装置の一実施形態について説明する。
【００１４】
本発明のＭＰＥＧ画像表示制御方法の第１実施形態・・図１、図２
本発明のＭＰＥＧ画像表示制御方法の第１実施形態は、４個のフレームメモリＭ０、Ｍ１、Ｍ２、Ｍ３を使用するものであり、ＭＰＥＧデコーダにおいて、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理が行われるようにＭＰＥＧストリームのデコード処理を行い、しかも、ＭＰＥＧデコーダから出力される１フレームのデコード画像データについては、無効データを格納しているフレームメモリに書き込むという工程を画像表示制御工程に含めるというものである。
【００１５】
図１は本発明のＭＰＥＧ画像表示制御方法の第１実施形態の第１具体例を示すタイミングチャートであり、図１ＡはＭＰＥＧデコーダから出力されるデコード画像、図１Ｂはディスプレイに表示される表示画像、図１ＣはフレームメモリＭ０〜Ｍ３が格納するデコード画像を示している。
【００１６】
図１に示す第１具体例においては、ＭＰＥＧデコーダにおいて、Ｉ２画像→Ｂ０画像→Ｂ１画像→Ｐ６画像→Ｂ３画像→Ｂ４画像→Ｂ５画像→Ｐ１０画像の順にデコード処理が行われ、ディスプレイにおいて、Ｂ０画像→Ｂ１画像→Ｉ２画像→Ｂ３画像→Ｂ４画像→Ｂ５画像の順に表示が行われている。
【００１７】
しかも、表示処理に先行して行う必要があるＩ２画像及びＢ０画像のデコード処理の後のＢ１画像、Ｐ６画像、Ｂ３画像、Ｂ４画像、Ｂ５画像、Ｐ１０画像の各デコード処理は、それぞれ、Ｂ０画像、Ｂ１画像、Ｉ２画像、Ｂ３画像、Ｂ４画像、Ｂ５画像の各表示処理とフレーム単位で同期されて実行されている。
【００１８】
そして、また、Ｉ２画像データは、無効データである初期値を格納しているフレームメモリＭ０に書き込まれ、Ｂ０画像データは、無効データである初期値を格納しているフレームメモリＭ１に書き込まれ、Ｂ１画像データは、無効データである初期値を格納しているフレームメモリＭ２に書き込まれ、Ｐ６画像データは、表示済の無効データであるＢ０画像データを格納するフレームメモリＭ１に書き込まれている。
【００１９】
また、Ｂ３画像データは、表示済の無効データであるＢ１画像データを格納するフレームメモリＭ２に書き込まれ、Ｂ４画像データは、無効データである初期値を格納しているフレームメモリＭ３に書き込まれ、Ｂ５画像データは、表示済の無効データであるＢ３画像データを格納するフレームメモリＭ２に書き込まれ、Ｐ１０画像データは、表示済、参照済の無効データであるＩ２画像データを格納するフレームメモリＭ０に書き込まれている。
【００２０】
したがって、例えば、図２に示すように、ＭＰＥＧデコーダにおいて、Ｂ４画像データにエラーが発生した場合、Ｂ３画像の表示が終了した後、上書きされることなく完全に保持されているＢ３画像データに基づいてＢ３画像をリピート処理することができる。なお、この場合、Ｂ３画像のリピート表示中にＭＰＥＧデコーダから出力されるＢ５画像データは、無効データであるＢ４画像データを格納しているフレームメモリＭ３に書き込まれる。
【００２１】
このように、本発明のＭＰＥＧ画像表示制御方法の第１実施形態によれば、ＭＰＥＧデコーダにおいて、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理を行い、ＭＰＥＧデコーダから出力されるデコード画像データについては、無効データを格納しているフレームメモリに書き込むとしているので、ＭＰＥＧデコーダにおいて、デコード画像データにエラーが発生した場合、現に表示している画像をリピート表示するという簡単なエラーコンシールメント処理を行うことにより、表示画像の乱れを目立たせないようにすることができる。
【００２２】
本発明のＭＰＥＧ画像表示制御方法の第２実施形態・・図３〜図６
本発明のＭＰＥＧ画像表示制御方法の第２実施形態は、本発明のＭＰＥＧ画像表示制御方法の第１実施形態において、１フレームのエンコード画像データのデコード処理は、該当フレームの画像ヘッダ（Picture Header）後、該当フレームの画像データ（Picture Data）前から開始し、次のフレームの画像ヘッダ後、次のフレームの画像データ前に停止するというものである。
【００２３】
図３は本発明のＭＰＥＧ画像表示制御方法の第２実施形態の具体例を示すタイミングチャートであり、図３ＡはＭＰＥＧデコーダから出力されるデコード画像、図３Ｂはディスプレイに表示される表示画像、図３ＣはフレームメモリＭ０〜Ｍ３が格納するデコード画像を示している。
【００２４】
また、ＤＥＣは当該フレームメモリがデコード画像データ格納フレームメモリとして割り当てられていることを意味し、ＤＩＳＰは当該フレームメモリが表示画像データを格納フレームメモリとして割り当てられていることを意味し、ＢＷＤは当該フレームメモリが後方参照画像データ格納フレームメモリとして割り当てられていることを意味し、ＦＷＤは当該フレームメモリが前方参照画像データ格納フレームメモリとして割り当てられていることを意味している。
【００２５】
なお、デコード画像データ格納フレームメモリとして割り当てられたフレームメモリにはＭＰＥＧデコーダから出力されるデコード画像データが格納され、表示画像データ格納フレームメモリとして割り当てられたフレームメモリに格納されているデコード画像データは表示画像データとして扱われ、後方参照画像データ格納フレームメモリとして割り当てられたフレームメモリに格納されているデコード画像データは後方参照画像データとして扱われ、前方参照画像データ格納フレームメモリとして割り当てられたフレームメモリに格納されているデコード画像データは前方参照画像データとして扱われることになる。
【００２６】
図３に示す具体例では、Ｂ０画像表示フレーム時には、Ｂ１画像ストリームの画像データとＰ６画像ストリームの画像ヘッダ（ＰＨＤ）とがデコードされ、Ｂ１画像表示フレーム時には、Ｐ６画像ストリームの画像データとＢ３画像ストリームの画像ヘッダとがデコードされ、Ｉ２画像表示フレーム時には、Ｂ３画像ストリームの画像データとＢ４画像ストリームの画像ヘッダとがデコードされ、Ｂ３画像表示フレーム時には、Ｂ４画像ストリームの画像データとＢ５画像ストリームの画像ヘッダとがデコードされている。
【００２７】
ここに、図４に参照画像データの割り当て動作例を示しているが、ＭＰＥＧデコーダがデコードに使用する参照画像データは、デコード画像の画像タイプにより決定される。例えば、デコード画像がＢ画像の場合には、参照画像の割り当ての遷移は起こらないが、デコード画像がＩ画像又はＰ画像の場合には、後方参照画像データ（ＢＷＤ）として割り当てられていたデコード画像データが前方参照画像データ（ＦＷＤ）に遷移する等の割り当ての変化が起こる。このように、ＭＰＥＧデコーダにおいては、デコード画像の画像タイプが判明した後でないと、参照画像データを後方参照画像データに割り当てるか、前方参照画像データに割り当てるかを決定することができない。
【００２８】
そこで、また、図５にＭＰＥＧストリームの構造を概略的に示しているが、１フレーム画像ストリームは、画像ヘッダの後に画像データが続く構造となっているので、１フレーム画像ストリームのデコード処理を１フレーム表示処理に同期させて行うと、例えば、図６に示すように、Ｂ０画像の表示終了時には、次のデコード画像であるＰ６画像の画像ヘッダはデコードされておらず、次のデコード画像がＰ６画像であることは判明していないので、Ｂ０画像からＢ１画像への表示フレームの割り当て変化のタイミングでＩ２画像データの割り当てを行うことができず、Ｐ６画像ストリームの画像ヘッダのデコード後でなければ、Ｉ２画像データの割り当てを行うことができないことになる。
【００２９】
また、Ｂ１画像の表示終了時には、次のデコード画像であるＢ３画像の画像ヘッダはデコードされておらず、次のデコード画像がＢ３画像であることは判明していないので、Ｂ１画像からＩ２画像への表示フレームの割り当て変化のタイミングでＰ６画像データの割り当てを行うことができず、Ｂ３画像ストリームの画像ヘッダのデコード後でなければ、Ｐ６画像データの割り当てを行うことができないことになる。このような不都合を回避するためには、きわめて複雑な制御が必要となってしまう。
【００３０】
ところが、図３に示す具体例においては、Ｂ０画像表示時には、Ｂ１画像ストリームの画像データの後にＰ６画像ストリームの画像ヘッダがデコードされているので、次にデコードする画像はＰ６画像であることが判明し、Ｂ０画像からＢ１画像への表示フレームの割り当て変化のタイミングでＩ２画像データの割り当てを行うことができないという不都合は発生しないし、また、Ｂ１画像表示時には、Ｐ６画像ストリームの画像データの後にＢ３画像ストリームの画像ヘッダがデコードされているので、Ｂ１画像からＩ２画像への表示フレームの割り当て変化のタイミングでＰ６画像データの割り当てを行うことができないという不都合は発生しない。
【００３１】
このように、本発明のＭＰＥＧ画像表示制御方法の第２実施形態によれば、本発明のＭＰＥＧ画像表示制御方法の第１実施形態において、１フレームのエンコード画像データのデコード処理は、該当フレームの画像ヘッダ後、該当フレームの画像データ前から開始し、次のフレームの画像ヘッダ後、次のフレームの画像データ前に停止するとしているので、本発明のＭＰＥＧ画像表示制御方法の第１実施形態と同様の作用効果を得ることができるほか、複雑な制御を行うことなく、表示フレームの割り当て変化のタイミングで参照画像データの割り当てを行うことができないという不都合を回避することができる。
【００３２】
本発明のＭＰＥＧ画像表示制御方法の第３実施形態・・図７
本発明のＭＰＥＧ画像表示制御方法の第３実施形態は、本発明のＭＰＥＧ画像表示制御方法の第１実施形態において、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理が終了しなかった場合には、現に表示しているフレーム画像をリピート表示するというものである。
【００３３】
図７は本発明のＭＰＥＧ画像表示制御方法の第３実施形態の具体例を示すタイミングチャートであり、図７ＡはＭＰＥＧデコーダから出力されるデコード画像、図７Ｂはディスプレイに表示される表示画像を示しており、図７に示す具体例では、Ｉ２画像の表示終了時において、Ｂ３画像のデコードが終了していないので、Ｉ２画像のリピート表示が行われ、次に行われるＢ４画像のデコード処理とＢ３画像の表示処理との同期が取られている。
【００３４】
このように、本発明のＭＰＥＧ画像表示制御方法の第３実施形態によれば、本発明のＭＰＥＧ画像表示制御方法の第１実施形態において、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理が終了しなかった場合には、現に表示しているフレーム画像をリピート表示するとしているので、本発明のＭＰＥＧ画像表示制御方法の第１実施形態と同様の作用効果を得ることができるほか、入力ストリームの遅延等の理由で、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理が終了しなかった場合においても、不都合な画像表示を行うことなく、デコード処理と表示処理との同期を取ることができる。
【００３５】
本発明のＭＰＥＧ画像表示制御方法の第４実施形態・・図８
本発明のＭＰＥＧ画像表示制御方法の第４実施形態は、本発明のＭＰＥＧ画像表示制御方法の第１実施形態において、リピート表示を行う場合には、リピート表示の終了後の表示切り替えタイミングまでデコード処理を待機するというものである。
【００３６】
図８は本発明のＭＰＥＧ画像表示制御方法の第４実施形態の具体例を示すタイミングチャートであり、図８ＡはＭＰＥＧデコーダから出力されるデコード画像、図８Ｂはディスプレイに表示される表示画像を示しており、図８に示す具体例では、Ｉ２画像をリピート表示する例を示しており、Ｉ２画像のリピート表示の終了後の表示切り替えタイミングまでＢ４画像のデコード処理が待機されている。なお、リピート表示する場合には、フレームメモリの割り当ての切り替えは行わないようにする。
【００３７】
このように、本発明のＭＰＥＧ画像表示制御方法の第４実施形態によれば、本発明のＭＰＥＧ画像表示制御方法の第１実施形態において、リピート表示を行う場合には、リピート表示の終了後の表示切り替えタイミングまでデコード処理を待機するとしているので、本発明の第１実施形態と同様の作用効果を得ることができるほか、ＭＰＥＧストリームに含まれているリピート表示指示あるいは外部からの表示停止指示等により、リピート表示を行う場合においても、デコード処理と表示処理との同期を取ることができる。
【００３８】
本発明のＭＰＥＧ画像表示制御装置の一実施形態・・図９
図９は本発明のＭＰＥＧ画像表示制御装置の一実施形態を備えるＭＰＥＧ画像表示装置の要部を示すブロック回路図であり、図９中、８はディスプレイ、９はＭＰＥＧストリームをデコードして画像表示制御を行う本発明のＭＰＥＧ画像表示制御装置の一実施形態である。
【００３９】
また、本発明のＭＰＥＧ画像表示制御装置の一実施形態９において、１０は１フレーム表示期間内に１フレームのエンコード画像データのデコード処理を行うように、かつ、１フレームのエンコード画像データのデコード処理は、該当フレームの画像ヘッダ後、該当フレームの画像データ前から開始し、次のフレームの画像ヘッダ後、次のフレームの画像データ前に停止するようにしてＭＰＥＧストリームをデコード処理するＭＰＥＧデコーダである。
【００４０】
また、１１−０〜１１−３はＭＰＥＧデコーダ１０から出力されるデコード画像データをフレーム単位で格納するフレームメモリ、１２はＭＰＥＧデコーダ１０から出力されるデコード画像データをフレームメモリ１１−０〜１１−３のいずれかに分配する分配回路であり、分配回路１２は、ＭＰＥＧデコーダ１０から出力されるデコード画像データ格納フレームメモリ指定信号ｄｅｃにより分配動作が制御される。
【００４１】
また、１３はフレームメモリ１１−０〜１１−３のいずれかを選択し、選択したフレームメモリから出力されるデコード画像データを出力するセレクタ、１４はＭＰＥＧデコーダ１０から出力される前方参照画像データ格納フレームメモリ指定信号ｆｗｄ又は後方参照画像データ格納フレームメモリ指定信号ｂｗｄ又は表示画像データ格納フレームメモリ指定信号ｄｉｓｐを選択し、選択した信号をセレクト制御信号としてセレクタ１３に供給するセレクタ、１５はセレクタ１３から出力されるデコード画像データが表示画像データである場合、これを入力してディスプレイ８に対する画像表示を制御する表示制御部である。
【００４２】
また、ＭＰＥＧデコーダ１０において、１６はフレームメモリ１１−０〜１１−３のそれぞれをデコード画像データ格納フレームメモリに割り当てるか、前方参照画像データ格納フレームメモリに割り当てるか、後方参照画像データ格納フレームメモリに割り当てるか、表示画像データ格納フレームメモリに割り当てるかのフレームメモリ割り当ての切り替えタイミングを制御するフレームメモリ割り当て切り替えタイミング信号ＣＨＡＮＧＥを表示制御部１５から供給されるフレーム同期信号ＦＳＹＮＣに同期させて出力するフレームメモリ割り当て切り替えタイミング信号生成部である。
【００４３】
フレームメモリ割り当て切り替えタイミング信号生成部１６は、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理が終了しなかった場合を検出するデコード遅延検出部１７と、ＭＰＥＧストリームに含まれているリピート表示指示あるいは外部からの表示停止指示等により表示のリピートを制御する表示リピート制御部１８を備え、デコード遅延検出部１７がデコードの遅延を検出した場合あるいは表示リピート制御部１８が表示のリピートを指示した場合には、フレームメモリ割り当て切り替えタイミング信号ＣＨＡＮＧＥをマスクするように構成されている。
【００４４】
また、１９はフレームメモリ割り当て切り替えタイミング信号ＣＨＡＮＧＥに同期させてフレームメモリ１１−０〜１１−３の割り当てを制御するフレームメモリ割り当て制御部であり、２０はデコード画像データ格納フレームメモリを指定するデコード画像データ格納フレームメモリ指定レジスタである。このデコード画像データ格納フレームメモリ指定レジスタ２０の内容がデコード画像データ格納フレームメモリ指定信号ｄｅｃとして分配回路１２に供給される。
【００４５】
このデコード画像データ格納フレームメモリ指定レジスタ２０は、ＭＰＥＧデコーダ１０から出力されるデコード画像データを、フレームメモリ１１−０〜１１−３のうち、無効データを格納しているフレームメモリに書き込むように、その内容が設定される。
【００４６】
また、２１は前方参照画像データ格納フレームメモリを指定する前方参照画像データ格納フレームメモリ指定レジスタ、２２は後方参照画像データ格納フレームメモリを指定する後方参照画像データ格納フレームメモリ指定レジスタ、２３は表示画像データ格納フレームメモリを指定する表示画像データ格納フレームメモリ指定レジスタである。
【００４７】
ここに、前方参照画像データ格納フレームメモリ指定レジスタ２１の内容が前方参照画像データ格納フレームメモリ指定信号ｆｗｄとしてセレクタ１４に入力され、後方参照画像データ格納フレームメモリ指定レジスタ２２の内容が後方参照画像データ格納フレームメモリ指定信号ｂｗｄとしてセレクタ１４に入力され、表示画像データ格納フレームメモリ指定レジスタ２３の内容が表示画像データ格納フレームメモリ指定信号ｄｉｓｐとしてセレクタ１４に入力される。
【００４８】
また、２４はフレームメモリ１１−０〜１１−３から前方参照画像データ、後方参照画像データ及び表示画像データのいずれのデータを出力させるべきかを制御するメモリ制御部であり、セレクタ１４は、メモリ制御部２４が前方参照画像データを出力させるべきとする場合には前方参照画像データ格納フレームメモリ指定信号ｆｗｄを選択し、メモリ制御部２４が後方参照画像データを出力させるべきとする場合には後方参照画像データ格納フレームメモリ指定信号ｂｗｄを選択し、メモリ制御部２４が表示画像データを出力させるべきとする場合には表示画像データ格納フレームメモリ指定信号ｄｉｓｐを選択する。
【００４９】
そして、セレクタ１３は、前方参照画像データ格納フレームメモリ指定信号ｆｗｄが供給されたときは、前方参照画像データ格納フレームメモリ指定信号ｆｗｄが指定するフレームメモリの出力を選択し、後方参照画像データ格納フレームメモリ指定信号ｂｗｄが供給されたときは、後方参照画像データ格納フレームメモリ指定信号ｂｗｄが指定するフレームメモリの出力を選択し、表示画像データ格納フレームメモリ指定信号ｄｉｓｐが供給されたときは、表示画像データ格納フレームメモリ指定信号ｄｉｓｐが指定するフレームメモリの出力を選択することになる。
【００５０】
このように構成された図９に示す本発明のＭＰＥＧ画像表示制御装置の一実施形態９を備えるＭＰＥＧ画像表示装置においては、ＭＰＥＧデコーダ１０は、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理を行うように、かつ、１フレームのエンコード画像データのデコード処理は、該当フレームの画像ヘッダ後、該当フレームの画像データ前から開始し、次のフレームの画像ヘッダ後、次のフレームの画像データ前に停止するようにしてＭＰＥＧストリームをデコードし、しかも、ＭＰＥＧデコーダ１０から出力されるデコード画像データは、フレームメモリ１１−０〜１１−３のうち、無効データを格納しているフレームメモリに書き込まれる。
【００５１】
すなわち、本発明のＭＰＥＧ画像表示制御装置の一実施形態９によれば、本発明のＭＰＥＧ画像表示制御方法の第１実施形態及び第２実施形態を実行することができ、ＭＰＥＧデコーダ１０において、デコード画像データにエラーが発生しなかった場合には、例えば、図１０に示すように動作し、ＭＰＥＧデコーダ１０において、例えば、Ｂ４画像にエラーが発生した場合には、図１１に示すように、Ｂ３画像のリピート表示が行われる。
【００５２】
なお、図１０Ａ及び図１１Ａは表示制御部１５から出力されるフレーム同期信号ＦＳＹＮＣ、図１０Ｂ及び図１１Ｂはフレームメモリ割り当て切り替えタイミング信号生成部１６から出力されるフレームメモリ割り当て切り替えタイミング信号ＣＨＡＮＧＥ、図１０Ｃ及び図１１ＣはＭＰＥＧデコーダ１０から出力されるデコード画像、図１０Ｄ及び図１１Ｄはフレームメモリ１１−０〜１１−３の割り当て状態、図１０Ｅ及び図１１Ｅはフレームメモリ１１−０〜１１−３が格納するデコード画像を示している。
【００５３】
また、本発明のＭＰＥＧ画像表示制御装置の一実施形態９においては、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理が終了しなかった場合、デコード遅延検出部１７がこれを検出することにより、フレームメモリ割り当て切り替えタイミング信号ＣＨＡＮＧＥがマスクされるので、フレームメモリの割り当ての切り替えが行われないことになる。
【００５４】
また、ＭＰＥＧストリームに含まれているリピート表示指示あるいは外部からの表示停止指示等があった場合には、表示リピート制御部１８により、表示のリピートが指示されることになるので、この場合も、フレームメモリ割り当て切り替えタイミング信号ＣＨＡＮＧＥがマスクされ、フレームメモリの割り当ての切り替えが行われないことになる。
【００５５】
すなわち、本発明のＭＰＥＧ画像表示制御装置の一実施形態９によれば、本発明のＭＰＥＧ画像表示制御方法の第３実施形態及び第４実施形態を実行することができ、例えば、１フレーム表示期間内にＢ１画像データのデコード処理が終了しなかった場合や、Ｉ２画像のリピート表示指示があった場合には、例えば、図１２に示すように動作することになる。
【００５６】
なお、図１２Ａは表示制御部１５から出力されるフレーム同期信号ＦＳＹＮＣ、図１２Ｂはデコード遅延部１７から出力されるデコード遅延検出信号ＤＥＬＡＹ、図１２Ｃは表示リピート制御部１８から出力される表示リピート指示信号ＲＥＰＥＡＴ、図１２Ｄはフレームメモリ割り当て切り替えタイミング信号生成部１６から出力されるフレームメモリ割り当て切り替えタイミング信号ＣＨＡＮＧＥ、図１２ＥはＭＰＥＧデコーダ１０から出力されるデコード画像、図１２Ｆはフレームメモリ１１−０〜１１−３の割り当て状態、図１２Ｇはフレームメモリ１１−０〜１１−３が格納するデコード画像を示している。
【００５７】
このように、本発明のＭＰＥＧ画像表示制御装置の一実施形態９によれば、本発明のＭＰＥＧ画像表示制御方法の第１実施形態〜第４実施形態を実行することができるので、（１）ＭＰＥＧデコーダ１０において、デコード画像データにエラーが発生した場合、現在表示している画像をリピート表示するという簡単なエラーコンシールメント処理を行うことにより、表示画像の乱れを目立たせないようにすることができ、（２）複雑な制御を行うことなく、表示フレームの割り当て変化のタイミングで参照画像データの割り当てを行うことができないという不都合を回避することができ、（３）入力ストリームの遅延等の理由により、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理が終了しなかった場合においても、リピート表示を行うことにより、不都合な画像表示を行うことなく、デコード処理と表示処理との同期を取ることができ、（４）ＭＰＥＧストリームに含まれているリピート表示指示あるいは外部からの表示停止指示等により、リピート表示を行う場合においても、デコード処理と表示処理との同期を取ることができる。
【００５８】
ここで、本発明のＭＰＥＧ画像表示制御方法及び装置の内容を整理すると、本発明のＭＰＥＧ画像表示制御方法及び装置には、少なくとも、以下のＭＰＥＧ画像表示制御方法及び装置が含まれる。
【００５９】
［１］ ＭＰＥＧデコーダにおいて、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理が行われるようにＭＰＥＧストリームのデコード処理を行い、前記ＭＰＥＧデコーダから出力されるデコード画像データをフレーム単位で、無効データを格納しているフレームメモリに書き込む工程を含んでいることを特徴とするＭＰＥＧ画像表示制御方法。
【００６０】
［２］ 前記［１］に記載のＭＰＥＧ画像表示制御方法において、前記１フレームのエンコード画像データのデコード処理は、該当フレームの画像ヘッダ後、前記該当フレームの画像データ前から開始し、次のフレームの画像ヘッダ後、前記次のフレームの画像データ前に停止することを特徴とするＭＰＥＧ画像表示制御方法。
【００６１】
［３］ 前記［１］に記載のＭＰＥＧ画像表示制御方法において、前記１フレームのエンコード画像データのデコード処理が１フレーム表示期間内に終了しなかった場合には、現在表示しているフレーム画像をリピート表示させ、次のデコード処理は、次に表示切り替えが行われるまで行わないことを特徴とするＭＰＥＧ画像表示制御方法。
【００６２】
［４］ 前記［１］に記載のＭＰＥＧ画像表示制御方法において、リピート表示を行う場合には、リピート表示の終了後の表示切り替えタイミングまでデコード処理を待機することを特徴とするＭＰＥＧ画像表示制御方法。
【００６３】
［５］ １フレーム表示期間内に１フレームのエンコード画像データのデコード処理を行うようにしてＭＰＥＧストリームをデコード処理するＭＰＥＧデコーダと、表示画像データ格納フレームメモリ、デコード画像データ格納フレームメモリ及び第１、第２の参照画像データ格納フレームメモリが同時に存在するように、前記表示画像データ格納フレームメモリ、前記デコード画像データ格納フレームメモリ及び前記第１、第２の参照画像データ格納フレームメモリのいずれかに切り替え可能に割り当てられる複数のフレームメモリを備えていることを特徴とするＭＰＥＧ画像表示制御装置。
【００６４】
［６］ 前記［５］に記載のＭＰＥＧ画像表示制御装置において、前記ＭＰＥＧデコーダは、前記１フレームのエンコード画像データのデコード処理を、該当フレームの画像ヘッダ後、前記該当フレームの画像データ前から開始し、次のフレームの画像ヘッダ後、前記次のフレームの画像データ前に停止することを特徴とするＭＰＥＧ画像表示制御装置。
【００６５】
［７］ 前記［５］に記載のＭＰＥＧ画像表示制御装置において、前記ＭＰＥＧデコーダは、前記１フレームのエンコード画像データのデコード処理が１フレーム表示期間内に終了しなかった場合には、現在表示しているフレーム画像をリピート表示させ、次のデコード処理は、次に表示切り替えが行われるまで行わないことを特徴とするＭＰＥＧ画像表示制御装置。
【００６６】
［８］ 前記［５］に記載のＭＰＥＧ画像表示制御装置において、前記ＭＰＥＧデコーダは、リピート表示を行う場合には、リピート表示の終了後の表示切り替えタイミングまでデコード処理を待機することを特徴とするＭＰＥＧ画像表示制御装置。
【００６７】
【発明の効果】
以上のように、本発明のＭＰＥＧ画像表示制御方法によれば、デコード処理と表示処理とをフレーム単位で同期づけることができ、しかも、ＭＰＥＧデコーダから出力されるデコード画像データを、無効データを格納しているフレームメモリに格納し、現に表示されている画像の基データであるデコード画像データを格納しているフレームメモリには書き込まないようにすることができるので、ＭＰＥＧデコーダにおいて、デコード画像データにエラーが発生した場合、現に表示している画像をリピート表示するという簡単なエラーコンシールメント処理を行うことにより、表示画像の乱れを目立たせないようにすることができる。
【００６８】
また、本発明のＭＰＥＧ画像表示制御装置によれば、本発明のＭＰＥＧ画像表示制御方法を実行し、ＭＰＥＧデコーダにおいて、デコード画像データにエラーが発生した場合、現に表示している画像をリピート表示するという簡単なエラーコンシールメント処理を行うことにより、表示画像の乱れを目立たせないようにすることができる。
【図面の簡単な説明】
【図１】本発明のＭＰＥＧ画像表示制御方法の第１実施形態の第１具体例を示すタイミングチャートである。
【図２】本発明のＭＰＥＧ画像表示制御方法の第１実施形態の第２具体例を示すタイミングチャートである。
【図３】本発明のＭＰＥＧ画像表示制御方法の第２実施形態の具体例を示すタイミングチャートである。
【図４】参照画像データの割り当て動作例を示すタイミングチャートである。
【図５】ＭＰＥＧストリームの構造を概略的に示す図である。
【図６】１フレーム画像ストリームのデコード処理を１フレーム表示処理に同期させて行う場合に発生する問題点を説明するためのタイミングチャートである。
【図７】本発明のＭＰＥＧ画像表示制御方法の第３実施形態の具体例を示すタイミングチャートである。
【図８】本発明のＭＰＥＧ画像表示制御方法の第４実施形態の具体例を示すタイミングチャートである。
【図９】本発明のＭＰＥＧ画像表示制御装置の一実施形態を備えるＭＰＥＧ画像表示装置の要部を示すブロック回路図である。
【図１０】図９に示すＭＰＥＧ画像表示装置の第１動作例を示すタイミングチャートである。
【図１１】図９に示すＭＰＥＧ画像表示装置の第２動作例を示すタイミングチャートである。
【図１２】図９に示すＭＰＥＧ画像表示装置の第３動作例を示すタイミングチャートである。
【図１３】従来のＭＰＥＧ画像表示装置の一例の要部を示すブロック回路図である。
【図１４】図１３に示す従来のＭＰＥＧ画像表示装置の動作例を示すタイミングチャートである。
【図１５】図１３に示す従来のＭＰＥＧ画像表示制御装置が有する問題点を説明するためのタイミングチャートである。
【符号の説明】
（図９）
２０ デコード画像データ格納フレームメモリ指定レジスタ
２１ 前方参照画像データ格納フレームメモリ指定レジスタ
２２ 後方参照画像データ格納フレームメモリ指定レジスタ
２３ 表示画像データ格納フレームメモリ指定レジスタ
ｄｅｃ デコード画像データ格納フレームメモリ指定信号
ｆｗｄ 前方参照画像データ格納フレームメモリ指定信号
ｂｗｄ 後方参照画像データ格納フレームメモリ指定信号
ｄｉｓｐ 表示画像データ格納フレームメモリ指定信号
ＦＳＹＮＣ フレーム同期信号
ＣＨＡＮＧＥ フレームメモリ割り当て切り替えタイミング信号
Claims (6)
- １フレーム表示期間内に１フレームのエンコード画像データのデコード処理が行われるようにＭＰＥＧストリームのデコード処理を行う工程と、
前記デコード処理により得られるデコード画像データをフレーム単位で、複数のフレームメモリのうち、無効データを格納しているフレームメモリに書き込む工程を含み、
前記１フレームのエンコード画像データのデコード処理は、該当フレームの画像ヘッダ後、前記該当フレームの画像データ前から開始し、次のフレームの画像ヘッダ後、前記次のフレームの画像データ前に停止し、
前記次のフレームの画像ヘッダのデコード処理の結果に基づいて、前記複数のフレームメモリを、表示画像データ格納フレームメモリ、デコード画像データ格納フレームメモリ及び参照画像データ格納フレームメモリが同時に存在するように、前記表示画像データ格納フレームメモリ、前記デコード画像データ格納フレームメモリ及び前記参照画像データ格納フレームメモリのいずれかに切り替える
ことを特徴とするＭＰＥＧ画像表示制御方法。 - デコード画像データにエラーが生じた場合に現在表示しているデコード画像データをリピート表示する工程を含む
ことを特徴とする請求項１に記載のＭＰＥＧ画像表示制御方法。 - １フレーム表示期間内に１フレームのエンコード画像データのデコード処理を行うようにしてＭＰＥＧストリームをデコード処理するＭＰＥＧデコーダと、
表示画像データ格納フレームメモリ、デコード画像データ格納フレームメモリ及び参照画像データ格納フレームメモリが同時に存在するように、前記表示画像データ格納フレームメモリ、前記デコード画像データ格納フレームメモリ及び前記参照画像データ格納フレームメモリのいずれかに切り替え可能な複数のフレームメモリを備え、
前記ＭＰＥＧデコーダは、前記１フレームのエンコード画像データのデコード処理を、該当フレームの画像ヘッダ後、前記該当フレームの画像データ前から開始し、次のフレームの画像ヘッダ後、前記次のフレームの画像データ前に停止し、前記次のフレームの画像ヘッダのデコード処理の結果に基づいて、前記複数のフレームメモリを、前記表示画像データ格納フレームメモリ、前記デコード画像データ格納フレームメモリ及び前記参照画像データ格納フレームメモリが同時に存在するように、前記表示画像データ格納フレームメモリ、前記デコード画像データ格納フレームメモリ及び前記参照画像データ格納フレームメモリのいずれかに切り替える
ことを特徴とするＭＰＥＧ画像表示制御装置。 - ＭＰＥＧストリームのデコード処理を行いデコード画像データを出力するデコーダ回路と、
前記デコード画像データを格納する複数のフレームメモリと、
前記デコーダ回路から出力される前記デコード画像データをフレーム単位で、前記複数のフレームメモリのうち、無効データを格納しているフレームメモリに書き込む制御回路とを備え、
前記デコーダ回路は、１フレーム表示期間内に１フレームのエンコード画像データのデコード処理を行うように、かつ、前記1フレームのエンコード画像データのデコード処理を、該当フレームの画像ヘッダ後、前記該当フレームの画像データ前から開始し、次のフレームの画像ヘッダ後、前記次のフレームの画像データ前に停止し、前記次のフレームの画像ヘッダのデコード処理の結果に基づいて、前記複数のフレームメモリを、表示画像データ格納フレームメモリ、デコード画像データ格納フレームメモリ及び参照画像データ格納フレームメモリが同時に存在するように、前記表示画像データ格納フレームメモリ、前記デコード画像データ格納フレームメモリ及び前記参照画像データ格納フレームメモリの いずれかに切り替える
ことを特徴とするＭＰＥＧ画像表示制御装置。 - 表示済みデータが格納されるフレームメモリを指定する制御信号に基づいてデコード画像データを格納するためのフレームメモリを選択する分配回路を備える
ことを特徴とする請求項４に記載のＭＰＥＧ画像表示制御装置。 - １フレーム表示期間内に１フレームのエンコード画像データのデコード処理が終了しなかったことを検出するデコード遅延検出部と、
リピート表示指示を制御する表示リピート制御部とを備え、
前記デコード遅延検出部からの検出信号又は前記表示リピート制御部からのリピート表示指示信号に基づいてフレームメモリ割り当ての切り替えをマスクする
ことを特徴とする請求項４又は請求項５に記載のＭＰＥＧ画像表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29897799A JP4164966B2 (ja) | 1999-10-21 | 1999-10-21 | Ｍｐｅｇ画像表示制御方法及び装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29897799A JP4164966B2 (ja) | 1999-10-21 | 1999-10-21 | Ｍｐｅｇ画像表示制御方法及び装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001119693A JP2001119693A (ja) | 2001-04-27 |
| JP2001119693A5 JP2001119693A5 (ja) | 2004-12-02 |
| JP4164966B2 true JP4164966B2 (ja) | 2008-10-15 |
Family
ID=17866649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29897799A Expired - Fee Related JP4164966B2 (ja) | 1999-10-21 | 1999-10-21 | Ｍｐｅｇ画像表示制御方法及び装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4164966B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4410277B2 (ja) | 2007-08-28 | 2010-02-03 | 富士通株式会社 | 半導体装置、および半導体装置の制御方法 |
-
1999
- 1999-10-21 JP JP29897799A patent/JP4164966B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001119693A (ja) | 2001-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3326669B2 (ja) | データ再生装置 | |
| JPH0997041A (ja) | 映像信号処理装置 | |
| JPH08305860A (ja) | 画像復号表示装置 | |
| WO2000039803A1 (en) | Dual-port memory system for buffering asynchronous input to a raster scanned display | |
| JP2009111932A (ja) | 動画像復号化装置 | |
| US7218676B2 (en) | Method and a decoder for decoding MPEG video | |
| JP3356078B2 (ja) | 圧縮ストリーム復号装置および圧縮ストリーム復号方法 | |
| JP4879381B2 (ja) | 画像復号化方法および画像復号化装置 | |
| JP4164966B2 (ja) | Ｍｐｅｇ画像表示制御方法及び装置 | |
| JP3578528B2 (ja) | データのデコーダ回路 | |
| JPH114446A (ja) | 情報信号デコード方法及び装置 | |
| JP2001111968A (ja) | フレームレート変換装置 | |
| JP2003186445A (ja) | 表示装置 | |
| JP2004343553A (ja) | 画像復号表示装置 | |
| JPH10126781A (ja) | 復号化装置 | |
| JP2000310985A (ja) | バッファ制御装置及び半導体集積回路 | |
| JP4661652B2 (ja) | デコード方法及びデコード装置 | |
| KR100438719B1 (ko) | 영상 신호 재생 장치 및 방법 | |
| JP3171178B2 (ja) | Ｍｐｅｇ動画像復号化装置 | |
| JP4306833B2 (ja) | データ受信装置 | |
| JP2001166913A (ja) | 画面表示装置を備えたマイクロコンピュータ | |
| JP2687881B2 (ja) | ハイビジョン信号復号装置 | |
| JP3928301B2 (ja) | 画像表示方法及び装置 | |
| JPH07264581A (ja) | 動画用描画処理装置 | |
| JPH10262215A (ja) | 動画像復号装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060516 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080721 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |